JP2006004079A

JP2006004079A - 記憶装置

Info

Publication number: JP2006004079A
Application number: JP2004178447A
Authority: JP
Inventors: Takashi Yamamoto; 尊司山本; Kenichi Satori; 謙一佐鳥
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2004-06-16
Filing date: 2004-06-16
Publication date: 2006-01-05
Also published as: US20050281104A1; CN100422921C; CN1713128A; EP1607978A3; KR20060046312A; EP1607978A2; US7233541B2

Abstract

【課題】
処理効率を格段と向上させることができるようにする
【解決手段】
この半導体記憶装置１では、第１のポートＰ１中の各不揮発性メモリ２Ａ、２Ｃ、２Ｅ、２Ｇとコントローラ部３とを接続する第１のデータ通信線群１２と、第２のポートＰ２中の各不揮発性メモリ２Ｂ、２Ｄ、２Ｆ、２Ｈとコントローラ部３とを接続する第２のデータ通信線群１３とを設けるようにした。
【選択図】図２

Description

本発明は記憶装置に関し、複数のメモリ（メモリチップ）が搭載された半導体記憶装置に適用して好適なものである。

従来から、データを記憶させるためのメモリを複数搭載した種々の記憶装置が普及しているが、近年普及している半導体記憶装置においても、メモリとして複数の不揮発性メモリ（フラッシュメモリ）を搭載したものがある。（特許文献１参照）

このような近年の半導体記憶装置は、例えばパーソナルコンピュータ等の情報処理装置と接続し、当該情報処理装置からのデータを記憶しておく外部記憶装置として機能するようになされている。
特開昭６４−７８３５４号公報

ここで図７において、かかる半導体記憶装置の構成の一例を示す。この半導体記憶装置においては、データが書き込まれる第１の不揮発性メモリ及び第２の不揮発性メモリと、第１の不揮発性メモリ及び第２の不揮発性メモリのそれぞれに対して書き込むべきデータを送出するコントローラ部とを有している。この場合、第１の不揮発性メモリ及び第２の不揮発性メモリは、それぞれ８ビット分のデータ入出力端子を有しており、またコントローラ部も、８ビット分のデータ入出力端子を有している。

このコントローラ部は、例えば８本のデータ通信線からなるデータ通信線群（バス幅が８ビットのデータバス）を介して第１の不揮発性メモリと接続されており、さらにこのデータ通信線群から分岐したデータ通信線群を介して第２の不揮発性メモリと接続されている。

例えば図８に示すように、コントローラ部が書き込むべきデータをデータ通信線群を介して第１の不揮発性メモリへ送出した後（時点Ｔ１０）、第１の不揮発性メモリはこのデータを内部の記憶領域に書き込む内部処理を実行する。そして第１の不揮発性メモリは、この内部処理を正常に完了すると、この旨を通知するための信号（以下、これを「完了通知信号」と呼ぶ）をデータ通信線群を介してコントローラ部へ送出する（時点Ｔ２０）。

この結果この半導体記憶装置においては、コントローラ部がデータを第１の不揮発性メモリに送出し終えた後（時点Ｔ１０）であっても、このコントローラ部が第１の不揮発性メモリから完了通知信号を受信するまで（時点Ｔ２０）は、コントローラ部と第１の不揮発性メモリとの間のデータ通信によりデータ通信線群が占有されたような状態となってしまう。

従ってこのコントローラ部は、時点Ｔ１０において第２の不揮発性メモリに対するデータ送出処理を開始できるのにも関わらず、実際はデータ通信線群が利用可能になる時点Ｔ２０まで、第２の不揮発性メモリに対するデータ送出処理を開始できず、かくして処理効率が良いとは言い難い問題があった。

本発明は以上の点を考慮してなされたもので、処理効率を格段と向上させることができる記憶装置を提案しようとするものである。

かかる課題を解決するため本発明においては、記憶装置において、それぞれ複数のメモリからなる第１及び第２のメモリ群と、各メモリとデータ通信するデータ通信部と、第１のメモリ群中の各メモリとデータ通信部とを接続する第１のデータ通信線群と、第２のメモリ群中の各メモリとデータ通信部とを接続する第２のデータ通信線群とを設けるようにした。

このように、第１のメモリ群中の各メモリとデータ通信部とを接続する第１のデータ通信線群と、第２のメモリ群中の各メモリとデータ通信部とを接続する第２のデータ通信線群とを設けるようにしたことにより、第１のメモリ群中の一のメモリに対するデータ通信処理により第１のデータ通信線群が占有されている間も、第２のデータ通信線群を介して第２のメモリ群中の一のメモリとデータ通信処理することができる。

本発明によれば、第１のメモリ群中の各メモリとデータ通信部とを接続する第１のデータ通信線群と、第２のメモリ群中の各メモリとデータ通信部とを接続する第２のデータ通信線群とを設けるようにしたことにより、第１のメモリ群中の一のメモリに対するデータ通信処理により第１のデータ通信線群が占有されている間も、第２のデータ通信線群を介して第２のメモリ群中の一のメモリとデータ通信処理することができ、かくして処理効率を格段と向上させることができる。

以下図面について、本発明の一実施の形態を詳述する。

図１において、１は全体としてカード型の半導体記憶装置を示し、例えば８つの不揮発性メモリ２Ａ〜２Ｈからなるメモリ部２と、当該メモリ部２に対してデータの読み出し処理及び書き込み処理を実行するコントローラ部３とを有している。

因みに本実施の形態の場合、このカード型の半導体記憶装置１はメモリスティック（登録商標）に相当し、例えばパーソナルコンピュータ等の外部機器から供給されるデータが書き込まれる。

コントローラ部３において、制御を司るＭＰＵ（Micro Processing Unit）４に対しては、命令レジスタ等からなるレジスタ部５と、誤り訂正処理等を実行するＥＣＣ（Error Correcting Circuit）部６と、メモリ部２に対して読み書きされるデータが一時蓄積されるデータバッファ部７とが接続される。またこのコントローラ部３は、ＭＳ内部クロック（メモリスティック内部クロック）を生成するためのクロック生成部８を有している。

データバッファ部７は、所定のバス９を介して、シリアルインターフェース部１０及びパラレルインターフェース部１１と接続される。外部機器からのデータは、所定ライン（DATA0〜DATA3）及びパラレルインターフェース部１１、（DATA0）及びシリアルインターフェース部１０を順次介してデータバッファ部７へ入力され、ＭＰＵ４は、このデータバッファ部７に入力されたデータを、メモリ部２に対して書き込むようになされている。

またこの半導体記憶装置１に対しては、所定ライン（VSS,VCC）を介して電源が供給される。またこの半導体記憶装置１は、外部機器からのデータを取り込むために必要となるクロックが入力されるライン（SCLK）や、外部機器に対してこの半導体記憶装置１が正常に装着されているか否かを判断するための信号が入力されるライン（INS）や、外部機器から供給されるデータの向きを判断するための信号が入力されるライン（BS）等も設けられている。

次に、各不揮発性メモリ２Ａ〜２Ｈとコントローラ部３との接続形態を、図２及び図３を用いて詳細に説明する。

本実施の形態の場合このコントローラ部３は、１６ビット分のデータ入出力端子（１６個の入出力端子）ＴＡ０〜ＴＡ１５を有しており、また各不揮発性メモリ２Ａ〜２Ｈは、それぞれ８ビット分のデータ入出力端子（８個の入出力端子）ＴＢ０〜ＴＢ７を有している。

コントローラ部３の上位８ビット分のデータ入出力端子ＴＡ０〜ＴＡ７は、８本のデータ通信線からなる第１のデータ通信線群１２を介して、第１のポートＰ１中の各不揮発性メモリ２Ａ、２Ｃ、２Ｅ、２Ｇのデータ入出力端子ＴＢ０〜ＴＢ７と接続されている。一方コントローラ部３の下位８ビット分のデータ入出力端子ＴＡ８〜ＴＡ１５は、同じく８本のデータ通信線からなる第２のデータ通信線群１３を介して、第２のポートＰ２中の各不揮発性メモリ２Ｂ、２Ｄ、２Ｆ、２Ｈのデータ入出力端子ＴＢ０〜ＴＢ７と接続されている。

次に一例として、第１の不揮発性メモリ２Ａ及び第２の不揮発性メモリ２Ｂに対してデータを連続的に書き込む場合を、図４を用いて説明する。

すなわち、コントローラ部３は書き込むべきデータを、第１のデータ通信線群１２を介して、第１のポートＰ１中の第１の不揮発性メモリ２Ａへ送出する。この送出を終えた時点Ｔ１は、第１の不揮発性メモリ２Ａがデータを書き込むための内部処理を実行開始したときであって、従ってコントローラ部３がこの第１の不揮発性メモリ２Ａから完了通知信号を受信していないので、第１のデータ通信線群１２は未だ占有されている状態になっているが、第２のデータ通信線群１３は利用可能な状態にある。

これによりコントローラ部３は、第１のポートＰ１中の第１の不揮発性メモリ２Ａに対するデータ送出処理を終了した直後（時点Ｔ１）であっても、第２のデータ通信線群１３を利用して書き込むべきデータを第２のポートＰ２中の第２の不揮発性メモリ２Ｂへ送出することができる。

次に、第１の不揮発性メモリ２Ａ及び第２の不揮発性メモリ２Ｂに対してデータを同時並列的に書き込む場合を、図５を用いて説明する。

すなわち、コントローラ部３は書き込むべきデータを、第１のデータ通信線群１２を介して、第１のポートＰ１中の第１の不揮発性メモリ２Ａへ送出開始する。この送出開始した時点Ｔ２においては、第１のデータ通信線群１２は占有された状態になっているが、第２のデータ通信線群１３は利用可能な状態にある。

これによりコントローラ部３は、第１の不揮発性メモリ２Ａに対するデータの送出を開始したとき（時点Ｔ２）と同時に、第２のデータ通信線群１３を利用して書き込むべきデータを第２のポートＰ２中の第２の不揮発性メモリ２Ｂへ送出することができる。

このようにこの半導体記憶装置１においては、コントローラ部３が第１のデータ通信線群１２を介して第１のポートＰ１中の何れかの不揮発性メモリ（この場合第１の不揮発性メモリ２Ａ）に対してデータ送出処理を実行したとしても、このとき第２のデータ通信線群１３は利用可能な状態にあるので、コントローラ部３はこの第２のデータ通信線群１３を介して第２のポートＰ２中の何れかの不揮発性メモリ（この場合第２の不揮発性メモリ２Ｂ）に対してデータ送出処理を実行することができる。この結果この半導体記憶装置１は、従来と比して格段と処理効率を向上させることができる。

以上のようにこの半導体記憶装置１では、第１のポートＰ１中の各不揮発性メモリ２Ａ、２Ｃ、２Ｅ、２Ｇとコントローラ部３とを接続する第１のデータ通信線群１２と、第２のポートＰ２中の各不揮発性メモリ２Ｂ、２Ｄ、２Ｆ、２Ｈとコントローラ部３とを接続する第２のデータ通信線群１３とを設けるようにした。

これにより、第１のポートＰ１中の何れかの不揮発性メモリ２（Ａ、Ｃ、Ｅ又はＧ）に対するデータ送出処理により第１のデータ通信線群１２が占有されている間も、第２のポートＰ２中の何れかの不揮発性メモリ２（Ｂ、Ｄ、Ｆ又はＨ）に対し第２のデータ通信線群１３を介してデータ送出処理することができ、かくして処理効率を格段と向上させることができる。

なお本実施の形態の場合、この半導体記憶装置１のコントローラ部３は、１６ビット分のデータ入出力端子ＴＡ０〜ＴＡ１５を有しているので、８ビット分のデータ入出力端子ＴＢ０〜ＴＢ７を有する不揮発性メモリ２Ａ〜２Ｈだけでなく、例えば図６に示すように、１６ビット分のデータ入出力端子ＴＣ０〜ＴＣ１５を有する不揮発性メモリとも接続することができ、かくして汎用性の点においても優れた効果を有する。

また本実施の形態の場合、外部機器から半導体記憶装置１へ散発的にデータが供給され、これに応じて半導体記憶装置１内のコントローラ部３が、当該散発的に供給されるデータを例えば第１及び第２の不揮発性メモリ２Ａ、２Ｂに書き込まなければならない場合、コントローラ部３は、図５に示したように同時並列的にデータを送出する処理を実行する。これに対して外部機器から半導体記憶装置１へ連続的にデータが供給され、これに応じて半導体記憶装置１内のコントローラ部３が、当該連続的に供給されるデータを例えば第１及び第２の不揮発性メモリ２Ａ、２Ｂに書き込まなければならない場合、コントローラ部３は、図４に示したように連続的にデータを送出する処理を実行するようになされている。このようにしてこの半導体記憶装置１は、状況に応じてデータを連続的に送出するか又は同時並列的に送出するかを選択するようにしたことにより、処理効率を格段と向上させることができる。

さらに本実施の形態の場合、半導体記憶装置１内のレジスタ部５に対して、データを連続的に送出するか又は同時並列的に送出するかを設定するための設定情報を記憶させておくようにしても良い。この場合コントローラ部３は、レジスタ部５に記憶されている設定情報に基づいて、データを連続的に送出する処理又はデータを同時並列的に送出する処理の何れかを選択する。これによりユーザは、所定装置を介してレジスタ部５に記憶されている設定情報を書き換えれば、ユーザ任意のデータ送出処理を半導体記憶装置１に実行させることができる。

さらに本実施の形態の場合、外部装置から半導体記憶装置１へ供給されるデータ（コンテンツ）の種類や、外部装置で実行されている処理（アプリケーション）の内容に応じて、ユーザが、第１の不揮発性メモリ２Ａ及び第２の不揮発性メモリ２Ｂに対し同時にアクセスするような設定（図５）から片方ずつアクセスするような設定（図４）に変更することができるようにしても良い。例えば片方ずつアクセスするような設定にすると、第１のデータ通信線群１２と第２のデータ通信線群１３とを同時に使用することがなくなるので、その分消費電力を低減させることができる。

なお上述の実施の形態においては、記憶装置として、データを不揮発性メモリに記憶させる半導体記憶装置１を適用する場合について述べたが、本発明はこれに限らず、データを記憶させるためのメモリを複数有していれば、パーソナルコンピュータ等のこの他種々の装置を適用するようにしても良い。

また上述の実施の形態においては、メモリとして、不揮発性メモリ２Ａ〜２Ｈを適用する場合について述べたが、本発明はこれに限らず、データを記憶することができるものであればＲＡＭ（Random Access Memory）等のこの他種々のメモリを適用するようにしても良い。

さらに上述の実施の形態においては、コントローラ部３が１６ビット分のデータ入出力端子ＴＡ０〜ＴＡ１５を有し、このうちの８ビット分のデータ入出力端子ＴＡ０〜ＴＡ７を第１のデータ通信線群１２を介して、８ビット分のデータ入出力端子ＴＢ０〜ＴＢ７を有する第１の不揮発性メモリ２Ａに接続すると共に、コントローラ部３における残りの８ビット分の入出力端子ＴＡ８〜ＴＡ１５を第２のデータ通信線群１３を介して、８ビット分のデータ入出力端子ＴＢ０〜ＴＢ７を有する第２の不揮発性メモリ２Ｂに接続する場合について述べたが、本発明はこれに限らず、例えばコントローラ部が３２ビット分のデータ入出力端子を有し、このコントローラ部と接続される各不揮発性メモリ２Ａ〜２Ｈが１６ビット分のデータ入出力端子を有する場合等でも、本発明を適用することができる。

さらに上述の実施の形態では、第１のメモリ群（第１のポートＰ１に属する不揮発性メモリ）及び第２のメモリ群（第２のポートＰ２に属する不揮発性メモリ）中の各メモリとデータ通信するデータ通信部として、コントローラ部３を適用する場合について述べたが、本発明はこれに限らず、この他種々の構成を適用することができる。

本発明は、複数の不揮発性メモリが搭載された半導体記憶装置等に利用することができる。

本実施の形態におけるカード型の半導体記憶装置を示す略線図である。コントローラ部と不揮発性メモリの接続形態（１）を示す略線図である。コントローラ部と不揮発性メモリの接続形態（２）を示す略線図である。連続的にデータを書き込む場合のタイムチャートである。同時並列的にデータを書き込む場合のタイムチャートである。１６ビット対応不揮発性メモリとの接続形態を示す略線図である。従来例（１）を示す略線図である。従来例（２）を示す略線図である。

符号の説明

１……半導体記憶装置、２Ａ〜２Ｈ……不揮発性メモリ、３……コントローラ部、１２……第１のデータ通信線群、１３……第２のデータ通信線群。

Claims

それぞれ複数のメモリからなる第１及び第２のメモリ群と、
各上記メモリとデータ通信するデータ通信部と、
上記第１のメモリ群中の各上記メモリと上記データ通信部とを接続する第１のデータ通信線群と、
上記第２のメモリ群中の各上記メモリと上記データ通信部とを接続する第２のデータ通信線群と
を具えることを特徴とする記憶装置。
上記データ通信部は、
上記第１のデータ通信線群を介して上記第１のメモリ群中の一のメモリに対してデータを送出した後、当該一のメモリが当該データを書き込む処理をしている間に、上記第２のデータ通信線群を介して上記第２のメモリ群中の一のメモリに対してデータを送出する
ことを特徴とする請求項１に記載の記憶装置。
上記データ通信部は、
上記第１のデータ通信線群を介して上記第１のメモリ群中の一のメモリに対してデータを送出すると同時に、上記第２のデータ通信線群を介して上記第２のメモリ群中の一のメモリに対してデータを送出する
ことを特徴とする請求項１に記載の記憶装置。