[go: up one dir, main page]

JP2006066908A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
JP2006066908A
JP2006066908A JP2005220397A JP2005220397A JP2006066908A JP 2006066908 A JP2006066908 A JP 2006066908A JP 2005220397 A JP2005220397 A JP 2005220397A JP 2005220397 A JP2005220397 A JP 2005220397A JP 2006066908 A JP2006066908 A JP 2006066908A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor
film
laser
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005220397A
Other languages
Japanese (ja)
Other versions
JP2006066908A5 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Koichiro Tanaka
幸一郎 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2005220397A priority Critical patent/JP2006066908A/en
Publication of JP2006066908A publication Critical patent/JP2006066908A/en
Publication of JP2006066908A5 publication Critical patent/JP2006066908A5/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To solve the problem of variations that occur in particular between a plurality of thin film transistors electrically connected in parallel, the variations being caused by bumps and dips called ridges that are formed on the surface of a semiconductor when a semiconductor film is irradiated with laser beams by conventional pulsed oscillation and which significantly affect the device characteristics of a top-gate type TFT. <P>SOLUTION: One of the features of a manufacture of a circuit consisting of a plurality of thin films is the arrangement of an active layer of a plurality of thin film transistors (thin film transistors electrically connected in parallel) in one of the regions with an increase in the width LP of the region (not including microcrystal regions) that melts by irradiating a semiconductor film with laser beams using a continuous-wave laser. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は薄膜トランジスタ(以下、TFTという)で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。   The present invention relates to a semiconductor device having a circuit formed of a thin film transistor (hereinafter referred to as TFT) and a manufacturing method thereof. For example, the present invention relates to an electronic apparatus in which an electro-optical device typified by a liquid crystal display panel or a light-emitting display device having an organic light-emitting element is mounted as a component.

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。   Note that in this specification, a semiconductor device refers to all devices that can function by utilizing semiconductor characteristics, and an electro-optical device, a semiconductor circuit, and an electronic device are all semiconductor devices.

近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数〜数百nm程度)を用いて薄膜トランジスタ(TFT)を構成する技術が注目されている。薄膜トランジスタはICや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。   In recent years, a technique for forming a thin film transistor (TFT) using a semiconductor thin film (having a thickness of about several to several hundred nm) formed on a substrate having an insulating surface has attracted attention. Thin film transistors are widely applied to electronic devices such as ICs and electro-optical devices, and development of switching devices for image display devices is urgently required.

中でも、多結晶半導体膜を用いた薄膜トランジスタは、非晶質半導体膜を用いたTFTに比べて移動度が2桁以上高く、半導体表示装置の画素部とその周辺の駆動回路を同一基板上に一体形成できるという利点を有している。多結晶半導体膜は、レーザアニール法を用いることで、安価なガラス基板上に形成することができる。   In particular, a thin film transistor using a polycrystalline semiconductor film has a mobility two or more digits higher than that of a TFT using an amorphous semiconductor film, and the pixel portion of a semiconductor display device and its peripheral drive circuit are integrated on the same substrate. It has the advantage that it can be formed. The polycrystalline semiconductor film can be formed over an inexpensive glass substrate by using a laser annealing method.

レーザーアニールに用いるレーザはその発振方法により、パルス発振と連続発振の2種類に大別される。エキシマレーザに代表されるパルス発振のレーザは、連続発振のレーザと比べて、単位時間あたりに出力されるレーザ光のエネルギーが3〜6桁程度高い。よって、ビームスポット(被処理物の表面において実際にレーザ光が照射される照射領域)を数cm角の矩形状や、長さ100mm以上の線状となるように光学系にて成形し、半導体膜へのレーザ光の照射を効率的に行ない、スループットを高めることができる。そのため、半導体膜の結晶化には、パルス発振のレーザを用いるのが主流となりつつあった。 Lasers used for laser annealing are roughly classified into two types, pulse oscillation and continuous oscillation, depending on the oscillation method. A pulsed laser typified by an excimer laser has a laser beam energy output per unit time of about 3 to 6 digits higher than that of a continuous wave laser. Therefore, the beam spot (irradiation area where the laser beam is actually irradiated on the surface of the object to be processed) is shaped by an optical system so as to be a rectangular shape of several centimeters square or a linear shape having a length of 100 mm or more. By efficiently irradiating the film with laser light, the throughput can be increased. For this reason, it has become the mainstream to use a pulsed laser for crystallization of the semiconductor film.

なお、ここでいう「線状」は、厳密な意味で「線」を意味しているのではなく、アスペクト比の大きい長方形(もしくは長楕円形)を意味する。例えば、アスペクト比が2以上(好ましくは10〜10000)のものを線状と呼ぶが、線状が矩形状に含まれることに変わりはない。   Here, “linear” does not mean “line” in a strict sense, but means a rectangle (or oval) having a large aspect ratio. For example, an aspect ratio of 2 or more (preferably 10 to 10000) is called a linear shape, but the linear shape is still included in a rectangular shape.

特許文献1には、パルス発振のレーザを用い、合計チャンネル幅が動作設計値Wとなる2つのチャンネル領域CHを、Wと離間距離WAとの合計値がパルスレーザのピッチPよりも大きくする技術が記載されている。
特許第3276900号
Patent Document 1 discloses a technique in which a pulse oscillation laser is used, and two channel regions CH in which the total channel width is the operation design value W are set such that the total value of W and the separation distance WA is larger than the pitch P of the pulse laser. Is described.
Japanese Patent No. 3276900

パルス発振のレーザとしてはエキシマレーザが広く用いられている。しかし、エキシマレーザは出力パワーの関係でレーザビーム(以下、レーザ光ともいう)の断面積を極端に大きくすることは困難である。従って、レーザビームを帯状もしくは線状に整形して、これをオーバーラップさせながら走査することによって基板全面に照射している。この走査時にレーザビームのエネルギー分布の影響により結晶の粒径が不均一になる。 An excimer laser is widely used as a pulsed laser. However, it is difficult for the excimer laser to extremely increase the cross-sectional area of a laser beam (hereinafter also referred to as laser light) because of the output power. Accordingly, the entire surface of the substrate is irradiated by shaping the laser beam into a strip shape or a line shape and scanning the laser beam while overlapping it. During this scanning, the crystal grain size becomes non-uniform due to the influence of the energy distribution of the laser beam.

パルス発振のレーザ光を用いて結晶化された半導体膜は、その位置と大きさがランダムな複数の結晶粒の集まりで形成されている。結晶粒内と比較して、結晶粒の界面(結晶粒界)は非晶質構造や結晶欠陥などに起因する再結合中心や捕獲中心が無数に存在している。この捕獲中心にキャリアがトラップされると、結晶粒界のポテンシャルが上昇し、キャリアに対して障壁となるため、キャリアの輸送特性が低下するという問題がある。   A semiconductor film crystallized using pulsed laser light is formed of a collection of a plurality of crystal grains whose positions and sizes are random. Compared with the inside of a crystal grain, the interface (crystal grain boundary) of a crystal grain has innumerable recombination centers and trap centers due to an amorphous structure or crystal defects. When carriers are trapped in this trapping center, the grain boundary potential rises and becomes a barrier against the carriers, so that there is a problem that the carrier transport property is lowered.

また、半導体膜にパルス発振のレーザー光による照射を行った場合、半導体膜は表面から瞬時に溶融し、その後、基板への熱伝導のため溶融した半導体膜は基板側から冷却し凝固する。この凝固過程において再結晶化し、大粒径の結晶構造を有する半導体膜となるが、いったん溶融させるため、体積膨張が生じて半導体表面にリッジと呼ばれる凹凸が形成され、特にトップゲート型TFTの場合にはリッジのある表面がゲート絶縁膜と接する面となるため、リッジにより素子特性が大きく左右されていた。   When the semiconductor film is irradiated with pulsed laser light, the semiconductor film is instantaneously melted from the surface, and then the molten semiconductor film is cooled and solidified from the substrate side for heat conduction to the substrate. In this solidification process, it is recrystallized to become a semiconductor film having a crystal structure with a large grain size. However, since it is once melted, volume expansion occurs and irregularities called ridges are formed on the semiconductor surface. Since the surface having a ridge is a surface in contact with the gate insulating film, the device characteristics are greatly influenced by the ridge.

上述したこれらの要因により、表示装置等に集積形成される駆動用薄膜トランジスタの動作特性バラツキを招き、表示ムラが発生するといった問題が生じている。特に、電気的に並列に接続する複数の薄膜トランジスタ間でのバラツキが問題となっている。また、同様に、薄膜トランジスタを有する回路を集積形成したCPU等を作製した場合にも薄膜トランジスタの動作特性バラツキを招き、均一な動作を行うことが困難になるといった問題が生じている。   Due to the above-described factors, there is a problem that the operation characteristics of driving thin film transistors integrated in a display device or the like are varied and display unevenness occurs. In particular, variation between a plurality of thin film transistors electrically connected in parallel is a problem. Similarly, when a CPU or the like in which a circuit having thin film transistors is integrated is manufactured, there is a problem that the operation characteristics of the thin film transistors are varied and it is difficult to perform a uniform operation.

そこで、連続発振のレーザを用いた半導体膜の結晶化に関する技術が、近年注目されている。連続発振のレーザの場合、従来のパルス発振のレーザとは異なり、一方向に走査させながら半導体膜にレーザ光を照射して、結晶を走査方向に向かって連続的に成長させ、該走査方向に沿って長く延びた単結晶からなる結晶粒の集まりを形成することができる。従って、リッジと呼ばれる凹凸は形成されない。上記方法を用いることで、少なくともTFTのチャネル方向に交差する結晶粒界がほとんど存在しない、半導体膜を形成できると考えられる。   Thus, in recent years, a technique related to crystallization of a semiconductor film using a continuous wave laser has attracted attention. In the case of a continuous wave laser, unlike a conventional pulsed laser, a semiconductor film is irradiated with laser light while scanning in one direction, and a crystal is continuously grown in the scanning direction. A collection of crystal grains made of a single crystal extending along the length can be formed. Therefore, irregularities called ridges are not formed. By using the above method, it is considered that a semiconductor film can be formed in which there is almost no crystal grain boundary intersecting at least the channel direction of the TFT.

本発明は、複数の薄膜トランジスタからなる回路の作製において、連続発振レーザを用いて半導体膜にレーザ光を照射して溶融する領域の幅LP(微結晶領域を含まない)を大きくし、一つの領域に複数の薄膜トランジスタ(電気的に並列に連結された薄膜トランジスタ)の活性層を配置することを特徴の一つとする。   In manufacturing a circuit including a plurality of thin film transistors, the present invention increases a width LP (excluding a microcrystalline region) of a region that is melted by irradiating a semiconductor film with laser light using a continuous wave laser, One feature is that an active layer of a plurality of thin film transistors (thin film transistors connected in parallel) is arranged.

複数の薄膜トランジスタからなる回路として、代表的には、CMOS回路、NMOS回路、PMOS回路などが挙げられる。CMOS回路、NMOS回路、またはPMOS回路を用いてインバータ回路、NAND回路、AND回路、NOR回路、OR回路、シフトレジスタ回路、サンプリング回路、D/Aコンバータ回路、A/Dコンバータ回路、ラッチ回路、バッファ回路などを作製することができる。加えて、これらの回路を組み合わせることによってSRAMやDRAMなどのメモリ素子やその他の素子を構成することができる。 As a circuit formed of a plurality of thin film transistors, typically, a CMOS circuit, an NMOS circuit, a PMOS circuit, and the like can be given. Inverter circuit, NAND circuit, AND circuit, NOR circuit, OR circuit, shift register circuit, sampling circuit, D / A converter circuit, A / D converter circuit, latch circuit, buffer using CMOS circuit, NMOS circuit, or PMOS circuit A circuit or the like can be manufactured. In addition, a memory element such as SRAM and DRAM and other elements can be configured by combining these circuits.

連続発振レーザを用いて半導体膜にレーザ光を照射した場合、照射領域と未照射領域との間にグレインサイズの小さい微結晶領域が形成される。この微結晶領域は、比較的大きな結晶が形成される結晶領域を挟んで両側に形成される。また、半導体膜全面にレーザ光を照射する場合、この微結晶領域が重なるようにレーザ光の走査を繰り返すことが好ましい。   When a semiconductor film is irradiated with laser light using a continuous wave laser, a microcrystalline region with a small grain size is formed between an irradiated region and an unirradiated region. This microcrystalline region is formed on both sides of a crystalline region where a relatively large crystal is formed. In addition, when laser light is irradiated on the entire surface of the semiconductor film, it is preferable to repeat scanning of the laser light so that the microcrystalline regions overlap.

本明細書でピッチとは、一方の微結晶領域を含めた照射領域の幅を指すものとする。また、レーザビーム幅LPは、微結晶領域を含まない照射領域幅、即ち、隣り合う微結晶領域の間の距離(比較的大きな結晶が形成される結晶領域の幅)を指している。また、レーザビーム全幅は、両方の微結晶領域を含めた照射領域の幅、即ち、照射面におけるレーザビーム形状の全幅を指している。   In this specification, the pitch refers to the width of the irradiation region including one microcrystalline region. In addition, the laser beam width LP indicates an irradiation region width that does not include a microcrystalline region, that is, a distance between adjacent microcrystalline regions (a width of a crystal region in which a relatively large crystal is formed). The full width of the laser beam indicates the width of the irradiation region including both microcrystalline regions, that is, the full width of the laser beam shape on the irradiation surface.

本明細書で開示する発明の構成は、
絶縁表面を有する基板上に半導体薄膜を形成し、連続発振レーザのレーザビームを照射して前記半導体薄膜を溶融冷却して再結晶化を行い、前記半導体薄膜を活性層とした薄膜トランジスタを複数有する半導体装置であり、
前記複数の薄膜トランジスタは電気的に並列に連結され、
前記複数の薄膜トランジスタの各チャネル形成領域幅の合計WCと、各チャネル形成領域間の間隔WSと、を合わせた合計(WC+WS)は、連続発振レーザのレーザビーム幅LPより小さいことを特徴とする半導体装置である。
The configuration of the invention disclosed in this specification is as follows.
A semiconductor having a plurality of thin film transistors having an active layer formed by forming a semiconductor thin film on a substrate having an insulating surface, irradiating a laser beam of a continuous wave laser, melting and cooling the semiconductor thin film, and recrystallization. Device,
The plurality of thin film transistors are electrically connected in parallel,
The total sum (WC + WS) of the channel formation region widths WC of the plurality of thin film transistors and the interval WS between the channel formation regions is smaller than the laser beam width LP of the continuous wave laser. Device.

また、少なくとも2つの薄膜トランジスタを並列に配置した場合、他の発明の構成は、絶縁表面を有する基板上に半導体薄膜を形成し、連続発振レーザのレーザビームを照射して前記半導体薄膜を溶融冷却して再結晶化を行い、前記半導体薄膜を活性層とした薄膜トランジスタを複数有する半導体装置であり、
複数の薄膜トランジスタのうち、少なくとも2つの薄膜トランジスタは電気的に並列に連結され、
第1の薄膜トランジスタのチャネル形成領域幅W1と、
前記第1の薄膜トランジスタのチャネル形成領域と、前記第1の薄膜トランジスタと隣り合う位置に配置された第2の薄膜トランジスタのチャネル形成領域との間隔W2と、
前記第2の薄膜トランジスタのチャネル形成領域幅W3と、を合わせた合計(W1+W2+W3)は、連続発振レーザのレーザビーム幅LPより小さいことを特徴とする半導体装置である。
In the case where at least two thin film transistors are arranged in parallel, another configuration of the invention is that a semiconductor thin film is formed on a substrate having an insulating surface, and the semiconductor thin film is melted and cooled by irradiation with a laser beam of a continuous wave laser. A semiconductor device having a plurality of thin film transistors using the semiconductor thin film as an active layer.
Among the plurality of thin film transistors, at least two thin film transistors are electrically connected in parallel,
A channel formation region width W1 of the first thin film transistor;
An interval W2 between the channel formation region of the first thin film transistor and the channel formation region of the second thin film transistor disposed adjacent to the first thin film transistor;
The total sum (W1 + W2 + W3) of the channel formation region width W3 of the second thin film transistor is smaller than the laser beam width LP of the continuous wave laser.

また、連続発振レーザ(CW:continuous−wave)に代えて、周波数が10MHz以上のパルスレーザ発振器から射出されるレーザ光(擬似CWレーザとも呼ばれる)を用いることもできる。従来のパルス発振のレーザで用いられている数十Hz〜数百Hzの周波数帯よりも著しく高い周波数帯を用いる。パルス発振でレーザ光を半導体膜に照射してから半導体膜が完全に固化するまでの時間は数十nsec〜数百nsecと言われており、10MHz以上のパルスレーザ発振器を用いると、半導体膜がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できる。   Further, instead of a continuous-wave laser (CW), laser light (also referred to as a pseudo CW laser) emitted from a pulse laser oscillator having a frequency of 10 MHz or more can be used. A frequency band that is significantly higher than the frequency band of several tens to several hundreds of Hz used in conventional pulsed lasers is used. It is said that the time from when the semiconductor film is irradiated with laser light by pulse oscillation until the semiconductor film is completely solidified is several tens of nanoseconds to several hundreds of nanoseconds. When a pulse laser oscillator of 10 MHz or more is used, the semiconductor film The laser light of the next pulse can be irradiated after being melted by the laser light and solidifying.

従来のパルス発振のレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるので、走査方向に向かって連続的に成長した結晶粒を有する半導体膜が形成される。具体的には、含まれる結晶粒の走査方向における幅が10〜30μm、好ましくは10〜60μmとし、走査方向に対して垂直な方向における幅が1〜5μm程度の結晶粒の集合を形成することができる。   Unlike the case of using a conventional pulsed laser, the solid-liquid interface can be continuously moved in the semiconductor film, so that a semiconductor film having crystal grains continuously grown in the scanning direction is formed. . Specifically, the crystal grains included in the scanning direction have a width in the scanning direction of 10 to 30 μm, preferably 10 to 60 μm, and a set of crystal grains having a width in the direction perpendicular to the scanning direction of about 1 to 5 μm is formed. Can do.

また、擬似CWレーザは、連続発振のレーザに比べてビームスポットの面積を飛躍的に広げ、なおかつガラス基板へ与える熱的なダメージを抑えることができ、なおかつ走査方向に向かって結晶を連続的に成長させ、該走査方向に沿って長く延びた単結晶からなる結晶粒の集まりを形成することができる。   In addition, the pseudo CW laser can dramatically increase the area of the beam spot as compared with a continuous wave laser, can suppress thermal damage to the glass substrate, and can continuously crystallize in the scanning direction. It is possible to grow and form a collection of crystal grains composed of a single crystal extending long along the scanning direction.

また、他の発明の構成は、
絶縁表面を有する基板上に半導体薄膜を形成し、周波数が10MHz以上100GHz以下であるパルス発振レーザのレーザビームを照射して前記半導体薄膜を溶融冷却して再結晶化を行い、前記半導体薄膜を活性層とした薄膜トランジスタを複数有する半導体装置であり、
前記複数の薄膜トランジスタは電気的に並列に連結され、前記複数の薄膜トランジスタの各チャネル形成領域幅の合計WCと、各チャネル形成領域間の間隔WSと、を合わせた合計(WC+WS)は、前記パルス発振レーザのレーザビーム幅LPより小さいことを特徴とする半導体装置である。
In addition, the configuration of other inventions is as follows:
A semiconductor thin film is formed on a substrate having an insulating surface, and a laser beam of a pulsed laser having a frequency of 10 MHz to 100 GHz is irradiated to melt and cool the semiconductor thin film to recrystallize the semiconductor thin film. A semiconductor device having a plurality of thin film transistors,
The plurality of thin film transistors are electrically connected in parallel, and a total (WC + WS) of the total width WC of the channel formation regions of the plurality of thin film transistors and the interval WS between the channel formation regions is the pulse oscillation. It is a semiconductor device characterized by being smaller than the laser beam width LP of the laser.

また、他の発明の構成は、
絶縁表面を有する基板上に半導体薄膜を形成し、周波数が10MHz以上100GHz以下であるパルス発振レーザのレーザビームを照射して前記半導体薄膜を溶融冷却して再結晶化を行い、前記半導体薄膜を活性層とした薄膜トランジスタを複数有する半導体装置であり、
複数の薄膜トランジスタのうち、少なくとも2つの薄膜トランジスタは電気的に並列に連結され、
第1の薄膜トランジスタのチャネル形成領域幅W1と、
前記第1の薄膜トランジスタのチャネル形成領域と、前記第1の薄膜トランジスタと隣り合う位置に配置された第2の薄膜トランジスタのチャネル形成領域との間隔W2と、
前記第2の薄膜トランジスタのチャネル形成領域幅W3と、を合わせた合計(W1+W2+W3)は、前記パルス発振レーザのレーザビーム幅LPより小さいことを特徴とする半導体装置である。
In addition, the configuration of other inventions is as follows:
A semiconductor thin film is formed on a substrate having an insulating surface, and a laser beam of a pulsed laser having a frequency of 10 MHz to 100 GHz is irradiated to melt and cool the semiconductor thin film to recrystallize the semiconductor thin film. A semiconductor device having a plurality of thin film transistors,
Among the plurality of thin film transistors, at least two thin film transistors are electrically connected in parallel,
A channel formation region width W1 of the first thin film transistor;
An interval W2 between the channel formation region of the first thin film transistor and the channel formation region of the second thin film transistor disposed adjacent to the first thin film transistor;
The semiconductor device is characterized in that a total (W1 + W2 + W3) of the channel formation region width W3 of the second thin film transistor is smaller than the laser beam width LP of the pulsed laser.

また、上記各構成において、前記複数の薄膜トランジスタは互いに等間隔で配置されていることを特徴の一つとしている。   In each of the above structures, one of the characteristics is that the plurality of thin film transistors are arranged at equal intervals.

本発明で用いるCWのレーザ発振器は特に制限されることはなく、YAGレーザ、YVO4レーザ、GdVO4レーザ、YLFレーザ、Arレーザを用いることができる。 The CW laser oscillator used in the present invention is not particularly limited, and a YAG laser, a YVO 4 laser, a GdVO 4 laser, a YLF laser, and an Ar laser can be used.

また、擬似CWレーザは、20psec以下のパルス幅をもつ極短パルスのレーザビームが発振できればどのようなレーザでも用いることが可能であり、例えば、エキシマレーザ、Arレーザ、Krレーザ、CO2レーザ、YAGレーザ、Y23レーザ、YVO4レーザ、YLFレーザ、YAlO3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti:サファイヤレーザ、銅蒸気レーザまたは金蒸気レーザなどを用いることができる。 The pseudo CW laser can be any laser that can oscillate an extremely short pulse laser beam having a pulse width of 20 psec or less. For example, an excimer laser, an Ar laser, a Kr laser, a CO 2 laser, A YAG laser, Y 2 O 3 laser, YVO 4 laser, YLF laser, YAlO 3 laser, glass laser, ruby laser, alexandrite laser, Ti: sapphire laser, copper vapor laser, gold vapor laser, or the like can be used.

また、上記各構成を得るための半導体装置の作製方法も本発明の一つであり、その作製方法に関する構成は、
絶縁表面上に半導体膜を形成し、半導体膜を結晶化させるためのレーザビームを半導体膜に対して走査し、半導体膜を選択的にエッチングして第1の半導体層と第2の半導体層を形成し、第1のチャネル形成領域を有する第1の半導体層を備えた第1の薄膜トランジスタと、第2のチャネル形成領域を有する第2の半導体層を備えた第2の薄膜トランジスタとを形成する半導体装置の作製方法であり、
前記第1の薄膜トランジスタ及び前記第2の薄膜トランジスタのチャネル形成領域幅の合計WCと、各チャネル形成領域間の間隔WSと、を合わせた合計(WC+WS)は、前記レーザ光のレーザビーム幅LPより小さいことを特徴とする半導体装置の作製方法である。
In addition, a method for manufacturing a semiconductor device for obtaining each of the above structures is also one aspect of the present invention.
A semiconductor film is formed over the insulating surface, a laser beam for crystallizing the semiconductor film is scanned with respect to the semiconductor film, and the semiconductor film is selectively etched to form the first semiconductor layer and the second semiconductor layer. Forming a first thin film transistor having a first semiconductor layer having a first channel formation region and forming a second thin film transistor having a second semiconductor layer having a second channel formation region A method of making the device,
The sum (WC + WS) of the total width WC of the channel formation regions of the first thin film transistor and the second thin film transistor and the interval WS between the channel formation regions is smaller than the laser beam width LP of the laser light. This is a method for manufacturing a semiconductor device.

上記作製方法に関する構成において、前記レーザビームは、連続発振レーザのレーザビーム、或いは、周波数が10MHz以上100GHz以下であるパルス発振レーザのレーザビームであることを特徴の一つとしている。   In the structure related to the above manufacturing method, the laser beam is one of features of a continuous wave laser beam or a pulsed laser beam having a frequency of 10 MHz to 100 GHz.

また、上記作製方法に関する構成において、予め加熱処理によって半導体膜を結晶化させた後にレーザビームを照射してもよく、前記レーザビームを半導体膜に走査する前に、半導体膜を加熱して結晶化させる工程を有することを特徴の一つとしている。   In the structure related to the above manufacturing method, the semiconductor film may be preliminarily crystallized by heat treatment and then irradiated with a laser beam. Before the laser beam is scanned onto the semiconductor film, the semiconductor film is heated to be crystallized. One of the features is to have a process of causing

また、上記作製方法に関する構成において、前記第1のチャネル形成領域の幅方向及び前記第2のチャネル形成領域の幅方向は、前記レーザビームの走査方向と垂直であることを特徴の一つとしている。 In the structure related to the manufacturing method, one of the features is that the width direction of the first channel formation region and the width direction of the second channel formation region are perpendicular to the scanning direction of the laser beam. .

また、上記作製方法に関する構成において、前記第1の薄膜トランジスタと前記第2の薄膜トランジスタは、電気的に並列に接続していることを特徴の一つとしている。   In the structure related to the above manufacturing method, the first thin film transistor and the second thin film transistor are electrically connected in parallel.

本発明の結晶質半導体膜の作製方法を使用して結晶質半導体膜を作製すると、被照射物の結晶化を均一に行うことができるため、特性の良い結晶質半導体膜をスループット良く得ることが可能となる。また、本発明の結晶質半導体膜の作製方法を使用して結晶化した結晶質半導体膜を用いて作製される素子間の特性のバラツキを低減させることができる。   When a crystalline semiconductor film is manufactured by using the method for manufacturing a crystalline semiconductor film of the present invention, an irradiated object can be crystallized uniformly, so that a crystalline semiconductor film with good characteristics can be obtained with high throughput. It becomes possible. Further, variation in characteristics between elements manufactured using the crystalline semiconductor film crystallized by using the method for manufacturing a crystalline semiconductor film of the present invention can be reduced.

本発明の実施形態について、以下に説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は本実施の形態の記載内容に限定して解釈されるものではない。   Embodiments of the present invention will be described below. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention should not be construed as being limited to the description of the embodiment modes.

(実施の形態1)
図1(A)〜図1(C)を用いて、基板上に設けられた半導体膜の表面にCWレーザビームを走査している状態、および作製したTFTについて説明する。
(Embodiment 1)
A state in which a surface of a semiconductor film provided over a substrate is scanned with a CW laser beam and a manufactured TFT will be described with reference to FIGS.

図1(A)は、非晶質半導体膜の表面にレーザビーム11を走査している状態の上面図を示している。長い楕円のスポットを有するレーザビーム11は図中の矢印で示した走査方向12に走査されて、部分的に結晶領域を形成している。   FIG. 1A shows a top view of a state in which a laser beam 11 is scanned on the surface of an amorphous semiconductor film. A laser beam 11 having a long elliptical spot is scanned in a scanning direction 12 indicated by an arrow in the drawing to partially form a crystal region.

なお、図1(A)には図示していないが、トップゲート型TFTを作製する例であるので、絶縁表面を有する基板上に下地絶縁膜が設けられており、その上に非晶質半導体膜が形成されている。   Note that although not illustrated in FIG. 1A, an example in which a top-gate TFT is manufactured, a base insulating film is provided over a substrate having an insulating surface, and an amorphous semiconductor is formed thereover. A film is formed.

非晶質半導体膜の結晶化に際し、本実施の形態では連続発振が可能な固体レーザを用い、基本波の第2高調波、第3高調波または第4高調波を用いることで、大粒径の結晶を得ることができる。代表的には、Nd:YVO4レーザ(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を用いるのが望ましい。具体的には、連続発振のYVO4レーザから射出されたレーザ光を非線形光学素子により高調波に変換し、出力10Wのレーザ光を得る。共振器の形態の例を挙げると、共振器の中にYVO4結晶と非線形光学素子を入れて、高調波を射出するものがある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのパワー密度は0.01〜100MW/cm2程度(好ましくは0.1〜10MW/cm2)が必要である。 In crystallization of an amorphous semiconductor film, a solid-state laser capable of continuous oscillation is used in this embodiment, and the second harmonic, third harmonic, or fourth harmonic of the fundamental wave is used. Can be obtained. Typically, it is desirable to use the second harmonic (532 nm) or the third harmonic (355 nm) of an Nd: YVO 4 laser (fundamental wave 1064 nm). Specifically, laser light emitted from a continuous wave YVO 4 laser is converted into a harmonic by a non-linear optical element to obtain laser light with an output of 10 W. As an example of the form of the resonator, there is one in which a YVO 4 crystal and a non-linear optical element are put in the resonator and a harmonic is emitted. Then, it is preferably formed into a rectangular or elliptical laser beam on the irradiation surface by an optical system, and irradiated to the object to be processed. In this case, a power density of about 0.01 to 100 MW / cm 2 (preferably 0.1 to 10 MW / cm 2) is required.

なお、レーザ光の走査は、被処理物である基板を固定してレーザ光の照射位置を移動させる照射系移動型、レーザ光の照射位置を固定して基板を移動させる被処理物移動型、または上記2つの方法を組み合わせた方法を用いることができる。いずれの場合においても、各レーザビームスポットの半導体膜に対する相対的な移動方向を制御できることが前提である。本実施の形態では、10〜2000cm/sec程度の速度でレーザ光に対して相対的に非晶質半導体膜を移動させて照射する。また、基板にうねりが存在する場合は、うねりに合わせてオートフォーカス機構を作動させ、レーザ光の照射を行うことが好ましい。   The scanning of the laser beam is an irradiation system moving type in which the substrate that is the object to be processed is fixed and the irradiation position of the laser beam is moved, an object moving type in which the laser light irradiation position is fixed and the substrate is moved, Alternatively, a method combining the above two methods can be used. In any case, it is premised that the relative movement direction of each laser beam spot with respect to the semiconductor film can be controlled. In this embodiment mode, irradiation is performed by moving the amorphous semiconductor film relative to the laser light at a speed of about 10 to 2000 cm / sec. In addition, when waviness exists in the substrate, it is preferable to operate the autofocus mechanism in accordance with the waviness and perform laser light irradiation.

レーザ光が照射され、走査方向に向かって成長した結晶粒が形成されている照射領域14aは、結晶性が非常に優れている。そのため、該領域をTFTのチャネル形成領域に用いることで、極めて高い移動度や、オン電流を期待できる。   The irradiated region 14a in which crystal grains that have been irradiated with laser light and grown in the scanning direction are formed has excellent crystallinity. Therefore, extremely high mobility and on-state current can be expected by using this region as a channel formation region of the TFT.

図1(A)に示すように後に形成されるTFTのチャネルとなる領域15aが照射領域14aの内側に位置するように設計することが好ましい。特に図1(B)にその上面図を示すように2つのTFTを電気的に並列接続させる場合には、その両方のTFTのチャネルとなる領域が照射領域14aの内側となるようにする。図1(B)においては、走査方向と垂直な方向に2つのTFTを並べて配置する設計となっている。即ち、照射領域14aの幅LPが第1のTFTのチャネル幅W1と、第2のTFTのチャネル幅W3と、これらのチャネル間隔W2との総和(W1+W2+W3)よりも大きくなるようにすることを本発明の特徴の一つとしている。   As shown in FIG. 1A, it is preferable to design so that a region 15a to be a channel of a TFT to be formed later is positioned inside the irradiation region 14a. In particular, when two TFTs are electrically connected in parallel as shown in the top view of FIG. 1B, the region serving as the channel of both TFTs is set to be inside the irradiation region 14a. In FIG. 1B, two TFTs are arranged side by side in a direction perpendicular to the scanning direction. That is, the width LP of the irradiation region 14a is made larger than the sum (W1 + W2 + W3) of the channel width W1 of the first TFT, the channel width W3 of the second TFT, and the channel spacing W2. This is one of the features of the invention.

また、照射領域14aと未照射領域13との間の領域には、微結晶となる照射領域14bが形成される。この微結晶となる照射領域14bはTFTの活性層の一部とすることは好ましくないため、活性層となる領域15bと重ならないようにする。また、繰り返し照射を行う場合には、この微結晶となる照射領域14b同士が重なるように走査を行う。即ち、微結晶となる照射領域14bの部分をオーバーラップさせる。   In addition, an irradiation region 14b that becomes a microcrystal is formed in a region between the irradiation region 14a and the non-irradiation region 13. Since it is not preferable that the irradiation region 14b serving as the microcrystal is part of the active layer of the TFT, it is not overlapped with the region 15b serving as the active layer. Further, in the case of performing repeated irradiation, scanning is performed so that the irradiation regions 14b that are microcrystals overlap each other. That is, the portions of the irradiation region 14b that become microcrystals are overlapped.

レーザ光の照射が終わったら、パターニングを行って島状の半導体層を2つ形成し、公知の技術を用いてゲート絶縁膜、ゲート電極、層間絶縁膜、ソース配線、ドレイン配線などを形成して薄膜トランジスタを完成させる。   When the laser beam irradiation is finished, patterning is performed to form two island-shaped semiconductor layers, and a gate insulating film, a gate electrode, an interlayer insulating film, a source wiring, a drain wiring, and the like are formed using a known technique. A thin film transistor is completed.

完成した2つのTFTの接続の様子を図1(B)に示す。図1(B)は図1(A)に対応させて示したが、実際は、TFTの作製工程中の熱処理などによって基板などのシュリンクが発生して活性層のサイズが縮小する。   FIG. 1B shows how the two completed TFTs are connected. Although FIG. 1B is shown corresponding to FIG. 1A, in reality, shrinkage of the substrate or the like is generated by heat treatment or the like during the TFT manufacturing process, and the size of the active layer is reduced.

図1(B)において、第1の半導体層16aと第2の半導体層16bが並列に配置されている。また、2つのTFTは、ゲート配線17、ソース配線18、ドレイン配線19が共通となっており、電気的に並列に接続されている。 In FIG. 1B, a first semiconductor layer 16a and a second semiconductor layer 16b are arranged in parallel. The two TFTs have a common gate wiring 17, source wiring 18, and drain wiring 19, and are electrically connected in parallel.

また、図1(B)中の実線A−A’で切断した断面図が図1(C)である。以下に本発明を用いた代表的なTFTの作製手順を簡略に示す。 1C is a cross-sectional view taken along the solid line A-A ′ in FIG. The following is a simplified procedure for manufacturing a typical TFT using the present invention.

図1(C)において、基板20はガラス基板、石英基板などを用いることができる。また、本工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。 In FIG. 1C, a glass substrate, a quartz substrate, or the like can be used as the substrate 20. Alternatively, a plastic substrate having heat resistance that can withstand the processing temperature in this step may be used.

まず、図1(C)に示すように基板20上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜(SiOxy)等の絶縁膜から成る下地絶縁膜を形成する。代表的な一例は下地絶縁膜として、2層構造から成り、SiH4、NH3、及びN2Oを反応ガスとして成膜される窒化酸化珪素膜21aを50〜100nm、SiH4、及びN2Oを反応ガスとして成膜される酸化窒化珪素膜21bを100〜150nmの厚さに連続形成して積層させた構造が採用される。また、下地絶縁膜の一層として膜厚10nm以下の窒化シリコン膜(SiN膜)、或いは酸化窒化珪素膜(SiNxy膜(X>Y))を用いることが好ましい。また、窒化酸化珪素膜、酸化窒化珪素膜、窒化シリコン膜とを順次積層した3層構造を用いてもよい。 First, as shown in FIG. 1C, a base insulating film made of an insulating film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film (SiO x N y ) is formed on the substrate 20. A typical example is a two-layer structure as a base insulating film, and a silicon nitride oxide film 21a formed by using SiH 4 , NH 3 , and N 2 O as a reaction gas is 50 to 100 nm, SiH 4 , and N 2. A structure in which a silicon oxynitride film 21b formed using O as a reactive gas is continuously formed to a thickness of 100 to 150 nm and stacked is employed. Further, it is preferable to use a silicon nitride film (SiN film) or a silicon oxynitride film (SiN x O y film (X> Y)) having a thickness of 10 nm or less as one layer of the base insulating film. Alternatively, a three-layer structure in which a silicon nitride oxide film, a silicon oxynitride film, and a silicon nitride film are sequentially stacked may be used.

次いで、下地絶縁膜上に非晶質構造を有する半導体膜を形成する。半導体膜は、シリコンを主成分とする半導体材料を用いる。代表的には、非晶質シリコン膜又は非晶質シリコンゲルマニウム膜などを公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜する。そして上述したCWレーザにより結晶構造を有する半導体膜を得る。   Next, a semiconductor film having an amorphous structure is formed over the base insulating film. A semiconductor material containing silicon as a main component is used for the semiconductor film. Typically, an amorphous silicon film, an amorphous silicon germanium film, or the like is formed by a known means (a sputtering method, an LPCVD method, a plasma CVD method, or the like). Then, a semiconductor film having a crystal structure is obtained by the above-described CW laser.

次いで、フォトリソ技術を用いてパターニングを行い、第1の半導体層および第2の半導体層を得る。パターニングにおけるレジストマスク形成を行う前には各半導体層を保護するためにオゾン含有水溶液、または酸素雰囲気でのUV照射によってオゾンを発生させて酸化膜を形成している。ここでの酸化膜はレジストのぬれ性を向上させる効果もある。   Next, patterning is performed using a photolithography technique to obtain a first semiconductor layer and a second semiconductor layer. Before forming a resist mask in patterning, ozone is generated by UV irradiation in an aqueous solution containing ozone or in an oxygen atmosphere to form an oxide film in order to protect each semiconductor layer. The oxide film here also has the effect of improving the wettability of the resist.

なお、必要があれば、パターニングを行う前に、TFTのしきい値を制御するために微量な不純物元素(ボロンまたはリン)のドーピングを上記酸化膜を介して行う。上記酸化膜を介してドーピングを行った場合には、酸化膜を除去し、再度オゾン含有水溶液によって酸化膜を形成する。   If necessary, a small amount of impurity element (boron or phosphorus) is doped through the oxide film in order to control the threshold value of the TFT before patterning. When doping is performed through the oxide film, the oxide film is removed, and an oxide film is formed again with an aqueous solution containing ozone.

次いで、各半導体層の表面を覆って、ゲート絶縁膜となる珪素を主成分とする絶縁膜を形成する。ゲート絶縁膜としては、PCVD法による酸化珪素膜または酸化窒化珪素膜を用い、膜厚を10nm〜100nm、好ましくは10nm〜30nmとして比較的薄いものとする。ゲート絶縁膜の薄膜化を行うことによってTFTを含む回路をさらに高速駆動させることができる。ここでは酸化珪素膜からなる第1絶縁膜24aと、窒化酸化珪素膜からなる第2絶縁膜24bとの積層構造を有するゲート絶縁膜を形成する。なお、ゲート絶縁膜を形成する前に酸化膜をフッ酸を含むエッチャントにより除去してもよい。また、半導体層の酸化膜を完全に除去する必要は特になく、薄く酸化膜を残していてもよい。オーバーエッチングして半導体層を露呈させてしまうと、表面が不純物で汚染される恐れがある。 Next, an insulating film containing silicon as a main component and serving as a gate insulating film is formed so as to cover the surface of each semiconductor layer. As the gate insulating film, a silicon oxide film or a silicon oxynitride film by a PCVD method is used, and the film thickness is 10 nm to 100 nm, preferably 10 nm to 30 nm, and relatively thin. By reducing the thickness of the gate insulating film, the circuit including the TFT can be driven at higher speed. Here, a gate insulating film having a stacked structure of a first insulating film 24a made of a silicon oxide film and a second insulating film 24b made of a silicon nitride oxide film is formed. Note that the oxide film may be removed with an etchant containing hydrofluoric acid before the gate insulating film is formed. Further, it is not particularly necessary to completely remove the oxide film of the semiconductor layer, and the oxide film may be left thin. If the semiconductor layer is exposed by overetching, the surface may be contaminated with impurities.

次いで、ゲート絶縁膜の表面を洗浄した後、スパッタ法で金属膜(Mo、Ta、W、Ti、Al、Cuから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料の単層、またはこれらの積層)を形成する。 Next, after cleaning the surface of the gate insulating film, a metal film (an element selected from Mo, Ta, W, Ti, Al, Cu, or an alloy material or compound material containing the element as a main component by sputtering is used. Layer, or a stack of these).

次いで、フォトリソ技術を用いて金属膜をパターニングしてゲート配線17を形成する。   Next, the metal wiring is patterned using a photolithography technique to form the gate wiring 17.

次いで、各半導体層にn型を付与する不純物元素(P、As等)、或いはp型を付与する不純物元素(Bなど)を適宜添加してソース領域22、ドレイン領域23を形成する。イオンドーピング法またはイオン注入法によりゲート絶縁膜を介して半導体層に添加する。nチャネル型TFTを形成する場合には、n型を付与する不純物元素を添加して不純物領域を形成すればよく、pチャネル型TFTを形成する場合には、p型を付与する不純物元素を添加して不純物領域を形成すればよい。   Next, an impurity element imparting n-type (P, As, etc.) or an impurity element imparting p-type (B, etc.) is added as appropriate to each semiconductor layer to form the source region 22 and the drain region 23. The semiconductor layer is added through the gate insulating film by ion doping or ion implantation. When an n-channel TFT is formed, an impurity region imparting n-type conductivity may be added to form an impurity region. When a p-channel TFT is formed, an impurity element imparting p-type is added. Thus, an impurity region may be formed.

以降の工程は、層間絶縁膜25を形成し、水素化を行って、ソース領域22、ドレイン領域23に達するコンタクトホールを形成し、導電膜を成膜してパターニングを行ってソース電極18、ドレイン電極19を形成してTFTを完成させる。   In the subsequent steps, an interlayer insulating film 25 is formed, hydrogenation is performed, contact holes reaching the source region 22 and the drain region 23 are formed, a conductive film is formed and patterned, and the source electrode 18 and the drain are formed. An electrode 19 is formed to complete the TFT.

また、本発明は図1(C)のTFT構造に限定されず、必要があればチャネル形成領域とドレイン領域(またはソース領域)との間にLDD領域を有する低濃度ドレイン(LDD:Lightly Doped Drain)構造としてもよい。この構造はチャネル形成領域と、高濃度に
不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をLDD領域と呼んでいる。さらにゲート絶縁膜を介してLDD領域をゲート電極と重ねて配置させた、いわゆるGOLD(Gate-drain Overlapped LDD)構造としてもよい。
Further, the present invention is not limited to the TFT structure of FIG. 1C, and if necessary, a lightly doped drain (LDD) having an LDD region between a channel formation region and a drain region (or source region). ) Structure may be used. In this structure, a region to which an impurity element is added at a low concentration is provided between a channel formation region and a source region or a drain region formed by adding an impurity element at a high concentration, and this region is referred to as an LDD region. I'm calling. Further, a so-called GOLD (Gate-drain Overlapped LDD) structure in which an LDD region is disposed so as to overlap with a gate electrode through a gate insulating film may be employed.

また、ここではトップゲート型TFTを例として説明したが、TFT構造に関係なく本発明を適用することが可能であり、例えば順スタガ型TFTに適用することが可能である。   Although the top gate TFT has been described here as an example, the present invention can be applied regardless of the TFT structure, and can be applied to, for example, a forward staggered TFT.

本発明は、従来のパルス発振レーザではなく、CWレーザを用いているため、リッジがなく平坦な表面を有する半導体層16aが得られる。加えて、さらなるゲート絶縁膜24a、24bの薄膜化も可能とすることができる。   Since the present invention uses a CW laser instead of a conventional pulsed laser, the semiconductor layer 16a having a flat surface without a ridge can be obtained. In addition, the gate insulating films 24a and 24b can be made thinner.

(実施の形態2)
図2(A)、および図2(B)を用いて、基板上に設けられた半導体膜の表面に擬似CWレーザビームを走査している状態、および作製したTFTについて説明する。
(Embodiment 2)
A state in which a pseudo CW laser beam is scanned on the surface of a semiconductor film provided over a substrate and a manufactured TFT will be described with reference to FIGS.

図2(A)は、非晶質半導体膜の表面にレーザビーム31を走査している状態の上面図を示している。長い楕円のスポットを有するレーザビーム31は図中の矢印で示した走査方向32に走査されて、部分的に結晶領域を形成している。   FIG. 2A shows a top view of a state in which a laser beam 31 is scanned over the surface of the amorphous semiconductor film. A laser beam 31 having a long elliptical spot is scanned in a scanning direction 32 indicated by an arrow in the drawing to partially form a crystal region.

なお、図2(A)には図示していないが、トップゲート型TFTを作製する例であるので、絶縁表面を有する基板上に下地絶縁膜が設けられており、その上に非晶質半導体膜が形成されている。   Note that although not illustrated in FIG. 2A, an example in which a top-gate TFT is manufactured, a base insulating film is provided over a substrate having an insulating surface, and an amorphous semiconductor is formed thereover. A film is formed.

非晶質半導体膜の結晶化に際し、本実施の形態では、1.8WのYVO4レーザを用い、発振周波数は80MHz、パルス幅は12psec程度とする。なお、本発明において発振周波数は80MHzに限定されず、10MHz以上であればよい。さらに本発明では、集光性が阻害されない程度に、波面が揃い、なおかつ真円度の高いレーザ光が得られるように、パルス発振の周波数の上限を100GHzとしても良い。また、本発明は、1.8W程度の出力が得られる固体レーザに特に限定されず、例えば出力が300Wに達するような大型レーザを用いてもよい。 In crystallization of the amorphous semiconductor film, in this embodiment, a 1.8 W YVO 4 laser is used, the oscillation frequency is 80 MHz, and the pulse width is about 12 psec. In the present invention, the oscillation frequency is not limited to 80 MHz and may be 10 MHz or more. Furthermore, in the present invention, the upper limit of the frequency of pulse oscillation may be set to 100 GHz so that a laser beam having a uniform wavefront and a high roundness can be obtained to such an extent that the light collecting property is not hindered. Further, the present invention is not particularly limited to a solid-state laser capable of obtaining an output of about 1.8 W. For example, a large laser having an output reaching 300 W may be used.

また、本実施の形態において、レーザ発振器は安定形共振器とし、TEM00の発振モードであることが望ましい。TEM00モードの場合、レーザ光はガウス形の強度分布を持ち、集光性に優れているため、ビームスポットの加工が容易となる。 In this embodiment, it is desirable that the laser oscillator be a stable resonator and be in the TEM 00 oscillation mode. In the case of the TEM 00 mode, the laser beam has a Gaussian intensity distribution and has excellent light collecting properties, so that the beam spot can be easily processed.

光学系により照射面にて10μm×100μm程度のサイズを有するレーザビーム31を形成する。照射面におけるレーザビーム全幅は100μmである。そして、レーザビーム31の短軸方向に、ステージを走査する。なおビームスポットの走査速度は、数十mm/
sec〜数千mm/sec程度が適当であり、ここでは400mm/secとする。このステージの走査により、レーザビーム31が、半導体膜の表面に対して図2(A)に示す走査方向32に相対的に走査されることになる。レーザビームスポットが照射された照射領域34aにおいて半導体膜が溶融し、その固液界面が走査方向に向かって連続的に移動し、該走査方向に結晶成長した、LP幅70μmの領域に、幅数μm、長さ10〜30μm程度の単結晶の結晶粒が敷き詰められた状態が形成される。
A laser beam 31 having a size of about 10 μm × 100 μm is formed on the irradiated surface by an optical system. The total width of the laser beam on the irradiated surface is 100 μm. Then, the stage is scanned in the short axis direction of the laser beam 31. The beam spot scanning speed is several tens of mm / mm.
A value of about sec to several thousand mm / sec is appropriate, and is 400 mm / sec here. By this stage scanning, the laser beam 31 is scanned relative to the surface of the semiconductor film in the scanning direction 32 shown in FIG. In the irradiation region 34a irradiated with the laser beam spot, the semiconductor film is melted, the solid-liquid interface continuously moves in the scanning direction, and the crystal grows in the scanning direction. A state is formed in which crystal grains of a single crystal having a length of about 10 μm and a length of about 10 to 30 μm are spread.

そして、図2(A)に示すように後に形成されるTFTのチャネルとなる領域35aが照射領域34aの内側となるようにすることが好ましい。特に図2(B)にその上面図を示すように3つのTFTを電気的に並列接続させる場合には、3つのTFTのチャネルとなる領域が照射領域34aの内側となるようにする。図2(B)においては、走査方向と垂直な方向に3つのTFTを並べて配置する設計となっている。即ち、照射領域34aの幅(LP幅)が第1のTFTのチャネル幅W1と、第2のTFTのチャネル幅W3と、第3のTFTのチャネル幅W5と、これらのチャネル間隔W2、W4と、の総和(W1+W2+W3+W4+W5)よりも大きくなるようにすることを本発明の特徴の一つとしている。   Then, as shown in FIG. 2A, it is preferable that a region 35a that becomes a channel of a TFT to be formed later is located inside the irradiation region 34a. In particular, as shown in the top view of FIG. 2B, when three TFTs are electrically connected in parallel, a region to be a channel of the three TFTs is set to be inside the irradiation region 34a. In FIG. 2B, the design is such that three TFTs are arranged side by side in a direction perpendicular to the scanning direction. That is, the width (LP width) of the irradiation region 34a is the channel width W1 of the first TFT, the channel width W3 of the second TFT, the channel width W5 of the third TFT, and the channel spacings W2 and W4. One of the features of the present invention is to make the sum larger than (W1 + W2 + W3 + W4 + W5).

さらに、図2(B)においては、走査方向にも3つのTFTを並べて配置する設計となっており、合計9個のTFTを配置する設計となっている。また、これらのチャネル形成領域は等間隔で配置されている。   Further, in FIG. 2B, the design is such that three TFTs are arranged side by side in the scanning direction, and a total of nine TFTs are arranged. Further, these channel formation regions are arranged at equal intervals.

また、照射領域34aと未照射領域33との間の領域には、微結晶となる照射領域34bが形成される。ここでは、照射領域の全幅(レーザビーム全幅)100μmのうち、LP幅70μmの結晶成長した領域の両脇には15μmの微結晶領域が形成される。この微結晶となる照射領域34bはTFTの活性層の一部とすることは好ましくないため、活性層となる領域35bと重ならないようにする。   In addition, an irradiation region 34 b that is a microcrystal is formed in a region between the irradiation region 34 a and the non-irradiation region 33. Here, a microcrystalline region of 15 μm is formed on both sides of a crystal grown region having an LP width of 70 μm out of 100 μm of the entire width of the irradiated region (laser beam full width). Since it is not preferable that the irradiation region 34b to be a microcrystal be a part of the active layer of the TFT, it should not be overlapped with the region 35b to be the active layer.

半導体膜全面に照射を行う場合、繰り返し走査するピッチは85μmであり、15μmの微結晶領域同士がオーバーラップするようにする。   When irradiation is performed on the entire surface of the semiconductor film, the repeated scanning pitch is 85 μm, and the microcrystalline regions of 15 μm overlap each other.

レーザ光の照射が終わったら、パターニングを行って島状の半導体層を2つ形成し、公知の技術を用いてゲート絶縁膜、ゲート電極、層間絶縁膜、ソース配線、ドレイン配線などを形成して薄膜トランジスタを完成させる。   When the laser beam irradiation is finished, patterning is performed to form two island-shaped semiconductor layers, and a gate insulating film, a gate electrode, an interlayer insulating film, a source wiring, a drain wiring, and the like are formed using a known technique. A thin film transistor is completed.

完成した3つのTFTの接続の様子を図2(B)に示す。図2(B)は図2(A)に対応させて示したが、実際は、TFTの作製工程中の熱処理などによって基板などのシュリンクが発生して活性層のサイズが縮小する。   FIG. 2B shows how the completed three TFTs are connected. Although FIG. 2B is shown corresponding to FIG. 2A, in reality, shrinkage of the substrate or the like occurs due to heat treatment or the like during the TFT manufacturing process, and the size of the active layer is reduced.

図2(B)において、第1の半導体層36aと第2の半導体層36bと第3の半導体層36cとが並列に配置されている。また、3つのTFTは、ゲート配線37、ソース配線38、ドレイン配線39が共通となっており、電気的に並列に接続されている。 In FIG. 2B, a first semiconductor layer 36a, a second semiconductor layer 36b, and a third semiconductor layer 36c are arranged in parallel. The three TFTs have a common gate wiring 37, source wiring 38, and drain wiring 39, and are electrically connected in parallel.

また、実施の形態1に用いた連続発振のレーザの場合、半導体膜の任意の1点にレーザ光が照射される時間は10μsecのオーダーである。しかし本実施の形態では、10MHzを超える高い発振周波数でレーザ光を発振させるのでパルス幅が1nsec以下となっており、1点にレーザ光が照射される時間を10-4倍とすることができ、なおかつ連続発振のレーザに比べて尖頭出力を飛躍的に高めることができる。そのため、基板上に形成された半導体膜の結晶化の際に、基板に与えられる熱量を連続発振のレーザよりも大幅に抑えることができ、よって基板のシュリンクや、半導体膜と、他の膜との間で起こる不純物の拡散を防ぐことができ、それにより半導体素子の特性を高め、歩留まりを高めることが可能になる。 In the case of the continuous wave laser used in Embodiment Mode 1, the time for which laser light is irradiated to any one point of the semiconductor film is on the order of 10 μsec. However, in this embodiment, since the laser beam is oscillated at a high oscillation frequency exceeding 10 MHz, the pulse width is 1 nsec or less, and the time for which one point is irradiated with the laser beam can be increased 10 −4 times. In addition, the peak output can be dramatically increased as compared with a continuous wave laser. Therefore, when the semiconductor film formed on the substrate is crystallized, the amount of heat given to the substrate can be significantly suppressed as compared with a continuous wave laser, and thus the substrate shrink, the semiconductor film, and other films The diffusion of impurities occurring between the two can be prevented, thereby improving the characteristics of the semiconductor element and increasing the yield.

また、従来のパルス発振レーザではなく、擬似CWレーザを用いているため、リッジがなく平坦な表面を有する第1の半導体層36a、第2の半導体層36b、第3の半導体層36cが得られる。加えて、さらなるゲート絶縁膜の薄膜化も可能とすることができる。   In addition, since the pseudo CW laser is used instead of the conventional pulsed laser, the first semiconductor layer 36a, the second semiconductor layer 36b, and the third semiconductor layer 36c having a flat surface without a ridge can be obtained. . In addition, the gate insulating film can be further thinned.

また、従来のパルス発振レーザに比べて著しく高い発振周波数を用いるため、レーザ光を基板に対して垂直の方向から照射しても、基板の裏面における光の反射によって生じる干渉が抑えられるという、副次的な効果も得ることができる。レーザ光を基板に対して垂直の方向から照射することができるため、光学設計が容易になり、得られるビームスポットのエネルギー分布をより均一にすることができる。   In addition, since a remarkably high oscillation frequency is used compared to a conventional pulsed laser, interference caused by light reflection on the back surface of the substrate can be suppressed even when laser light is irradiated from a direction perpendicular to the substrate. The following effects can also be obtained. Since laser light can be irradiated from a direction perpendicular to the substrate, optical design is facilitated, and the energy distribution of the obtained beam spot can be made more uniform.

また、本実施の形態は実施の形態1と組み合わせることができる。   Further, this embodiment mode can be combined with Embodiment Mode 1.

以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。   The present invention having the above-described configuration will be described in more detail with the following examples.

本実施例では、図3を用いて、レーザ照射装置の構成について説明する。   In this embodiment, the configuration of the laser irradiation apparatus will be described with reference to FIG.

101はパルス発振のレーザ発振器であり、本実施例では、1.8WのYVO4レーザを用いる。また102は非線形光学素子に相当する。レーザ発振器101は安定形共振器とし、TEM00の発振モードであることが望ましい。TEM00モードの場合、レーザ光はガウス形の強度分布を持ち、集光性に優れているため、ビームスポットの加工が容易となる。レーザ発振器101から発振されたレーザ光は、非線形光学素子102により第2高調波(532nm)に変換される。特に第2高調波に限定する必要はないがエネルギー効率の点で、第2高調波の方が、さらに高次の高調波と比較して優れている。発振周波数は80MHz、パルス幅は12psec程度とする。 Reference numeral 101 denotes a pulse oscillation laser oscillator. In this embodiment, a 1.8 W YVO 4 laser is used. Reference numeral 102 corresponds to a nonlinear optical element. The laser oscillator 101 is a stable resonator and is preferably in a TEM 00 oscillation mode. In the case of the TEM 00 mode, the laser beam has a Gaussian intensity distribution and has excellent light collecting properties, so that the beam spot can be easily processed. The laser light oscillated from the laser oscillator 101 is converted into the second harmonic (532 nm) by the nonlinear optical element 102. Although it is not necessary to limit to the second harmonic in particular, the second harmonic is superior to the higher harmonics in terms of energy efficiency. The oscillation frequency is 80 MHz and the pulse width is about 12 psec.

なお、発振周波数は80MHzに限定されず、10MHz以上であればよい。さらに本発明では、集光性が阻害されない程度に、波面が揃い、なおかつ真円度の高いレーザ光が得られるように、パルス発振の周波数の上限を100GHzとしても良い。 The oscillation frequency is not limited to 80 MHz and may be 10 MHz or more. Furthermore, in the present invention, the upper limit of the frequency of pulse oscillation may be set to 100 GHz so that a laser beam having a uniform wavefront and a high roundness can be obtained to such an extent that the light collecting property is not hindered.

なお、図3のレーザ照射装置は、非線形光学素子102をレーザ発振器101が有する共振器内に設けていても良いし、基本波のレーザ発振器の外に別途非線形光学素子を備えた共振器を設けていても良い。前者は装置が小型になり、共振器長の精密制御が不要になるという利点を有し、後者は基本波と高調波の相互作用を無視できるという利点を有する。 In the laser irradiation apparatus of FIG. 3, the nonlinear optical element 102 may be provided in a resonator included in the laser oscillator 101, or a resonator including a nonlinear optical element is provided in addition to the fundamental laser oscillator. May be. The former has the advantage that the device becomes smaller and precise control of the resonator length becomes unnecessary, and the latter has the advantage that the interaction between the fundamental wave and the harmonic can be ignored.

非線形光学素子102には、非線形光学定数の比較的大きいKTP(KTiOPO4)、
BBO(β−BaB24)、LBO(LiB35)、CLBO(CsLiB610)、GdYCOB(YCa4O(BO33)、KDP(KD2PO4)、KB5、LiNbO3、Ba2NaNb515等の結晶が用いられており、特にLBOやBBO、KDP、KTP、KB5、CLBO等を用いることで基本波から高調波への変換効率を高めることができる。
The nonlinear optical element 102 includes KTP (KTiOPO 4 ), which has a relatively large nonlinear optical constant,
BBO (β-BaB 2 O 4 ), LBO (LiB 3 O 5 ), CLBO (CsLiB 6 O 10 ), GdYCOB (YCa 4 O (BO 3 ) 3 ), KDP (KD 2 PO 4 ), KB5, LiNbO 3 Crystals such as Ba 2 NaNb 5 O 15 are used, and the conversion efficiency from the fundamental wave to the harmonic can be increased by using LBO, BBO, KDP, KTP, KB5, CLBO or the like.

レーザ光は通常水平方向に射出されることから、レーザ発振器101から発振されたレーザ光は、反射ミラー103にて、鉛直方向からの角度(入射角)がθとなるように、その進行方向が変換される。本実施例では、θ=18°とする。進行方向が変換された第1のレーザ光は、レンズ104によりそのビームスポットの形状が加工され、ステージ107上に載置された被処理物に照射される。図3では、基板105上に形成された半導体膜106が被処理物に相当する。図3では、反射ミラー103とレンズ104とがレーザ光を半導体膜106において集光させるための光学系に相当する。 Since the laser light is normally emitted in the horizontal direction, the traveling direction of the laser light oscillated from the laser oscillator 101 is reflected by the reflection mirror 103 so that the angle (incident angle) from the vertical direction is θ. Converted. In this embodiment, θ = 18 °. The first laser light whose traveling direction has been converted is processed into a beam spot shape by the lens 104 and irradiated onto the object to be processed placed on the stage 107. In FIG. 3, the semiconductor film 106 formed over the substrate 105 corresponds to an object to be processed. In FIG. 3, the reflection mirror 103 and the lens 104 correspond to an optical system for condensing laser light on the semiconductor film 106.

図3では、レンズ104として平凸球面レンズを用いている例を示している。平凸球面レンズは焦点距離20mmである。そしてその曲面の中央にレーザ光が入射するように、平面が基板105と平行になるように配置されている。また平凸球面レンズの平面と半導体膜106との距離は20mmとする。これにより、半導体膜106の表面において、10μm×100μm程度のサイズを有するビームスポット110が形成される。ビームスポット110を細長く伸ばすことができるのは、レンズ104の非点収差の影響である。 FIG. 3 shows an example in which a plano-convex spherical lens is used as the lens 104. The plano-convex spherical lens has a focal length of 20 mm. The plane is arranged in parallel with the substrate 105 so that the laser beam is incident on the center of the curved surface. The distance between the plane of the plano-convex spherical lens and the semiconductor film 106 is 20 mm. Thereby, a beam spot 110 having a size of about 10 μm × 100 μm is formed on the surface of the semiconductor film 106. The fact that the beam spot 110 can be elongated is due to the astigmatism of the lens 104.

図3のように、被処理物として半導体膜106が成膜された基板105を用いる場合において、半導体膜106が非晶質半導体のとき、半導体膜106のレーザ光に対する耐性を高めるために、レーザ光の照射の前に熱アニールを該半導体膜106に対して行なうことが好ましい。具体的に熱アニールは、例えば窒素雰囲気下において500℃、1時間程度で行なえばよい。熱アニールの他に、触媒金属を用いた結晶化を施していてもよい。熱アニールを施した半導体膜でも、触媒金属を用いて結晶化された半導体膜でも、最適なレーザ光の照射条件はほぼ同様である。   As shown in FIG. 3, in the case where the substrate 105 on which the semiconductor film 106 is formed is used as an object to be processed, when the semiconductor film 106 is an amorphous semiconductor, a laser is used to increase the resistance of the semiconductor film 106 to laser light. It is preferable to perform thermal annealing on the semiconductor film 106 before light irradiation. Specifically, the thermal annealing may be performed, for example, at 500 ° C. for about 1 hour in a nitrogen atmosphere. In addition to thermal annealing, crystallization using a catalytic metal may be performed. The optimum laser light irradiation conditions are substantially the same for both the semiconductor film subjected to thermal annealing and the semiconductor film crystallized using a catalytic metal.

また、ステージ107は、X軸方向に走査を行なうためのロボット(X軸用一軸ロボット)108とY軸方向に走査を行なうためのロボット(Y軸用一軸ロボット)109とにより、基板105に平行な面内においてXY方向に移動が可能である。 The stage 107 is parallel to the substrate 105 by a robot (X axis uniaxial robot) 108 for scanning in the X axis direction and a robot (Y axis uniaxial robot) 109 for scanning in the Y axis direction. It is possible to move in the XY direction within a simple plane.

そして、Y軸用一軸ロボット109を用いてビームスポット110の短軸方向に、ステージ107を走査する。なおステージ107の走査速度は、数十mm/sec〜数千mm/sec程度が適当であり、ここでは400mm/secとする。このステージ107の走査により、ビームスポット110が、半導体膜106の表面に対して相対的に走査されることになる。よって、ビームスポット106が当たっている領域において半導体膜が溶融し、その固液界面が走査方向に向かって連続的に移動し、該走査方向に結晶成長した、LP幅70μmの領域に、幅数μm、長さ10〜30μm程度の単結晶の結晶粒が敷き詰められた(みたすように)状態が形成される。 Then, the stage 107 is scanned in the short axis direction of the beam spot 110 using the Y-axis uniaxial robot 109. The scanning speed of the stage 107 is suitably about several tens mm / sec to several thousand mm / sec, and here it is set to 400 mm / sec. By the scanning of the stage 107, the beam spot 110 is scanned relative to the surface of the semiconductor film 106. Therefore, the semiconductor film is melted in the region where the beam spot 106 is hit, the solid-liquid interface is continuously moved in the scanning direction, and the crystal is grown in the scanning direction. A state in which single crystal grains having a length of about 10 μm and a length of about 10 to 30 μm are spread (as seen) is formed.

次に図4を用いて、ビームスポット110の、半導体膜106の表面における走査経路について説明する。被処理物に相当する半導体膜106全面にレーザ光を照射する場合、Y軸用一軸ロボット109を用いて一方向への走査を行なった後、X軸用一軸ロボット108を用いて、Y軸用一軸ロボット109による走査方向と交差する方向に、ビームスポット110をスライドさせる。このスライドさせる距離がピッチに相当する。   Next, a scanning path of the beam spot 110 on the surface of the semiconductor film 106 will be described with reference to FIG. When irradiating the entire surface of the semiconductor film 106 corresponding to the object to be processed with laser light, after scanning in one direction using the Y-axis uniaxial robot 109, the X-axis uniaxial robot 108 is used. The beam spot 110 is slid in a direction crossing the scanning direction by the uniaxial robot 109. This sliding distance corresponds to the pitch.

例えば、Y軸用一軸ロボット109によりビームスポット110を一方向に走査する。図4において、該走査経路をA1で示す。次に、X軸用一軸ロボット108を用いて、走査経路をA1に対して垂直の方向にビームスポット110をスライドさせる。該スライドによる走査経路をB1で示す。次に、走査経路A1とは反対方向に向かって、Y軸用一軸ロボット109によりビームスポット110を一方向に走査する。該走査経路をA2で示す。次に、X軸用一軸ロボット108を用いて、走査経路をA2に対して垂直の方向にビームスポット110をスライドさせる。該スライドによる走査経路をB2で示す。このように、Y軸用一軸ロボット109による走査とX軸用一軸ロボット108による走査とを順に繰り返すことで、半導体膜106全面にレーザ光を照射することができる。 For example, the beam spot 110 is scanned in one direction by the Y-axis uniaxial robot 109. In FIG. 4, the scanning path is indicated by A1. Next, the beam spot 110 is slid in the direction perpendicular to the scanning path A1 using the X-axis uniaxial robot 108. A scanning path by the slide is indicated by B1. Next, the beam spot 110 is scanned in one direction by the Y-axis uniaxial robot 109 in the direction opposite to the scanning path A1. The scanning path is indicated by A2. Next, the beam spot 110 is slid in the direction perpendicular to the scanning path A2 using the X-axis uniaxial robot 108. A scanning path by the slide is indicated by B2. In this manner, the entire surface of the semiconductor film 106 can be irradiated with laser light by sequentially repeating the scanning by the Y-axis uniaxial robot 109 and the scanning by the X-axis uniaxial robot 108.

レーザ光が照射され、走査方向に向かって成長した結晶粒が形成されている領域は、結晶性が非常に優れている。そのため、該領域をTFTのチャネル形成領域に用いることで、極めて高い移動度や、オン電流を期待できる。しかし半導体膜のうち、そのような高い結晶性が必要とされない部分が存在する場合、該部分にはレーザ光を照射しないようにしても良い。もしくは、走査の速度を増加させるなど、高い結晶性が得られないような条件でレーザ光の照射を行なうようにしても良い。 A region where crystal grains that are irradiated with laser light and grown in the scanning direction are formed has excellent crystallinity. Therefore, extremely high mobility and on-state current can be expected by using this region as a channel formation region of the TFT. However, when there is a portion of the semiconductor film where such high crystallinity is not required, the portion may not be irradiated with laser light. Alternatively, laser light irradiation may be performed under conditions that do not provide high crystallinity, such as increasing the scanning speed.

なお、レーザ光の走査は、被処理物である基板を固定してレーザ光の照射位置を移動させる照射系移動型、図3、図4のようにレーザ光の照射位置を固定して基板を移動させる被処理物移動型、または上記2つの方法を組み合わせた方法を用いることができる。いずれの場合においても、各ビームスポットの半導体膜に対する相対的な移動方向を制御できることが前提である。 The scanning of the laser beam is an irradiation system moving type in which the substrate that is the object to be processed is fixed and the irradiation position of the laser beam is moved, and the irradiation position of the laser beam is fixed and the substrate is fixed as shown in FIGS. A moving object to be processed can be used, or a method combining the above two methods can be used. In any case, it is assumed that the relative movement direction of each beam spot with respect to the semiconductor film can be controlled.

以下にTFTの作製手順を示す。   A procedure for manufacturing a TFT will be described below.

厚さ0.7mmのガラス基板の片面に、厚さ200nmの酸化珪素を形成し、その上に半導体膜として厚さ66nmの非晶質珪素(a-Si)膜をプラズマCVD法で形成した後、半導体膜のレーザに対する耐性を高めるために、窒素雰囲気下において500℃、1時間の熱アニールを行なう。   After forming a 200 nm thick silicon oxide on one surface of a 0.7 mm thick glass substrate, and forming a 66 nm thick amorphous silicon (a-Si) film as a semiconductor film thereon by a plasma CVD method In order to increase the resistance of the semiconductor film to the laser, thermal annealing is performed at 500 ° C. for 1 hour in a nitrogen atmosphere.

そして、図3に示すレーザ照射装置を用い、1.8WのYVO4レーザの第2高調波(532nm)、TEM00モード、発振周波数80MHz、パルス幅12psec、走査速度400mm/sec、長さ10μm×全幅100μm程度のサイズを有するビームスポットで、レーザ光を照射し、結晶化を行なう。そして、LP幅70μmの領域に、該走査方向に結晶成長した、幅数μm、長さ10〜30μm程度の単結晶の結晶粒が敷き詰められた(みたすように)状態が得られる。 Then, using the laser irradiation apparatus shown in FIG. 3, the second harmonic (532 nm) of a 1.8 W YVO 4 laser, TEM 00 mode, oscillation frequency 80 MHz, pulse width 12 psec, scanning speed 400 mm / sec, length 10 μm × Crystallization is performed by irradiating a laser beam with a beam spot having a total width of about 100 μm. Then, a state is obtained in which single crystal grains having a width of several μm and a length of about 10 to 30 μm, which are grown in the scanning direction, are spread in a region having an LP width of 70 μm.

そして、得られたLP幅70μmの領域の内側に複数の島状の半導体層をパターニングする。例えば、LP幅70μmの領域に、チャネル幅W1(W1=20μm)の第1のチャネル形成領域、チャネル幅W2(W2=20μm)の第2のチャネル形成領域とを並列に並べて、それらの間隔を10μmとする。こうすることによって結晶領域のLP幅をチャネル幅及び間隔の総和よりも大きく(結晶領域の幅70μm>20μm+20μm+10μm)することができる。なお、第1のチャネル形成領域のチャネル長L1は8μm、第2のチャネル形成領域のチャネル長L2は8μmとする。   Then, a plurality of island-shaped semiconductor layers are patterned inside the obtained region having an LP width of 70 μm. For example, in a region having an LP width of 70 μm, a first channel formation region having a channel width W1 (W1 = 20 μm) and a second channel formation region having a channel width W2 (W2 = 20 μm) are arranged in parallel, and the distance between them is set. 10 μm. By doing so, the LP width of the crystal region can be made larger than the sum of the channel width and the interval (the width of the crystal region is 70 μm> 20 μm + 20 μm + 10 μm). The channel length L1 of the first channel formation region is 8 μm, and the channel length L2 of the second channel formation region is 8 μm.

以降の工程は、公知の技術を用いて少なくとも上記チャネル形成領域を有する2つのTFTを完成させ、電気的に並列に接続する。こうして第1のTFT(L1/W1=8μm/20μm)と第2のTFT(L2/W2=8μm/20μm)とが得られる。得られた2つのTFTは、少なくとも2つのチャネル形成領域において結晶化が均一に行われ、ほぼ同一の電気特性を示す。   In the subsequent steps, two TFTs having at least the channel formation region are completed using a known technique, and are electrically connected in parallel. Thus, a first TFT (L1 / W1 = 8 μm / 20 μm) and a second TFT (L2 / W2 = 8 μm / 20 μm) are obtained. The obtained two TFTs are uniformly crystallized in at least two channel formation regions and exhibit substantially the same electrical characteristics.

電気的に並列に接続された上記2つのTFTを表示装置等に集積形成される駆動回路の一部に用いれば、動作特性の均一化を図ることができ、駆動回路が原因となっている表示ムラをなくすことができる。   If the two TFTs electrically connected in parallel are used in a part of a driver circuit integrated and formed in a display device or the like, the operation characteristics can be made uniform, and a display caused by the driver circuit is caused. Unevenness can be eliminated.

また、同様に、上記2つのTFTを用いて、NMOS回路、PMOS回路、またはCMOS回路を集積形成したCPU等を作製した場合にも薄膜トランジスタの動作特性バラツキを低減することができ、均一な動作を行うことが可能となる。   Similarly, even when a CPU or the like in which an NMOS circuit, a PMOS circuit, or a CMOS circuit is integrally formed using the two TFTs described above, variation in operating characteristics of the thin film transistor can be reduced and uniform operation can be achieved. Can be done.

また、本実施例は、実施の形態1または実施の形態2と自由に組み合わせることができる。   In addition, this embodiment can be freely combined with Embodiment Mode 1 or Embodiment Mode 2.

本実施例では、図5を用いて、半導体装置の作製方法について説明する。   In this embodiment, a method for manufacturing a semiconductor device will be described with reference to FIGS.

まず、図5(A)に示すように、基板500上に下地膜501を成膜する。基板500には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、SUS基板等を用いることができる。また、PET、PES、PENに代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。 First, a base film 501 is formed over a substrate 500 as illustrated in FIG. As the substrate 500, for example, a glass substrate such as barium borosilicate glass or alumino borosilicate glass, a quartz substrate, a SUS substrate, or the like can be used. In addition, substrates made of plastics typified by PET, PES, PEN, and flexible synthetic resins such as acrylic generally tend to have lower heat-resistant temperatures than the above-mentioned substrates. Any material that can withstand the processing temperature can be used.

下地膜501は基板500中に含まれるNaなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、窒化珪素、窒化酸化珪素などの絶縁膜を用いて形成する。本実施例では、プラズマCVD法を用いて窒化酸化珪素膜を10nm〜400nm(好ましくは50nm〜300nm)の膜厚になるように成膜する。 The base film 501 is provided to prevent an alkali metal such as Na or an alkaline earth metal contained in the substrate 500 from diffusing into the semiconductor film and adversely affecting the characteristics of the semiconductor element. Therefore, the insulating film is formed using an insulating film such as silicon oxide, silicon nitride, or silicon nitride oxide that can suppress diffusion of alkali metal or alkaline earth metal into the semiconductor film. In this embodiment, a silicon nitride oxide film is formed to a thickness of 10 nm to 400 nm (preferably 50 nm to 300 nm) using a plasma CVD method.

なお下地膜501は単層であっても複数の絶縁膜を積層したものであっても良い。またガラス基板、SUS基板またはプラスチック基板のように、アルカリ金属やアルカリ土類金属が多少なりとも含まれている基板を用いる場合、不純物の拡散を防ぐという観点から下地膜を設けることは有効であるが、石英基板など不純物の拡散が問題とならない場合は、必ずしも設ける必要はない。 Note that the base film 501 may be a single layer or a stack of a plurality of insulating films. In the case of using a substrate containing an alkali metal or an alkaline earth metal, such as a glass substrate, a SUS substrate, or a plastic substrate, it is effective to provide a base film from the viewpoint of preventing impurity diffusion. However, in the case where diffusion of impurities does not become a problem, such as a quartz substrate, it is not necessarily provided.

次に下地膜501上に半導体膜502を形成する。半導体膜502の膜厚は25nm〜100nm(好ましくは30nm〜60nm)とする。なお半導体膜502は、非晶質半導体であっても良いし、多結晶半導体であっても良い。また半導体は珪素だけではなくシリコンゲルマニウムも用いることができる。 Next, a semiconductor film 502 is formed over the base film 501. The thickness of the semiconductor film 502 is 25 nm to 100 nm (preferably 30 nm to 60 nm). Note that the semiconductor film 502 may be an amorphous semiconductor or a polycrystalline semiconductor. As the semiconductor, not only silicon but also silicon germanium can be used.

次に図5(B)に示すように、図3のレーザ照射装置を用いて半導体膜502にレーザ光を照射し、結晶化を行なう。 Next, as shown in FIG. 5B, crystallization is performed by irradiating the semiconductor film 502 with laser light using the laser irradiation apparatus of FIG.

本実施例ではレーザ光として、エネルギー2W、TEM00の発振モード、第2高調波(532nm)、発振周波数80MHz、パルス幅12psecのYVO4レーザを用いる。
なお、レーザ光を光学系により加工することで半導体膜502の表面に形成されるビームスポットは、短軸10μm、長軸100μmの矩形状とする。
In this embodiment, a YVO 4 laser having an energy of 2 W, an oscillation mode of TEM 00, a second harmonic (532 nm), an oscillation frequency of 80 MHz, and a pulse width of 12 psec is used as the laser beam.
Note that a beam spot formed on the surface of the semiconductor film 502 by processing laser light with an optical system has a rectangular shape with a short axis of 10 μm and a long axis of 100 μm.

そして、半導体膜502の表面において、ビームスポットを図5(B)に示した白抜きの矢印の方向に向かって走査する。発振周波数を80MHzとすることで、固液界面を白抜きの矢印の方向に向かって連続的に移動させることができるので、走査方向に向かって連続的に成長した結晶粒が形成される。該走査方向に沿って長く延びた単結晶の粒を形成することで、少なくともTFTのチャネル方向には結晶粒界のほとんど存在しない半導体膜の形成が可能となる。 Then, a beam spot is scanned on the surface of the semiconductor film 502 in the direction of a white arrow illustrated in FIG. By setting the oscillation frequency to 80 MHz, the solid-liquid interface can be continuously moved in the direction of the white arrow, so that crystal grains continuously grown in the scanning direction are formed. By forming single crystal grains extending in the scanning direction, it is possible to form a semiconductor film having few crystal grain boundaries at least in the channel direction of the TFT.

なお、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い。これにより、レーザ光照射による半導体表面の荒れを抑えることができ、界面準位密度のばらつきによって生じる閾値のばらつきを抑えることができる。 Note that laser light may be irradiated in an inert gas atmosphere such as a rare gas or nitrogen. Thereby, roughness of the semiconductor surface due to laser light irradiation can be suppressed, and variation in threshold value caused by variation in interface state density can be suppressed.

上述した半導体膜502へのレーザ光の照射により、結晶性がより高められた半導体膜503が形成される。 By irradiating the semiconductor film 502 with the laser light, the semiconductor film 503 with higher crystallinity is formed.

次に、図5(C)に示すように半導体膜503をパターニングすることで、島状の半導体膜507〜509が形成され、該島状の半導体膜507〜509を用いてTFTに代表される各種の半導体素子が形成される。 Next, as illustrated in FIG. 5C, the semiconductor film 503 is patterned to form island-shaped semiconductor films 507 to 509, and the island-shaped semiconductor films 507 to 509 are used to represent the TFT. Various semiconductor elements are formed.

図示しないが、例えばTFTを作製する場合、次に島状の半導体膜507〜509を覆うようにゲート絶縁膜を成膜する。ゲート絶縁膜には、例えば酸化珪素、窒化珪素または窒化酸化珪素等を用いることができる。また成膜方法は、プラズマCVD法、スパッタ法などを用いることができる。 Although not shown, for example, when a TFT is manufactured, a gate insulating film is formed so as to cover the island-shaped semiconductor films 507 to 509. For the gate insulating film, for example, silicon oxide, silicon nitride, silicon nitride oxide, or the like can be used. As a film formation method, a plasma CVD method, a sputtering method, or the like can be used.

次に、ゲート絶縁膜上に導電膜を成膜しパターニングすることでゲート電極を形成する。そして、ゲート電極や、あるいはレジストを成膜しパターニングしたものをマスクとして用い、島状の半導体膜507〜509にn型またはp型の導電性を付与する不純物を添加し、ソース領域、ドレイン領域、さらにはLDD領域等を形成する。 Next, a conductive film is formed over the gate insulating film and patterned to form a gate electrode. Then, a gate electrode or a resist film formed and patterned is used as a mask, an impurity imparting n-type or p-type conductivity is added to the island-shaped semiconductor films 507 to 509, and a source region and a drain region are added. Further, an LDD region or the like is formed.

上記一連の工程によってTFTを形成することができる。なお本発明の半導体装置の作製方法は、島状の半導体膜の形成以降の、本実施例で示したようなTFTの作製工程に限定されない。上述のレーザ光の照射方法を用いて結晶化された半導体膜をTFTの活性層として用いることで、素子間の移動度、閾値及びオン電流のばらつきを抑えることができる。 A TFT can be formed by the series of steps described above. Note that the method for manufacturing a semiconductor device of the present invention is not limited to the TFT manufacturing process shown in this embodiment after the formation of an island-shaped semiconductor film. By using a semiconductor film crystallized by the above-described laser light irradiation method as an active layer of a TFT, variations in mobility, threshold value, and on-current between elements can be suppressed.

また、レーザ光による結晶化の前に、触媒元素を用いた結晶化工程を設けても良い。触媒元素としては、ニッケル(Ni)、ゲルマニウム(Ge)、鉄(Fe)、パラジウム(Pd)、スズ(Sn)、鉛(Pb)、コバルト(Co)、白金(Pt)、銅(Cu)、金(Au)といった元素を用いることができる。触媒元素を用いた結晶化工程の後に、レーザ光による結晶化工程を行なうと、触媒元素による結晶化の際に形成された結晶が、基板により近い側においてレーザ光の照射により溶融されずに残存し、該結晶を結晶核として結晶化が進む。よってレーザ光の照射による結晶化は基板側から半導体膜の表面に向かって均一に進みやすく、レーザ光による結晶化工程のみの場合に比べて、より半導体膜の結晶性を高めることができ、レーザ光による結晶化後の半導体膜表面の荒れが抑えられる。よって後に形成される半導体素子、代表的にはTFTの特性のばらつきがより抑えられ、オフ電流を抑えることができる。 Further, a crystallization step using a catalytic element may be provided before crystallization with laser light. As the catalytic element, nickel (Ni), germanium (Ge), iron (Fe), palladium (Pd), tin (Sn), lead (Pb), cobalt (Co), platinum (Pt), copper (Cu), An element such as gold (Au) can be used. When a crystallization process using a laser beam is performed after a crystallization process using a catalytic element, the crystal formed during the crystallization using the catalytic element remains on the side closer to the substrate without being melted by the laser beam irradiation. Then, crystallization proceeds using the crystal as a crystal nucleus. Therefore, crystallization by laser light irradiation tends to progress uniformly from the substrate side toward the surface of the semiconductor film, and the crystallinity of the semiconductor film can be improved more than in the case of only the crystallization process by laser light. The surface roughness of the semiconductor film after crystallization by light can be suppressed. Accordingly, variation in characteristics of semiconductor elements formed later, typically TFTs, can be further suppressed, and off-current can be suppressed.

なお、触媒元素を添加してから加熱処理を行なって結晶化を促進してから、レーザ光の照射により結晶性をより高めていても良いし、加熱処理の工程を省略しても良い。具体的には、触媒元素を添加してから加熱処理の代わりにレーザ光を照射し、結晶性を高めるようにしても良い。 Note that after the catalyst element is added and heat treatment is performed to promote crystallization, the crystallinity may be further increased by laser light irradiation, or the heat treatment step may be omitted. Specifically, after adding a catalyst element, laser light may be irradiated instead of heat treatment to improve crystallinity.

また、本実施例は、実施の形態1、実施の形態2、または実施例1と自由に組み合わせることができる。   This embodiment can be freely combined with Embodiment Mode 1, Embodiment Mode 2, or Example 1.

本実施例では実施例2とは異なり、図3のレーザ照射装置による結晶化方法に、触媒元素による結晶化方法を組み合わせた例について説明する。 In this example, unlike Example 2, an example in which a crystallization method using a catalytic element is combined with a crystallization method using a laser irradiation apparatus in FIG.

まず、半導体膜502を成膜する工程まで、実施例2の図5(A)を参照して行なう。次に図6(A)に示すように、半導体膜502の表面に、重量換算で1〜100ppmのNiを含む酢酸ニッケル塩溶液をスピンコート法で塗布する。なお触媒の添加は上記方法に限定されず、スパッタ法、蒸着法、プラズマ処理などを用いて添加しても良い。そして、500〜650℃で4〜24時間、例えば570℃、14時間の加熱処理を行なう。この加熱処理により、酢酸ニッケル塩溶液が塗布された表面から、基板500に向かって縦方向に結晶化が促進された半導体膜520が形成される(図6(A))。   First, the process up to forming the semiconductor film 502 is performed with reference to FIG. Next, as shown in FIG. 6A, a nickel acetate salt solution containing 1 to 100 ppm of Ni in terms of weight is applied to the surface of the semiconductor film 502 by spin coating. Note that the addition of the catalyst is not limited to the above method, and the catalyst may be added by sputtering, vapor deposition, plasma treatment, or the like. And it heat-processes at 500-650 degreeC for 4 to 24 hours, for example, 570 degreeC and 14 hours. By this heat treatment, a semiconductor film 520 whose crystallization is promoted in the vertical direction from the surface coated with the nickel acetate salt solution toward the substrate 500 is formed (FIG. 6A).

加熱処理には、例えば、ランプの輻射を熱源としたRTA(Rapid Thermal Anneal)、又は加熱された気体を用いるRTA(ガスRTA)で設定加熱温度740℃、180秒のRTAを行なう。設定加熱温度は、パイロメータで測る基板の温度であり、その温度を熱処理時の設定温度としている。他の方法としては、ファーネスアニール炉を用いて550℃にて4時間の熱処理があり、これを用いても良い。結晶化温度の低温化及び時短化は触媒作用のある金属元素の作用によるものである。   In the heat treatment, for example, RTA (Rapid Thermal Anneal) using lamp radiation as a heat source or RTA (gas RTA) using a heated gas is performed at a set heating temperature of 740 ° C. for 180 seconds. The set heating temperature is the temperature of the substrate measured with a pyrometer, and this temperature is set as the set temperature during heat treatment. As another method, there is a heat treatment for 4 hours at 550 ° C. using a furnace annealing furnace, which may be used. The lowering and shortening of the crystallization temperature is due to the action of a catalytic metal element.

なお、本実施例では触媒元素としてニッケル(Ni)を用いているが、その以外にも、ゲルマニウム(Ge)、鉄(Fe)、パラジウム(Pd)、スズ(Sn)、鉛(Pb)、コバルト(Co)、白金(Pt)、銅(Cu)、金(Au)といった元素を用いても良い。   In this embodiment, nickel (Ni) is used as a catalyst element. In addition, germanium (Ge), iron (Fe), palladium (Pd), tin (Sn), lead (Pb), cobalt Elements such as (Co), platinum (Pt), copper (Cu), and gold (Au) may be used.

次に図6(B)に示すように、半導体膜520を図3のレーザ照射装置を用いて結晶化する。本実施例ではレーザ光として、発振周波数80MHz、パルス幅12psec程度の、パルス発振のYVO4レーザの第2高調波を用いる。 Next, as shown in FIG. 6B, the semiconductor film 520 is crystallized using the laser irradiation apparatus of FIG. In this embodiment, the second harmonic of a pulsed YVO 4 laser having an oscillation frequency of 80 MHz and a pulse width of about 12 psec is used as the laser light.

上述した半導体膜520へのレーザ光の照射により、結晶性がより高められた半導体膜521が形成される。なお、触媒元素を用いて結晶化された半導体膜521内には、触媒元素(ここではNi)がおおよそ1×1019atoms/cm3程度の濃度で含まれていると考え
られる。次に、半導体膜521内に存在する触媒元素のゲッタリングを行なう。
By irradiating the semiconductor film 520 with the laser light, the semiconductor film 521 with higher crystallinity is formed. Note that it is considered that the semiconductor element 521 crystallized using the catalytic element contains the catalytic element (here, Ni) at a concentration of about 1 × 10 19 atoms / cm 3 . Next, gettering of the catalytic element present in the semiconductor film 521 is performed.

まず、図6(C)に示すように半導体膜521の表面に酸化膜522を形成する。1nm〜10nm程度の膜厚を有する酸化膜522を形成することで、後のエッチング工程において半導体膜521の表面がエッチングにより荒れるのを防ぐことができる。酸化膜522は公知の方法を用いて形成することができる。例えば、硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液や、オゾン水で、半導体膜521の表面を酸化することで形成しても良いし、酸素を含む雰囲気中でのプラズマ処理や、加熱処理、紫外線照射等により形成しても良い。また酸化膜522を、プラズマCVD法やスパッタ法、蒸着法などの別の方法で形成しても良い。   First, as illustrated in FIG. 6C, an oxide film 522 is formed on the surface of the semiconductor film 521. By forming the oxide film 522 having a thickness of about 1 nm to 10 nm, the surface of the semiconductor film 521 can be prevented from being roughened by etching in a later etching step. The oxide film 522 can be formed using a known method. For example, it may be formed by oxidizing the surface of the semiconductor film 521 with an aqueous solution in which sulfuric acid, hydrochloric acid, nitric acid, and the like are mixed with hydrogen peroxide water or ozone water, or plasma treatment in an atmosphere containing oxygen Alternatively, it may be formed by heat treatment, ultraviolet irradiation or the like. Alternatively, the oxide film 522 may be formed by another method such as a plasma CVD method, a sputtering method, or an evaporation method.

次に酸化膜522上に、希ガス元素を1×1020atoms/cm3以上の濃度で含むゲッタリ
ング用の半導体膜523を、スパッタ法を用いて25〜250nmの厚さで形成する。ゲッタリング用の半導体膜523は、半導体膜521とエッチングの選択比を大きくするため、半導体膜521よりも膜の密度の低い方がより望ましい。希ガス元素としてはヘリウム(He)、ネオン(Ne)、アルゴン(Ar)、クリプトン(Kr)、キセノン(Xe)から選ばれた一種または複数種を用いる。
Next, a gettering semiconductor film 523 containing a rare gas element at a concentration of 1 × 10 20 atoms / cm 3 or more is formed with a thickness of 25 to 250 nm on the oxide film 522 by a sputtering method. The gettering semiconductor film 523 preferably has a lower film density than the semiconductor film 521 in order to increase the etching selectivity between the semiconductor film 521 and the semiconductor film 521. As the rare gas element, one or more selected from helium (He), neon (Ne), argon (Ar), krypton (Kr), and xenon (Xe) are used.

次にファーネスアニール法やRTA法を用いて加熱処理を施し、ゲッタリングを行なう。ファーネスアニール法で行なう場合には、窒素雰囲気中にて450〜600℃で0.5〜12時間の加熱処理を行なう。また、RTA法を用いる場合には、加熱用のランプ光源を1〜60秒、好ましくは30〜60秒点灯させ、それを1〜10回、好ましくは2〜6回繰り返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的には600〜1000℃、好ましくは700〜750℃程度にまで加熱されるようにする。   Next, heat treatment is performed using a furnace annealing method or an RTA method to perform gettering. In the case of performing furnace annealing, heat treatment is performed at 450 to 600 ° C. for 0.5 to 12 hours in a nitrogen atmosphere. When using the RTA method, the lamp light source for heating is turned on for 1 to 60 seconds, preferably 30 to 60 seconds, and this is repeated 1 to 10 times, preferably 2 to 6 times. The emission intensity of the lamp light source is arbitrary, but the semiconductor film is instantaneously heated to 600 to 1000 ° C., preferably about 700 to 750 ° C.

加熱処理により、半導体膜521内の触媒元素が、拡散により矢印に示すようにゲッタリング用の半導体膜523に移動し、ゲッタリングされる。   By the heat treatment, the catalytic element in the semiconductor film 521 moves to the gettering semiconductor film 523 as indicated by an arrow by diffusion and is gettered.

次にゲッタリング用の半導体膜523を選択的にエッチングして除去する。エッチングは、ClF3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド((CH34NOH)を含む水溶液などアルカリ溶液によるウエットエッチングで行なうことができる。この時酸化膜522によって半導体膜521がエッチングされるのを防ぐことができる。 Next, the gettering semiconductor film 523 is selectively etched and removed. Etching can be performed by dry etching without using plasma with ClF 3 , or wet etching with an alkaline solution such as an aqueous solution containing hydrazine or tetraethylammonium hydroxide ((CH 3 ) 4 NOH). At this time, the oxide film 522 can prevent the semiconductor film 521 from being etched.

次に酸化膜522をフッ酸により除去した後、半導体膜521をパターニングし、島状の半導体膜524〜526を形成する(図6(D))。該島状の半導体膜524〜526を用いてTFTに代表される各種の半導体素子を形成することができる。なお、本発明においてゲッタリング工程は、本実施例に示した方法に限定されない。その他の方法を用いて半導体膜中の触媒元素を低減するようにしても良い。   Next, after the oxide film 522 is removed with hydrofluoric acid, the semiconductor film 521 is patterned to form island-shaped semiconductor films 524 to 526 (FIG. 6D). Various semiconductor elements typified by TFTs can be formed using the island-shaped semiconductor films 524 to 526. In the present invention, the gettering step is not limited to the method shown in this embodiment. Other methods may be used to reduce the catalytic element in the semiconductor film.

本実施例の場合、触媒元素による結晶化の際に形成された結晶が、基板により近い側においてレーザ光の照射により溶融されずに残存し、該結晶を結晶核として結晶化が進む。よってレーザ光の照射による結晶化は基板側から表面に向かって均一に進みやすく、またその結晶方位を揃えやすいため、実施例2の場合に比べて表面の荒れが抑えられる。よって後に形成される半導体素子、代表的にはTFTの特性のばらつきがより抑えられる。   In the case of this example, the crystal formed during the crystallization with the catalytic element remains unmelted by laser light irradiation on the side closer to the substrate, and the crystallization proceeds using the crystal as a crystal nucleus. Therefore, crystallization by laser light irradiation easily proceeds uniformly from the substrate side toward the surface, and the crystal orientation thereof is easily aligned, so that surface roughness can be suppressed compared to the case of Example 2. Therefore, variations in characteristics of semiconductor elements formed later, typically TFTs, can be further suppressed.

なお本実施例では、触媒元素を添加してから加熱処理を行なって結晶化を促進してから、レーザ光の照射により結晶性をより高めている構成について説明した。本発明はこれに限定されず、加熱処理の工程を省略しても良い。具体的には、触媒元素を添加してから加熱処理の代わりにレーザ光の照射を照射し、結晶性を高めるようにしても良い。   Note that in this embodiment, the structure in which the crystallinity is further enhanced by laser light irradiation after the catalyst element is added and then heat treatment is performed to promote crystallization has been described. The present invention is not limited to this, and the heat treatment step may be omitted. Specifically, after adding the catalyst element, laser light irradiation may be applied instead of the heat treatment to improve crystallinity.

また、本実施例は、実施の形態1、実施の形態2、実施例1、または実施例2と自由に組み合わせることができる。   In addition, this embodiment can be freely combined with Embodiment Mode 1, Embodiment Mode 2, Embodiment Mode 1, or Example 2.

本実施例では、図3のレーザ照射装置による結晶化方法に触媒元素による結晶化方法を組み合わせた、実施例3とは異なる例について説明する。   In this example, an example different from Example 3 in which the crystallization method by the laser irradiation apparatus in FIG. 3 is combined with the crystallization method by the catalytic element will be described.

まず、半導体膜502を成膜する工程まで、実施例2の図5(A)を参照して行なう。次に、半導体膜502の上に開口部を有するマスク540を形成する。そして図7(A)に示すように、半導体膜502の表面に重量換算で1〜100ppmのNiを含む酢酸ニッケル塩溶液をスピンコート法で塗布する。なお触媒の添加は上記方法に限定されず、スパッタ法、蒸着法、プラズマ処理などを用いて添加しても良い。塗布された酢酸ニッケル塩溶液は、マスク540の開口部において半導体膜502と接する(図7(A))。   First, the process up to forming the semiconductor film 502 is performed with reference to FIG. Next, a mask 540 having an opening is formed over the semiconductor film 502. Then, as shown in FIG. 7A, a nickel acetate salt solution containing 1 to 100 ppm of Ni in terms of weight is applied to the surface of the semiconductor film 502 by spin coating. Note that the addition of the catalyst is not limited to the above method, and the catalyst may be added by sputtering, vapor deposition, plasma treatment, or the like. The applied nickel acetate salt solution is in contact with the semiconductor film 502 at the opening of the mask 540 (FIG. 7A).

次に、500〜650℃で4〜24時間、例えば570℃、14時間の加熱処理を行なう。この加熱処理により、酢酸ニッケル塩溶液が塗布された表面から、実線の矢印で示したように結晶化が促進された半導体膜530が形成される(図7(A))。加熱処理の方法はこれに限定されず、実施例3に示したその他の方法で行なっても良い。なお、触媒元素は実施例3に列記したものを用いることができる。   Next, heat treatment is performed at 500 to 650 ° C. for 4 to 24 hours, for example, 570 ° C. for 14 hours. By this heat treatment, a semiconductor film 530 in which crystallization is promoted is formed from the surface coated with the nickel acetate salt solution as shown by the solid line arrow (FIG. 7A). The method for the heat treatment is not limited to this, and other methods shown in Embodiment 3 may be used. The catalyst elements listed in Example 3 can be used.

次にマスク540を除去した後、図7(B)に示すように、半導体膜530を図3のレーザ照射装置を用いて結晶化する。本実施例では、エネルギー2W、第2高調波(532nm)、発振周波数80MHz、パルス幅12psecのYVO4レーザを用いる。上述した半導体膜530へのレーザ光538の照射により、結晶性がより高められた半導体膜531が形成される。 Next, after the mask 540 is removed, as shown in FIG. 7B, the semiconductor film 530 is crystallized using the laser irradiation apparatus of FIG. In this embodiment, a YVO 4 laser having an energy of 2 W, a second harmonic (532 nm), an oscillation frequency of 80 MHz, and a pulse width of 12 psec is used. By irradiating the semiconductor film 530 with the laser light 538, the semiconductor film 531 with higher crystallinity is formed.

なお図7(B)に示したように触媒元素を用いて結晶化された半導体膜531内には、触媒元素(ここではNi)がおおよそ1×1019atoms/cm3程度の濃度で含まれていると
考えられる。次に、半導体膜531内に存在する触媒元素のゲッタリングを行なう。
Note that as shown in FIG. 7B, the catalyst element (here, Ni) is contained in the semiconductor film 531 crystallized using the catalyst element at a concentration of about 1 × 10 19 atoms / cm 3. It is thought that. Next, gettering of the catalytic element present in the semiconductor film 531 is performed.

まず図7(C)に示すように、半導体膜531を覆うように、マスク用の酸化シリコン膜532を150nmの厚さで形成し、パターニングにより開口部を設け、半導体膜531の一部を露出させる。そして、リンを添加して、半導体膜531にリンが添加された領域533を設ける。この状態で、窒素雰囲気中で550〜800℃、5〜24時間、例えば600℃、12時間の熱処理を行なうと、半導体膜531にリンが添加された領域533がゲッタリングサイトとして働き、半導体膜531に残存していた触媒元素が、リンの添加されたゲッタリング領域533に偏析する。   First, as shown in FIG. 7C, a masking silicon oxide film 532 is formed to a thickness of 150 nm so as to cover the semiconductor film 531, an opening is provided by patterning, and a part of the semiconductor film 531 is exposed. Let Then, phosphorus is added to provide the semiconductor film 531 with a region 533 to which phosphorus is added. In this state, when heat treatment is performed in a nitrogen atmosphere at 550 to 800 ° C. for 5 to 24 hours, for example, 600 ° C. for 12 hours, the region 533 in which phosphorus is added to the semiconductor film 531 serves as a gettering site, and the semiconductor film The catalytic element remaining in 531 is segregated in the gettering region 533 to which phosphorus is added.

そして、リンが添加された領域533をエッチングで除去することにより、半導体膜531の残りの領域において、触媒元素の濃度を1×1017atms/cm3以下にまで低減させることができる。次に、マスク用の酸化シリコン膜532を除去した後、半導体膜531をパターニングし、島状の半導体膜534〜536を形成する(図7(D))。該島状の半導体膜534〜536用いてTFTに代表される各種の半導体素子を形成することができる。なお、本発明においてゲッタリング工程は、本実施例に示した方法に限定されない。その他の方法を用いて半導体膜中の触媒元素を低減するようにしても良い。 Then, by removing the region 533 to which phosphorus is added by etching, the concentration of the catalytic element in the remaining region of the semiconductor film 531 can be reduced to 1 × 10 17 atoms / cm 3 or less. Next, after removing the masking silicon oxide film 532, the semiconductor film 531 is patterned to form island-shaped semiconductor films 534 to 536 (FIG. 7D). Various semiconductor elements typified by TFTs can be formed using the island-shaped semiconductor films 534 to 536. In the present invention, the gettering step is not limited to the method shown in this embodiment. Other methods may be used to reduce the catalytic element in the semiconductor film.

本実施例の場合、触媒元素による結晶化の際に形成された結晶が、基板により近い側においてレーザ光の照射により溶融されずに残存し、該結晶を結晶核として結晶化が進む。よってレーザ光の照射による結晶化は基板側から表面に向かって均一に進みやすく、またその結晶方位を揃えやすいため、実施例2の場合に比べて表面の荒れが抑えられる。よって後に形成される半導体素子、代表的にはTFTの特性のばらつきがより抑えられる。   In the case of this example, the crystal formed during the crystallization with the catalytic element remains unmelted by laser light irradiation on the side closer to the substrate, and the crystallization proceeds using the crystal as a crystal nucleus. Therefore, crystallization by laser light irradiation easily proceeds uniformly from the substrate side toward the surface, and the crystal orientation thereof is easily aligned, so that surface roughness can be suppressed compared to the case of Example 2. Therefore, variations in characteristics of semiconductor elements formed later, typically TFTs, can be further suppressed.

なお本実施例では、触媒元素を添加してから加熱処理を行なって結晶化を促進してから、レーザ光の照射により結晶性をより高めている構成について説明した。本発明はこれに限定されず、加熱処理の工程を省略しても良い。具体的には、触媒元素を添加してから加熱処理の代わりにレーザ光の照射を照射し、結晶性を高めるようにしても良い。   Note that in this embodiment, the structure in which the crystallinity is further enhanced by laser light irradiation after the catalyst element is added and then heat treatment is performed to promote crystallization has been described. The present invention is not limited to this, and the heat treatment step may be omitted. Specifically, after adding the catalyst element, laser light irradiation may be applied instead of the heat treatment to improve crystallinity.

また、本実施例は、実施の形態1、実施の形態2、実施例1、実施例2、または実施例3と自由に組み合わせることができる。   Further, this embodiment can be freely combined with Embodiment Mode 1, Embodiment Mode 2, Embodiment 1, Embodiment 2, or Embodiment 3.

図8を用いて、図3のレーザ照射装置を用いて形成される半導体表示装置の1つである、発光装置の駆動回路および画素の構成について説明する。 A structure of a driver circuit and a pixel of a light-emitting device that is one of semiconductor display devices formed using the laser irradiation device of FIG. 3 will be described with reference to FIGS.

図8において、基板6000上に、下地膜6001が形成されており、該下地膜6001上に薄膜トランジスタ6002、6020が形成されている。画素部に配置される薄膜トランジスタ6002は島状の半導体膜6003と、ゲート電極6005と、島状の半導体膜6003とゲート電極6005の間に挟まれたゲート絶縁膜6004と、を有している。また、駆動回路に配置される薄膜トランジスタ6020は島状の半導体膜6018、6019と、ゲート電極6021と、島状の半導体膜とゲート電極6021の間に挟まれたゲート絶縁膜6004と、を有している。 In FIG. 8, a base film 6001 is formed over a substrate 6000, and thin film transistors 6002 and 6020 are formed over the base film 6001. A thin film transistor 6002 provided in the pixel portion includes an island-shaped semiconductor film 6003, a gate electrode 6005, and a gate insulating film 6004 sandwiched between the island-shaped semiconductor film 6003 and the gate electrode 6005. The thin film transistor 6020 provided in the driver circuit includes island-shaped semiconductor films 6018 and 6019, a gate electrode 6021, and a gate insulating film 6004 sandwiched between the island-shaped semiconductor film and the gate electrode 6021. ing.

島状の半導体膜6003、6018、6019は、図3のレーザ照射装置を用い、チャネル幅の方向にレーザ光が走査されることで結晶化された多結晶半導体膜が用いられている。ここでは、2つのTFTしか図示しないが、駆動回路において少なくとも2行×2列のTFTが設けられており、電気的に並列に接続されている。上述した実施の形態1または実施の形態2に示した方法を用いて駆動回路の一部を形成することによって回路動作バラツキを低減することができる。なお、チャネル幅方向と垂直なチャネル長は、ゲート電極6021と重なっているチャネル形成領域の長さに相当する。   The island-shaped semiconductor films 6003, 6018, and 6019 are polycrystalline semiconductor films that are crystallized by scanning the laser beam in the channel width direction using the laser irradiation apparatus of FIG. Here, although only two TFTs are illustrated, at least 2 rows × 2 columns of TFTs are provided in the driving circuit and are electrically connected in parallel. Variation in circuit operation can be reduced by forming part of the driver circuit using the method described in Embodiment 1 or 2 described above. Note that the channel length perpendicular to the channel width direction corresponds to the length of the channel formation region overlapping with the gate electrode 6021.

またゲート絶縁膜6004は、酸化珪素、窒化珪素または酸化窒化珪素を用いることができる。またそれらを積層した膜、例えばSiO2上にSiNを積層した膜を、ゲート絶縁膜として用いても良い。またゲート電極6005として、Ta、W、Ti、Mo、Al、Cuから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成する。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。また単層の導電膜ではなく、複数の層からなる導電膜を積層したものであっても良い。 For the gate insulating film 6004, silicon oxide, silicon nitride, or silicon oxynitride can be used. A film in which these layers are stacked, for example, a film in which SiN is stacked on SiO 2 may be used as the gate insulating film. The gate electrode 6005 is formed using an element selected from Ta, W, Ti, Mo, Al, and Cu, or an alloy material or a compound material containing the element as a main component. Alternatively, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus may be used. Further, instead of a single conductive film, a conductive film composed of a plurality of layers may be stacked.

またトランジスタ6002、6020は、第1の層間絶縁膜6006で覆われており、第1の層間絶縁膜6006上には第2の層間絶縁膜6007と、第4の層間絶縁膜6009が積層されている。第1の層間絶縁膜6006は、プラズマCVD法またはスパッタ法を用い、酸化珪素、窒化珪素または酸化窒化珪素膜を単層でまたは積層して用いることができる。   The transistors 6002 and 6020 are covered with a first interlayer insulating film 6006, and a second interlayer insulating film 6007 and a fourth interlayer insulating film 6009 are stacked over the first interlayer insulating film 6006. Yes. The first interlayer insulating film 6006 can be formed using a single layer or a stack of silicon oxide, silicon nitride, or silicon oxynitride films by a plasma CVD method or a sputtering method.

また第2の層間絶縁膜6007、第4の層間絶縁膜6009は、有機樹脂膜、無機絶縁膜、シロキサン系材料のようなSi−O結合とSi−CHx結合手を含む絶縁膜等を用いることができる。本実施例では非感光性のアクリルを用いる。   For the second interlayer insulating film 6007 and the fourth interlayer insulating film 6009, an organic resin film, an inorganic insulating film, an insulating film including a Si—O bond and a Si—CH x bond, such as a siloxane material, or the like is used. Can do. In this embodiment, non-photosensitive acrylic is used.

第2の層間絶縁膜6007上の一部に形成される第3の層間絶縁膜6008は、第1の
電極6010、ソース電極6022、ドレイン電極6023を形成した後に、これらの電極をマスクとしてエッチングする。第3の層間絶縁膜6008は、水分や酸素などの発光素子の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、例えばDLC膜、窒化炭素膜、RFスパッタ法で形成された窒化珪素膜等を用いるのが望ましい。
The third interlayer insulating film 6008 formed over part of the second interlayer insulating film 6007 is etched using the first electrode 6010, the source electrode 6022, and the drain electrode 6023 as a mask after forming the first electrode 6010, the source electrode 6022, and the drain electrode 6023. . As the third interlayer insulating film 6008, a film that hardly transmits a substance that causes deterioration of the light-emitting element such as moisture or oxygen as compared with other insulating films is used. Typically, it is desirable to use, for example, a DLC film, a carbon nitride film, a silicon nitride film formed by an RF sputtering method, or the like.

また図8において6017は接続電極、6024は第2の電極、6011は電界発光層、6012は第3の電極であり、第2の電極6024と電界発光層6011と第3の電極6012が重なっている部分が発光素子6013に相当する。トランジスタ6002は、発光素子6013に供給する電流を制御する駆動用トランジスタであり、発光素子6013と直接、または他の回路素子を介して直列に接続されている。電界発光層6011は、発光層単層、もしくは発光層を含む複数の層が積層された構成を有している。   In FIG. 8, 6017 is a connection electrode, 6024 is a second electrode, 6011 is an electroluminescent layer, 6012 is a third electrode, and the second electrode 6024, the electroluminescent layer 6011, and the third electrode 6012 overlap. The portion where the light-emitting element corresponds to the light-emitting element 6013. The transistor 6002 is a driving transistor that controls a current supplied to the light-emitting element 6013, and is connected to the light-emitting element 6013 directly or in series via another circuit element. The electroluminescent layer 6011 has a structure in which a single light emitting layer or a plurality of layers including a light emitting layer are stacked.

第2の電極6024は第4の層間絶縁膜6009上に形成されている。また第4の層間絶縁膜6009上には隔壁として用いる有機樹脂膜6014が形成されている。なお本実施例では隔壁として有機樹脂膜を用いているが、無機絶縁膜、シロキサン系材料のようなSi−O結合とSi−CHx結合手を含む絶縁膜等を隔壁として用いることができる。有機樹脂膜6014は開口部6015を有しており、該開口部において第2の電極6024と電界発光層6011と第3の電極6012が重なり合うことで発光素子6013が形成されている。   The second electrode 6024 is formed over the fourth interlayer insulating film 6009. Further, an organic resin film 6014 used as a partition is formed over the fourth interlayer insulating film 6009. Note that although an organic resin film is used as the partition wall in this embodiment, an inorganic insulating film, an insulating film including a Si—O bond and a Si—CHx bond such as a siloxane material, or the like can be used as the partition wall. The organic resin film 6014 has an opening 6015, and a light-emitting element 6013 is formed by overlapping the second electrode 6024, the electroluminescent layer 6011, and the third electrode 6012 in the opening.

そして有機樹脂膜6014及び第3の電極6012上に、保護膜6016が成膜されている。保護膜6016は第3の層間絶縁膜6008と同様に、水分や酸素などの発光素子の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜、例えばDLC膜、窒化炭素膜、RFスパッタ法で形成された窒化珪素膜等を用いる。   A protective film 6016 is formed over the organic resin film 6014 and the third electrode 6012. As with the third interlayer insulating film 6008, the protective film 6016 is a film that hardly transmits a substance that causes deterioration of the light-emitting element such as moisture and oxygen compared to other insulating films, such as a DLC film, A carbon nitride film, a silicon nitride film formed by an RF sputtering method, or the like is used.

また有機樹脂膜6014の開口部6015における端部は、有機樹脂膜6014上に一部重なって形成されている電界発光層6011に、該端部において穴があかないように、丸みを帯びさせることが望ましい。具体的には、開口部における有機樹脂膜の断面が描いている曲線の曲率半径が、0.2〜2μm程度であることが望ましい。上記構成により、後に形成される電界発光層や第3の電極のカバレッジを良好とすることができ、第2の電極6024と第3の電極6012が電界発光層6011に形成された穴においてショートするのを防ぐことができる。また電界発光層6011の応力を緩和させることで、発光領域が減少するシュリンクとよばれる不良を低減させることができ、信頼性を高めることができる。   Also, the end of the organic resin film 6014 in the opening 6015 is rounded so that the electroluminescent layer 6011 formed on the organic resin film 6014 partially overlaps so that there is no hole in the end. Is desirable. Specifically, it is desirable that the radius of curvature of the curve drawn by the cross section of the organic resin film in the opening is about 0.2 to 2 μm. With the above structure, coverage of an electroluminescent layer or a third electrode to be formed later can be improved, and the second electrode 6024 and the third electrode 6012 are short-circuited in a hole formed in the electroluminescent layer 6011. Can be prevented. Further, by relaxing the stress of the electroluminescent layer 6011, defects called “shrink” in which a light emitting region is reduced can be reduced, and reliability can be improved.

なお図8では、有機樹脂膜6014として、ポジ型の感光性のアクリル樹脂を用いた例を示している。感光性の有機樹脂には、光、電子、イオンなどのエネルギー線が露光された箇所が除去されるポジ型と、露光された箇所が残るネガ型とがある。本発明ではネガ型の有機樹脂膜を用いても良い。また感光性のポリイミドを用いて有機樹脂膜6014を形成しても良い。ネガ型のアクリルを用いて有機樹脂膜6014を形成した場合、開口部6015における端部が、S字状の断面形状となる。このとき開口部の上端部及び下端部における曲率半径は、0.2〜2μmとすることが望ましい。 Note that FIG. 8 illustrates an example in which a positive photosensitive acrylic resin is used as the organic resin film 6014. The photosensitive organic resin includes a positive type in which a portion exposed to energy rays such as light, electrons, and ions is removed, and a negative type in which the exposed portion remains. In the present invention, a negative organic resin film may be used. Alternatively, the organic resin film 6014 may be formed using photosensitive polyimide. When the organic resin film 6014 is formed using negative acrylic, an end portion of the opening 6015 has an S-shaped cross-sectional shape. At this time, it is desirable that the radius of curvature at the upper end and the lower end of the opening is 0.2 to 2 μm.

なお、第2の電極6024と、第3の電極6012は、いずれか一方が陽極、他方が陰極に相当する。   Note that one of the second electrode 6024 and the third electrode 6012 corresponds to an anode and the other corresponds to a cathode.

陽極には、酸化インジウムスズ(ITO)、酸化亜鉛(ZnO)、酸化インジウム亜鉛(IZO)、ガリウムを添加した酸化亜鉛(GZO)などその他の透光性酸化物導電材料を用いることが可能である。ITO及び酸化珪素を含む酸化インジウムスズ(以下、ITSOとする)や、酸化珪素を含んだ酸化インジウムに、さらに2〜20%の酸化亜鉛(ZnO)を混合したものを用いても良い。また陽極として上記透光性酸化物導電材料の他に、例えばTiN、ZrN、Ti、W、Ni、Pt、Cr、Ag、Al等の1つまたは複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を用いることができる。ただし透光性酸化物導電材料以外の材料で陽極側から光を取り出す場合、光が透過する程度の膜厚(好ましくは、5nm〜30nm程度)で形成する。   For the anode, other light-transmitting oxide conductive materials such as indium tin oxide (ITO), zinc oxide (ZnO), indium zinc oxide (IZO), and gallium-added zinc oxide (GZO) can be used. . Indium tin oxide containing ITO and silicon oxide (hereinafter referred to as ITSO) or indium oxide containing silicon oxide mixed with 2 to 20% zinc oxide (ZnO) may be used. In addition to the light-transmitting oxide conductive material as an anode, in addition to a single layer film made of, for example, one or more of TiN, ZrN, Ti, W, Ni, Pt, Cr, Ag, Al, etc., titanium nitride and A stack of a film containing aluminum as its main component, a three-layer structure of a titanium nitride film, a film containing aluminum as its main component, and a titanium nitride film can be used. However, when light is extracted from the anode side with a material other than the light-transmitting oxide conductive material, the light-transmitting oxide film is formed to have a film thickness that allows light to pass (preferably about 5 nm to 30 nm).

陰極は、仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることができる。具体的には、LiやCs等のアルカリ金属、およびMg、Ca、Sr等のアルカリ土類金属、これらを含む合金(Mg:Ag、Al:Li、Mg:Inなど)、およびこれらの化合物(CaF2、CaN)の他、YbやEr等の希土類金属を用いることができる。また電界発光層6011中に電子注入層を設ける場合、Alなどの他の導電層を用いることも可能である。また陰極側から光を取り出す場合は、酸化インジウムスズ(ITO)、酸化亜鉛(ZnO)、酸化インジウム亜鉛(IZO)、ガリウムを添加した酸化亜鉛(GZO)などその他の透光性酸化物導電材料を用いることが可能である。ITO及び酸化珪素を含む酸化インジウムスズ(以下、ITSOとする)や、酸化珪素を含んだ酸化インジウムに、さらに2〜20%の酸化亜鉛(ZnO)を混合したものを用いても良い。透光性酸化物導電材料を用いる場合、後に形成される電界発光層6011に電子注入層を設けるのが望ましい。また透光性酸化物導電材料を用いずとも、陰極を光が透過する程度の膜厚(好ましくは、5nm〜30nm程度)で形成することで、陰極側から光を取り出すことができる。この場合、該陰極の上または下に接するように透光性酸化物導電材料を用いて透光性を有する導電層を形成し、陰極のシート抵抗を抑えるようにしても良い。 As the cathode, a metal, an alloy, an electrically conductive compound, a mixture thereof, or the like having a low work function can be used. Specifically, alkali metals such as Li and Cs, and alkaline earth metals such as Mg, Ca, and Sr, alloys containing these (Mg: Ag, Al: Li, Mg: In, etc.), and compounds thereof ( In addition to CaF 2 and CaN, rare earth metals such as Yb and Er can be used. In the case where an electron injection layer is provided in the electroluminescent layer 6011, another conductive layer such as Al can be used. When light is extracted from the cathode side, other light-transmitting oxide conductive materials such as indium tin oxide (ITO), zinc oxide (ZnO), indium zinc oxide (IZO), and gallium-added zinc oxide (GZO) are used. It is possible to use. Indium tin oxide containing ITO and silicon oxide (hereinafter referred to as ITSO) or indium oxide containing silicon oxide mixed with 2 to 20% zinc oxide (ZnO) may be used. In the case of using a light-transmitting oxide conductive material, it is preferable to provide an electron injection layer in the electroluminescent layer 6011 to be formed later. In addition, without using a light-transmitting oxide conductive material, light can be extracted from the cathode side by forming the cathode with a film thickness that allows light to pass therethrough (preferably, about 5 nm to 30 nm). In this case, a light-transmitting conductive layer may be formed using a light-transmitting oxide conductive material so as to be in contact with or under the cathode so as to suppress the sheet resistance of the cathode.

なお図8では、発光素子から発せられる光を基板6000に通過させる構成を示しているが、光が基板とは反対側に向かうような構造の発光装置としても良い。   Note that FIG. 8 illustrates a structure in which light emitted from the light-emitting element passes through the substrate 6000; however, a light-emitting device having a structure in which light is directed to the side opposite to the substrate may be used.

なお、実際には図8まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム(ラミネートフィルム、紫外線硬化樹脂フィルム等)や透光性のカバー材でパッケージング(封入)することが好ましい。その際、カバー材で封入された内部を不活性雰囲気にしたり、内部に吸湿性材料(例えば酸化バリウム)を配置したりすると発光素子の信頼性が向上する。   Actually, when completed up to FIG. 8, packaging with a protective film (laminated film, UV curable resin film, etc.) or a translucent cover material with high air tightness and low outgassing so as not to be exposed to the outside air ( (Encapsulation) is preferable. At that time, the reliability of the light emitting element is improved by making the inside enclosed with the cover material an inert atmosphere or arranging a hygroscopic material (for example, barium oxide) inside.

なお、本実施例では半導体表示装置の一例として発光装置を例に挙げたが、本発明の作製方法を用いて形成される半導体表示装置はこれに限定されない。   Note that although a light-emitting device is used as an example of a semiconductor display device in this embodiment, a semiconductor display device formed using the manufacturing method of the present invention is not limited thereto.

また、本実施例は、実施の形態1、実施の形態2、実施例1、実施例2、実施例3、または実施例4と自由に組み合わせることができる。   This embodiment can be freely combined with Embodiment Mode 1, Embodiment Mode 2, Embodiment 1, Embodiment 2, Embodiment 3, or Embodiment 4.

実施例5では、下方出射型の発光装置の例を示したが、本実施例は、上面出射型の発光装置の作製例を示す。 In Example 5, an example of a bottom emission type light emitting device is shown, but in this example, an example of manufacturing a top emission type light emitting device is shown.

まず、第1の基板401上に下地絶縁膜を形成する。第1の基板401は平坦性および耐熱性を有している基板であれば特に限定されない。下地絶縁膜としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜を形成する。 First, a base insulating film is formed over the first substrate 401. The first substrate 401 is not particularly limited as long as it has flatness and heat resistance. As the base insulating film, a base film made of an insulating film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film is formed.

次いで、下地絶縁膜上に半導体層を形成する。半導体層は、非晶質構造を有する半導体膜を公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜した後、図3に示すレーザ照射装置を用い、実施の形態1または実施の形態2に従って結晶化処理を行って得られた結晶質半導体膜を第1のフォトマスクを用いて所望の形状にパターニングして形成する。   Next, a semiconductor layer is formed over the base insulating film. The semiconductor layer is formed by forming a semiconductor film having an amorphous structure by a known means (such as sputtering, LPCVD, or plasma CVD), and then using the laser irradiation apparatus shown in FIG. A crystalline semiconductor film obtained by performing the crystallization treatment according to Embodiment Mode 2 is formed by patterning into a desired shape using a first photomask.

本実施例では、連続発振が可能な固体レーザを用い、基本波の第2高調波〜第4高調波を適用する。代表的には、Nd:YVO4レーザー(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を適用すればよい。 In this embodiment, a solid-state laser capable of continuous oscillation is used, and the second to fourth harmonics of the fundamental wave are applied. Typically, a second harmonic (532 nm) or a third harmonic (355 nm) of an Nd: YVO 4 laser (fundamental wave 1064 nm) may be applied.

この半導体層の厚さは25〜80nm(好ましくは30〜70nm)の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム(SiGe)合金などで形成すると良い。 The semiconductor layer is formed with a thickness of 25 to 80 nm (preferably 30 to 70 nm). There is no limitation on the material of the crystalline semiconductor film, but the crystalline semiconductor film is preferably formed of silicon or a silicon germanium (SiGe) alloy.

次いで、レジストマスクを除去した後、半導体層を覆うゲート絶縁膜を形成する。ゲート絶縁膜はプラズマCVD法またはスパッタ法または熱酸化法を用い、厚さを1〜200nmとする。 Next, after removing the resist mask, a gate insulating film is formed to cover the semiconductor layer. The gate insulating film is formed by plasma CVD, sputtering, or thermal oxidation, and has a thickness of 1 to 200 nm.

次いで、ゲート絶縁膜上に膜厚100〜600nmの導電膜を形成する。ここでは、スパッタ法を用い、TaN膜とW膜との積層からなる導電膜を形成する。なお、ここでは導電膜をTaN膜とW膜との積層としたが、特に限定されず、Ta、W、Ti、Mo、Al、Cuから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料の単層、またはこれらの積層で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。   Next, a conductive film with a thickness of 100 to 600 nm is formed over the gate insulating film. Here, a conductive film formed by stacking a TaN film and a W film is formed by sputtering. Here, the conductive film is a laminate of a TaN film and a W film, but is not particularly limited, and an element selected from Ta, W, Ti, Mo, Al, and Cu, or an alloy containing the above element as a main component A single layer of a material or a compound material, or a stacked layer thereof may be used. Alternatively, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus may be used.

次いで、第2のフォトマスクを用いてレジストマスクを形成し、ドライエッチング法またはウェットエッチング法を用いてエッチングを行う。このエッチング工程によって、導電膜をエッチングして、TFT404のゲート電極を形成する。   Next, a resist mask is formed using a second photomask, and etching is performed using a dry etching method or a wet etching method. Through this etching process, the conductive film is etched to form the gate electrode of the TFT 404.

次いで、レジストマスクを除去した後、第3のフォトマスクを用いてレジストマスクを新たに形成し、ここでは図示しないnチャネル型TFTを形成するため、半導体にn型を付与する不純物元素(代表的にはリン、またはAs)を低濃度にドープするための第1のドーピング工程を行う。レジストマスクは、pチャネル型TFTとなる領域と、導電層の近傍とを覆う。この第1のドーピング工程によって絶縁膜を介してスルードープを行い、n型の低濃度不純物領域を形成する。一つの発光素子は、複数のTFTを用いて駆動させるが、pチャネル型TFTのみで駆動させる場合には、上記ドーピング工程は特に必要ない。 Next, after removing the resist mask, a resist mask is newly formed using a third photomask. In order to form an n-channel TFT (not shown) here, an impurity element imparting n-type conductivity (typical) First, a first doping step is performed for doping phosphorus or As) at a low concentration. The resist mask covers a region to be a p-channel TFT and the vicinity of the conductive layer. Through-doping is performed through the insulating film in the first doping step, and an n-type low concentration impurity region is formed. One light emitting element is driven by using a plurality of TFTs, but the above doping step is not particularly necessary when driven by only a p-channel TFT.

次いで、レジストマスクを除去した後、第4のフォトマスクを用いてレジストマスクを新たに形成し、半導体にp型を付与する不純物元素(代表的にはボロン)を高濃度にドープするための第2のドーピング工程を行う。この第2のドーピング工程によってゲート絶縁膜を介してスルードープを行い、p型の高濃度不純物領域を形成する。 Next, after removing the resist mask, a resist mask is newly formed by using a fourth photomask, and a semiconductor film is doped with an impurity element (typically boron) imparting p-type conductivity to the semiconductor at a high concentration. Step 2 is performed. Through-doping is performed through the gate insulating film in the second doping step, and a p-type high concentration impurity region is formed.

次いで、第5のフォトマスクを用いてレジストマスクを新たに形成し、ここでは図示しないnチャネル型TFTを形成するため、半導体にn型を付与する不純物元素(代表的にはリン、またはAs)を高濃度にドープするための第3のドーピング工程を行う。レジストマスクは、pチャネル型TFTとなる領域と、導電層の近傍とを覆う。この第3のドーピング工程によってゲート絶縁膜を介してスルードープを行い、n型の高濃度不純物領域を形成する。 Next, a resist mask is newly formed using a fifth photomask, and an impurity element imparting n-type conductivity to the semiconductor (typically phosphorus or As) is formed in order to form an n-channel TFT (not shown) here. A third doping step is performed to dope the silicon at a high concentration. The resist mask covers a region to be a p-channel TFT and the vicinity of the conductive layer. Through-doping is performed through the gate insulating film in the third doping step to form an n-type high concentration impurity region.

この後、レジストマスクを除去し、水素を含む絶縁膜を成膜した後、半導体層に添加された不純物元素の活性化および水素化を行う。水素を含む絶縁膜は、PCVD法により得られる窒化酸化珪素膜(SiNO膜)を用いる。   After that, after removing the resist mask and forming an insulating film containing hydrogen, the impurity element added to the semiconductor layer is activated and hydrogenated. As the insulating film containing hydrogen, a silicon nitride oxide film (SiNO film) obtained by a PCVD method is used.

次いで、層間絶縁膜の2層目となる平坦化膜410を形成する。平坦化膜410としては、無機材料(酸化シリコン、窒化シリコン、酸化窒化シリコンなど)、感光性または非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン)、またはこれらの積層などを用いる。また、平坦化膜に用いる他の膜としては、塗布法によって得られるアルキル基を含むSiOx膜からなる絶縁膜、例えばシリカガラス、アルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーなどを用いて形成された絶縁膜を用いることができる。シロキサン系ポリマーの一例としては、東レ製塗布絶縁膜材料であるPSB−K1、PSB−K31や触媒化成製塗布絶縁膜材料であるZRS-5PHが挙げられる。   Next, a planarization film 410 that is the second layer of the interlayer insulating film is formed. As the planarizing film 410, an inorganic material (silicon oxide, silicon nitride, silicon oxynitride, or the like), a photosensitive or non-photosensitive organic material (polyimide, acrylic, polyamide, polyimide amide, resist, or benzocyclobutene), or these Is used. Other films used for the planarization film include insulating films made of SiOx films containing alkyl groups obtained by a coating method, such as silica glass, alkylsiloxane polymers, alkylsilsesquioxane polymers, and hydrogenated silsesquioxanes. An insulating film formed using a polymer, a hydrogenated alkylsilsesquioxane polymer, or the like can be used. Examples of siloxane-based polymers include PSB-K1 and PSB-K31, which are Toray-made coating insulating film materials, and ZRS-5PH, which is a catalytic chemical-made coating insulating film material.

次いで、第6のマスクを用いて層間絶縁膜にコンタクトホールを形成する。次いで、第6のマスクを除去し、導電膜(TiN膜、Al(C+Ni)合金膜、TiN膜の順に積層)を形成した後、第7のマスクを用いてエッチングを行い、配線(TFTのソース配線及びドレイン配線や、電流供給配線など)を形成する。 Next, contact holes are formed in the interlayer insulating film using a sixth mask. Next, after removing the sixth mask and forming a conductive film (TiN film, Al (C + Ni) alloy film, and TiN film in this order), etching is performed using the seventh mask and wiring (source of TFT) is formed. Wiring, drain wiring, current supply wiring, and the like).

次いで、第7のマスクを除去し、3層目の層間絶縁膜411を形成する。3層目の層間絶縁膜411としては、塗布法によって得られる黒色顔料を分散させてなる感光性または非感光性の有機材料を用いる。本実施例では、コントラスト向上、迷光の吸収のために遮光性を有する層間絶縁膜を用いている。さらに3層目の層間絶縁膜を保護するため、4層目の層間絶縁膜としてPCVD法により得られる窒化酸化珪素膜(SiNO膜)を積層してもよい。4層目の層間絶縁膜を設けた場合、後の工程で第1の電極をパターニングした後、第1の電極をマスクとして選択的に除去することが好ましい。   Next, the seventh mask is removed, and a third interlayer insulating film 411 is formed. As the third interlayer insulating film 411, a photosensitive or non-photosensitive organic material in which a black pigment obtained by a coating method is dispersed is used. In this embodiment, an interlayer insulating film having a light shielding property is used to improve contrast and absorb stray light. Further, in order to protect the third interlayer insulating film, a silicon nitride oxide film (SiNO film) obtained by a PCVD method may be stacked as the fourth interlayer insulating film. In the case where a fourth interlayer insulating film is provided, it is preferable that after the first electrode is patterned in a later step, the first electrode is selectively removed using the mask.

次いで、第8のマスクを用いて第3の層間絶縁膜411にコンタクトホールを形成する。   Next, a contact hole is formed in the third interlayer insulating film 411 using an eighth mask.

次いで、反射導電膜と透明導電膜を成膜した後、第9のマスクを用いてパターニングを行って反射電極412と透明電極413との積層を得る。反射電極412としては、Ag、Al、またはAl(C+Ni)合金膜を用いる。透明電極413としては、インジウム錫酸化物(ITO)の他、例えば、Si元素を含むインジウム錫酸化物(ITSO)や酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合したIZO(Indium Zinc Oxide)などの透明導電材料を用いることができる。   Next, after forming a reflective conductive film and a transparent conductive film, patterning is performed using a ninth mask to obtain a stack of the reflective electrode 412 and the transparent electrode 413. As the reflective electrode 412, an Ag, Al, or Al (C + Ni) alloy film is used. As the transparent electrode 413, in addition to indium tin oxide (ITO), for example, indium tin oxide (ITSO) containing Si element or IZO (Indium Zinc) in which 2 to 20% zinc oxide (ZnO) is mixed with indium oxide. A transparent conductive material such as Oxide) can be used.

次いで、第10のマスクを用いて反射電極412及び透明電極413の端部を覆って隔壁となる、絶縁物419を形成する。絶縁物419としては、感光性または非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン)、またはSOG膜(例えば、アルキル基を含むSiOx膜)を膜厚0.8μm〜1μmの範囲で用いる。 Next, an insulator 419 serving as a partition wall is formed by covering the ends of the reflective electrode 412 and the transparent electrode 413 using a tenth mask. As the insulator 419, a photosensitive or non-photosensitive organic material (polyimide, acrylic, polyamide, polyimide amide, resist or benzocyclobutene), or an SOG film (for example, an SiOx film containing an alkyl group) is formed with a thickness of 0. It is used in the range of 8 μm to 1 μm.

次いで、有機化合物を含む層414を、蒸着法または塗布法を用いて形成する。フルカラーとするため、有機化合物を含む414は、それぞれ選択的に形成して、R、G、Bの3種類の画素を形成する。 Next, a layer 414 containing an organic compound is formed by an evaporation method or a coating method. In order to achieve full color, 414 including an organic compound is selectively formed to form three types of pixels of R, G, and B.

次いで、有機化合物を含む層414の上に透明電極415、即ち、有機発光素子の陰極を膜厚10nm〜800nmの範囲で形成する。透明電極415としては、インジウム錫酸化物(ITO)の他、例えば、Si元素を含むインジウム錫酸化物(ITSO)や酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合したIZOを用いることができる。 Next, the transparent electrode 415, that is, the cathode of the organic light-emitting element is formed over the layer 414 containing the organic compound in a thickness of 10 nm to 800 nm. As the transparent electrode 415, in addition to indium tin oxide (ITO), for example, indium tin oxide containing Si element (ITSO) or indium oxide mixed with 2 to 20% zinc oxide (ZnO) is used. Can do.

以上のようにして、発光素子が作製される。 As described above, a light emitting element is manufactured.

次いで、発光素子を覆って、水分の侵入を防ぐ透明保護層405、416を形成する。透明保護層405、416としては、スパッタ法またはCVD法により得られる窒化珪素膜、酸化珪素膜、酸化窒化珪素膜(SiNO膜(組成比N>O)またはSiON膜(組成比N<O))、炭素を主成分とする薄膜(例えばDLC膜、CN膜)などを用いることができる。 Next, transparent protective layers 405 and 416 that cover the light emitting element and prevent moisture from entering are formed. As the transparent protective layers 405 and 416, a silicon nitride film, a silicon oxide film, a silicon oxynitride film (SiNO film (composition ratio N> O) or SiON film (composition ratio N <O)) obtained by sputtering or CVD is used. A thin film mainly containing carbon (for example, a DLC film or a CN film) can be used.

次いで、基板間隔を確保するためのギャップ材(フィラー(ファイバーロッド)、微粒子(真絲球など)など)を含有するシール材を用い、第2の基板403と第1の基板401とを貼り合わせる。なお、一対の基板間には充填材料417、代表的には紫外線硬化または熱硬化のエポキシ樹脂を充填する。また、第2の基板403は、光透過性を有するガラス基板や石英基板やプラスチック基板を用いればよい。透明な充填材料(屈折率1.50程度)を一対の基板間に充填することによって、一対の基板間を空間(不活性気体)とした場合に比べて全体の透過率を向上させることができる。   Next, the second substrate 403 and the first substrate 401 are attached to each other with a sealant containing a gap material (filler (fiber rod), fine particles (eg, true sphere)), etc., for ensuring the substrate interval. Note that a filling material 417, typically an ultraviolet curable or thermosetting epoxy resin, is filled between the pair of substrates. The second substrate 403 may be a light transmissive glass substrate, a quartz substrate, or a plastic substrate. By filling a transparent filling material (with a refractive index of about 1.50) between a pair of substrates, the entire transmittance can be improved as compared with a case where a space (inert gas) is provided between the pair of substrates. .

本実施例の発光素子は、透明電極415、透明保護層416、405、および充填材料417が透光性材料で形成され、図9(A)の白抜きの矢印で表すように、上面側から採光することができる。 In the light-emitting element of this example, the transparent electrode 415, the transparent protective layers 416 and 405, and the filling material 417 are formed of a light-transmitting material, and are represented from the upper surface side as represented by the white arrows in FIG. Can be daylighted.

また、図9(B)を用いて、両面出射型の発光装置の作製例を以下に示す。   An example of manufacturing a dual emission light-emitting device is described below with reference to FIG.

まず、透光性を有する第1の基板501上に下地絶縁膜を形成する。第1の基板501は透光性を有する基板であれば特に限定されない。   First, a base insulating film is formed over a light-transmitting first substrate 501. The first substrate 501 is not particularly limited as long as it has a light-transmitting property.

次いで、下地絶縁膜上に半導体層を形成する。次いで、半導体層を覆うゲート絶縁膜、ゲート絶縁膜上にゲート電極を形成する。   Next, a semiconductor layer is formed over the base insulating film. Next, a gate insulating film covering the semiconductor layer and a gate electrode are formed over the gate insulating film.

次いで、適宜、ドーピングを行ってn型の低濃度不純物領域、p型の高濃度不純物領域、n型の高濃度不純物領域などを形成する。次いで、レジストマスクを除去し、水素を含む絶縁膜(透光性を有する層間絶縁膜)を成膜した後、半導体層に添加された不純物元素の活性化および水素化を行う。   Next, doping is appropriately performed to form an n-type low concentration impurity region, a p-type high concentration impurity region, an n-type high concentration impurity region, and the like. Next, after removing the resist mask and forming an insulating film containing hydrogen (a light-transmitting interlayer insulating film), the impurity element added to the semiconductor layer is activated and hydrogenated.

次いで、層間絶縁膜の2層目となる透光性を有する平坦化膜510を形成する。
透光性を有する平坦化膜510としては、無機材料(酸化シリコン、窒化シリコン、酸化窒化シリコンなど)、感光性または非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン)、またはこれらの積層などを用いる。
Next, a light-transmitting planarization film 510 which is the second layer of the interlayer insulating film is formed.
As the planarizing film 510 having a light-transmitting property, an inorganic material (silicon oxide, silicon nitride, silicon oxynitride, or the like), a photosensitive or non-photosensitive organic material (polyimide, acrylic, polyamide, polyimide amide, resist, or benzocyclohexane) is used. Butene) or a laminate of these.

次いで、層間絶縁膜にコンタクトホールを形成した後、導電膜(TiN膜、Al(C+Ni)合金膜、TiN膜の順に積層)を形成した後、エッチングを選択的に行い、配線(TFTのソース配線及びドレイン配線や、電流供給配線など)を形成する。 Next, after forming a contact hole in the interlayer insulating film, a conductive film (TiN film, Al (C + Ni) alloy film, and TiN film in this order) is formed, and then etching is performed selectively to form wiring (source wiring of TFT) And drain wiring and current supply wiring).

次いで、3層目の層間絶縁膜511を形成する。3層目の層間絶縁膜511としては、塗布法によって得られるアルキル基を含むSiOx膜からなる絶縁膜を用いる。さらに3層目の層間絶縁膜を保護するため、4層目の層間絶縁膜としてPCVD法により得られる窒化酸化珪素膜(SiNO膜)を積層してもよい。4層目の層間絶縁膜を設けた場合、後の工程で第1の電極をパターニングした後、第1の電極をマスクとして選択的に除去することが好ましい。   Next, a third interlayer insulating film 511 is formed. As the third interlayer insulating film 511, an insulating film made of a SiOx film containing an alkyl group obtained by a coating method is used. Further, in order to protect the third interlayer insulating film, a silicon nitride oxide film (SiNO film) obtained by a PCVD method may be stacked as the fourth interlayer insulating film. In the case where a fourth interlayer insulating film is provided, it is preferable that after the first electrode is patterned in a later step, the first electrode is selectively removed using the mask.

次いで、第3の層間絶縁膜511にコンタクトホールを形成する。   Next, contact holes are formed in the third interlayer insulating film 511.

次いで、透明導電膜を成膜した後、パターニングを行って透明電極513を得る。透明電極513としては、インジウム錫酸化物(ITO)の他、例えば、Si元素を含むインジウム錫酸化物(ITSO)や酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合したIZOなどの仕事関数の高い(仕事関数4.0eV以上)透明導電材料を用いる。   Next, after forming a transparent conductive film, patterning is performed to obtain a transparent electrode 513. As the transparent electrode 513, in addition to indium tin oxide (ITO), for example, indium tin oxide containing Si element (ITSO) or work such as IZO in which 2 to 20% zinc oxide (ZnO) is mixed with indium oxide. A transparent conductive material having a high function (work function of 4.0 eV or more) is used.

次いで、マスクを用いて透明電極513の端部を覆う絶縁物519を形成する。   Next, an insulator 519 that covers the end portion of the transparent electrode 513 is formed using a mask.

次いで、有機化合物を含む層514を、蒸着法または塗布法を用いて形成する。 Next, a layer 514 containing an organic compound is formed by an evaporation method or a coating method.

次いで、有機化合物を含む層514の上に透明電極515、即ち、有機発光素子の陰極を膜厚10nm〜800nmの範囲で形成する。透明電極515としては、インジウム錫酸化物(ITO)の他、例えば、Si元素を含むインジウム錫酸化物(ITSO)や酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合したIZOを用いることができる。 Next, the transparent electrode 515, that is, the cathode of the organic light-emitting element is formed over the layer 514 containing an organic compound in a thickness range of 10 nm to 800 nm. As the transparent electrode 515, in addition to indium tin oxide (ITO), for example, indium tin oxide containing Si element (ITSO) or IZO in which 2 to 20% zinc oxide (ZnO) is mixed with indium oxide is used. Can do.

次いで、発光素子を覆って、水分の侵入を防ぐ透明保護層505、516を形成する。次いで、基板間隔を確保するためのギャップ材を含有するシール材を用い、第2の基板503と第1の基板501とを貼り合わせる。第2の基板503は、光透過性を有するガラス基板や石英基板やプラスチック基板を用いればよい。 Next, transparent protective layers 505 and 516 that cover the light-emitting element and prevent intrusion of moisture are formed. Next, the second substrate 503 and the first substrate 501 are attached to each other by using a sealing material containing a gap material for ensuring the substrate interval. As the second substrate 503, a light-transmitting glass substrate, quartz substrate, or plastic substrate may be used.

こうして得られた発光素子は、透明電極515、充填材料517が透光性材料で形成され、図9(B)の白抜きの矢印で表すように、上面側および下面側の両方から採光することができる。   In the light-emitting element thus obtained, the transparent electrode 515 and the filling material 517 are formed of a light-transmitting material, and light is taken from both the upper surface side and the lower surface side, as indicated by the white arrows in FIG. 9B. Can do.

最後に光学フィルム(偏光板、または円偏光板)506、507を設けてコントラストを向上させる。 Finally, optical films (polarizing plate or circularly polarizing plate) 506 and 507 are provided to improve contrast.

例えば、基板501に光学フィルム(基板に近い順に、λ/4板と、偏光板とを配置)507を設け、第2の基板503に光学フィルム(基板に近い順に、λ/4板と、偏光板とを配置)506を設ける。   For example, an optical film (a λ / 4 plate and a polarizing plate are arranged in the order close to the substrate) 507 is provided on the substrate 501, and an optical film (a λ / 4 plate and a polarization in the order close to the substrate) is provided on the second substrate 503. 506 is provided).

また、他の例として、基板501に光学フィルム(基板に近い順に、λ/4板と、λ/2板と、偏光板とを配置)507を設け、第2の基板503に光学フィルム(基板に近い順に、λ/4板と、λ/2板と、偏光板とを配置)506を設ける。   As another example, an optical film (a λ / 4 plate, a λ / 2 plate, and a polarizing plate are arranged in the order close to the substrate) 507 is provided on the substrate 501, and an optical film (substrate is provided on the second substrate 503). Λ / 4 plate, λ / 2 plate, and polarizing plate are arranged in this order.

このように、本発明は両面出射型表示装置の構成に応じて、偏光板、円偏光板、またはそれらを組み合わせて設けることができる。その結果、きれいな黒表示を行え、コントラストが向上する。さらに、円偏光板を設けることにより反射光を防止することができる。 As described above, the present invention can be provided with a polarizing plate, a circularly polarizing plate, or a combination thereof depending on the structure of the dual emission display device. As a result, a clear black display can be performed and the contrast is improved. Furthermore, reflection light can be prevented by providing a circularly polarizing plate.

また、本実施例は、実施の形態1、実施の形態2、実施例1、実施例2、実施例3、実施例4、または実施例5と自由に組み合わせることができる。   This embodiment can be freely combined with Embodiment Mode 1, Embodiment Mode 2, Embodiment 1, Embodiment 2, Embodiment 3, Embodiment 4, or Embodiment 5.

本実施例は、上記実施例によって作製されるEL表示パネルにFPCや、駆動用の駆動ICを実装する例について説明する。 In this embodiment, an example in which an FPC or a driving IC for driving is mounted on an EL display panel manufactured according to the above embodiment will be described.

図10に示す図は、FPC1209を4カ所の端子部1208に貼り付けた発光装置の上面図の一例を示している。基板1210上には発光素子及びTFTを含む画素部1202と、TFTを含むゲート側駆動回路1203と、TFTを含むソース側駆動回路1201とが形成されている。TFTの活性層が結晶構造を有する半導体膜で構成されている場合には同一基板上にこれらの回路を形成することができる。従って、システムオンパネル化を実現したEL表示パネルを作製することができる。   10 illustrates an example of a top view of a light-emitting device in which the FPC 1209 is attached to four terminal portions 1208. FIG. Over a substrate 1210, a pixel portion 1202 including a light emitting element and a TFT, a gate side driver circuit 1203 including a TFT, and a source side driver circuit 1201 including a TFT are formed. When the active layer of the TFT is composed of a semiconductor film having a crystal structure, these circuits can be formed on the same substrate. Therefore, an EL display panel that realizes system-on-panel can be manufactured.

なお、基板1210はコンタクト部以外において保護膜で覆われており、保護膜上に光触媒機能を有する物質を含む下地層が設けられている。 Note that the substrate 1210 is covered with a protective film except for the contact portion, and a base layer containing a substance having a photocatalytic function is provided over the protective film.

また、画素部を挟むように2カ所に設けられた接続領域1207は、発光素子の第2の電極を下層の配線とコンタクトさせるために設けている。なお、発光素子の第1の電極は画素部に設けられたTFTと電気的に接続している。   In addition, connection regions 1207 provided at two positions so as to sandwich the pixel portion are provided in order to contact the second electrode of the light emitting element with a lower wiring. Note that the first electrode of the light-emitting element is electrically connected to a TFT provided in the pixel portion.

また、封止基板1204は、画素部および駆動回路を囲むシール材1205、およびシール材に囲まれた充填材料によって基板1210と固定されている。また、透明な乾燥剤を含む充填材料を充填する構成としてもよい。また、画素部と重ならない領域に乾燥剤を配置してもよい。   Further, the sealing substrate 1204 is fixed to the substrate 1210 with a sealant 1205 that surrounds the pixel portion and the driver circuit and a filling material that is surrounded by the sealant. Moreover, it is good also as a structure filled with the filling material containing a transparent desiccant. Further, a desiccant may be disposed in a region that does not overlap with the pixel portion.

また、図10に示した構造は、XGAクラスの比較的大きなサイズ(例えば対角4.3インチ)の発光装置で好適な例を示したが、特に限定されず、駆動回路の一部としてCOG方式で駆動ICを実装してもよい。   Further, the structure shown in FIG. 10 shows a preferable example of a light emitting device of a relatively large size (for example, 4.3 inches diagonal) of the XGA class, but is not particularly limited, and COG as a part of the driving circuit. The driving IC may be mounted by a method.

駆動ICのICチップに対する外形寸法の優位性は長辺の長さにあり、長辺が15〜80mmで形成された駆動ICを用いると、画素部に対応して実装するのに必要な数がICチップを用いる場合よりも少なくて済み、製造上の歩留まりを向上させることができる。また、ガラス基板上に駆動ICを形成すると、母体として用いる基板の形状に限定されないので生産性を損なうことがない。これは、円形のシリコンウエハからICチップを取り出す場合と比較すると、大きな優位点である。   The advantage of the external dimensions of the driving IC over the IC chip is the length of the long side. When a driving IC having a long side of 15 to 80 mm is used, the number necessary for mounting corresponding to the pixel portion is obtained. This is less than when an IC chip is used, and the manufacturing yield can be improved. Further, when the driving IC is formed over the glass substrate, the shape of the substrate used as a base is not limited, and thus productivity is not impaired. This is a great advantage compared with the case where the IC chip is taken out from the circular silicon wafer.

また、TAB方式を採用してもよく、その場合は、複数のテープを貼り付けて、該テープに駆動ICを実装すればよい。COG方式の場合と同様に、単数のテープに単数の駆動ICを実装してもよく、この場合には、強度の問題から、駆動ICを固定する金属片等を一緒に貼り付けるとよい。   Alternatively, a TAB method may be employed. In that case, a plurality of tapes may be attached and a driving IC may be mounted on the tapes. As in the case of the COG method, a single drive IC may be mounted on a single tape. In this case, a metal piece or the like for fixing the drive IC may be attached together due to strength problems.

また、本実施例は、実施の形態1、実施の形態2、実施例1、実施例2、実施例3、実施例4、実施例5、または実施例6と自由に組み合わせることができる。   Further, this embodiment can be freely combined with Embodiment Mode 1, Embodiment Mode 2, Embodiment 1, Embodiment 2, Embodiment 3, Embodiment 4, Embodiment 5, or Embodiment 6.

本発明の表示装置、及び電子機器として、ビデオカメラ、デジタルカメラのようなカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)、映像音声双方向通信装置、汎用遠隔制御装置等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。それら電子機器の具体例を図11、および図12に示す。 As a display device and an electronic device of the present invention, a video camera, a camera such as a digital camera, a goggle type display (head mounted display), a navigation system, an acoustic playback device (car audio, audio component, etc.), a notebook type personal computer, Game devices, personal digital assistants (mobile computers, mobile phones, portable game machines, electronic books, etc.), image playback devices equipped with recording media (specifically, digital versatile discs (DVDs), video / audio two-way communication devices, And a device having a display capable of reproducing a recording medium such as a general-purpose remote control device and displaying an image thereof. Specific examples of these electronic devices are shown in FIGS.

図11(A)、図11(B)はデジタルカメラであり、本体2101、表示部2102、撮像部2103、操作キー2104、シャッター2106等を含む。本発明により、表示ムラのない表示部2102を備えたデジタルカメラが実現できる。 11A and 11B illustrate a digital camera, which includes a main body 2101, a display portion 2102, an imaging portion 2103, operation keys 2104, a shutter 2106, and the like. According to the present invention, a digital camera including the display portion 2102 without display unevenness can be realized.

図12(A)は22インチ〜50インチの大画面を有する大型の表示装置であり、筐体2001、支持台2002、表示部2003、スピーカ部2004、撮像部2005、ビデオ入力端子2006等を含む。なお、表示装置は、パソコン用、TV放送受信用などの全ての情報表示用表示装置が含まれる。本発明により、22インチ〜50インチの大画面であっても、表示ムラや、駆動回路の動作バラツキが低減された大型表示装置を完成させることができる。 FIG. 12A illustrates a large display device having a large screen of 22 inches to 50 inches, which includes a housing 2001, a support base 2002, a display portion 2003, a speaker portion 2004, an imaging portion 2005, a video input terminal 2006, and the like. . The display device includes all information display devices for personal computers, TV broadcast reception, and the like. According to the present invention, a large display device in which display unevenness and operation variation of a drive circuit are reduced can be completed even with a large screen of 22 inches to 50 inches.

図12(B)はノート型パーソナルコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。本発明により、表示ムラや、駆動回路の動作バラツキが低減されたノート型パーソナルコンピュータを完成させることができる。 FIG. 12B illustrates a laptop personal computer, which includes a main body 2201, a housing 2202, a display portion 2203, a keyboard 2204, an external connection port 2205, a pointing mouse 2206, and the like. According to the present invention, a notebook personal computer in which display unevenness and operation variation of a driving circuit are reduced can be completed.

図12(C)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(DVD等)読み込み部2405、操作キー2406、スピーカー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示する。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明により、表示ムラや、駆動回路の動作バラツキが低減された画像再生装置を完成させることができる。 FIG. 12C illustrates a portable image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a main body 2401, a housing 2402, a display portion A2403, a display portion B2404, and a recording medium (DVD or the like). A reading unit 2405, operation keys 2406, a speaker unit 2407, and the like are included. A display portion A2403 mainly displays image information, and a display portion B2404 mainly displays character information. Note that an image reproducing device provided with a recording medium includes a home game machine and the like. According to the present invention, it is possible to complete an image reproducing apparatus in which display unevenness and operation variation of a driving circuit are reduced.

また、図12(D)は携帯情報端末の斜視図であり、図12(E)は折りたたんで携帯電話として使用する状態を示す斜視図である。図12(D)において、使用者はキーボードのように右手指で操作キー2706aを操作し、左手指で操作キー2706bを操作する。本発明により、表示ムラや、駆動回路の動作バラツキが低減された携帯情報端末を完成させることができる。   12D is a perspective view of the portable information terminal, and FIG. 12E is a perspective view illustrating a state in which the portable information terminal is folded and used as a mobile phone. In FIG. 12D, the user operates the operation key 2706a with the right hand finger and operates the operation key 2706b with the left hand finger like a keyboard. According to the present invention, a portable information terminal with reduced display unevenness and operation variation of a driver circuit can be completed.

図12(E)に示すように、折りたたんだ場合には、片手で本体2701、および筐体2702を持ち、音声入力部2704、音声出力部2705、操作キー2706c、アンテナ2708等を使用する。 As shown in FIG. 12E, in the case of folding, the main body 2701 and the housing 2702 are held with one hand, and an audio input portion 2704, an audio output portion 2705, operation keys 2706c, an antenna 2708, and the like are used.

なお、図12(D)および図12(E)に示した携帯情報端末は、主に画像および文字を横表示する高画質な表示部2703aと、縦表示する表示部2703bとを備えている。 Note that the portable information terminal illustrated in FIGS. 12D and 12E mainly includes a high-quality display portion 2703a that horizontally displays images and characters, and a display portion 2703b that vertically displays.

以上の様に、本発明を実施の形態1、実施の形態2、実施例1乃至7のいずれか一の作製方法または構成を用いて、様々な電子機器を完成させることができる。   As described above, various electronic devices can be completed by using any one of the manufacturing methods or configurations of Embodiment Mode 1, Embodiment Mode 2, and Embodiments 1 to 7 of the present invention.

本発明の上面図および断面図を示す図。(実施の形態1)The figure which shows the upper side figure and sectional drawing of this invention. (Embodiment 1) 本発明の上面図を示す図。(実施の形態2)The figure which shows the top view of this invention. (Embodiment 2) レーザ照射装置の図。The figure of a laser irradiation apparatus. レーザビームの、半導体膜の表面における走査経路を示す図。The figure which shows the scanning path | route in the surface of a semiconductor film of a laser beam. レーザ光の照射方法及び半導体装置の作製方法を示す図。10A and 10B illustrate a laser light irradiation method and a method for manufacturing a semiconductor device. レーザ光の照射方法及び半導体装置の作製方法を示す図。10A and 10B illustrate a laser light irradiation method and a method for manufacturing a semiconductor device. レーザ光の照射方法及び半導体装置の作製方法を示す図。10A and 10B illustrate a laser light irradiation method and a method for manufacturing a semiconductor device. レーザ照射装置を用いて形成される半導体表示装置の1つである、発光装置の駆動回路および画素の構成を示す図。FIG. 6 illustrates a structure of a driver circuit and a pixel of a light-emitting device, which is one of semiconductor display devices formed using a laser irradiation device. 発光素子の断面図。Sectional drawing of a light emitting element. 発光モジュールの上面図。The top view of a light emitting module. 電子機器の一例を示す図。FIG. 14 illustrates an example of an electronic device. 電子機器の一例を示す図。FIG. 14 illustrates an example of an electronic device.

符号の説明Explanation of symbols

11:レーザビーム
12:走査方向
13:未照射領域(非晶質)
14a:照射領域(結晶)
14b:照射領域(微結晶)
15a:チャネルとなる領域
15b:活性層となる領域
16a:第1の半導体層
16b:第2の半導体層
17:ゲート配線
18:ソース配線
19:ドレイン配線
11: Laser beam 12: Scanning direction 13: Unirradiated region (amorphous)
14a: irradiation region (crystal)
14b: Irradiation region (microcrystal)
15a: Channel region 15b: Active layer region 16a: First semiconductor layer 16b: Second semiconductor layer 17: Gate wiring 18: Source wiring 19: Drain wiring

Claims (13)

絶縁表面を有する基板上に半導体薄膜を形成し、連続発振レーザのレーザビームを照射して前記半導体薄膜を溶融冷却して再結晶化を行い、前記半導体薄膜を活性層とした薄膜トランジスタを複数有する半導体装置であり、
前記複数の薄膜トランジスタは電気的に並列に連結され、
前記複数の薄膜トランジスタの各チャネル形成領域幅の合計WCと、各チャネル形成領域間の間隔WSと、を合わせた合計(WC+WS)は、前記連続発振レーザのレーザビーム幅LPより小さいことを特徴とする半導体装置。
A semiconductor having a plurality of thin film transistors having an active layer formed by forming a semiconductor thin film on a substrate having an insulating surface, irradiating a laser beam of a continuous wave laser, melting and cooling the semiconductor thin film, and recrystallization. Device,
The plurality of thin film transistors are electrically connected in parallel,
A total (WC + WS) of the total width WC of the channel formation regions of the plurality of thin film transistors and the interval WS between the channel formation regions is smaller than the laser beam width LP of the continuous wave laser. Semiconductor device.
絶縁表面を有する基板上に半導体薄膜を形成し、周波数が10MHz以上100GHz以下であるパルス発振レーザのレーザビームを照射して前記半導体薄膜を溶融冷却して再結晶化を行い、前記半導体薄膜を活性層とした薄膜トランジスタを複数有する半導体装置であり、
前記複数の薄膜トランジスタは電気的に並列に連結され、
前記複数の薄膜トランジスタの各チャネル形成領域幅の合計WCと、各チャネル領域間の間隔WSと、を合わせた合計(WC+WS)は、前記パルス発振レーザのレーザビーム幅LPより小さいことを特徴とする半導体装置。
A semiconductor thin film is formed on a substrate having an insulating surface, and a laser beam of a pulsed laser having a frequency of 10 MHz to 100 GHz is irradiated to melt and cool the semiconductor thin film to recrystallize the semiconductor thin film. A semiconductor device having a plurality of thin film transistors,
The plurality of thin film transistors are electrically connected in parallel,
The total sum (WC + WS) of the channel formation region widths WC of the plurality of thin film transistors and the interval WS between the channel regions is smaller than the laser beam width LP of the pulsed laser. apparatus.
絶縁表面を有する基板上に半導体薄膜を形成し、連続発振レーザのレーザビームを照射して前記半導体薄膜を溶融冷却して再結晶化を行い、前記半導体薄膜を活性層とした薄膜トランジスタを複数有する半導体装置であり、
複数の薄膜トランジスタのうち、少なくとも2つの薄膜トランジスタは電気的に並列に連結され、
第1の薄膜トランジスタのチャネル形成領域幅W1と、
前記第1の薄膜トランジスタのチャネル形成領域と、前記第1の薄膜トランジスタと隣り合う位置に配置された第2の薄膜トランジスタのチャネル形成領域との間隔W2と、
前記第2の薄膜トランジスタのチャネル形成領域幅W3と、を合わせた合計(W1+W2+W3)は、前記連続発振レーザのレーザビーム幅LPより小さいことを特徴とする半導体装置。
A semiconductor having a plurality of thin film transistors having an active layer formed by forming a semiconductor thin film on a substrate having an insulating surface, irradiating a laser beam of a continuous wave laser, melting and cooling the semiconductor thin film, and recrystallization. Device,
Among the plurality of thin film transistors, at least two thin film transistors are electrically connected in parallel,
A channel formation region width W1 of the first thin film transistor;
An interval W2 between the channel formation region of the first thin film transistor and the channel formation region of the second thin film transistor disposed adjacent to the first thin film transistor;
The semiconductor device characterized in that the total (W1 + W2 + W3) of the channel formation region width W3 of the second thin film transistor is smaller than the laser beam width LP of the continuous wave laser.
絶縁表面を有する基板上に半導体薄膜を形成し、周波数が10MHz以上100GHz以下であるパルス発振レーザのレーザビームを照射して前記半導体薄膜を溶融冷却して再結晶化を行い、前記半導体薄膜を活性層とした薄膜トランジスタを複数有する半導体装置であり、
複数の薄膜トランジスタのうち、少なくとも2つの薄膜トランジスタは電気的に並列に連結され、
第1の薄膜トランジスタのチャネル形成領域幅W1と、
前記第1の薄膜トランジスタのチャネル形成領域と、前記第1の薄膜トランジスタと隣り合う位置に配置された第2の薄膜トランジスタのチャネル形成領域との間隔W2と、
前記第2の薄膜トランジスタのチャネル形成領域幅W3と、を合わせた合計(W1+W2+W3)は、前記パルス発振レーザのレーザビーム幅LPより小さいことを特徴とする半導体装置。
A semiconductor thin film is formed on a substrate having an insulating surface, and a laser beam of a pulsed laser having a frequency of 10 MHz to 100 GHz is irradiated to melt and cool the semiconductor thin film to recrystallize the semiconductor thin film. A semiconductor device having a plurality of thin film transistors,
Among the plurality of thin film transistors, at least two thin film transistors are electrically connected in parallel,
A channel formation region width W1 of the first thin film transistor;
An interval W2 between the channel formation region of the first thin film transistor and the channel formation region of the second thin film transistor disposed adjacent to the first thin film transistor;
The semiconductor device characterized in that the total (W1 + W2 + W3) of the channel formation region width W3 of the second thin film transistor is smaller than the laser beam width LP of the pulsed laser.
請求項1乃至4のいずれか一において、前記複数の薄膜トランジスタは互いに等間隔で配置されていることを特徴とする半導体装置。 5. The semiconductor device according to claim 1, wherein the plurality of thin film transistors are arranged at equal intervals. 請求項1乃至5のいずれか一において、前記半導体装置は、携帯情報端末、ビデオカメラ、デジタルカメラ、またはパーソナルコンピュータであることを特徴とする半導体装置。 6. The semiconductor device according to claim 1, wherein the semiconductor device is a portable information terminal, a video camera, a digital camera, or a personal computer. 請求項1乃至5のいずれか一において、前記半導体装置は、映像音声双方向通信装置、または汎用遠隔制御装置であることを特徴とする半導体装置。   6. The semiconductor device according to claim 1, wherein the semiconductor device is a video / audio bidirectional communication device or a general-purpose remote control device. 絶縁表面上に半導体膜を形成し、
半導体膜を結晶化させるためのレーザビームを半導体膜に対して走査し、
半導体膜を選択的にエッチングして第1の半導体層と第2の半導体層を形成し、
第1のチャネル形成領域を有する第1の半導体層を備えた第1の薄膜トランジスタと、第2のチャネル形成領域を有する第2の半導体層を備えた第2の薄膜トランジスタとを形成する半導体装置の作製方法であり、
前記第1の薄膜トランジスタ及び前記第2の薄膜トランジスタのチャネル形成領域幅の合計WCと、各チャネル形成領域間の間隔WSと、を合わせた合計(WC+WS)は、前記レーザ光のレーザビーム幅LPより小さいことを特徴とする半導体装置の作製方法。
Forming a semiconductor film on the insulating surface;
Scanning the semiconductor film with a laser beam for crystallizing the semiconductor film,
Selectively etching the semiconductor film to form a first semiconductor layer and a second semiconductor layer;
Fabrication of a semiconductor device for forming a first thin film transistor including a first semiconductor layer having a first channel formation region and a second thin film transistor including a second semiconductor layer having a second channel formation region Is the way
The sum (WC + WS) of the total width WC of the channel formation regions of the first thin film transistor and the second thin film transistor and the interval WS between the channel formation regions is smaller than the laser beam width LP of the laser light. A method for manufacturing a semiconductor device.
請求項8において、前記レーザビームは、連続発振レーザのレーザビームであることを特徴とする半導体装置の作製方法。   9. The method for manufacturing a semiconductor device according to claim 8, wherein the laser beam is a laser beam of a continuous wave laser. 請求項8において、前記レーザビームは、周波数が10MHz以上100GHz以下であるパルス発振レーザのレーザビームであることを特徴とする半導体装置の作製方法。   9. The method for manufacturing a semiconductor device according to claim 8, wherein the laser beam is a laser beam of a pulsed laser having a frequency of 10 MHz to 100 GHz. 請求項8乃至10のいずれか一において、前記レーザビームを半導体膜に走査する前に、半導体膜を加熱して結晶化させる工程を有することを特徴とする半導体装置の作製方法。   11. The method for manufacturing a semiconductor device according to claim 8, further comprising a step of heating and crystallizing the semiconductor film before scanning the semiconductor film with the laser beam. 請求項8乃至11のいずれか一において、前記第1のチャネル形成領域の幅方向及び前記第2のチャネル形成領域の幅方向は、前記レーザビームの走査方向と垂直であることを特徴とする半導体装置の作製方法。   12. The semiconductor according to claim 8, wherein a width direction of the first channel formation region and a width direction of the second channel formation region are perpendicular to the scanning direction of the laser beam. Device fabrication method. 請求項8乃至12のいずれか一において、前記第1の薄膜トランジスタと前記第2の薄膜トランジスタは、電気的に並列に接続していることを特徴とする半導体装置の作製方法。
13. The method for manufacturing a semiconductor device according to claim 8, wherein the first thin film transistor and the second thin film transistor are electrically connected in parallel.
JP2005220397A 2004-07-30 2005-07-29 Semiconductor device and its manufacturing method Withdrawn JP2006066908A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005220397A JP2006066908A (en) 2004-07-30 2005-07-29 Semiconductor device and its manufacturing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004224281 2004-07-30
JP2005220397A JP2006066908A (en) 2004-07-30 2005-07-29 Semiconductor device and its manufacturing method

Publications (2)

Publication Number Publication Date
JP2006066908A true JP2006066908A (en) 2006-03-09
JP2006066908A5 JP2006066908A5 (en) 2008-06-19

Family

ID=36113047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005220397A Withdrawn JP2006066908A (en) 2004-07-30 2005-07-29 Semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2006066908A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012248433A (en) * 2011-05-27 2012-12-13 Seiko Epson Corp Light emitting device and electronic device

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293679A (en) * 1996-04-27 1997-11-11 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacture thereof
JPH10106953A (en) * 1996-09-30 1998-04-24 Toshiba Corp Method for manufacturing polycrystalline semiconductor film
JP2001196307A (en) * 2000-01-11 2001-07-19 Sharp Corp Method for manufacturing semiconductor device
JP2003037064A (en) * 2001-05-18 2003-02-07 Semiconductor Energy Lab Co Ltd Semiconductor device manufacturing method and semiconductor manufacturing apparatus
JP2003124114A (en) * 2001-10-09 2003-04-25 Semiconductor Energy Lab Co Ltd Semiconductor film, semiconductor device, and manufacturing method thereof
JP2003229432A (en) 2001-11-30 2003-08-15 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2003243305A (en) 2001-12-11 2003-08-29 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
JP2003243306A (en) 2001-12-11 2003-08-29 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
JP2003257862A (en) 2001-12-27 2003-09-12 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
JP2003289080A (en) * 2002-01-24 2003-10-10 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2003297751A (en) * 2002-01-28 2003-10-17 Semiconductor Energy Lab Co Ltd Semiconductor device and method for forming semiconductor device
JP2004054168A (en) 2002-07-24 2004-02-19 Hitachi Ltd Image display device

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09293679A (en) * 1996-04-27 1997-11-11 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacture thereof
JPH10106953A (en) * 1996-09-30 1998-04-24 Toshiba Corp Method for manufacturing polycrystalline semiconductor film
JP2001196307A (en) * 2000-01-11 2001-07-19 Sharp Corp Method for manufacturing semiconductor device
JP2003037064A (en) * 2001-05-18 2003-02-07 Semiconductor Energy Lab Co Ltd Semiconductor device manufacturing method and semiconductor manufacturing apparatus
JP2003124114A (en) * 2001-10-09 2003-04-25 Semiconductor Energy Lab Co Ltd Semiconductor film, semiconductor device, and manufacturing method thereof
JP2003229432A (en) 2001-11-30 2003-08-15 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2003243305A (en) 2001-12-11 2003-08-29 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
JP2003243306A (en) 2001-12-11 2003-08-29 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device
JP2003257862A (en) 2001-12-27 2003-09-12 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
JP2003289080A (en) * 2002-01-24 2003-10-10 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2003297751A (en) * 2002-01-28 2003-10-17 Semiconductor Energy Lab Co Ltd Semiconductor device and method for forming semiconductor device
JP2004054168A (en) 2002-07-24 2004-02-19 Hitachi Ltd Image display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012248433A (en) * 2011-05-27 2012-12-13 Seiko Epson Corp Light emitting device and electronic device

Similar Documents

Publication Publication Date Title
US7105392B2 (en) Semiconductor device and method of manufacturing the same
JP5997802B2 (en) Semiconductor device
KR101354162B1 (en) Laser irradiation, laser irradiation apparatus and method for manufacturing semiconductor device
JP5159021B2 (en) Method for manufacturing semiconductor device
US7709895B2 (en) Semiconductor device having insulating stripe patterns
US7977253B2 (en) Manufacturing method of semiconductor device
US7902002B2 (en) Semiconductor device
JP4312466B2 (en) Method for manufacturing semiconductor device
JP4141292B2 (en) Semiconductor device
CN100524659C (en) Semiconductor device with a plurality of semiconductor chips
JP2006148086A (en) Laser irradiation method, laser irradiation apparatus, and manufacturing method of semiconductor device
JP4397599B2 (en) Method for manufacturing semiconductor device
JP2006066908A (en) Semiconductor device and its manufacturing method
JP2006049647A (en) Active matrix substrate, electro-optical device, electronic device, and manufacturing method of active matrix substrate
JP4137461B2 (en) Method for manufacturing semiconductor device
JP4141307B2 (en) Method for manufacturing semiconductor device
JP4526773B2 (en) Method for manufacturing semiconductor device
JP4281834B2 (en) Complementary thin film transistor circuit
JP2003178979A (en) Method for manufacturing semiconductor device
JP2005340852A (en) Semiconductor device and electronic apparatus

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080506

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110901

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111011

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111115

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130129