[go: up one dir, main page]

JP2005535115A - 磁気抵抗ランダムアクセスメモリ - Google Patents

磁気抵抗ランダムアクセスメモリ Download PDF

Info

Publication number
JP2005535115A
JP2005535115A JP2004524584A JP2004524584A JP2005535115A JP 2005535115 A JP2005535115 A JP 2005535115A JP 2004524584 A JP2004524584 A JP 2004524584A JP 2004524584 A JP2004524584 A JP 2004524584A JP 2005535115 A JP2005535115 A JP 2005535115A
Authority
JP
Japan
Prior art keywords
bit
magnetic
region
magnetic field
moment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004524584A
Other languages
English (en)
Other versions
JP4833548B2 (ja
Inventor
エヌ． エンゲル、ブラッドレー
アレン ジェーンスキー、ジェイソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2005535115A publication Critical patent/JP2005535115A/ja
Application granted granted Critical
Publication of JP4833548B2 publication Critical patent/JP4833548B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Measuring Magnetic Variables (AREA)

Abstract

磁気抵抗トンネル接合メモリセルは、磁気抵抗トンネル障壁（１６）と、ビット磁性領域（１５）と、基準磁性領域（１７）と、印加磁界をビット磁性領域及び基準磁性領域に生じさせる電流ライン（２０，３０）とを備える。ビット磁性領域は、印加磁界が無いときにはビット磁化容易軸（５９，１４３５）に沿った方向を向くビット磁気モーメント（４３，４０，１４２５，１６２５，１９５０，２３１５）を有する。トンネル障壁、及びビット磁性領域及び基準磁性領域が磁気抵抗トンネル接合素子（１０，７２，７３，７４，７５，７６）を形成する。幾つかの実施形態（７３，７４，７５）では、基準磁性領域はビット磁化容易軸に平行ではない基準磁気モーメント（４０，１４３０，１４４０，１９２０，１９２５）を有する。他の実施形態では（７６）、基準磁性領域は、正味の基準磁気モーメントが基本的にゼロの渦磁場（２３１０）を有する。印加磁界によって基準磁性領域の磁化状態が変わるので、ビット磁性領域の磁化状態を磁気抵抗の測定により判断することができる。

Description

本発明は半導体メモリデバイスに関し、特に、本発明は磁界を利用する半導体ランダムアクセスメモリデバイスに関する。
（関連出願）
本出願は、同時係属中で、本出願と同じ譲受人に譲渡される「トグルメモリセルの読み出し回路及び読み出し方法」と題する２００２年６月２８日出願の米国出願第１０／１８４，８１１号に関するものであり、この出願を参照することにより、この出願の内容が本発明の開示に含まれる。
メモリデバイスは電子システムにおいて極めて重要な構成要素である。３つの最も重要な実用高密度メモリ技術はＳＲＡＭ（ｓｔａｔｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ），ＤＲＡＭ（ｄｙｎａｍｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）及びフラッシュ（ＦＬＡＳＨ：不揮発性ランダムアクセスメモリの形式）である。これらのメモリデバイスの各々は電荷を使用して情報を記憶し、各々はそれ固有の利点を有している。ＳＲＡＭは早い読み出し及び書き込み速度を有するが、揮発性であり、大きなセル面積を必要とする。ＤＲＡＭは高密度であるが、これもまた揮発性であり、数ミリ秒毎に蓄積容量をリフレッシュする必要がある。この要件により制御電子機器の複雑さが増大する。
フラッシュは今日使用されている主要な不揮発性メモリデバイスである。通常の不揮発性メモリデバイスは浮遊酸化膜層に捕獲される電荷を使用して情報を記憶する。フラッシュの不具合として、高電圧が必要であることと、書き込み及び消去時間が長いことが挙げられる。またフラッシュメモリはメモリ不良に至るまでの書き込み可能回数が１０4〜１０6サイクルと少ない。さらに、データを使用可能な程度に保持するために、ゲート酸化膜の厚さは電子トンネリングが生じ得るしきい値よりも厚くなければならず、従ってフラッシュ縮小化の流れに逆らうことになる。
これらの不具合を解決するために、新規の磁気メモリデバイスが検討されている。このようなデバイスの一つに磁気抵抗ＲＡＭ（以降、「ＭＲＡＭ」と記載する）がある。ＭＲＡＭはＤＲＡＭと同じような速度性能を示す可能性を有する。しかしながら、実用レベルになるためには、ＭＲＡＭは現在のメモリ技術に匹敵するメモリ密度を有する必要があり、次世代のために縮小可能で、低電圧で動作可能で、かつ、低消費電力でなければならず、現メモリ技術と競合し得る程度の読み出し／書き込み速度を示す必要がある。
従来のＭＲＡＭデバイスは情報の記憶を、ビット記憶セルの磁化自由層に書き込みを行なってこの層の磁気モーメントを磁化固定層の磁気モーメントと平行または反平行のいずれかとすることにより行う。これらの２つの磁化層は、磁気抵抗トンネル接合を形成する薄膜絶縁障壁のいずれかの側に設けられる。このトンネル接合の電気抵抗は低い（平行）または高い（反平行）のいずれかであり、この高低はこれらの層の磁気モーメントの相対配向に依る。ＭＲＡＭ状態を読み出すためには、或るビットセルの抵抗を基準セルの抵抗と比較する。基準セルは通常、形成時に磁化状態が設定され、ＭＲＡＭ動作中には切り替わらない別のＭＲＡＭビット、またはビット群から成るグループである。これらのビットは組み合わせることにより比較の際の中間基準を形成する。ロー（ｌｏｗ）状態にある全てのビットは中間基準ビットよりも低い抵抗を示すので、ビットの状態を判定することができる。
この手法の問題は、材料品質及びプロセス品質の変動に起因するビット間の抵抗バラツキが大きいことである。これらのバラツキは往々にして、高抵抗、低抵抗、及び中間抵抗を互いに区別し、分離することを不可能にしてしまう。例えば、低抵抗ビットが平均を大きく超えて分布の端に位置する場合、低抵抗ビットが中間抵抗セル分布の端と重複してしまい、判定が困難になるか、または間違って判定される。抵抗バラツキの大きさに依存する形で、大きなアレイは重複領域にある多くのビットを含むことになる。
従って、先行技術に固有の前述した不具合を解決できれば非常に有利となると考えられる。
本発明は概して、磁気抵抗トンネル接合メモリセルと表現することができ、この場合、メモリセルは、磁気抵抗トンネル障壁を形成するように構成される電気絶縁材料と、電気絶縁材料の一方の側に位置されたビット磁性領域と、電気絶縁材料の他方の側に位置された基準磁性領域と、電流を流して印加磁界をビット磁性領域及び基準磁性領域に生じさせる金属導電体または他の手段とを含む。ビット磁性領域は、印加磁界が無い場合にビット磁化容易軸に沿った方向を有するビット磁気モーメントを有する。電気絶縁材料、ビット磁性領域、及び基準磁性領域は磁気抵抗トンネル接合素子ＭＴＪＤを形成する。基準磁性領域は、印加磁界の第１の値及び第２の値に対応する第１の値及び第２の値を少なくとも有する基準磁気モーメントを有する（ここで、或る実施形態では、印加磁界のこれらの値のうちの一つの値はゼロであることに注目されたい）。ビット磁気モーメントの方向は、印加磁界の第１の値及び第２の値において行なわれるＭＴＪＤの磁気抵抗の測定によって確実に判断することができる。印加磁界の第１の値及び第２の値は非スイッチング磁界領域内にあり、この領域内では、ビット磁気モーメントの状態は切り替わらない。
本発明についてこれまでに記載してきた特定の目的及び利点、そして、更に多くの特定の目的及び利点は、この技術分野の当業者には本発明の好適な実施形態に関する以下の詳細な説明から図面を参照しながら容易に理解できるものと考える。
図１を参照すると、本発明によるＭＲＡＭアレイ３を模式化したときの簡易断面図が示されている。この図には、単一の磁気抵抗メモリデバイス（またはセル）１０のみを示すが、ＭＲＡＭアレイ３は多くのＭＲＡＭデバイス１０から成り、読み出し方法の説明を簡単にするために、このようなデバイスを一つのみ示していることを理解されたい。
ＭＲＡＭデバイス１０は磁気抵抗トンネル接合メモリセル、即ち磁気抵抗トンネル接合素子（ＭＴＪＤ）であり、この接合素子は複数の材料層を含み、これらの材料層は、ワードライン２０及びデジットライン３０である書き込み導電体の間に挟まれる。ワードライン２０及びデジットライン３０は導電材料を含み、電流はこの導電材料を通過することができる。この図では、ワードライン２０はＭＲＡＭデバイス１０の最上部上に位置し、デジットライン３０はＭＲＡＭデバイス１０の底面上に位置し、かつワードライン２０に対して９０度の角度を向いている（図２及び３参照）。ここで、ワードライン２０及びデジットライン３０のような導電体は、効率的な読み出し動作及び書き込み動作を行うためにＭＲＡＭデバイス１０の他の層に物理的に接続される必要はなく、これらの導電体は単に、磁界を印加したときに磁界が領域に対して有効に作用するように、これらの領域に十分に近く位置していれば良い。
ＭＲＡＭデバイス１０はビット磁性領域１５、基準磁性領域１７、及びトンネル障壁１６として機能する層を形成する電気絶縁材料のみならず、ＭＲＡＭデバイス１０の動作に影響を及ぼす電流を流すワードライン２０及びデジットライン３０の該当する部分を含む。ビット磁性領域１５及び基準磁性領域１７はそれぞれ一以上の層を含み、これらの層のうちの幾つかは、これらの層に関連する磁気モーメント（全ての磁気モーメントは本明細書ではベクトルとして表わす）を有することができる。例えば、幾つかの従来のＭＲＡＭは単一の強磁性層であるビット磁性領域１５を含み、そして幾つかの従来のＭＲＡＭは多層構造のバランスしない複合反強磁性領域であるビット磁性領域１５を含む。ビット磁性領域１５及び基準磁性領域１７はトンネル障壁１６の反対側に、この障壁に隣接して位置する。ＭＴＪＤの抵抗は、ビット磁気モーメントと基準磁気モーメントの相対方向によって決まる。ビット磁気モーメントはビット磁性領域１５がトンネル障壁１６に隣接する部分に位置する。基準磁気モーメントは基準磁性領域１７がトンネル障壁１６に隣接する部分に位置する。磁気モーメントは強磁性材料の物理特性である。トンネル障壁に直接隣接する、領域１５または１７の磁性材料及び磁気分極の方向の相対角度により、ハイ（ｈｉｇｈ）状態またはロー（ｌｏｗ）状態が決定される。本明細書に記載する実施形態では、ビット磁性領域は強磁性自由領域であり、ビット磁気モーメントが印加磁界の下で自由に回転することを意味する。ビット磁気モーメントは、本明細書において「ビット磁化容易軸（ｂｉｔ ｅａｓｙ ａｘｉｓ）」として知られる磁化軸に沿った印加磁界があれば、必ず２つの安定した方向（状態）を有し、この磁化容易軸は磁性材料の堆積時及びＭＲＡＭアレイ３の磁性領域１５の形成時に決まる。ビット磁化容易軸に直交する軸は「磁化困難軸（ｈａｒｄ ａｘｉｓ）」として知られる。
図２を参照すると、従来のビット磁性領域１５を含む本発明の実施形態による、ＭＲＡＭデバイス７１を含むＭＲＡＭアレイ４の一部の簡易平面図が示されている。ＭＲＡＭデバイス７１は図１を参照して説明される構造を有し、詳細に説明すると、ＭＲＡＭデバイス７１のビット磁性領域１５はビット磁気モーメント４１を有する従来構造である。ビット磁性領域１５は、図２のＭＲＡＭ４において基本的に円形を有するものとして示されているが、別の構成として楕円のような形で、アスペクト比が１よりもかなり大きい別の形を有することができる。ビット磁気モーメント４１は、書き込み導電体、すなわちこの例ではワードライン２０に基本的に平行な方向の異方性のビット磁化容易軸５９に沿って配向する。ＭＲＡＭデバイス７１に関する説明を簡単にするために、図示のように全ての方向はｘ及びｙ座標系１００と、そして時計回り回転方向９４及び反時計回り回転方向９６を基準とするものとする。ＭＲＡＭ４では、ワード電流６０が正のｘ方向に流れる場合に正であると定義され、デジット電流７０が正のｙ方向に流れる場合に正であると定義される。ワードライン２０及びデジットライン３０の目的は、ＭＲＡＭデバイス１０内に印加磁界を形成することである。正のワード電流６０は、周辺ワード磁界ＨW８０を誘起し、正のデジット電流７０は、周辺デジット磁界ＨD９０を誘起する。ワードライン２０が素子の平面内でＭＲＡＭデバイス１０の上方に位置するので、正のワード電流６０に対応してＨW８０はＭＲＡＭデバイス１０に対して正のｙ方向に印加される。同様に、デジットライン３０が素子の平面内でＭＲＡＭデバイス１０の下方に位置するので、正のデジット電流７０に対応してＨD９０はＭＲＡＭデバイス１０に対して正のｘ方向に印加される。ここで、正の電流の流れ及び負の電流の流れの定義は任意であり、本明細書では例示のために定義していることを理解されたい。電流の流れを反転させるのは、ＭＲＡＭデバイス１０内に誘起される磁界の方向を変えるためである。電流によって誘起される磁界の作用はこの技術分野の当業者には公知であるので、ここでは、これ以上説明しないこととする。情報はビット磁性領域１５に従来の方法で記憶され、この際、ワードライン２０及びデジットライン３０を同時に使用して印加磁界を生成し、この磁界によってビット磁気モーメントをビット磁化容易軸に沿った２つの方向のうちの適切な一つの方向に切り替える。
図３を参照すると、単層のビット磁性領域１５を有する通常の従来のＭＲＡＭデバイス７１のビット磁気モーメント４１の方向を切り替えるために必要な印加磁界の特徴を表わすグラフが示されている。グラフの水平軸ＨHARDは磁化困難軸方向の印加磁界成分の大きさを示し、グラフの垂直軸ＨEASYは磁化容易軸方向の印加磁界の大きさを示している。印加磁界が作用する磁界領域３１５が存在し、この磁界領域は切り替え（スイッチング）限界３０５の外側に位置し、この外側では、ビット磁気モーメント４１の方向が、ＭＲＡＭアレイ４の内の良品としての全てのＭＲＡＭデバイス７１において確実に切り替わる。同様に、印加磁界が作用する磁界領域３２０が存在し、この磁界領域は切り替えが生じない（非スイッチング）限界３１０の内側に位置し、この内側では、ビット磁気モーメント４１の方向が、ＭＲＡＭアレイ４の内の良品としての全てのＭＲＡＭデバイス７１において切り替わらないことが保証される（ＭＲＡＭデバイス７１に対して実験を１回だけ行うと必ず、限界３０５，３１０は重なって一つの線になる）。磁界領域３１５，３２０は従来の星状の形を有する。情報はビット磁性領域１５から基準磁性領域１７を使用して読み出すが、これについては図１３〜２２を参照しながら以下に詳細に説明する。
図４を参照すると、ＭＲＡＭデバイス７２を含むＭＲＡＭアレイ５の一部の断面図が示されており、この構造は、本明細書において図４〜１３を参照して詳細に記載されるサブチェンコ（Ｓａｖｔｃｈｅｎｋｏ）の書き込み技術を利用した本発明の実施形態に基づいている。ＭＲＡＭデバイス７２は図１を参照して記載される構造を有し、詳細に説明すると、ビット磁性領域１５は少なくとも３層を含み、かつ図４〜１３を参照して説明されるような磁気モーメントを有する（基準磁性領域１７については図１４〜２５を参照しながら以下に更に詳細に記載する）。この例におけるビット磁性領域１５は、２つの強磁性層４５及び５５間に反強磁性結合スペーサ層６５を挟む構成の３層構造を有し、所謂、複合反強磁性（以後、ＳＡＦと呼ぶ）層として知られる構造を形成する。反強磁性結合スペーサ層６５は厚さ４６を有し、強磁性層４５及び５５はそれぞれ厚さ４２及び５１を有する。
反強磁性結合スペーサ層６５は、好適には、ルテニウム（Ｒｕ），オスミウム（Ｏｓ），レニウム（Ｒｅ），クロム（Ｃｒ），ロジウム（Ｒｈ），銅（Ｃｕ），ニオビウム（Ｎｂ），モリブデン（Ｍｏ），タンタル（Ｔａ），タングステン（Ｗ），イリジウム（Ｉｒ），バナジウム（Ｖ）の元素群のうちの少なくとも一つ、または、それらの組み合わせを含み、それ自体が反強磁性材料であるのではなく、ＳＡＦ層に反強磁性のような特性を生じさせるために必須の結合層である。さらに、強磁性層４５，５５は、ニッケル（Ｎｉ），鉄（Ｆｅ），コバルト（Ｃｏ）の元素群のうちの少なくとも一つ、またはそれらの組み合わせを含む。ここで、ビット磁性領域１５が３層構造以外の複合反強磁性層材料構造を含むことができ、本実施形態において３層構造を使用することが単に例示目的であることを理解されたい。例えば、このような複合反強磁性層材料構造は、強磁性層／反強磁性結合スペーサ層／強磁性層／反強磁性結合スペーサ層／強磁性層から成る５層積層構造を含むことができる。強磁性層の数はＮと表わすことができる。
強磁性層４５，５５は磁気モーメント５８及び５３をそれぞれ有し（図５参照）、これらのモーメントはそれぞれベクトル値Ｍ1及びＭ2を有する。ビット磁性領域１５の書き込み状態はトンネル障壁１６に隣接する磁気モーメント５８により決まる。サブチェンコの書き込み技術を説明するために、磁気モーメント５８及び５３の結果として生じるベクトルである正味の磁気モーメント４０も定義する。磁気モーメント５８，５３は通常、反強磁性結合スペーサ層６５が結合することにより反平行に配向する。反強磁性結合は、ＭＲＡＭデバイス７２の複数の層の静磁場によっても生じる。従って、スペーサ層６５は必ずしも、２つの強磁性層４５，５５間の強磁性結合を打ち消す以上の余分の反強磁性結合を生じさせる必要は無いので、ＡｌＯのような絶縁体、またはＴａ或いはＣｕのような導電体とすることができる。
ＭＲＡＭデバイス７２の２つの強磁性層４５，５５の磁気モーメント５８，５３は、２つの強磁性層４５，５５が異なる厚さ、または材料を有することによりΔＭ＝（Ｍ2−Ｍ1）で表わされる正味の磁気モーメント４０を生じさせることができる。サブチェンコの書き込み技術の場合、この３層構造がほぼバランスする。すなわち、印加磁界が無い場合にΔＭが極めて小さいか、またはゼロとなる。ビット磁性領域１５の３層構造の磁気モーメントは印加磁界に対して自由に回転する。ゼロ磁界では、トンネル障壁１６に隣接する磁気モーメントであるビット磁気モーメント５８は磁化容易軸に沿った２つの磁気分極方向のうちの一つの方向に安定する。
ＭＲＡＭデバイス７２を流れ、ビット磁気モーメント５８の方向を読み出すために使用する測定電流はトンネル磁気抵抗によって変化し、このトンネル磁気抵抗はビット磁気モーメント５８及び基準磁性領域１７の基準磁気モーメントの向き及び大きさにより主として決定される。これらの２つの磁気モーメントが平行である場合、ＭＲＡＭデバイスの抵抗は低くなり、そして電圧バイアスによってＭＲＡＭデバイス７２に相対的に大きな測定電流が流れることになる。この状態が「１」と定義される。これらの２つの磁気モーメントが反平行である場合、ＭＲＡＭデバイスの抵抗は高くなり、印加電圧バイアスによってデバイスに相対的に小さな測定電流が流れることになる。この状態が「０」と定義される。ここで、これらの定義は任意であって逆にすることも可能であるが、この例では例示のために使用していることを理解されたい。従って、磁気抵抗メモリでは、データの記憶は、領域１７に対する領域１５の磁気モーメントを、磁化容易軸５９に沿った平行方向及び反平行方向のうちのいずれか一つの方向に配向させる磁界を印加することにより行ない、書き込み状態の読み出しは、基準磁気モーメントに対するビット磁気モーメントの方向によって変化する抵抗測定値に依存する（この同じ動作は、本明細書に記載するＭＲＡＭデバイスの全てに対して当てはまる）。
ＭＲＡＭデバイス７２への書き込み方法は、この技術分野の当業者には公知のほぼバランスしているＳＡＦの３層構造の「スピンフロップ（ｓｐｉｎ−ｆｌｏｐ）」現象を利用している。ここで、「ほぼバランスしている」という表現は、Ｍ１及びＭ２が互いの大きさに対して１０％以内の大きさとなっている様子を指している。「スピンフロップ」現象によって印加磁界の合計磁気エネルギーが小さくなるが、これは複数の強磁性層の磁気モーメントを、これらのモーメントが印加磁界方向にほぼ直交するが、依然としてほぼ互いに反平行となるように、回転させることにより生じる。印加磁界の方向への各磁気モーメントの小さな偏向と組み合わされた回転、即ち「フロップ」が、合計磁気エネルギーの減少の原因として説明することができる。
反強磁性結合層がこの例の３層構造の２つの強磁性層の間に示されているが、これらの強磁性層は、静磁場または他の構造のような他の手段を通して反強磁性結合することができることを理解されたい。例えば、セルのアスペクト比を小さくして５以下にする場合、これらの強磁性層は磁区構造が閉じる静磁フラックス・クロージャにより反平行結合する。
ＭＲＡＭデバイス７２は３層構造を有することが好ましく、この構造は１〜５の範囲の長さ／幅比によって特徴付けられる非円形の形を有する。ここで、ＭＲＡＭデバイス７２のビット磁性領域１５は正方形、楕円形、矩形または菱形のような他の形状を有するものとすることができるが、簡単のために円形の場合を示している。
また、ＭＲＡＭアレイ５の製造中において、各連続層（すなわち３０，５５，６５など）は連続して堆積するか、または形成し、各ＭＲＡＭデバイス７２は、この半導体分野において公知の技術のいずれかにおける選択成長、フォトリソグラフィ処理、エッチングなどにより形成することができる。少なくとも強磁性層４５及び５５の堆積中に、磁界を印加してビット磁化容易軸を設定する。この印加磁界によって、磁気モーメント５３及び５８にとっての好適な異方性軸が形成される。ビット磁化容易軸５９は、ワードライン２０とデジットライン３０との間の４５°の角度になるように選択される。
図５を参照すると、図３を参照しながら記載される本発明の実施形態によるＭＲＡＭアレイ５の各部分の簡易平面図が示されている。ｘ及びｙ座標系１００、回転方向９４，９６、及びワード電流６０及びデジット電流７０に関する磁界及び方向の定義は図２の場合と同じである。説明を簡単にするために、Ｎが２に等しいとし、ＭＲＡＭデバイス７２が３層構造をビット磁性領域１５に含み、この磁性領域１５は磁気モーメント５３及び５８と、これらに加えて正味の磁気モーメントベクトル４０を有するものとする。また、ビット磁性領域１５の磁気モーメントのみを示している。
ＭＲＡＭアレイ５に対する書き込み方法がどのように作用するかについて示すために、磁気モーメント５３及び５８の好適な異方性軸が負のｘ方向及び負のｙ方向に対して４５°の角度に、そして正のｘ方向及び正のｙ方向に対して４５°の角度に向いていると仮定する。一例として、図５は、磁気モーメント５３が負のｘ方向及び負のｙ方向に対して４５°の角度に向いていることを示している。磁気モーメント５８は磁気モーメント５３に対してほぼ反平行に配向しているので、磁気モーメント５８は正のｘ方向及び正のｙ方向に対して４５°の角度に向いている。この初期配向を使用して書き込み方法の例を示すこととし、これについて説明する。
図６を参照すると、ビット磁性領域１５のＳＡＦの３層構造のスイッチング動作をシミュレートした結果を示すグラフが示されている。シミュレーションでは２つの単一磁区から成る層を使用し、これらの層は、固有の異方性を示すほぼ同じモーメント（ほぼバランスするＳＡＦ）を有し、反強磁性結合し、これらの層の磁化回転の動力学的な性質は良く知られているランダウ−リフシッツ（Ｌａｎｄａｕ−Ｌｉｆｓｈｉｔｚ）方程式により表わされる。ｘ軸はワードライン磁界振幅をエルステッドで表わし、ｙ軸はデジットライン磁界振幅をエルステッドで表わす。磁界は図７に示すパルス列６００として印加される。このパルス列６００はワード電流６０及びデジット電流７０を時間の関数として含む。
図６に示す３つの動作磁界領域が存在する。磁界領域９２ではスイッチングは生じない。ＭＲＡＭが磁界領域９５で動作する場合、直接書き込み方式が実施される。直接書き込み方式を使用すると、ＭＲＡＭデバイスの初期状態を判定する必要はない。その理由は、デバイスの状態は、書き込まれる状態が記憶されている状態と異なるときにのみ切り替わるからである。書き込み状態をいずれにするかはワードライン２０及びデジットライン３０の両方における電流の方向により決定される。例えば、「１」を書き込みたい場合、両方のラインの電流の方向を正とする。「１」が既に素子に記憶されており、「１」を書き込もうとする場合、ＭＲＡＭデバイスの最終状態は「１」を維持し続けることになる。また、「０」が記憶されており、「１」を正の電流によって書き込もうとする場合、ＭＲＡＭデバイスの最終状態は「１」になる。同様な結果が「０」を書き込む場合に得られ、この書き込み動作は、ワードライン及びデジットラインの両方に流れる負の電流を使用することにより行われる。従って、いずれの状態もその初期状態に関係無く、所望の「１」または「０」に適切な極性の電流パルスで書き込むことが出来る。本開示全体を通じて、磁界領域９５における動作を「直接書き込みモード」と定義する。
ＭＲＡＭが磁界領域９７で動作する場合、トグル書き込み方式（ｔｏｇｇｌｅ ｗｒｉｔｉｎｇ ｍｅｔｈｏｄ）が実施される。トグル書き込み方式を使用すると、書き込み前にＭＲＡＭデバイスの初期状態を判定する必要がある。その理由は、この状態は、同じ極性電流パルスがワードライン２０及びデジットライン３０の両方に対して選択される限り、電流の方向に関係なく、ＭＲＡＭデバイスに対する書き込みが行われる度に、切り替わるからである。例えば、「１」が最初に記憶されている場合、デバイスの状態は、一つの正の電流パルス列によって電流がワードライン及びデジットラインを流れた後に「０」に切り替わる。記憶されている「０」状態に対して正の電流パルス列を繰り返すと記憶状態を「１」に戻すことができる。従って、ＭＲＡＭ素子に対する書き込みを行なって、この素子を所望の状態にすることを可能にするために、ＭＲＡＭデバイス７２の初期状態をまず読み出し、そして書き込もうとする状態と比較する。読み出し及び比較には、情報を記憶するバッファ及びメモリ状態を比較する比較器を含む更に別の論理回路が必要となる。次に、記憶状態及び書き込もうとする状態が異なる場合にのみＭＲＡＭデバイス７２に対して書込みを行う。この方式（トグル書き込み方式）の利点の一つは、消費電力が低くなることである。その理由は、異なる状態のビットのみが切り替わるからである。トグル書き込み方式を使用する別の利点は、単極性の電圧のみが必要であり、その結果、小さなサイズのトランジスタを使用してＭＲＡＭデバイスを駆動できることである。本開示全体を通じて、磁界領域９７における動作を「トグル書き込みモード」と定義する。
両方の書き込み方式において、ワードライン２０及びデジットライン３０に電流を供給して磁気モーメント５３及び５８が前に説明した２つの好適な方向のうちの一つの方向に配向することができる。２つの切り替えモードを完全に明らかにするために、磁気モーメント５３，５８及び４０の時間経過に関して説明した特定の例を挙げる。
図８を参照すると、ベクトル図が、ＭＲＡＭデバイス７２において「１」を「０」にパルス列６００を使用して書き込むトグル書き込みモードを示していることがわかる。この図では、時間ｔ0で、磁気モーメント５３及び５８が図５に示す好適な方向に配向している。この配向状態を「１」と定義する。
時間ｔ1では、正のワード電流６０が流れ、これにより、ＨW８０が正のｙ方向に向くように生じる。ＨW８０が正の方向に生じることにより、ほぼバランスする反平行に揃ったＭＲＡＭの３層が「フロップ（ｆｌｏｐ）」し、印加電界方向に対してほぼ９０°の方向に配向する。強磁性層４５と５５との間の有限の反強磁性交換相互作用によって磁気モーメント５３及び５８が磁界方向に小さな角度だけ偏向し、正味の磁気モーメント４０が磁気モーメント５３と５８との間の角度に向き、ＨW８０の向きに揃う。従って、磁気モーメント５３は時計方向９４に回転する。正味の磁気モーメント４０は磁気モーメント５３及び５８のベクトル合計であるので、磁気モーメント５８も時計方向９４に回転する。
時間ｔ2では、正のデジット電流７０が流れ、これにより正のＨD９０が生じる。この結果、正味の磁気モーメント４０は、ＨW８０によって正のｙ方向と、ＨD９０によって正のｘ方向に同時に向くことになり、この結果、正味の磁気モーメント４０がさらに時計方向９４に回転し、この回転は、モーメント４０が正のｘ方向と正のｙ方向との間のほぼ４５°の角度に配向するまで続く。この結果、磁気モーメント５３及び５８もさらに時計方向９４に回転することとなる。
時間ｔ3では、ワード電流６０が遮断され、これによりＨD９０のみが正味の磁気モーメント４０の向きを決めることになり、このモーメントが正のｘ方向に向くようになる。磁気モーメント５３及び５８の両方が、これらのモーメントの異方性の磁化困難軸の不安定ポイントを通過した角度の方向にほぼ向くようになる。
時間ｔ4では、デジット電流７０が遮断され、これにより磁界力が正味の磁気モーメント４０に作用しなくなる。この結果、磁気モーメント５３及び５８は、これらのモーメントのほぼ最も好ましい方向に配向して異方性エネルギーを最小化する。この場合、磁気モーメント５３の好適な方向は正のｙ方向及び正のｘ方向に対して４５°の角度になる。この好適な方向はまた、時間ｔ0での磁気モーメント５３の初期方向から１８０°回転したものであり、「０」と定義される。従って、ＭＲＡＭデバイス７２は「０」に切り替わったことになる。ここで、ＭＲＡＭデバイス７２は、磁気モーメント５３，５８及び４０を反時計方向９６に、ワードライン２０及びデジットライン３０の両方に流れる負の電流を使用して回転させることにより切り替えることもできるが、例示としてこの逆の場合を示していることを理解されたい。
図９を参照すると、ベクトル図が、ＭＲＡＭデバイス７２においてパルス列６００を使用して「０」を「１」に書き込むトグル書き込みモードを示していることがわかる。磁気モーメント５３及び５８に加えて正味の磁気モーメント４０を図示しており、これらのモーメントは前に記載した時間ｔ0，ｔ1，ｔ2，ｔ3及びｔ4の各時間におけるものであり、ＭＲＡＭデバイス１０の状態を「０」から「１」に同じ電流方向及び磁界方向を用いて切り替える機能を示している。従って、ＭＲＡＭデバイス７２の状態に対して、図６の磁界領域９７に対応するトグル書き込みモードで書き込みが行なわれる。
直接書き込みモードの場合、磁気モーメント５３が磁気モーメント５８よりも絶対値が大きいと仮定するので、磁気モーメント４０が磁気モーメント５３と同じ方向を指すが、ゼロ磁界では絶対値が小さくなる。このようにモーメントがバランスしないことにより、合計モーメントを印加磁界の向きに揃えようとする双極子エネルギーが、ほぼバランスしているＳＡＦの対称性を崩すように作用する。従って、スイッチングが所定極性の電流に対応して一つの方向にのみ生じる。
図１０を参照すると、ベクトル図が、ＭＲＡＭデバイス７２においてパルス列６００を使用する直接書き込みモードを使用して「１」を「０」に書き込む例を示していることがわかる。ここでは再度、メモリ状態が最初は「１」であり、磁気モーメント５３が負のｘ方向及び負のｙ方向に対して４５°の方向を向き、磁気モーメント５８が正のｘ方向及び正のｙ方向に対して４５°の方向を向く。正のワード電流６０及び正のデジット電流７０を用いる上述のパルス列に続いて、書き込みが前に記載したトグル書き込みモードと同じ態様で行なわれる。ここで、これらのモーメントが再度、時間ｔ1で「フロップ」するが、結果として生じる角度は、バランスしないモーメントと異方性に起因して９０°から傾くことに注目されたい。時間ｔ4の後、ＭＲＡＭデバイス１０は「０」状態に切り替わり、正味の磁気モーメント４０が所望通りに正のｘ方向及び正のｙ方向に対して４５°の角度に配向する。同様の結果が、「０」を「１」に負のワード電流６０及び負のデジット電流７０のみで書き込む場合に得られる。
図１１を参照すると、ベクトル図が既に記憶されている状態と新規の状態が同じ場合に、直接書き込みモードを使用して書き込みを行う例を示していることがわかる。この例では、「０」が既にＭＲＡＭデバイス７２に記憶されており、次に電流パルス列６００を繰り返して「０」を記憶する。磁気モーメント５３及び５８は時間ｔ1で「フロップ」しようとするが、バランスしない磁気モーメントが印加磁界に逆らうように作用する必要があるので、回転が弱まる。従って、回転して反対の状態から脱するためのエネルギー障壁が追加される。時間ｔ2では、優勢モーメント５３はほぼ正のｘ軸を向き、その初期異方性方向から４５°未満の角度に向く。時間ｔ3では、磁界は正のｘ軸を向く。更に時計回りに回転するのではなく、系は次に、印加磁界に対称なＳＡＦモーメントを変えることにより、そのエネルギーを低くする。劣勢モーメント５８はｘ軸を通り過ぎ、系は、優勢モーメント５３がほぼその初期方向に戻った状態で安定する。従って、時間ｔ4で磁界が無くなると、ＭＲＡＭデバイス７２に記憶された状態は「０」を維持することになる。このシーケンスは図６の磁界領域９５として示される直接書き込みモードのメカニズムを示している。従って、この例では、「０」を書き込むにはワードライン２０及びデジットライン３０の両方に正の電流を流す必要があり、逆に、「１」を書き込むにはワードライン２０及びデジットライン３０の両方に負の電流を流す必要がある。
大きな磁界を印加すると、最終的には、フロップに関連するエネルギー低下は、切り替え（トグル）現象を生じなくしている、バランスしないモーメントの双極子エネルギーにより生じる追加エネルギー障壁を超える。この時点で、切り替え現象が生じ、このスイッチングは磁界領域９７によって表わすことができる。
直接書き込みモードが適用される磁界領域９５を拡大することができる、すなわち時間ｔ3及びｔ4が等しいか、または、できるだけ等しくなるようにする場合にトグルモード磁界領域９７を高磁界側に移動させることができる。この場合、ワード電流６０が流れると、磁界方向はビット異方性軸に対して４５°の角度から始まり、デジット電流７０が流れると、ビット異方性軸に平行になるように移動する。この例は典型的な磁界印加シーケンスと同様である。しかしながら、次には、ワード電流６０及びデジット電流７０がほぼ同時に流れなくなるので、磁界方向はこれ以上回転しない。従って、ワード電流６０及びデジット電流７０の両方を流している状態で正味の磁気モーメント４０が既にその磁化困難軸不安定ポイントを通過するように、印加磁界を十分に大きくする必要がある。トグル書き込みモード現象が生じ難くなってしまうのは、磁界方向が前のように９０°ではなく４５°しか回転しないからである。磁界印加の停止時間ｔ3及びｔ4をほぼ一致させる利点は、磁界の印加時間ｔ1及びｔ2の順番に対する制約を追加しなくてよいことである。従って、複数の磁界をどのような順番でも発生させることができるか、またはほぼ同時に発生させることもできる。
図４〜１３を参照しながら記載した、本明細書ではサブチェンコの書き込み技術と呼ぶ書き込み方法が高い選択性を示すのは、ワード電流６０及びデジット電流７０の両方を時間ｔ2と時間ｔ3との間に流すＭＲＡＭデバイスのみが状態を切り替えることになるからである。この特徴を図１２及び１３に示す。図１２は、ワード電流６０が流れず、かつデジット電流７０が流れる時のＭＲＡＭデバイス７２において使用されるパルス列６００を示すタイミンググラフである。図１３は、ＭＲＡＭデバイス７２の状態の該当する挙動を示すベクトル図である。時間ｔ0では、磁気モーメント５３及び５８に加えて正味の磁気モーメント４０が図５に示すように配向する。パルス列６００では、デジット電流７０が時間ｔ1で流れる。この時間の間、ＨD９０によって、正味の磁気モーメント４０が正のｘ方向を向く。
ワード電流６０は全然流れないので、磁気モーメント５３及び５８は、これらのモーメントの異方性の磁化困難軸不安定ポイントを通過する回転を行うことは無い。その結果、磁気モーメント５３及び５８は、デジット電流７０が時間ｔ3で流れなくなるとほぼ最も好適な方向、すなわち、この場合は時間ｔ0での初期方向に再配向する。従って、ＭＲＡＭデバイス７２の状態は切り替わらない。ここで、ワード電流６０が上に記載した時間と同様な時間に流れ、かつデジット電流７０が流れない場合には、同じ結果が生じることを理解されたい。さらに、ワード電流６０及びデジット電流７０の両方が大きさを変えずに同時に流れる場合でも、同じ結果が生じることを理解されたい。この特徴によって、アレイの中の一つのＭＲＡＭデバイスのみが切り替わり、同時に他のデバイスはその初期状態を維持することになる。この結果、不所望のスイッチングを防止することができ、かつビットエラーレートを最小化することができる。従って、図２及び３を参照しながら記載したＭＲＡＭデバイス７１に対して使用する手法と同様な手法においては、ＭＲＡＭデバイス７２にスイッチングが生じない値、すなわち印加磁界ビット磁気モーメントがビット磁化容易軸５９の一方の安定方向から他方の安定方向に回転しないことが保証される印加磁界値から成る領域が存在する。これらの値から成る領域は図６を参照しながら記載した磁界領域９２に対応するが、実用上利用できるように分布させたＭＲＡＭの非スイッチング磁界領域のサイズは、製造にばらつきがあるために一つのデバイスに関してシミュレートした磁界領域の例示として示したサイズよりもわずかに小さくなることを理解されたい。図３に示す従来の非スイッチング磁界領域とは対照的に、ビット磁気モーメントをスイッチングするサブチェンコ技術を使用するＭＲＡＭデバイスは、２つの直交電流ラインのうちの一つの電流ラインのみによって生成される磁界に対する感度がかなり小さい。
図１４を参照すると、本発明の実施形態によるメモリアレイ６の一部の断面図が示されており、この部分はＭＲＡＭデバイス７３を含み、この場合、ビット磁性領域１５は本明細書において図２及び図４〜６を参照しながら記載した構造のうちのいずれか一つの構造を有する。また、ＭＲＡＭデバイス７３の基準磁性領域１７は基準磁気モーメントを生成する磁化固定層であり、この層は、トンネル障壁１６を形成する電気絶縁材料に隣接する強磁性層８１及び強磁性層８１に隣接する反強磁性層８２を含む。反強磁性層８２は、鉄−マンガン合金、イリジウム−マンガン合金、または白金−マンガン合金のような反強磁性材料を含むことが好ましい。強磁性層８１は、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）のうちの少なくとも一つ、またはこれらの組合せを含む。
図１５〜１８を使用してＭＲＡＭデバイス７３の書き込み動作について記載する。図１５を参照すると、本発明の本実施形態によるＭＲＡＭデバイス７３の平面図が示されている。ビット磁性領域１５は、説明を明瞭にするために１よりもかなり大きいアスペクト比を有するものとして示し、図２を参照しながら記載したＭＲＡＭデバイス７１の従来のビット磁性領域１５、または図４〜６を参照しながら記載したＭＲＡＭデバイス７２のサブチェンコ・ビット磁性領域１５に対応し、さらに、２つの安定値を示すビット磁気モーメントが配向することになるビット磁化容易軸１４３５を生じさせる。ここで、ビット磁化容易軸１４３５を生じさせる異方性を実現するためには他の方法があることを理解されたい。基準磁性領域１７は、形状異方性を低減するために小さいアスペクト比を有し、ビット磁化容易軸１４３５方向の印加磁界の一成分１４１０がゼロの絶対値を示すときにビット磁化容易軸１４３５にほぼ直交する基準磁気モーメント１４３０を有する。低アスペクト比は０．８〜１．２であることが好ましいが、１に近い他の値、すなわち０．６〜１．４とすることもできる。ビット磁化容易軸１４３５の方向に向いている印加磁界がゼロの大きさである場合に基準磁気モーメント１４３０が配向すると、本明細書では基準磁気抵抗１５１０として特定される磁気抵抗が生じる。印加磁界が無い条件の下で基準磁気モーメント１４３０が（容易軸に）ほぼ直角に配向する状態は、基準磁性領域１７の形成中にこの技術分野の当業者に公知の方法により設定される。図１５に示す例のビット磁気モーメントの方向１４２５は「０」状態と定義される。図１６を参照すると、ＭＲＡＭデバイス７３の磁気抵抗対と、加磁界のビット磁化容易軸１４３５方向の成分との関係を表わすグラフが図１５に描かれた例に対応して示されている。印加磁界のビット磁化容易軸１４３５方向の成分１４１０が、ビット磁性領域１５の特定の実施形態に関連する非スイッチング磁界領域の内部に位置する感度値を示す場合（例えば、図３を参照しながら記載した磁界領域３２０及び図６を参照しながら記載した磁界領域９２）、基準磁気モーメントは印加磁界によって１４４０の位置まで回転し、ＭＲＡＭデバイス７３の磁気抵抗は基準磁気抵抗１５１０から、基準磁気抵抗１５１０よりも小さい磁気抵抗の第１感度値１５２０に変化する。これは、回転した基準磁気モーメント１４２５のビット磁化容易軸１４３５方向の成分の方向が、「０」状態のビット磁気モーメントの方向１４４０と反対であるからである。磁気抵抗のこの変化は負の符号を有する。
図１７を参照すると、本発明の本実施形態によるＭＲＡＭデバイス７３の別の平面図が示されている。この例では、ビット磁気モーメントの方向１６２５が「１」状態に定義されることを除いて、全てが図１５を参照しながら記載したものと同じである。図１８を参照すると、ＭＲＡＭデバイス７３の磁気抵抗と、印加磁界のビット磁化容易軸１４３５方向の成分との関係を表わすグラフが図１７に描かれた例に対応して示されている。次に、印加磁界のビット磁化容易軸１４３５方向の成分１４１０が感度値を示す場合、基準磁気モーメントは印加磁界によって１４４０の位置まで回転し、ＭＲＡＭデバイス７３の磁気抵抗は基準磁気抵抗１５１０から、基準磁気抵抗１５１０よりも大きい磁気抵抗の第２感度値１７２０に変化する。これは、回転した基準磁気モーメント１４２５のビット磁化容易軸１４３５方向の成分の方向が、「０」状態のビット磁気モーメントの方向１４４０と一致するからである。磁気抵抗のこの変化は正の符号を有する。
読み出し動作の場合の印加磁界は、基準磁気モーメント１４３０のピン力に関連して設計され、決められるので、印加磁界の感度値を使用する場合、ビット磁気モーメントの状態（方向）は、ＭＲＡＭデバイス７３の磁気抵抗の基準磁気抵抗１５１０からの変化によって確実に示される。一般的に、基準磁気モーメント１４３０のピン力は、反強磁性層８２及び強磁性層８１に用いる材料及び形成プロセスパラメータを選択することによって、従来の「固定」基準磁気モーメントのピン力よりも小さくすることができるので、印加磁界が選択感度値を示すときに（すなわち、非スイッチング磁界領域３２０（図３），９２（図６））、基準磁気モーメントが十分に回転してトンネル障壁１６の磁気抵抗の符号変化を確実に生じさせる。このように信頼性の高い発明について記載してきたが、この発明によれば、先行技術のＭＲＡＭにおいて行なわれているような記憶ビット磁気モーメントの状態を外部基準を使用して判定することに関連して生じる問題を回避することができる。ＭＲＡＭデバイス７３は、図４〜１３を参照しながら記載したように、ビット磁性領域１５に関してサブチェンコ技術を使用して具体化するのが好ましい。これは、読み出し動作中の一定の印加磁界に対するサブチェンコ技術によるビット磁気モーメントの感度が従来技術の場合よりも低いからである。ここで、ワードライン２０及びデジットライン３０がビット磁化容易軸１４３５に対して４５度の角度の方向に向いていることが好ましいサブチェンコ技術の場合、電流は読み出し動作中に電流ライン２０及び３０のいずれか、または両方に流れて磁界の一成分が磁化容易軸に沿った方向に向くようにしていることを理解されたい。しかしながら、ビット磁気モーメントは印加磁界に応答して新規の方向に向くように切り替わらない。その理由は、図８〜１１を参照しながら記載したように、特定のパルス列がビット磁気モーメントを切り替えるのに必要であるからである。サブチェンコ技術をビット磁性領域１５及び書き込み動作に使用する場合の第１の別の手法では、ワードライン２０及びデジットライン３０のうちの一方のみを活性化して印加磁界を生成するが、この磁界はビット磁化容易軸１４３５の方向に十分な大きさを有して確実な読み出し動作を可能にする。第２の別の手法では、ビット磁化容易軸１４３５に直交する別の読み出しライン（第３電流ライン）を各ＭＲＡＭデバイス７３に対応する形で設けることができるので、読み出しラインの電流によってのみ生成される印加磁界は、ビット磁化容易軸１４３５に沿った２つの方向のうちの一つ方向にその磁界のほぼ全てを有する。ワードライン２０及びデジットライン３０に関しては、読み出しラインは、磁界が印加される基準磁性領域１７に近接しているだけでよい。
図１９を参照すると、本発明の実施形態によるメモリアレイ７の一部の断面図が示されており、この部分はＭＲＡＭデバイス７４を含み、この場合、（ＭＲＡＭデバイス７４に関して）ビット磁性領域１５が本明細書において図２及び図４〜６を参照しながら記載した構造のうちのいずれか一つの構造を有する。ＭＲＡＭデバイス７４の基準磁性領域１７は、トンネル障壁１６を形成する電気絶縁材料に隣接する複合反強磁性（ＳＡＦ）層８３を含み、さらにＳＡＦ３層構造８３に隣接する固定反強磁性層５７を含む。ＳＡＦ３層構造８３は３層、すなわち強磁性層４６、反強磁性結合層６６（更に簡単に結合層６６とも呼ぶ）及び強磁性層５６を含む。これらの３つの層４６，６６，５６は、図４を参照しながら記載したＭＲＡＭデバイス７２を構成する層４５，６５，５５に対して選択したそれぞれ同じ材料から選択される材料を含むことが好ましい。反強磁性固定層５７は、鉄−マンガン合金、イリジウム−マンガン合金、または白金−マンガン合金のような反強磁性材料を含む。ＭＲＡＭデバイス７４の読み出し動作はＭＲＡＭデバイス７３の読み出し動作と同じである。図１５〜１８を参照すると、ビット磁性領域１５はアスペクト比が１．５〜３．０であることが好ましいが、１よりも大きい値であればどのような値であってもよく、図２を参照しながら記載したＭＲＡＭデバイス７１の従来のビット磁性領域１５、または図４〜６を参照しながら記載したＭＲＡＭデバイス７２のサブチェンコ・ビット磁性領域１５に対応し、さらに２つの安定値を示すビット磁気モーメントが配向することになるビット磁化容易軸１４３５を生じさせる。ここで、ビット磁化容易軸１４３５を生じさせる異方性を実現するためには他の方法があることを理解されたい。基準磁性領域１７は、形状異方性をゼロ近くにまで低減するために１に近い低アスペクト比（上述したように）を有し、ビット磁化容易軸１４３５方向の印加磁界の一成分１４１０がゼロの絶対値を示すときにビット磁化容易軸１４３５にほぼ直交する基準磁気モーメント１４３０を有する。
読み出し動作に関する印加磁界は、基準磁気モーメント１４３０の回転反力に関連して設計され、決められるので、ビット磁性領域１５の特定の実施形態に関連する非スイッチング磁界領域（例えば、図３を参照しながら記載した磁界領域３２０（図３），及び図６を参照しながら記載した磁界領域９２（図６））内に位置する印加磁界の感度値を使用する場合、ビット磁気モーメントの状態（方向）は、ＭＲＡＭデバイス７３の磁気抵抗の基準磁気抵抗１５１０からの変化の符号によって確実に示すことができる。ＭＲＡＭデバイス７４に関する本実施形態では、反強磁性固定層５７を設けるための材料及びプロセス実施ステップは、大きなピン力を有する層が形成できるように設計され、用いられる層５７はピン力が大きい層である。基準磁気モーメント１４３０の回転反力は、ＳＡＦ３層構造８３に用いる材料及び形成プロセスパラメータを選択することによって従来の「固定」基準磁気モーメントの回転力よりも小さくすることができる。この選択においては、弱い反強磁性結合層６６を設計し、設けるか、強磁性層４６，５６のモーメントがバランスしないようにこれらの層を設計し、設けるか、或いは、これらの２つの特徴を何らかの形で組み合わせて設計し、実施して、層５６の磁気モーメントを固定したままの状態で層４６の磁気モーメント（基準磁気モーメント１４３０）が印加磁界（検知磁界）に応答して回転するようにする。このように信頼性の高い発明について記載してきたが、この発明によれば、先行技術のＭＲＡＭにおいて行なわれているような記憶ビット磁気モーメントの状態を外部基準を使用して判定することに関連して生じる問題を回避することができる。ＭＲＡＭデバイス７４は、図４〜１３を参照しながら記載したように、ＭＲＡＭデバイス７３に関して記載したのと同じ理由により、ビット磁性領域１５に対してサブチェンコ技術を使用して具体化するのが好ましい。従って、ＭＲＡＭデバイス７３の場合のように、ビット磁性領域１５及び書き込み動作に用いる技術に依存する形で、ワードライン２０及びデジットライン３０のいずれか、または両方を使用して、記憶されているビット磁気モーメントを読み出すために使用する印加磁界を生成するか、またはこの目的のために第３ラインを追加することができる。
図２０〜２２を参照すると、ＭＲＡＭデバイス７５の平面図が図２０に示され、印加磁界値対磁気抵抗トンネル接合７５の磁気抵抗値の関係を表わすグラフが図２１及び２２に示されている。ＭＲＡＭデバイス７５では、ビット磁性領域１５は本発明の実施形態による、本明細書において図２及び図４〜６を参照しながら記載した構造のうちのいずれか一つの構造を含む。ＭＲＡＭデバイス７５の基準磁性領域１７は、ＭＲＡＭデバイス７４の基準磁性領域１７に関して図１９に示す構造と同じ縦型層構造を有し、この場合、層４６，６６，５６，５７はＭＲＡＭデバイス７４の第１バージョンの場合のように設計され、設けられる。ビット磁性領域１５はビット磁化容易軸１４３５を有する。ＭＲＡＭデバイス７５は、ＭＲＡＭデバイス７４とは、基準磁性領域１７が１よりもかなり大きいアスペクト比を有し、長軸１９３０がビット磁化容易軸１４３５に平行になっている点が異なる。ＭＲＡＭデバイス７５のＳＡＦ３層構造８３は、ＭＲＡＭデバイス７４のＳＡＦ３層構造と同様に、強磁性層５６（固定層５６として知られる）に固定磁気モーメント１９１０を有し、このモーメントはビット磁化容易軸１４３５にほぼ直角に配向する。しかしながら、基準磁気モーメント（トンネル障壁１６に隣接する強磁性層４６の）は、基準磁性領域１７の異方性によって２方向のうちの一方向に傾いて、トンネル障壁１６に隣接する基準磁気モーメントが２つの安定方向１９２０，１９２５を有するようになる。これらの安定方向（または安定状態）１９２０，１９２５は、ビット磁化容易軸１４３５に直交する方向に対してほぼ同じ角度をなす。基準磁性領域１７は図２０に、ビット磁性領域１５よりも小さいアスペクト比を有するものとして示されるが、このような構成である必要はない。同じ形または異なる形を含む領域１５及び１７の種々の形の差を利用することができる。基準磁気モーメントがビット磁化容易軸１４３５に直交する方向から回転する角度は、基準磁気モーメントの回転反力（図１４〜１８を参照しながら上述したように）及びビット磁化容易軸１４３５に平行な方向の強磁性層４６の異方性によって決まる。異方性は図２０に示すような形状異方性とすることができるが、別の構成として、誘起磁化異方性として知られ、勿論ＭＲＡＭデバイス７５の設計中に決まる特性である材料特性により形成することができる。従って、形は１を含むどのようなアスペクト比も有することができる。
ここで、ビット磁化容易軸１４３５の方向の基準磁気モーメントの成分が、磁性領域１５のトンネル障壁１６に隣接するビット磁気モーメントの方向と反対の方向を有する場合、ＭＲＡＭデバイス７５の磁気抵抗は、ビット磁化容易軸１４３５の方向の基準磁気モーメントの成分が磁性領域１５のトンネル障壁１６に隣接するビット磁気モーメントの方向と一致する方向を有する場合よりも高くなることを理解されたい。基準磁気モーメントには２つの安定方向１９２０，１９２５があるが、これらの方向は外部からの影響または熱の影響を受けて、一方の状態から他方の状態に変化し易い。従って、印加磁界の一つの感度値を或る環境において使用して、ビット磁気モーメントの方向を磁気抵抗の絶対値を読み取ることによって判断することができるが、ビット磁性領域１５の極性を読み取る更に好適な方法では、少なくとも第１極性に対応する、次に第２極性に対応する感度値を有する印加磁界を使用する。この方法では、印加磁界はビット磁性領域１５の特定の実施形態に関連する非スイッチング磁界領域（例えば、図３を参照しながら記載した磁界領域３２０（図３），及び図６を参照しながら記載した磁界領域９２（図６））の内部に位置する感度値に設定されるが、十分に大きいので基準磁気モーメントの方向を方向１９２０と１９２５との間で変化させることができる。この方法によって、ビット磁気モーメントの方向をＭＴＪＤの磁気抵抗変化の符号を判定することにより確実に通知することができる。例えば、磁性領域１５のトンネル障壁１６に隣接するビット磁気モーメントが図２０に示す方向１９５０を有し、かつワードライン２０及びデジットライン３０（図１９）の電流または電流群によって生成され、ビット磁化容易軸１４３５に沿った逆方向の成分（図２１及び２２にＨ+として示される）を有する磁界が印加される場合、基準磁気モーメントが方向１９２０（図２０）を向いていたとすると、磁気抵抗は図２１のグラフのポイント２００５の磁気抵抗からポイント２０１０の磁気抵抗にまで上昇するが、基準磁気モーメントが既に方向１９２５（図２０）を向いていたとすると、グラフのポイント２０１５の磁気抵抗から大きくは変化しない。次にビット磁化容易軸１４３５に沿って方向１９５０と同じ方向を向いた成分（図２１及び２２にＨ-として示される）を有する磁界が印加される場合、基準磁気モーメントが既に方向１９２５（図２０）を向いていたとすると、磁気抵抗は図２１のグラフのポイント２０１０の磁気抵抗（ＲMIDとＲHIとの間）からグラフのポイント２０２０の磁気抵抗（ＲMIDとＲLOとの間）にまで下降する。この例では、ビット磁気モーメントが図２０に示す方向１９５０と反対の方向を有し、同じ磁界シーケンスを印加すると、磁気抵抗は図２２のグラフに示すように、読み出し動作が始まる前に基準磁気モーメントがどの状態にあったかに関係なく、ポイント２０２０の低い値（ＲMIDとＲLOとの間）からポイント２０１０の高い値（ＲMIDとＲHIとの間）に変化する。これらのグラフ（図２１及び２２）から、ビット磁気モーメントの方向１９５０はＭＲＡＭデバイス７５の磁気抵抗の変化の方向から判断することができることが分かる。従って、ＭＲＡＭデバイス７３，７４の場合のように、ビット磁性領域１５及び書き込み動作に用いる技術に依存する形で、ワードライン２０及びデジットライン３０のうちの一方または両方を使用して、記憶されているビット磁気モーメントを読み出すために使用する印加磁界を生成するか、または第３ラインをこの目的のために追加することができる。
図２３を参照すると、本発明の実施形態によるメモリアレイ８の一部の断面図が示されており、この部分はＭＲＡＭデバイス７６を含み、この場合、ビット磁性領域１５が本明細書において図２及び図４〜６を参照しながら記載した構造のうちのいずれか一つの構造を有する。また、ＭＲＡＭデバイス７６の基準磁性領域１７はピン止めされない強磁性層８５であり、この強磁性層８５は、トンネル障壁１６を形成する電気絶縁材料に隣接する。強磁性層８５は、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）のうちの少なくとも一つ、またはこれらの組合せを含み、そしてプロセスを使用してほぼ１（好適には１．３未満）のアスペクト比で、かつ図２４の基準磁性領域１７の平面図に示すような渦磁場を生成する厚さ８４の形を有するように設けられる。従って、基準磁性領域１７は渦中心２３２０を基準磁性領域１７の中心に有し、印加磁界が無い場合には正味の磁気モーメントがゼロになり、ＭＲＡＭデバイス７６は、本明細書において基準磁気抵抗として定義される磁気抵抗を有する。ビット磁性領域１５のビット磁化容易軸に沿ったビット磁気モーメント２３１５も図２４に示す。ＭＲＡＭデバイス７６に対する読み出し動作の間、ビット磁化容易軸に沿って印加される磁界により、渦中心２３２０が図２５に示すように、ビット磁化容易軸に直交する方向に移動し、正味の磁気モーメントが基準磁性領域１７に生じる。印加磁界がビット磁化容易軸に対して或る角度を有する場合、渦中心は正味の印加磁界の方向に対して９０度の方向に移動する。しかしながら、結果は依然として同様である。例えば、磁界がビット磁化容易軸に対して４５度の方向に向いているワードライン２０またはデジットライン３０により生成されると、ワードライン２０またはデジットライン３０のうちの一方を使用して読み出し動作を実行し、ビット磁性領域１５の状態をサブチェンコ技術を使用して読み出す場合に通常観察されるように、渦中心は印加磁界の方向に移動し、一成分が、記憶されているビット磁気モーメントと方向が反対または一致する形でビット磁化容易軸に沿って生じる。印加磁界が渦領域内にあって、かつビット磁性領域１５に用いる技術に関連する非スイッチング磁界領域内にある限り、ビット磁気モーメント２３１５の方向は確実に、ＭＲＡＭデバイス７６の磁気抵抗の基準磁気抵抗からの変化の符号によって示すことができ、かつビット磁気モーメント２３１５は切り替わらない。渦領域は複数の印加磁界値から成る領域であり、この領域内では、渦中心の移動は可逆であってヒステリシスを示すことがなく、かつ印加磁界の成分に直線的に応答する。
上に記載した実施形態について更に包括的な形で説明すると、基準磁性領域１７の基準磁気モーメント及びその磁化状態を、ビット磁性領域１５に使用する技術に関連する非スイッチング磁界領域に一つの値を有する印加磁界によって変えることができる、ということである。これにより、自由層の配向状態を、基準磁気モーメントを所定の方法で変えたときの抵抗の動きによって判断することができる。この技術を使用することにより、各ビットはそのビット自体を参照することができる。これにより、ハイ状態ビット、ロー状態ビット、及び中間状態ビットの間で抵抗を小さく変化させる必要が無くなる。全ビットの状態は、基準層の状態の所定の磁気変化による抵抗変化によって判断することができ（すなわち自己参照）、動作モードにおいて現在行なわれているような外部ビットとの比較の必要が無い。
ここで、本明細書に記載するＭＲＡＭデバイス７１，７２，７３，７４，７５，７６（磁気抵抗トンネル接合素子とも呼ぶ）を含むＭＲＡＭアレイ３，４，５，６，７，８を、ほとんど全てのタイプのマイクロプロセッサまたは信号プロセッサを使用するどのような回路も含むことが可能な光電集積回路、及び状態判定の必要な回路といった広範囲の回路に渡って用いると利点が得られることを理解されたい。その結果、ＭＲＡＭデバイス７１〜７６をメモリを使用するほとんど全ての光電機器に用いると利点が得られる。また、本発明の特徴はＭＲＡＭデバイス７１〜７６の不揮発性であるが、これらのデバイスのサイズ及び速度によって、現在に至るまで不揮発性メモリを必要として来なかった環境においてこれらのデバイスが使用できなくなることは無いことを理解されたい。
以上の明細書の説明において、本発明及び本発明から得られる利点について特定の実施形態を参照しながら記載してきた。しかしながら、この技術分野の当業者であれば、種々の変形及び変更を以下の請求項に示す本発明の技術範囲から逸脱しない範囲において為し得ることを理解できるであろう。従って、明細書及び図面は例示であって本発明を制限するものではないものと考えられるべきであり、そしてこのような変形は全て本発明の技術範囲に含まれるものである。効果、利点、問題解決法、及びこのような効果、利点、または問題解決法をもたらし、またはさらに顕著にさせるすべての要素（群）が、いずれかの請求項または全ての請求項の必須の、必要な、または基本的な特徴、或いは要素であると考えられるべきではない。
この明細書で使用されるように、「備える」、「備えている」という用語、または他のすべてのこれらの変形は包括的な意味を指すものであり、例えば一連の要素を備えるプロセス、方法、製品、または装置がこれらの要素のみを含む、ということではなく、明らかには挙げられていない、またはそのようなプロセス、方法、製品、または装置に固有の他の要素を含むことができる。
本発明をこのような明確で、かつ簡潔な表現で完全な形で記載してきたので、この技術分野の当業者は本発明を理解し、かつ実施することができるものと考える。
本発明の実施形態による、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）デバイスの簡易断面図である。 従来のビット磁性領域を有する本発明の実施形態による、ワードライン及びデジットラインを示すＭＲＡＭデバイスの簡易平面図である。 図２を参照しながら記載したＭＲＡＭデバイスのビット磁気モーメントの方向の切り替えを生じさせる印加磁界の値を示すグラフである。 サブチェンコの書き込み技術を使用する本発明の実施形態によるＭＲＡＭデバイスの簡易断面図である。 図４を参照しながら記載したＭＲＡＭデバイスの簡易平面図であり、ワードライン及びデジットラインを示す。 図４を参照しながら記載したＭＲＡＭデバイスの直接書き込みモードまたはトグル書き込みモードを生じさせる磁界振幅組合せをシミュレートした結果を示すグラフである。 図４を参照しながら記載したＭＲＡＭデバイスのワード電流及びデジット電流を示すタイミング図である。 図４を参照しながら記載したＭＲＡＭデバイスにおいて「１」を「０」に書き込む場合のトグル書き込みモードに関する磁気抵抗ランダムアクセスメモリデバイスの磁気モーメントの回転を示すベクトル図である。 図４を参照しながら記載したＭＲＡＭデバイスにおいて「０」を「１」に書き込む場合のトグル書き込みモードに関する磁気抵抗ランダムアクセスメモリデバイスの磁気モーメントの回転を示すベクトル図である。 図４を参照しながら記載したＭＲＡＭデバイスにおいて「１」を「０」に書き込む場合の直接書き込みモードに関する磁気抵抗ランダムアクセスメモリデバイスの磁気モーメントの回転を示すベクトル図である。 図４を参照しながら記載したＭＲＡＭデバイスにおいて既に「０」である状態に「０」を書き込む場合の直接書き込みモードに関する磁気抵抗ランダムアクセスメモリデバイスの磁気モーメントの回転を示すベクトル図である。 図４を参照しながら記載したＭＲＡＭデバイスにおいてデジット電流のみが流れる場合のワード電流及びデジット電流のタイミング図である。 図４を参照しながら記載したＭＲＡＭデバイスにおいてデジット電流のみが流れる場合の磁気抵抗ランダムアクセスメモリデバイスの磁気モーメントの回転を示すベクトル図である。 本発明の実施形態による、ＭＲＡＭデバイスを含むＭＲＡＭアレイの一部の断面図である。 図１４を参照しながら記載したＭＲＡＭの読み出し動作を説明するために使用する平面図及びグラフである。 図１４を参照しながら記載したＭＲＡＭの読み出し動作を説明するために使用する平面図及びグラフである。 図１４を参照しながら記載したＭＲＡＭの読み出し動作を説明するために使用する平面図及びグラフである。 図１４を参照しながら記載したＭＲＡＭの読み出し動作を説明するために使用する平面図及びグラフである。 本発明の実施形態による、ＭＲＡＭデバイスを含むＭＲＡＭアレイの一部の断面図である。 本発明の実施形態による、図１９を参照しながら記載したＭＲＡＭデバイスの平面図である。 図２０を参照しながら記載したＭＲＡＭデバイスの読み出し動作中の抵抗値を示すグラフである。 図２０を参照しながら記載したＭＲＡＭデバイスの読み出し動作中の抵抗値を示すグラフである。 本発明の実施形態による、ＭＲＡＭデバイスを含むＭＲＡＭアレイの一部の断面図である。 図２３を参照しながら記載したＭＲＡＭデバイスの平面図である。 図２３を参照しながら記載したＭＲＡＭデバイスの平面図である

Claims (4)

  1. 磁気抵抗トンネル接合メモリセルであって、
    磁気抵抗トンネル障壁を形成するように構成される電気絶縁材料と、
    前記電気絶縁材料の一方の側に配置され、印加磁界が無いときにはビット磁化容易軸に沿った方向を向くビット磁気モーメントを有するビット磁性領域と、
    前記電気絶縁材料の反対の側に配置された基準磁性領域であって、前記電気絶縁材料及び前記ビット磁性領域とともに磁気抵抗トンネル接合素子（ＭＴＪＤ）を形成する基準磁性領域と、
    印加磁界を前記ビット磁性領域及び前記基準磁性領域に生じさせる手段とを備え、
    前記基準磁性領域は、低アスペクト比を有し、かつ印加磁界がゼロの大きさを有する場合に前記ビット磁化容易軸にほぼ直交する基準磁気モーメントを有し、ゼロの大きさの印加磁界では前記ＭＴＪＤが基準磁気抵抗を有し、
    前記ビット磁気モーメントの方向は、前記基準磁気モーメントの回転から生じる前記ＭＴＪＤの磁気抵抗の変化の符号によって確実に示され、前記ビット磁気モーメントの方向は、印加磁界が非スイッチング磁界領域内の感度値を有する場合には切り替わらない、磁気抵抗トンネル接合メモリセル。
  2. 磁気抵抗トンネル接合メモリセルであって
    磁気抵抗トンネル障壁を形成するように構成される電気絶縁材料と、
    前記電気絶縁材料の一方の側に配置され、印加磁界が無いときにはビット磁化容易軸に沿った方向を向くビット磁気モーメントを有するビット磁性領域と、
    前記電気絶縁材料の反対の側に配置された基準磁性領域であって、前記電気絶縁材料及び前記ビット磁性領域とともに磁気抵抗トンネル接合素子（ＭＴＪＤ）を形成する基準磁性領域と、
    印加磁界を前記ビット磁性領域及び前記基準磁性領域に生じさせる手段とを備え、
    前記基準磁性領域は２つの安定方向を向く基準磁気モーメントを有し、これらの２つの安定方向は、印加磁界の大きさがゼロの場合にビット磁化容易軸に直交する方向に対してほぼ等しい角度をなし、
    前記ビット磁気モーメントの方向は前記ＭＴＪＤの磁気抵抗の変化の符号によって確実に示され、前記ビット磁気モーメントの方向は、印加磁界が非スイッチング磁界領域内の感度値を示している間は、印加磁界の一成分がビット磁化容易軸に沿って第１方向から第２方向に変化するときに切り替わらない、磁気抵抗トンネル接合メモリセル。
  3. 磁気抵抗トンネル接合メモリセルであって
    磁気抵抗トンネル障壁を形成するように構成される電気絶縁材料と、
    前記電気絶縁材料の一方の側に配置され、印加磁界が無いときにはビット磁化容易軸に沿った方向を向くビット磁気モーメントを有するビット磁性領域と、
    前記電気絶縁材料の反対の側に配置された基準磁性領域であって、前記基準磁性領域は約１の基準磁性領域アスペクト比を有し、かつ印加磁界がゼロのときに正味の磁気モーメントがゼロの渦磁場を形成するために十分な厚さで、ピン止めされない単一の強磁性層を含み、前記電気絶縁材料及び前記ビット磁性領域とともに磁気抵抗トンネル接合素子（ＭＴＪＤ）を形成する基準磁性領域と、
    印加磁界を前記ビット磁性領域及び前記基準磁性領域に生じさせる手段とを備え、
    前記ＭＴＪＤは印加磁界の大きさがゼロの場合に基準磁気抵抗を有し、
    前記ビット磁気モーメントの方向は、ＭＴＪＤの磁気抵抗の前記基準磁気抵抗からの変化の符号によって確実に示され、前記ビット磁気モーメントの状態は、印加磁界が非スイッチング磁界領域及び渦磁場領域内の感度値を有する場合には切り替わらない、磁気抵抗トンネル接合メモリセル。
  4. 磁気抵抗トンネル接合メモリセルであって、
    磁気抵抗トンネル障壁を形成するように構成される電気絶縁材料と、
    前記電気絶縁材料の一方の側に配置され、印加磁界が無いときにはビット磁化容易軸に沿った方向を向くビット磁気モーメントを有するビット磁性領域と、
    前記電気絶縁材料の反対の側に配置された基準磁性領域であって、前記電気絶縁材料及び前記ビット磁性領域とともに磁気抵抗トンネル接合素子（ＭＴＪＤ）を形成する基準磁性領域と、
    印加磁界を前記ビット磁性領域及び前記基準磁性領域に生じさせる電流搬送導電体とを備え、
    前記基準磁性領域は、印加磁界の第１の値及び第２の値に対応する第１の値及び第２の値を少なくとも有する基準磁気モーメントを有し、
    前記ビット磁気モーメントの方向は、印加磁界の前記第１の値及び第２の値に関して行なわれるＭＴＪＤの磁気抵抗の測定によって確実に判断することができ、
    印加磁界の前記第１の値及び第２の値は非スイッチング磁界領域内にあり、この領域内では、前記ビット磁気モーメントの方向は切り替わらない、磁気抵抗トンネル接合メモリセル。
JP2004524584A 2002-07-31 2003-07-11 磁気抵抗ランダムアクセスメモリ Expired - Fee Related JP4833548B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/209,156 2002-07-31
US10/209,156 US6654278B1 (en) 2002-07-31 2002-07-31 Magnetoresistance random access memory
PCT/US2003/021668 WO2004012197A2 (en) 2002-07-31 2003-07-11 Magnetoresistive random access memory with soft magnetic reference layer

Publications (2)

Publication Number Publication Date
JP2005535115A true JP2005535115A (ja) 2005-11-17
JP4833548B2 JP4833548B2 (ja) 2011-12-07

Family

ID=29584066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004524584A Expired - Fee Related JP4833548B2 (ja) 2002-07-31 2003-07-11 磁気抵抗ランダムアクセスメモリ

Country Status (8)

Country Link
US (1) US6654278B1 (ja)
EP (1) EP1525584A2 (ja)
JP (1) JP4833548B2 (ja)
KR (1) KR20050034726A (ja)
CN (1) CN100565701C (ja)
AU (1) AU2003249035A1 (ja)
TW (1) TW200410247A (ja)
WO (1) WO2004012197A2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007105358A1 (ja) * 2006-03-02 2007-09-20 Kyoto University 強磁性ドットのコア回転素子及び強磁性ドットのコア利用情報記憶素子
WO2009157100A1 (ja) * 2008-06-24 2009-12-30 富士電機ホールディングス株式会社 スピンバルブ記録素子及び記憶装置
WO2009157101A1 (ja) * 2008-06-25 2009-12-30 富士電機ホールディングス株式会社 磁気メモリ素子とその駆動方法及び不揮発記憶装置
WO2010007695A1 (ja) * 2008-07-14 2010-01-21 富士電機ホールディングス株式会社 スピンバルブ素子及びその駆動方法並びにこれらを用いる記憶装置
JP2017112375A (ja) * 2015-12-14 2017-06-22 インフィネオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ 磁気抵抗構造を有する磁気センサデバイス、および、磁気抵抗構造を有する磁気センサデバイスのための方法
CN113314666A (zh) * 2020-05-20 2021-08-27 台湾积体电路制造股份有限公司 磁存储器件及其形成方法

Families Citing this family (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3788964B2 (ja) 2002-09-10 2006-06-21 株式会社東芝 磁気ランダムアクセスメモリ
US6870758B2 (en) * 2002-10-30 2005-03-22 Hewlett-Packard Development Company, L.P. Magnetic memory device and methods for making same
US20050013059A1 (en) * 2003-07-15 2005-01-20 International Business Machines Corporation Magnetoresistive sensor with a net magnetic moment
US7911832B2 (en) 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US8755222B2 (en) 2003-08-19 2014-06-17 New York University Bipolar spin-transfer switching
US6980469B2 (en) * 2003-08-19 2005-12-27 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US6987692B2 (en) * 2003-10-03 2006-01-17 Hewlett-Packard Development Company, L.P. Magnetic memory having angled third conductor
WO2005060657A2 (en) * 2003-12-15 2005-07-07 Yale University Magnetoelectronic devices based on colossal magnetoresistive thin films
US6972229B2 (en) 2003-12-23 2005-12-06 02Ic, Inc. Method of manufacturing self-aligned non-volatile memory device
DE102005004126B4 (de) * 2004-02-06 2008-05-08 Qimonda Ag MRAM-Speicherzelle mit schwacher intrinsisch anisotroper Speicherschicht
US7436700B2 (en) * 2004-02-06 2008-10-14 Infineon Technologies Ag MRAM memory cell having a weak intrinsic anisotropic storage layer and method of producing the same
FR2866750B1 (fr) * 2004-02-23 2006-04-21 Centre Nat Rech Scient Memoire magnetique a jonction tunnel magnetique et procede pour son ecriture
JP4031451B2 (ja) * 2004-03-18 2008-01-09 株式会社東芝 半導体集積回路装置
US7102916B2 (en) * 2004-06-30 2006-09-05 International Business Machines Corporation Method and structure for selecting anisotropy axis angle of MRAM device for reduced power consumption
US7072208B2 (en) * 2004-07-28 2006-07-04 Headway Technologies, Inc. Vortex magnetic random access memory
US7356909B1 (en) * 2004-09-29 2008-04-15 Headway Technologies, Inc. Method of forming a CPP magnetic recording head with a self-stabilizing vortex configuration
TWI261912B (en) * 2004-12-01 2006-09-11 Ind Tech Res Inst Magnetic random access memory with reference magnetic resistance and reading method thereof
JP2006185961A (ja) * 2004-12-24 2006-07-13 Toshiba Corp 磁気ランダムアクセスメモリ
US7622784B2 (en) * 2005-01-10 2009-11-24 International Business Machines Corporation MRAM device with improved stack structure and offset field for low-power toggle mode writing
ATE541295T1 (de) * 2005-01-24 2012-01-15 Nxp Bv Magnetisches speichersystem unter verwendung von mram-abtaster
JP2006287081A (ja) * 2005-04-04 2006-10-19 Fuji Electric Holdings Co Ltd スピン注入磁区移動素子およびこれを用いた装置
US9812184B2 (en) 2007-10-31 2017-11-07 New York University Current induced spin-momentum transfer stack with dual insulating layers
JP2011008861A (ja) * 2009-06-25 2011-01-13 Sony Corp メモリ
US7999337B2 (en) * 2009-07-13 2011-08-16 Seagate Technology Llc Static magnetic field assisted resistive sense element
JP2012059906A (ja) * 2010-09-09 2012-03-22 Sony Corp 記憶素子、メモリ装置
US8730715B2 (en) 2012-03-26 2014-05-20 Honeywell International Inc. Tamper-resistant MRAM utilizing chemical alteration
US9042164B2 (en) 2012-03-26 2015-05-26 Honeywell International Inc. Anti-tampering devices and techniques for magnetoresistive random access memory
FR2989211B1 (fr) 2012-04-10 2014-09-26 Commissariat Energie Atomique Dispositif magnetique a ecriture assistee thermiquement
US9082888B2 (en) 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
US9082950B2 (en) 2012-10-17 2015-07-14 New York University Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
US8854871B1 (en) * 2012-11-19 2014-10-07 U.S. Department Of Energy Dynamic control of spin states in interacting magnetic elements
US9025364B2 (en) * 2013-03-14 2015-05-05 Micron Technology, Inc. Selective self-reference read
US8982613B2 (en) 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
TWI612698B (zh) 2013-10-09 2018-01-21 財團法人工業技術研究院 多位元儲存之非揮發性記憶體晶胞及非揮發性記憶體
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US9837602B2 (en) * 2015-12-16 2017-12-05 Western Digital Technologies, Inc. Spin-orbit torque bit design for improved switching efficiency
CN106910588B (zh) * 2015-12-22 2019-05-21 三星电机株式会社 磁片
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
KR102651851B1 (ko) 2016-12-06 2024-04-01 삼성전자주식회사 반도체 소자
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US20190296220A1 (en) 2018-03-23 2019-09-26 Spin Transfer Technologies, Inc. Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
CN110837066B (zh) 2018-08-17 2022-01-04 爱盛科技股份有限公司 磁场感测装置
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09509775A (ja) * 1993-10-01 1997-09-30 アメリカ合衆国 超高密度、不揮発性強磁性ランダム・アクセス・メモリ
JPH11154389A (ja) * 1997-09-18 1999-06-08 Canon Inc 磁気抵抗素子、磁性薄膜メモリ素子および該メモリ素子の記録再生方法
JP2001195878A (ja) * 1999-10-25 2001-07-19 Canon Inc 磁気抵抗効果メモリ、および、それに記録される情報の再生方法とその再生装置
JP2001203405A (ja) * 1999-10-21 2001-07-27 Motorola Inc 磁場応答が改良された磁気素子とその作製方法
WO2001067469A1 (en) * 2000-03-09 2001-09-13 Koninklijke Philips Electronics N.V. Magnetic field element having a biasing magnetic layer structure

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3483895B2 (ja) * 1990-11-01 2004-01-06 株式会社東芝 磁気抵抗効果膜
US5841611A (en) * 1994-05-02 1998-11-24 Matsushita Electric Industrial Co., Ltd. Magnetoresistance effect device and magnetoresistance effect type head, memory device, and amplifying device using the same
US5587943A (en) * 1995-02-13 1996-12-24 Integrated Microtransducer Electronics Corporation Nonvolatile magnetoresistive memory with fully closed flux operation
US5650958A (en) * 1996-03-18 1997-07-22 International Business Machines Corporation Magnetic tunnel junctions with controlled magnetic response
US6081446A (en) * 1998-06-03 2000-06-27 Hewlett-Packard Company Multiple bit magnetic memory cell
US5982660A (en) * 1998-08-27 1999-11-09 Hewlett-Packard Company Magnetic memory cell with off-axis reference layer orientation for improved response
US6436526B1 (en) * 1999-06-17 2002-08-20 Matsushita Electric Industrial Co., Ltd. Magneto-resistance effect element, magneto-resistance effect memory cell, MRAM and method for performing information write to or read from the magneto-resistance effect memory cell
US6169689B1 (en) * 1999-12-08 2001-01-02 Motorola, Inc. MTJ stacked cell memory sensing method and apparatus
US6538919B1 (en) * 2000-11-08 2003-03-25 International Business Machines Corporation Magnetic tunnel junctions using ferrimagnetic materials
US6392924B1 (en) * 2001-04-06 2002-05-21 United Microelectronics Corp. Array for forming magnetoresistive random access memory with pseudo spin valve
US6576969B2 (en) * 2001-09-25 2003-06-10 Hewlett-Packard Development Company, L.P. Magneto-resistive device having soft reference layer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09509775A (ja) * 1993-10-01 1997-09-30 アメリカ合衆国 超高密度、不揮発性強磁性ランダム・アクセス・メモリ
JPH11154389A (ja) * 1997-09-18 1999-06-08 Canon Inc 磁気抵抗素子、磁性薄膜メモリ素子および該メモリ素子の記録再生方法
JP2001203405A (ja) * 1999-10-21 2001-07-27 Motorola Inc 磁場応答が改良された磁気素子とその作製方法
JP2001195878A (ja) * 1999-10-25 2001-07-19 Canon Inc 磁気抵抗効果メモリ、および、それに記録される情報の再生方法とその再生装置
WO2001067469A1 (en) * 2000-03-09 2001-09-13 Koninklijke Philips Electronics N.V. Magnetic field element having a biasing magnetic layer structure

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7952915B2 (en) 2006-03-02 2011-05-31 Kyoto University Core-rotating element of ferromagnetic dot and information memory element using the core of ferromagnetic dot
WO2007105358A1 (ja) * 2006-03-02 2007-09-20 Kyoto University 強磁性ドットのコア回転素子及び強磁性ドットのコア利用情報記憶素子
JP4803681B2 (ja) * 2006-03-02 2011-10-26 国立大学法人京都大学 強磁性ドットのコア回転素子及び強磁性ドットのコア利用情報記憶素子
US8679653B2 (en) 2008-06-24 2014-03-25 Fuji Electric Co., Ltd. Spin-valve recording element and storage device
WO2009157100A1 (ja) * 2008-06-24 2009-12-30 富士電機ホールディングス株式会社 スピンバルブ記録素子及び記憶装置
WO2009157101A1 (ja) * 2008-06-25 2009-12-30 富士電機ホールディングス株式会社 磁気メモリ素子とその駆動方法及び不揮発記憶装置
JP5387990B2 (ja) * 2008-06-25 2014-01-15 富士電機株式会社 磁気メモリ素子とその駆動方法及び不揮発記憶装置
US8709617B2 (en) 2008-06-25 2014-04-29 Fuji Electric Co., Ltd. Magnetic memory element, driving method for same, and nonvolatile storage device
WO2010007695A1 (ja) * 2008-07-14 2010-01-21 富士電機ホールディングス株式会社 スピンバルブ素子及びその駆動方法並びにこれらを用いる記憶装置
US8654576B2 (en) 2008-07-14 2014-02-18 Fuji Electric Co., Ltd. Spin valve element, method of driving the same, and storage device using the same
JP2017112375A (ja) * 2015-12-14 2017-06-22 インフィネオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ 磁気抵抗構造を有する磁気センサデバイス、および、磁気抵抗構造を有する磁気センサデバイスのための方法
US10008225B2 (en) 2015-12-14 2018-06-26 Infineon Technologies Ag Magnetic sensor device having a magneto-resistive structure that generates a vortex magnetization pattern
CN113314666A (zh) * 2020-05-20 2021-08-27 台湾积体电路制造股份有限公司 磁存储器件及其形成方法
KR20210143646A (ko) * 2020-05-20 2021-11-29 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Sot-mram 용 합성 자유 층을 가진 자기 터널링 접합
KR102476952B1 (ko) * 2020-05-20 2022-12-12 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Sot-mram 용 합성 자유 층을 가진 자기 터널링 접합
US11844287B2 (en) 2020-05-20 2023-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic tunneling junction with synthetic free layer for SOT-MRAM
US12329041B2 (en) 2020-05-20 2025-06-10 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic tunneling junction with synthetic free layer for SOT-MRAM
CN113314666B (zh) * 2020-05-20 2025-08-26 台湾积体电路制造股份有限公司 磁存储器件及其形成方法

Also Published As

Publication number Publication date
EP1525584A2 (en) 2005-04-27
AU2003249035A8 (en) 2004-02-16
JP4833548B2 (ja) 2011-12-07
WO2004012197A3 (en) 2004-07-08
KR20050034726A (ko) 2005-04-14
TW200410247A (en) 2004-06-16
AU2003249035A1 (en) 2004-02-16
US6654278B1 (en) 2003-11-25
WO2004012197A2 (en) 2004-02-05
CN100565701C (zh) 2009-12-02
CN1708810A (zh) 2005-12-14

Similar Documents

Publication Publication Date Title
JP4833548B2 (ja) 磁気抵抗ランダムアクセスメモリ
EP1579231B1 (en) Synthetic antiferromagnetic structure for magnetoelectronic devices
KR100898875B1 (ko) 스케일링 가능한 ｍｒａｍ 소자에의 기록
US7932571B2 (en) Magnetic element having reduced current density
US7965543B2 (en) Method for reducing current density in a magnetoelectronic device
JP2005530340A (ja) スイッチング磁界が低減された磁気抵抗ランダムアクセスメモリ
WO2004064073A2 (en) Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
KR20030009094A (ko) 자기 메모리 셀
JP2004064073A (ja) 磁気メモリデバイスおよび方法
US7800937B2 (en) Method for switching magnetic moment in magnetoresistive random access memory with low current
JP4477829B2 (ja) 磁気記憶デバイスを動作させる方法
JP2003188359A (ja) 磁気的に軟らかい合成フェリ磁性体基準層を含む磁気抵抗素子
US20090040663A1 (en) Magnetic memory
CN113451355A (zh) 基于自旋轨道矩的磁性存储器件
JP2009038343A (ja) バイアス層を有する磁気抵抗素子
CN101290947A (zh) 磁存储器及其制造方法
JP2007281229A (ja) 磁気抵抗ランダムアクセスメモリ、その書き込み方法、およびテスト方法
KR20070017043A (ko) 저전류로 자기저항 랜덤 액세스 메모리의 자기 모멘트를전환하는 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060511

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110824

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110922

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees