JP2005517176A

JP2005517176A - 回路構成、電気化学センサ、センサ構成、およびセンサ電極を介して電気信号を処理する方法

Info

Publication number: JP2005517176A
Application number: JP2003566537A
Authority: JP
Inventors: アレクサンダーフライ，; クリスチャンパウルス，; マインラートシーンレ，; ローランドテーヴェス，
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2002-02-05
Filing date: 2003-01-17
Publication date: 2005-06-09
Anticipated expiration: 2023-01-17
Also published as: DE50309314D1; JP4004473B2; EP1472548A2; US20050068046A1; DE10204652A1; WO2003067238A3; US7123029B2; DE10204652B4; WO2003067238A2; EP1472548B1

Abstract

本発明は、スイッチング回路システムと、電気化学センサと、センサシステムと、センサ電極を介して利用可能にされた電流信号を処理する方法とに関する。本発明のスイッチング回路システムは、センサ電極と、このセンサ電極と電気的に結合された第１の回路ユニットと、第１のキャパシタが提供された第２の回路ユニットとを備える。第１の回路ユニットは、第１のキャパシタをセンサ電極に結合して、これにより、電位が調整され得ることによって、センサ電極の電位を所定の第１の基準範囲内の所定の設定点の電位で維持するように構成される。第２の回路ユニットは、第２の基準範囲からの第１のキャパシタの電位の任意のずれを検出し、かつ、第１のキャパシタを第１の基準電位にするように構成される。

Description

本発明は、回路構成、電気化学センサ、センサ構成、およびセンサ電極を介して提供された電気信号を処理する方法に関する。

図２Ａおよび図２Ｂは、非特許文献１に記載されるバイオセンサチップを示す。センサ２００は、電気的絶縁材料でできた絶縁層２０３が埋め込まれた、金でできた２つの電極２０１、２０２を有する。電極２０１、２０２には電極端子２０４、２０５が接続され、この端子により電極２０１、２０２に電位が印加され得る。電極２０１、２０２は、プレーナ電極として構成される。各電極２０１、２０３上には、ＤＮＡ分子２０６（捕獲分子とも呼ばれる）が固定される（図２Ａ参照）。固定は、金−硫黄カップリングで行われる。電極２０１、２０２上には、例えば、電解質２０７等の検査されるべき検体が付与される。

電解質２０７が、ＤＮＡプローブ分子２０６の配列と相補的な、すなわち、キーロック原理により捕獲分子と立体的に整合する塩基配列を有するＤＮＡ鎖２０８を含む場合、これらのＤＮＡ鎖２０８は、ＤＮＡプローブ分子２０６とハイブリダイズする（図２Ｂ参照）
ＤＮＡプローブ分子２０６とＤＮＡ鎖２０８のハイブリダイズは、ＤＮＡプローブ分子の配列および対応するＤＮＡ鎖２０８の配列それぞれが互いに相補的である場合にのみ生じる。そうでない場合、ハイブリダイズは生じない。従って、所定の配列を有するＤＮＡプローブ分子は、特定の、すなわち、それぞれ相補的な配列を有するＤＮＡ鎖と結合、すなわち、このＤＮＡ鎖としかハイブリダイズできず、その結果、センサ２００の選択度が高くなる。

ハイブリダイズが生じた場合、図２Ｂに見出され得るように、電極２０１と２０２との間のインピーダンスの値が変化する。この変化したインピーダンスは、適切な電圧を電極端子２０４、２０５に印加することによって、および、その結果としての電流を記録することによって検出される。

ハイブリダイズが生じた場合、電極２０１、２０２間のインピーダンスが変化する。これは、ＤＮＡプローブ分子２０６、およびＤＮＡプローブ分子２０６とハイブリダイズする可能性があるＤＮＡ鎖２０８の両方が、電解質２０７よりも小さい導電性を有し、従って、見出され得るように、それぞれの電極２０１、２０２を部分的に、電気的に遮蔽するという事実に起因し得る。

測定の精度を高めるために、非特許文献２から、複数の電極ペア２０１、２０２を用い、かつ、これらを互いに並行に構成することが知られ、見出され得るように、これらの電極は、互いに噛合うように配置され、これにより、いわゆる、インターデジタル電極３００がもたらされ、図３は、この平面図を示し、図３Ｂは、図３Ａからの切断線Ｉ−Ｉ’に沿う断面図を示す。

さらに、生体高分子を記録するための還元／酸化再生プロセスに関する原理は、例えば、非特許文献１、非特許文献３から知られる。以後、酸化還元リサイクルプロセス（ｒｅｄｏｘｒｅｃｙｃｌｉｎｇｐｒｏｃｅｓｓ）とも呼ばれる還元／酸化リサイクルプロセスは、図４Ａ、図４Ｂ、図４Ｃを参照して、以下において、より詳細に説明される。

図４Ａは、絶縁層４０３上に設けられた第１の電極４０１および第２の電極４０２を有するバイオセンサを示す。金でできた第１の電極４０１上に保持領域４０４が設けられる。この保持領域４０４は、ＤＮＡプローブ分子４０５を第１の電極４０１上に固定するために利用される。このような保持領域は、第２の電極４０２には提供されない。

固定されたＤＮＡプローブ分子４０５の配列と相補的である配列を有するＤＮＡ鎖４０７がバイオセンサ４００により記録されることが意図される場合、センサ４００は、検査されるべき溶液４０６に含まれている可能性があるＤＮＡ鎖４０７が、ＤＮＡプローブ分子４０５の配列と相補的な配列とハイブリダイズし得るように、ＤＮＡ鎖４０７検査されるべき溶液、例えば、電解質４０６と接触させられる。

図４Ｂは、検査されるべき溶液中に、記録されるべきＤＮＡ鎖４０７が含まれ、かつ、ＤＮＡプローブ分子４０５とハイブリダイズしている場合を示す。

検査されるべき溶液中のＤＮＡ鎖４０７は、酵素４０８でマーキングされ、これにより、後述される分子を、少なくとも１つが酸化還元活性である部分分子に切断することが可能になる。通常、検査されるべき溶液４０６中で検出されるべきＤＮＡ鎖４０７よりも、かなり多数のＤＮＡプローブ分子４０５が取得される。

ＤＮＡ鎖４０７が、検査されるべき溶液４０６中に酵素４０８と共に含まれる可能性があるＤＮＡ鎖４０７が固定されたＤＮＡプローブ分子４０５とハイブリダイズした後に、バイオセンサ４００がすすがれ、その結果、ハイブリダイズされていないＤＮＡ鎖が除去され、バイオセンサチップ４００は、検査されるべき溶液４０６で洗浄される。すすぎに用いられるすすぎ溶液、または、さらなる段階で別個に供給されるさらなる溶液には非帯電物質が添加され、ハイブリダイズＤＮＡ鎖４０７にて酵素４０８によって、第１の部分分子４１０および第２の部分分子に分割され得る分子を含む。これらの両方の分子の一方は、酸化還元活性（ｒｅｄｏｘ−ａｃｔｉｖｅ）である。

図４Ｃに示されるように、例えば、負に帯電した第１の部分分子４１０は、正に帯電した第１の電極４０１に引き寄せられ、これは、図４Ｃにおける矢印４１１によって示される。負に帯電した第１の部分分子４１０は、正の電位を有する第１の電極４０１にて酸化され、酸化された部分分子４１３として負に帯電した第２の電極４０２に引き寄せられ、ここで、これらの部分分子は、再び還元される。還元された部分分子４１４は、再び、正に帯電した第１の電極４０１に移動される。このようにして、酵素４０６によりそれぞれ生成された電荷キャリアの数に比例する循環電流（ｅｌｅｃｔｒｉｃａｌｃｉｒｃｕｌａｔｉｎｇｃｕｒｒｅｎｔ）が生成される。

図５にグラフ５００で模式的に示されるように、この方法で評価された電気的パラメータは、時間の関数ｔとしての電流ｍ＝ｄＩ／ｄｔの変化である。

図５は、時間５０２によって決まる電流５０１の関数を示す。結果としての曲線プロファイル５０３は、時間のプロファイルとは独立したオフセット電流Ｉ_{ｏｆｆｓｅｔ}を有する。オフセット電流Ｉ_{ｏｆｆｓｅｔ}５０４は、バイオセンサ４００の非理想性に基づいて生成される。オフセット電流_{ｏｆｆｓｅｔ}の実質的な原因は、ＤＮＤプローブ分子４０５を有する第１の電極４０１の被覆が、理想的に、すなわち、完全に高密度に行われないことである。第１の電極４０１が、ＤＮＡプローブ分子４０５で完全に高密度に被覆された場合、固定されたＤＮＡプローブ分子４０５によって生成される、いわゆる２重層キャパシタンスに基づいて、第１の電極４０１と導電性の、検査されるべき溶液４０６との間に、実質的な静電結合が生じる。しかしながら、不完全な被覆は、第１の電極４０１と、検査されるべき溶液４０６との間に寄生電流経路をもたらし、これはまた、特に、抵抗コンポーネントを有する。

しかしながら、酸化／還元プロセスを可能にするために、ＤＮＡプローブ分子４０５を有する第１の電極４０１の被覆は、まったく完全でなく、すなわち、負に帯電した第１の部分分子４１０は、電気力（ｅｌｅｃｔｒｉｃａｌｆｏｒｃｅ）に基づいて、および拡散プロセスによって、第１の電極４０１に移動し得る。他方、このようなバイオセンサの可能な限り大きい感度を達成するために、および、同時に、可能な限り小さい寄生効果を達成するために、ＤＮＡプローブ分子４０５を有する第１の電極４０１の被覆は十分に高密度であるべきである。このようなバイオセンサ４００により決定された測定値の高い再現性を達成するために、２つの電極４０１、４０２には、酸化還元リサイクルプロセスの枠内で、酸化／還元プロセスのために十分に大きい面積を常に提供することが意図される。

生体高分子は、例えば、タンパク質またはペプチド、あるいは、それぞれ所定の配列を有する他のＤＮＤ鎖と理解され得る。タンパク質またはペプチドが生体高分子と記録することが意図された場合、第１の分子および第２の分子は、例えば、対応するリガンドが設けられるそれぞれの電極に記録されるべきタンパク質またはペプチドを結合する可能な結合活性を有する活性物質等のリガンドある。

用いられ得るリガンドは、酵素アゴニスト、医薬、糖、または抗体、あるいは、タンパク質またはペプチドを特に結合する能力を有するその他の分子である。

用いられる生体高分子が、バイオセンサによって記録するように意図された所定の配列を有するＤＮＡ鎖である場合、所定の配列を有するＤＮＡ鎖が、バイオセンサによって、第１の電極上の分子として、ＤＮＡ鎖の配列に相補的である配列を有するＤＮＡプローブ分子とハイブリダイズすることが可能である。

プローブ電極（捕獲分子とも呼ばれる）は、リガンドまたはＤＮＡプローブ分子と理解され得る。

図５の直線５０３の勾配に対応する、前に導入された値ｍ＝ｄＩ／ｄｔは、測定電流を記録するために用いられる電極の長さ、および、さらに幅によって決まる。従って、例えば、図２Ａおよび図２Ｂの図面に対して垂直方向の長さに比例する第１の電極２０１および第２の電極２０２の場合、値ｍは、用いられる電極の縦の広がりにほぼ比例する。複数の電極が、例えば、公知のインターデジタル電極構成（図３Ａ、図３Ｂ参照）で、並列接続される場合、測定電流の変化は、それぞれ並列接続された電極の数に比例する。

しかしながら、測定電流の変化の値は、種々の影響に基づいて、非常に大きいゆらぎの値の範囲を有し得、ここで、センサによって検出可能な電流の範囲は、ダイナミック範囲と呼ばれる。１０^５の電流強度範囲は、好ましいダイナミック範囲と呼ばれることが多い。大きいゆらぎの原因は、センサジオメトリに加えて、さらに、生化学的境界条件であり得る。従って、記録されるべき異なったタイプの生体高分子が、結果としての測定信号、すなわち、特に、測定電流、およびその時間的変化のかなり異なった値の範囲をもたらし、これは、さらに、後続の均一な測定電子機器を有する所定の電極構成の対応する要件を有する必要な全ダイナミック範囲を広くする。

このような回路の大きいダイナミック範囲の要件は、必要とされるダイナミック範囲で十分に正確かつ確実に動作するために、測定電子機器を高価にし、かつ構成を複雑にする。

さらに、オフセット電流Ｉ_{ｏｆｆｓｅｔ}は、多くの場合、全測定継続時間にわたって測定電流ｍの時間的変化よりもはるかに大きい。このような場合、大きい信号内での、時間による非常に小さい変化を高精度で測定することが必要である。これは、用いられる測定機器の要件を非常に高くする。これは、測定電流を記録することを労力のいる、複雑、かつ高価なものにする。この事実は、さらに、センサ構成を小型化する試みを妨害する。

要約すると、ダイナミック範囲による要件、従って、センサイベントを検出するための回路の質の要件が著しく高くなる。

回路の設計中に、用いられるコンポーネントの非理想性（雑音、パラメータの変動）が、回路内のこれらのコンポーネントに対して、これらの非理想性が可能な限り問題にならない動作点が選択されるように考慮することが知られている。

しかしながら、回路を大きいダイナミック範囲にわたって動作させることを意図する場合、範囲全体にわたって最適な動作点を維持することは、ますます困難、ますます複雑、従って、より高価になる。センサで取得された小さい信号電流は、例えば、増幅器回路の支援により、信号電流が、例えば、外部デバイスまたは内部定量化へと転送されることを可能にするレベルに上昇され得る。

センサと評価システムとの間のデジタルインターフェースは、障害耐性および使い易さという理由から有利である。従って、アナログ測定電流は、さらに、センサのすぐ近傍でデジタル信号に変換されることが意図され、これは、集積アナログデジタルコンバータ（ＡＤＣ）により行われ得る。アナログの小さい電流信号をデジタル化するためのこのような統合型コンセプトは、例えば、非特許文献４に記載される。

必要とされるダイナミック範囲を達成するために、ＡＤＣは、対応して高い解像度および十分に高い信号対雑音比を有するべきである。このようなアナログデジタルコンバータをセンサ電極のすぐ近くに統合することは、さらに、高い技術的課題をなし、対応するプロセスの実現は、複雑かつ高価である。さらに、センサにおいて十分に高い信号対雑音比を達成することは極めて困難である。

以下の刊行物が本明細書中で引用される。
［１］Ｈｉｎｔｓｃｈｅ，Ｒ．、Ｐａｅｓｃｈｋｅ，Ｍ．、Ｕｈｌｉｇ，Ａ．、Ｓｅｉｔｚ、Ｒ．による「ＭｉｃｒｏｂｉｏｓｅｎｓｏｒｓｕｓｉｎｇＥｌｅｃｔｒｏｄｅｓｍａｄｅｉｎＳｉ−ｔｅｃｈｎｏｌｏｇｙ」（１９９７年）ＦｒｏｎｔｉｅｒｓｉｎＢｉｏｓｅｎｓｏｒｉｃｓ、ＦｕｎｄａｍｅｎｔａｌＡｓｐｅｃｔｓ、Ｓｃｈｅｌｌｅｒ，ＦＷ．、Ｓｃｈｕｂｅｒｔ，Ｆ．、Ｆｅｄｒｏｗｉｔｚ，Ｊ．（ｅｅｓ．）、ＢｉｒｋｈａｕｓｅｒＶｅｒｌａｇＢａｓｌｅ、Ｓｗｉｔｚｅｒｌａｎｄ、２６７〜２８３ページ。［２］ＶａｎＧｅｒｗｅｎ，Ｐ．による「ＮａｎｏｓｃａｌｅｄＩｎｔｅｒｄｉｇｉｔａｔｅｄＥｌｅｃｔｒｏｄｅＡｒｒａｙｓｆｏｒＢｉｏｃｈｅｍｉｃａｌＳｅｎｓｏｒｓ」（１９９７年）ＩＥＥＥ、ＩｎｔｅｒｎａｔｉｏｎａｌＣｏｎｆｅｒｅｎｃｅｏｎＳｏｌｉｄ−ＳｔａｔｅＳｅｎｓｏｒｓａｎｄＡｃｔｕａｔｏｒｓ、Ｊｕｎｅ１６〜１９１９９７年、Ｃｈｉｃａｇｏ、９０７〜９１０ページ。［３］Ｐａｅｓｃｈｋｅ，Ｍ．、Ｄｉｅｔｒｉｃｈ，Ｆ．、Ｕｈｌｉｇ，Ａ．、Ｈｉｎｔｓｃｈｅ，Ｒ．による「ＶｏｌｔａｍｍｅｔｒｉｃＭｕｌｔｉｃｈａｎｎｅｌＭｅａｓｕｒｅｍｅｎｔｓＵｓｉｎｇＳｉｌｉｃｏｎＦａｂｒｉｃａｔｅｄＭｉｃｒｏｅｌｅｃｔｏｄｅＡｒｒａｙｓ」（１９９６年）、Ｅｌｅｃｔｒｏａｎａｌｙｓｉｓ、Ｖｏｌ．７、Ｎｏ．１、１〜８ページ。［４］Ｕｓｔｅｒ，Ｍ．、Ｌｏｅｌｉｇｅｒ，Ｔ．、Ｇｕｇｇｅｎｂｕｅｈｌ，Ｗ．、Ｊａｅｃｋｅｌ，Ｈ．による「ＩｎｔｅｇｒａｔｉｎｇＡＤＣＵｓｉｎｇａＳｉｎｇｌｅＴｒａｎｓｉｓｔｏｒａｓＩｎｔｅｇｒａｔｏｒａｎｄＡｍｐｌｉｆｉｅｒｆｏｒＶｅｒｙＬｏｗ（ｌｆＡＭｉｎｉｍｕｍ）ＩｎｐｕｔＣｕｒｒｅｎｔｓ」（１９９６年）ＡｄｖａｎｃｅｄＡ／ＤａｎｄＤ／ＡＣｏｎｖｅｒｓｉｏｎＴｅｃｈｎｉｑｕｅｓａｎｄｔｈｅｉｒＡｐｐｌｉｃａｔｉｏｎｓ、ＣｏｎｆｅｒｅｎｃｅａｔｔｈｅＵｎｉｖｅｒｓｉｔｙｏｆＳｔｒａｔｈｃｌｙｄｅ（ＧｒｅａｔＢｒｉｔａｉｎ）Ｊｕｌｙ２７〜２８、１９９９年、ＣｏｎｆｅｒｅｎｃｅＰｕｂｌｉｃａｔｉｏｎＮｏ．４６６、８６〜８９ページ、ＩＥＥ。

本発明は、時間による変動が非常に小さい電流の検出感度が改善されたエラーに強い回路構成を提供するという課題に基づく。

この課題は、独立請求項による特徴を有するセンサ電極を介して提供される電流信号を処理するための回路構成、電子化学センサ、センサ構成、および方法によって解決される。

本発明は、センサ電極と、このセンサ電極と電気的に結合された第１の回路ユニットと、第１のキャパシタを有する第２の回路ユニットとを有する回路構成を提供する。

第１の回路ユニットは、電位の整合が可能になるように第１のキャパシタとセンサ電極とを結合することによって、センサ電極の電位を、所定の第１の基準範囲内のほぼ所定の所望の電位に維持するようにセットアップされる。第２の回路ユニットは、第１のキャパシタの電位が第２の基準範囲の外側である場合、第２の回路ユニットは、このイベントを検出し、かつ、第１のキャパシタを第１の基準電位にする。

以下において、本発明のこの回路構成の機能が明瞭に説明される。本発明の回路構成は、センサイベントが生じ得るセンサ電極を有する。例えば、検査されるべき液体中に含まれるＤＮＡ半鎖とセンサ電極に固定された捕獲分子との間のハイブリダイズイベントは、センサ電極で行なわれ得る。記録されるべき分子が、例えば、検査されるべき液体中に自由な電荷キャリアを生成する酵素標識を有する場合、検出されるべき電流信号は、センサ電極から本発明の回路構成に向かって流れる。この回路構成の第１の回路ユニットは、明らかに、センサ電極の電位を第１の基準範囲内に維持するようにセットアップされる。センサ電極の電位がこの基準範囲内にある限り、第１の回路ユニットは、第２の回路ユニットのキャパシタからセンサ電極を切断する。センサ電極の電位が第１の基準範囲の外側に移動した場合、第１の回路ユニットは、センサ電極と第２の回路ユニットの第１のキャパシタとの間に新しい電気接続を生成する。センサ電極の電位と第２の回路ユニットの第１のキャパシタの電位との整合は、この電気的結合に基づいて可能になる。具体的には、自由な電荷は、センサ電極の電位が第１の基準範囲に戻されるように、キャパシタとセンサ電極との間で前方および後方に向かって流れ得る。その結果、センサ電極から第２の回路ユニットの第２のキャパシタに向かって、およびその逆に、わずかな電荷が漸進的に移動し得る。具体的には、検出されるように、電荷パケットが所定の十分な大きさを有するまで、わずかなセンサ電流が、キャパシタ上に電荷パケットを形成するまで取り込まれる。従って、第２の回路ユニットの第１のキャパシタに位置する電荷の量は、センサ電極上で行なわれるセンサイベントの数に特徴的な態様で変化する。換言すると、第２の回路ユニットの第１のキャパシタは、次に、センサイベントに基づいて、センサ電極から流れ出す電荷の量をセンサ電極に供給する。従って、第１の回路ユニットおよびキャパシタは、センサ電極の電圧を第１の基準範囲内、好ましくは、所望の電位に維持することによって、特に、ポテンシオスタットと同様に機能する。

しかしながら、第１のキャパシタの電位が、センサ電極と交換された電荷キャリアに基づいて、第２の基準範囲の外側に移動した場合、このイベントは、第２の回路ユニットによって検出され、第２の回路ユニットは、第１のキャパシタが第１の基準電位にされることを保証する。明確に表現すると、第２の回路ユニットは、以下の機能を利用する。これらは、十分に多量の電荷がセンサ電極によって第１のキャパシタから取り出された場合（または、逆に、十分に多量の電荷がセンサ電極から第１のキャパシタに流れた場合）、このイベントは、例えば、パルスを出力することによって第２の回路ユニットによって検出される。さらに、キャパシタを、再び所定の動作点、すなわち、第１の基準電位に戻すために、センサ電極に流れ出た電荷は、次に、第１のキャパシタに供給される（か、または、センサ電極から第１のキャパシタに流れた電荷は、第１のキャパシタから取り出される。

上述の機能を有する本発明による回路構成は、極めて小さいアナログ電流信号を記録するため、および、これらの信号をデジタル信号、すなわち、時間配列的な別々のパルスの配列に変換するために適切であり、これにより、アナログ信号の時間的および空間的に長い通信経路に基づいて、寄生のさらなるノイズを大幅に回避する。従って、本発明による回路構成は、電流を記録する際に、高い信号対雑音比を有する。

本発明による回路構成は、酸化還元リサイクルの原理（図５を参照）により漸進的に上昇する電流信号を検出するために、特に適切である。測定時間、またはセンサ電極の、および本発明による回路構成の機能に関連した第１のキャパシタの電位の基準範囲を適切に設定することによって、（例えば、パルスの形態で）検出されるべきイベントの数は、個々の場合の要件に対して柔軟に設定され得る。

好ましくは、回路構成は、第２の回路ユニットと電気的に結合され、かつ、イベントの数および／または時間配列をカウントするようにセットアップされるカウンタ素子を有する。さらに、回路構成は、センサ周波数、すなわち、イベントの周波数の直接的出力が提供されるようにセットアップされ得る。

有利な実施形態によると、カウンタ素子は、イベントの時間配列を、互いにある時間間隔をおいた少なくとも２つのタイムインターバルで記録するようにセットアップされる。

換言すると、第１のキャパシタの電位が第２の基準範囲の外側に移動するという事実に基づいて、２の回路ユニットによって検出されたイベントは、カウンタ素子によってカウントされ、特に、連続するイベント間の時間間隔が検出される。イベント間の時間間隔は、イベントの周波数の決定に対応する。これは、センサ電極上のアナログ電流信号が、決定された周波数に含まれるデジタル信号に変換されることを意味する。その結果、特に、回路構成の高いダイナミック範囲を達成することが可能である。技術的には、是認できる範囲のコストで、例えば、１００Ｈｚ〜１０ＭＨｚの周波数を生成、検出、および処理することが可能であり、これにより、１０^５よりも大きいダイナミック範囲が達成され得る。

好ましくは、本発明による回路構成は、第１の回路に結合され得る較正デバイスを有し、かつ、第２の基準電位が、較正デバイスによって第１の回路ユニットに印加され得るようにセットアップされる回路構成を較正するために利用され、ここで、第２の回路ユニットは、較正デバイスまたはセンサ電極と結合される。

本発明によって回路構成を較正し得る可能性は、記録された信号の信頼度を高め、かつ、回路構成の完璧な機能性のモニタリングを可能にする。さらに、較正デバイスにより、回路構成の測定精度が向上し得る。

好ましくは、第１の回路ユニットは、２つの入力と１つの出力を有する第１の比較素子を有し、第１の入力は、第１の入力がセンサ電極の電位にあるようにセンサ電極に結合され、これに対して、第２の入力は、所望の電位を規定する第３の基準電位にされる。第１の比較素子は、電気信号が、その出力で生成されるようにセットアップされ、これにより、センサ電極の電位は、所定の第１の基準範囲内のほぼ所定の所望の電位に維持される。

第１の回路ユニットは、本明細書において所望の電位と呼ばれる所定のセンサ電極の電圧を一定に保つために利用される。

この回路構成の場合の有利な改良点により、第１の回路ユニットは、可変の非リアクタンス性抵抗器を有し、これにより、センサ電極は、センサ電極の電位が、所定の第１の基準範囲内のほぼ所定の所望の電位に保たれるように第２の回路ユニットの第１のキャパシタに結合され得る。

換言すると、センサ電極の電位を一定に保つために、センサ電極の第１のキャパシタへの結合が、制御可能な非リアクタンス性抵抗器により実現され得る。それぞれの場合について現在設定されている非リアクタンス性抵抗の値は、センサ電極と第１のキャパシタとの間の電気的結合の現在の強さである。

さらに、第１の回路ユニットは、トランジスタを有することが好ましく、そのトランジスタのゲート領域は、第１の比較素子の出力に結合され、そのトランジスタのソース／ドレイン領域は、センサ電極に結合され、そのトランジスタの第２のソース／ドレイン領域は、第１のキャパシタに結合される。

換言すると、上述のトランジスタは、センサ電極と第１のキャパシタとの間の電流の流れを設定する制御素子として機能する。

さらに、第２の回路ユニットは、２つの入力と１つの出力とを有する第２の比較素子を有し得、第１の入力は、第１の入力が第１のキャパシタの電位にあるように第１のキャパシタに結合され、第２の入力は、第２の電気的基準範囲を規定する第４の基準電位にある。第２の比較素子は、電気信号がその出力で生成されるようにセットアップされ、これにより、第１の比較器の電位が第４の基準電位を超過する場合、第１のキャパシタは、第１の基準電位にされる。

上述の改良点の代替案として、回路構成の第２の回路ユニットが、２つの入力と１つの出力とを有する第２の比較素子を有し、第１の入力は、第１の入力が第１のキャパシタの電位にあるように第１のキャパシタに結合され、第２の入力は、第２の電気的基準範囲を規定する第４の基準電位にある。さらに、第２の比較素子は、電気信号がその出力にて生成されるようにセットアップされ、これにより、第１のキャパシタの電位が、第４の基準電位未満に降下した場合、第１のキャパシタは、第１の基準電位にされる。

第１および／または第２の比較素子は、動作増幅器であることが好ましい。

上述の説明は、本発明による回路構成を形成するための素子は、すべて、製作において有利であり、かつ、標準的方法で製造され得る標準的電子コンポーネントであることを示す。従って、本発明による回路構成は、わずかな労力で製作され得る。

本発明による回路構成の好ましい実施形態により、この回路構成の第２の回路ユニットは、少なくとも１つの第２のキャパシタを有し、回路構成は、少なくとも１つの第２のキャパシタまたは第１のキャパシタの１つ、あるいは、キャパシタの少なくとも２つが、回路構成に同時に接続されるようにセットアップされる。

明らかに、回路構成は、異なっているか、または同一の材料パラメータ（例えば、キャバシタンスＣ）を有する複数の並列接続されたキャパシタを有し、それぞれの場合について、そのうちの１つ以上が、選択的に回路構成と能動的に接続され得る。従って、ユーザは、個々の場合の用件により、測定制度および所望のダイナミック範囲に有利である１つ以上のキャパシタを選択する可能性を有する。それぞれが回路構成に能動的に接続され得る異なったキャパシタを提供することにより、電流を記録するための回路構成の検出感度を向上させ、同様に、ダイナミック範囲を増加させる。

本発明による回路構成は、集積回路として設計され得る。

特に、本発明の回路構成は、半導体基板（例えば、シリコンウェハのチップ）に集積されるか、または、部分的に半導体基板上に形成され得る。回路構成の集積は、感度を向上させ、かつ、回路構成を小型化する。小型化は、コストを有利にする。なぜなら、マクロ構造の測定機器が省略されるからである。さらに、本発明による回路構成は、製造コストに対する有利な効果を有する標準的半導体技術の方法により製作され得る。さらに、半導体基板への回路構成の集積は、記録されるべき電流信号がチップ上、すなわち、センサイベントのすぐ近傍で処理されることを可能にする。電流信号の短い伝送経路は、ノイズ等の妨害的影響をわずかに留め、これにより、高い信号対雑音比が達成され得る。

本発明は、さらに、上述の特徴を有する回路構成を有する電気化学センサを提供する。電気化学センサは、さらに、酸化還元リサイクルセンサとして構成され得る。

図４Ａ、図４Ｂ、図４Ｃを参照してすでに記載されたように、酸化還元リサイクルの原理に基づいたセンサは、時間に対して漸進的に上昇するセンサ電流特性を有する。時間に対して実質的に単調に上昇するこのような電流信号は、本発明による回路構成を用いて記録するために非常に適切である。なぜなら、漸進的に増加する電流信号は、第１のキャパシタに蓄積し、かつ、本発明による回路構成によって、パルスによって個別に検出される電荷パケットに分解され得るからである。特に、本発明による回路構成の検出感度は、酸化還元リサイクルの原理により従来のセンサ電極のジオメトリでバイオセンサによって頻繁に生成される、約１ｐＡ〜約１００ｎＡの規模の電流を記録するために十分な高さである。

さらに、本発明は、上述の特徴を有する複数の回路構成を有するセンサ構成を提供する。

従って、例えば、センサ電極に固定された異なった捕獲分子を有する複数の酸化還元リサイクルセンサにより、例えば、異なったＤＮＡ半鎖を並行して記録する等の並行解析が可能である。検査されるべき液体の並行解析は、バイオおよび遺伝子技術において、または、食品技術における複数の応用分野に関して是非とも必要である。時間的な並行解析は、時間、従って、コストを節約する。さらに、センサ構成は、個々のセンサセル（それぞれ、回路構成により形成される）が、連続的に読み出しされ得るように設定され得る。特に、このセンサ構成の場合、回路構成の各々が、自律的に動作するセンサ素子としてセットアップされ得る。

このセンサ構成の回路構成は、実質的にマトリクス形状で構成されるが、これに代えて、例えば、６角形にも構成されてもよい。

さらに、センサ構成は、回路構成を駆動するための中央駆動回路、供給電圧または供給電流を提供するための中央供給回路、ならびに／あるいは、回路構成を読み出すための中央読み出し回路を有し得る。この回路（単数または複数）は、回路構成の少なくとも１つの部分に結合されることが好ましい。

センサ電極を介して提供される電流信号を処理するための、本発明による方法が以下に説明される。回路構成、電気化学センサ、およびセンサ構成の改良点は、センサ電極を介して提供された電流信号を処理する方法にも適用される。

センサ電極を介して提供される電流信号を処理するための、本発明による方法は、上述の特徴を有する本発明による回路構成を用いて行われる。本方法により、センサ電極の電位は、電位の整合が可能になるように第１のキャパシタとセンサ電極が結合されることによって、所定の第１の基準範囲内で、ほぼ所定の所望の電位に保たれる。さらに、第１のキャパシタの電位が、第２の基準範囲の外側に移動した場合、このイベントは第２の回路ユニットによって検出され、第１のキャパシタは、第１の基準電位にされる。

本発明による方法の好ましい実施形態によると、イベントの数および／または時間配列が、第２の回路ユニットと電気的に結合されたカウンタ素子によってカウントされる。

好ましくは、カウンタ素子は、互いにある時間間隔をおいた少なくとも２つのタイムインターバルで、イベントの時間配列を記録するために用いられる。

本発明の例示的実施形態は、図に示され、かつ、以下においてより詳細に説明される。

本発明による回路構成の第１の好ましい例示的実施形態が、以下において図１を参照して記載される。

図１に示される回路構成１００は、センサ電極１０１と、センサ電極１０１と電気的に結合された第１の回路ユニット１０２と、第１のキャパシタ１０４を有する第２の回路ユニット１０３とを有する。第１の回路ユニット１０２（例示的にポテンシオスタット）は、第１のキャパシタ１０４とセンサ電極１０１とを結合することによって、センサ電極１０１の電位を所定の第１の基準範囲内の、ほぼ所定の所望の電位に保持し、これにより、（制御用の電流の流れを用いて）電位の整合が可能になるようにセットアップされる。さらに、第２の回路ユニット１０３は、第１のキャパシタ１０４の電位が第２の基準範囲の外側にある場合、第２の回路ユニットは、このイベントを検出し、かつ、第１のキャパシタ１０４を第１の基準電位にするようにセットアップされる。

図１にさらに示されるように、捕獲分子１０５は、センサ電極１０１の表面に固定される。図１からの捕獲分子１０５は、記録されるべき分子１０６とハイブリダイズし、記録されるべきこれらの分子１０６の各々は、酵素標識１０７を有する。

図１に示されるように、捕獲分子が固定されたセンサ電極１０１は、酸化還元リサイクルの原理（図４Ａ、図４Ｂ、図４Ｃ参照）により機能する。従って、図１は、検査されるべき液体中の酵素標識１０７により生成され、かつ、第１のセンサ電極１０１からの回路構成１００に結合される電気センサ電流を生成する帯電粒子１０８を示す。

このセンサ電流は、特徴的な態様でセンサ電極１０１の電位を変更する。この電位は、第１の回路ユニット１０２の第１の制御ユニット１０９の入力に存在する。第１の回路ユニット１０２、特に、第１の制御ユニット１０９は、センサ電極電位が所望の電位から十分に大きくずれた場合、第１のキャパシタ１０４とセンサ電極１０１との間で電荷キャリアをシフトさせて、センサ電極１０１が所定の一定の電位に残ることを保証する。これは、図１において、第１の制御ユニット１０９により制御され得る制御可能な非リアクタンス性抵抗器１１０で模式的に示される。示された回路ブロックは、センサ電極１０１の電圧が一定の状態に留まるように、キャパシタ１０４とセンサ電極１０１との間の電流の流れを制御するアナログ制御ループである。電流の流れの連続的制御は、制御可能な抵抗器１１０によって可能にされる。センサ電極１０１の電位が、その表面での十分に多数のセンサイベントに基づいて第１の基準範囲の外側に移動した場合、第１の回路ユニット１０２、特に、第１の制御ユニット１０９は、センサ電極１０１と第１のキャパシタ１０４との間の電流の流れが増減し、これにより、第１のキャパシタ１０４とセンサ電極１０１との整合を可能にすることを保証する。具体的には、従って、制御可能な抵抗器１１０の抵抗が、第１の回路ユニット１０２の第１の制御ユニット１０９により増減し、これにより、センサ電極１０１と第１のキャパシタ１０４との間の電流の流れを可能にする。この関連で、電荷は、第１のキャパシタ１０４とセンサ電極１０１との間で前方および後方に流れ得る。

第１のキャパシタ１０４の電位がこの電荷シフトに基づいて第２の基準範囲の外側に移動した場合、このイベントは、第２の回路ユニット１０３、特に、比較器を有することが好ましい第２の回路ユニット１０３の第２の制御ユニット１１１により検出される。図１に示されるように、この検出は、第２の制御ユニット１１１の出力にて生成される電気パルス１１２が生成されることであり得る。

さらに、第１のキャパシタ１０４の電位が第２の基準範囲の外側に移動した場合、第１のキャパシタ１０４は、第２の回路ユニット１０３、特に、第２の回路ユニット１０３の第２の制御ユニット１１１により第１の基準電位にされる。これは、図１に示され、ここで、第２の回路ユニット１０３の第２の制御ユニット１１１によって発せられた信号に基づいて閉じられ、その結果、第１のキャパシタ１０４は、電圧源１１４に電気的に結合され、その結果、第１のキャパシタ１０４は、電圧源１１４により規定された第１の基準電位にされる。

本発明による回路構成の基本的考え方は、記録されるべきセンサ電流が予めアナログ増幅されていない電流に比例する周波数に変更される。本発明による回路構成により、センサ電極の電位は、一定に保たれ、このために必要とされる電荷（負または正の符号を有する）がキャパシタンスＣを有するキャパシタから取り出される。取り出された電荷ΔＱにより、
ΔＱ＝∫Ｉｄｔ（１）
第１のキャパシタとセンサ電極との間の電流の流れＩに基づいて、時間ｔにわたって積算された、第１のキャパシタに印加された電圧ΔＵは、関係
ΔＱ＝ＣΔＵ（２）
に従って変化する。

キャパシタに存在する電圧は、閾値電圧回路によりモニタリングされる。特定の値を超過するか、それ未満である場合、回路は、デジタルパルスを発し、これにより、スイッチが閉じられ、その結果、キャパシタの電圧が所定の値にリセットされる。その結果として、測定動作において、周波数が信号電流と比例する閾値回路からのパルス配列が取得される。

図１を参照してすでに記載されたように、本発明による回路構成は、電気化学センサを動作させるために、実質的に、２つの回路ユニットを有する。第１の回路ユニットは、線さ電極に存在する電位（すなわち、基準点に対する電圧）をモニタリングする。例えば、動作増幅器は、センサ電極の電位を基準電位と比較し、かつ、センサ電極の電位が一定の状態に留まるように、センサ電極と第１のキャパシタとの間の電流の流れを制御するために用いられ得る。

センサ電流を整合させるために必要とされるカウンタ電流が、上述のように、第２の回路ユニットの第１のキャパシタから引出される。第１のキャパシタの電圧は、第２の回路ユニットにおいて、例えば、比較器回路等の閾値回路によってモニタリングされる。第１のキャパシタの電位の第２の基準範囲を超過するか、またはこれ未満である場合、第２の回路ユニットは、リセットパルスを出力する。固定された時間長を有することが好ましい、このデジタルパルスは、キャパシタの電位（または２つのキャパシタプレート間の電圧）を第１の基準電位にリセットする。パルスは、一定の長さを有するべきである。なぜなら、カウンタ電流が、この時間の間に電圧源から引出されるからである。このデッドタイムは、測定周波数を低減し、かつ、このデッドタイムが極度に短くない限り、データを評価する際に考慮に入れられる必要がある。

デッドタイムが無視できないか、または、補償が意図される場合、回路をリセットした結果としての測定誤差を最小化するために、上述のように、交互に動作される２つ（以上）のキャパシタを提供することが可能である。一方の（能動）キャパシタがセンサ電流によって充電された場合、他方の（受動）キャパシタがこのタイムインターバルで第１の基準電位にリセットされる。能動キャパシタの電位が所定の値を超過した場合、第２の回路ユニット１０３によって、リセットパルスがすぐに発せられず、まず、２つのキャパシタ間が切換えられ、その後にはじめて、ここで受動キャパシタがリセットされる。この手順では、センサ電流は、任意の時点に電圧源から直接引出されるのではなく、電荷リザーバとして利用されるキャパシタからいつでも引出される。

再び、図１を参照して、リセットプロセスが、第１のキャパシタをリセット段階で所定の電位に放電する（例えば、完全に放電する）スイッチングトランジスタにより行われることが好ましい。第１の基準電位は、グラウンド電位であることが好ましい。次に、センサ電流は、再び第１のキャパシタを充電する。第１のキャパシタの電圧の時間依存性は、以下の数式

で示され得る。

センサ電極から導出されたセンサ電流Ｉ_{ｓｅｎｓｏｒ}は、図５を参照してすでに記載されたように、一定のオフセット成分Ｉ_{ｏｆｆｓｅｔ}と、時間とともに（理想的にも）直線的に上昇する信号電流を有する。

Ｉ_{ｓｅｎｓｏｒ}＝Ｉ_{ｏｆｆｓｅｔ}＋ｍｔ（４）
等式（４）が等式（３）に代入され、積分の値が計算された場合、第１の時点ｔ_１と第２の時点ｔ_２間で増大した電圧は、
Ｕ（ｔ）＝１／Ｃ（Ｉ_{ｏｆｆｓｅｔ}［ｔ_２−ｔ_１］＋ｍ／２［ｔ_２ ^２−ｔ_１ ^２］（５）
になる。

従って、特定の電圧差ΔＵが増大したタイムインターバルΔｔは、
Δｔ＝ｔ_２−ｔ_１＝（ＣΔＵ）／（Ｉ_{ｏｆｆｓｅｔ}＋ｍｔ）（６）
であり、この場合、ｔは、考察されるインターバルの平均時間、すなわち、
ｔ＝（ｔ_２−ｔ_１）／２（７）
である。

従って、キャパシタをリセットする間（ｔ_ｄｅａｄ＜＜Δｔ）のデッドタイムｔ_ｄｅａｄを無視した、十分に短いインターバルΔｔ内で測定される周波数ｆは、
ｆ＝Δｔ^−１＝Ｉ_{ｏｆｆｓｅｔ}／（ＣΔＵ）＋ｍｔ／（ＣΔＵ）（８）
になる。

この周波数ｆは、回路構成からデジタル信号として直接導出され得（例えば、回路構成が半導体基板に組み込まれている場合はチップから）、かつ、さらに処理され、そして評価され得る。等式（８）は、周波数ｆがセンサ電極のオフセット電流Ｉ_{ｏｆｆｓｅｔ}に起因した一定の成分を有することを示す。（８）における第２の項は、時間とともに直線的に上昇し（正確に直線的に上昇する電流信号が、当然、理想化されるという仮定）、酸化還元リサイクル原理によるセンサイベントに起因し、かつ、実際の測定変数ｍを含む周波数成分を表す。

計測学的に適切な変数ｍは、例えば、２つの周期測定、または周波数測定を所定の時間間隔Δｔ_ｍｅａｓ＝ｔ_Ｂ−ｔ_Ａで実行することによって取得される。ｔ_Ａおよびｔ_Ｂのそれぞれが、等式（８）に代入され、ここから周波数ｆ_Ａおよびｆ_Ｂが引かれた場合、取得される周波数差Δ_ｆは、
Δ_ｆ＝ｆ_Ｂ−ｆ_Ａ＝ｍΔｔ_ｍｅａｓ／（ＣΔＵ）（９）
である。

ここから、計測学的に適切な変数ｍは、
ｍ＝ΔｆＣΔＵ／Δｔ_ｍｅａｓ（１０）
になる。従って、センサの出力周波数の２つの測定値から、計測学的に適切な変数ｍ、具体的には、図５からの電流対時間の曲線プロファイル５０３の勾配を直接決定することが可能である。

上述の周波数または周期継続時間の測定に代えて、第２の回路のパルスが、パルスの数または時間配列を合計し、好ましくは、これを、経過したタイムインターバルΔｔの数を符号化するバイナリワードに変換するカウンタ素子の入力に提供されることが可能である。

このようなカウンタ素子は、所定の時間長にわたって、第１のキャパシタのリセットパルスをカウントし、外部パルスの後でカウンタの読み出しをデジタル出力し、その後、そのカウンタ素子をリセットし得る。

時点ｔ_ｃ１および時点ｔ_ｃ２により規定された時間周期ｔ_{ｃｏｕｎｔ}＝ｔ_ｃ２−ｔ_ｃ１が経過した後で回路構成のカウンタ素子のカウンタの読み出しｎは、

と十分に近似するように計算される。

周波数測定値からｍの決定に関する前の説明と対応して、カウンタの読み出しの少なくとも２つの測定値ｎが必要であり、ここから、Ｉ_{ｏｆｆｓｅｔ}と、計測学的に適切な変数ｍの両方が、等式（１１）によって決定され得る。

カウンタ素子を本発明の回路構成に組み込むことの１つの利点は、その結果として自動的に行われる測定結果の時間的平均化である。特に、生体分子の検出において小さいセンサ電流が予測され得る場合、測定変数の瞬間値のゆらぎが起こり得る（例えば、ノイズの影響等により）ので、平均化は、特に、有利である。

本発明による回路構成の好ましい例示的実施形態により、第２の回路ユニットは、少なくとも１つの第２のキャパシタを有し、回路構成は、少なくとも１つの第２のキャパシタまたは第１のキャパシタのうちの１つ、あるいは、キャパシタの少なくとも２つが、回路構成に同時に接続されるようにセットアップされる。

ダイナミック範囲を拡大するため、および、測定精度を改善するために、切換えられ得る記憶キャパシタンスが例示的に提供される。センサ電極が上昇した電気センサ電流を供給する場合、これにより、出力周波数が大きくなり、さらなるキャパシタが、例えば、第１のキャパシタと並列接続され得る。これは、出力周波数、従って、第１のキャパシタのリセット中のデッドタイムに基づく、可能な測定の不正確さを低減する。このようにして実現された測定領域のスイッチングに加えて、キャパシタ電圧が変動するインターバルΔＵを変更することも可能である。これにより、測定範囲の連続的同調が可能になる。

本発明の第２の好ましい例示的実施形態による回路構成６００は、図６Ａを参照して後述される。

回路構成６００は、センサ電極と、このセンサ電極６０１に結合された第１の回路ユニット６０２と、第１のキャパシタ６０４を有する第２の回路ユニット６０２とを有する。第１の回路ユニット６０２は、センサ電極６０１の電位を所定の第１の基準範囲内の、ほぼ所定の所望の電位に保持し、これにより、電位の整合が可能になるようにセットアップされる。さらに、第２の回路ユニット６０３は、第１のキャパシタ６０４の電位が、第２の基準範囲の外側にある場合、第２の回路ユニットは、このイベントを検出し、第１のキャパシタ６０４を、第２の回路ユニット６０３のノード６０５における第１の電圧源によって提供された、第１の基準電位にするようにセットアップされる。

さらに、回路構成６００は、カウンタ素子６０６であり、これは、第２の回路ユニット６０３に電気的に結合され、かつ、イベントの数および時間配列をカウントするようにセットアップされる。

さらに、第１の回路ユニット６０２は、２つの入力および１つの出力を有する第１の比較器素子６０７を有し、第１の入力は、第１の入力がセンサ電極６０１の電位にあるようにセンサ電極６０１に結合される。第２の入力は、所望の電位（または第１の電気的基準範囲）を規定する第３の基準電位にされる。第３の基準電位、第１の比較器素子６０７の第２の入力の電位は、第２の電圧源６０８によって提供される。さらに、第１の比較器素子６０７は、電気信号がその出力に生成され、これにより、センサ電極６０１の電位が、所定の第１の基準範囲内のほぼ所定の所望の電位に保持されるようにセットアップされる。

図６Ａにさらに示されるように、第１の回路ユニット６０２は、トランジスタ６０９、第１の比較器素子６０７の出力に結合されるゲート領域と、線さ電極６０１に結合された第１のソース／ドレイン領域と、第１のキャパシタ６０４に結合された第２のソース／ドレイン領域とを有する。

具体的には、電解効果トランジスタ６０９は、非リアクタンス性抵抗器（第１の比較器素子６０７によって制御可能）であり、この抵抗器により、センサ電極６０１は、センサ電極６０１の電位が所定の第１の基準範囲内のほぼ所定の所望の電位に保持されるように、第２の回路ユニット６０３の第１のキャパシタ６０４に結合され得る。換言すると、センサ電極６０１およびキャパシタ６０４の完全な結合と完全な切断との間の任意の中間値が、トランジスタ６０９により設定され得る。

さらに、第２の回路ユニット６０３は、２つの入力と１つの出力とを有する第２の比較器素子６１０を有し、第１の入力は、第１の入力が第１のキャパシタ６０４の電位にあるように第１のキャパシタ６０４に結合され、第２の入力は、第３の電圧源６１１によって提供された第４の基準電位にあり、その第４の基準電位は、第２の電気的基準範囲を規定する。第２の比較器素子６１０は、電気信号が、その出力にて生成され、これにより、第１のキャパシタ６０４の電位が第４の基準電位を超過した場合、第１のキャパシタ６０４が第１の基準電位にされるようにセットアップされる。この目的で、第２の回路ユニット６０３は、（例えば、トランジスタとして設計され得る）スイッチ６１２に電気信号を提供し、これにより、スイッチ６１２が閉じられ、電気的結合が第１の電圧源６０５と第１のキャパシタ６０４との間に生成される。

さらに、パルス送信器６１３は、第２の比較器６１０の出力に接続され、第１のキャパシタ６０４の電位が第２の基準範囲の外側にあり、かつ、所定の長さτを有するデジタルパルスを出力するイベントを検出する。

図６Ａにさらに示されるように、パルス送信器６１３のこのパルス信号は、カウンタ素子６０６に提供され、このカウンタ素子は、パルスの数、およびその時間配列をカウントする（すなわち、パルスが到着する周波数）。

回路構成６００の第１の比較器素子６０７および第２の比較器素子６１０は、それぞれ、動作増幅器として構成される。

従って、図６Ａに示される本発明による回路構成６００の基本回路図は、第１の回路ユニット６０２および第１のキャパシタ６０４のそれぞれにより実現されるポテンシオスタットを有する。これは、センサ電極６０１の電位を、第３の基準電位によって規定された第１の基準範囲内の所望の電位に保持する。センサ電極６０１から導出されたセンサ電流は、第２の回路ユニット６０３から引出され、これは、さらに、電流−周波数コンバータとして機能する。次に、第１のキャパシタ６０４は、電荷を、その電位を保持する目的でセンサ電極６０１に供給し、第１のキャパシタ６０４に存在する電圧は、上述のキャパシタ回路によりモニタリングされる。第１のキャパシタ６０４の電圧が閾値未満に降下した場合、キャパシタ６１０またはパルス送信器６１３は、所定の長さτを有するパルスを発し、これは、スイッチ６１２により、第１のキャパシタ６０４に第１の電圧源６０５の電位と逆転して荷電される。パルスは、さらに、第２の比較器素子６１０の出力に結合されたカウンタ素子６０６へのカウントパルスとして利用される。

図６Ａに示された回路構成６００は、センサ電極６０１に電流を提供するようにセットアップされ、センサ電極６０１は、この場合、電流シンクとして動作することが強調される必要がある。これに対して、センサ電極６０１で生成された電流が、回路構成６００によって取り出されることが意図される場合、この構成は、相補的に構成される必要がある。

本発明による回路構成の第３の好ましい例示的実施形態は、図６Ｂを参照して後述される。図６Ａに示され、かつ、すでに記載された回路構成６００に対応する回路構成６２０のこれらの素子には、同じ参照符号が提供される。図６Ａに示される回路構成６００とは異なる回路構成６２０のコンポーネントのみがより詳細に後述される。

回路構成６２０は、第１の回路ユニット６０２に結合され得る較正デバイス６２１を有し、かつ、第２の基準電位が、１の回路ユニット６０２に印加され得、第１の回路ユニット６０２が較正デバイス６２１またはセンサ電極６０１に結合されるようにセットアップされる回路構成６２０を較正するために利用される。

図６Ｂに示される回路構成６２０について特に有利であるのは、センサ電極６０１が、第１の回路ユニット６０２から選択的に切断され得、その代わりに、較正デバイス６２１に結合され得、基準電流源６２１ａは、そのために不可欠なコンポーネントである。回路構成６２０の較正は、較正デバイス６２１によって生成される較正電流により実行され得る。これは、第１のキャパシタ６０４のキャパシタンスＣの正確な値が知られていない場合に特に有利である。

第１のキャパシタ６０４を生成する方法において、プロセス技術が異なるために、第１のキャパシタ６０４のキャパシタンスの統計的なゆらぎに加えて、計算が極めて複雑であり得るか、または、正確には計算され得ない回路構成６２０の寄生キャパシタンスは、ストレージノードの全キャパシタンスに実質的に寄与し、記録されるべき電流信号が符号化される結果としての出力周波数に決定的な影響を及ぼす。特に、電流−周波数コンバータにおける第２の比較器６１０のオフセット電圧は、さらに、記録されるべき出力周波数に直接的な影響を及ぼす。図６Ｂに示されるように、基準電流源６２１ａがセンサと並列接続される場合、較正デバイス６２１は、既知のセンサ電流を提供するか、または、これを特定の量だけ増減させる接続可能な基準電流源６２１ａを有する。接続に基づいて生じる周波数の変化は、回路較正６２０を較正するために利用される。このような較正は、特に、検体がセンサ電極６０１に印加される前に実行され得る。この場合、センサ電極ｋ６０１は、センサイベントから発生する信号電流を供給せず、出力周波数は、基準電流源６２１ａの基準電流によって決定される。

センサ電極６０１または較正デバイス６２１の第１の回路ユニット６０２への選択的接続は、さらなるスイッチ６２２によって実現される。スイッチ６２２は、較正デバイス６２１が図６Ｂに示される動作状態で第２の回路ユニット６０２に接続されるように切換えられ得、これに対して、センサ電極６０１は、図６Ｂに示される動作状態で第１の回路ユニット６０２に接続されない。図６Ｂに示されるさらなるスイッチ６２２の切換えに対応する相補の関連で、センサ電極６０１は、第１の回路ユニット６０２に接続され、これに対して、較正デバイス６２１は、第１の回路に接続される。

本発明による回路構成７００の第４の好ましい例示的実施形態は、図７を参照して後述される。図６Ｂと直接対応する部分を有する図７からのコンポーネントまたはブロックは、図６Ｂと同じ参照符号で図７に示される。

図７は、複数のセンサユニットのマトリクスタイプの構成において用いられ得るセンサユニットの実施形態を示す。

図７は、センサ電極６０１を示す。さらに、図７は、さらなるセンサ電極７０１を示す。センサ電極６０１は、第１の電気ノード７０２に結合される。第１の電気ノード７０２は、第１の回路ユニット６０２（機能的には電圧レギュレータまたはポテンシオスタットであり、以後、制御素子６０２とも呼ばれる）の反転された入力に結合される。さらに、第１の電気ノード７０２は、第１のトランジスタ７０３の一方のソース／ドレイン領域に結合される。第１のトランジスタ７０３の他方のソース／ドレイン領域は、第２の電気ノード７０４に結合される。第２の電気ノード７０４は、較正デバイスの基準電流源６２１ａに結合される。第１のトランジスタ７０３のゲート領域は、第１の電圧供給７０５に結合される。第１の電圧供給７０５および第１のトランジスタ７０３は、さらなるスイッチ６２２を形成する。特に、動作増幅器を備える制御素子６０２の非反転入力は、第３の電気ノード７０６と結合される。第３の電気ノード７０６は、第４の電気ノード７０７と同一である。この意味合いでの「同一」とは、「電気的に同一」、すなわち、電気ノード７０６および電気ノード７０７が（ほぼ）同じ電位にあることを意味する。第４の電気ノード７０７は、さらに、第１のキャパシタンス７０８、さらに、第２の電圧源６０８に結合される。さらなる電極７０１は、第５の電気ノード７０９に結合される。第５の電気ノード７０９は、第６の電気ノード７１０と同一である。第６の電気ノード７１０は、第２のキャパシタンス７１１に結合される。さらに、第６の電気ノード７１０は、第６の電圧供給７１２に結合される。第１の制御素子６０２の出力は、第７の電気ノード７１３に結合される。第７の電気ノード７１３は、動作増幅器として接続される第２の比較器素子６１０の反転した入力に結合される。第２の比較器素子６１０の非反転入力は、第８の電気ノード７１４に結合される。第８の電気ノード７１４は、第３のキャパシタンス７１５に結合される。さらに、第８の電気ノード７１４は、第９の電気ノード７１６と同一である。第９の電気ノード７１６は、第３の電圧源６１１に結合される。さらに、比較器素子６１０の出力は、第１０の電気ノード７１７に結合される。第１０の電気ノード７１７は、このスイッチ６１２のゲート領域に結合され、このスイッチ６１２は、トランジスタとして設計される。スイッチ６１２の一方のソース／ドレイン領域は、第１１の電気ノード７１８に結合される。第１１の電気ノード７１８は、第７の電気ノード７１３と同一であり、かつ、第１のキャパシタ６０４に結合される。スイッチ６１２の他方のソース／ドレイン領域は、第１２の電気ノード７１９に結合される。第１２の電気ノード７１９は、一方で第１のキャパシタ６０４に結合され、他方、第１３の電気ノード７２０と同一である。第１３の電気ノード７２０が第４のキャパシタンス７２１に結合され、かつ、第５のキャパシタンス７２２に結合される。正の動作電圧は、ノード７２０に存在する。さらに、回路構成７００は、第１の電圧供給ユニット７２３および第２の電圧供給ユニット７２４を有する。第１の電圧供給ユニット７２３の第１および第２の端子は、制御素子６０２の２つのさらなる端子に結合され、これらのさらなる端子は、第２の電圧供給ユニット７２４にさらに結合される。第２の電圧供給ユニット７２４のさらなる端子は、第１４の電気ノード７２５に結合される。第１４の電気ノード７２５は、制御素子６０２のさらなる端子および制御素子６１０のさらなる端子の両方に結合される。第２の電圧供給ユニット７２４のさらなる端子は、第１５の電気ノード７２６に結合される。第１５の電気ノード７２６は、第３の電圧供給７２７に結合される。

さらに、カウンタ素子６０６は、図７に示される。カウンタ素子６０６は、第４の電圧供給７２８に結合される。カウンタ素子６０６は、第１の制御信号７２９と、第２の制御信号７３０と、第３の制御信号７３１と、第４の制御信号７３２と、第５の制御信号７３３と、第６の制御信号７３４と、第７の制御信号７３５とを有する。さらに、カウンタ素子６０６は、カウンタユニット７３６を有する。第１の制御信号７２９は、第１６の電気ノード７３７に結合される。第１６の電気ノード７３７は、カウンタユニット７３６の入力に結合される。第２の制御信号７３０は、第１７の電気ノード７３８に結合される。第１７の電気ノード７３８は、カウンタユニット７３６のさらなる入力に結合される。第３の制御信号７３１は、第１８の電気ノード７３９にけつごうされる。第１８の電気ノード７３９は、カウンタユニット７３６のさらなる入力に結合される。第４の制御信号７３２は、第１９の電気ノード７４０に結合される。第１９の電気ノードは、カウンタユニット７３６のさらなる入力に結合される。第５の制御信号７３３は、第２０の電気ノード７４１に結合される。第２０の電気ノード７４１は、カウンタユニット７３６のさらなる入力に結合される。第６の制御信号７３４は、第２１の電気ノード７４２に結合される。第２１の電気ノード７４２は、カウンタユニット７３６のさらなる入力に結合される。第７の制御信号７３５は、第２２の電気ノード７４３に結合される。第２２の電気ノード７４３は、第６のキャパシタンス７４４に結合される。さらに、第２２の電気ノード７４３は、第２３の電気ノード７４５と同一である。第２３の電気ノード７４５は、第７のキャパシタンス７５６に結合される。カウンタの読み出しが符号化された信号が、カウンタユニット７３６の出力に存在する。この信号は、第２４の電気ノード７４７に提供される。カウンタ読み出し信号は、第２４の電気ノード７４７から連続的に出力端子７４８に伝送される。

要約すると、図７に示される回路構成７００の実質的なコンポーネントは、２つのセンサ電極６０１、７０１、第１の回路ユニット６０２、キャパシタ電圧をリセットするために利用されるトランジスタとして形成されたスイッチ６１２が並列接続された第１のキャパシタ６０４（ストレージキャパシタンスとして利用される）である。このリセットは、同様に、動作増幅器として設計され、かつ、第１のキャパシタ６０４にわたる電圧を第３の電圧源６１１の電圧信号と比較し、これに対応して、トランジスタとして設計されたスイッチ６１２を駆動する第２の比較器素子６１０によって開始される。

一定の長さを有するパルスを生成する独立した回路ブロックは、図７に示される実装例には提供されないことが強調される。適切なパルス持続時間により、示された回路により、システム「第２の比較器素子６１０（第１の比較器６０４）、スイッチ６１２」の応答時間から自動的にもたらされ、かつ、広い測定範囲にわたって十分に一定である値を有する。

第２の比較器素子６１０のパルスは、カウンタ素子６０６のカウンタユニット７３６においてカウントされる。制御信号により、カウンタユニット７３６は、シフトレジスタ動作全体にわたって変更され得、その結果、現在のカウンタの読み出しが出力端子７４８にて連続的に出力される。

さらに、図８を参照して、図７に示される回路構成における第１の比較器素子６０７の回路技術的実施形態が詳細に説明される。図７または図６Ｂの対応部分を有する図８に示されるこのコンポーネントに、同じ参照符号が提供される。

図８は、第１の制御素子６０２（第１の回路ユニット６０２とも呼ばれる）を示す。図７からの第１の電気ノード７０２は、第１の電気ノード８０１に結合され、第１の電気ノード８０１は、（第１の比較器素子６０７の）動作増幅器６０７の非反転入力に結合される。図７からの第３の電気ノード７０６は、動作増幅器６０７の反転入力８０３に結合される。さらに、動作増幅器６０７は、第１の端子８０４ａ、第２の端子８０４ｂ、および第３の端子８０４ｃに結合される。第１の端子８０４ａは、第２の電圧供給ユニット７２４に結合される。第２の端子８０４ｂおよび第３の端子８０４ｂは、第１の電圧供給ユニット８２３にそれぞれ結合される。動作増幅器６０７の出力８０５は、第２の電気ノード８０６に結合される。第２の電気ノード８０６は、キャパシタ８０７に結合される。キャパシタ８０７は、第３の電気ノード８０８に結合される。第３の電気ノード８０８は、第１の電気ノード８０１と同一である。さらに、第２の電気ノード８０６は、トランジスタ６０９のゲート領域に結合される。トランジスタ６０９の一方のソース／ドレイン領域は、第３の電気ノード８０８に結合され、トランジスタ６０９の他方のソース／ドレイン領域は、出力端子８１０に結合され、この出力端子８１０は、図７における第１の制御素子６０２の出力に対応する。

図８からの動作増幅器６０７の回路構成は、図９を参照してより詳細に後述される。図８に示される動作増幅器６０７の入力および出力または端子に、図９と同じ参照符号が提供される。

図９に示される動作増幅器６０７の非反転入力８００は、第１の電気ノード９００に結合される。第１の電気ノード９００は、第１のトランジスタ９０１のゲーｔ領域に結合される。さらに、第１の電気ノード９００は、第２のトランジウスタ９０２のゲート領域に結合される。第１のトランジスタ９０１の一方のソース／ドレイン領域は、第２の電気ンード９０３に結合される。第２のトランジスタ９０２の他方のソース／ドレイン領域は、第３の電気ノード９０４に結合される。第３の電気ノード９０４は、第１のトランジスタ９０１に結合され、かつ、第４の電気ノード９０５と同一である。第４の電気ノード９０５は、第１のトランジスタ９０１の他方のソース／ドレイン領域に結合される。さらに、第４の電気ノード９０５は、第５の電気ノード９０６と同一である。第５の電気ノード９０６は、第６の電気ノード９０７と同一である。第６の電気ノード９０７は、第２のトランジスタ９０２および第３のトランジスタ９０８に結合される。第５の電気ノード９０６は、第４のトランジスタ９０９の一方のソース／ドレイン領域にさらに結合される。第４のトランジスタ９０９のゲート領域は、動作増幅器６０７の第１の端子８０４ａに結合される。第３のトランジスタ９０８一方のソース／ドレイン領域は、第７の電気ノード９１０に結合される。第３のトランジスタ９０８の他方のソース／ドレイン領域は、第８の電気ノード９１１に結合される。第８の電気ノード９１１は、第９の電気ノード９１２と同一である。第９の電気ノード９１２は、第５のトランジスタ９１３の一方のソース／ドレイン領域に結合される。さらに、第９の電気ノード９１２は、第５の電気ノード９０６と同一である。第９のトランジスタ９１３の他方のソース／ドレイン領域は、第７の電気ノード９１０に結合される。さらに、第８の電気ノード９１１は、第５のトランジスタ９１３に結合される。第３のトランジスタ９０８のゲート領域は、第１０の電気ノード９１４に結合される。第１０の電気ノード９１４は、第５のトランジスタ９１３のゲート領域にさらに結合される。さらに、第１０の電気ノード９１４は、動作増幅器６０７の反転入力８０３に結合される。第２の電気ノード９０３は、第１１の電気ノード９１５と同一である。第１１の電気ノード９１５は、第６のトランジスタ９１６の一方のソース／ドレイン領域に結合される。第６のトランジスタ９１６のゲート領域は、第１２の電気ノード９１７に結合される。第１２の電気ノード９１７は、比較器ユニット６０７の第２の端子８０４ｂに結合される。さらに、第１２の電気ノード９１７は、第７のトランジスタ９１８のゲート領域に結合される。第７のトランジスタ９１８の一方のソース／ドレイン領域は、第１３の電気ノード９１９に結合される。第１３の電気ノード９１９は、第７の電気ノード９１０と同一である。さらに、際１３の電気ノード９１９は、第８のトランジスタ９２０の第１のソース／ドレイン領域に結合される。第８のトランジスタ９２０のゲート領域は、第１４の電気ノード９２１に結合される。第１４の電気ノード９２１は、動作増幅器６０７の第３の端子８０４ｃに結合され、かつ、第９のトランジスタ９２２のゲート領域にさらに結合される。第９のトランジスタ９２２の一方のソース／ドレイン領域は、第１１の電気ノード９１５に結合され、第９のトランジスタ９２２の他方のソース／ドレイン領域は、第１５の電気ノード９２３に結合される。第１５の電気ノード９２３は、動作増幅器６０７の出力８０５に結合され、かつ、第１０のトランジスタ９２４の第１のソース／ドレイン領域にさらに結合される。第１０のトランジスタ９２４のゲート領域は、第１６の電気ノード９２５に結合される。第１６の電気ノード９２５は、さらに、第１７の電気ノード９２６と同一である。第１７の電気ノード９２６は、第１１のトランジスタ９２７の一方のソース／ドレイン領域に結合され、第１１のトランジスタ９２７のゲート領域は、第１６の電気ノード９２５に結合される。さらに、第１７の電気ノード９２６は、第８のトランジスタ９２０の他方のソース／ドレイン領域に結合される。

図６Ｂ、図７に示される第２に比較器素子６１０の好ましい例示的実施形態は、図１０を参照して後述される。

図１０に示される比較器素子６１０は、図７に示される第７の電気ノード７１３に結合される第１の入力１０００を有する。比較器素子６１０は、さらに、図７からの第８の電気ノード７１４に結合された第２の入力１００１を有する。さらに、比較器素子６１０は、図７からの回路構成７００の第１０の電気ノード７１７に結合された出力１００２を有する。さらに、第２の比較器素子６１０は、供給入力１００３を有し、これは、回路構成７００の第１４の電気ノード７２５に結合され、従って、第２の電圧供給ユニット７２４に間接的に電気的に結合される。

第１の入力１０００は、第１のトランジスタ１００４のゲート領域に結合される。第１のトランジスタ１００４の一方のソース／ドレイン領域が第１の電気ノード１００５に結合される。第１の電気ノード１００５は、第２のトランジスタ１００６の一方のソース／ドレイン領域にさらに結合される。第２のトランジスタ１００６のゲート領域は、第２の比較器素子６１０の第２の入力１００１に結合される。第２のトランジスタ１００６の他方のソース／ドレイン領域は、第２の電気ノード１００７に結合される。第２の電気ノード１００７は、第３のトランジスタ１００８の一方のソース／ドレイン領域に結合される。第３のトランジスタ１００８の他方のソース／ドレイン領域は、第３の電気ノード１００９に結合される。第３の電気ノード１００９は、第４のトランジスタ１０１０の一方のソース／ドレイン領域に結合される。第３のトランジスタ１００８のゲート領域は、第４のトランジスタ１０１０のゲート領域に結合され、第４のトランジスタ１０１０のゲート領域は、第４の電気ノード１０１１にさらに結合される。第４の電気ノード１０１１は、第１のトランジスタ１００４の他方のソース／ドレイン領域に結合される。さらに、第１の電気ノード１００５は、第５のトランジスタ１０１２の一方のソース／ドレイン領域に結合される。第５のトランジスタ１０１２のゲート領域は、第５の電気ノード１０１３に結合される。第５の電気ノード１０１３は、第６のトランジスタ１０１４のゲート領域および一方のソース／ドレイン領域に結合される。第６のトランジスタ１０１４の一方のソース／ドレイン領域は、第７のトランジスタ１０１５の一方のソース／ドレイン領域に結合される。

さらに、第７のトランジスタ１０１５のゲート領域は、供給入力１００３に結合される。第５の電気ノード１０１３は、第６の電気ノード１０１６と同一である。さらに、第６の電気ノード１０１６は、第８のトランジスタ１０１７のゲート領域に結合される。第８のトランジスタ１０１７の一方のソース／ドレイン領域は、第７の電気ノード１０１８に結合される。第６の電気ノード１０１６は、第９のトランジスタ１０１９のゲート領域にさらに結合される。第９のトランジスタ１０１９の一方のソース／ドレイン領域は、第１０のトランジスタ１０２０の一方のソース／ドレイン領域に結合される。第７の電気ノード１０１８は、第８の電気ノード１０２１と同一である。第１０のトランジスタ１０２０のゲート領域は、第８の電気ノード１０２１に結合される。第１０のトランジスタ１０２０の他方のソース／ドレイン領域は、第９の電気ノード１０２２に結合される。第９の電気ノード１０２２は、第２の比較器素子６１０の出力に結合される。さらに、第９の電気ノード１０２２は、第１１のトランジスタ１０２３の一方のソース／ドレイン領域に結合される。第８の電気ノード１０２１は、第１１のトランジスタ１０２３のゲート領域に結合される。さらに、第７の電気ノード１０１８は、第１２のトランジスタ１０２４の一方のソース／ドレイン領域に結合される。第１２のトランジスタ１０２４のゲート領域は、第２の電気ノード１００７に結合される。

本発明による回路構成のカウンタ素子の好ましい例示的実施形態は、図１１を参照して後述される。

図１１に示されるカウンタ素子１１００は、第１の入力１１０１と、第２の入力１１０２と、第３の入力１１０３と、第４の入力１１０４と、第５の入力１１０５とを有する。さらに、カウンタ素子１１００は、第１の出力１１０６と第２の出力１１０７とを有する。第１の入力１１０１は、第１の電気ノード１１０８に結合される。第１の電気ノード１１０８は、第１のトランジスタ１１０９のゲート領域に結合される。第１のトランジスタ１１０９の一方のソース／ドレイン領域は、第２のトランジスタ１１１０の一方のソース／ドレイン領域に結合される。第２のトランジスタ１１１０のゲート領域は、第２の電気ノード１１１１に結合される。第２の電気ノード１１１１は、カウンタ素子１１００の第３の入力１１０３に結合される。第１のトランジスタ１１０９の他方のソース／ドレイン領域は、第３の電気ノード１１１２に結合される。第３の電気ノード１１１２は、第３のトランジスタ１１１３の一方のソース／ドレイン領域に結合される。さらに、第３の電気ノード１１１２は、第４のトランジスタ１１１４の一方のソース／ドレイン領域に結合される。第３のトランジスタ１１１３の他方のソース／ドレイン領域は、第４の電気ノード１１１５に結合される。第４の電気ノード１１１５は、第５の電気ノード１１１６に結合される。第５の電気ノード１１１６は、第５のトランジスタ１１１７の一方のソース／ドレイン領域に結合される。第５のトランジスタ１１１７のゲート領域は、第６の電気ノード１１１８に結合される。第６の電気ノード１１１８は、カウンタ素子１１００の第４の入力１１０４に結合される。さらに、第６の電気ノード１１１８は、第７の電気ノード１１１９と同一である。第５のトランジスタ１１１７の他方のソース／ドレイン領域は、第６のトランジスタ１１２０の一方のソース／ドレイン領域に結合される。第６のトランジスタ１１２０のゲート領域は、第８の電気ノード１１２１に結合される。第８の電気ノード１１２１は、カウンタ素子１１００の第２の入力１１０２に結合される。さらに、第８の電気ノード１１２１は、第７のトランジスタ１１２２のゲート領域に結合される。第７のトランジスタ１１２２の一方のソース／ドレイン領域は、第８のトランジスタ１１２３の一方のソース／ドレイン領域に結合される。第８のトランジスタ１１２３のゲート領域は、第９の電気ノード１１２４に結合される。第９の電気ノード１１２４は、第２の電気ノード１１１１と同一である。第８のトランジスタ１１２３の他方のソース／ドレイン領域は、第１０の電気ノード１１２５に結合される。第１０の電気ノード１１２５は、第１１の電気ノード１１２６と同一である。第１１の電気ノード１１２６は、第９のトランジスタ１１２７の一方のソース／ドレイン領域に結合される。第９のトランジスタ１１２７のゲート領域は、第１２の電気ノード１１２８に結合される。第１２の電気ノード１１２８は、カウンタ素子１１００の第５の入力１１０５に結合される。第１１の電気ノード１１２６は、第１０のトランジスタ１１２９の一方のソース／ドレイン領域に結合される。第１０のトランジスタ１１２９のゲート領域は、第４の電気ノード１１１５に結合される。第１０のトランジスタ１１２９の他方のソース／ドレイン領域は、第１３の電気ノード１１３０に結合される。第１３の電気ノード１１３０は、第１４の電気ノード１１３１と同一である。第１４の電気ノード１１３１は、カウンタ素子１１００の第２の出力１１０７に結合される。さらに、第１３の電気ノード１１３０は、第４のトランジスタ１１１４のゲート領域に結合される。第４のトランジスタ１１１４の他方のソース／ドレイン領域は、第１５の電気ノード１１３２に結合される。第１５の電気ノード１１３２は、第１６の電気ノード１１３３と同一である。第１６の電気ノード１１３３は、第１１のトランジスタ１１３４の一方のソース／ドレイン領域に結合される。第１６の電気ノード１１３３は、第１２のトランジスタ１１３５のゲート領域にさらに結合される。第１２のトランジスタ１１３５の一方のソース／ドレイン領域は、第１０の電気ノード１１２５に結合される。第１１のトランジスタ１１３４のゲート領域は、第７の電気ノード１１１９に結合される。第１１のトランジスタ１１３４の他方のソース／ドレイン領域は、第１３のトランジスタ１１３６の一方のソース／ドレイン領域に結合される。第１３のトランジスタ１１３６のゲート領域は、第１の電気ノード１１０８に結合される。第１２のトランジスタ１１３５の他方のソース／ドレイン領域は、第１７の電気ノード１１３７に結合される。第１７の電気ノード１１３７は、第１８の電気ノード１１３８と同一である。さらに、第１７の電気ノード１１３７は、カウンタ素子１１００の第１の出力１１０６に結合される。第３のトランジスタ１１１３のゲート領域は、第１８の電気ノード１１３８にさらに結合される。第５の電気ノード１１１６は、第１９の電気ノード１１３９と同一である。第１９の電気ノード１１３９は、第１４のトランジスタ１１４０の一方のソース／ドレイン領域に結合される。第１４のトランジスタ１１４０のゲート領域は、第１２の電気ノード１１４１に結合される。第１２の電気ノード１１４０は、第１５のトランジスタ１１４２のゲート領域に結合される。第１９の電気ノード１１３９は、第１５のトランジスタ１１４２の一方のソース／ドレイン領域に結合される。第１４のトランジスタ１１４０のゲート領域は、第２１の電気ノード１１４３に結合される。第２２の電気ノード１１４４は、第１９の電気ノード１１３９と同一である。第２２の電気ノード１１４３は、第１６のトランジスタ１１４５の一方のソース／ドレイン領域に結合される。第１６のトランジスタ１１４５のゲート領域は、第２２の電気ノード１１４４に結合される。第１７のトランジスタ１１４６のゲート領域は、第２２の電気ノード１１４４に結合される。第１７のトランジスタ１１４６の一方のソース／ドレイン領域は、第２１の電気ノード１１４３に結合される。第２２の電気ノード１１４３は、第１５の電気ノード１１３２と同一である。さらに、第２２の電気ノード１１４４は、第１７のトランジスタ１１４６のゲート領域に結合される。第１７のトランジスタ１１４６の一方のソース／ドレイン領域は、第２１の電気ノード１１４３に結合される。第１９の電気ノード１１３８は、第２３の電気ノード１１４７と同一である。第２３の電気ノード１１４７は、第１８のトランジスタ１１４８の一方のソース／ドレイン領域に結合される。第１８のトランジスタ１１４８のゲート領域は、第２４の電気ノード１１４９に結合される。第２４の電気ノード１１４９は、第１９のトランジスタ１１５０のゲート領域に結合される。第２３の電気ノード１１４７は、第１９のトランジスタ１１５０の一方のソース／ドレイン領域に結合される。第１８のトランジスタのゲート領域は、第２５の電気ノード１１５１に結合される。第２５の電気ノード１１５１は、第２０のトランジスタ１１５２の一方のソース／ドレイン領域に結合される。第２０のトランジスタ１１５２のゲート領域は、第２６の電気ノード１１５３に結合される。第２６の電気ノード１１５３は、第２３の電気ノード１１４７と同一である。第２５の電気ノード１１５１は、第２１のトランジスタ１１５４の一方のソース／ドレイン領域に結合される。第２１のトランジスタ１１５４のゲート領域は、第２６の電気ノード１１５３に結合される。第２５の電気ノード１１５１は、第１４の電気ノード１１３１と同一である。第１の電気ノード１１０８は、第１３のトランジスタ１１３６のゲート領域に結合される。

図１２は、チップ１２０２上にマトリクス形状で構成される複数の回路構成１２０１（各々が図７に示される回路構成７００のように構成され得る）を有する、本発明によるセンサ構成の好ましい例示的実施形態を示す。回路構成１２００の各々は、他の回路構成から独立したセンサセンサとして動作され得る。回路構成１２００は、種々の分子を検出するためのセンサとして構成された（例えば、各々が特定のタイプのＤＮＡ鎖でハイブリダイズされ得る捕獲分子を有する）場合、センサ構成１２００により、検査されるべき液体の並行解析が可能である。この場合、駆動、電圧および電流供給、ならびにセンサセルの読み出しのために利用される回路ユニットは、センサ電極のマトリクスタイプのエッジに配置される。

これらの回路ユニットは、例えば、個々のセンサアレイを較正する基準電流６２１ａ、センサ素子に含まれる制御ユニット６０２および比較器ユニット６０３用の供給電圧および基準電圧、ならびにカウンタ７３６へのデジタル制御信号を供給する。これらは、特に、カウンタ用のリセット信号、カウンタ／シフトレジスタを動作させるための切換え信号、そして、さらに、場合によっては、第１のキャパシタ６０４と並列に接続されたさらなるキャパシタ用の切り替え信号である。特に、マトリクスのエッジにおけるユニットは、特に、個々のセンサ素子のカウンタの内容を読み出し、格納、さらに処理するために測定信号を事前評価する回路を備える。

本発明によるセンサ回路の有利な点は、半導体チップ上の複数のセンサユニットの国政において特に明らかである。なぜなら、各センサ素子は、センサ電極の電流信号を自律的に測定し、これをデジタルカウンタ信号の形態でセンサ素子内に格納することができるからである。同時に、電極電位は、所望の電位で一定に保たれる。このカウンタ信号は、その後、マトリクスのエッジにて回路ユニットにより任意の時点に問い合わせられ、さらに処理され得る。

バイナリカウンタ７３６の大きいワード幅に基づいて、センサ素子からのカウンタ読み出しを連続的に読み出すことが有用である。なぜなら、並行読み出しする場合、マトリクス全体にわたって非常に幅広いデータバスがルーティングされる必要があるためである。カウンタ読み出しの連続的出力は、バイナリカウンタ７３６をカウンタ動作モードからシフトレジスタ動作モードに切換えることによって行われる。クロック信号を印加することによって、カウンタの内容、すなわち、カウンタ段における個々のデータビットが、それぞれの後続のカウンタ段に漸進的に進行し、これにより、ｎ段カウンタのすべてのデータビットが、ｎ個のクロックパルスの後でカウンタの出力にて出力される。必要とされるカウンタ段の数は、必要とされるダイナミック範囲と直接関連する。例えば、１０^５の測定範囲で６ビットの精度を有する測定信号が検出された場合、２３ビットのワード幅を有するカウンタが必要である。データ通信用のシリアルプロトコルを用いることは、同時に、チップが組み込まれた読み出しデバイスとの通信が簡単になるので特に有利である。

センサユニット内でのカウンタ回路の使用は、必ずしも必要ではなく、その代わりに、例えば、センサ電極における測定電流の強度が周波数の形態で符号化されるパルス送信器６１３の出力信号を直接出力することも可能である。従って、マトリクスのエッジにおける回路ユニットは、個々のセンサユニットの周波数またはパルスの持続を測定およびさらに処理するために利用される。

図１は、本発明の第１の例示的実施形態による、回路構成の模式図を示す。図２Ａは、第１の動作状態である従来技術によるセンサの断面図を示す。図２Ｂは、第２の動作状態である従来技術によるセンサの断面図を示す。図３Ａは、従来技術によるインターデジタル電極の平面図を示す。図３Ｂは、図３Ａに示される従来技術によるインターデジタル電極の切断線Ｉ−Ｉ‘に沿う断面図を示す。図４Ａは、従来技術による第１の動作状態である酸化還元リサイクルの原理に基づいたバイオセンサを示す。図４Ｂは、従来技術による第２の動作状態である酸化還元リサイクルの原理に基づいたバイオセンサを示す。図４Ｃは、従来技術による第３の動作状態である酸化還元リサイクルの原理に基づいたバイオセンサを示す。図５は、酸化還元リサイクルプロセスに関連した文脈でのセンサ電流の関数プロファイルを示す。図６Ａは、本発明の第２の例示的実施形態による、回路構成の模式図を示す。図６Ｂは、本発明の第３の例示的実施形態による、回路構成の模式図を示す。図７は、本発明の第４の例示的実施形態による回路構成のブロック図を示す。図８は、図７に示される第１の回路ユニット（電圧レギュレータ）の構成を示すブロック図を示す。図９は、図８に示される第１の比較器の構成を示すさらなるブロック図を示す。図１０は、図７に示される第２の比較器の構成を示すさらなるブロック図を示す。図１１は、図７からのカウンタおよびシフト抵抗器の段の構成をそれぞれ示すさらなるブロック図を示す。図１２は、本発明によるセンサ構成の好ましい例示的実施形態を示す。

符号の説明

１００回路構成
１０１センサ電極
１０２第１の回路ユニット
１０３第２の回路ユニット
１０４第１のキャパシタ
１０５捕獲分子
１０６記録されるべき分子
１０７酵素標識
１０８帯電粒子
１０９第１の制御ユニット
１１０制御可能非リアクタンス性抵抗器
１１１第２の制御ユニット
１１２パルス
１１３さらなるスイッチ
１１４電圧源
２００センサ
２０１電極
２０２電極
２０３絶縁体
２０４電極端子
２０５電極端子
２０６ＤＮＡプローブ分子
２０７電解質
２０８ＤＮＡ鎖
３００インターデジタル電極
４００バイオセンサ
４０１第１の電極
４０２第２の電極
４０３絶縁層
４０４第１の電極の保持領域
４０５ＤＮＡプローブ分子
４０６電解質
４０７ＤＮＡ鎖
４０８酵素
４０９切断可能分子
４１０負に帯電した第１の部分分子
４１１矢印
４１２さらなる溶液
４１３酸化された第１の部分分子
４１４還元された第１の部分分子
５００グラフ
５０１電流
５０２時間
５０３電流−時間曲線プロファイル
５０４オフセット電流
６００回路構成
６０１センサ電極
６０２第１の回路ユニット
６０３第２の回路ユニット
６０４第１のキャパシタ
６０５ノード
６０６カウンタ素子
６０７第１の比較器素子
６０８第２の電圧源
６０９トランジスタ
６１０第２の比較器素子
６１１第３の電圧源
６１２スイッチ
６１３パルス送信器
６２０回路構成
６２１較正デバイス
６２１ａ基準電流源
６２２さらなるスイッチ
７００回路構成
７０１さらなるセンサ電極
７０２第１のセンサ電極
７０３第１のトランジスタ
７０４第２の電気ノード
７０５第１の電圧源
７０６第３の電気ノード
７０７第４の電気ノード
７０８第１のキャパシタンス
７０９第５の電気ノード
７１０第６の電気ノード
７１１第２のキャパシタンス
７１２第２の電圧
７１３第７の電気ノード
７１４第８の電気ノード
７１５第３のキャパシタンス
７１６第９の電気ノード
７１７第１０の電気ノード
７１８第１１の電気ノード
７１９第１２の電気ノード
７２０第１３の電気ノード
７２１第４のキャパシタンス
７２２第５のキャパシタンス
７２３第１の電圧源ユニット
７２４第２の電圧源ユニット
７２５第１４の電気ノード
７２６第１５の電気ノード
７２７第３の電圧源
７２８第４の電圧源
７２９第１の制御信号
７３０第２の制御信号
７３１第３の制御信号
７３２第４の制御信号
７３３第５の制御信号
７３４第６の制御信号
７３５第７の制御信号
７３６カウンタユニット
７３７第１６の電気ノード
７３８第１７の電気ノード
７３９第１８の電気ノード
７４０第１９の電気ノード
７４１第２０の電気ノード
７４２第２１の電気ノード
７４３第２２の電気ノード
７４４第６のキャパシタンス
７４５第２３の電気ノード
７４６第７のキャパシタンス
７４７第２４の電気ノード
７４８出力端子
８００非反転入力
８０１第１の電気ノード
８０３反転入力
８０４ａ第１の端子
８０４ｂ第２の端子
８０４ｃ第３の端子
８０５出力
８０６第２の電気ノード
８０７キャパシタ
８０８第３の電気ノード
８１０出力端子
９００第１の電気ノード
９０１第１のトランジスタ
９０２第２のトランジスタ
９０３第２電気ノード
９０４第３の電気ノード
９０５第４の電気ノード
９０６第５の電気ノード
９０７第６の電気ノード
９０８第３のトランジスタ
９０９第４のトランジスタ
９１０第７の電気ノード
９１１第８の電気ノード
９１２第９の電気ノード
９１３第５のトランジスタ
９１４第１０の電気ノード
９１５第１１の電気ノード
９１６第６のトランジスタ
９１７第１２の電気ノード
９１８第７のトランジスタ
９１９第１３の電気ノード
９２０第８のトランジスタ
９２１第１４の電気ノード
９２２第９のトランジスタ
９２３第１５の電気ノード
９２４第１０のトランジスタ
９２５第１６の電気ノード
９２６第１７の電気ノード
９２７第１１のトランジスタ
１０００第１の入力
１００１第２の入力
１００２出力
１００３供給入力
１００４第１のトランジスタ
１００５第１の電気ノード
１００６第２のトランジスタ
１００７第２の電気ノード
１００８第３のトランジスタ
１００９第３の電気ノード
１０１０第４のトランジスタ
１０１１第４の電気ノード
１０１２第５のトランジスタ
１０１３第５の電気ノード
１０１４第６のトランジスタ
１０１５第７のトランジスタ
１０１６第６の電気ノード
１０１７第８のトランジスタ
１０１８第７の電気ノード
１０１９第９のトランジスタ
１０２０第１０のトランジスタ
１０２１第８の電気ノード
１０２２第９の電気ノード
１０２３第１１のトランジスタ
１０２４第１２のトランジスタ
１１００カウンタ素子
１１０１第１の入力
１１０２第２の入力
１１０３第３の入力
１１０４第４の入力
１１０５第５の入力
１１０６第１の出力
１１０７第２の出力
１１０８第１の電気ノード
１１０９第１のトランジスタ
１１１０第２のトランジスタ
１１１１第２の電気ノード
１１１２第３の電気ノード
１１１３第３のトランジスタ
１１１４第４のトランジスタ
１１１５第４の電気ノード
１１１６第５の電気ノード
１１１７第５のトランジスタ
１１１８第６の電気ノード
１１１９第７の電気ノード
１１２０第６のトランジスタ
１１２１第８の電気ノード
１１２２第７のトランジスタ
１１２３第８のトランジスタ
１１２４第９の電気ノード
１１２５第１０の電気ノード
１１２６第１１の電気ノード
１１２７第９のトランジスタ
１１２８第１２の電気ノード
１１２９第１０のトランジスタ
１１３０第１３の電気ノード
１１３１第１４の電気ノード
１１３２第１５の電気ノード
１１３３第１６の電気ノード
１１３４第１１のトランジスタ
１１３５第１２のトランジスタ
１１３６第１３のトランジスタ
１１３７第１７の電気ノード
１１３８第１８の電気ノード
１１３９第１９の電気ノード
１１４０第１４のトランジスタ
１１４１第２０の電気ノード
１１４２第１５のトランジスタ
１１４３第２１の電気ノード
１１４４第２２の電気ノード
１１４５第１６のトランジスタ
１１４６第１７のトランジスタ
１１４７第２３の電気ノード
１１４８第１８のトランジスタ
１１４９第２４の電気ノード
１１５０第１９のトランジスタ
１１５１第２５の電気ノード
１１５２第２０のトランジスタ
１１５３第２６の電気ノード
１１５４第２１のトランジスタ
１２００センサ構成
１２０１回路構成
１２０２チップ

Claims

回路構成物であって、
センサ電極と、
該センサ電極と電気的に結合される第１の回路ユニットと、
第１のキャパシタを有する第２の回路ユニットとを有し、
該第１の回路ユニットは、該電位の整合が可能になるように、該第１のキャパシタと該センサ電極とを結合することによって、該センサ電極の電位を所定の第１の基準範囲内のほぼ所定の所望の電位に保つようにセットアップされ、
該第１のキャパシタの電位が第２の基準範囲の外側である場合、該第２の回路ユニットは、
このイベントを検出し、かつ、
該第１のキャパシタを第１の基準電位にするようにセットアップされる、回路構成物。
前記第２の回路ユニットと電気的に結合されたカウンタ素子を有し、かつ、前記イベントの数および／または時間配列をカウントするようにセットアップされる、請求項１に記載の回路構成物。
前記カウンタ素子は、前記イベントの時間配列を、互いに時間間隔をおいた少なくとも２つのタイムインターバルで記録するようにセットアップされる、請求項２に記載の回路構成物。
前記第１の回路ユニットに結合され得る較正デバイスを有し、かつ、該較正デバイスによって第２の基準電位が該第１の回路ユニットに印加され得るようにセットアップされ、該第１の回路ユニットは、該較正デバイスまたは前記センサ電極に結合される、請求項１〜３の１つに記載の回路構成物。
前記第１の回路ユニットは、２つの入力と１つの出力とを有する第１の比較器素子を有し、
該第１の入力は、該第１の入力が前記センサ電極の電位にあるように該センサ電極に結合され、
該第２の入力は、前記所望の電位を規定する第３の基準電位にされ、
該第１の比較素子は、電気信号が該第１の比較素子の出力にて生成され、これにより、該センサ電極の電位が所定の第１の基準範囲内のほぼ所定の所望の電位に保たれるようにセットアップされる、請求項１〜４の１つに記載の回路構成物。
前記第１の回路ユニットは、可変の非リアクタンス性抵抗器を有し、該可変の非リアクタンス性抵抗器により、前記センサ電極は、該センサ電極の電位が前記所定の第１の基準範囲内のほぼ所定の所望の電位に保たれるように、前記第２の回路ユニットの前記第１のキャパシタに結合され得る、請求項１〜５の１つに記載の回路構成物。
前記第１の回路ユニットは、トランジスタと、前記第１の比較器素子の出力に結合された前記ゲート領域と、前記センサ電極に結合された第１のソース／ドレイン領域と、前記第１のキャパシタに結合された第２のソース／ドレイン領域とを有する、請求項５または６に記載の回路構成物。
前記第２の回路ユニットは、２つの入力と１つの出力とを有する第２の比較器素子を有し、
前記第１の入力は、該第１の入力が前記第１のキャパシタの電位にあるように該第１のキャパシタに結合され、
前記第２の入力は、前記第２の電気的基準範囲を規定する第４の基準電位にあり、
該第２の比較器素子は、電気信号が、該第２の比較器素子の出力にて生成され、これにより、前記第１のキャパシタの電位が第４の基準電位を超過した場合に、該第１のキャパシタは、該第１の基準電位にされるようにセットアップされる、請求項１〜７の１つに記載の回路構成物。
前記第２の回路ユニットは、２つの入力と１つの出力とを有する第２の比較器素子を有し、
前記第１の入力は、該第１の入力が前記第１のキャパシタの電位にあるように該第１のキャパシタに結合され、
該第２の入力は、前記第２の電気的基準範囲を規定する第４の基準電位にあり、
該第２の比較器素子は、電気信号が該第２の比較器素子にて生成され、これにより、該第１のキャパシタの電位が、該第４の基準電位未満に降下した場合、該第１のキャパシタが該第１の基準電位にされるようにセットアップされる、請求項１〜８の１つに記載の回路構成物。
前記第１の比較器素子および／または前記第２の比較器素子は、動作増幅器である、請求項５〜９の１つに記載の回路構成物。
前記第２の回路ユニットは、少なくとも１つの第２のキャパシタを有し、該回路構成物は、該少なくとも１つの第２のキャパシタまたは第１のキャパシタのどちらか１つ、あるいは、キャパシタの少なくとも２つが、該回路構成物に同時に接続されるようにセットアップされる、請求項１〜１０の１つに記載の回路構成物。
集積回路として設計される、請求項１〜１１の１つに記載の回路構成物。
電気化学センサであって、請求項１〜１２の１つに記載の回路構成物を有する、電気化学センサ。
センサ構成物であって、
請求項１〜１２の１つに記載の複数の回路構成物を有する、センサ構成物。
前記回路構成物の各々は、自律的に動作するセンサ素子としてセットアップされる、請求項１４に記載のセンサ構成物。
前記回路構成物は、実質的にマトリクス形状で構成物される、請求項１４または１５に記載のセンサ構成物。
中央駆動回路と、
中央供給回路と、および／または
中央読み出し回路とを有し、該回路（単数または複数）は、前記回路構成物の少なくとも一部分に結合される、請求項１４〜１６の１つに記載のセンサ構成物。
センサ電極を介して提供される電流信号を処理する方法であって、
回路構成物であって、
センサ電極と、
該センサ電極と電気的に結合された第１の回路ユニットと、
第１のキャパシタを有する第２の回路ユニットと
を備える回路構成物を有し、
該第１の回路ユニットは、該電位の整合が可能になるように、該第１のキャパシタと該センサ電極とを結合することによって、該センサ電極の電位を所定の第１の基準範囲内のほぼ所定の所望の電位に保つようにセットアップされ、
該第２の回路ユニットが、該第１のキャパシタの電位が第２の基準範囲の外側にある場合、該第２の回路ユニットは、
このイベントを検出し、かつ、
該第１のキャパシタを第１の基準電位にするようにセットアップされ、
この場合、該方法により、
該第１のキャパシタと該センサ電極とが、該電位の整合が可能になるように結合されることによって、該センサ電極の電位は、該所定の第１の基準範囲内のほぼ所定の所望の電位に保たれ、
該第１のキャパシタの電位が該第２の基準範囲の外側にある場合、該第２の回路ユニットによって、
このイベントが検出され、かつ、
該第１のキャパシタが、該第１の基準電位にされる、方法。
前記イベントの時間配列は、前記第２の回路ユニットと電気的に結合されたカウンタ素子によりカウントされる、請求項１８に記載の方法。
前記カウンタ素子は、互いに時間間隔をあけた少なくとも２つのタイムインターバルで前記イベントの時間配列を記録するために用いられる、請求項１９に記載の方法。