【０００１】
【発明の属する技術分野】
本発明は、多層プリント配線基板の製造方法に係り、より詳しくはアディティブ法またはセミアディティブ法を用いた多層プリント配線基板の製造方法に関する。
【０００２】
【従来の技術】
プリント基板に実装する半導体パッケージは、近年、チップオンボード（ＣＯＢ）、ボールグリッドアレイ（ＢＧＡ）、チップサイズパッケージ（ＣＳＰ）、マルチチップモジュール（ＭＣＭ）のように高密度実装に適するように多層化、小型化、高密度化が進んできている。
多層プリント配線基板を得る方法としては、通常のプリント配線基板を作成し、これを積層していく方法と、コア基板を中心として積み上げていくビルドアップ法とがある。通常、簡便性と従来の設備を使用できるということから前者が主流となっている。
ところで、多層プリント配線基板を組み立てるためのプリント配線板、あるいはビルドアップされていく過程での配線部は、主として以下の工程よりなるサブトラクティブ法により作成されている。
▲１▼ 基板表面に設けられた導体層表面にレジストを塗布し、あるいはレジスト
膜を張り付ける工程。
▲２▼ レジスト層表面にエッチングマスクを密接し、紫外線を照射する工程。
▲３▼ レジスト層を現像し、エッチングマスクを形成する工程。
▲４▼ 露出部の導体層をエッチングして除去する工程。
▲５▼ レジスト層を除去する工程。
【０００３】
しかるに、前記した多層化、小型化、高密度化の進んだプリント配線基板を上記サブトラクティブ法により得ようとすると、上記▲４▼の工程において良好なエッチング結果が得られないという問題が発生する。これは、配線間隔が極めて狭いためにエッチング液がエッチングマスクの開口部に十分進入しないという現象が起きるためである。この結果、エッチング不良による短絡という欠陥が発生することになる。
【０００４】
このような問題を回避するために、配線部をめっき法により形成するアディティブ法やセミアディティブ法を用いて多層化、小型化、高密度化の進んだ多層プリント配線基板を作成することが行われている。しかし、これらの方法では配線部を形成するめっき層の厚さにばらつきが生じるため、プリント配線基板が多層化されるほど基板表面や各層での凹凸が大きくなり、多層化が制限されるという問題がある（特許文献１ 段落
【０００３】参照）。
【０００５】
そこで、かかる対策として、配線パターン形成ブロックの周辺に帯状のダミーパターンを該配線パターンと同時に電解銅メッキにより形成する方法（特許文献１ 段落
【０００５】参照）や、このダミーパターンのメッキ厚をガイドにして配線パターン形成ブロックの表面を研磨パッド等により研磨して、配線パターンのメッキ厚をダミーパターンのメッキ厚に揃えて均一化することが提案されている（特許文献１ 段落
【０００７】参照）。
【０００６】
しかしながら、これらの方法では必ずしも十分な厚さの均一化がはかられないという問題がある。配線パターンの厚さが不均一だと、配線部、特に電極部の高さが不均一となり、後工程であるワイヤーボンディングや、フリップチップボンディング、あるいは半田ボールの搭載といった作業が困難であるばかりか、層間絶縁等の信頼性が低下する。
【０００７】
【特許文献１】特開２０００−２２３３１号公報
【０００８】
【発明が解決しようとする課題】
本発明は、上記した配線パターンの厚さの均一化が十分にはかられないという従来技術の問題を解決するためになされたもので、アディティブ法やセミアディティブ法を用いて多層プリント配線基板を得るに際して、基板配線の厚みを均一化させることができる多層プリント配線基板の製造方法を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
本発明にかかる多層プリント配線基板の製造方法は、アディティブ法またはセミアディティブ法により多層プリント配線基板を製造する方法において、基板表面に設けられた下地金属層の上にレジスト層を設け、該レジスト層をパターニングし、露出した下地金属層表面に目的金属を析出させて配線部を形成し、その後レジスト層を除去することなく、配線部とレジスト層を共に研磨して均一な厚みの配線部を形成し、ついでレジスト層を除去し、前記下地金属層部分を除去する工程を有することを特徴とするものである。
本発明方法における基板としては、コア基板等がある。
また、本発明方法における前記下地金属層の厚さとしては、０．１μｍ以上５．０μｍ以下とする。
また、前記配線部とレジスト層の研磨方法としては、バフ研磨法、ケミカルメカニカルポリッシング法、電解研磨法の少なくともいずれか一つを用いることを特徴とするものである。
さらに、前記基板の表面に樹脂付き金属箔を積層することを特徴とするものである。
【００１０】
本発明において、アディティブ法、セミアディティブ法を用いるのは、これらの方法は、下地金属層を基板表面に設け、この上にレジスト層を設け、パターニングし、露出した下地層の上にめっき法により金属を析出させ、その後レジスト層を除去し、金属表面全体をエッチングして下地金属層を溶解除去して配線部を完成するが、下地金属層を溶解する際に、サブトラクティブ法のように金属部を厚くエッチングする必要がないため、容易に下地金属層を除去でき、良好な配線部を得ることができるからである。
【００１１】
また、配線部の厚さを均一にするためにレジスト層を除去することなく、研磨するのは、レジスト層を除去した後研磨すると、配線部が揺れ動き均一な研磨結果が得られないためである。
【００１２】
前記下地金属層の厚さを０．１μｍ以上５．０μｍ以下としたのは、０．１μｍ未満では、下地金属層の電気抵抗が高くなってしまい良好なめっき面が得られず、他方、５．０μｍを超えると下地金属層のエッチング時にファインピッチを作製するのが難しいためである。
【００１３】
また、前記配線部とレジスト層の研磨方法として、バフ研磨法、ケミカルメカニカルポリッシング法、電解研磨法の少なくともいずれか一つを用いることとしたのは、レジスト除去後に研磨を行うと研磨時に発生する研磨ダレでのシュートおよびパターンの基板からの剥離を防ぐためである。
【００１４】
なお、基板の配線部表面上に樹脂付き金属箔を積層する工法は、ハンドリング性やアンカー効果を考慮した技術であり、現状行われている工法である。
【００１５】
【発明の実施の形態】
本発明にかかる多層プリント配線基板の製造方法の一例を以下に示す。なおここでは、基板としてコア基板を用いた場合を例にとり説明する。
まず、通常のガラスエポキシ材をコア材として用い、このコア材の表面に厚さ１８μｍの銅箔を、接着剤を介して貼り付け、その銅箔表面にドライフィルムレジストを貼り付け、マスクを用いてパターニングした後、露出した銅箔部をエッチング除去して銅配線部を形成する。つぎに、残存しているドライフィルムレジストを除去して配線部を完成する。このコア基板の配線部表面上に樹脂付き銅箔（ＲＣＣ）を、配線層表面と樹脂面とが接合するように積層し、その後、銅箔を除去して、銅配線パターン表面に絶縁樹脂層を形成する。
本発明法では、前記絶縁樹脂層表面上に、無電解銅めっきや蒸着法、スパッタリング法等により厚さ０．１μｍ以上５．０μｍ以下、好ましくは０．１μｍ以上１．０μｍ以下の下地層を形成した後、この下地層の上にドライフィルムレジストをラミネートし、マスクを用いて露光し、現像して配線層のパターンを形成する。このパターンの露出した下地金属層の上に電気銅めっきを施し、厚さ２０μｍ以上の銅めっき配線を形成する。その後、前記銅めっき配線とドライフィルムレジストを共にバフ研磨法、ケミカルメカニカルポリッシング法、電解研磨法等により研磨して配線層の厚さを２０μｍとする。すなわち、めっき厚み２０μｍを目標として余分なめっきの研磨を行い、めっき厚の均一化を行う。その後、残存するドライフィルムレジストを除去し、基板表面をエッチング剤で処理して不要の下地層を除去する。
なお、ここではコア基板を用いた場合について説明したが、基板はコア基板に限定されるものではない。
【００１６】
この方法によれば、電気銅めっきのみでは困難であっためっき厚ばらつきをＲ（レンジ）＝１０μｍ程度まで均一化することが可能となる。
なお、本発明方法は、ＢＧＡ、ＣＳＰ、ＣＯＢ、ＭＣＭ等の多層プリント配線基板の作成にも応用できることはいうまでもない。
【００１７】
【発明の効果】
以上説明したごとく、本発明方法によれば、レジスト層を除去することなくレジスト層と配線部とを共に研磨することにより、パターンに関係なくめっき配線部の高さを均一化することができるので、後工程であるワイヤーボンディングやフリップチップボンディング、あるいは半田ボールの搭載といった作業が容易となるのみならず、層間絶縁等の信頼性も高めることができるという優れた効果を奏する。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a multilayer printed wiring board, and more particularly, to a method for manufacturing a multilayer printed wiring board using an additive method or a semi-additive method.
[0002]
[Prior art]
In recent years, semiconductor packages mounted on printed circuit boards have become multilayered to be suitable for high-density mounting such as chip-on-board (COB), ball grid array (BGA), chip size package (CSP), and multi-chip module (MCM). , Miniaturization and high density are being advanced.
As a method of obtaining a multilayer printed wiring board, there are a method in which a normal printed wiring board is prepared and laminated, and a build-up method in which a core substrate is mainly stacked. Usually, the former is the mainstream because of its simplicity and the ability to use conventional equipment.
By the way, a printed wiring board for assembling a multilayer printed wiring board or a wiring portion in a process of being built up is mainly created by a subtractive method including the following steps.
(1) A step of applying a resist on a surface of a conductor layer provided on a substrate surface or attaching a resist film.
(2) A step of bringing an etching mask into close contact with the surface of the resist layer and irradiating the resist layer with ultraviolet rays.
(3) A step of developing the resist layer to form an etching mask.
{Circle around (4)} A step of etching and removing the exposed conductor layer.
(5) Step of removing the resist layer.
[0003]
However, when a printed wiring board having the above-mentioned multilayer structure, miniaturization, and high density is to be obtained by the above-described subtractive method, a problem arises that a satisfactory etching result cannot be obtained in the step (4). . This is because the phenomenon that the etchant does not sufficiently enter the opening of the etching mask occurs because the wiring interval is extremely small. As a result, a defect such as a short circuit due to poor etching occurs.
[0004]
In order to avoid such a problem, a multi-layered, miniaturized, high-density multilayer printed wiring board is formed by using an additive method or a semi-additive method in which a wiring portion is formed by a plating method. ing. However, in these methods, the thickness of the plating layer forming the wiring portion varies, so that the more multilayered the printed wiring board, the larger the unevenness on the substrate surface and each layer, and the more multilayered wiring is limited. (See paragraph [0003] of Patent Document 1).
[0005]
Therefore, as a countermeasure, there is a method of forming a strip-shaped dummy pattern around the wiring pattern forming block simultaneously with the wiring pattern by electrolytic copper plating (see paragraph [0005] of Patent Document 1), and a guide of the plating thickness of the dummy pattern. It has been proposed that the surface of the wiring pattern forming block is polished with a polishing pad or the like to make the plating thickness of the wiring pattern uniform with the plating thickness of the dummy pattern (see paragraph [0007] of Patent Document 1). .
[0006]
However, these methods have a problem that a sufficient thickness cannot always be made uniform. If the thickness of the wiring pattern is non-uniform, the height of the wiring part, especially the electrode part, will be non-uniform, and it will be difficult not only to perform operations such as wire bonding, flip chip bonding, or mounting solder balls in the subsequent process. In addition, the reliability of interlayer insulation and the like decreases.
[0007]
[Patent Document 1] Japanese Patent Application Laid-Open No. 2000-22331
[Problems to be solved by the invention]
The present invention has been made in order to solve the problem of the prior art that the uniformity of the thickness of the wiring pattern is not sufficiently obtained, and a multilayer printed wiring board is formed using an additive method or a semi-additive method. It is an object of the present invention to provide a method for manufacturing a multilayer printed wiring board which can make the thickness of the board wiring uniform when obtaining the same.
[0009]
[Means for Solving the Problems]
The method for manufacturing a multilayer printed wiring board according to the present invention is a method for manufacturing a multilayer printed wiring board by an additive method or a semi-additive method, wherein a resist layer is provided on a base metal layer provided on the substrate surface, and the resist layer Patterning, depositing the target metal on the exposed underlying metal layer surface to form a wiring portion, and then polishing the wiring portion and the resist layer together without removing the resist layer to form a wiring portion of uniform thickness Then, a step of removing the resist layer and removing the base metal layer portion is provided.
Examples of the substrate in the method of the present invention include a core substrate.
Further, the thickness of the base metal layer in the method of the present invention is 0.1 μm or more and 5.0 μm or less.
As a method of polishing the wiring portion and the resist layer, at least one of a buff polishing method, a chemical mechanical polishing method, and an electrolytic polishing method is used.
Further, a metal foil with a resin is laminated on the surface of the substrate.
[0010]
In the present invention, the additive method and the semi-additive method are used.In these methods, a base metal layer is provided on a substrate surface, a resist layer is provided thereon, patterned, and a plating method is applied on the exposed base layer. The metal is deposited, then the resist layer is removed, and the entire metal surface is etched to dissolve and remove the underlying metal layer to complete the wiring section.When dissolving the underlying metal layer, the metal is removed as in the subtractive method. This is because it is not necessary to etch the portion thickly, so that the underlying metal layer can be easily removed and a good wiring portion can be obtained.
[0011]
In addition, the reason why the polishing is performed without removing the resist layer in order to make the thickness of the wiring portion uniform without removing the resist layer is that if the polishing is performed after removing the resist layer, the wiring portion swings and a uniform polishing result cannot be obtained. .
[0012]
The reason why the thickness of the base metal layer is 0.1 μm or more and 5.0 μm or less is that if the thickness is less than 0.1 μm, the electrical resistance of the base metal layer becomes high and a good plated surface cannot be obtained. If the thickness exceeds 0.0 μm, it is difficult to produce a fine pitch when etching the underlying metal layer.
[0013]
Further, as the method of polishing the wiring portion and the resist layer, at least one of a buff polishing method, a chemical mechanical polishing method, and an electrolytic polishing method is used, which occurs during polishing when the polishing is performed after the resist is removed. This is to prevent the chute and the pattern from being peeled off from the substrate by the polishing dripping.
[0014]
The method of laminating a metal foil with a resin on the surface of the wiring portion of the substrate is a technique in consideration of handling properties and an anchor effect, and is a method currently used.
[0015]
BEST MODE FOR CARRYING OUT THE INVENTION
An example of a method for manufacturing a multilayer printed wiring board according to the present invention will be described below. Here, a case where a core substrate is used as a substrate will be described as an example.
First, a normal glass epoxy material is used as a core material, a copper foil having a thickness of 18 μm is attached to the surface of the core material via an adhesive, a dry film resist is attached to the copper foil surface, and a mask is used. Then, the exposed copper foil portion is removed by etching to form a copper wiring portion. Next, the remaining dry film resist is removed to complete the wiring portion. A copper foil with resin (RCC) is laminated on the surface of the wiring portion of the core substrate so that the surface of the wiring layer and the resin surface are joined to each other. Then, the copper foil is removed and an insulating resin layer is formed on the surface of the copper wiring pattern. To form
In the method of the present invention, an underlayer having a thickness of 0.1 μm or more and 5.0 μm or less, preferably 0.1 μm or more and 1.0 μm or less is formed on the surface of the insulating resin layer by electroless copper plating, vapor deposition, sputtering, or the like. After the formation, a dry film resist is laminated on the underlayer, exposed using a mask, and developed to form a wiring layer pattern. Copper electroplating is performed on the exposed underlying metal layer of this pattern to form a copper-plated wiring having a thickness of 20 μm or more. Thereafter, both the copper-plated wiring and the dry film resist are polished by a buff polishing method, a chemical mechanical polishing method, an electrolytic polishing method, or the like, so that the thickness of the wiring layer is 20 μm. That is, excessive plating is polished with the target of a plating thickness of 20 μm, and the plating thickness is made uniform. Thereafter, the remaining dry film resist is removed, and the substrate surface is treated with an etching agent to remove an unnecessary underlayer.
Here, the case where the core substrate is used has been described, but the substrate is not limited to the core substrate.
[0016]
According to this method, it is possible to make the plating thickness variation, which has been difficult only by electrolytic copper plating, up to R (range) = about 10 μm.
Needless to say, the method of the present invention can be applied to the production of a multilayer printed wiring board such as BGA, CSP, COB, MCM, and the like.
[0017]
【The invention's effect】
As described above, according to the method of the present invention, the height of the plated wiring portion can be made uniform regardless of the pattern by polishing both the resist layer and the wiring portion without removing the resist layer. In addition, not only the work such as wire bonding, flip chip bonding, or mounting of a solder ball, which is a post-process, is facilitated, but also the reliability such as interlayer insulation can be enhanced.