JP2004228164A - 半導体集積回路及びその製造方法 - Google Patents
半導体集積回路及びその製造方法 Download PDFInfo
- Publication number
- JP2004228164A JP2004228164A JP2003011631A JP2003011631A JP2004228164A JP 2004228164 A JP2004228164 A JP 2004228164A JP 2003011631 A JP2003011631 A JP 2003011631A JP 2003011631 A JP2003011631 A JP 2003011631A JP 2004228164 A JP2004228164 A JP 2004228164A
- Authority
- JP
- Japan
- Prior art keywords
- functional block
- signal wiring
- signal
- buffer cell
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/90—Masterslice integrated circuits
- H10D84/903—Masterslice integrated circuits comprising field effect technology
- H10D84/907—CMOS gate arrays
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/10—Integrated device layouts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】機能ブロックを迂回する信号配線を減少し、高集積化に最適で、動作性能に優れた半導体集積回路及びその製造方法を提供する。
【解決手段】半導体集積回路は基板１上に機能ブロック２を備えている。機能ブロック２の第１の辺２ａにはバッファセル３ａが配設され、第２の辺２ｂにはバッファセル３ｂが配設されている。そして、第１の辺２ａ及び第２の辺２ｂに対して斜めに機能ブロック２上を通過し、バッファセル３ａと３ｂとの間を接続する信号配線４ａが配設されている。信号配線４ａはグローバル信号配線である。
【選択図】 図１
【解決手段】半導体集積回路は基板１上に機能ブロック２を備えている。機能ブロック２の第１の辺２ａにはバッファセル３ａが配設され、第２の辺２ｂにはバッファセル３ｂが配設されている。そして、第１の辺２ａ及び第２の辺２ｂに対して斜めに機能ブロック２上を通過し、バッファセル３ａと３ｂとの間を接続する信号配線４ａが配設されている。信号配線４ａはグローバル信号配線である。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路及びその製造方法に関し、特に基板上に機能ブロックとグローバル信号配線とを備えた半導体集積回路及びその製造方法に関する。
【０００２】
【従来の技術】
高速かつ大規模な半導体集積回路（ＬＳＩ：ｌａｒｇｅ ｓｃａｌｅ ｉｎｔｅｇｒａｔｉｏｎ）の設計には、以下の設計手法が一般化されている。まず、半導体集積回路に搭載される回路が機能毎にハードマクロブロック化（機能ブロック化）される。そして、半導体集積回路の基板上に機能ブロックを自動的に配置し、機能ブロックの端子と他の回路との間を配線により電気的に接続する。この種の設計はコンピュータを用いた設計製図支援（ＣＡＤ：ｃｏｍｐｕｔｅｒ ａｉｄｅｄ ｄｅｓｉｇｎ）システムにより行われている。
【０００３】
ここで、半導体集積回路には、スタンダードセル（ｓｔａｎｄａｒｄ ｃｅｌｌ）方式を採用する集積回路、特定用途向け集積回路（ＡＳＩＣ：ａｐｐｌｉｃａｔｉｏｎ ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）等が少なくとも含まれる。配線とは、機能ブロックやその他の回路との間においてデータ信号の送受信を行うデータバス、アドレス信号の送受信を行うアドレスバス等の信号配線であり、比較的、基板全域に渡って長い配線長を有する信号配線である。このような信号配線は一般的にグローバル信号配線と呼ばれている。また、基板とは、設計段階においてはＣＡＤシステムのメモリ空間に構築された仮想的な基板であり、実際の製品（半導体集積回路）の半導体基板や半導体チップに相当するものである。
【０００４】
半導体集積回路の設計において、配線層数が限られており、機能ブロック上をグローバル信号配線の禁止領域とした場合、グローバル信号配線は機能ブロックの周囲を迂回する必要がある。基板の大きさに占める機能ブロックの大きさが非常に大きい場合には、グローバル信号配線の迂回に要する配線長は非常に長くなる。グローバル信号配線の配線長の増大は動作タイミング不良（タイミング違反）の原因となり、再設計が必要である。
【０００５】
配線長の増大を避けるためには、機能ブロック内部の結線に使用する配線層を最下層から数層に限定し、これ以降の上層の配線層にグローバル信号配線を割り当てる設計方法を採用すればよい。この設計方法によれば、グローバル信号配線が機能ブロック上を通過することができる。
【０００６】
【発明が解決しようとする課題】
しかしながら、このような半導体集積回路の設計方法においては、以下の点について配慮がなされていない。
【０００７】
すなわち、上記設計方法においては、機能ブロック上にグローバル信号配線の通過が可能であるが、グローバル信号配線の通過経路に合わせて機能ブロック内部にバッファセルを追加配設することは不可能である。ここで、バッファセルとは、グローバル信号配線に伝達される信号の増強（駆動力の増強）を行う回路（中継セル）である。
【０００８】
また、機能ブロック内部にバッファセルの配設が不可能であるために、機能ブロック外部において機能ブロックの対向辺近傍に各々バッファセルを配設し、機能ブロック上を通過するグローバル信号配線を通してこれらのバッファセルを結線する必要がある。しかしながら、巨大なサイズの機能ブロックの場合には、機能ブロック上を通過するグローバル信号配線の配線長が非常に長くなり、グローバル信号配線の配線付加容量が増大する。たとえ、増強力の高いバッファセルを配置したとしても、信号立ち上がり／立下り時間が設計許容範囲外になり、タイミング不良を生じる。このため、巨大なサイズの機能ブロックが存在する場合には、機能ブロック上を通過するグローバル信号配線を配置することができず、結局は機能ブロックを迂回するようにグローバル信号配線を配置する必要があった。
【０００９】
なお、この種の半導体集積回路の設計方法に関しては、特許文献１に開示されている。
【００１０】
【特許文献１】
特開２０００−０８２７４３号公報
【００１１】
本発明は上記課題を解決するためになされたものである。従って、本発明の目的は、機能ブロックを迂回する信号配線を減少し、信号遅延を防止することにより、高集積化に最適で、動作性能に優れた半導体集積回路を提供することである。
【００１２】
さらに、本発明の目的は、上記目的を達成するのに好適な半導体集積回路の製造方法を提供することである。
【００１３】
【課題を解決するための手段】
上記課題を解決するために、本発明の第１の特徴は、基板上の機能ブロックと、機能ブロックの第１の辺に配設された第１のバッファセルと、機能ブロックの、第１の辺に隣接する第２の辺に配設された第２のバッファセルと、第１及び第２の辺に対して斜めに機能ブロック上を通過し、第１のバッファセルと第２のバッファセルとの間を接続する信号配線とを備えた半導体集積回路としたことである。
【００１４】
本発明の第２の特徴は、基板上の機能ブロックと、基板上において、機能ブロックの辺長に比べて短い配線長を有する複数の信号配線と、複数の信号配線間毎に電気的に直列に接続された複数のバッファセルと、を備え、機能ブロックの第１の辺及びこの第１の辺に隣接する第２の辺に配設されたバッファセル間を接続し、機能ブロックの第１の辺と第２の辺との間の角部を斜めに横切る少なくとも１本の信号配線を備えた半導体集積回路としたことである。
【００１５】
本発明の第３の特徴は、本発明の第１の特徴又は第２の特徴に係る半導体集積回路の信号配線に隣接しかつ実質的に平行に延在し、固定電源が供給されるウェーブガイドをさらに備えた半導体集積回路としたことである。
【００１６】
本発明の第４の特徴は、基板上の機能ブロックと、機能ブロック内部に所定間隔において規則的に配列された複数のバッファセルと、機能ブロックの辺に対して斜めに延在し、隣接するバッファセル間を接続する信号配線とを備えた半導体集積回路としたことである。
【００１７】
本発明の第５の特徴は、本発明の第４の特徴に係る半導体集積回路の複数のバッファセルに、それぞれ、駆動能力が異なる第１のバッファセル及び第２のバッファセルを備えた半導体集積回路としたことである。
【００１８】
本発明の第６の特徴は、基板上に機能ブロックを配置する工程と、機能ブロック上において、この機能ブロックの隣接する第１の辺及び第２の辺を斜めに通過する信号配線を配置する工程と、信号配線の一端に接続され、機能ブロックの第１の辺の近傍に第１のバッファセルを配置するとともに、信号配線の他端に接続され、機能ブロックの第２の辺の近傍に第２のバッファセルを配置する工程とを備えた半導体集積回路の製造方法としたことである。
【００１９】
本発明の第７の特徴は、基板上に複数の機能ブロックを配置する工程と、信号配線経路内において、複数の機能ブロック中の最小損失となる第１の機能ブロックを抽出する工程と、第１の機能ブロックの周囲に配置された第２の機能ブロックを抽出する工程と、第２の機能ブロックの隣接する第１の辺及び第２の辺を斜めに通過する信号配線を配置する工程と、信号配線の経路長が制約範囲内か否かを判定する工程と、経路長が制約範囲外の信号配線において、少なくとも信号タイミングが設計許容範囲内か否かを判定する工程と、設計許容範囲内でない場合に、バッファセルを配置可能か否かを判定する工程と、バッファセルが配置可能な場合に、第２の機能ブロックの第１の辺の近傍に信号配線の一端に接続された第１のバッファセルを配置するとともに、第２の機能ブロックの第２の辺の近傍に信号配線の他端に接続された第２のバッファセルを配置する工程とを備えた半導体集積回路の製造方法としたことである。
【００２０】
【発明の実施の形態】
次に、図面を参照して、本発明に係る半導体装置及びその製造方法を、本発明の実施の形態により説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００２１】
（第１の実施の形態）
［半導体集積回路の第１の基本構造］
本発明の第１の実施の形態に係る半導体集積回路の第１の基本構造は、図１に示すように、基板１上の機能ブロック２と、機能ブロック２の第１の辺２ａに配設された第１のバッファセル３ａと、機能ブロック２の、第１の辺２ａに隣接する第２の辺２ｂに配設された第２のバッファセル３ｂと、第１の辺２ａ及び第２の辺２ｂに対して斜めに機能ブロック２上を通過し、第１のバッファセル３ａと第２のバッファセル３ｂとの間を接続する信号配線４ａとを備えている。
【００２２】
同様に、半導体集積回路は、基板１上の機能ブロック２と、機能ブロック２の第２の辺２ｂに配設された第２のバッファセル３ｂと、機能ブロック２の、第２の辺２ｂに隣接する第３の辺２ｃに配設された第３のバッファセル３ｃと、第２の辺２ｂ及び第３の辺２ｃに対して斜めに機能ブロック２上を通過し、第２のバッファセル３ｂと第３のバッファセル３ｃとの間を接続する信号配線４ｂとを備えている。
【００２３】
また、表現を代えれば、半導体集積回路は、基板１上の機能ブロック２と、基板１上において、機能ブロック２の辺２ａ〜２ｄ長に比べて短い配線長を有する複数の信号配線４ａ及び４ｂと、複数の信号配線４ａと４ｂとの間毎に電気的に直列に接続された複数のバッファセル３ａ〜３ｃとを備え、機能ブロック２の第１の辺２ａ及びこの第１の辺２ａに隣接する第２の辺２ｂに配設されたバッファセル３ａと３ｂとの間を接続し、機能ブロック２の第１の辺２ａと第２の辺２ｂとの間の角部を斜めに横切る少なくとも１本の信号配線４ａを備えている。機能ブロック２、バッファセル３ｂ及び３ｃ、信号配線４ｂのそれぞれの配置構造も同様である。
【００２４】
ここで、第１の実施の形態に係る半導体集積回路は、スタンダードセル方式を採用した半導体集積回路、ＡＳＩＣ等、ＣＡＤシステムにより設計されている。この設計データに基づき製造マスクが製作され、この製造マスクを用いた半導体製造プロセスにより実際の製品としての半導体集積回路が製造されている。
【００２５】
基板１は、実際の製品において、例えばシリコン単結晶、化合物半導体等の半導体基板（半導体チップ）である。ＣＡＤシステムによる設計段階において、基板１は、ＣＡＤシステムのメモリ空間に構築された仮想的な基板である。
【００２６】
機能ブロック２は、特定の論理機能、演算機能、記憶機能等の１つ又は複数を有する回路ブロックであり、メガセル、マクロセル、メガブロック、マクロブロック等である。機能ブロック２は、ＣＡＤシステムによる設計において、１つの部品データとしてデータベースに格納されており、基板上の配置、再配置等が自由に行える。具体的には、中央演算処理ユニット（ＣＰＵ：ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇｕｎｉｔ）、読出し専用メモリ（ＲＯＭ：ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）、読出し書込みメモリ（ＲＡＭ：ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）等が機能ブロック２に該当する。なお、第１の基本構造において、機能ブロック２の平面形状は正方形である。
【００２７】
半導体集積回路において、この領域だけに必ずしも限定されるものではないが、機能ブロック２内部及びその他の回路ブロック内部においては、通常、ブロック内配線４ｘ及び４ｙが配設されている。ブロック内配線４ｘ及び４ｙは、機能ブロック２を構築する、トランジスタ、抵抗、容量、ダイオード等の半導体素子間の結線、半導体素子により構築される回路間の結線に使用され、さらに半導体素子や回路に電源を供給する電源配線に使用される。半導体集積回路に採用される多層配線構造において、ブロック内配線４ｘ及び４ｙは、基板１側の最下層からの数層に割り当てられる。例えば、ブロック内配線４ｘは、機能ブロック２の第２の辺２ｂ及び第４の辺２ｄに対して実質的に平行なＸ方向に延在する第１層目の配線（又は及び第３層目の配線）として使用される。ブロック内配線４ｙは、機能ブロック２の第１の辺２ａ及び第３の辺２ｃに対して実質的に平行なＹ方向に延在する第２層目の配線（又は及び第４層目の配線）として使用される。ブロック内配線４ｘと４ｙとの間は、図示しないが、スルーホール配線、ビア配線等の接続孔配線により相互に電気的に接続されている。
【００２８】
ブロック内配線４ｘ及び４ｙは、例えばアルミニウム（Ａｌ）、アルミニウム合金（Ａｌ−Ｓｉ、Ａｌ−Ｃｕ、Ａｌ−Ｃｕ−Ｓｉ等）、銅（Ｃｕ）、銅合金等の低抵抗配線材料により形成されている。なお、ブロック内配線４ｘは本発明に係る「第１の信号配線」の一具体例であり、ブロック内配線４ｙは本発明に係る「第２の信号配線」の一具体例である。
【００２９】
信号配線４ａ及び４ｂは、基板全域に渡って配置され、長い配線長を有するグローバル信号配線の機能ブロック２上を通過する一部の信号配線である。信号配線４ａ及び４ｂに伝達される信号はデータ信号、アドレス信号等の半導体集積回路の全体の回路動作タイミングを図る上で重要な信号である。信号配線４ａ及び４ｂは、機能ブロック２上を斜めに通過するために、ブロック内配線４ｘ及び４ｙよりも上層の例えば第３層目の配線層（又は第５層目の配線層）に配置されることが実用的である。また、第１の基本構造においては、信号配線４ａを第３層目の配線層（又は第５層目の配線層）に配設し、信号配線４ｂを第４層目の配線層（又は第６層目の配線層）に配設することができる。さらに、信号配線４ａを第４層目の配線層（又は第６層目の配線層）に配設し、信号配線４ｂを第３層目の配線層（又は第５層目の配線層）に配設することができる。信号配線４ａ及び４ｂの配線材料は例えばブロック内配線４ｘ及び４ｙの配線材料と同一である。なお、信号配線４ａ及び４ｂは本発明に係る「信号配線」の一具体例である。
【００３０】
第１の実施の形態に係る半導体集積回路において、機能ブロック２の第２の辺２ｂ又はブロック内配線４ｘの延在方向（配線長方向）に対する、信号配線４ａの傾斜角度θ１は４５度に設定されている。このように信号配線４ａを斜め信号配線として配置することにより、図１中、破線で示すような第１の辺２ａ及び第２の辺２ｂに沿って迂回する場合に比べて、信号配線４ａの配線長を約１／√２に短縮することができる。同様に、機能ブロック２の第２の辺２ｂ又はブロック内配線４ｘの延在方向に対する、信号配線４ｂの傾斜角度θ２は４５度に設定されている。信号配線４ｂもまたその配線長を約１／√２に短縮することができる。
【００３１】
さらに、信号配線４ａ及び４ｂの配線長の短縮化に併せて、一定の配線長毎に電気的に直列に挿入するバッファセル３ａ〜３ｃの挿入ピッチを約１／√２に短縮することができる。表現を代えれば、信号配線４ａ、４ｂのそれぞれの配線長はバッファセル３ａ〜３ｃの挿入間隔と等しくなる。例えば、半導体集積回路の基板１のサイズ（半導体チップサイズ）が１０ｍｍ角の場合、信号配線４ａ、４ｂのそれぞれの配線長は２ｍｍに設定され、バッファセル３ａ〜３ｃの挿入ピッチは２ｍｍに設定することができる。
【００３２】
なお、第１の実施の形態に係る半導体集積回路において、バッファセル３ａ〜３ｃは機能ブロック２の外部領域に配設される。この機能ブロック２の外部領域は、図示しないが、ＣＡＤシステムによる設計段階において、インバータ回路、ＮＡＮＤ回路等の特定の基本回路を構築できるようなベーシックセルが配置されており、このベーシックセルを利用してバッファセル３ａ〜３ｃが構成されている。このバッファセル３ａ〜３ｃの詳細な構造は後述する。
【００３３】
このように構成される第１の実施の形態に係る半導体集積回路の第１の基本構造においては、機能ブロック２の隣接する第１の辺２ａ及び第２の辺２ｂに各々バッファセル３ａ及び３ｂを配置し、これらバッファセル３ａ及び３ｂに接続され、機能ブロック２上を斜めに通過する信号配線４ａを配置したことにより、信号配線４ａの配線長を短縮し、かつ配線負荷容量を減少することができる。さらに、配線負荷容量の減少に伴い、相対的にバッファセル３ａの駆動力を増強することができる。同様に、機能ブロック２の隣接する第２の辺２ｂ及び第３の辺２ｃに各々バッファセル３ｂ及び３ｃを配置し、これらバッファセル３ｂ及び３ｃに接続され、機能ブロック２上を斜めに通過する信号配線４ｂを配置したことにより、信号配線４ｂの配線長を短縮し、かつ配線負荷容量を減少することができる。そして、さらに配線負荷容量の減少に伴い、相対的にバッファセル３ｂの駆動力を増強することができる。従って、機能ブロック２を迂回するグローバル信号配線を減少し、信号遅延を防止することができるので、高集積化に最適で、動作性能に優れた半導体集積回路を得ることができる。
【００３４】
なお、第１の実施の形態に係る半導体集積回路において、信号配線４ａの傾斜角度θ１、信号配線４ｂの傾斜角度θ２はいずれも４５度に設定して機能ブロック２上を通過させているが、本発明はこの角度に限定されるものではない。本発明は、例えば傾斜角度θ１及びθ２を３０度又は６０度に設定してもよい。いずれにしても、傾斜角度θ１、θ２は、ＣＡＤシステムにおいて取扱い易い角度であること、半導体集積回路の製造プロセス上の歩留まりが充分に確保できること、そして上記のような効果が充分に得られること等を勘案して適宜選択することができる。
【００３５】
［半導体集積回路の第２の基本構造］
第１の実施の形態に係る半導体集積回路の第２の基本構造は、第１の基本構造の機能ブロック２の形状とは異なる形状を有する機能ブロック２を備えた例を説明するものである。半導体集積回路は、図２に示すように、基板１上の機能ブロック２と、機能ブロック２の第１の辺２ａに配設された第１のバッファセル３ａと、機能ブロック２の、第１の辺２ａに隣接する第２の辺２ｂに配設された第２のバッファセル３ｂと、第１の辺２ａ及び第２の辺２ｂに対して斜めに機能ブロック２上を通過し、第１のバッファセル３ａと第２のバッファセル３ｂとの間を接続する信号配線４ａとを備えている。
【００３６】
同様に、半導体集積回路は、基板１上の機能ブロック２と、機能ブロック２の第２の辺２ｂに配設された第３のバッファセル３ｃと、機能ブロック２の、第２の辺２ｂに隣接する第３の辺２ｃに配設された第４のバッファセル３ｄと、第２の辺２ｂ及び第３の辺２ｃに対して斜めに機能ブロック２上を通過し、第３のバッファセル３ｃと第４のバッファセル３ｄとの間を接続する信号配線４ｃとを備えている。
【００３７】
第２の基本構造の機能ブロック２は、第１の基本構造の機能ブロック２の平面サイズに比べて大きな平面サイズを有するか、又は第１の辺２ａに対して第２の辺２ｂが長い長方形の平面形状を有している。表現を代えれば、グローバル信号配線である信号配線４ａ〜４ｃのそれぞれの配線長に対して、少なくとも第２の辺２ａが充分に長い機能ブロック２が半導体集積回路に配置されている。
【００３８】
この機能ブロック２を備えた半導体集積回路においては、信号配線４ａが第１の基本構造の信号配線４ａと、信号配線４ｃが第１の基本構造の信号配線４ｂと同様に斜めに機能ブロック２上を通過し、信号配線４ｂが機能ブロック２の外部においてその第２の辺２ｂに沿って実質的に平行に配置されている。信号配線４ｂは、機能ブロック２の外部周辺において、第２の辺２ｂに沿って互いに離間して配置されたバッファセル３ｂと３ｃとの間を接続する。
【００３９】
信号配線４ａ、４ｂ及び４ｃは、第１の基本構造と同様に同一の配線層（例えば第３層目の配線層又は第５層目の配線層）に配設することが実用的である。また、信号配線４ａ、４ｂ及び４ｃは各々別々の配線層に配設してもよい。さらに、信号配線４ａ及び４ｃを同一の配線層に配設し、信号配線４ｂを信号配線４ａ及び４ｃとは別の配線層に配設してもよい。
【００４０】
このように構成される第１の実施の形態に係る半導体集積回路の第２の基本構造においては、第１の基本構造により得られる効果と同様の効果を得ることができる。
【００４１】
［半導体集積回路の第３の基本構造］
第１の実施の形態に係る半導体集積回路の第３の基本構造は、第１の基本構造の信号配線４ａ及び４ｂをバス信号配線とした例を説明するものである。半導体集積回路は、図３に示すように、基板１上の機能ブロック２と、機能ブロック２の第１の辺２ａに配設された第１のバッファセル３０ａ〜３２ａと、機能ブロック２の、第１の辺２ａに隣接する第２の辺２ｂに配設された第２のバッファセル３０ｂ〜３２ｃと、第１の辺２ａ及び第２の辺２ｂに対して斜めに機能ブロック２上を通過し、第１のバッファセル３０ａ〜３２ａと第２のバッファセル３０ｂ〜３２ｂとの間をそれぞれ接続する信号配線４０ａ〜４２ａとを備えている。
【００４２】
同様に、半導体集積回路は、基板１上の機能ブロック２と、機能ブロック２の第２の辺２ｂに配設された第２のバッファセル３０ｂ〜３２ｂと、機能ブロック２の、第２の辺２ｂに隣接する第３の辺２ｃに配設された第３のバッファセル３０ｃ〜３２ｃと、第２の辺２ｂ及び第３の辺２ｃに対して斜めに機能ブロック２上を通過し、第２のバッファセル３０ｂ〜３２ｂと第３のバッファセル３０ｃ〜３２ｃとの間をそれぞれ接続する信号配線４０ｂ〜４２ｂとを備えている。
【００４３】
第３の基本構造の機能ブロック２の平面形状は、第１の基本構造の機能ブロック２の平面形状と同一の正方形である。信号配線４０ａ〜４２ａ及び信号配線４０ｂ〜４２ｂは、機能ブロック２上を通過するデータバス、アドレスバス等のグローバル信号配線の一部の信号配線である。
【００４４】
図３に示す第３の基本構造においては、第２の辺２ｂに沿ったＸ方向にバッファセル３０ｂ〜３２ｂを配列しているので、交差配線を必要とし、信号配線４０ａ〜４２ａと信号配線４０ｂ〜４２ｂとを異なる配線層に配設することが実用的である。なお、バッファセル３０ｂ〜３２ｂをＹ方向に沿って配列する場合には、交差配線を必要としないので、信号配線４０ａ〜４２ａと信号配線４０ｂ〜４２ｂとを同一の配線層に配設することができる。
【００４５】
このように構成される第１の実施の形態に係る半導体集積回路の第３の基本構造においては、第１の基本構造により得られる効果と同様の効果を得ることができる。
【００４６】
なお、第３の基本構造においては、説明を簡単にするために３本の信号配線４０ａ〜４２ａ及び信号配線４０ｂ〜４２ｂについて説明しているが、２本又は４本以上の本数の信号配線であってもよい。これは、後述する第４の基本構造についても同様である。
【００４７】
［半導体集積回路の第４の基本構造］
第１の実施の形態に係る半導体集積回路の第４の基本構造は、第２の基本構造と第３の基本構造とを組み合わせた例を説明するものである。半導体集積回路は、図４に示すように、基板１上の機能ブロック２と、機能ブロック２の第１の辺２ａに配設された第１のバッファセル３０ａ〜３２ａと、機能ブロック２の、第１の辺２ａに隣接する第２の辺２ｂに配設された第２のバッファセル３０ｂ〜３２ｂと、第１の辺２ａ及び第２の辺２ｂに対して斜めに機能ブロック２上を通過し、第１のバッファセル３０ａ〜３２ａと第２のバッファセル３０ｂ〜３２ｂとの間を接続する信号配線４０ａ〜４２ａとを備えている。
【００４８】
同様に、半導体集積回路は、基板１上の機能ブロック２と、機能ブロック２の第２の辺２ｂに配設された第３のバッファセル３０ｃ〜３２ｃと、機能ブロック２の、第２の辺２ｂに隣接する第３の辺２ｃに配設された第４のバッファセル３０ｄ〜３２ｄと、第２の辺２ｂ及び第３の辺２ｃに対して斜めに機能ブロック２上を通過し、第３のバッファセル３０ｃ〜３２ｃと第４のバッファセル３０ｄ〜３２ｄとの間を接続する信号配線４０ｃ〜４２ｃとを備えている。
【００４９】
信号配線４０ａ〜４２ａ及び信号配線４０ｃ〜４２ｃは、第３の基本構造の信号配線４０ａ〜４２ａ及び４０ｂ〜４２ｂと同様に、バス信号配線であり、グローバル信号配線である。
【００５０】
第４の基本構造の機能ブロック２は、前述の第２の基本構造の機能ブロック２と同様に、大きな平面サイズを有するか、又は長方形の平面形状を有している。
【００５１】
この機能ブロック２を備えた半導体集積回路においては、前述の第２の基本構造の信号配線４ｂと同様に、信号配線４０ｂ〜４２ｂは、機能ブロック２の外部においてその第２の辺２ｂに沿って実質的に平行に配置される。そして、信号配線４０ｂ〜４２ｂは、機能ブロック２の外部周辺において、第２の辺２ｂに沿って互いに離間して配置されたバッファセル３０ｂ〜３２ｂと３０ｃ〜３２ｃとの間をそれぞれ接続する。
【００５２】
このように構成される第１の実施の形態に係る半導体集積回路の第４の基本構造においては、第１の基本構造により得られる効果と同様の効果を得ることができる。
【００５３】
［半導体集積回路の具体的なレイアウト］
次に、第１の実施の形態に係る半導体集積回路の具体的なレイアウト構造を説明する。ここでは、半導体集積回路はスタンダードセル方式を採用する半導体集積回路である。
【００５４】
図５に示すように、半導体集積回路１０は、実質的に正方形の平面形状を有する基板１と、基板１上の周辺領域において各辺に沿って配列された複数の入出力バッファセル５と、基板１上の中央領域において配置された機能ブロック２０〜２２及びランダムロジック列６とを備えている。
【００５５】
入出力バッファセル５は、半導体集積回路１０内部とその外部との間のインターフェイス回路である。この入出力バッファセル５は、そのレイアウト構造を図示しないが、入力用インターフェイス回路、出力用インターフェイス回路、入出力用インターフェイス回路等を構築可能な複数の半導体素子を配列している。さらに、入出力バッファセル５は、入力保護回路、出力保護回路等を構築可能なトランジスタ、抵抗、容量等を少なくとも含む半導体素子を配列している。また、入出力バッファセル５には、図示しないが、外部端子（ボンディングパッド）が配設されている。
【００５６】
機能ブロック２０〜２２は、上記半導体集積回路の第１の基本構造において説明した機能ブロック２と同等の機能を有するものであり、メガセル等に該当する。
【００５７】
ランダムロジック列６は、Ｘ方向に規則的に配列された複数のベーシックセルにより構成されている。この複数のベーシックセルは、Ｙ方向において配線領域を介在させて複数配置されている。ベーシックセルは、ブロック内配線４ｘ及び４ｙの組み替えにより、インバータ回路、ＮＡＮＤ回路等の論理回路を構築可能な複数の半導体素子を備えている。
【００５８】
［バッファセルの第１の基本構造］
次に、半導体集積回路の第１の基本構造において、グローバル信号配線である信号配線４ａ〜４ｃ間に挿入される第１乃至第３のバッファセル３ａ〜３ｃの具体的な構造を説明する。なお、半導体集積回路の第２の基本構造乃至第４の基本構造におけるバッファセル３０ａ、３１ａ、３２ａ、３ａ等の構造は同様であるので、これらの説明は省略する。また、バッファセル３ａ等の第１の基本構造乃至第４の基本構造の説明において、符号が煩雑になるので、バッファセルに総称の符号「３」を付け、簡略化して説明する。
【００５９】
＜回路構成＞
第１の基本構造のバッファセル３は、図６（Ａ）に示すように、信号入力端子Ｓ１と信号出力端子Ｓ２との間に電気的に直列に接続された２段構成のインバータ回路３０１及び３０２により構成されている。
【００６０】
インバータ回路３０１は、信号入力端子Ｓ１に直接接続された前段回路である。このインバータ回路３０１は、ｎチャネル絶縁ゲート型電界効果トランジスタ（以下、単にＩＧＦＥＴという。）Ｑ１１とｐチャネルＩＧＦＥＴＱ２１とを備えた相補型ＩＧＦＥＴである。ここで、ＩＧＦＥＴとは、金属−酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ）及び金属−絶縁体−半導体電界効果トランジスタ（ＭＩＳＦＥＴ）を少なくとも含む意味で使用されている。ｎチャネルＩＧＦＥＴＱ１１は、ゲート電極を信号入力端子Ｓ１に接続し、ソース領域を基準電源Ｖｓｓに接続し、ドレイン領域をｐチャネルＩＧＦＥＴＱ２１のドレイン領域に接続している。基準電源Ｖｓｓは回路の接地電位、例えば０Ｖである。ｐチャネルＩＧＦＥＴＱ２１は、ゲート電極を信号入力端子Ｓ１に接続し、ソース領域を動作電源Ｖｄｄに接続している。動作電源Ｖｄｄは回路の動作電圧、例えば１．７Ｖ〜３．３Ｖ、又は５Ｖである。
【００６１】
インバータ回路３０２は、信号出力端子Ｓ２に直接接続された後段回路（次段回路）である。このインバータ回路３０２は、インバータ回路３０１と同様に、ｎチャネルＩＧＦＥＴＱ１２とｐチャネルＩＧＦＥＴＱ２２とを備えた相補型ＩＧＦＥＴである。ｎチャネルＩＧＦＥＴＱ１２は、ゲート電極をｎチャネルＩＧＦＥＴＱ１１及びｐチャネルＩＧＦＥＴＱ２１のドレイン領域に接続し、ソース領域を基準電源Ｖｓｓに接続し、ドレイン領域をｐチャネルＩＧＦＥＴＱ２２のドレイン領域に接続している。ｐチャネルＩＧＦＥＴＱ２２は、ゲート電極をｎチャネルＩＧＦＥＴＱ１１及びｐチャネルＩＧＦＥＴＱ２１のドレイン領域に接続し、ソース領域を動作電源Ｖｄｄに接続している。ｎチャネルＩＧＦＥＴＱ１２及びｐチャネルＩＧＦＥＴＱ２２のドレイン領域は信号出力端子Ｓ２に接続されている。
【００６２】
＜デバイス構成＞
前述のバッファセル３は、例えば、図５に示すランダムロジック列６のベーシッシクセルを利用して構築されている。ここでは、バッファセル３のインバータ回路３０１についてのみ説明し、インバータ回路３０２はインバータ回路３０１と同様のデバイス構成であるので、その説明は省略する。
【００６３】
インバータ回路３０１のｎチャネルＩＧＦＥＴＱ１１は、図６（Ｂ）に示すように、基板１上の素子間分離絶縁膜１１１に周囲を囲まれた領域内において、基板１表面部のｐ型ウエル領域１０１の主面部に配設されている。つまり、ｎチャネルＩＧＦＥＴＱ１１は、チャネル形成領域として使用されるｐ型ウエル領域１０１と、このｐ型ウエル領域１０１上の図示しないゲート絶縁膜と、ゲート絶縁膜上のゲート電極１１２と、ゲート電極１１２のゲート長方向の両側に配設された、ソース領域及びドレイン領域として使用される一対のｎ型半導体領域１１３とを備えている。
【００６４】
ここで、ゲート絶縁膜には、シリコン酸化膜、シリコン窒化膜若しくはオキシナイトライド膜の単層膜、又はそれらの複合膜を実用的に使用することができる。ゲート電極１１２には、シリコン多結晶膜、高融点金属膜若しくは高融点金属シリサイド膜の単層膜、又はシリコン多結晶膜上に高融点金属膜若しくは高融点金属シリサイド膜を積層した複合膜を実用的に使用することができる。ｎ型半導体領域１１３には、ＬＤＤ（ｌｉｇｈｔｌｙ ｄｏｐｅｄ ｄｒａｉｎ）構造を実用的に使用することができる。
【００６５】
ｐチャネルＩＧＦＥＴＱ２１は、基板１上の素子間分離絶縁膜１１１に周囲を囲まれた領域内において、基板１表面部のｎ型ウエル領域１０２の主面部に配設されている。つまり、ｐチャネルＩＧＦＥＴＱ２１は、チャネル形成領域として使用されるｎ型ウエル領域１０２と、このｎ型ウエル領域１０２上の図示しないゲート絶縁膜と、ゲート絶縁膜上のゲート電極１１２と、ゲート電極１１２のゲート長方向の両側に配設された、ソース領域及びドレイン領域として使用される一対のｐ型半導体領域１１４とを備えている。ゲート絶縁膜及びゲート電極の実用的な材料、並びにｐ型半導体領域１１４の実用的な構造はｎチャネルＩＧＦＥＴＱ１１と同様である。
【００６６】
ランダムロジック列６においては、Ｘ方向に延在するセル内基準電源配線（Ｖｓｓ）４０１及びセル内動作電源配線（Ｖｄｄ）４０２が配設されている。セル内基準電源配線４０１はセル内配線４０３を通してｎチャネルＩＧＦＥＴＱ１１のｎ型半導体領域１（ソース領域）１３に接続されている。セル内動作電源配線４０２はセル内配線４０３を通してｐチャネルＩＧＦＥＴＱ２１のｐ型半導体領域（ソース領域）１１４に接続されている。また、ｎチャネルＩＧＦＥＴＱ１１、ｐチャネルＩＧＦＥＴＱ２１のそれぞれのゲート電極１１２はセル内配線４０３を通して信号入力端子Ｓ１に接続され、ドレイン領域は次段のインバータ回路３０２に接続されている。セル内基準電源配線４０１、セル内動作電源配線４０２及びセル内配線４０３は、第１の実施の形態において、第１層目の配線層に配設されており、例えばアルミニウム合金（Ａｌ−Ｓｉ、Ａｌ−Ｃｕ、Ａｌ−Ｃｕ−Ｓｉ等）により形成されている。
【００６７】
［バッファセルの第２の基本構造］
第２の基本構造のバッファセル３は、第１の基本構造のバッファセル３の駆動力を２倍に増強したものである。
【００６８】
＜回路構成＞
第２の基本構造のバッファセル３は、図７（Ａ）に示すように、信号入力端子Ｓ１と信号出力端子Ｓ２との間に電気的に直列に接続された２段構成のインバータ回路３０１及び３０２により構成されている。
【００６９】
インバータ回路３０１は、信号入力端子Ｓ１に直接接続された前段回路である。このインバータ回路３０１は、ｎチャネルＩＧＦＥＴＱ１１及びｐチャネルＩＧＦＥＴＱ２１のドレイン領域と、ｎチャネルＩＧＦＥＴＱ１２及びｐチャネルＩＧＦＥＴＱ２２のドレイン領域とを電気的に直列に接続した２段構造を備えている。ｎチャネルＩＧＦＥＴＱ１１及びＱ１２は、ゲート電極を信号入力端子Ｓ１に接続し、ソース領域を基準電源Ｖｓｓに接続し、ドレイン領域をｐチャネルＩＧＦＥＴＱ２１及びＱ２２のドレイン領域に接続している。ｐチャネルＩＧＦＥＴＱ２１及びＱ２２は、ゲート電極を信号入力端子Ｓ１に接続し、ソース領域を動作電源Ｖｄｄに接続している。
【００７０】
インバータ回路３０２は、信号出力端子Ｓ２に直接接続された後段回路である。このインバータ回路３０２は、インバータ回路３０１と同様に、ｎチャネルＩＧＦＥＴＱ１３及びｐチャネルＩＧＦＥＴＱ２３のドレイン領域と、ｎチャネルＩＧＦＥＴＱ１４及びｐチャネルＩＧＦＥＴＱ２４のドレイン領域とを電気的に直列に接続した２段構造を備えている。ｎチャネルＩＧＦＥＴＱ１３及びＱ１４は、ゲート電極をインバータ回路３０１（ＩＧＦＥＴＱ１１、Ｑ１２、Ｑ２１及びＱ２２のドレイン領域）に接続し、ソース領域を基準電源Ｖｓｓに接続し、ドレイン領域をｐチャネルＩＧＦＥＴＱ２３及びＱ２４のドレイン領域に接続している。ｐチャネルＩＧＦＥＴＱ２３及びＱ２４は、ゲート電極をインバータ回路３０１に接続し、ソース領域を動作電源Ｖｄｄに接続している。ｎチャネルＩＧＦＥＴＱ１３、Ｑ１４及びｐチャネルＩＧＦＥＴＱ２３、Ｑ２４のドレイン領域は信号出力端子Ｓ２に接続されている。
【００７１】
＜デバイス構成＞
ここでは、第１の基本構造のバッファセル３と同様に、バッファセル３のインバータ回路３０１についてのみ説明し、インバータ回路３０２の説明は省略する。
【００７２】
インバータ回路３０１のｎチャネルＩＧＦＥＴＱ１１及びＱ１２は、図７（Ｂ）に示すように、互いのゲート幅方向を一致させ、Ｙ方向に向かって隣接して配設されている。ｎチャネルＩＧＦＥＴＱ１１及びＱ１２は、いずれも、基板１上の素子間分離絶縁膜１１１に周囲を囲まれた領域内において、基板１表面部のｐ型ウエル領域１０１の主面部に配設されている。つまり、ｎチャネルＩＧＦＥＴＱ１１及びＱ１２は、チャネル形成領域として使用されるｐ型ウエル領域１０１と、このｐ型ウエル領域１０１上の図示しないゲート絶縁膜と、ゲート絶縁膜上のゲート電極１１２と、ゲート電極１１２のゲート長方向の両側に配設された、ソース領域及びドレイン領域として使用される一対のｎ型半導体領域１１３とを備えている。
【００７３】
ｐチャネルＩＧＦＥＴＱ２１及びＱ２２は、互いのゲート幅方向を一致させ、かつｎチャネルＩＧＦＥＴＱ１１及びＱ１２のゲート幅方向とも一致させ、Ｙ方向に向かって隣接して配設されている。ｐチャネルＩＧＦＥＴＱ２１及びＱ２２は、いずれも基板１上の素子間分離絶縁膜１１１に周囲を囲まれた領域内において、基板１表面部のｎ型ウエル領域１０２の主面部に配設されている。つまり、ｐチャネルＩＧＦＥＴＱ２１及びＱ２２は、チャネル形成領域として使用されるｎ型ウエル領域１０２と、このｎ型ウエル領域１０２上の図示しないゲート絶縁膜と、ゲート絶縁膜上のゲート電極１１２と、ゲート電極１１２のゲート長方向の両側に配設された、ソース領域及びドレイン領域として使用される一対のｐ型半導体領域１１４とを備えている。
【００７４】
なお、ｎチャネルＩＧＦＥＴＱ１１、Ｑ１２、ｐチャネルＩＧＦＥＴＱ２１及びＱ２２のゲート絶縁膜及びゲート電極の実用的な材料、並びにｎ型半導体領域１１３及びｐ型半導体領域１１４の実用的な構造は第１の基本構造のｎチャネルＩＧＦＥＴＱ１１及びｐチャネルＩＧＦＥＴＱ２１と同様である。また、セル内基準電源配線（Ｖｓｓ）４０１、セル内動作電源配線（Ｖｄｄ）４０２、セル内配線４０３は、その結線パターンが異なるだけで、第１の基本構造のセル内基準電源配線４０１等と同様である。
【００７５】
［バッファセルの第３の基本構造］
第３の基本構造のバッファセル３は、第１の基本構造のバッファセル３の駆動力を３倍に増強したものである。
【００７６】
＜回路構成＞
第３の基本構造のバッファセル３は、図８（Ａ）に示すように、信号入力端子Ｓ１と信号出力端子Ｓ２との間に電気的に直列に接続された２段構成のインバータ回路３０１及び３０２により構成されている。
【００７７】
インバータ回路３０１は、信号入力端子Ｓ１に直接接続された前段回路であり、基本的には第２の基本構造のバッファセル３のインバータ回路３０１と同一構造である。すなわち、インバータ回路３０１は、ｎチャネルＩＧＦＥＴＱ１１及びｐチャネルＩＧＦＥＴＱ２１のドレイン領域と、ｎチャネルＩＧＦＥＴＱ１２及びｐチャネルＩＧＦＥＴＱ２２のドレイン領域とを電気的に直列に接続した２段構造を備えている。ｎチャネルＩＧＦＥＴＱ１１及びＱ１２は、ゲート電極を信号入力端子Ｓ１に接続し、ソース領域を基準電源Ｖｓｓに接続し、ドレイン領域をｐチャネルＩＧＦＥＴＱ２１及びＱ２２のドレイン領域に接続している。ｐチャネルＩＧＦＥＴＱ２１及びＱ２２は、ゲート電極を信号入力端子Ｓ１に接続し、ソース領域を動作電源Ｖｄｄに接続している。
【００７８】
インバータ回路３０２は、信号出力端子Ｓ２に直接接続された後段回路である。このインバータ回路３０２は、ｎチャネルＩＧＦＥＴＱ１３及びｐチャネルＩＧＦＥＴＱ２３のドレイン領域と、ｎチャネルＩＧＦＥＴＱ１４及びｐチャネルＩＧＦＥＴＱ２４のドレイン領域と、ｎチャネルＩＧＦＥＴＱ１５及びｐチャネルＩＧＦＥＴＱ２５のドレイン領域とを電気的に直列に接続した３段構造を備えている。ｎチャネルＩＧＦＥＴＱ１３、Ｑ１４及びＱ１５は、ゲート電極をインバータ回路３０１（ＩＧＦＥＴＱ１１、Ｑ１２、Ｑ２１及びＱ２２のドレイン領域）に接続し、ソース領域を基準電源Ｖｓｓに接続し、ドレイン領域をｐチャネルＩＧＦＥＴＱ２３、Ｑ２４及びＱ２５のドレイン領域に接続している。ｐチャネルＩＧＦＥＴＱ２３、Ｑ２４及びＱ２５は、ゲート電極をインバータ回路３０１に接続し、ソース領域を動作電源Ｖｄｄに接続している。ｎチャネルＩＧＦＥＴＱ１３〜Ｑ１５及びｐチャネルＩＧＦＥＴＱ２３〜Ｑ２５のドレイン領域は信号出力端子Ｓ２に接続されている。
【００７９】
＜デバイス構成＞
バッファセル３のインバータ回路３０１の基本構造は第２の基本構造のバッファセル３のインバータ回路３０１及び３０２と同様であるので、ここではバッファセル３のインバータ回路３０２についてのみ説明し、インバータ回路３０１の説明は省略する。
【００８０】
インバータ回路３０２のｎチャネルＩＧＦＥＴＱ１３、Ｑ１４及びＱ１５は、図８（Ｂ）に示すように、互いのゲート幅方向を一致させ、Ｙ方向に向かって隣接して配設されている。ｎチャネルＩＧＦＥＴＱ１３、Ｑ１４及びＱ１５は、いずれも、基板１上の素子間分離絶縁膜１１１に周囲を囲まれた領域内において、基板１表面部のｐ型ウエル領域１０１の主面部に配設されている。つまり、ｎチャネルＩＧＦＥＴＱ１３、Ｑ１４及びＱ１５は、チャネル形成領域として使用されるｐ型ウエル領域１０１と、このｐ型ウエル領域１０１上の図示しないゲート絶縁膜と、ゲート絶縁膜上のゲート電極１１２と、ゲート電極１１２のゲート長方向の両側に配設された、ソース領域及びドレイン領域として使用される一対のｎ型半導体領域１１３とを備えている。
【００８１】
ｐチャネルＩＧＦＥＴＱ２３、Ｑ２４及びＱ２５は、互いのゲート幅方向を一致させ、かつｎチャネルＩＧＦＥＴＱ１３、Ｑ１４及びＱ１５のゲート幅方向とも一致させ、Ｙ方向に向かって隣接して配設されている。ｐチャネルＩＧＦＥＴＱ２３、Ｑ２４及びＱ２５は、いずれも基板１上の素子間分離絶縁膜１１１に周囲を囲まれた領域内において、基板１表面部のｎ型ウエル領域１０２の主面部に配設されている。つまり、ｐチャネルＩＧＦＥＴＱ２３、Ｑ２４及びＱ２５は、チャネル形成領域として使用されるｎ型ウエル領域１０２と、このｎ型ウエル領域１０２上の図示しないゲート絶縁膜と、ゲート絶縁膜上のゲート電極１１２と、ゲート電極１１２のゲート長方向の両側に配設された、ソース領域及びドレイン領域として使用される一対のｐ型半導体領域１１４とを備えている。
【００８２】
なお、ｎチャネルＩＧＦＥＴＱ１３、Ｑ１４、Ｑ１５、ｐチャネルＩＧＦＥＴＱ２３、Ｑ２４及びＱ２５のゲート絶縁膜及びゲート電極の実用的な材料、並びにｎ型半導体領域１１３及びｐ型半導体領域１１４の実用的な構造は第１の基本構造のｎチャネルＩＧＦＥＴＱ１１及びｐチャネルＩＧＦＥＴＱ２１と同様である。また、セル内基準電源配線（Ｖｓｓ）４０１、セル内動作電源配線（Ｖｄｄ）４０２、セル内配線４０３は、その結線パターンが異なるだけで、第１の基本構造のセル内基準電源配線４０１等と同様である。
【００８３】
［バッファセルの第４の基本構造］
第４の基本構造のバッファセル３は、第３の基本構造のバッファセル３において、インバータ回路３０１及び３０２の駆動力をいずれも３倍に増強したものである。
【００８４】
＜回路構成＞
第４の基本構造のバッファセル３は、図９に示すように、信号入力端子Ｓ１と信号出力端子Ｓ２との間に電気的に直列に接続された２段構成のインバータ回路３０１及び３０２により構成されている。
【００８５】
インバータ回路３０１は、信号入力端子Ｓ１に直接接続された前段回路であり、基本的には第３の基本構造のバッファセル３のインバータ回路３０２と同一構造である。すなわち、インバータ回路３０１は、ｎチャネルＩＧＦＥＴＱ１１及びｐチャネルＩＧＦＥＴＱ２１のドレイン領域と、ｎチャネルＩＧＦＥＴＱ１２及びｐチャネルＩＧＦＥＴＱ２２のドレイン領域と、ｎチャネルＩＧＦＥＴＱ１３及びｐチャネルＩＧＦＥＴＱ２３のドレイン領域とを電気的に直列に接続した３段構造を備えている。ｎチャネルＩＧＦＥＴＱ１１、Ｑ１２及びＱ１３は、ゲート電極を信号入力端子Ｓ１に接続し、ソース領域を基準電源Ｖｓｓに接続し、ドレイン領域をｐチャネルＩＧＦＥＴＱ２１、Ｑ２２及びＱ２３のドレイン領域に接続している。ｐチャネルＩＧＦＥＴＱ２１、Ｑ２２及びＱ２３は、ゲート電極を信号入力端子Ｓ１に接続し、ソース領域を動作電源Ｖｄｄに接続している。
【００８６】
インバータ回路３０２は、基本的には第３の基本構造のバッファセル３のインバータ回路３０２と同一構造であり、信号出力端子Ｓ２に直接接続された後段回路である。このインバータ回路３０２は、ｎチャネルＩＧＦＥＴＱ１４及びｐチャネルＩＧＦＥＴＱ２４のドレイン領域と、ｎチャネルＩＧＦＥＴＱ１５及びｐチャネルＩＧＦＥＴＱ２５のドレイン領域と、ｎチャネルＩＧＦＥＴＱ１６及びｐチャネルＩＧＦＥＴＱ２６のドレイン領域とを電気的に直列に接続した３段構造を備えている。ｎチャネルＩＧＦＥＴＱ１４、Ｑ１５及びＱ１６は、ゲート電極をインバータ回路３０１（ＩＧＦＥＴＱ１１、Ｑ１２、Ｑ１３、Ｑ２１、Ｑ２２及びＱ２３のドレイン領域）に接続し、ソース領域を基準電源Ｖｓｓに接続し、ドレイン領域をｐチャネルＩＧＦＥＴＱ２４、Ｑ２５及びＱ２６のドレイン領域に接続している。ｐチャネルＩＧＦＥＴＱ２４、Ｑ２５及びＱ２６は、ゲート電極をインバータ回路３０１に接続し、ソース領域を動作電源Ｖｄｄに接続している。ｎチャネルＩＧＦＥＴＱ１４〜Ｑ１６及びｐチャネルＩＧＦＥＴＱ２４〜Ｑ２６のドレイン領域は信号出力端子Ｓ２に接続されている。
【００８７】
＜デバイス構成＞
バッファセル３のインバータ回路３０１及び３０２の基本構造は第３の基本構造のバッファセル３のインバータ回路３０２と同様であるので、ここでのデバイス構造の説明は省略する。
【００８８】
［バッファセルのその他の基本構造］
前述のように、バッファセル３の構造は適宜変更可能である。例えば、グローバル信号配線が比較的長く、配線負荷が大きい場合には、バッファセル３の少なくともインバータ回路３０２を４段構造又はそれ以上の段数により構築可能である。また、駆動能力を増強する場合、インバータ回路３０２の少なくとも最終出力段のＩＧＦＥＴＱのゲート幅寸法をそれ以外のＩＧＦＥＴＱのゲート幅寸法に比べて長くしてもよい。
【００８９】
［信号配線の第１の配置レイアウト例］
次に、半導体集積回路１０において、グローバル信号配線の第１の配置レイアウト例を図１０に示す。ここでは、説明を簡略化するために、便宜的に２本のグローバル信号配線４Ａ及び４Ｂが配置された例について説明する。
【００９０】
半導体集積回路１０の基板１上には複数の機能ブロック２３、２４等が配置されている。図１０中、基板１の左辺に配置された入出力バッファセル５Ａから引き出されるグローバル信号配線４Ａは、機能ブロック２３上を斜めに通過し、基板１の右辺近傍まで広範囲に渡って延在する。機能ブロック２３上を通過するグローバル信号配線４Ａの一部の信号配線４ａは、機能ブロック２３の第１の辺２ａ及び第２の辺２ｂに対して斜めに配置されている。機能ブロック２３の第１の辺２ａの近傍にはバッファセル３ａが配設され、第２の辺２ｂの近傍にはバッファセル３ｂが配設されている。バッファセル３ａには信号配線４ａの一端が電気的に接続され、バッファセル３ｂには信号配線４ａの他端が電気的に接続される。
【００９１】
同様に、基板１の左辺に配置された入出力バッファセル５Ｂから引き出されるグローバル信号配線４Ｂは、機能ブロック２４上を斜めに通過し、基板１の右辺近傍まで広範囲に渡って延在する。機能ブロック２４上を通過するグローバル信号配線４Ｂの一部の信号配線４ａは、機能ブロック２４の第１の辺２ａ及び第２の辺２ｂに対して斜めに配置されている。機能ブロック２４の第１の辺２ａの近傍にはバッファセル３ａが配設され、第２の辺２ｂの近傍にはバッファセル３ｂが配設されている。バッファセル３ａには信号配線４ａの一端が電気的に接続され、バッファセル３ｂには信号配線４ａの他端が電気的に接続される。
【００９２】
このようなグローバル信号配線の第１の配置レイアウトを備えた半導体集積回路１０においては、機能ブロック２３上及び２４上を斜めに通過する信号配線４ａにより、グローバル信号配線４Ａ及び４Ｂの配線長を短縮し、かつ配線負荷容量を減少することができる。さらに、配線負荷容量の減少に伴い、相対的にバッファセル３ａの駆動力を増強することができる。従って、グローバル信号配線４Ａの機能ブロック２３の迂回頻度を減少し、叉グローバル信号配線４Ｂの機能ブロック２４の迂回頻度を減少し、信号遅延を防止することができるので、高集積化に最適で、動作性能に優れた半導体集積回路１０を得ることができる。
【００９３】
［信号配線の第２の配置レイアウト例］
次に、半導体集積回路１０において、グローバル信号配線の第２の配置レイアウト例を図１１に示す。第２の配置レイアウトは、機能ブロック間の信号配線のホットスポットを緩和、若しくは分散する例を説明するものである。なお、第２の配置レイアウトは、単にグローバル信号配線にのみ限定されるものではなく、機能ブロック間に配置される信号配線や電源配線の配置レイアウトにも適用することができる。
【００９４】
半導体集積回路１０においては、基板１上の左下に機能ブロック２５、左上に機能ブロック２６、右上に機能ブロック２７、右下に機能ブロック２８が配置されている。なお、ここでは、便宜的に４つの機能ブロック２５〜２８が配置された場合を説明するが、機能ブロックの配置数はこれに限定されるものでない。
【００９５】
機能ブロック２５は、機能ブロック２５から見て右斜め上に配置された機能ブロック２７に、信号配線４Ｃ及び４Ｄを通して所定信号を出力するようになっている。信号配線４Ｃは、機能ブロック２５から右側（Ｘ方向）に引き出され、機能ブロック２５から見て右側に配置された機能ブロック２８上を斜めに通過し、そして上側（Ｙ方向）に延在して機能ブロック２７に接続されている。機能ブロック２８の第１の辺２ａにはバッファセル３０ａが配置され、第２の辺２ｂにはバッファセル３０ｂが配置される。信号配線４Ｃの機能ブロック２８上を通過する一部の信号配線４０ａは、バッファセル３０ａに一端を接続し、バッファセル３０ｂに他端を接続している。同様に、信号配線４Ｄは、機能ブロック２５から右側に引き出され、機能ブロック２８上を斜めに通過し、そして上側に延在して機能ブロック２７に接続されている。機能ブロック２８の第１の辺２ａにはバッファセル３１ａが配置され、第２の辺２ｂにはバッファセル３１ｂが配置される。信号配線４Ｄの機能ブロック２８上を通過する一部の信号配線４１ａは、バッファセル３１ａに一端を接続し、バッファセル３１ｂに他端を接続している。
【００９６】
また、機能ブロック２７は、機能ブロック２５に、信号配線４Ｅ、４Ｆ、４Ｇ及び４Ｈを通して所定信号を出力するようになっている。信号配線４Ｅ及び４Ｆは、４つの機能ブロック２５〜２８間、すなわち信号配線が過密になり易いホットスポットを通過する。
【００９７】
信号配線４Ｇは、機能ブロック２７から左側（Ｘ方向）に引き出され、機能ブロック２７から見て左側に配置された機能ブロック２６上を斜めに通過し、そして下側（Ｙ方向）に延在して機能ブロック２５に接続されている。機能ブロック２６の第３の辺２ｃにはバッファセル３０ａが配置され、第４の辺２ｄにはバッファセル３０ｂが配置される。信号配線４Ｇの機能ブロック２６上を通過する一部の信号配線４０ａは、バッファセル３０ａに一端を接続し、バッファセル３０ｂに他端を接続している。同様に、信号配線４Ｈは、機能ブロック２７から左側に引き出され、機能ブロック２６上を斜めに通過し、そして下側に延在して機能ブロック２５に接続されている。機能ブロック２８の第３の辺２ｃにはバッファセル３１ａが配置され、第４の辺２ｄにはバッファセル３１ｂが配置される。信号配線４Ｈの機能ブロック２６上を通過する一部の信号配線４１ａは、バッファセル３１ａに一端を接続し、バッファセル３１ｂに他端を接続している。
【００９８】
機能ブロック２５と機能ブロック２５から見て上側に配置された機能ブロック２６との間は、直接、信号配線４Ｉ及び４Ｊを通して接続されている。ここで、信号配線４Ｉ及び４Ｊの配線長が信号配線４Ｅ、４Ｆ等の配線長に比べて短く、機能ブロック２５又は２６の最終出力段回路の駆動能力が充分である場合には、信号配線４Ｉ及び４Ｊ中にバッファセル３を配置する必要がない。
【００９９】
さらに、機能ブロック２６は、機能ブロック２６から見て右斜め下に配置された機能ブロック２８に、信号配線４Ｋ、４Ｌ及び４Ｍを通して所定信号を出力するようになっている。信号配線４Ｋは、機能ブロック２６から右側（Ｘ方向）に引き出され、機能ブロック２６から見て右側に配置された機能ブロック２７上を斜めに通過し、そして下側（Ｙ方向）に延在して機能ブロック２８に接続されている。機能ブロック２７の第１の辺２ａにはバッファセル３０ａが配置され、第４の辺２ｄにはバッファセル３０ｂが配置される。信号配線４Ｋの機能ブロック２７上を通過する一部の信号配線４０ａは、バッファセル３０ａに一端を接続し、バッファセル３０ｂに他端を接続している。同様に、信号配線４Ｌは、機能ブロック２６から右側に引き出され、機能ブロック２７上を斜めに通過し、そして下側に延在して機能ブロック２８に接続されている。機能ブロック２７の第１の辺２ａにはバッファセル３１ａが配置され、第４の辺２ｄにはバッファセル３１ｂが配置される。信号配線４Ｌの機能ブロック２７上を通過する一部の信号配線４１ａは、バッファセル３１ａに一端を接続し、バッファセル３１ｂに他端を接続している。信号配線４Ｍは、機能ブロック２６から右側に引き出され、機能ブロック２７上を斜めに通過し、そして下側に延在して機能ブロック２８に接続されている。機能ブロック２７の第１の辺２ａにはバッファセル３２ａが配置され、第４の辺２ｄにはバッファセル３２ｂが配置される。信号配線４Ｍの機能ブロック２７上を通過する一部の信号配線４２ａは、バッファセル３２ａに一端を接続し、バッファセル３２ｂに他端を接続している。
【０１００】
このように構成される第１の実施の形態に係る半導体集積回路１０においては、信号配線４Ｃ及び４Ｄの一部の信号配線４０ａ及び４１ａを機能ブロック２８上を斜めに通過させ、信号配線４Ｇ及び４Ｈの一部の信号配線４０ａ及び４１ａを機能ブロック２６上を斜めに通過させ、信号配線４Ｋ、４Ｌ及び４Ｍの一部の信号配線４０ａ、４１ａ及び４２ａを機能ブロック２７上を斜めに通過させているので、機能ブロック２５〜２８間の信号配線のホットスポットを緩和し若しくは分散させることができる。
【０１０１】
さらに、半導体集積回路１０においては、ホットスポットを分散しつつ、機能ブロック２５〜２８の外周囲に引き回す迂回信号配線を減少することができるので、信号伝達速度の遅延を抑制し、回路動作速度の高速化を実現することができる。
【０１０２】
さらに、半導体集積回路１０においては、ホットスポットの分散により、信号配線の配置領域を有効に利用することができるので、集積度を向上することができる。
【０１０３】
［信号配線の第３の配置レイアウト例］
次に、半導体集積回路１０において、グローバル信号配線の第３の配置レイアウト例を図１２に示す。第３の配置レイアウトは、配線長の制約が許容される限り、多種類のグローバル信号配線を１つの機能ブロック上に斜めに通過させる例を説明するものである。なお、第３の配置レイアウトは、第２の配置レイアウトと同様に、単にグローバル信号配線にのみ限定されるものではなく、信号配線や電源配線の配置レイアウトにも適用することができる。
【０１０４】
図１２に示す半導体集積回路１０においては、基板１上の左上角部に機能ブロック２が配置され、この機能ブロック２の第１の辺（左辺）２ａ及び第２の辺（上辺）２ｂに沿って入出力バッファセル５が配設されている。
【０１０５】
上辺に配設された入出力バッファセル５Ｃには、下側に引き出され、機能ブロック２上を左上から右下に斜めに通過し、右側に延在する信号配線４Ｏ及び４Ｐが接続されている。機能ブロック２内部の論理回路の出力段（特に図示しない。）に比べて、通常、入出力バッファセル５Ｃの出力段回路の駆動能力は高いので、入出力バッファセル５Ｃから直接機能ブロック２上を通過する場合、機能ブロック２の第２の辺２ｂの近傍には特にバッファセル３は必要としない。機能ブロック２上を通過する、信号配線４Ｏの信号配線４０ａは、第２の辺２ｂから第３の辺２ｃに向かって斜めに配置され、バッファセル３０ａに接続されている。同様に、機能ブロック２上を通過する、信号配線４Ｐの信号配線４１ａは、第２の辺２ｂから第３の辺２ｃに向かって斜めに配置され、バッファセル３１ａに接続されている。
【０１０６】
一方、左辺に配設された入出力バッファセル５Ｄには、右側に引き出され、同一の機能ブロック２上を左上から右下に斜めに通過し、下側に延在する信号配線４Ｑ、４Ｒ及び４Ｓが接続されている。機能ブロック２の第１の辺２ａの近傍には特にバッファセル３は必要としない。機能ブロック２上を通過する、信号配線４Ｑの信号配線４０ａは、第１の辺２ａから第４の辺２ｄに向かって斜めに配置され、バッファセル３０ａに接続されている。同様に、機能ブロック２上を通過する、信号配線４Ｒの信号配線４１ａは、第１の辺２ａから第４の辺２ｄに向かって斜めに配置され、バッファセル３１ａに接続されている。機能ブロック２上を通過する、信号配線４Ｓの信号配線４２ａは、第１の辺２ａから第４の辺２ｄに向かって斜めに配置され、バッファセル３２ａに接続されている。
【０１０７】
なお、図１２中、上辺に配設された入出力バッファセル５Ｆから信号配線（又はグローバル信号配線）４Ｔが右側に向かって引き出され、左辺に配設された入出力バッファセル５Ｅから信号配線（又はグローバル信号配線）４Ｕが下側に向かって引き出されている。これらの信号配線４Ｔ及び４Ｕは、直交配線であり、配線長の制約を確保するために、逆に機能ブロック２上を斜めに通過させていない。
【０１０８】
このように構成される第１の実施の形態に係る半導体集積回路１０においては、第２の配置レイアウトと同様の効果を得ることができるとともに、機能ブロック２の右上角部を斜めに通過する信号配線４Ｏ及び４Ｐと、左下角部を斜めに通過する信号配線４Ｑ、４Ｒ及び４Ｓとを含む複数種類のグローバル信号配線を配設することができる。
【０１０９】
［半導体集積回路の製造方法］
次に、半導体集積回路１０の製造方法、特にＣＡＤシステムを利用したグローバル信号配線の製造方法を含む半導体集積回路１０の製造方法を図１３及び図１４を用いて説明する。
【０１１０】
（１）まず最初に、図１３に示すように、ＣＡＤシステムにおいて、半導体集積回路の設計に必要な各種情報をデータベースから入手し、インプットファイルを作成する（Ｓ１０）。
【０１１１】
（２）入手された情報に基づき、メモリ空間に予め準備された仮想的な基板１（図５に示す半導体集積回路１０のレイアウトを参照。）上に機能ブロック２を配置する。ここで、機能ブロックには、前述のように、少なくともメガセルが含まれる。
【０１１２】
（３）基板１上の機能ブロック２が配置されていない領域をランダムロジック列６として使用し、このランダムロジック列６に論理回路を配置する（Ｓ１２）。
【０１１３】
（４）基板１上において、クロック信号配線を配置する（Ｓ１３）。クロック信号配線は、システム動作速度の高速化を図るため、電源配線、信号配線の配置に先駆けて配置される。クロック信号配線は、その配置レイアウトに拘束されにくい、最上層の配線層を利用して配置されることが実用的である。
【０１１４】
（５）基板１上において、電源配線を配置する（Ｓ１４）。電源配線は、通常、回路基準電源例えば０Ｖを供給する基準電源配線Ｖｓｓと、回路動作電源例えば３．３Ｖ〜５Ｖを供給する動作電源配線Ｖｄｄとを１組として配置される。電源配線は、入出力バッファセル５上においては、基板１の外縁に沿って延在する固定パターンとして、例えば第２層目の配線層に配置される。また、電源配線は、ランダムロジック列６上においては、ベーシックセルの配列方向に沿って、例えば第２層目の配線層に配置される。さらに、電源配線は、基板１上の機能ブロック２上及びランダムロジック列６上を含む広範囲の領域においては、クロック信号配線よりも下層であって、比較的上層の配線層に配置される。
【０１１５】
（６）次に、グローバル信号配線を配置する（Ｓ１５）。グローバル信号配線の配置は、通常のＸ方向又はＹ方向に沿って配置される直交信号配線の配置と、斜め信号配線４の配置と、バッファセル３の配置とを少なくとも含むグローバル信号配線経路の設計から開始される（Ｓ１６）。
【０１１６】
図１４に示すように、まずグローバル信号配線の経路領域内において、信号損失が最小となる機能ブロック２を抽出する（Ｓ１６０）。そして、最小損失となる機能ブロック２が存在するか否かが判定される（Ｓ１６１）。最小損失の機能ブロック２が存在しない場合には、このグローバル信号経路の設計が終了する（Ｓ１６２）。
【０１１７】
最小損失の機能ブロック２が存在する場合には、この最小損失の機能ブロック２の周囲に存在する任意の１つの機能ブロック２が抽出される（Ｓ１６３）。この任意の機能ブロック２の信号損失は最小損失よりも大きい。任意の機能ブロック２が存在しない場合には、再度、最小損失となる機能ブロック２が抽出される（Ｓ１６０）。
【０１１８】
任意の機能ブロック２が存在する場合には、この機能ブロック２の周囲に直交信号配線を配置することによる、又は機能ブロック２上を通過する斜め信号配線を配置することによる信号損失の増加分をＣＡＤシステムに追加する（Ｓ１６５）。そして、バッファセル３を配置しない場合において、直交信号配線又は斜め信号配線が信号経路長の制約を越えているか否かが判定される（Ｓ１６６）。信号経路長の制約を越えている場合には、再度、最小損失となる機能ブロック２が抽出される（Ｓ１６０）。
【０１１９】
信号経路長の制約を超えていない場合には、直交信号配線又は斜め信号配線において、信号立ち上がり／立ち下り時間が目的とする設計許容範囲内であるか否か、すなわちタイミング不良を生じないか生じるかが判定される（Ｓ１６７）。設計許容範囲内であって、タイミング不良を生じない場合には、信号配線の経路が確定され、このグローバル信号経路の設計が終了する（Ｓ１６８）。
【０１２０】
設計許容範囲外であって、タイミング不良を生じる場合には、バッファセル３が配置可能か否かが判定される（Ｓ１６９）。バッファセル３が配置可能であれば、設計中（検索中）の信号配線の経路において、バッファセル３の配置位置の最終点としてＣＡＤシステムに記憶され、同時にこのグローバル信号配線経路の設計がリセットされる（Ｓ１７０）。そして、再度、任意の１つの機能ブロック２が抽出され（Ｓ１６３）、同様の処理が、任意の１つの機能ブロック２を抽出できなくなるまで繰り返し実行される。
【０１２１】
一方、バッファセル３が配置不可能な場合には、直交信号配線又は斜め信号配線を設計中の信号配線の経路長に追加する（Ｓ１７１）。そして、再度、任意の１つの機能ブロック２が抽出され（Ｓ１６３）、同様の処理が繰り返し実行される。
【０１２２】
ＣＡＤシステムに記憶されたバッファセル３の配置位置の情報に基づき、図１３に示すように、グローバル信号配線の経路にバッファセル３を追加配置する（Ｓ１７）。
【０１２３】
引き続き、グローバル信号配線の設計に基づき作成された、斜め信号配線を有するグローバル信号配線の経路指定を行う（Ｓ１８）。このグローバル信号配線の最終経路を指定し（Ｓ１９）、そしてグローバル信号配線が配置される。
【０１２４】
（７）配置が完了したグローバル信号配線において、タイミング不良等、電気的特性が検証される（Ｓ２０）。
【０１２５】
（８）検証の結果、不具合がない場合には、機能ブロック２の配置情報、ランダムロジック列６の配置情報、クロック信号配線の配置情報、電源配線の配置情報、グローバル信号配線の配置情報等がＣＡＤシステムの各種データベースに出力される（Ｓ２１）。
【０１２６】
（９）以上のＣＡＤシステムにおいて製作され、データベースに記憶された情報に基づき、半導体集積回路１０の製造用マスク（レチクル）が製作される。
【０１２７】
（１０）そして、製造用マスクを使用し、実際の基板１に、フォトリソグラフィプロセス、エッチングプロセス、成膜プロセス等の各種製造処理を実行することにより、第１の実施の形態に係る半導体集積回路１０を完成させることができる。
【０１２８】
以上説明した第１の実施の形態に係る半導体集積回路１０の製造方法においては、ＣＡＤシステムを利用して、機能ブロック２を斜めに通過するグローバル信号配線及びバッファセル３を簡易に構築することができるので、半導体集積回路１０の開発から製品の完成までに要する時間を短縮することができる。
【０１２９】
（第２の実施の形態）
本発明の第２の実施の形態は、第１の実施の形態に係る半導体集積回路１０の機能ブロック２内部にバッファセル３を備え、機能ブロック２上を斜めに通過するグローバル信号配線４を備えた例を説明するものである。
【０１３０】
図１５に示すように、第２の実施の形態に係る半導体集積回路１０は、基板１上の機能ブロック２と、機能ブロック２内部に所定間隔において規則的に配列された複数のバッファセル３（３１１〜３３５）と、機能ブロック２の辺に対して少なくとも一部が斜めに延在し、隣接するバッファセル３間を接続するグローバル信号配線４とを備えている。
【０１３１】
バッファセル３は、機能ブロック２内部に予め配設されており（埋め込まれており）、グローバル信号配線４を通過させる必要に応じて適宜使用されるようになっている。図１５においては、バッファセル３の配列レイアウトを理解し易く説明するために、便宜的に破線を付加しているが、実際の製品となる半導体集積回路１０の機能ブロック２上に破線は存在しない。ＣＡＤシステムのモニタ画面上には、設計を容易に行うために、グリッドとしての破線を表示することはできる。第２の実施の形態において、バッファセル３はＸ方向及びＹ方向に等間隔に配列されている。換言すれば、Ｘ方向及びＹ方向にそれぞれ等間隔で配列した破線の交差点（格子点）に、又は破線で区画される正方形の各角部に、バッファセル３が配置されている。
【０１３２】
さらに、第２の実施の形態に係るバッファセル３は、互いに駆動能力が異なる第１のバッファセル３Ａと第２のバッファセル３Ｂとを１組として備えている。ここで、第１のバッファセル３Ａは、例えば図６（Ａ）に示す、１段構造の出力段インバータ回路３０２を有するバッファセル３により構成される。また、第２のバッファセル３Ｂは、例えば図７（Ａ）に示す、２段構造の出力段インバータ回路３０２を有するバッファセル３により構成される。つまり、第１のバッファセル３Ａに対して、第２のバッファセル３Ｂの駆動能力の設定が大きくなっている。
【０１３３】
なお、第１のバッファセル３Ａは図７（Ａ）若しくは図８（Ａ）に示すバッファセル３により構成し、第２のバッファセル３Ｂは図８（Ａ）若しくは図９に示すバッファセル３により構成してもよい。さらに、第１のバッファセル３Ａと第２のバッファセル３Ｂとを、出力段インバータ回路３０２の段数は同一とし、インバータ回路３０２のＩＧＦＥＴＱのゲート幅寸法を変えて駆動能力を調整するようにしてもよい。
【０１３４】
図１５に示すように、グローバル信号配線４は、機能ブロック２の第２の辺（上辺）２ａに配設された入力信号端子Ｓ３からバッファセル３１１、３２２、３３３、３３５のそれぞれを通して第４の辺（下辺）２ｄに配設された出力信号端子Ｓ４に接続されている。すなわち、グローバル信号配線４は、入力信号端子Ｓ３からＹ方向において下方に延在し、バッファセル３１１にまず接続される。このバッファセル３１１においては、次段のバッファセル３２２との間の距離が比較的短く、大きな駆動能力を必要としないので、第１のバッファセル３Ａが使用されている。そして、グローバル信号配線４は、バッファセル３１１から４５度の傾斜角度を持った斜め信号配線として右斜め下方に延在し、バッファセル３２２に接続される。このバッファセル３２２においては、次段のバッファセル３３３との間の距離が比較的短く、大きな駆動能力を必要としないので、第１のバッファセル３Ａが使用されている。同様に、グローバル信号配線４は、バッファセル３２２から４５度の傾斜角度を持った信号配線として右斜め下方に延在し、バッファセル３３３に接続される。このバッファセル３３３においては、次段のバッファセル３３５との間の距離が比較的長く、大きな駆動能力を必要とするので、第２のバッファセル３Ｂが使用されている。さらに、グローバル信号配線４は、バッファセル３３３からＹ方向において下方に延在し、バッファセル３３５に接続される。このバッファセル３３５においては、出力信号端子Ｓ４を通して機能ブロック２の外部の回路を駆動するので、大きな駆動能力を必要とし、第２のバッファセル３Ｂが使用されている。そして、グローバル信号配線４は、バッファセル３３５からＹ方向において下方に延在し、信号出力端子Ｓ４に接続される。
【０１３５】
このように構成される第２の実施の形態に係る半導体集積回路１０においては、機能ブロック２内部に複数のバッファセル３を規則的配列し、バッファセル３を中継バッファセルのように使用することにより、配線長の制限を越えるような巨大サイズの機能ブロック２上においてグローバル信号配線４を通過させることができる。
【０１３６】
さらに、バッファセル３を規則的に配列したことにより、機能ブロック２上を通過するグローバル信号配線４の経路を簡易に予測することができる。従って、機能ブロック２を通過するグローバル信号配線４の経路に電気シールド層を予め配設することにより、機能ブロック２とその上を通過するグローバル信号配線４との間の電気的干渉を最小限に抑制することができる。
【０１３７】
さらに、機能ブロック２内部のバッファセル３間の接続に少なくとも１つ以上の斜め信号配線を備えることにより、機能ブロック２内部の迂回配線を減少し、グローバル信号配線４の経路長を短縮することができる。
【０１３８】
なお、第２の実施の形態において、機能ブロック２内部のバッファセル３は、便宜的に付加した破線により区画された正方形の各角部に配列される場合に限らず、三角形、六角形等の各角部に相当する位置に配列してもよい。また、バッファセル３は、第１のバッファセル３Ａ及び第２のバッファセル３Ｂの２個に限定されるものではなく、３個以上のバッファセルを１つのバッファセル３として配置してもよい。
【０１３９】
（第３の実施の形態）
本発明の第３の実施の形態は、前述の第１の実施の形態に係る半導体集積回路１０において、機能ブロック２上を通過する複数本のグローバル信号配線間のクロストークを防止した例を説明するものである。
【０１４０】
図１６に示すように、本発明の第３の実施の形態に係る半導体集積回路１０は、機能ブロック２上を斜めに通過する信号配線４０ａ及び４０ｂに隣接しかつ実質的に平行に延在し、固定電源が供給されるウェーブガイド４１０及び４１１を備える。さらに、半導体集積回路１０は、機能ブロック２上を斜めに通過する信号配線４１ａ及び４１ｂに隣接しかつ実質的に平行に延在し、固定電源が供給されるウェーブガイド４１１及び４１２を備えている。
【０１４１】
信号配線４０ａ及び４０ｂと信号配線４１ａ及び４１ｂとは、グローバル信号配線であり、例えばデータバスを構築する。信号配線４０ａ及び４０ｂの一方の側面（図中、下側）にウェーブガイド４１０を延在させ、他方の側面（図中、上側）にウェーブガイド４１１を延在させることにより、ウェーブガイド４１０と４１１との間に信号配線４０ａ及び４０ｂを挟み込むようなレイアウトになっている。同様に、信号配線４１ａ及び４１ｂの一方の側面（図中、下側）にウェーブガイド４１１を延在させ、他方の側面（図中、上側）にウェーブガイド４１２を延在させることにより、ウェーブガイド４１１と４１２との間に信号配線４１ａ及び４１ｂを挟み込むようなレイアウトになっている。
【０１４２】
信号配線４０ａ、４１ａとこれらに沿って延在するウェーブガイド４１０〜４１２とは、信号配線４０ａと４１ａとの間の電気的な干渉を減少するために、同一配線層に設定されている。そして、占有面積を最小限に抑えるために、ウェーブガイド４１０〜４１２の配線幅は、配線膜厚を越えないことが好ましい。同様に、信号配線４０ｂ、４１ｂとこれらに沿って延在するウェーブガイド４１０〜４１２とは同一配線層に設定されている。信号配線４０ａ及び４１ａと信号配線４０ｂ及び４１ｂとは基本的に異なる配線層に配置されている。
【０１４３】
なお、ＣＡＤシステムのデータベース上において、ウェーブガイド４１０〜４１２は、グローバル信号配線のデータに最初から組み込まれるようになっている。すなわち、グローバル信号配線を設計した後に改めてウェーブガイド４１０〜４１２を設計するのではなく、グローバル信号配線を設計すれば同時にウェーブガイド４１０〜４１２も設計できるようになっている。ウェーブガイド４１０〜４１２には、例えば回路基準電位Ｖｓｓである０Ｖを供給することが実用的である。
【０１４４】
このように構成される第３の実施の形態に係る半導体集積回路１０においては、信号配線４０ａ及び４０ｂと信号配線４１ａ及び４１ｂとの間に少なくともウェーブガイド４１１を配設したので、双方の間の電気的な干渉つまりクロストークの発生を減少することができる。
【０１４５】
（その他の実施の形態）
本発明は上記複数の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【０１４６】
例えば、上記実施の形態に係る半導体集積回路１０は、シリコン単結晶からなる基板（半導体ウェハ、半導体チップ等）１上に機能ブロック２を配設し、この機能ブロック２上を通過するグローバル信号配線について説明したが、本発明は、上記のような半導体集積回路１０を１つの機能ブロック２と見立てて配線基板上に搭載し、この配線基板上をグローバル信号配線が延在する半導体集積回路（システムボード、マザーボード、ロジックボード、メモリボード等）に適用することができる。ここで、配線基板には、プリント配線基板（ＰＣＢ）、セラミックス基板、炭化シリコン基板、ガラス基板等を実用的に使用することができる。
【０１４７】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【０１４８】
【発明の効果】
本発明によれば、機能ブロックを迂回する信号配線を減少し、信号遅延を防止することができるので、高集積化に最適で、動作性能に優れた半導体集積回路を提供することができる。
【０１４９】
さらに、本発明は、上記効果を得ることができる半導体集積回路の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体集積回路の第１の基本構造を示す模式図である。
【図２】第１の実施の形態に係る半導体集積回路の第２の基本構造を示す模式図である。
【図３】第１の実施の形態に係る半導体集積回路の第３の基本構造を示す模式図である。
【図４】第１の実施の形態に係る半導体集積回路の第４の基本構造を示す模式図である。
【図５】第１の実施の形態に係る半導体集積回路の具体的なレイアウト構造を示す平面図である。
【図６】（Ａ）は第１の実施の形態に係る半導体集積回路の第１の基本構造のバッファセルの回路図、（Ｂ）は第１の基本構造のバッファセルの要部平面図である。
【図７】（Ａ）は第１の実施の形態に係る半導体集積回路の第２の基本構造のバッファセルの回路図、（Ｂ）は第２の基本構造のバッファセルの要部平面図である。
【図８】（Ａ）は第１の実施の形態に係る半導体集積回路の第３の基本構造のバッファセルの回路図、（Ｂ）は第３の基本構造のバッファセルの要部平面図である。
【図９】第１の実施の形態に係る半導体集積回路の第４の基本構造のバッファセルの回路図である。
【図１０】第１の実施の形態に係る半導体集積回路の、信号配線の第１のレイアウト例を示す概略平面図である。
【図１１】第１の実施の形態に係る半導体集積回路の、信号配線の第２のレイアウト例を示す概略平面図である。
【図１２】第１の実施の形態に係る半導体集積回路の、信号配線の第３のレイアウト例を示す概略平面図である。
【図１３】第１の実施の形態に係る半導体集積回路の製造方法の全体を説明するフローチャートである。
【図１４】第１の実施の形態に係る半導体集積回路の製造方法の要部を説明するフローチャートである。
【図１５】本発明の第２の実施の形態に係る半導体集積回路の機能ブロックの概略構成図である。
【図１６】本発明の第３の実施の形態に係る半導体集積回路の基本構造を示す模式図である。
【符号の説明】
１ 基板
２，２０〜２８ 機能ブロック
２ａ 第１の辺
２ｂ 第２の辺
２ｃ 第３の辺
２ｄ 第４の辺
３，３ａ〜３ｄ，３１１〜３３５ バッファセル
３０ａ〜３０ｄ，３１ａ〜３１ｄ，３２ａ〜３２ｄ バッファセル
３Ａ 第１のバッファセル
３Ｂ 第２のバッファセル
３０１，３０２ インバータ回路
４，４Ａ〜４Ｓ グローバル信号配線又は信号配線
４ａ〜４ｃ 信号配線
４ｘ，４ｙ ブロック内配線
４０ａ〜３０ｃ，４１ａ〜４１ｃ，４２ａ〜４２ｃ 信号配線
５ 入出力バッファセル
６ ランダムロジック列
１０ 半導体集積回路
４１０〜４１２ ウェーブガイド
Ｑ１１〜Ｑ１６，Ｑ２１〜Ｑ２６ ＩＧＦＥＴ
【発明の属する技術分野】
本発明は、半導体集積回路及びその製造方法に関し、特に基板上に機能ブロックとグローバル信号配線とを備えた半導体集積回路及びその製造方法に関する。
【０００２】
【従来の技術】
高速かつ大規模な半導体集積回路（ＬＳＩ：ｌａｒｇｅ ｓｃａｌｅ ｉｎｔｅｇｒａｔｉｏｎ）の設計には、以下の設計手法が一般化されている。まず、半導体集積回路に搭載される回路が機能毎にハードマクロブロック化（機能ブロック化）される。そして、半導体集積回路の基板上に機能ブロックを自動的に配置し、機能ブロックの端子と他の回路との間を配線により電気的に接続する。この種の設計はコンピュータを用いた設計製図支援（ＣＡＤ：ｃｏｍｐｕｔｅｒ ａｉｄｅｄ ｄｅｓｉｇｎ）システムにより行われている。
【０００３】
ここで、半導体集積回路には、スタンダードセル（ｓｔａｎｄａｒｄ ｃｅｌｌ）方式を採用する集積回路、特定用途向け集積回路（ＡＳＩＣ：ａｐｐｌｉｃａｔｉｏｎ ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）等が少なくとも含まれる。配線とは、機能ブロックやその他の回路との間においてデータ信号の送受信を行うデータバス、アドレス信号の送受信を行うアドレスバス等の信号配線であり、比較的、基板全域に渡って長い配線長を有する信号配線である。このような信号配線は一般的にグローバル信号配線と呼ばれている。また、基板とは、設計段階においてはＣＡＤシステムのメモリ空間に構築された仮想的な基板であり、実際の製品（半導体集積回路）の半導体基板や半導体チップに相当するものである。
【０００４】
半導体集積回路の設計において、配線層数が限られており、機能ブロック上をグローバル信号配線の禁止領域とした場合、グローバル信号配線は機能ブロックの周囲を迂回する必要がある。基板の大きさに占める機能ブロックの大きさが非常に大きい場合には、グローバル信号配線の迂回に要する配線長は非常に長くなる。グローバル信号配線の配線長の増大は動作タイミング不良（タイミング違反）の原因となり、再設計が必要である。
【０００５】
配線長の増大を避けるためには、機能ブロック内部の結線に使用する配線層を最下層から数層に限定し、これ以降の上層の配線層にグローバル信号配線を割り当てる設計方法を採用すればよい。この設計方法によれば、グローバル信号配線が機能ブロック上を通過することができる。
【０００６】
【発明が解決しようとする課題】
しかしながら、このような半導体集積回路の設計方法においては、以下の点について配慮がなされていない。
【０００７】
すなわち、上記設計方法においては、機能ブロック上にグローバル信号配線の通過が可能であるが、グローバル信号配線の通過経路に合わせて機能ブロック内部にバッファセルを追加配設することは不可能である。ここで、バッファセルとは、グローバル信号配線に伝達される信号の増強（駆動力の増強）を行う回路（中継セル）である。
【０００８】
また、機能ブロック内部にバッファセルの配設が不可能であるために、機能ブロック外部において機能ブロックの対向辺近傍に各々バッファセルを配設し、機能ブロック上を通過するグローバル信号配線を通してこれらのバッファセルを結線する必要がある。しかしながら、巨大なサイズの機能ブロックの場合には、機能ブロック上を通過するグローバル信号配線の配線長が非常に長くなり、グローバル信号配線の配線付加容量が増大する。たとえ、増強力の高いバッファセルを配置したとしても、信号立ち上がり／立下り時間が設計許容範囲外になり、タイミング不良を生じる。このため、巨大なサイズの機能ブロックが存在する場合には、機能ブロック上を通過するグローバル信号配線を配置することができず、結局は機能ブロックを迂回するようにグローバル信号配線を配置する必要があった。
【０００９】
なお、この種の半導体集積回路の設計方法に関しては、特許文献１に開示されている。
【００１０】
【特許文献１】
特開２０００−０８２７４３号公報
【００１１】
本発明は上記課題を解決するためになされたものである。従って、本発明の目的は、機能ブロックを迂回する信号配線を減少し、信号遅延を防止することにより、高集積化に最適で、動作性能に優れた半導体集積回路を提供することである。
【００１２】
さらに、本発明の目的は、上記目的を達成するのに好適な半導体集積回路の製造方法を提供することである。
【００１３】
【課題を解決するための手段】
上記課題を解決するために、本発明の第１の特徴は、基板上の機能ブロックと、機能ブロックの第１の辺に配設された第１のバッファセルと、機能ブロックの、第１の辺に隣接する第２の辺に配設された第２のバッファセルと、第１及び第２の辺に対して斜めに機能ブロック上を通過し、第１のバッファセルと第２のバッファセルとの間を接続する信号配線とを備えた半導体集積回路としたことである。
【００１４】
本発明の第２の特徴は、基板上の機能ブロックと、基板上において、機能ブロックの辺長に比べて短い配線長を有する複数の信号配線と、複数の信号配線間毎に電気的に直列に接続された複数のバッファセルと、を備え、機能ブロックの第１の辺及びこの第１の辺に隣接する第２の辺に配設されたバッファセル間を接続し、機能ブロックの第１の辺と第２の辺との間の角部を斜めに横切る少なくとも１本の信号配線を備えた半導体集積回路としたことである。
【００１５】
本発明の第３の特徴は、本発明の第１の特徴又は第２の特徴に係る半導体集積回路の信号配線に隣接しかつ実質的に平行に延在し、固定電源が供給されるウェーブガイドをさらに備えた半導体集積回路としたことである。
【００１６】
本発明の第４の特徴は、基板上の機能ブロックと、機能ブロック内部に所定間隔において規則的に配列された複数のバッファセルと、機能ブロックの辺に対して斜めに延在し、隣接するバッファセル間を接続する信号配線とを備えた半導体集積回路としたことである。
【００１７】
本発明の第５の特徴は、本発明の第４の特徴に係る半導体集積回路の複数のバッファセルに、それぞれ、駆動能力が異なる第１のバッファセル及び第２のバッファセルを備えた半導体集積回路としたことである。
【００１８】
本発明の第６の特徴は、基板上に機能ブロックを配置する工程と、機能ブロック上において、この機能ブロックの隣接する第１の辺及び第２の辺を斜めに通過する信号配線を配置する工程と、信号配線の一端に接続され、機能ブロックの第１の辺の近傍に第１のバッファセルを配置するとともに、信号配線の他端に接続され、機能ブロックの第２の辺の近傍に第２のバッファセルを配置する工程とを備えた半導体集積回路の製造方法としたことである。
【００１９】
本発明の第７の特徴は、基板上に複数の機能ブロックを配置する工程と、信号配線経路内において、複数の機能ブロック中の最小損失となる第１の機能ブロックを抽出する工程と、第１の機能ブロックの周囲に配置された第２の機能ブロックを抽出する工程と、第２の機能ブロックの隣接する第１の辺及び第２の辺を斜めに通過する信号配線を配置する工程と、信号配線の経路長が制約範囲内か否かを判定する工程と、経路長が制約範囲外の信号配線において、少なくとも信号タイミングが設計許容範囲内か否かを判定する工程と、設計許容範囲内でない場合に、バッファセルを配置可能か否かを判定する工程と、バッファセルが配置可能な場合に、第２の機能ブロックの第１の辺の近傍に信号配線の一端に接続された第１のバッファセルを配置するとともに、第２の機能ブロックの第２の辺の近傍に信号配線の他端に接続された第２のバッファセルを配置する工程とを備えた半導体集積回路の製造方法としたことである。
【００２０】
【発明の実施の形態】
次に、図面を参照して、本発明に係る半導体装置及びその製造方法を、本発明の実施の形態により説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００２１】
（第１の実施の形態）
［半導体集積回路の第１の基本構造］
本発明の第１の実施の形態に係る半導体集積回路の第１の基本構造は、図１に示すように、基板１上の機能ブロック２と、機能ブロック２の第１の辺２ａに配設された第１のバッファセル３ａと、機能ブロック２の、第１の辺２ａに隣接する第２の辺２ｂに配設された第２のバッファセル３ｂと、第１の辺２ａ及び第２の辺２ｂに対して斜めに機能ブロック２上を通過し、第１のバッファセル３ａと第２のバッファセル３ｂとの間を接続する信号配線４ａとを備えている。
【００２２】
同様に、半導体集積回路は、基板１上の機能ブロック２と、機能ブロック２の第２の辺２ｂに配設された第２のバッファセル３ｂと、機能ブロック２の、第２の辺２ｂに隣接する第３の辺２ｃに配設された第３のバッファセル３ｃと、第２の辺２ｂ及び第３の辺２ｃに対して斜めに機能ブロック２上を通過し、第２のバッファセル３ｂと第３のバッファセル３ｃとの間を接続する信号配線４ｂとを備えている。
【００２３】
また、表現を代えれば、半導体集積回路は、基板１上の機能ブロック２と、基板１上において、機能ブロック２の辺２ａ〜２ｄ長に比べて短い配線長を有する複数の信号配線４ａ及び４ｂと、複数の信号配線４ａと４ｂとの間毎に電気的に直列に接続された複数のバッファセル３ａ〜３ｃとを備え、機能ブロック２の第１の辺２ａ及びこの第１の辺２ａに隣接する第２の辺２ｂに配設されたバッファセル３ａと３ｂとの間を接続し、機能ブロック２の第１の辺２ａと第２の辺２ｂとの間の角部を斜めに横切る少なくとも１本の信号配線４ａを備えている。機能ブロック２、バッファセル３ｂ及び３ｃ、信号配線４ｂのそれぞれの配置構造も同様である。
【００２４】
ここで、第１の実施の形態に係る半導体集積回路は、スタンダードセル方式を採用した半導体集積回路、ＡＳＩＣ等、ＣＡＤシステムにより設計されている。この設計データに基づき製造マスクが製作され、この製造マスクを用いた半導体製造プロセスにより実際の製品としての半導体集積回路が製造されている。
【００２５】
基板１は、実際の製品において、例えばシリコン単結晶、化合物半導体等の半導体基板（半導体チップ）である。ＣＡＤシステムによる設計段階において、基板１は、ＣＡＤシステムのメモリ空間に構築された仮想的な基板である。
【００２６】
機能ブロック２は、特定の論理機能、演算機能、記憶機能等の１つ又は複数を有する回路ブロックであり、メガセル、マクロセル、メガブロック、マクロブロック等である。機能ブロック２は、ＣＡＤシステムによる設計において、１つの部品データとしてデータベースに格納されており、基板上の配置、再配置等が自由に行える。具体的には、中央演算処理ユニット（ＣＰＵ：ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇｕｎｉｔ）、読出し専用メモリ（ＲＯＭ：ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）、読出し書込みメモリ（ＲＡＭ：ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）等が機能ブロック２に該当する。なお、第１の基本構造において、機能ブロック２の平面形状は正方形である。
【００２７】
半導体集積回路において、この領域だけに必ずしも限定されるものではないが、機能ブロック２内部及びその他の回路ブロック内部においては、通常、ブロック内配線４ｘ及び４ｙが配設されている。ブロック内配線４ｘ及び４ｙは、機能ブロック２を構築する、トランジスタ、抵抗、容量、ダイオード等の半導体素子間の結線、半導体素子により構築される回路間の結線に使用され、さらに半導体素子や回路に電源を供給する電源配線に使用される。半導体集積回路に採用される多層配線構造において、ブロック内配線４ｘ及び４ｙは、基板１側の最下層からの数層に割り当てられる。例えば、ブロック内配線４ｘは、機能ブロック２の第２の辺２ｂ及び第４の辺２ｄに対して実質的に平行なＸ方向に延在する第１層目の配線（又は及び第３層目の配線）として使用される。ブロック内配線４ｙは、機能ブロック２の第１の辺２ａ及び第３の辺２ｃに対して実質的に平行なＹ方向に延在する第２層目の配線（又は及び第４層目の配線）として使用される。ブロック内配線４ｘと４ｙとの間は、図示しないが、スルーホール配線、ビア配線等の接続孔配線により相互に電気的に接続されている。
【００２８】
ブロック内配線４ｘ及び４ｙは、例えばアルミニウム（Ａｌ）、アルミニウム合金（Ａｌ−Ｓｉ、Ａｌ−Ｃｕ、Ａｌ−Ｃｕ−Ｓｉ等）、銅（Ｃｕ）、銅合金等の低抵抗配線材料により形成されている。なお、ブロック内配線４ｘは本発明に係る「第１の信号配線」の一具体例であり、ブロック内配線４ｙは本発明に係る「第２の信号配線」の一具体例である。
【００２９】
信号配線４ａ及び４ｂは、基板全域に渡って配置され、長い配線長を有するグローバル信号配線の機能ブロック２上を通過する一部の信号配線である。信号配線４ａ及び４ｂに伝達される信号はデータ信号、アドレス信号等の半導体集積回路の全体の回路動作タイミングを図る上で重要な信号である。信号配線４ａ及び４ｂは、機能ブロック２上を斜めに通過するために、ブロック内配線４ｘ及び４ｙよりも上層の例えば第３層目の配線層（又は第５層目の配線層）に配置されることが実用的である。また、第１の基本構造においては、信号配線４ａを第３層目の配線層（又は第５層目の配線層）に配設し、信号配線４ｂを第４層目の配線層（又は第６層目の配線層）に配設することができる。さらに、信号配線４ａを第４層目の配線層（又は第６層目の配線層）に配設し、信号配線４ｂを第３層目の配線層（又は第５層目の配線層）に配設することができる。信号配線４ａ及び４ｂの配線材料は例えばブロック内配線４ｘ及び４ｙの配線材料と同一である。なお、信号配線４ａ及び４ｂは本発明に係る「信号配線」の一具体例である。
【００３０】
第１の実施の形態に係る半導体集積回路において、機能ブロック２の第２の辺２ｂ又はブロック内配線４ｘの延在方向（配線長方向）に対する、信号配線４ａの傾斜角度θ１は４５度に設定されている。このように信号配線４ａを斜め信号配線として配置することにより、図１中、破線で示すような第１の辺２ａ及び第２の辺２ｂに沿って迂回する場合に比べて、信号配線４ａの配線長を約１／√２に短縮することができる。同様に、機能ブロック２の第２の辺２ｂ又はブロック内配線４ｘの延在方向に対する、信号配線４ｂの傾斜角度θ２は４５度に設定されている。信号配線４ｂもまたその配線長を約１／√２に短縮することができる。
【００３１】
さらに、信号配線４ａ及び４ｂの配線長の短縮化に併せて、一定の配線長毎に電気的に直列に挿入するバッファセル３ａ〜３ｃの挿入ピッチを約１／√２に短縮することができる。表現を代えれば、信号配線４ａ、４ｂのそれぞれの配線長はバッファセル３ａ〜３ｃの挿入間隔と等しくなる。例えば、半導体集積回路の基板１のサイズ（半導体チップサイズ）が１０ｍｍ角の場合、信号配線４ａ、４ｂのそれぞれの配線長は２ｍｍに設定され、バッファセル３ａ〜３ｃの挿入ピッチは２ｍｍに設定することができる。
【００３２】
なお、第１の実施の形態に係る半導体集積回路において、バッファセル３ａ〜３ｃは機能ブロック２の外部領域に配設される。この機能ブロック２の外部領域は、図示しないが、ＣＡＤシステムによる設計段階において、インバータ回路、ＮＡＮＤ回路等の特定の基本回路を構築できるようなベーシックセルが配置されており、このベーシックセルを利用してバッファセル３ａ〜３ｃが構成されている。このバッファセル３ａ〜３ｃの詳細な構造は後述する。
【００３３】
このように構成される第１の実施の形態に係る半導体集積回路の第１の基本構造においては、機能ブロック２の隣接する第１の辺２ａ及び第２の辺２ｂに各々バッファセル３ａ及び３ｂを配置し、これらバッファセル３ａ及び３ｂに接続され、機能ブロック２上を斜めに通過する信号配線４ａを配置したことにより、信号配線４ａの配線長を短縮し、かつ配線負荷容量を減少することができる。さらに、配線負荷容量の減少に伴い、相対的にバッファセル３ａの駆動力を増強することができる。同様に、機能ブロック２の隣接する第２の辺２ｂ及び第３の辺２ｃに各々バッファセル３ｂ及び３ｃを配置し、これらバッファセル３ｂ及び３ｃに接続され、機能ブロック２上を斜めに通過する信号配線４ｂを配置したことにより、信号配線４ｂの配線長を短縮し、かつ配線負荷容量を減少することができる。そして、さらに配線負荷容量の減少に伴い、相対的にバッファセル３ｂの駆動力を増強することができる。従って、機能ブロック２を迂回するグローバル信号配線を減少し、信号遅延を防止することができるので、高集積化に最適で、動作性能に優れた半導体集積回路を得ることができる。
【００３４】
なお、第１の実施の形態に係る半導体集積回路において、信号配線４ａの傾斜角度θ１、信号配線４ｂの傾斜角度θ２はいずれも４５度に設定して機能ブロック２上を通過させているが、本発明はこの角度に限定されるものではない。本発明は、例えば傾斜角度θ１及びθ２を３０度又は６０度に設定してもよい。いずれにしても、傾斜角度θ１、θ２は、ＣＡＤシステムにおいて取扱い易い角度であること、半導体集積回路の製造プロセス上の歩留まりが充分に確保できること、そして上記のような効果が充分に得られること等を勘案して適宜選択することができる。
【００３５】
［半導体集積回路の第２の基本構造］
第１の実施の形態に係る半導体集積回路の第２の基本構造は、第１の基本構造の機能ブロック２の形状とは異なる形状を有する機能ブロック２を備えた例を説明するものである。半導体集積回路は、図２に示すように、基板１上の機能ブロック２と、機能ブロック２の第１の辺２ａに配設された第１のバッファセル３ａと、機能ブロック２の、第１の辺２ａに隣接する第２の辺２ｂに配設された第２のバッファセル３ｂと、第１の辺２ａ及び第２の辺２ｂに対して斜めに機能ブロック２上を通過し、第１のバッファセル３ａと第２のバッファセル３ｂとの間を接続する信号配線４ａとを備えている。
【００３６】
同様に、半導体集積回路は、基板１上の機能ブロック２と、機能ブロック２の第２の辺２ｂに配設された第３のバッファセル３ｃと、機能ブロック２の、第２の辺２ｂに隣接する第３の辺２ｃに配設された第４のバッファセル３ｄと、第２の辺２ｂ及び第３の辺２ｃに対して斜めに機能ブロック２上を通過し、第３のバッファセル３ｃと第４のバッファセル３ｄとの間を接続する信号配線４ｃとを備えている。
【００３７】
第２の基本構造の機能ブロック２は、第１の基本構造の機能ブロック２の平面サイズに比べて大きな平面サイズを有するか、又は第１の辺２ａに対して第２の辺２ｂが長い長方形の平面形状を有している。表現を代えれば、グローバル信号配線である信号配線４ａ〜４ｃのそれぞれの配線長に対して、少なくとも第２の辺２ａが充分に長い機能ブロック２が半導体集積回路に配置されている。
【００３８】
この機能ブロック２を備えた半導体集積回路においては、信号配線４ａが第１の基本構造の信号配線４ａと、信号配線４ｃが第１の基本構造の信号配線４ｂと同様に斜めに機能ブロック２上を通過し、信号配線４ｂが機能ブロック２の外部においてその第２の辺２ｂに沿って実質的に平行に配置されている。信号配線４ｂは、機能ブロック２の外部周辺において、第２の辺２ｂに沿って互いに離間して配置されたバッファセル３ｂと３ｃとの間を接続する。
【００３９】
信号配線４ａ、４ｂ及び４ｃは、第１の基本構造と同様に同一の配線層（例えば第３層目の配線層又は第５層目の配線層）に配設することが実用的である。また、信号配線４ａ、４ｂ及び４ｃは各々別々の配線層に配設してもよい。さらに、信号配線４ａ及び４ｃを同一の配線層に配設し、信号配線４ｂを信号配線４ａ及び４ｃとは別の配線層に配設してもよい。
【００４０】
このように構成される第１の実施の形態に係る半導体集積回路の第２の基本構造においては、第１の基本構造により得られる効果と同様の効果を得ることができる。
【００４１】
［半導体集積回路の第３の基本構造］
第１の実施の形態に係る半導体集積回路の第３の基本構造は、第１の基本構造の信号配線４ａ及び４ｂをバス信号配線とした例を説明するものである。半導体集積回路は、図３に示すように、基板１上の機能ブロック２と、機能ブロック２の第１の辺２ａに配設された第１のバッファセル３０ａ〜３２ａと、機能ブロック２の、第１の辺２ａに隣接する第２の辺２ｂに配設された第２のバッファセル３０ｂ〜３２ｃと、第１の辺２ａ及び第２の辺２ｂに対して斜めに機能ブロック２上を通過し、第１のバッファセル３０ａ〜３２ａと第２のバッファセル３０ｂ〜３２ｂとの間をそれぞれ接続する信号配線４０ａ〜４２ａとを備えている。
【００４２】
同様に、半導体集積回路は、基板１上の機能ブロック２と、機能ブロック２の第２の辺２ｂに配設された第２のバッファセル３０ｂ〜３２ｂと、機能ブロック２の、第２の辺２ｂに隣接する第３の辺２ｃに配設された第３のバッファセル３０ｃ〜３２ｃと、第２の辺２ｂ及び第３の辺２ｃに対して斜めに機能ブロック２上を通過し、第２のバッファセル３０ｂ〜３２ｂと第３のバッファセル３０ｃ〜３２ｃとの間をそれぞれ接続する信号配線４０ｂ〜４２ｂとを備えている。
【００４３】
第３の基本構造の機能ブロック２の平面形状は、第１の基本構造の機能ブロック２の平面形状と同一の正方形である。信号配線４０ａ〜４２ａ及び信号配線４０ｂ〜４２ｂは、機能ブロック２上を通過するデータバス、アドレスバス等のグローバル信号配線の一部の信号配線である。
【００４４】
図３に示す第３の基本構造においては、第２の辺２ｂに沿ったＸ方向にバッファセル３０ｂ〜３２ｂを配列しているので、交差配線を必要とし、信号配線４０ａ〜４２ａと信号配線４０ｂ〜４２ｂとを異なる配線層に配設することが実用的である。なお、バッファセル３０ｂ〜３２ｂをＹ方向に沿って配列する場合には、交差配線を必要としないので、信号配線４０ａ〜４２ａと信号配線４０ｂ〜４２ｂとを同一の配線層に配設することができる。
【００４５】
このように構成される第１の実施の形態に係る半導体集積回路の第３の基本構造においては、第１の基本構造により得られる効果と同様の効果を得ることができる。
【００４６】
なお、第３の基本構造においては、説明を簡単にするために３本の信号配線４０ａ〜４２ａ及び信号配線４０ｂ〜４２ｂについて説明しているが、２本又は４本以上の本数の信号配線であってもよい。これは、後述する第４の基本構造についても同様である。
【００４７】
［半導体集積回路の第４の基本構造］
第１の実施の形態に係る半導体集積回路の第４の基本構造は、第２の基本構造と第３の基本構造とを組み合わせた例を説明するものである。半導体集積回路は、図４に示すように、基板１上の機能ブロック２と、機能ブロック２の第１の辺２ａに配設された第１のバッファセル３０ａ〜３２ａと、機能ブロック２の、第１の辺２ａに隣接する第２の辺２ｂに配設された第２のバッファセル３０ｂ〜３２ｂと、第１の辺２ａ及び第２の辺２ｂに対して斜めに機能ブロック２上を通過し、第１のバッファセル３０ａ〜３２ａと第２のバッファセル３０ｂ〜３２ｂとの間を接続する信号配線４０ａ〜４２ａとを備えている。
【００４８】
同様に、半導体集積回路は、基板１上の機能ブロック２と、機能ブロック２の第２の辺２ｂに配設された第３のバッファセル３０ｃ〜３２ｃと、機能ブロック２の、第２の辺２ｂに隣接する第３の辺２ｃに配設された第４のバッファセル３０ｄ〜３２ｄと、第２の辺２ｂ及び第３の辺２ｃに対して斜めに機能ブロック２上を通過し、第３のバッファセル３０ｃ〜３２ｃと第４のバッファセル３０ｄ〜３２ｄとの間を接続する信号配線４０ｃ〜４２ｃとを備えている。
【００４９】
信号配線４０ａ〜４２ａ及び信号配線４０ｃ〜４２ｃは、第３の基本構造の信号配線４０ａ〜４２ａ及び４０ｂ〜４２ｂと同様に、バス信号配線であり、グローバル信号配線である。
【００５０】
第４の基本構造の機能ブロック２は、前述の第２の基本構造の機能ブロック２と同様に、大きな平面サイズを有するか、又は長方形の平面形状を有している。
【００５１】
この機能ブロック２を備えた半導体集積回路においては、前述の第２の基本構造の信号配線４ｂと同様に、信号配線４０ｂ〜４２ｂは、機能ブロック２の外部においてその第２の辺２ｂに沿って実質的に平行に配置される。そして、信号配線４０ｂ〜４２ｂは、機能ブロック２の外部周辺において、第２の辺２ｂに沿って互いに離間して配置されたバッファセル３０ｂ〜３２ｂと３０ｃ〜３２ｃとの間をそれぞれ接続する。
【００５２】
このように構成される第１の実施の形態に係る半導体集積回路の第４の基本構造においては、第１の基本構造により得られる効果と同様の効果を得ることができる。
【００５３】
［半導体集積回路の具体的なレイアウト］
次に、第１の実施の形態に係る半導体集積回路の具体的なレイアウト構造を説明する。ここでは、半導体集積回路はスタンダードセル方式を採用する半導体集積回路である。
【００５４】
図５に示すように、半導体集積回路１０は、実質的に正方形の平面形状を有する基板１と、基板１上の周辺領域において各辺に沿って配列された複数の入出力バッファセル５と、基板１上の中央領域において配置された機能ブロック２０〜２２及びランダムロジック列６とを備えている。
【００５５】
入出力バッファセル５は、半導体集積回路１０内部とその外部との間のインターフェイス回路である。この入出力バッファセル５は、そのレイアウト構造を図示しないが、入力用インターフェイス回路、出力用インターフェイス回路、入出力用インターフェイス回路等を構築可能な複数の半導体素子を配列している。さらに、入出力バッファセル５は、入力保護回路、出力保護回路等を構築可能なトランジスタ、抵抗、容量等を少なくとも含む半導体素子を配列している。また、入出力バッファセル５には、図示しないが、外部端子（ボンディングパッド）が配設されている。
【００５６】
機能ブロック２０〜２２は、上記半導体集積回路の第１の基本構造において説明した機能ブロック２と同等の機能を有するものであり、メガセル等に該当する。
【００５７】
ランダムロジック列６は、Ｘ方向に規則的に配列された複数のベーシックセルにより構成されている。この複数のベーシックセルは、Ｙ方向において配線領域を介在させて複数配置されている。ベーシックセルは、ブロック内配線４ｘ及び４ｙの組み替えにより、インバータ回路、ＮＡＮＤ回路等の論理回路を構築可能な複数の半導体素子を備えている。
【００５８】
［バッファセルの第１の基本構造］
次に、半導体集積回路の第１の基本構造において、グローバル信号配線である信号配線４ａ〜４ｃ間に挿入される第１乃至第３のバッファセル３ａ〜３ｃの具体的な構造を説明する。なお、半導体集積回路の第２の基本構造乃至第４の基本構造におけるバッファセル３０ａ、３１ａ、３２ａ、３ａ等の構造は同様であるので、これらの説明は省略する。また、バッファセル３ａ等の第１の基本構造乃至第４の基本構造の説明において、符号が煩雑になるので、バッファセルに総称の符号「３」を付け、簡略化して説明する。
【００５９】
＜回路構成＞
第１の基本構造のバッファセル３は、図６（Ａ）に示すように、信号入力端子Ｓ１と信号出力端子Ｓ２との間に電気的に直列に接続された２段構成のインバータ回路３０１及び３０２により構成されている。
【００６０】
インバータ回路３０１は、信号入力端子Ｓ１に直接接続された前段回路である。このインバータ回路３０１は、ｎチャネル絶縁ゲート型電界効果トランジスタ（以下、単にＩＧＦＥＴという。）Ｑ１１とｐチャネルＩＧＦＥＴＱ２１とを備えた相補型ＩＧＦＥＴである。ここで、ＩＧＦＥＴとは、金属−酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ）及び金属−絶縁体−半導体電界効果トランジスタ（ＭＩＳＦＥＴ）を少なくとも含む意味で使用されている。ｎチャネルＩＧＦＥＴＱ１１は、ゲート電極を信号入力端子Ｓ１に接続し、ソース領域を基準電源Ｖｓｓに接続し、ドレイン領域をｐチャネルＩＧＦＥＴＱ２１のドレイン領域に接続している。基準電源Ｖｓｓは回路の接地電位、例えば０Ｖである。ｐチャネルＩＧＦＥＴＱ２１は、ゲート電極を信号入力端子Ｓ１に接続し、ソース領域を動作電源Ｖｄｄに接続している。動作電源Ｖｄｄは回路の動作電圧、例えば１．７Ｖ〜３．３Ｖ、又は５Ｖである。
【００６１】
インバータ回路３０２は、信号出力端子Ｓ２に直接接続された後段回路（次段回路）である。このインバータ回路３０２は、インバータ回路３０１と同様に、ｎチャネルＩＧＦＥＴＱ１２とｐチャネルＩＧＦＥＴＱ２２とを備えた相補型ＩＧＦＥＴである。ｎチャネルＩＧＦＥＴＱ１２は、ゲート電極をｎチャネルＩＧＦＥＴＱ１１及びｐチャネルＩＧＦＥＴＱ２１のドレイン領域に接続し、ソース領域を基準電源Ｖｓｓに接続し、ドレイン領域をｐチャネルＩＧＦＥＴＱ２２のドレイン領域に接続している。ｐチャネルＩＧＦＥＴＱ２２は、ゲート電極をｎチャネルＩＧＦＥＴＱ１１及びｐチャネルＩＧＦＥＴＱ２１のドレイン領域に接続し、ソース領域を動作電源Ｖｄｄに接続している。ｎチャネルＩＧＦＥＴＱ１２及びｐチャネルＩＧＦＥＴＱ２２のドレイン領域は信号出力端子Ｓ２に接続されている。
【００６２】
＜デバイス構成＞
前述のバッファセル３は、例えば、図５に示すランダムロジック列６のベーシッシクセルを利用して構築されている。ここでは、バッファセル３のインバータ回路３０１についてのみ説明し、インバータ回路３０２はインバータ回路３０１と同様のデバイス構成であるので、その説明は省略する。
【００６３】
インバータ回路３０１のｎチャネルＩＧＦＥＴＱ１１は、図６（Ｂ）に示すように、基板１上の素子間分離絶縁膜１１１に周囲を囲まれた領域内において、基板１表面部のｐ型ウエル領域１０１の主面部に配設されている。つまり、ｎチャネルＩＧＦＥＴＱ１１は、チャネル形成領域として使用されるｐ型ウエル領域１０１と、このｐ型ウエル領域１０１上の図示しないゲート絶縁膜と、ゲート絶縁膜上のゲート電極１１２と、ゲート電極１１２のゲート長方向の両側に配設された、ソース領域及びドレイン領域として使用される一対のｎ型半導体領域１１３とを備えている。
【００６４】
ここで、ゲート絶縁膜には、シリコン酸化膜、シリコン窒化膜若しくはオキシナイトライド膜の単層膜、又はそれらの複合膜を実用的に使用することができる。ゲート電極１１２には、シリコン多結晶膜、高融点金属膜若しくは高融点金属シリサイド膜の単層膜、又はシリコン多結晶膜上に高融点金属膜若しくは高融点金属シリサイド膜を積層した複合膜を実用的に使用することができる。ｎ型半導体領域１１３には、ＬＤＤ（ｌｉｇｈｔｌｙ ｄｏｐｅｄ ｄｒａｉｎ）構造を実用的に使用することができる。
【００６５】
ｐチャネルＩＧＦＥＴＱ２１は、基板１上の素子間分離絶縁膜１１１に周囲を囲まれた領域内において、基板１表面部のｎ型ウエル領域１０２の主面部に配設されている。つまり、ｐチャネルＩＧＦＥＴＱ２１は、チャネル形成領域として使用されるｎ型ウエル領域１０２と、このｎ型ウエル領域１０２上の図示しないゲート絶縁膜と、ゲート絶縁膜上のゲート電極１１２と、ゲート電極１１２のゲート長方向の両側に配設された、ソース領域及びドレイン領域として使用される一対のｐ型半導体領域１１４とを備えている。ゲート絶縁膜及びゲート電極の実用的な材料、並びにｐ型半導体領域１１４の実用的な構造はｎチャネルＩＧＦＥＴＱ１１と同様である。
【００６６】
ランダムロジック列６においては、Ｘ方向に延在するセル内基準電源配線（Ｖｓｓ）４０１及びセル内動作電源配線（Ｖｄｄ）４０２が配設されている。セル内基準電源配線４０１はセル内配線４０３を通してｎチャネルＩＧＦＥＴＱ１１のｎ型半導体領域１（ソース領域）１３に接続されている。セル内動作電源配線４０２はセル内配線４０３を通してｐチャネルＩＧＦＥＴＱ２１のｐ型半導体領域（ソース領域）１１４に接続されている。また、ｎチャネルＩＧＦＥＴＱ１１、ｐチャネルＩＧＦＥＴＱ２１のそれぞれのゲート電極１１２はセル内配線４０３を通して信号入力端子Ｓ１に接続され、ドレイン領域は次段のインバータ回路３０２に接続されている。セル内基準電源配線４０１、セル内動作電源配線４０２及びセル内配線４０３は、第１の実施の形態において、第１層目の配線層に配設されており、例えばアルミニウム合金（Ａｌ−Ｓｉ、Ａｌ−Ｃｕ、Ａｌ−Ｃｕ−Ｓｉ等）により形成されている。
【００６７】
［バッファセルの第２の基本構造］
第２の基本構造のバッファセル３は、第１の基本構造のバッファセル３の駆動力を２倍に増強したものである。
【００６８】
＜回路構成＞
第２の基本構造のバッファセル３は、図７（Ａ）に示すように、信号入力端子Ｓ１と信号出力端子Ｓ２との間に電気的に直列に接続された２段構成のインバータ回路３０１及び３０２により構成されている。
【００６９】
インバータ回路３０１は、信号入力端子Ｓ１に直接接続された前段回路である。このインバータ回路３０１は、ｎチャネルＩＧＦＥＴＱ１１及びｐチャネルＩＧＦＥＴＱ２１のドレイン領域と、ｎチャネルＩＧＦＥＴＱ１２及びｐチャネルＩＧＦＥＴＱ２２のドレイン領域とを電気的に直列に接続した２段構造を備えている。ｎチャネルＩＧＦＥＴＱ１１及びＱ１２は、ゲート電極を信号入力端子Ｓ１に接続し、ソース領域を基準電源Ｖｓｓに接続し、ドレイン領域をｐチャネルＩＧＦＥＴＱ２１及びＱ２２のドレイン領域に接続している。ｐチャネルＩＧＦＥＴＱ２１及びＱ２２は、ゲート電極を信号入力端子Ｓ１に接続し、ソース領域を動作電源Ｖｄｄに接続している。
【００７０】
インバータ回路３０２は、信号出力端子Ｓ２に直接接続された後段回路である。このインバータ回路３０２は、インバータ回路３０１と同様に、ｎチャネルＩＧＦＥＴＱ１３及びｐチャネルＩＧＦＥＴＱ２３のドレイン領域と、ｎチャネルＩＧＦＥＴＱ１４及びｐチャネルＩＧＦＥＴＱ２４のドレイン領域とを電気的に直列に接続した２段構造を備えている。ｎチャネルＩＧＦＥＴＱ１３及びＱ１４は、ゲート電極をインバータ回路３０１（ＩＧＦＥＴＱ１１、Ｑ１２、Ｑ２１及びＱ２２のドレイン領域）に接続し、ソース領域を基準電源Ｖｓｓに接続し、ドレイン領域をｐチャネルＩＧＦＥＴＱ２３及びＱ２４のドレイン領域に接続している。ｐチャネルＩＧＦＥＴＱ２３及びＱ２４は、ゲート電極をインバータ回路３０１に接続し、ソース領域を動作電源Ｖｄｄに接続している。ｎチャネルＩＧＦＥＴＱ１３、Ｑ１４及びｐチャネルＩＧＦＥＴＱ２３、Ｑ２４のドレイン領域は信号出力端子Ｓ２に接続されている。
【００７１】
＜デバイス構成＞
ここでは、第１の基本構造のバッファセル３と同様に、バッファセル３のインバータ回路３０１についてのみ説明し、インバータ回路３０２の説明は省略する。
【００７２】
インバータ回路３０１のｎチャネルＩＧＦＥＴＱ１１及びＱ１２は、図７（Ｂ）に示すように、互いのゲート幅方向を一致させ、Ｙ方向に向かって隣接して配設されている。ｎチャネルＩＧＦＥＴＱ１１及びＱ１２は、いずれも、基板１上の素子間分離絶縁膜１１１に周囲を囲まれた領域内において、基板１表面部のｐ型ウエル領域１０１の主面部に配設されている。つまり、ｎチャネルＩＧＦＥＴＱ１１及びＱ１２は、チャネル形成領域として使用されるｐ型ウエル領域１０１と、このｐ型ウエル領域１０１上の図示しないゲート絶縁膜と、ゲート絶縁膜上のゲート電極１１２と、ゲート電極１１２のゲート長方向の両側に配設された、ソース領域及びドレイン領域として使用される一対のｎ型半導体領域１１３とを備えている。
【００７３】
ｐチャネルＩＧＦＥＴＱ２１及びＱ２２は、互いのゲート幅方向を一致させ、かつｎチャネルＩＧＦＥＴＱ１１及びＱ１２のゲート幅方向とも一致させ、Ｙ方向に向かって隣接して配設されている。ｐチャネルＩＧＦＥＴＱ２１及びＱ２２は、いずれも基板１上の素子間分離絶縁膜１１１に周囲を囲まれた領域内において、基板１表面部のｎ型ウエル領域１０２の主面部に配設されている。つまり、ｐチャネルＩＧＦＥＴＱ２１及びＱ２２は、チャネル形成領域として使用されるｎ型ウエル領域１０２と、このｎ型ウエル領域１０２上の図示しないゲート絶縁膜と、ゲート絶縁膜上のゲート電極１１２と、ゲート電極１１２のゲート長方向の両側に配設された、ソース領域及びドレイン領域として使用される一対のｐ型半導体領域１１４とを備えている。
【００７４】
なお、ｎチャネルＩＧＦＥＴＱ１１、Ｑ１２、ｐチャネルＩＧＦＥＴＱ２１及びＱ２２のゲート絶縁膜及びゲート電極の実用的な材料、並びにｎ型半導体領域１１３及びｐ型半導体領域１１４の実用的な構造は第１の基本構造のｎチャネルＩＧＦＥＴＱ１１及びｐチャネルＩＧＦＥＴＱ２１と同様である。また、セル内基準電源配線（Ｖｓｓ）４０１、セル内動作電源配線（Ｖｄｄ）４０２、セル内配線４０３は、その結線パターンが異なるだけで、第１の基本構造のセル内基準電源配線４０１等と同様である。
【００７５】
［バッファセルの第３の基本構造］
第３の基本構造のバッファセル３は、第１の基本構造のバッファセル３の駆動力を３倍に増強したものである。
【００７６】
＜回路構成＞
第３の基本構造のバッファセル３は、図８（Ａ）に示すように、信号入力端子Ｓ１と信号出力端子Ｓ２との間に電気的に直列に接続された２段構成のインバータ回路３０１及び３０２により構成されている。
【００７７】
インバータ回路３０１は、信号入力端子Ｓ１に直接接続された前段回路であり、基本的には第２の基本構造のバッファセル３のインバータ回路３０１と同一構造である。すなわち、インバータ回路３０１は、ｎチャネルＩＧＦＥＴＱ１１及びｐチャネルＩＧＦＥＴＱ２１のドレイン領域と、ｎチャネルＩＧＦＥＴＱ１２及びｐチャネルＩＧＦＥＴＱ２２のドレイン領域とを電気的に直列に接続した２段構造を備えている。ｎチャネルＩＧＦＥＴＱ１１及びＱ１２は、ゲート電極を信号入力端子Ｓ１に接続し、ソース領域を基準電源Ｖｓｓに接続し、ドレイン領域をｐチャネルＩＧＦＥＴＱ２１及びＱ２２のドレイン領域に接続している。ｐチャネルＩＧＦＥＴＱ２１及びＱ２２は、ゲート電極を信号入力端子Ｓ１に接続し、ソース領域を動作電源Ｖｄｄに接続している。
【００７８】
インバータ回路３０２は、信号出力端子Ｓ２に直接接続された後段回路である。このインバータ回路３０２は、ｎチャネルＩＧＦＥＴＱ１３及びｐチャネルＩＧＦＥＴＱ２３のドレイン領域と、ｎチャネルＩＧＦＥＴＱ１４及びｐチャネルＩＧＦＥＴＱ２４のドレイン領域と、ｎチャネルＩＧＦＥＴＱ１５及びｐチャネルＩＧＦＥＴＱ２５のドレイン領域とを電気的に直列に接続した３段構造を備えている。ｎチャネルＩＧＦＥＴＱ１３、Ｑ１４及びＱ１５は、ゲート電極をインバータ回路３０１（ＩＧＦＥＴＱ１１、Ｑ１２、Ｑ２１及びＱ２２のドレイン領域）に接続し、ソース領域を基準電源Ｖｓｓに接続し、ドレイン領域をｐチャネルＩＧＦＥＴＱ２３、Ｑ２４及びＱ２５のドレイン領域に接続している。ｐチャネルＩＧＦＥＴＱ２３、Ｑ２４及びＱ２５は、ゲート電極をインバータ回路３０１に接続し、ソース領域を動作電源Ｖｄｄに接続している。ｎチャネルＩＧＦＥＴＱ１３〜Ｑ１５及びｐチャネルＩＧＦＥＴＱ２３〜Ｑ２５のドレイン領域は信号出力端子Ｓ２に接続されている。
【００７９】
＜デバイス構成＞
バッファセル３のインバータ回路３０１の基本構造は第２の基本構造のバッファセル３のインバータ回路３０１及び３０２と同様であるので、ここではバッファセル３のインバータ回路３０２についてのみ説明し、インバータ回路３０１の説明は省略する。
【００８０】
インバータ回路３０２のｎチャネルＩＧＦＥＴＱ１３、Ｑ１４及びＱ１５は、図８（Ｂ）に示すように、互いのゲート幅方向を一致させ、Ｙ方向に向かって隣接して配設されている。ｎチャネルＩＧＦＥＴＱ１３、Ｑ１４及びＱ１５は、いずれも、基板１上の素子間分離絶縁膜１１１に周囲を囲まれた領域内において、基板１表面部のｐ型ウエル領域１０１の主面部に配設されている。つまり、ｎチャネルＩＧＦＥＴＱ１３、Ｑ１４及びＱ１５は、チャネル形成領域として使用されるｐ型ウエル領域１０１と、このｐ型ウエル領域１０１上の図示しないゲート絶縁膜と、ゲート絶縁膜上のゲート電極１１２と、ゲート電極１１２のゲート長方向の両側に配設された、ソース領域及びドレイン領域として使用される一対のｎ型半導体領域１１３とを備えている。
【００８１】
ｐチャネルＩＧＦＥＴＱ２３、Ｑ２４及びＱ２５は、互いのゲート幅方向を一致させ、かつｎチャネルＩＧＦＥＴＱ１３、Ｑ１４及びＱ１５のゲート幅方向とも一致させ、Ｙ方向に向かって隣接して配設されている。ｐチャネルＩＧＦＥＴＱ２３、Ｑ２４及びＱ２５は、いずれも基板１上の素子間分離絶縁膜１１１に周囲を囲まれた領域内において、基板１表面部のｎ型ウエル領域１０２の主面部に配設されている。つまり、ｐチャネルＩＧＦＥＴＱ２３、Ｑ２４及びＱ２５は、チャネル形成領域として使用されるｎ型ウエル領域１０２と、このｎ型ウエル領域１０２上の図示しないゲート絶縁膜と、ゲート絶縁膜上のゲート電極１１２と、ゲート電極１１２のゲート長方向の両側に配設された、ソース領域及びドレイン領域として使用される一対のｐ型半導体領域１１４とを備えている。
【００８２】
なお、ｎチャネルＩＧＦＥＴＱ１３、Ｑ１４、Ｑ１５、ｐチャネルＩＧＦＥＴＱ２３、Ｑ２４及びＱ２５のゲート絶縁膜及びゲート電極の実用的な材料、並びにｎ型半導体領域１１３及びｐ型半導体領域１１４の実用的な構造は第１の基本構造のｎチャネルＩＧＦＥＴＱ１１及びｐチャネルＩＧＦＥＴＱ２１と同様である。また、セル内基準電源配線（Ｖｓｓ）４０１、セル内動作電源配線（Ｖｄｄ）４０２、セル内配線４０３は、その結線パターンが異なるだけで、第１の基本構造のセル内基準電源配線４０１等と同様である。
【００８３】
［バッファセルの第４の基本構造］
第４の基本構造のバッファセル３は、第３の基本構造のバッファセル３において、インバータ回路３０１及び３０２の駆動力をいずれも３倍に増強したものである。
【００８４】
＜回路構成＞
第４の基本構造のバッファセル３は、図９に示すように、信号入力端子Ｓ１と信号出力端子Ｓ２との間に電気的に直列に接続された２段構成のインバータ回路３０１及び３０２により構成されている。
【００８５】
インバータ回路３０１は、信号入力端子Ｓ１に直接接続された前段回路であり、基本的には第３の基本構造のバッファセル３のインバータ回路３０２と同一構造である。すなわち、インバータ回路３０１は、ｎチャネルＩＧＦＥＴＱ１１及びｐチャネルＩＧＦＥＴＱ２１のドレイン領域と、ｎチャネルＩＧＦＥＴＱ１２及びｐチャネルＩＧＦＥＴＱ２２のドレイン領域と、ｎチャネルＩＧＦＥＴＱ１３及びｐチャネルＩＧＦＥＴＱ２３のドレイン領域とを電気的に直列に接続した３段構造を備えている。ｎチャネルＩＧＦＥＴＱ１１、Ｑ１２及びＱ１３は、ゲート電極を信号入力端子Ｓ１に接続し、ソース領域を基準電源Ｖｓｓに接続し、ドレイン領域をｐチャネルＩＧＦＥＴＱ２１、Ｑ２２及びＱ２３のドレイン領域に接続している。ｐチャネルＩＧＦＥＴＱ２１、Ｑ２２及びＱ２３は、ゲート電極を信号入力端子Ｓ１に接続し、ソース領域を動作電源Ｖｄｄに接続している。
【００８６】
インバータ回路３０２は、基本的には第３の基本構造のバッファセル３のインバータ回路３０２と同一構造であり、信号出力端子Ｓ２に直接接続された後段回路である。このインバータ回路３０２は、ｎチャネルＩＧＦＥＴＱ１４及びｐチャネルＩＧＦＥＴＱ２４のドレイン領域と、ｎチャネルＩＧＦＥＴＱ１５及びｐチャネルＩＧＦＥＴＱ２５のドレイン領域と、ｎチャネルＩＧＦＥＴＱ１６及びｐチャネルＩＧＦＥＴＱ２６のドレイン領域とを電気的に直列に接続した３段構造を備えている。ｎチャネルＩＧＦＥＴＱ１４、Ｑ１５及びＱ１６は、ゲート電極をインバータ回路３０１（ＩＧＦＥＴＱ１１、Ｑ１２、Ｑ１３、Ｑ２１、Ｑ２２及びＱ２３のドレイン領域）に接続し、ソース領域を基準電源Ｖｓｓに接続し、ドレイン領域をｐチャネルＩＧＦＥＴＱ２４、Ｑ２５及びＱ２６のドレイン領域に接続している。ｐチャネルＩＧＦＥＴＱ２４、Ｑ２５及びＱ２６は、ゲート電極をインバータ回路３０１に接続し、ソース領域を動作電源Ｖｄｄに接続している。ｎチャネルＩＧＦＥＴＱ１４〜Ｑ１６及びｐチャネルＩＧＦＥＴＱ２４〜Ｑ２６のドレイン領域は信号出力端子Ｓ２に接続されている。
【００８７】
＜デバイス構成＞
バッファセル３のインバータ回路３０１及び３０２の基本構造は第３の基本構造のバッファセル３のインバータ回路３０２と同様であるので、ここでのデバイス構造の説明は省略する。
【００８８】
［バッファセルのその他の基本構造］
前述のように、バッファセル３の構造は適宜変更可能である。例えば、グローバル信号配線が比較的長く、配線負荷が大きい場合には、バッファセル３の少なくともインバータ回路３０２を４段構造又はそれ以上の段数により構築可能である。また、駆動能力を増強する場合、インバータ回路３０２の少なくとも最終出力段のＩＧＦＥＴＱのゲート幅寸法をそれ以外のＩＧＦＥＴＱのゲート幅寸法に比べて長くしてもよい。
【００８９】
［信号配線の第１の配置レイアウト例］
次に、半導体集積回路１０において、グローバル信号配線の第１の配置レイアウト例を図１０に示す。ここでは、説明を簡略化するために、便宜的に２本のグローバル信号配線４Ａ及び４Ｂが配置された例について説明する。
【００９０】
半導体集積回路１０の基板１上には複数の機能ブロック２３、２４等が配置されている。図１０中、基板１の左辺に配置された入出力バッファセル５Ａから引き出されるグローバル信号配線４Ａは、機能ブロック２３上を斜めに通過し、基板１の右辺近傍まで広範囲に渡って延在する。機能ブロック２３上を通過するグローバル信号配線４Ａの一部の信号配線４ａは、機能ブロック２３の第１の辺２ａ及び第２の辺２ｂに対して斜めに配置されている。機能ブロック２３の第１の辺２ａの近傍にはバッファセル３ａが配設され、第２の辺２ｂの近傍にはバッファセル３ｂが配設されている。バッファセル３ａには信号配線４ａの一端が電気的に接続され、バッファセル３ｂには信号配線４ａの他端が電気的に接続される。
【００９１】
同様に、基板１の左辺に配置された入出力バッファセル５Ｂから引き出されるグローバル信号配線４Ｂは、機能ブロック２４上を斜めに通過し、基板１の右辺近傍まで広範囲に渡って延在する。機能ブロック２４上を通過するグローバル信号配線４Ｂの一部の信号配線４ａは、機能ブロック２４の第１の辺２ａ及び第２の辺２ｂに対して斜めに配置されている。機能ブロック２４の第１の辺２ａの近傍にはバッファセル３ａが配設され、第２の辺２ｂの近傍にはバッファセル３ｂが配設されている。バッファセル３ａには信号配線４ａの一端が電気的に接続され、バッファセル３ｂには信号配線４ａの他端が電気的に接続される。
【００９２】
このようなグローバル信号配線の第１の配置レイアウトを備えた半導体集積回路１０においては、機能ブロック２３上及び２４上を斜めに通過する信号配線４ａにより、グローバル信号配線４Ａ及び４Ｂの配線長を短縮し、かつ配線負荷容量を減少することができる。さらに、配線負荷容量の減少に伴い、相対的にバッファセル３ａの駆動力を増強することができる。従って、グローバル信号配線４Ａの機能ブロック２３の迂回頻度を減少し、叉グローバル信号配線４Ｂの機能ブロック２４の迂回頻度を減少し、信号遅延を防止することができるので、高集積化に最適で、動作性能に優れた半導体集積回路１０を得ることができる。
【００９３】
［信号配線の第２の配置レイアウト例］
次に、半導体集積回路１０において、グローバル信号配線の第２の配置レイアウト例を図１１に示す。第２の配置レイアウトは、機能ブロック間の信号配線のホットスポットを緩和、若しくは分散する例を説明するものである。なお、第２の配置レイアウトは、単にグローバル信号配線にのみ限定されるものではなく、機能ブロック間に配置される信号配線や電源配線の配置レイアウトにも適用することができる。
【００９４】
半導体集積回路１０においては、基板１上の左下に機能ブロック２５、左上に機能ブロック２６、右上に機能ブロック２７、右下に機能ブロック２８が配置されている。なお、ここでは、便宜的に４つの機能ブロック２５〜２８が配置された場合を説明するが、機能ブロックの配置数はこれに限定されるものでない。
【００９５】
機能ブロック２５は、機能ブロック２５から見て右斜め上に配置された機能ブロック２７に、信号配線４Ｃ及び４Ｄを通して所定信号を出力するようになっている。信号配線４Ｃは、機能ブロック２５から右側（Ｘ方向）に引き出され、機能ブロック２５から見て右側に配置された機能ブロック２８上を斜めに通過し、そして上側（Ｙ方向）に延在して機能ブロック２７に接続されている。機能ブロック２８の第１の辺２ａにはバッファセル３０ａが配置され、第２の辺２ｂにはバッファセル３０ｂが配置される。信号配線４Ｃの機能ブロック２８上を通過する一部の信号配線４０ａは、バッファセル３０ａに一端を接続し、バッファセル３０ｂに他端を接続している。同様に、信号配線４Ｄは、機能ブロック２５から右側に引き出され、機能ブロック２８上を斜めに通過し、そして上側に延在して機能ブロック２７に接続されている。機能ブロック２８の第１の辺２ａにはバッファセル３１ａが配置され、第２の辺２ｂにはバッファセル３１ｂが配置される。信号配線４Ｄの機能ブロック２８上を通過する一部の信号配線４１ａは、バッファセル３１ａに一端を接続し、バッファセル３１ｂに他端を接続している。
【００９６】
また、機能ブロック２７は、機能ブロック２５に、信号配線４Ｅ、４Ｆ、４Ｇ及び４Ｈを通して所定信号を出力するようになっている。信号配線４Ｅ及び４Ｆは、４つの機能ブロック２５〜２８間、すなわち信号配線が過密になり易いホットスポットを通過する。
【００９７】
信号配線４Ｇは、機能ブロック２７から左側（Ｘ方向）に引き出され、機能ブロック２７から見て左側に配置された機能ブロック２６上を斜めに通過し、そして下側（Ｙ方向）に延在して機能ブロック２５に接続されている。機能ブロック２６の第３の辺２ｃにはバッファセル３０ａが配置され、第４の辺２ｄにはバッファセル３０ｂが配置される。信号配線４Ｇの機能ブロック２６上を通過する一部の信号配線４０ａは、バッファセル３０ａに一端を接続し、バッファセル３０ｂに他端を接続している。同様に、信号配線４Ｈは、機能ブロック２７から左側に引き出され、機能ブロック２６上を斜めに通過し、そして下側に延在して機能ブロック２５に接続されている。機能ブロック２８の第３の辺２ｃにはバッファセル３１ａが配置され、第４の辺２ｄにはバッファセル３１ｂが配置される。信号配線４Ｈの機能ブロック２６上を通過する一部の信号配線４１ａは、バッファセル３１ａに一端を接続し、バッファセル３１ｂに他端を接続している。
【００９８】
機能ブロック２５と機能ブロック２５から見て上側に配置された機能ブロック２６との間は、直接、信号配線４Ｉ及び４Ｊを通して接続されている。ここで、信号配線４Ｉ及び４Ｊの配線長が信号配線４Ｅ、４Ｆ等の配線長に比べて短く、機能ブロック２５又は２６の最終出力段回路の駆動能力が充分である場合には、信号配線４Ｉ及び４Ｊ中にバッファセル３を配置する必要がない。
【００９９】
さらに、機能ブロック２６は、機能ブロック２６から見て右斜め下に配置された機能ブロック２８に、信号配線４Ｋ、４Ｌ及び４Ｍを通して所定信号を出力するようになっている。信号配線４Ｋは、機能ブロック２６から右側（Ｘ方向）に引き出され、機能ブロック２６から見て右側に配置された機能ブロック２７上を斜めに通過し、そして下側（Ｙ方向）に延在して機能ブロック２８に接続されている。機能ブロック２７の第１の辺２ａにはバッファセル３０ａが配置され、第４の辺２ｄにはバッファセル３０ｂが配置される。信号配線４Ｋの機能ブロック２７上を通過する一部の信号配線４０ａは、バッファセル３０ａに一端を接続し、バッファセル３０ｂに他端を接続している。同様に、信号配線４Ｌは、機能ブロック２６から右側に引き出され、機能ブロック２７上を斜めに通過し、そして下側に延在して機能ブロック２８に接続されている。機能ブロック２７の第１の辺２ａにはバッファセル３１ａが配置され、第４の辺２ｄにはバッファセル３１ｂが配置される。信号配線４Ｌの機能ブロック２７上を通過する一部の信号配線４１ａは、バッファセル３１ａに一端を接続し、バッファセル３１ｂに他端を接続している。信号配線４Ｍは、機能ブロック２６から右側に引き出され、機能ブロック２７上を斜めに通過し、そして下側に延在して機能ブロック２８に接続されている。機能ブロック２７の第１の辺２ａにはバッファセル３２ａが配置され、第４の辺２ｄにはバッファセル３２ｂが配置される。信号配線４Ｍの機能ブロック２７上を通過する一部の信号配線４２ａは、バッファセル３２ａに一端を接続し、バッファセル３２ｂに他端を接続している。
【０１００】
このように構成される第１の実施の形態に係る半導体集積回路１０においては、信号配線４Ｃ及び４Ｄの一部の信号配線４０ａ及び４１ａを機能ブロック２８上を斜めに通過させ、信号配線４Ｇ及び４Ｈの一部の信号配線４０ａ及び４１ａを機能ブロック２６上を斜めに通過させ、信号配線４Ｋ、４Ｌ及び４Ｍの一部の信号配線４０ａ、４１ａ及び４２ａを機能ブロック２７上を斜めに通過させているので、機能ブロック２５〜２８間の信号配線のホットスポットを緩和し若しくは分散させることができる。
【０１０１】
さらに、半導体集積回路１０においては、ホットスポットを分散しつつ、機能ブロック２５〜２８の外周囲に引き回す迂回信号配線を減少することができるので、信号伝達速度の遅延を抑制し、回路動作速度の高速化を実現することができる。
【０１０２】
さらに、半導体集積回路１０においては、ホットスポットの分散により、信号配線の配置領域を有効に利用することができるので、集積度を向上することができる。
【０１０３】
［信号配線の第３の配置レイアウト例］
次に、半導体集積回路１０において、グローバル信号配線の第３の配置レイアウト例を図１２に示す。第３の配置レイアウトは、配線長の制約が許容される限り、多種類のグローバル信号配線を１つの機能ブロック上に斜めに通過させる例を説明するものである。なお、第３の配置レイアウトは、第２の配置レイアウトと同様に、単にグローバル信号配線にのみ限定されるものではなく、信号配線や電源配線の配置レイアウトにも適用することができる。
【０１０４】
図１２に示す半導体集積回路１０においては、基板１上の左上角部に機能ブロック２が配置され、この機能ブロック２の第１の辺（左辺）２ａ及び第２の辺（上辺）２ｂに沿って入出力バッファセル５が配設されている。
【０１０５】
上辺に配設された入出力バッファセル５Ｃには、下側に引き出され、機能ブロック２上を左上から右下に斜めに通過し、右側に延在する信号配線４Ｏ及び４Ｐが接続されている。機能ブロック２内部の論理回路の出力段（特に図示しない。）に比べて、通常、入出力バッファセル５Ｃの出力段回路の駆動能力は高いので、入出力バッファセル５Ｃから直接機能ブロック２上を通過する場合、機能ブロック２の第２の辺２ｂの近傍には特にバッファセル３は必要としない。機能ブロック２上を通過する、信号配線４Ｏの信号配線４０ａは、第２の辺２ｂから第３の辺２ｃに向かって斜めに配置され、バッファセル３０ａに接続されている。同様に、機能ブロック２上を通過する、信号配線４Ｐの信号配線４１ａは、第２の辺２ｂから第３の辺２ｃに向かって斜めに配置され、バッファセル３１ａに接続されている。
【０１０６】
一方、左辺に配設された入出力バッファセル５Ｄには、右側に引き出され、同一の機能ブロック２上を左上から右下に斜めに通過し、下側に延在する信号配線４Ｑ、４Ｒ及び４Ｓが接続されている。機能ブロック２の第１の辺２ａの近傍には特にバッファセル３は必要としない。機能ブロック２上を通過する、信号配線４Ｑの信号配線４０ａは、第１の辺２ａから第４の辺２ｄに向かって斜めに配置され、バッファセル３０ａに接続されている。同様に、機能ブロック２上を通過する、信号配線４Ｒの信号配線４１ａは、第１の辺２ａから第４の辺２ｄに向かって斜めに配置され、バッファセル３１ａに接続されている。機能ブロック２上を通過する、信号配線４Ｓの信号配線４２ａは、第１の辺２ａから第４の辺２ｄに向かって斜めに配置され、バッファセル３２ａに接続されている。
【０１０７】
なお、図１２中、上辺に配設された入出力バッファセル５Ｆから信号配線（又はグローバル信号配線）４Ｔが右側に向かって引き出され、左辺に配設された入出力バッファセル５Ｅから信号配線（又はグローバル信号配線）４Ｕが下側に向かって引き出されている。これらの信号配線４Ｔ及び４Ｕは、直交配線であり、配線長の制約を確保するために、逆に機能ブロック２上を斜めに通過させていない。
【０１０８】
このように構成される第１の実施の形態に係る半導体集積回路１０においては、第２の配置レイアウトと同様の効果を得ることができるとともに、機能ブロック２の右上角部を斜めに通過する信号配線４Ｏ及び４Ｐと、左下角部を斜めに通過する信号配線４Ｑ、４Ｒ及び４Ｓとを含む複数種類のグローバル信号配線を配設することができる。
【０１０９】
［半導体集積回路の製造方法］
次に、半導体集積回路１０の製造方法、特にＣＡＤシステムを利用したグローバル信号配線の製造方法を含む半導体集積回路１０の製造方法を図１３及び図１４を用いて説明する。
【０１１０】
（１）まず最初に、図１３に示すように、ＣＡＤシステムにおいて、半導体集積回路の設計に必要な各種情報をデータベースから入手し、インプットファイルを作成する（Ｓ１０）。
【０１１１】
（２）入手された情報に基づき、メモリ空間に予め準備された仮想的な基板１（図５に示す半導体集積回路１０のレイアウトを参照。）上に機能ブロック２を配置する。ここで、機能ブロックには、前述のように、少なくともメガセルが含まれる。
【０１１２】
（３）基板１上の機能ブロック２が配置されていない領域をランダムロジック列６として使用し、このランダムロジック列６に論理回路を配置する（Ｓ１２）。
【０１１３】
（４）基板１上において、クロック信号配線を配置する（Ｓ１３）。クロック信号配線は、システム動作速度の高速化を図るため、電源配線、信号配線の配置に先駆けて配置される。クロック信号配線は、その配置レイアウトに拘束されにくい、最上層の配線層を利用して配置されることが実用的である。
【０１１４】
（５）基板１上において、電源配線を配置する（Ｓ１４）。電源配線は、通常、回路基準電源例えば０Ｖを供給する基準電源配線Ｖｓｓと、回路動作電源例えば３．３Ｖ〜５Ｖを供給する動作電源配線Ｖｄｄとを１組として配置される。電源配線は、入出力バッファセル５上においては、基板１の外縁に沿って延在する固定パターンとして、例えば第２層目の配線層に配置される。また、電源配線は、ランダムロジック列６上においては、ベーシックセルの配列方向に沿って、例えば第２層目の配線層に配置される。さらに、電源配線は、基板１上の機能ブロック２上及びランダムロジック列６上を含む広範囲の領域においては、クロック信号配線よりも下層であって、比較的上層の配線層に配置される。
【０１１５】
（６）次に、グローバル信号配線を配置する（Ｓ１５）。グローバル信号配線の配置は、通常のＸ方向又はＹ方向に沿って配置される直交信号配線の配置と、斜め信号配線４の配置と、バッファセル３の配置とを少なくとも含むグローバル信号配線経路の設計から開始される（Ｓ１６）。
【０１１６】
図１４に示すように、まずグローバル信号配線の経路領域内において、信号損失が最小となる機能ブロック２を抽出する（Ｓ１６０）。そして、最小損失となる機能ブロック２が存在するか否かが判定される（Ｓ１６１）。最小損失の機能ブロック２が存在しない場合には、このグローバル信号経路の設計が終了する（Ｓ１６２）。
【０１１７】
最小損失の機能ブロック２が存在する場合には、この最小損失の機能ブロック２の周囲に存在する任意の１つの機能ブロック２が抽出される（Ｓ１６３）。この任意の機能ブロック２の信号損失は最小損失よりも大きい。任意の機能ブロック２が存在しない場合には、再度、最小損失となる機能ブロック２が抽出される（Ｓ１６０）。
【０１１８】
任意の機能ブロック２が存在する場合には、この機能ブロック２の周囲に直交信号配線を配置することによる、又は機能ブロック２上を通過する斜め信号配線を配置することによる信号損失の増加分をＣＡＤシステムに追加する（Ｓ１６５）。そして、バッファセル３を配置しない場合において、直交信号配線又は斜め信号配線が信号経路長の制約を越えているか否かが判定される（Ｓ１６６）。信号経路長の制約を越えている場合には、再度、最小損失となる機能ブロック２が抽出される（Ｓ１６０）。
【０１１９】
信号経路長の制約を超えていない場合には、直交信号配線又は斜め信号配線において、信号立ち上がり／立ち下り時間が目的とする設計許容範囲内であるか否か、すなわちタイミング不良を生じないか生じるかが判定される（Ｓ１６７）。設計許容範囲内であって、タイミング不良を生じない場合には、信号配線の経路が確定され、このグローバル信号経路の設計が終了する（Ｓ１６８）。
【０１２０】
設計許容範囲外であって、タイミング不良を生じる場合には、バッファセル３が配置可能か否かが判定される（Ｓ１６９）。バッファセル３が配置可能であれば、設計中（検索中）の信号配線の経路において、バッファセル３の配置位置の最終点としてＣＡＤシステムに記憶され、同時にこのグローバル信号配線経路の設計がリセットされる（Ｓ１７０）。そして、再度、任意の１つの機能ブロック２が抽出され（Ｓ１６３）、同様の処理が、任意の１つの機能ブロック２を抽出できなくなるまで繰り返し実行される。
【０１２１】
一方、バッファセル３が配置不可能な場合には、直交信号配線又は斜め信号配線を設計中の信号配線の経路長に追加する（Ｓ１７１）。そして、再度、任意の１つの機能ブロック２が抽出され（Ｓ１６３）、同様の処理が繰り返し実行される。
【０１２２】
ＣＡＤシステムに記憶されたバッファセル３の配置位置の情報に基づき、図１３に示すように、グローバル信号配線の経路にバッファセル３を追加配置する（Ｓ１７）。
【０１２３】
引き続き、グローバル信号配線の設計に基づき作成された、斜め信号配線を有するグローバル信号配線の経路指定を行う（Ｓ１８）。このグローバル信号配線の最終経路を指定し（Ｓ１９）、そしてグローバル信号配線が配置される。
【０１２４】
（７）配置が完了したグローバル信号配線において、タイミング不良等、電気的特性が検証される（Ｓ２０）。
【０１２５】
（８）検証の結果、不具合がない場合には、機能ブロック２の配置情報、ランダムロジック列６の配置情報、クロック信号配線の配置情報、電源配線の配置情報、グローバル信号配線の配置情報等がＣＡＤシステムの各種データベースに出力される（Ｓ２１）。
【０１２６】
（９）以上のＣＡＤシステムにおいて製作され、データベースに記憶された情報に基づき、半導体集積回路１０の製造用マスク（レチクル）が製作される。
【０１２７】
（１０）そして、製造用マスクを使用し、実際の基板１に、フォトリソグラフィプロセス、エッチングプロセス、成膜プロセス等の各種製造処理を実行することにより、第１の実施の形態に係る半導体集積回路１０を完成させることができる。
【０１２８】
以上説明した第１の実施の形態に係る半導体集積回路１０の製造方法においては、ＣＡＤシステムを利用して、機能ブロック２を斜めに通過するグローバル信号配線及びバッファセル３を簡易に構築することができるので、半導体集積回路１０の開発から製品の完成までに要する時間を短縮することができる。
【０１２９】
（第２の実施の形態）
本発明の第２の実施の形態は、第１の実施の形態に係る半導体集積回路１０の機能ブロック２内部にバッファセル３を備え、機能ブロック２上を斜めに通過するグローバル信号配線４を備えた例を説明するものである。
【０１３０】
図１５に示すように、第２の実施の形態に係る半導体集積回路１０は、基板１上の機能ブロック２と、機能ブロック２内部に所定間隔において規則的に配列された複数のバッファセル３（３１１〜３３５）と、機能ブロック２の辺に対して少なくとも一部が斜めに延在し、隣接するバッファセル３間を接続するグローバル信号配線４とを備えている。
【０１３１】
バッファセル３は、機能ブロック２内部に予め配設されており（埋め込まれており）、グローバル信号配線４を通過させる必要に応じて適宜使用されるようになっている。図１５においては、バッファセル３の配列レイアウトを理解し易く説明するために、便宜的に破線を付加しているが、実際の製品となる半導体集積回路１０の機能ブロック２上に破線は存在しない。ＣＡＤシステムのモニタ画面上には、設計を容易に行うために、グリッドとしての破線を表示することはできる。第２の実施の形態において、バッファセル３はＸ方向及びＹ方向に等間隔に配列されている。換言すれば、Ｘ方向及びＹ方向にそれぞれ等間隔で配列した破線の交差点（格子点）に、又は破線で区画される正方形の各角部に、バッファセル３が配置されている。
【０１３２】
さらに、第２の実施の形態に係るバッファセル３は、互いに駆動能力が異なる第１のバッファセル３Ａと第２のバッファセル３Ｂとを１組として備えている。ここで、第１のバッファセル３Ａは、例えば図６（Ａ）に示す、１段構造の出力段インバータ回路３０２を有するバッファセル３により構成される。また、第２のバッファセル３Ｂは、例えば図７（Ａ）に示す、２段構造の出力段インバータ回路３０２を有するバッファセル３により構成される。つまり、第１のバッファセル３Ａに対して、第２のバッファセル３Ｂの駆動能力の設定が大きくなっている。
【０１３３】
なお、第１のバッファセル３Ａは図７（Ａ）若しくは図８（Ａ）に示すバッファセル３により構成し、第２のバッファセル３Ｂは図８（Ａ）若しくは図９に示すバッファセル３により構成してもよい。さらに、第１のバッファセル３Ａと第２のバッファセル３Ｂとを、出力段インバータ回路３０２の段数は同一とし、インバータ回路３０２のＩＧＦＥＴＱのゲート幅寸法を変えて駆動能力を調整するようにしてもよい。
【０１３４】
図１５に示すように、グローバル信号配線４は、機能ブロック２の第２の辺（上辺）２ａに配設された入力信号端子Ｓ３からバッファセル３１１、３２２、３３３、３３５のそれぞれを通して第４の辺（下辺）２ｄに配設された出力信号端子Ｓ４に接続されている。すなわち、グローバル信号配線４は、入力信号端子Ｓ３からＹ方向において下方に延在し、バッファセル３１１にまず接続される。このバッファセル３１１においては、次段のバッファセル３２２との間の距離が比較的短く、大きな駆動能力を必要としないので、第１のバッファセル３Ａが使用されている。そして、グローバル信号配線４は、バッファセル３１１から４５度の傾斜角度を持った斜め信号配線として右斜め下方に延在し、バッファセル３２２に接続される。このバッファセル３２２においては、次段のバッファセル３３３との間の距離が比較的短く、大きな駆動能力を必要としないので、第１のバッファセル３Ａが使用されている。同様に、グローバル信号配線４は、バッファセル３２２から４５度の傾斜角度を持った信号配線として右斜め下方に延在し、バッファセル３３３に接続される。このバッファセル３３３においては、次段のバッファセル３３５との間の距離が比較的長く、大きな駆動能力を必要とするので、第２のバッファセル３Ｂが使用されている。さらに、グローバル信号配線４は、バッファセル３３３からＹ方向において下方に延在し、バッファセル３３５に接続される。このバッファセル３３５においては、出力信号端子Ｓ４を通して機能ブロック２の外部の回路を駆動するので、大きな駆動能力を必要とし、第２のバッファセル３Ｂが使用されている。そして、グローバル信号配線４は、バッファセル３３５からＹ方向において下方に延在し、信号出力端子Ｓ４に接続される。
【０１３５】
このように構成される第２の実施の形態に係る半導体集積回路１０においては、機能ブロック２内部に複数のバッファセル３を規則的配列し、バッファセル３を中継バッファセルのように使用することにより、配線長の制限を越えるような巨大サイズの機能ブロック２上においてグローバル信号配線４を通過させることができる。
【０１３６】
さらに、バッファセル３を規則的に配列したことにより、機能ブロック２上を通過するグローバル信号配線４の経路を簡易に予測することができる。従って、機能ブロック２を通過するグローバル信号配線４の経路に電気シールド層を予め配設することにより、機能ブロック２とその上を通過するグローバル信号配線４との間の電気的干渉を最小限に抑制することができる。
【０１３７】
さらに、機能ブロック２内部のバッファセル３間の接続に少なくとも１つ以上の斜め信号配線を備えることにより、機能ブロック２内部の迂回配線を減少し、グローバル信号配線４の経路長を短縮することができる。
【０１３８】
なお、第２の実施の形態において、機能ブロック２内部のバッファセル３は、便宜的に付加した破線により区画された正方形の各角部に配列される場合に限らず、三角形、六角形等の各角部に相当する位置に配列してもよい。また、バッファセル３は、第１のバッファセル３Ａ及び第２のバッファセル３Ｂの２個に限定されるものではなく、３個以上のバッファセルを１つのバッファセル３として配置してもよい。
【０１３９】
（第３の実施の形態）
本発明の第３の実施の形態は、前述の第１の実施の形態に係る半導体集積回路１０において、機能ブロック２上を通過する複数本のグローバル信号配線間のクロストークを防止した例を説明するものである。
【０１４０】
図１６に示すように、本発明の第３の実施の形態に係る半導体集積回路１０は、機能ブロック２上を斜めに通過する信号配線４０ａ及び４０ｂに隣接しかつ実質的に平行に延在し、固定電源が供給されるウェーブガイド４１０及び４１１を備える。さらに、半導体集積回路１０は、機能ブロック２上を斜めに通過する信号配線４１ａ及び４１ｂに隣接しかつ実質的に平行に延在し、固定電源が供給されるウェーブガイド４１１及び４１２を備えている。
【０１４１】
信号配線４０ａ及び４０ｂと信号配線４１ａ及び４１ｂとは、グローバル信号配線であり、例えばデータバスを構築する。信号配線４０ａ及び４０ｂの一方の側面（図中、下側）にウェーブガイド４１０を延在させ、他方の側面（図中、上側）にウェーブガイド４１１を延在させることにより、ウェーブガイド４１０と４１１との間に信号配線４０ａ及び４０ｂを挟み込むようなレイアウトになっている。同様に、信号配線４１ａ及び４１ｂの一方の側面（図中、下側）にウェーブガイド４１１を延在させ、他方の側面（図中、上側）にウェーブガイド４１２を延在させることにより、ウェーブガイド４１１と４１２との間に信号配線４１ａ及び４１ｂを挟み込むようなレイアウトになっている。
【０１４２】
信号配線４０ａ、４１ａとこれらに沿って延在するウェーブガイド４１０〜４１２とは、信号配線４０ａと４１ａとの間の電気的な干渉を減少するために、同一配線層に設定されている。そして、占有面積を最小限に抑えるために、ウェーブガイド４１０〜４１２の配線幅は、配線膜厚を越えないことが好ましい。同様に、信号配線４０ｂ、４１ｂとこれらに沿って延在するウェーブガイド４１０〜４１２とは同一配線層に設定されている。信号配線４０ａ及び４１ａと信号配線４０ｂ及び４１ｂとは基本的に異なる配線層に配置されている。
【０１４３】
なお、ＣＡＤシステムのデータベース上において、ウェーブガイド４１０〜４１２は、グローバル信号配線のデータに最初から組み込まれるようになっている。すなわち、グローバル信号配線を設計した後に改めてウェーブガイド４１０〜４１２を設計するのではなく、グローバル信号配線を設計すれば同時にウェーブガイド４１０〜４１２も設計できるようになっている。ウェーブガイド４１０〜４１２には、例えば回路基準電位Ｖｓｓである０Ｖを供給することが実用的である。
【０１４４】
このように構成される第３の実施の形態に係る半導体集積回路１０においては、信号配線４０ａ及び４０ｂと信号配線４１ａ及び４１ｂとの間に少なくともウェーブガイド４１１を配設したので、双方の間の電気的な干渉つまりクロストークの発生を減少することができる。
【０１４５】
（その他の実施の形態）
本発明は上記複数の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【０１４６】
例えば、上記実施の形態に係る半導体集積回路１０は、シリコン単結晶からなる基板（半導体ウェハ、半導体チップ等）１上に機能ブロック２を配設し、この機能ブロック２上を通過するグローバル信号配線について説明したが、本発明は、上記のような半導体集積回路１０を１つの機能ブロック２と見立てて配線基板上に搭載し、この配線基板上をグローバル信号配線が延在する半導体集積回路（システムボード、マザーボード、ロジックボード、メモリボード等）に適用することができる。ここで、配線基板には、プリント配線基板（ＰＣＢ）、セラミックス基板、炭化シリコン基板、ガラス基板等を実用的に使用することができる。
【０１４７】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【０１４８】
【発明の効果】
本発明によれば、機能ブロックを迂回する信号配線を減少し、信号遅延を防止することができるので、高集積化に最適で、動作性能に優れた半導体集積回路を提供することができる。
【０１４９】
さらに、本発明は、上記効果を得ることができる半導体集積回路の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体集積回路の第１の基本構造を示す模式図である。
【図２】第１の実施の形態に係る半導体集積回路の第２の基本構造を示す模式図である。
【図３】第１の実施の形態に係る半導体集積回路の第３の基本構造を示す模式図である。
【図４】第１の実施の形態に係る半導体集積回路の第４の基本構造を示す模式図である。
【図５】第１の実施の形態に係る半導体集積回路の具体的なレイアウト構造を示す平面図である。
【図６】（Ａ）は第１の実施の形態に係る半導体集積回路の第１の基本構造のバッファセルの回路図、（Ｂ）は第１の基本構造のバッファセルの要部平面図である。
【図７】（Ａ）は第１の実施の形態に係る半導体集積回路の第２の基本構造のバッファセルの回路図、（Ｂ）は第２の基本構造のバッファセルの要部平面図である。
【図８】（Ａ）は第１の実施の形態に係る半導体集積回路の第３の基本構造のバッファセルの回路図、（Ｂ）は第３の基本構造のバッファセルの要部平面図である。
【図９】第１の実施の形態に係る半導体集積回路の第４の基本構造のバッファセルの回路図である。
【図１０】第１の実施の形態に係る半導体集積回路の、信号配線の第１のレイアウト例を示す概略平面図である。
【図１１】第１の実施の形態に係る半導体集積回路の、信号配線の第２のレイアウト例を示す概略平面図である。
【図１２】第１の実施の形態に係る半導体集積回路の、信号配線の第３のレイアウト例を示す概略平面図である。
【図１３】第１の実施の形態に係る半導体集積回路の製造方法の全体を説明するフローチャートである。
【図１４】第１の実施の形態に係る半導体集積回路の製造方法の要部を説明するフローチャートである。
【図１５】本発明の第２の実施の形態に係る半導体集積回路の機能ブロックの概略構成図である。
【図１６】本発明の第３の実施の形態に係る半導体集積回路の基本構造を示す模式図である。
【符号の説明】
１ 基板
２，２０〜２８ 機能ブロック
２ａ 第１の辺
２ｂ 第２の辺
２ｃ 第３の辺
２ｄ 第４の辺
３，３ａ〜３ｄ，３１１〜３３５ バッファセル
３０ａ〜３０ｄ，３１ａ〜３１ｄ，３２ａ〜３２ｄ バッファセル
３Ａ 第１のバッファセル
３Ｂ 第２のバッファセル
３０１，３０２ インバータ回路
４，４Ａ〜４Ｓ グローバル信号配線又は信号配線
４ａ〜４ｃ 信号配線
４ｘ，４ｙ ブロック内配線
４０ａ〜３０ｃ，４１ａ〜４１ｃ，４２ａ〜４２ｃ 信号配線
５ 入出力バッファセル
６ ランダムロジック列
１０ 半導体集積回路
４１０〜４１２ ウェーブガイド
Ｑ１１〜Ｑ１６，Ｑ２１〜Ｑ２６ ＩＧＦＥＴ
Claims (13)
- 基板上の機能ブロックと、
前記機能ブロックの第１の辺に配設された第１のバッファセルと、
前記機能ブロックの、前記第１の辺に隣接する第２の辺に配設された第２のバッファセルと、
前記第１及び第２の辺に対して斜めに前記機能ブロック上を通過し、前記第１のバッファセルと第２のバッファセルとの間を接続する信号配線と
を備えたことを特徴とする半導体集積回路。 - 前記基板上において、Ｘ方向に延在する第１の信号配線と、前記第１の信号配線に対して直交しＹ方向に延在する第２の信号配線とをさらに備え、
前記信号配線は、前記第１の信号配線及び第２の信号配線の延在方向に対して斜めに延在することを特徴とする請求項１に記載の半導体集積回路。 - 前記信号配線は、前記第１の信号配線及び前記第２の信号配線よりも上層の配線層に配設されたことを特徴とする請求項２に記載の半導体集積回路。
- 前記信号配線は、前記第１の信号配線又は前記第２の信号配線の延在方向に対して４５度又は１３５度の傾きにおいて延在することを特徴とする請求項２又は請求項３に記載の半導体集積回路。
- 前記信号配線は、前記基板上の実効的に全域に配設される、データバス、アドレスバスの少なくともいずれかを含むグローバル信号配線であることを特徴とする請求項１に記載の半導体集積回路。
- 基板上の機能ブロックと、
前記基板上において、前記機能ブロックの辺長に比べて短い配線長を有する複数の信号配線と、
前記複数の信号配線間毎に電気的に直列に接続された複数のバッファセルと、を備え、
前記機能ブロックの第１の辺及びこの第１の辺に隣接する第２の辺に配設されたバッファセル間を接続し、前記機能ブロックの第１の辺と第２の辺との間の角部を斜めに横切る少なくとも１本の信号配線を備えたことを特徴とする半導体集積回路。 - 前記バッファセルは前記機能ブロック外部に配設されていることを特徴とする請求項１又は請求項６に記載の半導体集積回路。
- 前記信号配線に隣接しかつ実質的に平行に延在し、固定電源が供給されるウェーブガイドをさらに備えたことを特徴とする請求項１又は請求項６に記載の半導体集積回路。
- 基板上の機能ブロックと、
前記機能ブロック内部に所定間隔において規則的に配列された複数のバッファセルと、
前記機能ブロックの辺に対して斜めに延在し、隣接するバッファセル間を接続する信号配線と、
を備えたことを特徴とする半導体集積回路。 - 前記複数のバッファセルは、それぞれ、駆動能力が異なる第１のバッファセル及び第２のバッファセルを備えていることを特徴とする請求項９に記載の半導体集積回路。
- 前記信号配線は、前記基板上の実効的に全域に配設され、前記機能ブロック上を通過する、データバス、アドレスバスの少なくともいずれかを含むグローバル信号配線であることを特徴とする請求項９に記載の半導体集積回路。
- 基板上に機能ブロックを配置する工程と、
前記機能ブロック上において、この機能ブロックの隣接する第１の辺及び第２の辺を斜めに通過する信号配線を配置する工程と、
前記信号配線の一端に接続され、前記機能ブロックの第１の辺の近傍に第１のバッファセルを配置するとともに、前記信号配線の他端に接続され、前記機能ブロックの第２の辺の近傍に第２のバッファセルを配置する工程と
を備えたことを特徴とする半導体集積回路の製造方法。 - 基板上に複数の機能ブロックを配置する工程と、
信号配線経路内において、前記複数の機能ブロック中の最小損失となる第１の機能ブロックを抽出する工程と、
前記第１の機能ブロックの周囲に配置された第２の機能ブロックを抽出する工程と、
前記第２の機能ブロックの隣接する第１の辺及び第２の辺を斜めに通過する信号配線を配置する工程と、
前記信号配線の経路長が制約範囲内か否かを判定する工程と、
前記経路長が制約範囲外の信号配線において、少なくとも信号タイミングが設計許容範囲内か否かを判定する工程と、
前記設計許容範囲内でない場合に、バッファセルを配置可能か否かを判定する工程と、
前記バッファセルが配置可能な場合に、前記第２の機能ブロックの第１の辺の近傍に前記信号配線の一端に接続された第１のバッファセルを配置するとともに、前記第２の機能ブロックの第２の辺の近傍に前記信号配線の他端に接続された第２のバッファセルを配置する工程と
を備えたことを特徴とする半導体集積回路の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003011631A JP2004228164A (ja) | 2003-01-20 | 2003-01-20 | 半導体集積回路及びその製造方法 |
| US10/762,156 US20040183103A1 (en) | 2003-01-20 | 2004-01-20 | Semiconductor integrated circuit having an oblique global signal wiring and semiconductor integrated circuit wiring method |
| US11/763,432 US8026537B2 (en) | 2003-01-20 | 2007-06-14 | Semiconductor integrated circuit having an oblique global signal wiring and semiconductor integrated circuit wiring method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003011631A JP2004228164A (ja) | 2003-01-20 | 2003-01-20 | 半導体集積回路及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004228164A true JP2004228164A (ja) | 2004-08-12 |
Family
ID=32900477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003011631A Pending JP2004228164A (ja) | 2003-01-20 | 2003-01-20 | 半導体集積回路及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US20040183103A1 (ja) |
| JP (1) | JP2004228164A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006049097A1 (ja) * | 2004-11-02 | 2006-05-11 | Matsushita Electric Industrial Co., Ltd. | 半導体集積回路 |
| JP2009176823A (ja) * | 2008-01-22 | 2009-08-06 | Oki Semiconductor Co Ltd | 半導体集積回路装置 |
| KR20180043626A (ko) * | 2016-10-20 | 2018-04-30 | 삼성전자주식회사 | 버퍼를 포함하는 버스를 라우팅하기 위한 시스템 및 방법 |
| JP2021527886A (ja) * | 2018-06-18 | 2021-10-14 | ザ、トラスティーズ オブ プリンストン ユニバーシティ | 構成可能なイン・メモリ・コンピューティング・エンジン、プラットフォーム、ビット・セル、及びそのためのレイアウト |
| US12007890B2 (en) | 2018-06-18 | 2024-06-11 | The Trustees Of Princeton University | Configurable in memory computing engine, platform, bit cells and layouts therefore |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7574683B2 (en) * | 2005-08-05 | 2009-08-11 | John Wilson | Automating power domains in electronic design automation |
| JP2007081220A (ja) * | 2005-09-15 | 2007-03-29 | Matsushita Electric Ind Co Ltd | 半導体集積回路およびそのレイアウト設計方法 |
| JP2009015491A (ja) * | 2007-07-03 | 2009-01-22 | Nec Electronics Corp | 半導体集積回路のレイアウト設計方法 |
| US7966598B2 (en) * | 2008-08-29 | 2011-06-21 | International Business Machines Corporation | Top level hierarchy wiring via 1×N compiler |
| JP5552775B2 (ja) * | 2009-08-28 | 2014-07-16 | ソニー株式会社 | 半導体集積回路 |
| JP7198168B2 (ja) * | 2019-07-19 | 2022-12-28 | 株式会社 日立パワーデバイス | パワー半導体モジュール |
| CN112949248B (zh) * | 2021-02-23 | 2023-06-27 | 广芯微电子（广州）股份有限公司 | 一种芯片顶层狭长通道的自动布线方法、装置及存储介质 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2693448B2 (ja) | 1987-08-08 | 1997-12-24 | 株式会社東芝 | 半導体集積回路 |
| JPH0454676A (ja) | 1990-06-25 | 1992-02-21 | Toshiba Corp | Ｌｓｉ機能セルのレイアウト方法及び装置 |
| JPH05243379A (ja) | 1992-02-27 | 1993-09-21 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
| JPH05326835A (ja) | 1992-05-15 | 1993-12-10 | Nec Corp | 半導体集積回路装置 |
| JP3184132B2 (ja) | 1997-11-07 | 2001-07-09 | 日本電気アイシーマイコンシステム株式会社 | 階層レイアウト設計手法 |
| JPH11177029A (ja) | 1997-12-10 | 1999-07-02 | Kawasaki Steel Corp | 半導体集積回路 |
| US6262487B1 (en) * | 1998-06-23 | 2001-07-17 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device, semiconductor integrated circuit wiring method, and cell arranging method |
| JP3964575B2 (ja) | 1998-06-23 | 2007-08-22 | 株式会社東芝 | 半導体集積回路装置、半導体集積回路配線方法およびセル配置方法 |
| JP4386512B2 (ja) | 1999-11-16 | 2009-12-16 | 株式会社ルネサステクノロジ | マクロブロック、および記録媒体 |
| JP3822009B2 (ja) | 1999-11-17 | 2006-09-13 | 株式会社東芝 | 自動設計方法、露光用マスクセット、半導体集積回路装置、半導体集積回路装置の製造方法、および自動設計プログラムを記録した記録媒体 |
| JP3813863B2 (ja) | 2000-12-08 | 2006-08-23 | 富士通株式会社 | シールド配線を行うためのプログラムを記録した記録媒体、プログラム |
-
2003
- 2003-01-20 JP JP2003011631A patent/JP2004228164A/ja active Pending
-
2004
- 2004-01-20 US US10/762,156 patent/US20040183103A1/en not_active Abandoned
-
2007
- 2007-06-14 US US11/763,432 patent/US8026537B2/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006049097A1 (ja) * | 2004-11-02 | 2006-05-11 | Matsushita Electric Industrial Co., Ltd. | 半導体集積回路 |
| JP2009176823A (ja) * | 2008-01-22 | 2009-08-06 | Oki Semiconductor Co Ltd | 半導体集積回路装置 |
| KR20180043626A (ko) * | 2016-10-20 | 2018-04-30 | 삼성전자주식회사 | 버퍼를 포함하는 버스를 라우팅하기 위한 시스템 및 방법 |
| KR102864136B1 (ko) | 2016-10-20 | 2025-09-23 | 삼성전자주식회사 | 버퍼를 포함하는 버스를 라우팅하기 위한 시스템 및 방법 |
| JP2021527886A (ja) * | 2018-06-18 | 2021-10-14 | ザ、トラスティーズ オブ プリンストン ユニバーシティ | 構成可能なイン・メモリ・コンピューティング・エンジン、プラットフォーム、ビット・セル、及びそのためのレイアウト |
| US12007890B2 (en) | 2018-06-18 | 2024-06-11 | The Trustees Of Princeton University | Configurable in memory computing engine, platform, bit cells and layouts therefore |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040183103A1 (en) | 2004-09-23 |
| US20070235766A1 (en) | 2007-10-11 |
| US8026537B2 (en) | 2011-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8026537B2 (en) | Semiconductor integrated circuit having an oblique global signal wiring and semiconductor integrated circuit wiring method | |
| CN107464802B (zh) | 集成电路和标准单元库 | |
| JPWO2020110733A1 (ja) | 半導体集積回路装置 | |
| US9087822B2 (en) | Semiconductor device | |
| EP1315210A1 (en) | Multi-threshold mis integrated circuit device and circuit design method thereof | |
| US6823499B1 (en) | Method for designing application specific integrated circuit structure | |
| US20030161128A1 (en) | Multi-layer wiring device, wiring method and wiring characteristic analyzing/predicting method | |
| CN113948524B (zh) | 半导体结构 | |
| US4947233A (en) | Semi-custom LSI having input/output cells | |
| CN113412537A (zh) | 半导体集成电路装置 | |
| JP4629826B2 (ja) | 半導体集積回路装置 | |
| JP3825252B2 (ja) | フリップチップ型半導体装置 | |
| CN112086453B (zh) | 多路复用器电路及其形成方法 | |
| JPH07263628A (ja) | 半導体装置 | |
| JPH04102370A (ja) | 半導体集積回路装置 | |
| JP3644138B2 (ja) | 半導体集積回路及びその配置配線方法 | |
| JP4731336B2 (ja) | 半導体装置 | |
| US7714363B2 (en) | Semiconductor integrated circuit for driving the address of a display device | |
| JP3527483B2 (ja) | Ｃｍｏｓ型基本セル及びこれを使用した半導体集積回路並びにその半導体集積回路の製造方法 | |
| US6492205B1 (en) | Utilization of macro power routing area for buffer insertion | |
| KR100211768B1 (ko) | 삼중 금속층을 가지는 반도체 메모리 장치 | |
| JP2001156178A (ja) | 半導体装置および半導体装置の自動レイアウト方法 | |
| US5966522A (en) | Multi-phase clock distribution method and system for complex integrated-circuit devices | |
| US20240021621A1 (en) | Integrated circuit structure with cells having asymmetric power rail | |
| KR20240124160A (ko) | 후면 배선 패턴을 포함하는 집적 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071002 |