[go: up one dir, main page]

JP2004228150A - エッチング方法 - Google Patents

エッチング方法 Download PDF

Info

Publication number
JP2004228150A
JP2004228150A JP2003011275A JP2003011275A JP2004228150A JP 2004228150 A JP2004228150 A JP 2004228150A JP 2003011275 A JP2003011275 A JP 2003011275A JP 2003011275 A JP2003011275 A JP 2003011275A JP 2004228150 A JP2004228150 A JP 2004228150A
Authority
JP
Japan
Prior art keywords
layer
etching
substrate
etching agent
porous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003011275A
Other languages
English (en)
Inventor
Kazuhito Takanashi
一仁 高梨
Kazutaka Yanagida
一隆 柳田
Kenji Yamagata
憲二 山方
Takashi Sugai
崇 菅井
Takashi Tsuboi
隆志 坪井
Kiyobumi Sakaguchi
清文 坂口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2003011275A priority Critical patent/JP2004228150A/ja
Priority to TW093100577A priority patent/TWI244110B/zh
Priority to US10/754,531 priority patent/US20040169011A1/en
Priority to EP04000998A priority patent/EP1441387A3/en
Publication of JP2004228150A publication Critical patent/JP2004228150A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

【課題】エッチング剤の使用量を抑える。
【解決手段】エッチング剤容器４に液体のエッチング剤３を入れ、これを気化ユニット６によって気化させ、気化したエッチング剤で多孔質層等の脆弱層１ａを選択エッチングする。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、多孔質層又はイオン注入層等の脆弱層を有する部材の該脆弱層の除去に好適なエッチング技術に関する。
【０００２】
【従来の技術】
ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ又はＳｅｍｉｃｏｎｄｕｃｔｏｒ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板の製造方法の一つとして、多孔質シリコン層上にエピタキシャル単結晶シリコン層を有するシード基板と、ハンドル基板とを貼り合わせて貼り合わせ基板（結合基板）を作成し、その後、多孔質Ｓｉ層の部分で貼り合わせ基板を分割することによりエピタキシャル単結晶Ｓｉ層をシード基板からハンドル基板に移設する方法がある。
【０００３】
エピタキシャル単結晶Ｓｉ層の移設後にハンドル基板の表面（エピタキシャル単結晶Ｓｉ層の上）に残留する多孔質Ｓｉ層は、例えば特開平６−３４２７８４号公報に記載されているように、選択エッチングにより除去されうる。
【０００４】
多孔質Ｓｉ層のエッチングの均一化に関しては、特開平６−３４２７８４号公報に記載されているアルコール添加処理法、特開平１１−２０４４９４号公報に記載されている超音波処理法、特開平１１−２０４４９５号公報に記載されているエッチング液置換処理法、特開２０００−１３３５５８号公報及び特開２０００−１３３６３２号公報に記載されている減圧処理法、特開２０００−１５０４９５号公報及び特開２０００−１５５８３７号公報に記載されている脱気処理法などがある。
【０００５】
上記のいずれの技術においても、多孔質Ｓｉ層は、多孔質Ｓｉ層が表出した基板を溶液に浸すことでエッチングされる。
【０００６】
【特許文献１】
特開平６−３４２７８４号公報
【特許文献２】
特開平１１−２０４４９４号公報
【特許文献３】
特開平１１−２０４４９５号公報
【特許文献４】
特開２０００−１３３５５８号公報
【特許文献５】
特開２０００−１３３６３２号公報
【特許文献６】
特開２０００−１５０４９５号公報
【特許文献７】
特開２０００−１５５８３７号公報
【０００７】
【発明が解決しようとする課題】
上記の従来技術では、エッチング対象物を溶液に浸すことでエッチングを行うため、エッチング用の薬液（エッチング液）の使用量が多いという問題があり、このような問題は近年の基板の大型化に伴って益々顕著になる。
【０００８】
また、基板が大型化すると、多孔質Ｓｉ層のエッチングの均一化がより難しくなるため、多孔質Ｓｉ層を全面にわたって均一にエッチングするためには、多孔質Ｓｉ層への薬液の染み込み速度をより速くする、あるいは多孔質Ｓｉ層における薬液の置換（新しい薬液による既に反応に寄与した薬液の置換）をより効率良く行う必要がある。
【０００９】
更には、従来技術においては、エッチング対象物を薬液に直接浸すため、薬液自体の汚染、例えば微量金属汚染による影響をエッチング対象物が直接受ける可能性があるという問題もあった。
【００１０】
本発明は、上記の課題認識に基づいてなされたものであり、主として、エッチング剤の使用量を抑えることを目的とする。なお、本発明の好適な実施の形態では、多孔質層等の脆弱層のエッチングの均一化や、エッチング剤によるエッチング対象物の汚染の低減についても考慮されている。
【００１１】
【課題を解決するための手段】
本発明に係るエッチング方法は、脆弱層を有する部材の該脆弱層をエッチングするエッチング方法に係り、該方法は、液体のエッチング剤を気化させて、気化したエッチング剤によって該部材の該脆弱層をエッチングすることを特徴とする。ここで、前記脆弱層は、例えば、多孔質層又はイオン注入層を含みうる。
【００１２】
本発明の好適な実施の形態によれば、前記脆弱層は、脆弱な構造を有するシリコンを含み、この場合、前記エッチング剤は、フッ化水素及び過酸化水素を含むことが好ましい。
【００１３】
本発明の好適な実施の形態によれば、前記液体のエッチング剤を加熱することにより気化させることが好ましい。ここで、前記液体のエッチング剤を４０〜５０℃の範囲内の温度に加熱することにより気化させることが好ましい。
【００１４】
本発明の第２の側面は、部材をエッチングするためのエッチング装置に係り、該装置は、部材を収容する反応容器と、液体のエッチング剤を加熱することにより気化させる気化ユニットとを備える。該装置では、前記反応容器に収容された部材は、気化したエッチング剤によりエッチングされる。
【００１５】
本発明の１つの好適な実施の形態によれば、前記気化ユニットは、前記液体のエッチング剤を前記反応容器の内部において気化させるように構成されうる。
【００１６】
本発明の他の好適な実施の形態によれば、前記気化ユニットは、前記液体のエッチング剤を前記反応容器の外部において気化させるように構成され、この場合、前記エッチング装置は、前記気化ユニットにより気化されたエッチング剤を前記反応容器内に供給する供給部を更に備える。ここで、前記供給部は、液体のエッチング剤を収容するエッチング剤容器と、前記エッチング剤容器に所定のガスを供給する第１供給路と、前記エッチング剤容器と前記反応容器とを連通させる第２供給路とを含むことができ、前記供給部は、前記第１供給路を通して前記エッチング剤容器に前記所定のガスを供給することにより、前記エッチング剤容器内で気化したエッチング剤が前記第２供給路を通して前記反応容器に送り込まれるように構成されうる。
【００１７】
本発明の好適な実施の形態によれば、前記気化ユニットは、液体のエッチング剤を４０〜５０℃の範囲内の温度に加熱することができるように構成されることが好ましい。
【００１８】
本発明の第３の側面は、部材をエッチングするためのエッチング装置に係り、該装置は、部材を収容する反応容器と、液体のエッチング剤を前記反応容器の内部において気化させる気化ユニットとを備え、気化したエッチング剤により前記反応容器に収容された部材をエッチングするように構成される。ここで、前記気化ユニットは、前記液体のエッチング剤を加熱することによって気化させるように構成されることが好ましい。
【００１９】
本発明の第４の側面は、部材をエッチングするためのエッチング装置に係り、該装置は、部材を収容する反応容器と、前記反応容器の外部に配置され、液体のエッチング剤を収容するエッチング剤容器と、前記エッチング剤容器内のエッチング剤を気化させる気化ユニットと、前記エッチング剤容器に所定のガスを供給する第１供給路と、前記エッチング剤容器と前記反応容器とを連通させる第２供給路とを備え、前記エッチング剤容器内で気化したエッチング剤が、前記第１供給路を通して前記エッチング剤容器に前記所定のガスが供給されることにより、前記第２供給路を通して前記反応容器に送り込まれる。ここで、前記気化ユニットは、前記液体のエッチング剤を加熱することによって気化させるように構成されることが好ましい。
【００２０】
上記の第３及び第４の側面に係るエッチング装置は、前記反応容器内において１又は複数の部材を保持する保持ユニットを更に備えうる。すなわち、該エッチング装置は、枚葉式として構成されてもよいし、バッチ式として構成されてもよい。
【００２１】
本発明の第５の側面は、基板の製造方法に係り、該製造方法は、脆弱層を有しその上に移設対象層を有する第１基板を準備する工程と、前記第１基板の前記移設層側の面を第２基板に結合させて結合基板を作製する工程と、前記結合基板を前記脆弱層の部分で分割する工程と、前記第２基板に移設された前記移設層の上に残留する脆弱層をエッチングする工程とを含み、前記エッチング工程は、液体のエッチング剤を気化させて、気化したエッチング剤によって前記残留する脆弱層をエッチングする工程を含む。ここで、前記脆弱層は、例えば、多孔質層又はイオン注入層を含みうる。
【００２２】
【発明の実施の形態】
以下、図面を参照しながら本発明の好適な実施の形態を例示的に説明する。
【００２３】
［第１の実施の形態］
図１は、本発明の第１の好適な実施の形態としてのエッチング装置の構成を概略的に示す図である。以下、図１を参照しながら本発明の第１の実施の形態のエッチング装置及びエッチング方法を説明する。
【００２４】
図１に示すエッチング装置１００は、多孔質層又はイオン注入層等の脆弱層を有する部材の該脆弱層を選択的にエッチングするために好適である。多孔質層は、例えば、シリコン基板等の部材を陽極化成することにより形成されうる。イオン注入層は、例えば、シリコン基板等の部材に対して水素等の希ガスをイオン注入することにより形成されうる。イオン注入層は、熱処理が施されることにより多数の微小空洞を有する層となることが知られている。多孔質層及びイオン注入層は、いずれも脆弱な構造を有し、シード基板からハンドル基板に薄い半導体層を移設する工程を含むＳＯＩ基板の製造に有用である。
【００２５】
図１に示すエッチング装置１００は、エッチング対象の部材である基板１を収容する反応容器５と、基板１を保持する保持ユニット２と、液体のエッチング剤（エッチング液）３を収容するエッチング剤容器４と、エッチング剤容器４内のエッチング剤３を気化させるための気化ユニット６とを備えている。
【００２６】
基板１は、基板本体１ｂの表面に多孔質層又はイオン注入層等の脆弱層１ａを有する。脆弱層１ａは、例えば、シリコン基板を陽極化成により多孔質化した層、又は、シリコン基板中にイオンを注入して形成される層である。脆弱層１ａは、基板１の表面の全体に存在してもよいし、該表面に部分的に存在してもよい。多孔質層又は熱処理後のイオン注入層等の脆弱層１ａは、多数の空洞を有するので下地の基板本体１ｂよりも反応性が高い。したがって、脆弱層１ａと基板本体１ｂとが同一材料からなる場合においても、脆弱層１ａは、基板本体１ｂに対して高い選択比で選択的にエッチングされうる。
【００２７】
反応容器５は、典型的には、密閉容器として構成されうる。保持ユニット２は、図１には１枚の基板１を保持する例が示されているが、複数枚の基板１を保持するように構成されてもよい。エッチング剤容器４に入れる液体のエッチング剤（エッチング液）３は、脆弱層１ａがシリコンで構成される場合には、フッ化水素酸（フッ化水素水溶液）及び過酸化水素水（過酸化水素水溶液）の混合液であることが好ましい。この場合、気化したエッチング剤には、フッ化水素及び過酸化水素が含まれる。なお、エッチング剤３が２種以上の物質を含む場合、それらは、別個のエッチング剤容器に入れられ、共通の又は別個の気化ユニットによって気化されてもよい。
【００２８】
気化ユニット６は、エッチング剤容器４内のエッチング剤３を加熱することにより該エッチング剤３を気化させる加熱器６ａを含むことが好ましい。気化ユニット６は、反応容器６の内部に配置されてもよいし、外部に配置されてもよいし、一部が反応容器６の内部に配置され他の一部が反応容器６の外部に配置されてもよい。
【００２９】
反応容器５（又はその内側表面）及び反応容器５の内部に配置される保持ユニット２及びエッチング剤容器４（更に、気化ユニット６の全部又は一部が反応容器５内に配置される場合にはその部分）は、微粒子の付着や金属汚染が少ない材質、例えば、フッ素樹脂系材料やメタルフリーの硬質塩化ビニル樹脂などで構成されることが好ましい。
【００３０】
エッチング装置１００による基板１の脆弱層１ａのエッチングは、次のように実施されうる。まず、反応容器５内の保持ユニット２の上に、脆弱層１ａを上向きにして基板１を配置する。次いで、エッチング剤容器４内の液体のエッチング剤３を気化ユニット６によって気化させ、気化したエッチング剤を脆弱層１ａに提供する。ここで、典型的には、気化ユニット６の加熱器６ａによってエッチング剤容器４内の液体のエッチング剤３を所定温度に加熱することによってエッチング剤３を気化させる。エッチング剤３の温度は、４０〜５０℃の範囲の一定温度に加熱されることが好ましい。ここで、エッチング剤３の温度を高くし過ぎると（例えば、５０℃を越えると）、液体のエッチング剤３中の含まれうる微量の汚染物質（例えば、金属）が気化されたエッチング剤３とともに反応容器５内に広がり、基板１を汚染する可能性がある。また、エッチング剤３の温度を低くし過ぎると（例えば、４０℃未満とすると）、エッチング剤３の気化が起こりにくくなる。
【００３１】
例えば、エッチング剤３の気化を開始してから数十分で、反応容器５内が気化したエッチング剤で満たされ、その数時間後に、基板１の脆弱層１ａが気化したエッチング剤によるエッチング作用により選択的かつ均一に除去される。
【００３２】
この実施の形態の装置及び方法によれば、気化したエッチング剤をエッチング対象物に提供して該エッチング対象物をエッチングするので、液体のエッチング剤（エッチング液）にエッチング対象物を浸漬する装置及び方法に比べて、エッチング剤の使用量を劇的に削減することができる。
【００３３】
また、この実施の形態の装置及び方法によれば、気化したエッチング剤で多孔質層やイオン注入層のような多数の空洞を有する脆弱層をエッチングすることにより、全面にわたって脆弱層（より具体的には、空洞）内に速やかにエッチング剤を提供することができる他、既に反応に寄与したエッチング剤を速やかに新たなエッチング剤で置換することができる。したがって、この実施の形態の装置及び方法によれば、脆弱層を均一にエッチングすることができ、しかも、エッチング処理に要する時間を短縮することができる。
【００３４】
また、この実施の形態の装置及び方法によれば、エッチング剤が汚染されている場合においても、汚染物質を液体状態のエッチング剤中に残したままでエッチング剤を気化させることにより、エッチング対象物の汚染を容易に防止することができる。
【００３５】
［第２の実施の形態］
図２は、本発明の第２の好適な実施の形態としてのエッチング装置に構成を概略的に示す図である。以下、図２を参照しながら本発明の第２の実施の形態のエッチング装置及びエッチング方法を説明する。この実施の形態は、液体のエッチング剤を反応容器の外部で気化させて該反応容器内に供給する点で第１の実施の形態と異なる。なお、この実施の形態として明示的に特定しない事項は、第１の実施の形態に従いうる。
【００３６】
図２に示すエッチング装置２００もまた、多孔質層又はイオン注入層等の脆弱層を有する部材の該脆弱層を選択的にエッチングするために好適である。エッチング装置２００は、エッチング対象の部材である基板１を収容する反応容器１０５と、基板１を保持する保持ユニット１０２と、液体のエッチング剤（エッチング液）１０３ａ、１０３ｂをそれぞれ収容するエッチング剤容器１０４ａ、１０４ｂと、エッチング剤容器１０４ａ、１０４ｂ内のエッチング剤１０３ａ、１０３ｂを気化させるための気化ユニット１０６ａ、１０６ｂと、気化ユニット１０６ａ、１０６ｂによって気化されたエッチング剤を反応容器１０５内に供給する供給路１０７ａ、１０７ｂと、エッチング剤容器１０４ａ、１０４ｂ内にそれぞれ不活性気体を供給する供給路１０８ａ、１０８ｂを備えている。
【００３７】
基板１は、基板本体１ｂの表面に多孔質層又はイオン注入層等の脆弱層１ａを有する。反応容器１０５は、典型的には、密閉容器として構成されうる。保持ユニット１０２は、図２には複数枚の基板１を保持する例が示されているが、１枚の基板１を保持するように構成されてもよい。エッチング剤容器１０４ａ、１０４ｂに入れるエッチング剤１０３ａ、１０３ｂは、脆弱層１ａがシリコンで構成される場合には、フッ化水素酸（フッ化水素水溶液）、過酸化水素水（過酸化水素水溶液）であることが好ましい。なお、２以上のエッチング剤が単一のエッチング剤容器に収容され、それらが一緒に気化されてもよい。気化ユニット１０６ａ、１０６ｂは、エッチング剤容器１０４ａ、１０４ｂ内のエッチング剤１０３ａ、１０３ｂを加熱することにより該エッチング剤１０３ａ、１０３ｂをそれぞれ気化させる加熱器を含むことが好ましい。
【００３８】
反応容器１０５（又はその内側表面）、保持ユニット１０２、エッチング剤容器１０４ａ、１０４ｂ、供給路１０７ａ、１０７ｂ、１０８ａ、１０８ｂは、微粒子の付着や金属汚染が少ない材質、例えば、フッ素樹脂系材料やメタルフリーの硬質塩化ビニル樹脂などで構成されることが好ましい。
【００３９】
エッチング装置２００による基板１の脆弱層１ａのエッチングは、次のように実施されうる。まず、反応容器１０５内の保持ユニット１０２に１又は複数の基板１を配置する。
【００４０】
次いで、エッチング剤容器１０４ａ、１０４ｂ内の液体のエッチング剤１０３ａ、１０３ｂを気化ユニット１０６ａ、１０６ｂによってそれぞれ気化させる。気化したエッチング剤は、供給路１０８ａ、１０８ｂを通してエッチング剤容器１０４ａ、１０４ｂ内に不活性ガスを供給することにより、供給路１０７ａ、１０７ｂを通して反応容器１０５内に送り込まれる。ここで、典型的には、気化ユニット１０６ａ、１０６ｂの加熱器によってエッチング剤容器１０４ａ、１０４ｂ内の液体のエッチング剤１０３ａ、１０３ｂを所定温度に加熱することによってエッチング剤１０３ａ、１０３ｂを気化させる。エッチング剤１０３ａ、１０３ｂの温度は、４０〜５０℃の範囲の一定温度に加熱されることが好ましい。ここで、エッチング剤１０３ａ、１０３ｂの温度を高くし過ぎると、液体のエッチング剤１０３ａ、１０３ｂ中の含まれうる微量の汚染物質（例えば、金属）が気化されたエッチング剤１０３ａ、１０３ｂとともに反応容器１０５内に広がり、基板１を汚染する可能性がある。また、エッチング剤１０３ａ、１０３ｂの温度を低くし過ぎると（例えば、４０℃未満とすると）、エッチング剤１０３ａ、１０３ｂの気化が起こりにくくなる。
【００４１】
例えば、エッチング剤１０３ａ、１０３ｂの気化を開始してから数十分で反応容器１０５内が気化したエッチング剤で満たされ、その数時間後に基板１の脆弱層１ａが気化したエッチング剤によるエッチング作用により選択的かつ均一に除去される。
【００４２】
［第３の実施の形態］
この実施の形態は、上記のエッチング方法を適用した基板（例えば、ＳＯＩ基板）の製造方法に関する。
【００４３】
図４は、本発明の好適な実施の形態としての基板の製造方法を説明する図である。以下、図４を参照しながら本発明の好適な実施の形態としての基板の製造方法を説明する。まず、図４（ａ）に示す工程では、シリコン基板等の第１基板（シード基板）４０１の表面に脆弱層４０２としての多孔質層を形成する。多孔質層は、例えば、基板４０１の表面を陽極化成することにより形成されうる。多孔質層は、多孔度が異なる２以上の層からなる多層構造であってもよい。
【００４４】
次いで、図４（ｂ）に示す工程では、脆弱層４０２の上に第１移設層４０３としての半導体層を形成する。多孔質層４０１（及び基板４０１）が単結晶シリコンである場合には、多孔質層４０１上に、第１移設層４０３としてエピタキシャル単結晶シリコン層を形成することができる。その後、第１移設層４０３の上に第２移設層４０４を形成する。第２移設層は、典型的には、シリコン酸化膜等の絶縁層である。これらの第１移設層４０１及び第２移設層４０２は、脆弱層４０２の一部とともに、後の結合工程（貼り合わせ工程）及び分割工程を経て、第１基板４０１から第２基板４２０に移設される。
【００４５】
ここで、図４（ａ）及び図４（ｂ）に示す工程の代わりに、第１基板４０１としての半導体基板に水素等の希ガスをイオン注入して第１基板４０１の所定深さの部分に脆弱層４０２としてイオン注入層を形成してもよい。この場合、脆弱層４０２の上には第１移設層４０３としての半導体層が残る。また、第１移設層４０３の表面に第２移設層４０２を形成することができる。したがって、このような方法によっても、図４（ｂ）に示すような構造体を得ることができる。
【００４６】
図４（ｃ）に示す工程では、図４（ｂ）に示すような移設層４０３、４０４が形成された第１基板４１０の移設層４０３、４０４側の面に第２基板（ハンドル基板）４２０を結合して結合基板（貼り合わせ基板）４３０を作製する。
【００４７】
図４（ｄ）に示す工程では、結合基板４３０を脆弱層（分離用の層）４０２の部分で２枚に分割する。このような分割工程は、例えば、脆弱層４０２又はその近傍に対して流体を作用させることにより、典型的には、流体の噴流を脆弱層４０２に打ち込むことにより実施することができる。ここで、水の噴流を使う方法は、ウォータージェット法として知られている。分割の後に、第２基板４２０の上には、内側（下側）から順に、第２移設層４０４、第１移設層４０３、脆弱層４０２の一部４０２ｂが残る。すなわち、以上の工程により、第１基板４０１上の第１移設層４０３及び第２移設層４０４が第２基板４２０に移設される。なお、脆弱層４０２としてイオン注入層を形成した場合には、熱処理によってイオン注入層に多数の微小空洞を発生させ、これにより結合基板４３０をイオン注入層の部分で２枚の基板に分割してもよい。
【００４８】
図４（ｅ）に示す工程では、分割工程後の第２基板４４０上に残留する脆弱層４０２ａを第１又は第２の実施の形態で説明したエッチング装置及びエッチング方法に従って除去し、基板４５０を得る。
【００４９】
ここで、第１移設層４０３が単結晶シリコン層等の半導体層であり、第２移設層４０４が絶縁層である場合、基板４５０は、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ又はＳｅｍｉｃｏｎｄｕｃｔｏｒ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板と呼ばれる。
【００５０】
以上のように、この実施の形態によれば、分割後に基板の表面に残留する脆弱層のエッチング工程において、第１又は第２の実施の形態を適用することにより、少ないエッチング剤で、残留する脆弱層を均一かつ迅速に、しかも汚染を伴うことなく、脆弱層をエッチングすることができる。
【００５１】
［実施例］
以下、上記の実施の形態を更に具体化した実施例を挙げる。なお、以下の実施例は、本発明の適用例に過ぎず、これに基づいて特許請求の範囲が明示的に限定される場合を除いて、本発明を限定することを意図したものではない。
【００５２】
［第１の実施例］
この実施例は、図１に示すエッチング装置１００を用いて、Ｓｉ基板表面の多孔質Ｓｉ層をエッチングする方法に関する。以下、図３を参照しながら本実施例を説明する。
【００５３】
まず、１２インチ径の単結晶Ｓｉ基板を陽極化成することにより、その表面に多孔質Ｓｉを形成した。これにより、図３（ａ）に模式的に示すように、非多孔質Ｓｉ部分１０の上に多孔質Ｓｉ層９を有する基板が得られた。陽極化成の条件は、以下の通りとした。
【００５４】
電流密度：７（ｍＡ・ｃｍ−２）
陽極化成溶液：ＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１（体積比）
時間：２（時間）
多孔質Ｓｉ層の厚さ：１２０（μｍ）
次いで、図３（ａ）に模式的に示す基板を図１に示すエッチング装置１００の保持ユニット２上に設置し、エッチング装置１００により多孔質Ｓｉ層９のみをエッチングした。気化させたエッチング剤を用いることにより、従来のようなエッチング液中におけるエッチングとは異なり、多孔質Ｓｉ層内にエッチング剤が速やかに提供される。しかも、エッチング液中におけるエッチングに対してエッチング剤の置換効率（既にエッチング反応に寄与したエッチング剤を新しいエッチング剤で置換する効率）が１．２〜１．５倍程度に向上する。したがって、従来は、多孔質Ｓｉ層の選択エッチングに４〜４．５時間程度を要していたが、これが本発明を適用した実施例では、３．５時間程度に短縮された。また、この実施例において、多孔質Ｓｉ層は全て選択的かつ均一にエッチング除去され、図３（ｂ）に模式的に示すような基板１０が得られることが確認された。
【００５５】
［第２の実施例］
この実施例は、図２に示すエッチング装置２００を用いたＳＯＩ基板の製造方法に係り、第３の実施の形態を更に具体化した例である。以下、図４を参照しながら本実施例を説明する。
【００５６】
まず、第１の基板４０１としての８インチ径の単結晶Ｓｉ基板に２段階の陽極化成を施すことにより、表面に２層構造の多孔質Ｓｉ層４０２を形成した（図４（ａ））。この際の陽極化成の条件は、以下の通りとした。
【００５７】
＜第１段階の陽極化成＞
電流密度：７（ｍＡ・ｃｍ−２）
陽極化成溶液：ＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１（体積比）
時間：５（分）
多孔質Ｓｉ層の厚さ：５．５（μｍ）
＜第２段階の陽極化成＞
電流密度：３０（ｍＡ・ｃｍ−２）
陽極化成溶液：ＨＦ：Ｈ２Ｏ：Ｃ２Ｈ５ＯＨ＝１：１：１（体積比）
時間：１１０（秒）
多孔質Ｓｉ層の厚さ：３．０（μｍ）
次いで、この基板を酸素雰囲気中において、４００℃で１時間にわたって酸化させた。この酸化により、多孔質Ｓｉ層４０２の孔の内壁は熱酸化膜で覆われた。
【００５８】
更に、多孔質Ｓｉ層４０２上にＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｃｏｍｐｏｓｉｔｉｏｎ）法により、単結晶Ｓｉ層４０３を１５０ｎｍだけエピタキシャル成長させた。その条件は、以下の通りとした。
【００５９】
ソースガス：ＳｉＨ２Ｃｌ２／Ｈ２
ガス流量：０．５／１８０（リットル／分）
ガス圧力：８０（Ｔｏｒｒ）
温度：９５０（℃）
成長速度：０．３（μｍ／分）
次いで、エピタキシャル単結晶Ｓｉ層４０３の表面に熱酸化法により厚さ１００ｎｍの絶縁膜４０４を形成した（図４（ｂ））。
【００６０】
次いで、絶縁膜４０４が形成された第１基板４１０の絶縁膜４０４の表面と別途用意した第２基板（単結晶Ｓｉ基板）の表面とを結合させて結合基板（貼り合わせ基板）４４０を作成した（図４（ｃ））。
【００６１】
次いで、結合基板４４０を側面にウォータージェットを吹き付けて、結合基板４４０を２層の多孔質Ｓｉ層４０２の界面において２枚の基板に分割し、第２基板４２０側に第１段階の陽極化成で形成した多孔質Ｓｉ層４０２ｂを表出させた（図４（ｄ））。
【００６２】
次いで、多孔質Ｓｉ層４０２ｂが表出した第２基板４４０を図２に示すエッチング装置２００の保持ユニット１０２にセットし、多孔質Ｓｉ層４０２ｂのみを均一に選択エッチングした（図４（ｅ））。
【００６３】
本実施例において使用したエッチング液（エッチング剤）は、２リットルであり、従来のようなエッチング液中に基板を浸す方法における使用量の約１／２０であった。
【００６４】
選択エッチングの後に、絶縁膜４０４上に１００ｎｍの厚みを持った単結晶Ｓｉ層４０３を有するＳＯＩ基板４５０が得られた。単結晶Ｓｉ層４０３の膜厚を面内の全域にわたって１００点について測定したところ、膜厚の均一性は１０１±３ｎｍであった。
【００６５】
更に、ＳＯＩ基板４５０を水素雰囲気中において１１００℃で１時間にわたって熱処理（水素アニール）した。その後、表面粗さを原子間力顕微鏡で測定したところ、ＳＯＩ基板４５０は、５μｍ角の領域で平均２乗粗さが約０．２ｎｍであり、通常に市販されているＳｉ基板と同等であった。
【００６６】
第１基板４０１側に残った多孔質Ｓｉ層４０２ａについても、その後、同様に図２に示すエッチング装置２００で選択エッチングし、更に水素アニール、あるいは鏡面研磨等の表面処理を施して、再び第１基板又は第２基板として再利用することができた（図４（ｅ））。
【００６７】
［第３の実施例］
第１の実施例と同様の方法で単結晶Ｓｉ基板を陽極化成することにより、多孔質Ｓｉ層を表出させた８インチ基板を４枚作製した。そして、２枚については、従来のようなエッチング液に浸すエッチング方法で多孔質Ｓｉ層のエッチングを行い、残りの２枚については、図１に示すエッチング装置１００を用いて多孔質Ｓｉ層のエッチングを行った。
【００６８】
また、エッチング液（エッチング剤）として、両者共に、強制的に５００ｐｐｂのＣｕ汚染をさせたエッチング液と全く汚染をさせていないエッチング液の２種類を用いた。
【００６９】
選択エッチングがそれぞれ完了した４枚の単結晶Ｓｉ基板に対して、アルカリ系洗浄を行った後、表面検査装置（レーザーカウンター）を使って、０．１４μｍ以上のＬＰＤ密度をそれぞれ測定した。その結果を図５に示す。
【００７０】
従来のようなエッチング液に浸すエッチング方法で多孔質Ｓｉ層をエッチングした基板は、Ｃｕ汚染したエッチング液に浸した場合にＬＰＤ密度が異常増加したのに対し、図１に示すエッチング装置１００を用いて多孔質Ｓｉ層のエッチングした基板は、Ｃｕ汚染させたエッチング液を用いた場合においてもＬＰＤ密度の異常増加は見られなかった。また、全く汚染をさせていないエッチング液を用いた場合には、当然、両者共にＬＰＤ密度の異常増加は見られなかった。
【００７１】
更に、表面検査装置（レーザーカウンター）による測定の後に、これらの基板表面の金属分析を行った。その結果を図６に示す。
【００７２】
従来のようなエッチング液に浸すエッチング方法で多孔質Ｓｉ層をエッチングした基板は、Ｃｕ汚染した薬液に浸した場合に、１×１０１０ａｔｏｍｓ／ｃｍ２のＣｕ濃度が検出されたのに対し、図１に示すエッチング装置１００を用いて多孔質Ｓｉ層をエッチングした基板は、Ｃｕ汚染させたエッチング液を用いた場合においてもＣｕ濃度は検出下限値以下であった。また、全く汚染をさせていない薬液を用いた場合には、当然、両者共にＣｕ濃度は検出下限値以下であった。
【００７３】
【発明の効果】
本発明によれば、例えば、エッチング剤の使用量を抑えることができる。
【図面の簡単な説明】
【図１】本発明の第１の好適な実施の形態としてのエッチング装置の構成を概略的に示す図である。
【図２】本発明の第２の好適な実施の形態としてのエッチング装置に構成を概略的に示す図である。
【図３】本発明の第１の実施例を説明するための模式的な断面図である。
【図４】本発明の第３の実施の形態及び第２の実施例を説明するための模式的な断面図である。
【図５】本発明の第３の実施例を説明するための図である。
【図６】本発明の第３の実施例３を説明するための図である。
【符号の説明】
１ 基板
１ａ 脆弱層
１ｂ 基板本体
２、１０２ 保持ユニット
３、１０３ａ、１０３ｂ エッチング剤（エッチング液）
４、１０４ａ、１０４ｂ エッチング剤容器
５、１０５ 反応容器
６、１０６ａ、１０６ｂ 気化ユニット
６ａ 加熱器
１０７ａ、１０７ｂ、１０８ａ、１０８ｂ 供給路
９ 多孔質シリコン層
１０ 単結晶Ｓｉ基板
４０１ 第１基板（シード基板）
４０２ 脆弱層
４０３ 第１移設層
４０４ 第２移設層
４１０ 移設層を有する第１基板
４２０ 第２基板（ハンドル基板）
４３０ 結合基板（貼り合わせ基板）
４４０ 分割後の第２基板
４５０ 製造された基板

Claims (1)

  1. 脆弱層を有する部材の該脆弱層をエッチングするエッチング方法であって、
    液体のエッチング剤を気化させて、気化したエッチング剤によって該部材の該脆弱層をエッチングすることを特徴とするエッチング方法。
JP2003011275A 2003-01-20 2003-01-20 エッチング方法 Withdrawn JP2004228150A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003011275A JP2004228150A (ja) 2003-01-20 2003-01-20 エッチング方法
TW093100577A TWI244110B (en) 2003-01-20 2004-01-09 Etching method
US10/754,531 US20040169011A1 (en) 2003-01-20 2004-01-12 Etching method
EP04000998A EP1441387A3 (en) 2003-01-20 2004-01-19 Etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003011275A JP2004228150A (ja) 2003-01-20 2003-01-20 エッチング方法

Publications (1)

Publication Number Publication Date
JP2004228150A true JP2004228150A (ja) 2004-08-12

Family

ID=32588593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003011275A Withdrawn JP2004228150A (ja) 2003-01-20 2003-01-20 エッチング方法

Country Status (4)

Country Link
US (1) US20040169011A1 (ja)
EP (1) EP1441387A3 (ja)
JP (1) JP2004228150A (ja)
TW (1) TWI244110B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012153781A1 (ja) * 2011-05-10 2012-11-15 旭硝子株式会社 フッ素含有有機ケイ素化合物薄膜の製造方法、及び、製造装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4749440A (en) * 1985-08-28 1988-06-07 Fsi Corporation Gaseous process and apparatus for removing films from substrates
US5174855A (en) * 1989-04-28 1992-12-29 Dainippon Screen Mfg. Co. Ltd. Surface treating apparatus and method using vapor
SG93197A1 (en) * 1991-02-15 2002-12-17 Canon Kk Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
US6171512B1 (en) * 1991-02-15 2001-01-09 Canon Kabushiki Kaisha Etching solution for etching porous silicon, etching method using the etching solution and method of preparing semiconductor member using the etching solution
US5234540A (en) * 1992-04-30 1993-08-10 Submicron Systems, Inc. Process for etching oxide films in a sealed photochemical reactor
JPH06168922A (ja) * 1992-06-25 1994-06-14 Texas Instr Inc <Ti> シリコンの気相エッチング法
JP3072876B2 (ja) * 1993-09-17 2000-08-07 日曹エンジニアリング株式会社 エッチング液の精製方法
US5635102A (en) * 1994-09-28 1997-06-03 Fsi International Highly selective silicon oxide etching method
CA2176052A1 (en) * 1995-06-07 1996-12-08 James D. Seefeldt Transducer having a resonating silicon beam and method for forming same
US6077451A (en) * 1996-03-28 2000-06-20 Kabushiki Kaisha Toshiba Method and apparatus for etching of silicon materials
JP3753805B2 (ja) * 1996-09-19 2006-03-08 株式会社東芝 半導体試料の分解装置および試料分解方法
JP3324469B2 (ja) * 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US6232142B1 (en) * 1997-12-09 2001-05-15 Seiko Epson Corporation Semiconductor device and method for making the same, electro-optical device using the same and method for making the electro-optical device, and electronic apparatus using the electro-optical device
JP3847935B2 (ja) * 1998-01-09 2006-11-22 キヤノン株式会社 多孔質領域の除去方法及び半導体基体の製造方法
JP3218564B2 (ja) * 1998-01-14 2001-10-15 キヤノン株式会社 多孔質領域の除去方法及び半導体基体の製造方法
JP2000040685A (ja) * 1998-07-22 2000-02-08 Toshiba Corp 半導体基板の洗浄装置及びその洗浄方法
JP2002025973A (ja) * 2000-07-07 2002-01-25 Dainippon Screen Mfg Co Ltd エッチング処理方法およびその装置
US7084046B2 (en) * 2001-11-29 2006-08-01 Shin-Etsu Handotai Co., Ltd. Method of fabricating SOI wafer

Also Published As

Publication number Publication date
US20040169011A1 (en) 2004-09-02
TWI244110B (en) 2005-11-21
TW200416802A (en) 2004-09-01
EP1441387A2 (en) 2004-07-28
EP1441387A3 (en) 2006-04-05

Similar Documents

Publication Publication Date Title
US6200878B1 (en) SOI substrate processing method
KR100362311B1 (ko) 반도체물품의에칭방법과장치및이것을사용한반도체물품의제조방법
KR100347824B1 (ko) 웨이퍼 처리장치, 웨이퍼 처리방법 및 반도체기체의제조방법
KR100415513B1 (ko) 양극화성방법 및 양극화성장치와 반도체기판의 제조방법
KR100385255B1 (ko) 다공질체의 세정방법 및 다공질체, 비다공질막 및 접합기판의 제작방법
KR100236689B1 (ko) Soi기판의 제조방법
EP1993123A2 (en) Method and apparatus for heat-treating an SOI substrate and method of preparing an SOI substrate by using the same
KR19990072744A (ko) 복합부재,그분리방법및그를이용한반도체기체의제조방법
US6767840B1 (en) Wafer processing apparatus, wafer processing method, and semiconductor substrate fabrication method
US6417069B1 (en) Substrate processing method and manufacturing method, and anodizing apparatus
JP3031904B2 (ja) 複合部材とその分離方法、及びそれを利用した半導体基体の製造方法
JP2004228150A (ja) エッチング方法
JP3831878B2 (ja) ウェハ処理装置
JP3831877B2 (ja) 半導体基体の製造方法
JP4598413B2 (ja) 貼り合わせウエーハの製造方法及び貼り合わせウエーハの酸化膜除去用治具
JP4272796B2 (ja) 基板の処理方法
EP4476761B1 (en) Method for stripping and cleaning semiconductor structures
JP3320379B2 (ja) 貼り合わせ基板の作製方法
JP2000133558A (ja) 半導体基体の作製方法およびそれにより作製された基体
JP2007184626A (ja) Ｓｏｉ基板の熱処理方法及び作製方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060404