JP2004007997A - 直流−直流変換制御回路および直流−直流変換装置 - Google Patents

Abstract

【課題】ＰＷＭ制御方式の直流−直流変換制御回路および直流−直流変換装置に関し，電源切断時の出力電圧立ち下がり特性が負荷に依存しないようにすることを目的とする。
【解決手段】同期整流方式の直流−直流変換（ＤＣ−ＤＣ）制御回路２０において，電圧制御用の誤差増幅器２１は，直流−直流変換結果の出力電圧から得られる入力信号と，複数の基準電圧の低電位側の入力信号との誤差を増幅し，この出力に基づいてパルス幅変調による電圧制御を行う。また，負荷容量放電制御回路２７は，ＤＣ−ＤＣ停止時に同期整流用トランジスタＴｒ₂₂を強制的にＯＮさせることにより，直流−直流変換結果の出力電圧を強制的に零ボルトにする。
【選択図】図２

Description

　本発明は，各種電子機器などの電源として用いられる直流−直流変換制御回路および直流−直流変換装置に関する。

　いわゆるノートパソコン等の携帯型電子機器においては，装置用の電源として電池が搭載されているが，一般的に電池の電圧は放電が進むに従って低下していくため，電子機器内部で使用する電圧を一定に保つために直流−直流変換（以下，ＤＣ−ＤＣという）装置により電池出力の定電圧化を計っている。

　また，電子機器内で使用する電圧は通常１種類ではなく複数の電圧が必要とされており，装置が必要とする電圧の種類と同数のＤＣ−ＤＣ装置が用意されている。

　ところで，電子機器内の電源として複数の電源を使用している場合，各電源の投入・切断のシーケンスを考慮しないと，半導体デバイスがラッチアップを起こして焼損することがある。電源間の投入・切断シーケンスを制御するには，通常はシーケンス制御のための論理回路を必要とするため，回路規模も大きく複雑な制御回路を必要とする。

　本発明は，電源の投入・切断のシーケンスを実現するに当って，特別な回路を必要とせずに簡単にシーケンス制御を実現することを可能としたものである。

　図１８は，一般的なノートパソコン等における降圧型ＤＣ−ＤＣ装置の回路図である。図１８（Ａ）において，ＤＣ−ＤＣ制御回路３０へ入力されるＯＮ信号は，ＤＣ−ＤＣの動作の開始・停止を指示するための制御信号であり，ＯＮ信号がＨｉｇｈ状態のときＤＣ−ＤＣは動作し，Ｌｏｗ状態のとき停止する。

　Ｔｒ₃₁は，スイッチング用のメイン・トランジスタであり，ＤＣ−ＤＣ制御回路３０によりＯＮ／ＯＦＦの制御が行われる。Ｌ₃₁は，電圧を変換するためのチョークコイルであり，Ｄ₃₁は，メイン・トランジスタＴｒ₃₁がＯＦＦである期間にチョークコイルＬ₃₁に蓄えられたエネルギーを放出するためのフライホィール・ダイオードである。Ｃ₃₁は，出力の平滑用コンデンサである。Ｃ₃₂は，ＤＣ−ＤＣの動作開始時に，入力Ｖｉから突入電流が流れるのを防止するソフトスタート制御用のコンデンサである。

　図１８（Ｂ）は，図１８（Ａ）に示すＰＷＭ制御方式のＤＣ−ＤＣ制御回路３０の詳細を示す図である。

　電源部３５は，外部からのＯＮ信号に従って，この制御回路全体の電源の供給のＯＮ／ＯＦＦを制御することで，制御回路全体のＯＮ／ＯＦＦ制御，言い換えれば，ＤＣ−ＤＣのＯＮ／ＯＦＦの制御を行う。

　Ｒ₃₁／Ｒ₃₂は，ＤＣ−ＤＣの出力電圧Ｖｏ₁ を分圧するための電圧分割抵抗であり，Ｖｏ₁ の電圧が規格値のとき分割結果が基準電圧ｅ₁ と同じになるように設定される。抵抗Ｒ₃₁／Ｒ₃₂により分割された電圧は，誤差増幅器３１の反転入力として加えられる。誤差増幅器３１は，ＤＣ−ＤＣの出力電圧Ｖｏ₁ と基準電圧ｅ₃₁との差を増幅するための増幅器である。

　ＰＷＭ比較器３３は，１つの反転入力と２つの非反転入力を持つ電圧比較器で，誤差増幅器３１からの入力電圧に応じて出力パルス幅のＯＮ時間を制御する電圧パルス幅変換器である。三角波発振器３２からの三角波の電圧を，誤差増幅器３１からの出力電圧とＳＳ端子に接続されるコンデンサＣ₃₂に印加される電圧と比較し，三角波の電圧が前記２つの入力電圧のいずれよりも低い期間のときＯＮ状態となり，ドライブ回路３４をＯＮさせ，これにより出力用のメイン・トランジスタＴｒ₃₁をＯＮさせる。

　ドライブ回路３４は，メイン・トランジスタＴｒ₃₁を駆動するための回路であり，ＰＷＭ比較器３３の出力がＯＮである期間，メイン・トランジスタＴｒ₃₁をドライブしてＯＮさせる。

　三角波発振器３２は，誤差増幅器３１の出力電圧をＰＷＭ比較器３３でパルス幅に変換するための変換用三角波を一定の周波数で発振させるための発振器である。

　ＦＥＴ₃₁は，ＤＣ−ＤＣ停止時にソフトスタート用コンデンサＣ₃₂の電荷を放電させて，その電位を零ボルト（０Ｖ）に設定するためのクイック・スタート用スイッチ回路である。定電流回路ｉ₃₁は，スイッチ回路ＦＥＴ₃₁がＯＦＦ時にソフトスタート用コンデンサＣ₃₂を充電して，一定の時間でコンデンサＣ₃₂の電位を上昇させるための充電回路である。

　図１８において，ダイオードＤ₃₁は，メイン・トランジスタＴｒ₃₁がＯＦＦの間，チョークコイルＬ₃₁の電流経路を形成している。メイン・トランジスタＴｒ₃₁は出力を一定電圧に保つように周波数によって（ＰＷＭ制御によって）コントロールされ，スイッチング動作を行っている。メイン・トランジスタＴｒ₃₁がＯＮしている間，スイッチング素子は飽和状態となり，ＯＦＦしている間は遮断状態となる。

　メイン・トランジスタＴｒ₃₁が導通している間，入力電圧ＶｉはＬ₃₁／Ｃ₃₁回路に供給され，メイン・トランジスタＴｒ₃₁がＯＦＦされると，チョークコイル（インダクタンス）Ｌ₃₁に蓄えられたエネルギーは，ダイオードＤ₃₁を通して負荷に供給される。そして，平滑用コンデンサＣ₃₁は入力を平滑して出力電圧を供給する。

　ここで，メイン・トランジスタＴｒ₃₁がＯＮの時間をＴ_ON，ＯＦＦの時間をＴ_OFF とすると，出力電圧Ｖｏ₁ は次式で与えられる。

　Ｖｏ₁ ＝｛Ｔ_ON／（Ｔ_ON＋Ｔ_OFF ）｝×Ｖｉ＝（Ｔ_ON／Ｔ）×Ｖｉ
　また，チョークコイルＬ₃₁に流れる電流は，メイン・トランジスタＴｒ₃₁がＯＮの間は入力より出力に流れ，ＯＦＦの間は，ダイオードＤ₃₁を通して供給される。従って，平均入力電流Ｉinは，出力電流Ｉo とメイン・トランジスタＴｒ₃₁のデューティとの積に等しく，以下の式であらわされる。

　　Ｉin＝（Ｔ_ON／Ｔ）×Ｉｏ
　上式より，入力電圧の変動はデューティサイクルをコントロールすることにより補償できる。同様に負荷の変動によりＶｏ₁ が変動を受けるときは，Ｖｏ₁ の電圧をセンスしてデューティサイクルをコントロールすれば，Ｖｏ₁ を一定に補償することが可能である。

　図１９は，図１８（Ｂ）に示すＤＣ−ＤＣ制御回路３０の動作を説明するためのタイムチャートである。

　説明を簡単にするために，最初に，図１８（Ｂ）に示す回路においてソフトスタート用コンデンサＣ₃₂がないものとして動作を説明する。

　抵抗Ｒ₃₁，Ｒ₃₂により出力電圧Ｖｏ₁ を測定して，その電圧を誤差増幅器３１により増幅し，ＰＷＭ比較器３３へと入力する。ＰＷＭ比較器３３には，三角波発振器３２より三角波が加えられており，誤差増幅器３１の出力電圧が大きくなるとＰＷＭ比較器３３の出力パルス幅が大きくなる。一方，誤差増幅器３１の出力電圧が小さくなると，ＰＷＭ比較器３３の出力パルス幅も小さくなる。従って，Ｖｏ₁ の電位が低くなると基準電圧との差が大きくなり誤差増幅器３１の出力電圧が高くなるため，ＰＷＭ比較器３３の出力パルス幅が広くなり，Ｔ_ONタイムが長くなる。Ｖｏ₁ の電位が高くなると基準電圧との差が小さくなり，誤差増幅器３１の出力電圧が低くなるためＰＷＭ比較器３３の出力パルス幅は狭くなり，Ｔ_ONタイムが短くなる。

　これにより上式に示す通り，出力電圧が制御される。

　このように，ＰＷＭ制御方式のＤＣ−ＤＣ装置では，スイッチング用メイン・トランジスタＴｒ₃₁のＯＮ／ＯＦＦ比（Ｔ_ONとＴ_OFF の比）を制御することにより，出力電圧を制御することが可能となる。

　ところで，ＤＣ−ＤＣ起動時には出力電圧Ｖｏ₁ は０Ｖであるため，入力電圧Ｖｉと出力電圧Ｖｏ₁ との差が最大となり，誤差増幅器３１の出力電圧も最大となる。誤差増幅器３１の出力電圧が最大となるため，ＰＷＭ比較器３３の出力パルス幅も最大となり，メイン・トランジスタＴｒ₃₁のＯＮ時間が最大となる。

　また，チョークコイルＬ₃₁に流れる最大電流Ｉ_PEAKは，チョークコイルＬ₃₁のインダクタンスと入力電圧Ｖｉと出力電圧Ｖｏ₁ ，および，メイン・スイッチング・トランジスタのＯＮ時間Ｔ_ONにより決まり，以下のようになる。

　　Ｉ_PEAK＝｛（Ｖｉ−Ｖｏ₁ ）／Ｌ｝×Ｔ_ON
　　　　　　　　　　　　　（Ｌ：チョークコイルのインダクタンス）
　上式より，ＤＣ−ＤＣ起動時は出力電圧Ｖｏ₁ が０Ｖであるため，チョークコイルＬ₃₁に印加される電圧が最大となると共に，メイン・トランジスタＴｒ₃₁のＯＮ時間Ｔ_ONも最大となるため，チョークコイルＬ₃₁やメイン・トランジスタＴｒ₃₁に過大な突入電流が発生することが判る。

　これを防止するには，ＤＣ−ＤＣ起動時に一時的にＴ_ONタイムを短くするような制御方法があり，これをソフトスタートと呼ぶ。

　図１８（Ｂ）に示すように，コンデンサＣ₃₂を追加することによりＤＣ−ＤＣの起動時には，ＰＷＭ比較器３３に入力される複数の非反転入力のうち，１個の入力電圧を下げることで強制的にＴ_ONタイムを短くして突入電流を防止する。

　ＰＷＭ比較器３３は，三角波発振器３２の出力電圧値と，誤差増幅器３１の出力電圧値と，ソフトスタート用コンデンサＣ₃₂の両端の電圧とを比較し，三角波発振器３２の出力電圧値が，誤差増幅器３１の出力電圧値とソフトスタート用コンデンサＣ₃₂の両端の電圧値のいずれよりも低いときのみ，パルスを出力してスイッチング用のメイン・トランジスタＴｒ₃₁をＯＮさせる。ＤＣ−ＤＣ起動時，誤差増幅器３１の出力電圧値は最大であるが，ソフトスタート用コンデンサＣ₃₂の両端の電圧値は概ね０Ｖに近いため，ＰＷＭ比較器３３の出力パルス幅は，ソフトスタート用コンデンサＣ₃₂の両端の電圧値で制御され，誤差増幅器３１の出力電圧値に制御されない。その結果，ＰＷＭ比較器３３の出力パルス幅は，非常に短くなる。

　上式で示したように，ＤＣ−ＤＣの出力電圧が低くても，メイン・トランジスタＴｒ₃₁のＯＮ時間Ｔ_ONタイムが短くなることで，チョークコイルＬ₃₁に流入する電流値を制限することができる。ソフトスタート用コンデンサＣ₃₂の両端の電圧は，定電流回路ｉ₃₁により充電されるため，ＰＷＭ比較器３３の出力パルス幅はソフトスタート用コンデンサＣ₃₂の両端の電圧値の上昇に従って徐々に広がるが，ＤＣ−ＤＣの出力電圧も徐々に上昇しているため，チョークコイルＬ₃₁に流入する電流値が大きくなることはない。

　そして，一定時間後にソフトスタート用コンデンサＣ₃₂の両端の電圧値が誤差増幅器３１の出力電圧以上になると，以後は誤差増幅器３１の出力電圧により決まるパルス幅でＤＣ−ＤＣは制御される。

　このように，コンデンサＣ₃₂の充電時定数に合わせて徐々にＴ_ONタイムを長くしていくことで，突入電流を制御することができる。図１９は，以上の各回路の出力波形の例を示している。

　以上述べたように，ＰＷＭ比較器３３の入力として，誤差増幅器３１以外にもう一つの電圧を入力して，ＰＷＭ比較器３３の出力であるパルスの幅を強制的に狭くすることで，ＤＣ−ＤＣ起動時の突入電流を防止することができる。

　次に，ＤＣ−ＤＣ起動時の出力電圧の立ち上がり特性と負荷の関係について説明する。

前述したように，メイン・トランジスタＴｒ₃₁のＯＮ時間Ｔ_ONは，ＰＷＭ比較器３３に入力される２つの非反転入力である誤差増幅器３１の出力電圧とソフトスタート用コンデンサＣ₃₂の電圧のうち，電圧の低い方の入力により決まる。

　図２０は，ＰＷＭ比較器３３の入力波形の例を示す図であり，この図における（Ａ），（Ｂ）は，誤差増幅器３１の出力電圧，ソフトスタート用コンデンサＣ₃₂の電圧，三角波発振器３２の出力電圧との負荷に応じたタイミング関係を示している。

　ＤＣ−ＤＣ装置を起動した瞬間ｔ₀ は，誤差増幅器３１の出力電圧は最大であるのに対し，ソフトスタート用コンデンサＣ₃₂の電圧は０Ｖであるため，ソフトスタート用コンデンサＣ₃₂の電圧値によってのみ，メイン・トランジスタＴｒ₃₁のＯＮ時間Ｔ_ONが決まる。

　しかし，時間の経過と共にソフトスタート用コンデンサＣ₃₂の電圧値は，コンデンサＣ₃₂の容量値で決まる傾きで徐々に上昇していく。一方，誤差増幅器３１の出力電圧もＤＣ−ＤＣの動作に伴ってＤＣ−ＤＣの出力電圧値が上昇するため，徐々に低下していく。このため，ある時間経過後にはソフトスタート用コンデンサＣ₃₂の電圧値が誤差増幅器３１の出力電圧値を越える。

　ソフトスタート用コンデンサＣ₃₂の電圧値が誤差増幅器３１の出力電圧値を越えた時間以降，メイン・トランジスタＴｒ₃₁のＯＮ時間Ｔ_ONは誤差増幅器３１の出力電圧によって制御されることとなる。

　前述したように，ＤＣ−ＤＣの出力電圧は，
　Ｖｏ₁ ＝｛Ｔ_ON／（Ｔ_ON＋Ｔ_OFF ）｝×Ｖｉ＝（Ｔ_ON／Ｔ）×Ｖｉ
で制御されるため，ソフトスタート用コンデンサＣ₃₂の電圧値と誤差増幅器３１の出力電圧値がクロスした時間が，ＤＣ−ＤＣの出力電圧が定格値に達した時間となる。

　このクロス・ポイントの時刻以前には，ＤＣ−ＤＣの出力電圧に関係なくソフトスタート用コンデンサＣ₃₂の電圧値のみで，スイッチング用メイン・トランジスタＴｒ₃₁のＯＮ時間が制御されるため，ＤＣ−ＤＣの出力側に供給される電流値は略一定である。従って，ＤＣ−ＤＣの負荷が軽いときは，ＤＣ−ＤＣの出力電圧値Ｖｏ₁ は短時間ｔ₁ で上昇しようとするが，ＤＣ−ＤＣの負荷が重いときには，ＤＣ−ＤＣの出力電圧値Ｖｏ₁ が上昇するのにｔ₁ より遅い時刻のｔ₂ まで時間がかかる。誤差増幅器３１の出力電圧は基準電圧値ｅ₁ とＤＣ−ＤＣの出力電圧値の差を増幅しているため，クロス・ポイント時刻以前の時間におけるある時間ｔ_x での誤差増幅器３１の電圧値を比較すると，ＤＣ−ＤＣの負荷が軽いほど誤差増幅器３１の出力電圧値は低いところにあり，ＤＣ−ＤＣの負荷が重いほど誤差増幅器３１の出力電圧値は高いところにある。

　言い換えれば，ＤＣ−ＤＣの負荷が軽いほどクロス・ポイントの時間が早く，ＤＣ−ＤＣの負荷が重いほどクロス・ポイントの時間が遅くなる。これは，クロス・ポイントの時間がＤＣ−ＤＣの出力電圧が定格値に達する時間であるため，ＤＣ−ＤＣの立ち上がり特性は，ＤＣ−ＤＣの負荷の軽重によって異なり，負荷が軽いほど早く，負荷が重いほど遅くなることを意味している。

　以上のことを図２１に従って説明すると，時間Ｔ₀ にＯＮ信号がＨｉｇｈになるとＤＣ−ＤＣの電源が投入される。ここで，ＤＣ−ＤＣの負荷が軽いと仮定すると，ＤＣ−ＤＣの出力電圧が徐々に上昇し，時間Ｔ₁ に規定の電圧値Ｖｏ₁ に達する。

　しかし，ＤＣ−ＤＣの負荷が重いと仮定すると，ＤＣ−ＤＣの出力電圧が徐々に上昇するが，負荷が重いため時間Ｔ₁ にはまだ規定の電圧値Ｖｏ₁ に達せず，ＤＣ−ＤＣの出力電圧が規定の出力電圧Ｖｏ₁ に達するのに時間Ｔ₂ までかかることになる。

　次に，ＤＣ−ＤＣを停止させたときの出力電圧の状況について，図２２に従って説明する。

　ＤＣ−ＤＣを停止させたときの出力電圧の状況は，ＤＣ−ＤＣの負荷容量である平滑コンデンサＣ₃₁に蓄えられた電荷が負荷によって放電される時間により決まる。この様子を図２２で説明すると，時間Ｔ₀ にＯＮ信号がＨｉｇｈからＬｏｗになると，ＤＣ−ＤＣの電源が切断される。ここで，ＤＣ−ＤＣの負荷が重いと仮定すると，ＤＣ−ＤＣの出力電圧が徐々に低下し，時間Ｔ₁ に全ての電荷が放電され０Ｖに達する。

　しかし，ＤＣ−ＤＣの負荷が軽いと仮定すると，ＤＣ−ＤＣの出力電圧が徐々に低下するが，負荷が軽いため時間Ｔ₁ にはまだ全ての電荷が放電されない。このため出力電圧は０Ｖに達せず，ＤＣ−ＤＣの出力電圧が０Ｖに達するのにＴ₁ より遅いＴ₂ の時間までかかることになる。

　以上説明したように，従来方式ではＤＣ−ＤＣの負荷が重いときは，ＰＷＭ比較器３１に接続されるソフトスタート用コンデンサＣ₃₂にチャージされる電圧に比例して，ＤＣ−ＤＣの出力電圧が上昇していくため，このコンデンサＣ₃₂の容量で決まる時定数に依存した立ち上がり特性となるが，ＤＣ−ＤＣの負荷が軽い場合にはソフトスタート用コンデンサＣ₃₂で決まる時定数より短い時間でＤＣ−ＤＣの出力電圧が上昇していくこととなる。

　従って，従来のソフトスタート制御用の回路は，ＤＣ−ＤＣへの突入電流を防止するための回路であり，ＤＣ−ＤＣ出力電圧の立ち上がり特性を制御する機能は持っていなかったと言える。

　ところで，電子機器内の電源として複数の電源を使用している場合，各電源の投入，切断のシーケンスを考慮しないと，半導体デバイスがラッチアップを起こして焼損することがある。前述したように，電源投入時のＤＣ−ＤＣの出力電圧の立ち上がり特性はＤＣ−ＤＣの負荷に依存しており，ソフトスタート制御用のコンデンサの容量等で立ち上がり特性を制御することは不可能であることを示した。

　従って，複数の電源間で投入シーケンスを制御するには，シーケンス制御のための論理回路を必要とする。

　図２３は，２個の電源，ＤＣ／ＤＣ−１０とＤＣ／ＤＣ−２０との間で投入シーケンスを制御する場合の回路例を示した図である。また，図２４は，図２３の回路構成における出力電圧の立ち上がり特性を説明する図である。

　ここで，ＤＣ／ＤＣ−１０およびＤＣ／ＤＣ−２０は，図１８で説明したものと同じものであるので，この部分についての説明は省略し，ＤＣ／ＤＣ−１０およびＤＣ／ＤＣ−２０の電源投入シーケンスを制御している部分についてのみ説明する。

　図２３において，ＩＣ₃₁₁ はＤＣ／ＤＣ−１０の出力電圧Ｖｏ₁ と基準電圧ｅ₃₁₁ を比較するための電圧比較器であり，ＤＣ／ＤＣ−１０の出力電圧Ｖｏ₁ が基準電圧ｅ₃₁₁ よりも高いときＨｉｇｈレベルを出力し，そうでないときはＬｏｗレベルを出力する。同様にＩＣ₃₁₂ もＤＣ／ＤＣ−２０の出力電圧Ｖｏ₂ と基準電圧ｅ₃₁₂ を比較するための電圧比較器であり，ＤＣ／ＤＣ−２０の出力電圧Ｖｏ₂ が基準電圧ｅ₃₁₂ よりも高いときＨｉｇｈレベルを出力し，そうでないときはＬｏｗレベルを出力する。

　ＯＲ₁₁はＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号と電圧比較器ＩＣ₃₁₂ のいずれかの信号がＨｉｇｈであるとき，ＤＣ／ＤＣ−１０にＨｉｇｈ信号を送出してＤＣ／ＤＣ−１０の動作を開始させるためのオア回路である。ＡＮＤ₁₂はＤＣ−ＤＣのＯＮ信号とＩＣ₃₁₁ の両方の信号がＨｉｇｈであるとき，ＤＣ／ＤＣ−２０にＨｉｇｈ信号を送出してＤＣ／ＤＣ−２０の動作を開始させるためのアンド回路である。

　ＤＣ−ＤＣのＯＮ信号がＬｏｗ状態のとき，ＤＣ／ＤＣ−１０およびＤＣ／ＤＣ−２０の両方は停止しているため，電圧比較器ＩＣ₃₁₁ およびＩＣ₃₁₂ はＬｏｗを出力している。

　ＤＣ−ＤＣのＯＮ信号がＨｉｇｈ状態となりＤＣ−ＤＣの電源投入が指示されると，オア回路ＯＲ₁₁は，電圧比較器ＩＣ₃₁₂ の出力レベルに依存せずにＤＣ／ＤＣ−１０に対してＨｉｇｈ信号を送出し，ＤＣ／ＤＣ−１０の動作を開始させる。一方，アンド回路ＡＮＤ₁₂は電圧比較器ＩＣ₃₁₁ の出力がＬｏｗレベルのため，ＤＣ／ＤＣ−２０に対してＬｏｗレベルを出力し続ける。そのため，ＤＣ／ＤＣ−２０は停止状態のままにいる。この結果，ＤＣ／ＤＣ−１０のほうだけに電源が投入されることとなる。

　ＤＣ／ＤＣ−１０の電源投入シーケンスが終了して，Ｖｏ₁ が基準電圧ｅ₃₁₁ の電圧値以上の値となると，電圧比較器ＩＣ₃₁₁ はＨｉｇｈレベルを出力する。電圧比較器ＩＣ₃₁₁ の出力がＨｉｇｈレベルとなると，アンド回路ＡＮＤ₁₂の出力もＨｉｇｈレベルを出力することとなり，ＤＣ／ＤＣ−２０の動作を開始させる。

　ＤＣ／ＤＣ−２０の電源投入シーケンスが終了して，Ｖｏ₂ が基準電圧ｅ₃₁₂ の電圧値以上の値となると，電圧比較器ＩＣ₃₁₂ はＨｉｇｈレベルを出力する。オア回路ＯＲ₁₁はＤＣ−ＤＣのＯＮ信号と電圧比較器ＩＣ₃₁₂ のいずれかの信号がＨｉｇｈレベルのとき，ＤＣ／ＤＣ−１０に対してＨｉｇｈ信号を送出するため，引続きＨｉｇｈレベル信号を出力し続ける。従って，以後ＤＣ−ＤＣのＯＮ信号がＨｉｇｈ状態のとき，ＤＣ／ＤＣ−１０およびＤＣ／ＤＣ−２０の両方は動作を継続する。このため，電圧比較器ＩＣ₃₁₁ およびＩＣ₃₁₂ はＨｉｇｈを出力し続ける。

　次に，上記状態においてＤＣ−ＤＣのＯＮ信号がＬｏｗ状態となり，ＤＣ−ＤＣの電源切断が指示されると，アンド回路ＡＮＤ₁₂は，ＤＣ／ＤＣ−２０に対してＬｏｗ信号を出力することとなり，ＤＣ／ＤＣ−２０に対して停止を指示する。一方，オア回路ＯＲ₁₁は，ＤＣ−ＤＣのＯＮ信号がＬｏｗ状態となっても，電圧比較器ＩＣ₃₁₂ の信号がＨｉｇｈレベルを送出している間はＤＣ／ＤＣ−１０に対してＨｉｇｈ信号を出力し続けることとなり，ＤＣ／ＤＣ−１０を動作状態に維持する。その結果，ＤＣ／ＤＣ−２０のほうだけ電源が切断されることとなる。

　ＤＣ／ＤＣ−２０の電源切断シーケンスが終了して，Ｖｏ₂ が基準電圧ｅ₃₁₂ の電圧値以下の値となると，電圧比較器ＩＣ₃₁₂ はＬｏｗレベルを出力する。電圧比較器ＩＣ₃₁₂ の出力がＬｏｗレベルになると，オア回路ＯＲ₁₁も初めてＬｏｗレベルを出力することとなり，ＤＣ／ＤＣ−１０の動作を停止させる。ＤＣ／ＤＣ−１０の電源切断シーケンスが終了して，Ｖｏ₁ が基準電圧ｅ₃₁₁ の電圧値以下の値となると，電圧比較器ＩＣ₃₁₁ はＬｏｗレベルを出力する。アンド回路ＡＮＤ₁₂は，ＤＣ−ＤＣのＯＮ信号と電圧比較器ＩＣ₃₁₂ のいずれかの信号がＬｏｗレベルのときＤＣ／ＤＣ−２０に対してＬｏｗ信号を送出するため，引続きＬｏｗレベル信号を出力し続ける。従って，以後ＤＣ−ＤＣのＯＮ信号がＬｏｗ状態のとき，ＤＣ／ＤＣ−１０およびＤＣ／ＤＣ−２０の両方は停止している。このため，電圧比較器ＩＣ₃₁₁ およびＩＣ₃₁₂ の出力は，Ｌｏｗ状態のままとなる。

　以上のことを図２４を参照して説明すると，時間Ｔ₀ にＯＮ信号がＨｉｇｈになると，ＤＣ／ＤＣ−１０の電源が投入され出力電圧が徐々に上昇し，時間Ｔ₁ に規定の電圧値Ｖｏ₁ に達する。ＤＣ／ＤＣ−１０の出力電圧が規定値に達するまでは，アンド回路ＡＮＤ₁₂によりＤＣ／ＤＣ−２０の電源の投入は抑止される。

　ＤＣ／ＤＣ−１０の電圧が時間Ｔ₁ に規定の電圧値Ｖｏ₁ に達すると，アンド回路ＡＮＤ₁₂によりＤＣ／ＤＣ−２０の電源投入が許可され，ＤＣ／ＤＣ−２０の出力電圧が徐々に上昇し，時間Ｔ₂ に規定の電圧値Ｖｏ₂ に達する。これにより，ＤＣ／ＤＣ−１０とＤＣ／ＤＣ−２０の電源投入時の出力電圧の順序制御が行われる。

　電源停止時には，時間Ｔ₃ にＯＮ信号がＬｏｗになるとアンド回路ＡＮＤ₁₂によりＤＣ／ＤＣ−２０の電源切断が指示され，出力電圧が徐々に下降し，時間Ｔ₄ に０Ｖになる。この間，ＤＣ／ＤＣ−１０の電源切断は，ＤＣ／ＤＣ−２０の出力電圧が０Ｖになるまでは，オア回路ＯＲ₁₁により抑止される。

　ＤＣ／ＤＣ−２０の電圧が時間Ｔ₄ に０Ｖになると，オア回路ＯＲ₁₁によりＤＣ／ＤＣ−１０の電源切断が許可され，出力電圧が徐々に下降して時間Ｔ₅ に０Ｖになる。これにより，ＤＣ／ＤＣ−１０とＤＣ／ＤＣ−２０の電源切断時の順序制御が行われる。

　以上説明したように，ＤＣ／ＤＣ−１０とＤＣ／ＤＣ−２０のＯＮ／ＯＦＦ制御回路部に，図２３に示すような外部論理回路を接続することで，電源投入時には，最初にＤＣ／ＤＣ−１０，次にＤＣ／ＤＣ−２０の順で電源を投入し，電源切断時には，最初にＤＣ／ＤＣ−２０，次にＤＣ／ＤＣ−１０の順で切断することができる。

　しかし，図２３に示す回路のように電源投入シーケンスを制御するための専用のロジック回路として，ＡＮＤ₁₂／ＯＲ₁₁／ＩＣ₃₁₁ ／ＩＣ₃₁₂ ／ｅ₃₁₁ ／ｅ₃₁₂ を必要とし，また，ここには図示してないがこれらのロジック回路用の別の電源を必要とし，ＤＣ／ＤＣ−１０とＤＣ／ＤＣ−２０だけでは相互の電源投入シーケンスを制御することが不可能な構成になっている。

　図２５は，２個の電源，ＤＣ／ＤＣ−３０とＤＣ／ＤＣ−４０の両方を同時に投入する場合の回路例を示した図である。図２６は，図２５の回路構成における出力電圧の立ち上がり特性を説明する図である。

　ここでＤＣ／ＤＣ−３０およびＤＣ／ＤＣ−４０は，図１８で説明したものと同じものであるので，この部分についての説明は省略する。

　図２５では，ＤＣ／ＤＣ−３０とＤＣ／ＤＣ−４０の両方の電源を同時に投入するために，ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＤＣ／ＤＣ−３０とＤＣ／ＤＣ−４０の両方に共通に接続される。

　ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＬｏｗ状態のとき，ＤＣ／ＤＣ−３０とＤＣ／ＤＣ−４０の両方は停止状態である。ＤＣ−ＤＣのＯＮ信号がＬｏｗ状態からＨｉｇｈ状態に変化すると，ＤＣ／ＤＣ−３０およびＤＣ／ＤＣ−４０は，同時に電源投入シーケンスに入る。しかし，既に図１８ないし図２０で説明したように，ＤＣ／ＤＣ−３０の出力電圧Ｖｏ₁ およびＤＣ／ＤＣ−４０の出力電圧Ｖｏ₂ の立ち上がり特性は，各々の負荷に依存しており，同時に立ち上がる保証はない。

　上記のことを図２６で説明する。時間Ｔ₀ にＯＮ信号がＨｉｇｈになるとＤＣ／ＤＣ−３０およびＤＣ／ＤＣ−４０の両方の電源が投入される。ここで，ＤＣ／ＤＣ−３０側の負荷が重く，ＤＣ／ＤＣ−４０側の負荷が軽いと仮定すると，ＤＣ／ＤＣ−４０の出力電圧が徐々に上昇し，時間Ｔ₁ に規定の電圧値Ｖｏ₂ に達する。しかし，ＤＣ／ＤＣ−４０側の負荷は重いため時間Ｔ₁ にはまだ規定の電圧値Ｖｏ₁ に達せず，ＤＣ／ＤＣ−３０が規定の出力電圧Ｖｏ₁ に達するのは時間Ｔ₂ である。

　以上説明したように，複数のＤＣ−ＤＣを同時に電源投入する場合，従来方式では，各々のＤＣ−ＤＣの出力電圧の立ち上がり特性は，各々のＤＣ−ＤＣに接続されている負荷の軽重に依存する。このため，その立ち上がり特性を制御することが不可能であり，複数電源で動作するシステムにおいては，半導体デバイスのラッチアップによる焼損の危険性があった。また，ＤＣ−ＤＣ停止時にも同様の危険性があった。

　電子機器内の電源として複数の電源を使用している場合，各電源の投入・切断のシーケンスを考慮しないと，半導体デバイスがラッチアップを起こして焼損することがある。電源間の投入・切断シーケンスを制御する場合，従来方式では，シーケンス制御のための論理回路が必要になるため，回路規模も大きく複雑な制御回路が必要になるという問題があった。

　本発明は，電源の投入・切断のシーケンスを実現するに当って，特別な回路を必要とせずに，簡単にシーケンス制御を実現できるようにする手段を提供することを目的とする。

　そこで，本発明においては上記問題点に鑑み，電子機器内の電源として複数の電源を使用している装置において，複数のＰＷＭ制御方式のＤＣ−ＤＣ装置間の電源の投入・切断のシーケンスを実現するにあたって，電圧制御用誤差増幅器に複数の基準電圧を入力可能とし，電源投入時の出力電圧立ち上がり特性が負荷に依存しないようにしたことを最も主要な特徴とする。

　すなわち，本発明は，ＰＷＭ制御方式のＤＣ−ＤＣ制御回路において，ソフトスタート用コンデンサ回路の接続方式を工夫することで，ＤＣ−ＤＣの負荷に依存せずに出力電圧の立ち上がり特性を制御できるようにしたものである。

　従来のソフトスタート制御方式では，最大負荷を想定してしか設計できないため，負荷が軽い場合には出力電圧の立ち上がりが早くなり，そのため，ソフトスタート制御方式だけでＤＣ−ＤＣの出力電圧の立ち上がりシーケンスを制御することは難しかった。しかし，本発明によれば，複数の電圧を生成するＰＷＭ制御方式のＤＣ−ＤＣにおいて，ソフトスタート用コンデンサ回路の定数変更だけで，ＤＣ−ＤＣの負荷に依存せず電源投入時の投入シーケンスを制御することが可能となる。

　また，ＤＣ−ＤＣの停止時に，負荷容量と負荷の軽重により出力電圧が零ボルト（０Ｖ）になるまでには時間差がある。このときも電源のシーケンスが守られていないと半導体デバイスがラッチアップを起こしてしまう。全ての電荷が放電しデバイスのラッチアップ状態が解除される前に次の電源投入シーケンスが始まると，ラッチアップによるデバイスの焼損が発生する危険がある。

　そこで，本発明は，ＤＣ−ＤＣ停止時に同期整流用トランジスタ（ＦＥＴ）を強制的にＯＮ状態として，負荷容量を放電させることにより複数の電源間でＯＦＦタイムが異なる問題を回避する。

　図１および図２は，本発明の原理説明図である。

　図１において，１０はパルス幅変調（ＰＷＭ）制御方式による直流−直流変換の制御を行う直流−直流変換（ＤＣ−ＤＣ）制御回路，１１は電圧制御用の誤差増幅器，１２は三角波を発振する三角波発振器，１３は誤差増幅器１１と三角波発振器１２の出力電圧を比較するパルス幅変調制御のためのＰＷＭ比較器，１４はスイッチング用のメイン・トランジスタを駆動するドライブ回路，１５はソフトスタート用コンデンサ，１６，１７は誤差増幅器１１に基準電圧を入力するための基準電圧回路，１８はＤＣ−ＤＣ停止時に強制的に負荷容量を放電させる負荷容量放電回路，ＤＳＣＨＧは負荷容量放電の有効／無効を制御する信号を表す。

　また，第２図において，２０は同期整流方式の直流−直流変換（ＤＣ−ＤＣ）制御回路，２１は電圧制御用の誤差増幅器，２２は三角波を発振する三角波発振器，２３は誤差増幅器２１と三角波発振器２２の出力電圧を比較するパルス幅変調制御のためのＰＷＭ比較器，２４はスイッチング用メイン・トランジスタＴｒ₂₁を駆動するドライブ回路，２５は同期整流制御回路，２６は同期整流用トランジスタＴｒ₂₂を駆動するドライブ回路，２７はＤＣ−ＤＣ停止時に負荷容量の放電の制御を行う負荷容量放電制御回路を表す。

　第１の発明は，直流−直流変換制御回路１０の誤差増幅器１１に，直流−直流変換結果の出力電圧から得られる電圧の信号を入力する第１の入力部１１１と，所定の基準電圧を加えるための第２の入力部１１２と，電源投入時にソフトスタート用信号として使用する基準電圧を加えるための第３の入力部１１３とを設け，第１の入力部１１１からの入力信号と第２の入力部１１２および第３の入力部１１３からの入力信号のうち低電位側の入力信号との誤差を増幅してＰＷＭ比較器１３に入力し，電圧制御を行うことを特徴とする。

　これにより，ＤＣ−ＤＣの電源投入時の立ち上がり特性を負荷の軽重に依存しないようにすることができる。

　第２の発明は，直流−直流変換制御回路１０を用いた直流−直流変換装置であって，誤差増幅器１１の第３の入力部１１３への基準電圧入力に基準電圧回路１６を介してソフトスタート用コンデンサ１５を接続し，第３の入力部１１３への基準電圧を定格電圧まで連続的に変化させるようにしたことを特徴とする。

　基準電圧を定格電圧まで連続的に変化させることにより，出力電圧のオーバー・シュート発生を抑止することができる。

　第３の発明は，複数の電源としての直流−直流変換を行う直流−直流変換装置において，直流−直流変換制御回路１０を複数備え，これらの各誤差増幅器１１の第３の入力部１１３への基準電圧入力にそれぞれソフトスタート用コンデンサ１５を接続し，これらの各ソフトスタート用コンデンサ１５間の容量値を変えることにより，複数の電源間の投入シーケンスを制御することを特徴とする。

　各ソフトスタート用コンデンサ１５の容量値を変えるだけで，電源投入シーケンス制御用の専用ロジック回路を用いることなく，簡単に電源投入シーケンスを制御することが可能になる。

　第４の発明は，図２に示すような同期整流用トランジスタＴｒ₂₂を備えた降圧型直流−直流変換装置において，ＤＣ−ＤＣ停止時に同期整流用トランジスタＴｒ₂₂を強制的にＯＮさせることにより，直流−直流変換結果の出力電圧を強制的に零ボルトにする負荷容量放電制御回路２７を設けたことを特徴とする。

　ＤＣ−ＤＣ停止時に同期整流用トランジスタＴｒ₂₂を強制的にＯＮさせることにより，同期整流方式の複数の電源間でＯＦＦタイムを同一にすることが可能になる。

　以上説明したように，本発明によれば，電源の投入・切断のシーケンスを実現するに当たって，特別な回路を必要とせずに簡単にシーケンス制御を実現することが可能となり，以下の効果がある。

　(1) ＰＷＭ制御方式のＤＣ−ＤＣ制御回路において，ソフトスタート用コンデンサ回路の接続方式を工夫することで，ＤＣ−ＤＣの負荷に依存せずに出力電圧の立ち上がり特性が制御できるようになる。従来のソフトスタート制御方式では，最大負荷を想定してしか設計できないため，負荷が軽い場合には出力電圧の立ち上がりが早くなる。このため，ソフトスタート制御方式だけでＤＣ−ＤＣの出力電圧の立ち上げシーケンスを制御することは難しかった。しかし，本方式を用いることにより，複数の電圧を生成するＰＷＭ制御方式のＤＣ−ＤＣにおいて，ソフトスタート用コンデンサ回路の定数変更だけで，ＤＣ−ＤＣの負荷に依存せず電源投入時の投入シーケンスを制御することができる。

　(2) ＤＣ−ＤＣの停止時に，負荷容量と負荷の軽重により出力電圧が零ボルトになるまでには時間差がある。このときも電源のシーケンスが守られていないと半導体デバイスがラッチアップを起こしてしまう。全ての電荷が放電しデバイスのラッチアップ状態が解除される前に次の電源投入シーケンスが始まると，ラッチアップによるデバイスの焼損が発生する危険がある。

　本発明によれば，同期整流型ＤＣ−ＤＣにおいて，ＤＣ−ＤＣ停止時に同期整流用トランジスタ（ＦＥＴ）を強制的にＯＮ状態として，負荷容量を放電させることにより複数の電源間でＯＦＦタイムが異なる問題を解決することができる。

　以下，図面を用いて本発明の実施の形態について説明する。

　図３は，本発明によるＰＭＷ制御方式の直流−直流変換装置の例を示す図である。

　図３（Ａ）に示す装置全体の構成は，図１８（Ａ）で説明した従来方式によるＰＷＭ制御方式のＤＣ−ＤＣと同じであり，特に異なるところはなく，従来方式と違うのは直流−直流変換（ＤＣ−ＤＣ）制御回路１００の部分である。

　従って，図３（Ａ）の構成についてはここでは説明を省略し，図３（Ｂ）に示す直流−直流変換（ＤＣ−ＤＣ）制御回路１００の部分について詳細に説明する。

　図３（Ｂ）において，電源部１９は外部からのＯＮ信号に従って，制御回路全体に対する電源の供給のＯＮ／ＯＦＦを制御することで，制御回路全体のＯＮ／ＯＦＦ制御（言い換えれば，ＤＣ−ＤＣのＯＮ／ＯＦＦ制御）を行う部分である。誤差増幅器１１は，ＤＣ−ＤＣの出力電圧と複数の基準電圧との差を増幅するための増幅器である。三角波発振器１２は，誤差増幅器１１の出力電圧をＰＷＭ比較器１３でパルス幅に変換するための変換用三角波を一定の周波数で発振させるための発振器である。

　ＰＷＭ比較器１３は，誤差増幅器１１の出力と三角波発振器１２の出力を比較する電圧比較器であって，入力電圧に応じて出力パルス幅のＯＮ時間を制御する電圧パルス幅変換器である。三角波発振器１２からの三角波の電圧を誤差増幅器１１からの出力電圧と比較し，三角波の電圧が誤差増幅器１１の出力電圧より低いときＰＷＭ比較器１３の出力がＯＮとなり，ドライブ回路１４を介してスイッチング用メイン・トランジスタＴｒ₁₁をＯＮさせる。

　ドライブ回路１４は，スイッチング用メイン・トランジスタＴｒ₁₁を駆動するための駆動回路（Ｄｒｉｖｅｒ）であり，ＰＷＭ比較器１３の出力がＯＮである期間，メイン・トランジスタＴｒ₁₁をドライブしてＯＮさせる。

　ＦＥＴ₁ はＤＣ−ＤＣ停止時にソフトスタート用コンデンサ（Ｃ₁₂）１５の電荷を放電させてその電位を０Ｖに設定するためのクイック・スタート用スイッチ回路である。定電流回路ｉ₁ は，スイッチ回路ＦＥＴ₁ がＯＦＦ時にソフトスタート用コンデンサＣ₁₂を充電して，一定の時間でソフトスタート用コンデンサＣ₁₂の電位を上昇させるための充電回路である。

　図１８（Ｂ）の従来方式の制御回路と図３（Ｂ）に示す本方式による制御回路とは，ほとんど同じ構成である。異なるのはソフトスタート用コンデンサＣ₁₂／Ｃ₃₂が，図１８（Ｂ）の従来方式ではＰＷＭ比較器３３の非反転入力に接続されているのに対し，図３（Ｂ）の本方式では電圧制御用誤差増幅器１１の非反転入力に基準電圧ｅ₁ と同様に接続されていることである。

　図３（Ｂ）において，誤差増幅器１１は，抵抗Ｒ₁ ／Ｒ₂ によって分圧された電圧（ＤＣ−ＤＣの出力電圧Ｖｏ₁ ＝ＦＢ）と，基準電圧ｅ₁ とソフトスタート用コンデンサＣ₁₂の電圧のうちの低い方の電圧値との差を増幅して，その出力をＰＷＭ比較器１３へと出力する。

　ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＬｏｗ状態であるとき，電源部１９は，制御回路全体を停止状態にすると共に，スイッチ回路ＦＥＴ₁ をＯＮとして，ソフトスタート用コンデンサＣ₁₂の電圧を０Ｖ状態にする。ＤＣ−ＤＣのＯＮ信号がＨｉｇｈ状態となり，ＤＣ−ＤＣの電源投入が指示されると，制御回路内の電源がＯＮ状態となり，制御回路全体を動作させると共にスイッチ回路ＦＥＴ₁ をＯＦＦとする。制御回路が動作を開始すると，定電流回路ｉ₁ によりソフトスタート用コンデンサＣ₁₂の充電が開始され，ソフトスタート用コンデンサＣ₁₂の電位が０Ｖから徐々に上昇し，ソフトスタート用コンデンサＣ₁₂の容量値と定電流回路ｉ₁ による充電電流値との時定数で決まる時間後に，ソフトスタート用コンデンサＣ₁₂の電位が誤差増幅器１１の基準電圧ｅ₁ と同じ電位に達する。

　誤差増幅器１１は，第１の入力部１１１からの反転入力の電圧と，第２および第３の入力部からの複数の非反転入力の電圧のうち，最も低い電圧との差を増幅し，その結果をＰＷＭ比較器１３へ出力する。従って，誤差増幅器１１は，ソフトスタート用コンデンサＣ₁₂の電位が基準電圧ｅ₁ より低いときは，ＤＣ−ＤＣの出力電圧Ｖｏ₁ とソフトスタート用コンデンサＣ₁₂の電圧差を増幅してＰＷＭ比較器１３の入力とするが，ソフトスタート用コンデンサＣ₁₂の電位が基準電圧ｅ₁ より高いときは，ＤＣ−ＤＣの出力電圧Ｖｏ₁ と基準電圧ｅ₁ の電圧差を増幅してＰＷＭ比較器１３の入力とする。

　図４は，図３に示す誤差増幅器１１の構成例を示す。

　比較器１１４は，第２および第３の入力部１１２，１１３からの入力Ａ，Ｂを比較し，低いほうの電圧をそのままＱとして出力する。例えば，Ａ＝５Ｖ，Ｂ＝３Ｖであった場合には，Ｑには３Ｖが出力される。差動増幅器１１５は，第１の入力部１１１からの反転入力の電圧Ｒと，比較器１１４の出力電圧Ｑとを入力し，（Ｑ−Ｒ）×Ｘ倍の電圧をＺに出力する。この出力Ｚが誤差増幅器１１の出力となり，図３に示すＰＷＭ比較器１３の入力となる。

　本方式では，ＤＣ−ＤＣの出力電圧を決める基準電圧値を徐々に上昇させ，一定時間後に正規の電圧値を出力するように制御するため，ＤＣ−ＤＣの出力電圧はＤＣ−ＤＣの負荷に依存せず，ソフトスタート用コンデンサＣ₁₂の容量で決まる時定数により制御されることとなる。言い換えれば，ソフトスタート用コンデンサＣ₁₂の容量値を小さくすればＤＣ−ＤＣの出力電圧立ち上がり時間が早くなり，容量値を大きくすればＤＣ−ＤＣの出力電圧立ち上がり時間を遅くできるため，ソフトスタート用コンデンサＣ₁₂の容量値により自由にＤＣ−ＤＣの出力電圧立ち上がり特性を制御することが可能となる。

　また，従来方式では，ＤＣ−ＤＣ制御回路の誤差増幅器は起動開始直後から出力電圧Ｖｏ₁ を基準電圧値まで上昇させるように動作する結果，誤差増幅器の出力電圧として大きな値を出力するためにＰＷＭ比較器の出力パルス幅は最大となり突入電流の発生の原因となる。

　さらに，出力電圧を０Ｖから定格電圧まで急激に立ち上げるため，出力電圧オーバー・シュートが発生し易い。

　しかし，本方式によるＤＣ−ＤＣ制御回路１００では，ＤＣ−ＤＣの起動直後の誤差増幅器１１は出力電圧として０Ｖを要求しているため，誤差増幅器１１の出力電圧は最低値となり，スイッチング用メイン・トランジスタＴｒ₁₁のＯＮタイムは最小となり入力からの電流の突入を防止する。その後，時間と共に徐々に出力電圧を上昇させ，一定時間をかけて基準電圧値まで上昇させていくため，突入電流が発生することがなく，出力電圧の急激な立ち上がりが存在しないため出力電圧のオーバー・シュート発生も抑制される。

　上記のことを図５で説明すると，時間Ｔ₀ にＯＮ信号がＨｉｇｈになるとＤＣ−ＤＣの動作が開始し，ソフトスタート用コンデンサＣ₁₂の両端の電圧が０Ｖから徐々に上昇し，時間Ｔ₁ に基準電圧ｅ₁ の値になる。

　それにつれてＤＣ−ＤＣの出力電圧も０Ｖから徐々に上昇していき，時間Ｔ₁ に規定電圧Ｖｏ₁ になる。このとき，ＤＣ−ＤＣの出力電圧値が時間Ｔ₀ に０Ｖが指示され，時間Ｔ₁ にＶｏ₁ になるように指示される。すなわち，誤差増幅器１１は，時間Ｔ₀ から時間Ｔ₁ までは，ソフトスタート用コンデンサＣ₁₂の電圧とＤＣ−ＤＣの出力電圧を分圧した値（ＦＢの分割電圧）との差を増幅して，ＰＷＭ比較器１３に出力し，時間Ｔ₁ 以降は，基準電圧ｅ₁ とＦＢの分割電圧との差を増幅して，ＰＷＭ比較器１３に出力する。

　図６は，ＰＷＭ比較器１３の動作を説明する図である。

　ＰＷＭ比較器１３は，図６に示すように，誤差増幅器１１の出力が三角波発振器１２の出力より大きいときにＨｉｇｈを出力し，誤差増幅器１１の出力が三角波発振器１２の出力より小さいときにＬｏｗを出力する。誤差増幅器１１の出力は，上述のようにＤＣ−ＤＣの出力電圧値がＶｏ₁ になるまで，ソフトスタート用コンデンサＣ₁₂の電圧を基準電圧として誤差出力を行うので，ＤＣ−ＤＣの出力電圧は，ＤＣ−ＤＣの負荷の軽重に依存せずに時間Ｔ₀ に０Ｖを出力し，時間経過と共に徐々に上昇し，時間Ｔ₁ に規定電圧Ｖｏ₁ に達する。

　図７は，ＤＣ／ＤＣ−１とＤＣ／ＤＣ−２との間で，電源の投入シーケンスを制御したい場合の本方式を用いた接続例を示す。

　図７において，ＤＣ／ＤＣ−１およびＤＣ／ＤＣ−２は，図３（Ａ）に示すＤＣ−ＤＣ装置と同じものである。ＤＣ／ＤＣ−１の出力電圧立ち上がり特性は負荷の軽重に依存することなく，前述したようにソフトスタート用コンデンサＣ₁₂₁ の容量値によって決まる。同様にＤＣ／ＤＣ−２の出力電圧立ち上がり特性も負荷の軽重に依存することなく，前述したようにソフトスタート用コンデンサＣ₁₂₂ の容量値によって決まる。

　従って，ＤＣ／ＤＣ−１を先に立ち上げ，ＤＣ／ＤＣ−２を後から立ち上げる場合には，ＤＣ−ＤＣ−１とＤＣ／ＤＣ−２との間で，先に立ち上げるＤＣ／ＤＣ−１のソフトスタート用コンデンサＣ₁₂₁ の容量値をＤＣ／ＤＣ−２のソフトスタート用コンデンサＣ₁₂₂ の容量値よりも小さく設定することで実現が可能となる。

　この様子を図８に示す。

　ＤＣ／ＤＣ−１とＤＣ／ＤＣ−２の両方の電源を同時に投入するために，ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＤＣ／ＤＣ−１とＤＣ／ＤＣ−２の両方に共通に接続される。ＤＣ／ＤＣ−１のソフトスタート用コンデンサＣ₁₂₁ の値は，ＤＣ／ＤＣ−１の出力電圧がＴ₁ 時間で立ち上がるような値に設定される。一方，ＤＣ／ＤＣ−２のソフトスタート用コンデンサＣ₁₂₂ の値は，ＤＣ／ＤＣ−２の出力電圧がＴ₂ 時間で立ち上がるような値に設定される。

　ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＬｏｗ状態のとき，ＤＣ／ＤＣ−１とＤＣ／ＤＣ−２の両方は停止状態である。ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号が時間Ｔ₀ においてＬｏｗ状態からＨｉｇｈ状態に変化すると，ＤＣ／ＤＣ−１およびＤＣ／ＤＣ−２は同時に電源投入シーケンスに入る。ＤＣ／ＤＣ−１は，ソフトスタート用コンデンサＣ₁₂₁ の値に従って時間Ｔ₁ に定格出力電圧Ｖｏ₁ に達する。同様に，ＤＣ／ＤＣ−２もソフトスタート用コンデンサＣ₁₂₂ の値に従って時間Ｔ₂ に定格出力電圧Ｖｏ₂ に達する。

　このため，各々のＤＣ−ＤＣの出力電圧立ち上がり特性をソフトスタート用コンデンサの値だけで制御できることとなる。

　図９は，ＤＣ／ＤＣ−１とＤＣ／ＤＣ−２の間で，電源を同時に投入して立ち上げる場合のソフトスタート用コンデンサの接続例を示す図である。

　図９において，ＤＣ／ＤＣ−３とＤＣ／ＤＣ−４の両方の電源を同時に投入するために，ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＤＣ／ＤＣ−３とＤＣ／ＤＣ−４の両方に共通に接続される。

　ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＬｏｗ状態のとき，ＤＣ／ＤＣ−３とＤＣ／ＤＣ−４の両方は停止状態である。ＤＣ−ＤＣのＯＮ信号がＬｏｗ状態からＨｉｇｈ状態に変化すると，ＤＣ／ＤＣ−３およびＤＣ／ＤＣ−４は同時に電源投入シーケンスに入る。このときソフトスタート用コンデンサＣ₁₂₃ は，ＤＣ／ＤＣ−３とＤＣ／ＤＣ−４の両方に共通接続されているため，ＤＣ／ＤＣ−３の基準電圧とＤＣ／ＤＣ−４の基準電圧は同時に０Ｖからスタートし，徐々に上昇しながら同時に基準電圧ｅ₁ の値に達する。従って，ＤＣ／ＤＣ−３およびＤＣ／ＤＣ−４の出力電圧が基準電圧Ｖｏ₃ またはＶｏ₄ に達するのも同時刻となる。

　上記のことを図１０で説明する。時間Ｔ₀ にＯＮ信号がＨｉｇｈになるとＤＣ／ＤＣ−３およびＤＣ／ＤＣ−４の両方の動作が開始し，ソフトスタート用コンデンサＣ₁₂₃ の両端の電圧が０Ｖから徐々に上昇し，時間Ｔ₁ に基準電圧ｅ₁ の値になる。

　それにつれてＤＣ／ＤＣ−３の出力電圧も０Ｖから徐々に上昇していき，時間Ｔ₁ に規定電圧Ｖｏ₃ になる。同様に，ＤＣ／ＤＣ−４の出力電圧も０Ｖから徐々に上昇していき，時間Ｔ₁ に規定電圧Ｖｏ₄ になる。

　このとき，ＤＣ／ＤＣ−３の出力電圧値が時間Ｔ₀ に０Ｖが指示され，時間Ｔ₁ にＶｏ₃ になるように指示される。従って，ＤＣ／ＤＣ−３の出力電圧は，ＤＣ−ＤＣの負荷の軽重に依存せずに時間Ｔ₀ に０Ｖを出力し，時間経過と共に徐々に上昇し時間Ｔ₁ に規定電圧Ｖｏ₃ に達する。同じく，ＤＣ／ＤＣ−４の出力電圧値が時間Ｔ₀ に０Ｖが指示され，時間Ｔ₁ にＶｏ₄ になるように指示される。従って，ＤＣ／ＤＣ−４の出力電圧はＤＣ−ＤＣの負荷の軽重に依存せずに時間Ｔ₀ に０Ｖを出力し，時間経過と共に徐々に上昇し時間Ｔ₁ に規定電圧Ｖｏ₄ に達する。

　以上説明したように，本方式によれば複数の電源間で投入シーケンスを考慮する必要がある場合には，図７に示すように先に立ち上がるべきＤＣ−ＤＣのソフトスタート用コンデンサＣ₁₂₁ の容量値を，遅く立ち上がるべきＤＣ−ＤＣのソフトスタート用コンデンサＣ₁₂₂ の容量値より小さくすることで，自由に投入シーケンスを制御することができる。このため，従来方式で必要としていた電源投入シーケンス制御用の外部回路が不要となる。

　さらに，複数の電源間の投入シーケンスを同一にしたい場合，従来方式では，個々のＤＣ−ＤＣの出力電圧の立ち上がり特性がＤＣ−ＤＣの負荷の軽重に依存して一定しないため，同時立上は不可能であったが，本方式によれば，複数の電源間で各々の負荷の軽重が異なっても，図９に示すようにＤＣ−ＤＣ間でソフトスタート用コンデンサＣ₁₂₃ を共通接続することで，同一立ち上がり特性を実現することができるようになる。

　以上，電源投入時の複数の電源間での電源投入シーケンスの制御方式について説明した。次に，電源切断時のシーケンスについて，本方式による実現例を説明する。

　図１１は，本方式による電源切断シーケンスを制御するＤＣ−ＤＣ装置の実現例を示す図である。

　図１１（Ａ）に示すＤＣ−ＤＣ制御回路１０５の周辺回路部分は，ＤＣ−ＤＣ制御回路１０５に負荷容量放電の有効／無効を制御するＤＳＣＨＧ信号が入力されるようになっていること以外は，前述した図３（Ａ）と同様である。

　ＤＣ−ＤＣ制御回路１０５の内部は，図１１（Ｂ）に示すようになっており，内部に負荷容量放電回路１８が設けられている。負荷容量放電回路１８の他の部分は，図３（Ｂ）に示すＤＣ−ＤＣ制御回路１００と同様であるので，その部分の説明については省略する。

　図１１（Ｂ）に示すＮＯＴ₁ は，ＤＣ−ＤＣのＯＮ信号がＨｉｇｈレベルのときＬｏｗレベルを出力し，ＤＣ−ＤＣのＯＮ信号がＬｏｗレベルのときＨｉｇｈレベルを出力するノット回路である。ＡＮＤ₁ は，ノット回路ＮＯＴ₁ の出力と負荷容量放電の有効／無効を制御するＤＳＣＨＧ信号の両方がＨｉｇｈレベルを出力しているとき，Ｈｉｇｈレベルを出力するアンド回路である。ＦＥＴ₂ は，アンド回路ＡＮＤ₁ の出力がＨｉｇｈレベルを出力しているときＯＮ状態となり，ＤＣ−ＤＣの出力とグランド間を短絡して，ＤＣ−ＤＣの出力負荷容量を強制的に放電する負荷容量放電用スイッチ回路である。

　ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＨｉｇｈの場合，または負荷容量放電の有効／無効を制御するＤＳＣＨＧ信号がＬｏｗ（無効）の場合，アンド回路ＡＮＤ₁ の出力はＬｏｗとなり，スイッチ回路ＦＥＴ₂ は切断状態となる。したがって，この場合のＤＣ−ＤＣ制御回路１０５の動作は，負荷容量放電回路１８がない場合と同じである。

　一方，負荷容量放電の有効／無効を制御するＤＳＣＨＧ信号がＨｉｇｈ（有効）であり，電源の切断時にＯＮ／ＯＦＦを制御するＯＮ信号がＬｏｗとなると，アンド回路ＡＮＤ₁ の出力が直ちにＨｉｇｈになるため，スイッチ回路ＦＥＴ₂ は導通状態となる。したがって，ＤＣ−ＤＣの出力（ＦＢ）がスイッチ回路ＦＥＴ₂ を通して放電し，ＤＣ−ＤＣの負荷に依存することなく，急速に０Ｖになる。

　図１２は，図１１に示すＤＣ−ＤＣの立ち上がり立ち下がり特性を示す図である。

　上記について図１２で説明すると，時間Ｔ₀ にＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＨｉｇｈになるとＤＣ−ＤＣの動作が開始し，ソフトスタート用コンデンサＣ₁₂₅ の両端の電圧が０Ｖから徐々に上昇し，時間Ｔ₁ に基準電圧ｅ₁ の値になる。それにつれてＤＣ−ＤＣの出力電圧も０Ｖから徐々に上昇していき，時間Ｔ₁ に規定電圧Ｖｏ₁ になる。

　次に，時間Ｔ₂ にＤＣ−ＤＣＯＮ／ＯＦＦを制御するＯＮ信号がＬｏｗになると，ＤＣ−ＤＣの動作が停止すると同時に，スイッチ回路ＦＥＴ₂ によってＤＣ−ＤＣの出力側をグランド電位に短絡することで，ＤＣ−ＤＣの負荷側の容量を強制的に放電する。このため，時間Ｔ₃ に０Ｖ状態になる。

　これに対し，従来方式の場合には，負荷容量放電回路１８がないため，図１２に点線で示すように，ＤＣ−ＤＣの軽負荷時と重負荷時とで，ＤＣ−ＤＣの出力電圧が０ＶになるまでのＯＦＦタイムが変わってくることになる。本方式によれば，ＯＦＦタイムはＤＣ−ＤＣの負荷に関係なく一定であり，複数の電源間でＯＦＦタイムが異なる問題が解決される。

　同期整流方式のＤＣ−ＤＣ装置においては，同期整流用トランジスタに図１１（Ｂ）に示すスイッチ回路ＦＥＴ₂ と同等な機能を持たせることができる。

　図１３は，その同期整流方式の降圧型ＤＣ−ＤＣ装置による実現例を示す。

　図１３（Ａ）において，Ｔｒ₂₁はスイッチング用メイン・トランジスタ（ＦＥＴ）であり，ＤＣ−ＤＣ制御回路２００によりＯＮ／ＯＦＦの制御が行われる。Ｌ₂₁は電圧変換用のチョーク・コイルである。Ｄ₂₁はスイッチング用メイン・トランジスタＴｒ₂₁がＯＦＦである期間に，チョークコイルＬ₂₁に蓄積されたエネルギーを出力側に放出するためのフライホィール・ダイオードである。

　Ｔｒ₂₂もダイオードＤ₂₁と同様にスイッチング用メイン・トランジスタＴｒ₂₁がＯＦＦである期間に，チョークコイルＬ₂₁に蓄積されたエネルギーを出力側に放出するためのフライホィール用のスイッチ回路であり，ダイオードＤ₂₁に印加される電圧が順方向のときＯＮ状態となり，逆方向のときＯＦＦ状態となることで，ダイオードＤ₂₁の順方向電圧降下（Ｖｆ）を低減させる同期整流用のＦＥＴであり，ＤＣ−ＤＣ制御回路２００によりＯＮ／ＯＦＦの制御が行われる。

　抵抗Ｒ₂₁は本ＤＣ−ＤＣ装置から負荷に供給される電流を測定するためのセンス抵抗であり，Ｃ₂₁は平滑用コンデンサである。

　ＤＣ−ＤＣ制御回路２００は，ＰＷＭ制御方式ＤＣ−ＤＣの制御部であり，ＤＣ−ＤＣ装置の出力電圧を検出してスイッチング用メイン・トランジスタＴｒ₂₁および同期整流用トランジスタＴｒ₂₂のＯＮ／ＯＦＦ比の制御を行う。

　図１３（Ｂ）は，図１３（Ａ）に示すＤＣ−ＤＣ制御回路２００の詳細図である。

　図１３（Ｂ）において，電源部２９は，ＤＣ−ＤＣ制御回路２００全体の動作のＯＮ／ＯＦＦをするための電源であり，外部からのＯＮ／ＯＦＦを制御するＯＮ信号により動作の開始停止を行う。Ｒ₃ ／Ｒ₄ は，ＤＣ−ＤＣの出力電圧をセンスするための分割抵抗であり，ｅ₂ はＤＣ−ＤＣの出力電圧を比較するための基準電圧である。誤差増幅器２１は，分割抵抗Ｒ₃ ／Ｒ₄ により得られるＤＣ−ＤＣの出力電圧と複数の基準電圧との差を増幅する増幅器である。

　ＰＷＭ比較器２３は，反転入力と非反転入力を持つ電圧比較器であって，入力電圧に応じて出力パルスのＯＮ時間を制御する電圧パルス幅変換器である。三角波発振器２２からの三角波が誤差増幅器２１の出力電圧よりも低い期間にドライブ回路２４をＯＮさせることにより，スイッチング用メイン・トランジスタＴｒ₂₁をＯＮさせる。三角波発振器２２は，電圧をパルス幅に変換するための変換用三角波を一定の周波数で発振させるための発振器である。

　ＥＲＡ₂ は，電流センス抵抗Ｒ₂₁の電圧を測定するための誤差増幅器である。同期整流制御回路２５は，同期整流を行うための制御回路であり，ＰＷＭ比較器２３の出力がＯＦＦ状態であることと，誤差増幅器ＥＲＡ₂ の出力が一定値以下であることを検出して，Ｈｉｇｈレベルを出力することで，チョーク・コイルＬ₂₁に蓄積されたエネルギーがフライホィール・ダイオードＤ₂₁を介して出力側に放出されている期間，同期整流用トランジスタＴｒ₂₂をＯＮにする。

　チャージポンプ回路２８は，スイッチング用メイン・トランジスタＴｒ₂₁および同期整流用トランジスタＴｒ₂₂をＯＮさせるのに必要な電圧を，ドライブ回路２４／ドライブ回路２６に与えるための電源回路である。

　ドライブ回路２４は，スイッチング用メイン・トランジスタＴｒ₂₁を駆動するための駆動回路であり，ＰＷＭ比較器２３の出力がＯＮである期間，メイン・トランジスタＴｒ₂₁をドライブしてＯＮさせる。

　ドライブ回路２６は，同期整流用トランジスタＴｒ₂₂を駆動するための駆動回路であり，スイッチング用メイン・トランジスタＴｒ₂₁がＯＦＦである期間に，チョークコイルＬ₂₁に蓄積されたエネルギーがフライホィール・ダイオードＤ₂₁を介して出力側に放出されている期間，同期整流用トランジスタＴｒ₂₂をドライブしてＯＮさせる。

　ＦＥＴ₃ は，ＤＣ−ＤＣの停止時にソフトスタート用コンデンサＣ₂₂の電荷を放電させて，その両端の電位を０Ｖに設定するためのクイック・スタート用スイッチ回路である。定電流回路ｉ₂ は，スイッチ回路ＦＥＴ₃ がＯＦＦ時にソフトスタート用コンデンサＣ₂₂を充電して，一定の時間でコンデンサＣ₂₂の電位を上昇させるための充電回路である。

　同期整流型ＤＣ−ＤＣの制御については，ごく一般的なＰＷＭ制御方式のＤＣ−ＤＣであるため，ＤＣ−ＤＣの動作そのものについての詳細な説明は省略し，ここでは，本方式の目的であるＤＣ−ＤＣ切断時のシーケンス制御に関する部分についてのみ説明する。また，誤差増幅器２１に接続されるソフトスタート用コンデンサＣ₂₂と定電流回路ｉ₂ およびスイッチ回路ＦＥＴ₃ については，図３等で既に説明した本発明の構成に関する部分と同様であるため，詳細な説明は省略する。

　ここでは，本方式の特徴であるノット回路ＮＯＴ₂ ，アンド回路ＡＮＤ₂ およびオア回路ＯＲ₁ から構成される負荷容量放電制御回路の部分についてのみ説明する。

　図１３（Ｂ）において，ＤＣ−ＤＣ制御回路２００に入力されるＯＮ信号は，この制御回路全体の動作のＯＮ／ＯＦＦを外部から制御するための制御信号であり，この信号がＨｉｇｈレベルであるときＤＣ−ＤＣ制御回路２００は動作し，ＬｏｗレベルのときＤＣ−ＤＣ制御回路２００は停止する。

　また，同様にＤＣ−ＤＣ制御回路２００に入力されるＤＳＣＨＧ信号は，ＤＣ−ＤＣの停止時にＤＣ−ＤＣの出力電圧を強制的に零ボルト（０Ｖ）にして負荷容量を放電させる回路の有効／無効を指示するための外部制御信号であり，この信号がＨｉｇｈレベルであるとき負荷容量放電機能は有効であり，Ｌｏｗレベルのとき負荷容量放電機能が無効であることを指示する。

　ノット回路ＮＯＴ₂ は，ＤＣ−ＤＣのＯＮ信号がＨｉｇｈレベルのときＬｏｗレベルを出力し，ＤＣ−ＤＣのＯＮ信号がＬｏｗレベルのときＨｉｇｈレベルを出力する回路である。アンド回路ＡＮＤ₂ は，ノット回路ＮＯＴ₂ の出力とＤＳＣＨＧ信号の両方がＨｉｇｈレベルを出力しているときＨｉｇｈレベルを出力する回路である。オア回路ＯＲ₁ は，アンド回路ＡＮＤ₂ の出力と同期整流制御回路２５の出力のいずれかがＨｉｇｈレベルを出力しているときＨｉｇｈレベルを出力する回路である。

　ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＨｉｇｈレベルを出力しているとき，ノット回路ＮＯＴ₂ はＬｏｗレベルを出力するため，アンド回路ＡＮＤ₂ もＬｏｗレベルを出力する。従って，オア回路ＯＲ₁ は同期制御回路２５の出力をそのままドライブ回路２６に出力する。このため，回路全体の動作に影響を与えない。

　また，ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号が，Ｌｏｗレベルを出力しているとき，ノット回路ＮＯＴ₂ はＨｉｇｈレベルを出力するが，ＤＳＣＨＧ信号がＬｏｗレベルを出力しているときは，アンド回路ＡＮＤ₂ はＬｏｗレベルを出力するため，オア回路ＯＲ₁ は同期制御回路２５の出力をそのままドライブ回路２６に出力することとなり，回路全体の動作に影響を与えない。

　一方，ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＬｏｗレベルを出力し，かつＤＳＣＨＧ信号がＨｉｇｈレベルを出力しているときは，アンド回路ＡＮＤ₂ もＨｉｇｈレベルを出力するため，オア回路ＯＲ₁ は常にＨｉｇｈレベルを出力し，ドライブ回路２６を介して同期整流用トランジスタＴｒ₂₂を常にＯＮ状態とする。その結果，ＤＣ−ＤＣの出力回路は同期整流用トランジスタＴｒ₂₂によってグランド側に短絡されるため，０Ｖを出力することとなる。

　従って，ＤＣ−ＤＣのＯＮ信号がＨｉｇｈで，かつＤＳＣＨＧ信号がＬｏｗレベルを出力しているときは，アンド回路ＡＮＤ₂ は常にＬｏｗレベルを出力しているため，ＤＣ−ＤＣの動作は従来と変わらない。ＤＳＣＨＧ信号をＨｉｇｈレベルにしておくと，ＤＣ−ＤＣのＯＮ信号がＨｉｇｈのときは，従来通りのＤＣ−ＤＣ動作を行うが，ＤＣ−ＤＣのＯＮ信号をＬｏｗにすると，従来はＤＣ−ＤＣが停止するだけであるが，本方式ではＤＣ−ＤＣが停止すると同時に同期整流用トランジスタＴｒ₂₂によってＤＣ−ＤＣの出力側をグランド電位に短絡することで，ＤＣ−ＤＣの負荷側の容量を強制的に放電する。このため，ＤＣ−ＤＣに接続される負荷の軽重によらず，概ね一定の時間でＤＣ−ＤＣの出力電圧を０Ｖに設定することが可能となる。

　このＤＣ−ＤＣの立ち上がり立ち下がり特性は，前述した図１２に示す特性と同様である。

　以上説明したように，従来方式では，ＤＣ−ＤＣを停止させた直後のＤＣ−ＤＣの出力電圧の状態は，負荷容量と負荷の軽重により出力電圧が０Ｖになるまでには時間差があり，このときも電源のシーケンスが守られていないと半導体デバイスがラッチアップを起こしてしまうという問題点があったが，本方式によれば，ＤＣ−ＤＣ停止時に同期整流用トランジスタＴｒ₂₂（ＦＥＴ）を強制的にＯＮ状態として負荷容量を放電させるので，複数の電源間でＯＦＦタイムが異なる問題を回避することが可能となる。

　図１４は，ＤＣ／ＤＣ−１とＤＣ／ＤＣ−２の間で，電源の投入・切断シーケンスを制御したい場合の本方式による実現例を示す。

　図１４においてＤＣ／ＤＣ−１およびＤＣ／ＤＣ−２は，図１３に示すＤＣ−ＤＣと同じものである。電源投入時のシーケンス制御については，図７で既に説明した通り，ＤＣ／ＤＣ−１の出力電圧立ち上がり特性は負荷の軽重に依存することなくソフトスタート用コンデンサＣ₂₂₁ の容量値によって決まる。同様に，ＤＣ／ＤＣ−２の出力電圧立ち上がり特性も負荷の軽重に依存することなく，ソフトスタート用コンデンサＣ₂₂₂ の容量値によって決まる。従って，ＤＣ／ＤＣ−１を先に立ち上げ，ＤＣ／ＤＣ−２を後から立ち上げる場合には，先に立ち上げるＤＣ／ＤＣ−１のソフトスタート用コンデンサＣ₂₂₁ の容量値を，後から立ち上げるＤＣ／ＤＣ−２のソフトスタート用コンデンサＣ₂₂₂ の容量値よりも小さく設定することで実現が可能となる。

　また，ＤＣ／ＤＣ−１およびＤＣ／ＤＣ−２の停止直後の動作についても，図１３で既に説明した通りである。

　この様子を図１５に示す。

　図１５において，ＤＣ／ＤＣ−１とＤＣ／ＤＣ−２の両方の電源を同時に投入するために，ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＤＣ／ＤＣ−１とＤＣ／ＤＣ−２の両方に共通に接続される。また，ＤＣ−ＤＣ出力容量放電機能を有効にするためのＤＳＣＨＧ信号も，ＤＣ／ＤＣ−１とＤＣ／ＤＣ−２の両方に共通に接続され，Ｈｉｇｈレベル信号が印加される。

　ＤＣ／ＤＣ−１のソフトスタート用コンデンサＣ₂₂₁ の値は，ＤＣ／ＤＣ−１の出力電圧がＴ₁ 時間で立ち上がるような値に設定される。同様にＤＣ／ＤＣ−２のソフトスタート用コンデンサＣ₂₂₂ の値もＤＣ／ＤＣ−２の出力電圧がＴ₂ 時間で立ち上がるような値に設定される。

　ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＬｏｗ状態のとき，ＤＣ／ＤＣ−１とＤＣ／ＤＣ−２の両方は停止状態である。ＤＣ−ＤＣのＯＮ信号が時間Ｔ₀ においてＬｏｗ状態からＨｉｇｈ状態に変化すると，ＤＣ／ＤＣ−１およびＤＣ／ＤＣ−２は同時に電源投入シーケンスに入る。

　ＤＣ／ＤＣ−１はソフトスタート用コンデンサＣ₂₂₁ の値に従って，時間Ｔ₁ に定格出力電圧Ｖｏ₁ に達する。同様に，ＤＣ／ＤＣ−２もソフトスタート用コンデンサＣ₂₂₂ の値に従って，時間Ｔ₂ に定格出力電圧Ｖｏ₂ に達する。

　次に，時間Ｔ₃ にＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＨｉｇｈ状態からＬｏｗ状態に変化すると，ＤＣ／ＤＣ−１は動作を停止するが，ＤＳＣＨＧ信号にＨｉｇｈレベルが印加されているために，ＤＣ／ＤＣ−１は同期整流用トランジスタＴｒ₂₂₁ をＯＮとして強制的に負荷容量を放電し，時間Ｔ₄ にＤＣ／ＤＣ−１の出力電圧は０Ｖに達する。同様に，ＤＣ／ＤＣ−２は動作を停止するが，ＤＳＣＨＧ信号にＨｉｇｈレベルが印加されているために，ＤＣ／ＤＣ−１は同期整流用トランジスタＴｒ₂₂₁ をＯＮとして強制的に負荷容量を放電し，時間Ｔ₄ にＤＣ／ＤＣ−２の出力電圧も０Ｖに達する。

　従って，各々のＤＣ−ＤＣの出力電圧立ち下がり時間を概ね同時刻とすることができる。

　図１６は，ＤＣ／ＤＣ−３とＤＣ／ＤＣ−４の間で，電源を同時に投入・切断する場合のソフトスタート用コンデンサの接続例を示す図である。

　図１６において，ＤＣ／ＤＣ−３とＤＣ／ＤＣ−４の両方の電源を同時に投入するために，ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＤＣ／ＤＣ−３とＤＣ／ＤＣ−４の両方に共通に接続される。また，ＤＣ−ＤＣ出力容量放電機能を有効にするためのＤＳＣＨＧ信号も，ＤＣ／ＤＣ−３とＤＣ／ＤＣ−４の両方に共通に接続され，Ｈｉｇｈレベル信号が印加される。

　ＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＬｏｗ状態のとき，ＤＣ／ＤＣ−３とＤＣ／ＤＣ−４の両方は停止状態である。ＤＣ−ＤＣのＯＮ信号がＬｏｗ状態からＨｉｇｈ状態に変化すると，ＤＣ／ＤＣ−３およびＤＣ／ＤＣ−４は同時に電源投入シーケンスに入る。このとき，ソフトスタート用コンデンサＣ₂₂₃ はＤＣ／ＤＣ−３とＤＣ／ＤＣ−４の両方に共通接続されているため，ＤＣ／ＤＣ−３の基準電圧とＤＣ／ＤＣ−４の基準電圧は同時に０Ｖからスタートし，徐々に上昇しながら同時に基準電圧ｅ₂ の値に達する。

　上記のことを図１７で説明すると，時間Ｔ₀ にＯＮ信号がＨｉｇｈになると，ＤＣ／ＤＣ−３およびＤＣ／ＤＣ−４の両方の動作が開始し，ソフトスタート用コンデンサＣ₂₂₃ の両端の電圧が０Ｖから徐々に上昇して，時間Ｔ₁ に基準電圧ｅ₂ の値になる。

　それにつれて，ＤＣ／ＤＣ−３の出力電圧も０Ｖから徐々に上昇していき，時間Ｔ₁ に規定電圧Ｖｏ₃ になる。同様に，ＤＣ／ＤＣ−４の出力電圧も０Ｖから徐々に上昇していき，時間Ｔ₁ に規定電圧Ｖｏ₄ になる。このとき，ＤＣ／ＤＣ−３の出力電圧値が時間Ｔ₀ に０Ｖが指示され，時間Ｔ₁ にＶｏ₃ になるように指示される。従って，ＤＣ／ＤＣ−３の出力電圧はＤＣ−ＤＣの負荷の軽重に依存せずに時間Ｔ₀ に０Ｖを出力し，時間経過と共に徐々に上昇し時間Ｔ₁ に規定電圧Ｖｏ₃ に達する。

　同じく，ＤＣ／ＤＣ−４の出力電圧値が時間Ｔ₀ に０Ｖが指示され，時間Ｔ₁ にＶｏ₄ になるように指示される。従って，ＤＣ／ＤＣ−４の出力電圧はＤＣ−ＤＣの負荷の軽重に依存せずに時間Ｔ₀ に０Ｖを出力し，時間経過と共に徐々に上昇し時間Ｔ₁ に規定電圧Ｖｏ₄ に達する。

　次に，時間Ｔ₂ にＤＣ−ＤＣのＯＮ／ＯＦＦを制御するＯＮ信号がＨｉｇｈ状態からＬｏｗ状態に変化すると，ＤＣ／ＤＣ−３は動作を停止する。このとき，ＤＳＣＨＧ信号にＨｉｇｈレベルが印加されているために，ＤＣ／ＤＣ−３は同期整流用トランジスタＴｒ₂₂₃ をＯＮとして強制的に負荷容量を放電し，時間Ｔ₃ にＤＣ／ＤＣ−３の出力電圧は０Ｖに達する。同様に，ＤＣ／ＤＣ−４は動作を停止するが，ＤＳＣＨＧ信号にＨｉｇｈレベルが印加されているために，ＤＣ／ＤＣ−４は同期整流用トランジスタＴｒ₂₂₄ をＯＮとして強制的に負荷容量を放電し，時間Ｔ₃ にＤＣ／ＤＣ−４の出力電圧も０Ｖに達する。

　従って，各々のＤＣ−ＤＣの出力電圧立ち下がり時間を概ね同時刻とすることができる。

　以上のように同期整流方式の降圧型ＤＣ−ＤＣにおいて，ＤＣ−ＤＣ停止時に同期整流用トランジスタ（ＦＥＴ）を強制的に導通状態に制御する回路を設け，ＤＣ−ＤＣ出力負荷容量を強制放電させるようにしたことで，ＤＣ−ＤＣ停止時に出力電圧が０Ｖに達するまでの遷移時間を制御することが可能となった。

本発明の原理説明図である。 本発明の原理説明図である。 本発明による直流−直流変換装置の例を示す図である。 図３に示す誤差増幅器の構成例を示す図である。 誤差増幅器の動作説明図である。 ＰＷＭ比較器の動作説明図である。 複数の電源間で電源の投入シーケンスを制御する場合の実現例を示す図である。 シーケンス制御時のＤＣ−ＤＣの立ち上がり特性を示す図である。 複数の電源間で電源を同時に立ち上げる場合の実現例を示す図である。 同時立上時のＤＣ−ＤＣの立ち上がり特性を示す図である。 本方式による電源切断シーケンスを制御するＤＣ−ＤＣ装置の実現例を示す図である。 図１１に示すＤＣ−ＤＣの立ち上がり立ち下がり特性を示す図である。 同期整流方式の降圧型ＤＣ−ＤＣ装置による実現例を示す図である。 複数の電源間で電源の投入・切断シーケンスを制御する場合の実現例を示す図である。 図１４に示すＤＣ−ＤＣのシーケンス制御時の立ち上がり立ち下がり特性を示す図である。 複数の電源間で電源を同時に投入・切断する場合のソフトスタート用コンデンサの接続例を示す図である。 図１６に示すＤＣ−ＤＣの立ち上がり立ち下がり特性を示す図である。 一般的なノートパソコン等における降圧型ＤＣ−ＤＣ装置の回路図である。 図１８（Ｂ）に示すＤＣ−ＤＣ制御回路の動作を説明するための出力波形の例を示す図である。 ＰＷＭ比較器の入力波形の例を示す図である。 従来方式によるＤＣ−ＤＣの立ち上がり特性を説明する図である。 従来方式によるＤＣ−ＤＣの立ち下がり特性を説明する図である。 従来方式による２個の電源の間で投入シーケンスを制御する場合の回路例を示す図である。 図２３の回路構成における出力電圧の立ち上がり特性を説明する図である。 従来方式による２個の電源を同時に投入する場合の回路例を示す図である。 図２５の回路構成における出力電圧の立ち上がり特性を説明する図である。

符号の説明

　１０　直流−直流変換制御回路
　１１　誤差増幅器
　１２　三角波発振器
　１３　ＰＷＭ比較器
　１４　ドライブ回路
　１５　ソフトスタート用コンデンサ
　１６　基準電圧回路
　１７　基準電圧回路
　１８　負荷容量放電回路
　１１１　第１の入力部
　１１２　第２の入力部
　１１３　第３の入力部
　２０　直流−直流変換制御回路
　２１　誤差増幅器
　２２　三角波発振器
　２３　ＰＷＭ比較器
　２４　ドライブ回路
　２５　同期整流制御回路
　２６　ドライブ回路
　２７　負荷容量放電制御回路
　Ｔｒ₂₁ スイッチング用メイン・トランジスタ
　Ｔｒ₂₂　同期整流用トランジスタ

Claims (11)

1. 　同期整流方式によって直流−直流変換を行う同期整流用トランジスタを備えた降圧型直流−直流変換装置に用いる直流−直流変換制御回路において，
   　直流−直流変換を停止させるとき前記同期整流用トランジスタをＯＮさせることにより直流−直流変換結果の出力電圧を放電する負荷容量放電制御回路を備えるとともに，
   　この負荷容量放電制御回路の有効／無効を制御する信号を入力する手段を備え，
   　該信号により有効が指示されているときに前記負荷容量放電制御回路を動作させるようにした
   　ことを特徴とする直流−直流変換制御回路。
2. 　同期整流スイッチを制御して同期整流方式によって直流−直流変換を行う直流−直流変換装置の制御回路において，
   　前記同期整流スイッチのＯＮ／ＯＦＦを制御するＯＮ／ＯＦＦ制御回路と，
   　直流−直流変換を停止させるときに，前記同期整流スイッチをＯＮさせることにより直流−直流変換結果の出力電圧を放電する放電制御回路と，
   　この放電制御回路の有効／無効を制御する信号を入力する手段とを備え，
   　該信号により有効が指示されているときに前記放電制御回路を動作させるようにした
   　ことを特徴とする直流−直流変換制御回路。
3. 　前記放電制御回路は，直流−直流変換を停止させるときに，前記同期整流スイッチをＯＮさせることにより，前記直流−直流変換の負荷の軽重にかかわらず，実質的に一定時間内に，前記直流−直流変換の出力電圧を放電する
   　ことを特徴とする請求項２記載の直流−直流変換制御回路。
4. 　同期整流スイッチを制御して同期整流方式によって直流−直流変換を行う直流−直流変換装置の制御回路において，
   　第１の直流−直流変換の出力を第１の負荷に出力する第１の信号線とグランドとの間に設けられた第１の同期整流スイッチのＯＮ／ＯＦＦを制御する第１の制御回路と，
   　第２の直流−直流変換の出力を第２の負荷に出力する第２の信号線とグランドとの間に設けられた第２の同期整流スイッチのＯＮ／ＯＦＦを制御する第２の制御回路と，
   　前記直流−直流変換を停止させるときに，前記第１および第２の同期整流スイッチをＯＮさせ，前記直流−直流変換の出力電圧を放電する放電制御回路とを備えた
   　ことを特徴とする直流−直流変換制御回路。
5. 　前記直流−直流変換を停止させるとき，前記第１および第２の同期整流スイッチをＯＮさせることにより，前記直流−直流変換の各負荷の軽重にかかわらず，実質的に同一時間内に，前記直流−直流変換の各出力電圧を放電する放電制御回路を備えた
   　ことを特徴とする請求項４記載の直流−直流変換制御回路。
6. 　前記放電制御回路は，それぞれ第１および第２の出力電圧に対応する第１および第２の放電回路を有し，各放電回路は，前記第１および第２の直流−直流変換に対応して設けられている
   　ことを特徴とする請求項４記載の直流−直流変換制御回路。
7. 　同期整流方式によって直流−直流変換を行う直流−直流変換装置において，
   　前記直流−直流変換の出力結果が出力される信号線とグランドとの間に設けられた同期整流スイッチと，
   　直流−直流変換を停止させるときに，前記同期整流スイッチをＯＮさせることにより直流−直流変換結果の出力電圧を放電する放電制御回路と，
   　この放電制御回路の有効／無効を制御する信号を入力する手段とを備え，
   　該信号により有効が指示されているときに前記放電制御回路を動作させるようにした
   　ことを特徴とする直流−直流変換装置。
8. 　前記放電制御回路は，前記直流−直流変換を停止させるときに，前記同期整流スイッチをＯＮさせることにより，前記直流−直流変換の負荷の軽重にかかわらず，実質的に同一時間内に，前記直流−直流変換の出力電圧を放電する
   　ことを特徴とする請求項７記載の直流−直流変換装置。
9. 　同期整流方式によって直流−直流変換を行う直流−直流変換装置において，
   　第１の直流−直流変換の出力を第１の負荷に出力する第１の信号線とグランドとの間に設けられた第１の同期整流スイッチと，
   　第２の直流−直流変換の出力を第２の負荷に出力する第２の信号線とグランドとの間に設けられた第２の同期整流スイッチと，
   　前記第１の同期整流スイッチのＯＮ／ＯＦＦを制御する第１の制御回路と，
   　前記第２の同期整流スイッチのＯＮ／ＯＦＦを制御する第２の制御回路と，
   　前記直流−直流変換を停止させるとき，前記第１および第２の同期整流スイッチをＯＮさせ，前記直流−直流変換の出力電圧を放電する放電制御回路とを備えた
   　ことを特徴とする直流−直流変換装置。
10. 　前記直流−直流変換を停止させるときに，前記第１および第２の同期整流スイッチをＯＮさせることにより，前記直流−直流変換の各負荷の軽重にかかわらず，実質的に同一時間内に，前記直流−直流変換の各出力電圧を放電する放電制御回路を備えた
    　ことを特徴とする請求項９記載の直流−直流変換装置。
11. 　前記放電制御回路は，それぞれ第１および第２の出力電圧に対応する第１および第２の放電回路を有し，
    　前記各放電回路は，前記第１および第２の直流−直流変換に対応して設けられている
    　ことを特徴とする請求項１０記載の直流−直流変換装置。

Images