[go: up one dir, main page]

JP2004087989A - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JP2004087989A
JP2004087989A JP2002249799A JP2002249799A JP2004087989A JP 2004087989 A JP2004087989 A JP 2004087989A JP 2002249799 A JP2002249799 A JP 2002249799A JP 2002249799 A JP2002249799 A JP 2002249799A JP 2004087989 A JP2004087989 A JP 2004087989A
Authority
JP
Japan
Prior art keywords
wiring layer
wiring
holes
wiring board
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002249799A
Other languages
English (en)
Inventor
Tetsuya Kimura
木村 哲也
Toshiaki Shigeoka
重岡 俊昭
Satoshi Hamano
濱野 智
Yasuhide Tami
民 保秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002249799A priority Critical patent/JP2004087989A/ja
Publication of JP2004087989A publication Critical patent/JP2004087989A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】銅箔等の高純度の配線層とガラスセラミックグリーンシートを同時焼成した際、層間やパターン間のデラミネーションやクラック等の発生が抑制され、更には電気特性上優れた多層配線基板を得る。
【解決手段】ガラスセラミックからなる絶縁基板10と、該絶縁基板10の表面及び/又は内部に金属箔で配線層3,6を形成した多層配線基板Aにおいて、該配線層3,6の層面内における配線面積比率が50%以上の配線層6に貫通孔11を形成し、それぞれ隣接する該貫通孔11のピッチを平均0.1〜2.0mmとし、かつ貫通孔11の最大径の平均を0.05〜0.40mmとしたことを特徴とする多層配線基板A。
【選択図】図2

Description

【0001】
【発明の属する技術分野】
本発明は、多層配線基板及び半導体素子収納用パッケージなどに適した多層配線基板に関するものである。
【0002】
【従来技術】
従来、配線基板、例えば、半導体素子を収納するパッケージに使用される多層配線基板として、比較的高密度の配線が可能な多層セラミック配線基板が多用されている。この多層セラミック配線基板は、アルミナやガラスセラミックなどの絶縁基板と、その表面に形成されたWやMo、Cu、Ag等の金属からなる配線導体とから構成されるもので、この絶縁基板の一部にキャビティが形成され、このキャビティ内に半導体素子が収納され、蓋体によってキャビティを気密に封止されるものである。
【0003】
近年、高集積化が進むICやLSI等の半導体素子を搭載する半導体素子収納用パッケージや、各種電子部品が搭載される混成集積回路装置等に適用される配線基板においては、高密度化、低抵抗化、小型軽量化が要求されており、アルミナ系セラミック材料に比較して低い誘電率が得られ、配線層として銅等の低抵抗金属を用いることができることから、焼成温度が1000℃以下のいわゆるガラスセラミック配線基板が一層注目されている。
【0004】
このようなガラスセラミック配線基板において、配線層を形成する手法としてCu、Ag等の金属からなる配線導体を主成分とするメタライズペーストをスクリーン印刷法等によって絶縁基板上に印刷する手法が用いられている。しかし、このような手法を用いた場合、配線幅100μm以下の配線を形成するのが困難であり、今後必要とされる更なる高密度化、小型軽量化の達成を阻む原因であった。また、電気抵抗についてもペーストで配線層を形成させるために配線層内に空隙が多く存在し、低抵抗化が困難という問題があった。
【0005】
この問題を解決する手法としては、ガラスセラミックグリーンシートにおける配線層を、エッチングした金属箔によって形成する手法が知られている(特開昭63−99596号公報)。
【0006】
配線層を金属箔により形成することで電気抵抗を従来の印刷法を用いる場合と比較して約60〜70%に低下させることができ、またさらに金属箔をエッチングすることで配線幅を100μm以下にすることも可能となる。
【0007】
【発明が解決しようとする課題】
しかしながら、多層配線基板中のグランド層のような大面積の配線層を金属箔によって形成する場合、焼成時に発生するバインダーの分解ガスが系外に抜けにくくなるため、層間や配線パターン間にデラミネーションやクラックが発生し、歩留まりが低下するという問題があった。
【0008】
その対策として、グランド層等の大面積の配線層の構造をメッシュ状にする方法が一般に用いられている。
しかしながら、グランド層にメッシュ構造のような多数の貫通孔が存在すると配線基板の電気抵抗が高くなり、基板性能に影響を及ぼす問題があった。
【0009】
本発明の目的は、銅箔等により形成された高純度で低抵抗の配線層とセラミックグリーンシートを同時焼成した際、層間やパターン間にデラミネーションやクラック等を発生させることなく、更には電気特性上優れた多層配線基板を提供することにある。
【0010】
【課題を解決するための手段】
本発明者等は、上記課題について検討した結果、層面内における面積比率が50%を越える配線層に平均ピッチと貫通孔径を規定した貫通孔を形成することによって層間やパターン間にデラミネーションやクラック等が発生せず、更には電気特性上優れた多層配線基板が得られることを見出した。
【0011】
即ち、本発明の多層配線基板は、ガラスセラミックからなる絶縁基板と、該絶縁基板の表面及び/又は内部に金属箔で配線層を形成した多層配線基板において、該配線層の層面内における面積比率が50%を越える配線層に貫通孔を形成し、それぞれ隣接する該貫通孔のピッチを平均0.1〜2.0mmとし、かつ貫通孔の最大径の平均を0.05〜0.40mmとしたことを特徴とするものである。
【0012】
また、前記金属箔がマイグレーション等の絶縁不良を起こさないためにも金属箔の素材としては銅箔が望ましく、また、金属箔の厚みが25μmを越えるとエッチング不良が発生する可能性があることや孔形状がテーパー状になる等の理由から、金属箔の厚みは25μm以下であることが微細な回路を形成する上で望ましい。
【0013】
【発明の実施の形態】
以下、本発明の多層配線基板についての一例を示す概略断面図を基に説明する。
【0014】
図1の多層配線基板Aによれば、絶縁基板10は、厚み50〜250μmの複数のガラスセラミック絶縁層10a〜10dを積層してなる積層体から構成され、その絶縁層10a〜10d間及び絶縁基板10表面には、厚みが3〜25μm程度の高純度金属導体からなる一般の配線層3とグランド層を形成する配線層6が被着形成されている。
【0015】
さらに、各ガラスセラミック絶縁層10a〜10dの厚み方向を貫くように形成された直径が50〜200μmのビアホール導体2が形成され、これにより、配線層3、配線層6間を接続し所定回路を達成するための回路網が形成される。また配線層3の表面には半導体素子等の電子部品Bが実装搭載される。
【0016】
また、表面の配線層3は、ICチップなどの各種電子部品Bを搭載するためのパッドとして、あるいはシールド用導体膜として、またさらには、外部回路と接続する端子電極として用いられ、電子部品Bが配線層3に半田や導電性接着剤などを介して接合される。
【0017】
尚、図示していないが、必要に応じて、多層配線基板Aの表面には、さらに珪化タンタル、珪化モリブデンなどの厚膜抵抗体膜や配線保護膜などを形成しても構わない。
【0018】
本発明によれば配線層3,6のうち層面内の配線面積比率が50%以上の配線層6には、図2に示すような貫通孔11を形成し、それぞれ隣接する該貫通孔11のピッチを平均0.1〜2.0mmとすることが重要である。
【0019】
この際、貫通孔11の平均ピッチが0.1mm未満の場合、貫通孔11の数が多くなるため、電気抵抗が大きくなり電気特性に悪影響を与える。
【0020】
また、平均ピッチが2.0mmを超える場合、脱バインダー時に発生する有機成分の分解ガスが抜けにくくなるため、層間やパターン間にデラミネーションやクラックが発生する。
【0021】
それらを考慮し、貫通孔11間の平均ピッチは0.1〜2.0mmであることが重要であり、さらに貫通孔形成の容易性の点から平均ピッチは0.3〜1.0mmが最も望ましい。
【0022】
また、貫通孔11の径が小さすぎると脱バインダー時にガスが通過する経路としての役割を十分果たすことができず、また、貫通孔11の径が大きすぎると配線層6の抵抗があがってしまうため、貫通孔11の径の平均は0.05〜0.40mmであることが重要であり、0.08〜0.20mmが最も望ましい。
【0023】
尚、貫通孔11の径とは各貫通孔11の最大径であり、貫通孔11が四角形の場合には対角線に相当する。従って、貫通孔11の径の平均とは各貫通孔11の径の和を貫通孔11の数で割ったものである。
【0024】
また、平均ピッチと貫通孔径の平均の関係については平均ピッチ/貫通孔径の平均の比が1.2より小さいと導通抵抗が大きくなることから、平均ピッチ/貫通孔径の平均の比が1.2以上であることが望ましい。
【0025】
本発明では平均ピッチの算出方法として図2に示すように、配線層6内部にある貫通孔aに関しては、隣接する全ての貫通孔(a1〜a9)とのピッチから平均値を算出((a1+a2+a3+〜a9)/9)した。
【0026】
また、配線層6の最外周部に存在する貫通孔bに関しては、隣接する全ての貫通孔(b1,b2,b3,b4,b6)に加え、配線層6の外辺(b5)も貫通孔とみなし、貫通孔bと貫通孔(b1,b2,b3,b4,b5,b6)との最短距離から平均値を算出((b1+b2+〜b6)/6)する手法を採用した。
【0027】
尚、この場合のピッチとは貫通孔11の中心と隣接する貫通孔11の中心との距離であり、例えば、計算に用いたa1は図2の貫通孔aと貫通孔a1のそれぞれの中心間の距離を表すものである。
【0028】
また、図2に示すように貫通孔11の形状は円状である必要はなく必要に応じて多角形や楕円形を用いても良い。
【0029】
以下に、本発明の多層配線基板の製造方法として、図1の本発明多層配線基板を例にして図3の工程図を基に説明する。
【0030】
ここでは、絶縁基板を形成するセラミック材料として、ガラスセラミックスを例として以下に説明する。まず、平均粒径0.5〜10μm、特に1〜5μmのガラス粉末と平均粒径0.5〜10μm、特に平均粒径1〜5μmのセラミックフィラー粉末とを準備する。
【0031】
用いられるガラス成分としては、少なくともSiOを含み、Al、B、ZnO、PbO、アルカリ土類金属酸化物、アルカリ金属酸化物のうちの少なくとも1種以上を含有したものであって、例えば、SiO−B系、SiO−B−Al−MO系(但し、MはCa、Sr、Mg、BaまたはZnを示す)等のホウケイ酸ガラス、アルカリ珪酸ガラス、Ba系ガラス、Pb系ガラス、Bi系ガラス等が挙げられる。
【0032】
これらのガラスは焼成処理することによっても非晶質ガラスであるもの、また焼成処理によって、アルカリ金属シリケート、クォーツ、クリストバライト、コージェライト、ムライト、エンスタタイト、アノーサイト、セルジアン、スピネル、ガーナイト、ディオプサイド、イルメナイト、ウイレマイト、ドロマイト、ペタライトやその置換誘導体の結晶を少なくとも1種を析出するものが用いられる。
【0033】
また、セラミックフィラーとしては、クォーツ、クリストバライト等のSiOや、Al、ZrO、ムライト、フォルステライト、エンスタタイト、スピネル、マグネシアの群から選ばれる少なくとも1種が好適に用いられる。
【0034】
上記ガラス粉末とセラミックフィラー粉末とを、特に、ガラス成分10〜90重量%、特に50〜80重量%と、セラミックフィラー成分10〜90重量%、特に20〜50重量%の割合で混合する。その混合物に有機バインダー等を加えた後、ドクターブレード法、圧延法、プレス法などによりシート状に成形して厚さ約50〜500μmのグリーンシート1を作製する。
【0035】
次に、このグリーンシート1にレーザーやマイクロドリル、パンチングなどにより、直径50〜200μmの貫通孔を形成し、その内部に導体ペーストを充填してビアホール導体2を形成する(図3(a))。
【0036】
導体ペーストは、Cu、Ag、Au等の金属成分と、それ以外にアクリル樹脂などの有機バインダー、トルエン、イソプロピルアルコール、アセトンなどの有機溶剤とを混合して形成される。
【0037】
有機バインダーは金属成分100重量部に対して0.5〜15.0重量部、有機溶剤は固形成分及び有機バインダー100重量部に対して5〜100重量部の割合で混合されることが望ましい。尚、この導体ペースト中にはガラスセラミック材料との焼成収縮を合わせるため、若干のガラス成分や無機粉末等を添加してもよい。
【0038】
次に、このグリーンシート1の表面に、配線層3と、層面内に占める配線の面積比率が50%を越える配線層6を形成する。配線層3としては、特に配線層3の幅が75μm以下、特に50μm以下、かつ配線層3のピッチが150μm以下であることが望ましい。
【0039】
特に配線幅を100μm以下に微細配線化する上では、純度99.5%以上の高純度金属、特に金属箔によって形成することが望ましい。
【0040】
金属箔の素材としては低抵抗であることやマイグレーションを抑制しうることなどから銅であることが望ましい。配線層3,6についても同様の理由から銅箔で形成することが望ましい。
【0041】
このような金属箔からなる配線層3、配線層6は、グリーンシート1の表面に金属箔を接着した後に周知のフォトエッチング法等の手法によって所望の回路を形成する方法が知られているが、かかる方法ではエッチング液によってグリーンシート1を変質させてしまうため、本発明においては転写法にて形成する。
【0042】
転写法による配線層3、配線層6の形成方法としては、まず、高分子材料からなる樹脂フィルム5の一面に高純度金属導体、特に銅箔を熱可塑性樹脂からなる接着剤により接着する。
【0043】
そしてこの金属導体の表面にレジストを鏡像の配線パターン状、あるいは貫通孔形成部分に塗布した後、エッチング処理及びレジスト除去を行う方法によって、樹脂フィルム5表面に一般の配線層3、貫通孔11を形成したグランド層となる配線層6を形成することができる。
【0044】
次に、前記ビアホール導体2が形成されたグリーンシート1の表面に、樹脂フィルム5上の配線層3、配線層6を位置合わせして積層圧着した後(図3(b))、樹脂フィルム5を剥がすことにより、ビアホール導体2と接続した配線層3、配線層6を具備する一単位のグリーンシート1を形成することができる。
【0045】
その後、同様にして得られた複数のグリーンシート1a〜1dを積層圧着して積層体を形成する(図3(c))。
【0046】
グリーンシート1の積層は、積み重ねられたグリーンシート1に熱と圧力を加えて熱圧着する方法や、有機バインダー、可塑剤、溶剤等からなる接着剤をシート間に塗布して熱圧着することもできる。
【0047】
次に、焼成時に上記の積層体のX−Y方向(平面方向)の収縮を抑制するため、グリーンシート1a〜1cの積層体の焼成温度で難焼結性のセラミック材料を主成分とする拘束シート8をガラスセラミックグリーンシート1a〜1dの積層体の両面又は片面に加圧積層して積層体を作製する(図3(d))。
【0048】
この拘束シート8は、難焼結性セラミック材料を主体とする無機成分に、有機バインダー、可塑剤、溶剤等を加えたスラリーをシート状に成形して得られる。
【0049】
難焼結性セラミック材料としては、具体的には1000℃以下の温度で緻密化しないようなセラミック組成物から構成され、具体的には平均粒径1〜20μm、特に3〜10μmのAl、SiO、MgO、ZrO、BN、TiOの群から選ばれる少なくとも1種および/またはこれらの複合酸化物(フォルステライト(MgSiO)、エンスタタイト(MgSiO)等)の粉末が挙げられる。
【0050】
また、拘束シート8中の有機バインダー、可塑剤及び溶剤としてはガラスセラミックグリーンシートを形成するものと同じ材料、具体的にはアクリル系樹脂、DBP等の可塑剤、IPA、アセトン、トルエン等の溶剤等が好適に使用できる。
【0051】
また、この拘束シート8中にはガラス成分、言い換えれば非晶質成分を0.5〜15重量%、特に1〜12重量%含有することが望ましく、それによって焼成収縮の拘束力を高め、また、拘束シート8と接する部分のガラスの移動を抑制し焼結不良などの発生を防止することができる。
【0052】
このガラス成分は、グリーンシート1中に含まれるガラス成分と異なるものであっても良いが、グリーンシート1中のガラスの拡散を防止するうえでは同一のガラス成分を用いることが望ましい。
【0053】
次に、上記積層体を100〜850℃、特に400〜750℃の酸化性または弱酸化性雰囲気中で加熱処理してグリーンシート1a〜1d内やビアホール導体2中の有機成分を分解除去する。この時の条件としては、グリーンシート1中の有機成分を除去するとともに、配線層3,6を転写形成する場合に配線層3表面に形成された接着層を分解除去できる条件に設定する。
【0054】
熱分解性に優れたアクリル系樹脂を用いた場合には、500〜800℃、Nの雰囲気中で、0.5〜2時間程度保持することによって、炭素の残存をほとんど皆無とすることができる。その後、800〜1050℃のN雰囲気中で同時焼成する。
【0055】
焼成後は、拘束シート8を、Al、SiO、MgO、ZrO、BN、TiOなどから選ばれる少なくとも1種を含む砥粒を空気と共に0.05〜0.5MPaの圧力で吹き付けて除去することによって本発明の多層配線基板を作製することができる。
【0056】
上記拘束シート8を用いて焼成することによって、焼成時の収縮が拘束シート8によって厚さ方向だけに抑えられているので、その積層体面内の収縮を、例えば、積層体が矩形形状の場合には、一辺の長さの収縮率が0.5%以下に抑えることが可能となり、しかもガラスセラミックグリーンシート1a〜1dは拘束シート8によって全面にわたって均一にかつ確実に結合されているので、拘束シート8の一部剥離等によって反りや変形が起こるのを防止することができる。
【0057】
【実施例】
BaO−MgO−SiO−B系ガラス粉末50重量%とセラミックフィラー粉末としてクォーツ50重量%を秤量し、これにバインダーとしてアクリル系樹脂(主にメタクリル酸系)と、可塑剤としてDBP(ジブチルフタレート)、溶媒としてトルエンとイソプロピルアルコールを加えて混合、調製したスラリーを用いて、ドクターブレード法により厚さ500μmのグリーンシートを作製した。
【0058】
次に、平均粒径が5μmのCu粉末に対して、フィラー成分としてSiO粉末を8重量%と、これら無機成分に対して有機バインダーとしてアクリル系樹脂を2重量部と、溶媒としてアセトンを75重量部との比率で添加混練し、ペースト状のビアホール導体用ペーストを作製した。そして、上記グリーンシートの所定個所にビアホールを形成し、そのビアホール内に上記ビアホール用ペーストを充填した。
【0059】
一方、樹脂フィルムに、純度99.5%以上、厚さ9〜35μmの銅箔をアクリル系樹脂からなる接着剤(JISZ0237による接着強度160g/10mm)により接着し、その後レジスト塗布、現像、エッチング、レジスト除去を行って円形の貫通孔を有する配線層などの所定のパターンの配線層を形成した。
【0060】
実験では配線面積比率とデラミネーション、クラック等の関係を調べるため表1に示すように厚さ9μmの銅箔を用いて層面内の配線面積比率を20〜70%の範囲で種々変化させた。
【0061】
また、さらに層面内の面積比率が50%を越える配線層について、表2に示すように貫通孔の平均ピッチ、貫通孔径の平均、銅箔の厚さとデラミネーション、クラック等の関係を調べるため9〜35μm厚みの銅箔を用い、貫通孔を形成しない試料及び隣接する貫通孔の平均ピッチを0.05〜2.5mm、貫通孔径の平均が0.01〜0.50mmの範囲となるように貫通孔径が0.01〜0.50mmの種々の貫通孔を形成した試料を作製した。
【0062】
エッチングによる形成のため従来のスクリーン印刷法と比較して、非常に微細な配線層を形成することができた。
【0063】
そして、上記樹脂フィルムの配線層形成表面にアクリル系樹脂からなる接着剤をスクリーン印刷によって塗布した。
【0064】
そして、ビアホールが形成されたグリーンシートにビアホールの位置にあわせながら配線層が形成された上記樹脂フィルムを積層し、60℃、15MPaの条件で熱圧着して配線層をグリーンシート表面に形成した。その後、30〜50℃の温度をかけながら樹脂フィルムを剥がすことにより、ビアホール導体を接続した配線層を具備する一単位の配線層を形成した。また、これら任意の一単位のグリーンシートを5枚積層し、積層体を形成した。
【0065】
他方、平均粒径2μmのアルミナ又はフォルステライトを主成分とするセラミック粉末と平均粒径5μmのガラス粉末の組成物からなる厚さ250μmの拘束シートを作製した。尚、シート作製時の有機バインダー、可塑剤、溶媒等はグリーンシートと同じ配合量とした。この拘束シートをグリーンシート積層体の両面に60℃、20MPaで加圧積層して積層体を得た。
【0066】
次いで、この積層体を、Alセッターに載置して有機バインダー等の有機成分を分解除去するために、窒素雰囲気中、700℃に加熱し、さらに窒素雰囲気中、950℃で1時間焼成を行った。尚、焼成後の冷却速度は300℃/hrとした。
【0067】
その後、拘束シート(焼結しない無機組成物)をAl砥粒を空気と共に0.2MPaの圧力で吹き付けることで除去し、その後Auメッキ処理を行い、評価用の多層配線基板を作製した。
(デラミネーション、クラック)
得られた多層配線基板について、基板断面のデラミネーション、クラックの有無を確認した。多層配線基板100個あたりのNG数が20を超えるものをNGとして判定した。結果を表1、2に示す。
(導通抵抗)
また、この多層配線基板を用いて配線層の導通抵抗の評価を行った。評価については、銅箔からなる配線層(40mm□)の両端にて配線抵抗をテスターにて測定し、配線抵抗が16mΩを超えるものをNGとした。結果を表1、2に示す。
【0068】
【表1】
Figure 2004087989
【0069】
表1の結果から明らかなように配線層面内の配線面積比率が50%以下の試料No.1〜5ではデラミネーション、クラックともに発生せず高い歩留まりで製品が作製できた。一方、配線層面内の配線面積比率が50%を越える試料No.6〜9ではデラミネーションやクラックが多発し、歩留まりが低下した。
【0070】
【表2】
Figure 2004087989
【0071】
表2の結果から明らかなように、貫通孔が無い試料No10,26はデラミネーション及びクラックが多発しており、歩留まりは50%に満たない結果となっており実用的でない。
【0072】
また、貫通孔ピッチが2.0mmを超える試料No.18,34は、貫通孔のない試料No10,26と比較すると改善はされているが、試料100個中のクラック、デラミネーションの発生数が20を超えているため実用的ではない。
【0073】
貫通孔ピッチが0.1mm未満の試料No11,27は、導通抵抗が16mΩを超えているため実用的ではない。
【0074】
貫通孔径の平均を0.05mmより小さくした試料No.19,35では若干数のデラミネーション、クラックが発生していることから、貫通孔径の平均は0.05mm以上にすることが必要であった。
【0075】
また、貫通孔径の平均を0.40mmより大きくした試料No.25,41では基板導通抵抗が16mΩを超えているため、貫通孔径の平均は0.4mm以下にすることが必要であった。
【0076】
これに対して本発明の範囲内である試料No12〜17,20〜24,28〜33,36〜40,42〜44においては、クラック、デラミネーションとも皆無か非常に少なく、電気特性の問題も無いサンプルが得られた。
【0077】
配線層の厚さが25,35μmの試料No.43,44についてみると、特性上全く問題の無い結果が得られたが、配線層の厚さが35μmの試料No.44では貫通孔の内、0.05mm以下の貫通孔でエッチング不良が発生したため、配線層の厚みは25μm以下が望ましい。
【0078】
【発明の効果】
以上詳述したとおり、本発明によれば、ガラスセラミックからなる絶縁基板と、該絶縁基板の表面及び/又は内部に金属箔で配線層を形成した多層配線基板において、該配線層の層面内における配線面積比率が50%以上の配線層に複数の貫通孔を形成し、それぞれ隣接する該貫通孔のピッチを平均0.1〜2.0mmとし、かつ貫通孔の最大径の平均を0.05〜0.40mmすることで、基板内部にクラック、デラミネーション等の発生が抑制され、電気特性に優れた多層配線基板を容易に得ることができる。
【図面の簡単な説明】
【図1】本発明の多層配線基板を説明するための概略断面図である。
【図2】本発明の多層配線基板における貫通孔を形成した配線層を上からみた該略図である。
【図3】本発明における多層配線基板の製造方法を説明するための工程図である。
【符号の説明】
1  セラミックグリーンシート
2  ビアホール導体
3  配線層
5  樹脂フィルム
6  配線層
8  拘束シート
10 絶縁基板
11 貫通孔
A  多層配線基板
B  電子部品
a,a1〜9,b,b1〜6  貫通孔

Claims (3)

  1. セラミックからなる絶縁基板と、該絶縁基板の表面及び/又は内部に金属箔で配線層を形成した多層配線基板において、該配線層の層面内における面積比率が50%を越える配線層に複数の貫通孔を形成し、それぞれ隣接する貫通孔のピッチを平均0.1〜2.0mmとし、かつ貫通孔の最大径の平均が0.05〜0.40mmであることを特徴とする多層配線基板。
  2. 前記金属箔が銅箔からなることを特徴とする請求項1記載の多層配線基板。
  3. 前記配線層の厚みが25μm以下であることを特徴とする請求項1記載の多層配線基板。
JP2002249799A 2002-08-28 2002-08-28 多層配線基板 Pending JP2004087989A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002249799A JP2004087989A (ja) 2002-08-28 2002-08-28 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002249799A JP2004087989A (ja) 2002-08-28 2002-08-28 多層配線基板

Publications (1)

Publication Number Publication Date
JP2004087989A true JP2004087989A (ja) 2004-03-18

Family

ID=32056787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002249799A Pending JP2004087989A (ja) 2002-08-28 2002-08-28 多層配線基板

Country Status (1)

Country Link
JP (1) JP2004087989A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008071843A (ja) * 2006-09-12 2008-03-27 Ngk Spark Plug Co Ltd 多層セラミック基板及びその製造方法
JP2008071842A (ja) * 2006-09-12 2008-03-27 Ngk Spark Plug Co Ltd 多層セラミック基板及びその製造方法
JP2008141082A (ja) * 2006-12-05 2008-06-19 Matsushita Electric Ind Co Ltd セラミック多層基板の製造方法
US7474536B2 (en) 2000-10-27 2009-01-06 Ridley Ray B Audio sound quality enhancement apparatus and method
US7476814B2 (en) 2006-07-18 2009-01-13 Fujitsu Limited Multilayer interconnection board
JP2009099620A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd コア基板およびその製造方法
US7561436B2 (en) 2005-06-06 2009-07-14 Delphi Technologies, Inc. Circuit assembly with surface-mount IC package and heat sink

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7474536B2 (en) 2000-10-27 2009-01-06 Ridley Ray B Audio sound quality enhancement apparatus and method
US7561436B2 (en) 2005-06-06 2009-07-14 Delphi Technologies, Inc. Circuit assembly with surface-mount IC package and heat sink
US7476814B2 (en) 2006-07-18 2009-01-13 Fujitsu Limited Multilayer interconnection board
JP2008071843A (ja) * 2006-09-12 2008-03-27 Ngk Spark Plug Co Ltd 多層セラミック基板及びその製造方法
JP2008071842A (ja) * 2006-09-12 2008-03-27 Ngk Spark Plug Co Ltd 多層セラミック基板及びその製造方法
JP2008141082A (ja) * 2006-12-05 2008-06-19 Matsushita Electric Ind Co Ltd セラミック多層基板の製造方法
JP2009099620A (ja) * 2007-10-12 2009-05-07 Fujitsu Ltd コア基板およびその製造方法
US8035037B2 (en) 2007-10-12 2011-10-11 Fujitsu Limited Core substrate and method of producing the same

Similar Documents

Publication Publication Date Title
JP3652196B2 (ja) セラミック配線基板の製造方法
JP4454105B2 (ja) 多層配線基板の製造方法
JP4610114B2 (ja) セラミック配線基板の製造方法
JP2004087989A (ja) 多層配線基板
JP4535576B2 (ja) 多層配線基板の製造方法
JP4535098B2 (ja) 積層型セラミック電子部品の製造方法
JP4029163B2 (ja) 積層型セラミック電子部品およびその製造方法
JP4028810B2 (ja) 多層配線基板の製造方法
JP2004063811A (ja) 配線基板およびその製造方法
JP4688314B2 (ja) 配線基板の製造方法
JP2001015895A (ja) 配線基板およびその製造方法
JP2002050865A (ja) ガラスセラミック配線基板及びその製造方法
JP2004235347A (ja) 絶縁性セラミックスおよびそれを用いた多層セラミック基板
JP4587562B2 (ja) 多層配線基板の製造方法
JP3886791B2 (ja) 多層配線基板の製造方法
JP4071908B2 (ja) 多層配線基板およびその製造方法
JP4535801B2 (ja) セラミック配線基板
JP2004235346A (ja) 多層配線基板の製造方法
JP2008244057A (ja) 多層セラミックス基板の製造方法
JP4157352B2 (ja) 配線基板
JP2001068852A (ja) 多層配線基板およびその製造方法
JP2002353626A (ja) 多層配線基板およびその製造方法
JP2001102756A (ja) 多層配線基板及びその製造方法
JP2001015930A (ja) 多層配線基板およびその製造方法
JP3426920B2 (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20050118

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070313

A521 Written amendment

Effective date: 20070514

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070807