[go: up one dir, main page]

JP2004047846A - 金属配線の形成方法 - Google Patents

金属配線の形成方法 Download PDF

Info

Publication number
JP2004047846A
JP2004047846A JP2002205073A JP2002205073A JP2004047846A JP 2004047846 A JP2004047846 A JP 2004047846A JP 2002205073 A JP2002205073 A JP 2002205073A JP 2002205073 A JP2002205073 A JP 2002205073A JP 2004047846 A JP2004047846 A JP 2004047846A
Authority
JP
Japan
Prior art keywords
layer
forming
additive
metal
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002205073A
Other languages
English (en)
Other versions
JP3556206B2 (ja
Inventor
Kazuhide Abe
阿部　一英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2002205073A priority Critical patent/JP3556206B2/ja
Priority to US10/444,986 priority patent/US6770560B2/en
Publication of JP2004047846A publication Critical patent/JP2004047846A/ja
Application granted granted Critical
Publication of JP3556206B2 publication Critical patent/JP3556206B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】絶縁層に密着力及びＥＭ耐性に優れた金属配線を形成することができる金属配線の形成方法を提供する。
【解決手段】絶縁層１０２に溝１０３を形成する工程と、その上に添加物含有バリア層１０４を形成する工程と、その上に金属シード層１０５を形成する工程と、その上に金属材料層１０６を形成する工程と、金属シード層１０５及び金属材料層１０６の結晶粒の成長を促進させることができる第１の温度で熱処理を施す工程と、添加物含有バリア層１０４、金属シード層１０５、及び金属材料層１０６の一部を除去することによって溝１０３内に残された金属シード層１０５及び金属材料層１０６からなる導電層１０７を形成する工程と、添加物含有バリア層１０４中の添加元素を導電層１０７内に拡散させることができる第２の温度で熱処理を施し添加物含有導電層（金属配線）１０８を形成する工程とを有する。
【選択図】　　　　図４

Description

【０００１】
【発明の属する技術分野】
本発明は、金属配線（例えば、埋め込み銅（Ｃｕ）配線）の形成方法に関するものである。
【０００２】
【従来の技術】
半導体素子におけるＣｕ配線のエレクトロマイグレーション（ＥＭ）耐性を向上させるために、Ｃｕ配線に不純物元素を拡散させる対策が知られている。このようなＣｕ配線の形成方法としては、スパッタリング装置により溝の内面にＣｕ合金シード層を形成し、次に、めっき装置によりＣｕめっき層を形成し、その後、熱処理によりＣｕ合金シード層の添加元素（即ち、不純物元素）をＣｕめっき層内に拡散させる方法がある。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記した金属配線の形成方法においては、スパッタリング装置内においてＣｕ合金シード層が形成された試料（ウェハ）を、大気暴露を経て、めっき装置に移動して、Ｃｕめっき層の形成を行うので、Ｃｕ合金シード層の添加元素の酸化によりＣｕ合金シード層表面に酸化層が形成される。このため、Ｃｕ合金シード層とＣｕめっき層との密着力が低下する懸念がある。
【０００４】
また、Ｃｕめっき層内に拡散した不純物元素には、Ｃｕめっき層のＥＭ耐性を向上させる働きがあるが、Ｃｕめっき層の結晶粒成長を抑制する働きもある。このため、熱処理後のＣｕめっき層に微細結晶粒が存在することとなり、この微細結晶粒がＥＭ耐性を劣化させる問題がある。
【０００５】
そこで、本発明は上記したような従来技術の課題を解決するためになされたものであり、その目的とするところは、密着力及びＥＭ耐性に優れた金属配線を形成することができる金属配線の形成方法を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１の発明に係る金属配線の形成方法は、
絶縁層に溝を形成する工程と、
前記溝の内面を含む前記絶縁層の表面上に添加物含有バリア層を形成する工程と、
前記添加物含有バリア層の表面上に金属シード層を形成する工程と、
前記溝を埋め込むように前記金属シード層の表面上に金属材料層を形成する工程と、
前記金属シード層及び前記金属材料層の結晶粒の成長を促進させることができる第１の温度で熱処理を施す工程と、
前記絶縁層の上部を露出させるように前記絶縁層上の前記添加物含有バリア層、前記金属シード層、及び前記金属材料層の一部を除去することによって、前記溝内に残された前記金属シード層及び前記金属材料層からなる金属配線を形成する工程と、
前記添加物含有バリア層中の添加元素を前記金属配線内に拡散させることができる温度であり且つ前記第１の温度より高い温度である第２の温度で熱処理を施す工程と
を有することを特徴としている。
【０００７】
また、請求項２の発明に係る金属配線の形成方法は、
絶縁層に溝を形成する工程と、
前記溝の内面を含む前記絶縁層の表面上にバリア層を形成する工程と、
前記バリア層の表面上に添加物含有バリア層を形成する工程と、
前記添加物含有バリア層の表面上に金属シード層を形成する工程と、
前記溝を埋め込むように前記金属シード層の表面上に金属材料層を形成する工程と、
前記金属シード層及び前記金属材料層の結晶粒の成長を促進させることができる第１の温度で熱処理を施す工程と、
前記絶縁層の上部を露出させるように前記絶縁層上の前記添加物含有バリア層、前記金属シード層、及び前記金属材料層の一部を除去することによって、前記溝内に残された前記金属シード層及び前記金属材料層からなる金属配線を形成する工程と、
前記添加物含有バリア層中の添加元素を前記金属配線内に拡散させることができる温度であり且つ前記第１の温度より高い温度である第２の温度で熱処理を施す工程と
を有することを特徴としている。
【０００８】
また、請求項３の発明に係る金属配線の形成方法は、
第１金属配線を備えた第１絶縁層上にキャップ層、第２絶縁層、エッチングストップ層、及び第３絶縁層を順に形成する工程と、
前記第３絶縁層に溝を形成する工程と、
前記第３絶縁層の溝の下部に、前記エッチングストップ層、前記第２絶縁層、及び前記キャップ層を貫通して前記第１金属配線を露出させるヴィアを形成する工程と、
前記第３絶縁層の溝の側面、並びに、前記ヴィアの側面及び底面に添加物含有バリア層を形成する工程と、
前記ヴィアの底面上の添加物含有バリア層を除去する工程と、
前記添加物含有バリア層の表面上及び前記ヴィアの底面の前記第１金属配線上に金属シード層を形成する工程と、
前記ヴィア及び前記第３絶縁層の溝を埋め込むように前記金属シード層の表面上に金属材料層を形成する工程と、
前記金属シード層及び前記金属材料層の結晶粒の成長を促進させることができる第１の温度で熱処理を施す工程と、
前記第３絶縁層の上部を露出させるように前記第３絶縁層上の前記添加物含有バリア層、前記金属シード層、及び前記金属材料層の一部を除去することによって、前記第３絶縁層の溝内及び前記ヴィア内に残された前記金属シード層及び前記金属材料層からなる第２金属配線を形成する工程と、
前記添加物含有バリア層中の添加元素を前記金属配線内に拡散させることができる温度であり且つ前記第１の温度より高い温度である第２の温度で熱処理を施す工程と
を有することを特徴としている。
【０００９】
また、請求項４の発明に係る金属配線の形成方法は、
第１金属配線を備えた第１絶縁層上にキャップ層、第２絶縁層、エッチングストップ層、及び第３絶縁層を順に形成する工程と、
前記第３絶縁層に溝を形成する工程と、
前記第３絶縁層の溝の下部に、前記エッチングストップ層、前記第２絶縁層、及び前記キャップ層を貫通して前記第１金属配線を露出させるヴィアを形成する工程と、
前記第３絶縁層の溝の側面、並びに、前記ヴィアの側面及び底面にバリア層を形成する工程と、
前記バリア層の表面上に添加物含有バリア層を形成する工程と、
前記ヴィアの底面上の前記バリア層及び前記添加物含有バリア層を除去する工程と、
前記添加物含有バリア層の表面上及び前記ヴィアの底面の前記第１金属配線上に金属シード層を形成する工程と、
前記ヴィア及び前記第３絶縁層の溝を埋め込むように前記金属シード層の表面上に金属材料層を形成する工程と、
前記金属シード層及び前記金属材料層の結晶粒の成長を促進させることができる第１の温度で熱処理を施す工程と、
前記第３絶縁層の上部を露出させるように前記第３絶縁層上の前記バリア層、前記添加物含有バリア層、前記金属シード層、及び前記金属材料層の一部を除去することによって、前記第３絶縁層の溝内及び前記ヴィア内に残された前記金属シード層及び前記金属材料層からなる第２金属配線を形成する工程と、
前記添加物含有バリア層中の添加元素を前記金属配線内に拡散させることができる温度であり且つ前記第１の温度より高い温度である第２の温度で熱処理を施す工程と
を有することを特徴としている。
【００１０】
ここで、前記添加物含有バリア層を形成する工程は、ＴａＭｇＮ、ＴａＮ、ＴａＣＮ、ＴａＳｉＮ、ＴａＳｉＣＮ、ＷＮ、ＷＣＮ、ＷＳｉＮ、ＷＳｉＣＮ、ＴｉＮ、ＴｉＣＮ、ＴｉＳｉＮ、ＴｉＳｉＣＮ、ＺｒＮ、ＺｒＣＮ、ＺｒＳｉＮ、ＺｒＳｉＣＮの中から選ばれた一つの材料に、Ａｇ、Ｃａ、Ｚｎ、Ｃｄ、Ａｕ、Ｂｅ、Ｍｇ、Ｓｎ、Ｚｒ、Ｂ、Ｐｄ、Ａｌ、Ｈｇ、Ｉｎ、Ｎｉ、Ｇａの中から選ばれた少なくとも一つ以上の添加元素を混合させた材料を用いて前記添加物含有バリア層を形成する工程とすることができる。
【００１１】
また、前記バリア層を形成する工程は、ＴａＭｇＮ、ＴａＮ、ＴａＣＮ、ＴａＳｉＮ、ＴａＳｉＣＮ、ＷＮ、ＷＣＮ、ＷＳｉＮ、ＷＳｉＣＮ、ＴｉＮ、ＴｉＣＮ、ＴｉＳｉＮ、ＴｉＳｉＣＮ、ＺｒＮ、ＺｒＣＮ、ＺｒＳｉＮ、ＺｒＳｉＣＮの中から選ばれた一つの材料を用いて前記バリア層を形成する工程とすることができる。
【００１２】
また、前記金属シード層を形成する工程を、スパッタリング法又はＣＶＤ法を用いてＣｕシード層を形成する工程とし、
前記金属材料層を形成する工程を、前記Ｃｕシード層の表面上にＣｕめっき層を形成する工程とすることができる。
【００１３】
また、前記第１の温度で熱処理を施す工程を、１００℃から３５０℃までの範囲内で予め定めれれた温度で１時間から５時間までの範囲内で定められた時間、熱処理を施す工程とすることができる。
【００１４】
また、前記第２の温度で熱処理を施す工程を、２５０℃から４５０℃までの範囲内で予め定めれれた温度で１時間から５時間までの範囲内で定められた時間、熱処理を施す工程とすることができる。
【００１５】
【発明の実施の形態】
第１の実施形態
図１から図７までは、本発明の第１の実施形態に係る金属配線の形成方法を示す工程説明図（その１〜７）である。
【００１６】
第１の実施形態に係る金属配線の形成方法においては、先ず、図１に示されるように、半導体基板１０１上に絶縁層１０２を形成する。半導体基板１０１は、例えば、シリコンで構成される。また、絶縁層１０２は、例えば、酸化シリコン等で構成される。ただし、構成材料はこれらに限定されない。
【００１７】
次に、図２に示されるように、公知のフォトリソグラフィ技術及びエッチング技術を用いて、絶縁層１０２に溝１０３を形成する。溝１０３は、絶縁層１０２内に形成される配線パターンに対応する領域に形成される。溝１０３の深さは、例えば、０．３μｍであり、溝１０３の幅は、例えば、０．３μｍである。なお、溝１０３の形状や数は図示のものに限定されない。また、溝１０３の寸法も例示のものに限定されない。
【００１８】
次に、図３に示されるように、溝１０３が形成された絶縁層１０２上に添加物含有バリア層１０４及びＣｕシード層１０５を順に形成する。添加物含有バリア層１０４は、その上に形成される層の構成金属が絶縁層１０２に拡散することを防ぐ拡散防止層としての機能を有する。添加物含有バリア層１０４は、例えば、ＴａＮにＭｇを添加したＴａＭｇＮ層である。添加物含有バリア層１０４の厚さは、例えば、４０ｎｍである。Ｃｕシード層１０５の厚さは、例えば、１００ｎｍである。ただし、各層の寸法は例示のものに限定されない。
【００１９】
添加物含有バリア層１０４及びＣｕシード層１０５は、スパッタリング装置（図示せず）内において指向性を高めたスパッタ法を用いて連続して形成される。添加物含有バリア層１０４としてのＴａＭｇＮ層の形成は、真空のスパッタリング装置内にＡｒ／Ｎ２混合ガスを導入しながら、ＴａＭｇターゲットを用いて行われる。Ｃｕシード層１０５の形成は、真空のスパッタリング装置内にＡｒガスを導入しながら、Ｃｕターゲットを用いて行われる。このように真空のスパッタリング装置内に置かれた添加物含有バリア層１０４上にＣｕシード層を連続成層することにより、添加物含有バリア層１０４中の添加元素が大気に暴露されて酸化されることを防ぐことができる。添加物含有バリア層１０４の添加元素としては、Ａｇ、Ｃａ、Ｚｎ、Ｃｄ、Ａｕ、Ｂｅ、Ｍｇ、Ｓｎ、Ｚｒ、Ｂ、Ｐｄ、Ａｌ、Ｈｇ、Ｉｎ、Ｎｉ、Ｇａ等の少なくとも一つ以上を用いることができる。添加物含有バリア層１０４の添加物の含有率（重量％）は、０．０５重量％〜１０重量％である。添加物含有バリア層１０４の構成材料の他の例としては、ＴａＮ、ＴａＣＮ、ＴａＳｉＮ、ＴａＳｉＣＮ、ＷＮ、ＷＣＮ、ＷＳｉＮ、ＷＳｉＣＮ、ＴｉＮ、ＴｉＣＮ、ＴｉＳｉＮ、ＴｉＳｉＣＮ、ＺｒＮ、ＺｒＣＮ、ＺｒＳｉＮ、ＺｒＳｉＣＮ等がある。なお、添加物含有バリア層１０４及びＣｕシード層１０５の成層法としては、スパッタ法に限らず、ＣＶＤ法等の他の方法を採用してもよい。
【００２０】
次に、Ｃｕシード層１０５が形成された試料（ウェハ）は、スパッタリング装置から出され、大気に暴露されて、めっき装置（図示せず）に運ばれる。そして、図４に示されるように、Ｃｕシード層１０５上に電気めっき法によりＣｕめっき層１０６を形成する。Ｃｕめっき層１０６は、溝１０３が完全に埋め込まれるように形成される。
【００２１】
次に、Ｃｕめっき層１０６の硬度、結晶性、比抵抗等の層質の安定化を目的として、第１の温度（例えば、１００℃〜３５０℃）にて１時間〜５時間の熱処理を窒素と水素の混合雰囲気中で行う。ただし、最適な熱処理温度は、配線の幅等の各種要因によって異なる。第１の実施形態においては、添加物含有バリア層１０４からＣｕシード層１０５及びＣｕめっき層１０６への添加元素の拡散をできるだけ少なくするため比較的低温で熱処理を行い、Ｃｕシード層１０５及びＣｕめっき層１０６のＣｕ結晶粒を成長させるために比較的長時間の熱処理を行う。この熱処理工程により、図５に示されるように、Ｃｕシード層１０５及びＣｕめっき層１０６の一体化が促される。
【００２２】
次に、図６に示されるように、絶縁層１０２上の各層を、絶縁層１０２の上部が露出するまで、添加物含有バリア層１０４、Ｃｕシード層１０５、及びＣｕめっき層１０６の一部を除去する。除去は、ＣＭＰ（化学機械研磨）装置（図示せず）を用いたＣＭＰ法の研磨による。この工程により、溝１０３内に導電層１０７（Ｃｕシード層１０５の一部とＣｕめっき層１０６の一部から構成される）が残る。導電層１０７は、半導体素子の金属配線となる。
【００２３】
ＣＭＰ法で使用するスラリーは、シリカベースであり、Ｈ２Ｏ２を酸化剤として混合している。また、ＣＭＰ装置のキャリア（研磨対象であるウェハを保持する機構である。）及びリテーナーリング（キャリアに保持されたウェハの外周を囲う部材である。）には、それぞれ独立した加圧制御機構が備えられており、それぞれのダウンフォース（加圧力）は、例えば、４ｐｓｉ及び５ｐｓｉである。また、ＣＭＰ装置のキャリア及びプラテン（キャリアに保持された試料を研磨する研磨布である。）には、それぞれ独立した回転機構が備えられており、それぞれの回転スピードは、例えば、８０ｒｐｍ及び８０ｒｐｍである。
【００２４】
ＣＭＰ法の研磨工程は２段階の工程からなる。１番目の研磨工程においては、Ｃｕめっき層１０６及びＣｕシード層１０５を研磨し、絶縁層１０２上の添加物含有バリア層１０４を残す。次の２番目の研磨工程においては、別のシリカベーススラリーを用いて、絶縁層１０２の上部に位置する添加物含有バリア層１０４を完全に除去する。添加物含有バッファ層１０４の研磨速度に対してＣｕめっき層１０６の研磨速度を、例えば、１／１０程度にすることにより、導電層１０７の凹みを抑制することができる。このとき、ＣＭＰ装置のキャリア及びリテーナーリングのダウンフォースはそれぞれ、例えば、４ｐｓｉ及び５ｐｓｉである。また、ＣＭＰ装置のキャリア及びブラテンの回転スピードはそれぞれ、例えば、５０ｒｐｍ及び５０ｒｐｍである。
【００２５】
次に、図７に示されるように、第２の温度（例えば、４００℃近傍）にて１時間〜５時間の熱処理を窒素と水素の混合雰囲気中で行う。この熱処理は、添加物合有バリア層１０４の添加元素を導電層１０７に拡散させて添加物含有導電層１０８を形成するためのものであるから、第２の温度は前記第１の温度より高温である。また、第２の温度は４００℃近傍に限らず、２５０℃〜４５０℃の範囲内であればよい。この熱処理工程により、導電層１０７中に添加物合有バリア層１０４の添加元素が拡散し、添加物含有導電層１０８が形成される。以上で、半導体素子におけるＣｕ配線の形成が終了する。
【００２６】
以上述べたように、第１の実施形態に係る金属配線の形成方法によれば、スパッタリング装置でＣｕシード層１０５が形成された後に、試料を大気を経由してめっき装置に運ぶので、添加物含有バリア層１０４が大気に暴露されることはない。このため、添加物含有バリア層１０４の添加元素の大気による酸化は発生せず、Ｃｕめっき層１０６の密着力低下を防止できる。
【００２７】
また、第１の実施形態に係る金属配線の形成方法によれば、Ｃｕシード層１０５及びＣｕめっき層１０６の結晶粒成長を促すために比較的低温である第１の温度で熱処理を行い、その後、添加物含有バリア層１０４から導電層１０７に添加元素物を拡散させる比較的高温の第２の温度で熱処理を行う。このように、第１の実施形態に係る金属配線の形成方法によれば、結晶粒成長及び添加元素の拡散というＥＭ耐性改善のための２つの対策を実行できるので、ＥＭ耐性に優れたＣｕ配線を形成できる。
【００２８】
なお、上記説明においては、半導体素子にＣｕ配線を形成する方法について説明したが、本発明はＣｕ配線以外の金属配線の形成方法にも適用可能である。
【００２９】
第２の実施形態
図８から図１４までは、本発明の第２の実施形態に係る金属配線の形成方法を示す工程説明図（その１〜７）である。第２の実施形態に係る金属配線の形成方法は、絶縁層２０２と添加物含有バリア層２０５との間にバリア層２０４を備えた点が第１の実施形態に係る形成方法と相違する。ここで、バリア層２０４は添加物を含有しないバリア層であるか、又は、添加物の含有量が添加物含有バリア層２０５より少ないバリア層である。
【００３０】
第２の実施形態に係る金属配線の形成方法においては、先ず、図８に示されるように、半導体基板２０１上に絶縁層２０２を形成する。半導体基板２０１は、例えば、シリコンで構成される。また、絶縁層２０２は、例えば、酸化シリコン等で構成される。ただし、構成材料はこれらに限定されない。
【００３１】
次に、図９に示されるように、公知のフォトリソグラフィ技術及びエッチング技術を用いて、絶縁層２０２に溝２０３を形成する。溝２０３は、絶縁層２０２内に形成される配線パターンに対応する領域に形成される。溝１０３の深さは、例えば、０．３μｍであり、溝１０３の幅は、例えば、０．３μｍである。なお、溝１０３の形状や数は図示のものに限定されない。また、溝１０３の寸法も例示のものに限定されない。
【００３２】
次に、図１０に示されるように、溝２０３が形成された絶縁層２０２上にバリア層２０４、添加物含有バリア層２０５、及びＣｕシード層２０６を順に形成する。バリア層２０４及び添加物含有バリア層２０５は、その上に形成される層の構成金属が絶縁層２０２に拡散することを防ぐ拡散防止層としての機能を有する。バリア層２０４は、ＴａＭｇＮ、ＴａＮ、ＴａＣＮ、ＴａＳｉＮ、ＴａＳｉＣＮ、ＷＮ、ＷＣＮ、ＷＳｉＮ、ＷＳｉＣＮ、ＴｉＮ、ＴｉＣＮ、ＴｉＳｉＮ、ＴｉＳｉＣＮ、ＺｒＮ、ＺｒＣＮ、ＺｒＳｉＮ、ＺｒＳｉＣＮの中から選ばれた一つの材料を用いて形成される。添加物含有バリア層２０５は、ＴａＭｇＮ、ＴａＮ、ＴａＣＮ、ＴａＳｉＮ、ＴａＳｉＣＮ、ＷＮ、ＷＣＮ、ＷＳｉＮ、ＷＳｉＣＮ、ＴｉＮ、ＴｉＣＮ、ＴｉＳｉＮ、ＴｉＳｉＣＮ、ＺｒＮ、ＺｒＣＮ、ＺｒＳｉＮ、ＺｒＳｉＣＮの中から選ばれた一つの材料に、Ａｇ、Ｃａ、Ｚｎ、Ｃｄ、Ａｕ、Ｂｅ、Ｍｇ、Ｓｎ、Ｚｒ、Ｂ、Ｐｄ、Ａｌ、Ｈｇ、Ｉｎ、Ｎｉ、Ｇａの中から選ばれた少なくとも一つ以上の添加元素を混合させた材料を用いて形成される。
【００３３】
バリア層２０４、添加物含有バリア層２０５、及びＣｕシード層２０６は、スパッタリング装置内において指向性を高めたスパッタ法を用いて連続して形成される。なお、バリア層２０４、添加物含有バリア層２０５、及びＣｕシード層２０６の成層法としては、スパッタ法に限らず、ＣＶＤ法等の他の方法を採用してもよい。
【００３４】
次に、Ｃｕシード層２０６が形成された試料（ウェハ）は、スパッタリング装置から出され、大気に暴露されて、めっき装置（図示せず）に運ばれる。そして、図１１に示されるように、Ｃｕシード層２０６上に電気めっき法によりＣｕめっき層２０７を形成する。Ｃｕめっき層２０７は、溝２０３を完全に埋め込むように形成される。
【００３５】
次に、Ｃｕめっき層２０７の硬度、結晶性、比抵抗等の層質の安定化を目的として、第１の温度（例えば、１００℃〜３５０℃）にて１時間〜５時間の熱処理を窒素と水素の混合雰囲気中で行う。この熱処理工程により、図１２に示されるように、Ｃｕシード層２０６及びＣｕめっき層２０７の一体化が促される。
【００３６】
次に、図１３に示されるように、絶縁層２０２上の各層を、絶縁層２０２の上部が露出するまで、バリア層２０４、添加物含有バリア層２０５、Ｃｕシード層２０６、及びＣｕめっき層２０７の一部を除去する。除去は、ＣＭＰ法の研磨による。この工程により、溝２０３内に導電層２０８（Ｃｕシード層２０６の一部とＣｕめっき層２０７の一部から構成される）が残る。導電層２０８は、半導体素子の金属配線として用いられる。
【００３７】
次に、図１４に示されるように、第２の温度（例えば、４００℃近傍）にて１時間〜５時間の熱処理を窒素と水素の混合雰囲気中で行う。この熱処理は、添加物合有バリア層２０５の添加元素を導電層２０８に拡散させて添加物含有導電層２０９を形成するためのものであるから、第２の温度は前記第１の温度より高温である。また、第２の温度は４００℃近傍に限らず、２５０℃〜４５０℃の範囲内であればよい。この熱処理工程により、導電層２０８中に添加物合有バリア層２０５の添加元素が拡散し、添加物含有導電層２０９が形成される。以上で、半導体素子におけるＣｕ配線の形成が終了する。
【００３８】
以上述べたように、第２の実施形態に係る金属配線の形成方法によれば、スパッタリング装置でＣｕシード層２０６が形成された後に、試料を大気を経由してめっき装置に運ぶので、添加物含有バリア層２０５が大気に暴露されることはない。このため、添加物含有バリア層２０５の添加元素の大気による酸化は発生せず、Ｃｕめっき層２０７の密着力低下を防止できるとともに、Ｃｕめっき層２０７形成時におけるボイド発生も防止できる。
【００３９】
また、第２の実施形態に係る金属配線の形成方法によれば、Ｃｕシード層２０６及びＣｕめっき層２０７の結晶粒成長を促すために比較的低温である第１の温度で熱処理を行い、その後、添加物含有バリア層２０５から導電層２０８に添加元素物を拡散させる比較的高温の第２の温度で熱処理を行う。このように、第２の実施形態に係る金属配線の形成方法によれば、結晶粒成長及び添加元素の拡散というＥＭ耐性改善のための２つの対策を実行できるので、ＥＭ耐性に優れたＣｕ配線を形成できる。
【００４０】
さらに、第２の実施形態に係る金属配線の形成方法においては、添加物含有バリア層２０５の下層としてバリア層２０４を備えているので、絶縁層２０２内へのＣｕ元素の拡散防止効果を一層高めることができる。
【００４１】
なお、上記以外の点において、第２の実施形態は、第１の実施形態と同じである。
【００４２】
第３の実施形態
図１５から図２４までは、本発明の第３の実施形態に係る金属配線の形成方法を示す工程説明図（その１〜１０）である。
【００４３】
第３の実施形態に係る金属配線の形成方法は、図１５に示されるような、導電層３０８を備えた試料（ウェハ）上に金属配線を形成する方法である。図１５において、３０１は半導体基板、３０２は絶縁層、３０４はバリア層を示す。図１５に示される試料は、金属配線を備えたいかなる試料であってもよい。また、図１５に示される試料は、上記第１の実施形態又は上記第２の実施形態により形成されたものであってもよい。
【００４４】
第３の実施形態に係る金属配線の形成方法においては、図１６に示されるように、導電層３０８を備えた絶縁層３０２上にキャップ層としてのＳｉＮ層３１１、絶縁層３１２、エッチングストップ層としてのＳｉＮ層３１３、及び絶縁層３１４を順に形成する。絶縁層３１２及び絶縁層３１４は、例えば、酸化シリコンから構成される。ＳｉＮ層３１１は、絶縁層３１２による導電層３０８の酸化を防ぐ機能を持つ。ただし、構成材料はこれらに限定されない。
【００４５】
次に、図１７に示されるように、公知のフォトリソグラフィ技術及びエッチング技術を用いて、絶縁層３１４に溝３１５を形成し、この溝３１５の下部に、ＳｉＮ層３１３、絶縁層３１２、及びキャップ層３１１を貫通して導電層３０８を露出させるヴィア３１６を形成する。この溝３１５は、絶縁層３１２内に形成される配線パターンに対応する領域に分けられている。溝３１５の深さは、例えば、０．３μｍであり、溝３１５の幅は、例えば、０．３μｍである。また、ヴィア３１６の深さは、例えば、０．８μｍであり、ヴィア３１６の径は、例えば、０．３μｍである。なお、溝３１５及びヴィア３１６の形状や数は図示のものに限定されない。また、溝３１５及びヴィア３１６の寸法も例示のものに限定されない。
【００４６】
次に、図１８に示されるように、絶縁層３１４の溝３１５の側面、並びに、ヴィア３１６の側面及び底面に添加物含有バリア層３１７を形成する。添加物含有バリア層３１７は、その上に形成される層の構成金属が絶縁層３１２及び３１４に拡散することを防ぐ拡散防止層としての機能を有する。添加物含有バリア層３１７は、例えば、ＴａＮにＭｇを添加したＴａＭｇＮ層である。添加物含有バリア層１０４の厚さは、例えば、８０ｎｍ（絶縁層３１４上部の堆積層の厚さ）である。ただし、寸法は例示のものに限定されない。
【００４７】
添加物含有バリア層３１７は、スパッタリング装置（図示せず）内において指向性を高めたスパッタ法を用いて形成される。添加物含有バリア層３１７としてのＴａＭｇＮ層の形成は、真空のスパッタリング装置内にＡｒ／Ｎ２混合ガスを導入しながら、ＴａＭｇターゲットを用いて行われる。添加物含有バリア層３１７の添加元素としては、Ａｇ、Ｃａ、Ｚｎ、Ｃｄ、Ａｕ、Ｂｅ、Ｍｇ、Ｓｎ、Ｚｒ、Ｂ、Ｐｄ、Ａｌ、Ｈｇ、Ｉｎ、Ｎｉ、Ｇａ等の少なくとも一つ以上を用いることができる。添加物含有バリア層３１７の添加物の含有率（重量％）は、０．０５重量％〜１０重量％である。添加物含有バリア層３１７の構成材料の他の例としては、ＴａＮ、ＴａＣＮ、ＴａＳｉＮ、ＴａＳｉＣＮ、ＷＮ、ＷＣＮ、ＷＳｉＮ、ＷＳｉＣＮ、ＴｉＮ、ＴｉＣＮ、ＴｉＳｉＮ、ＴｉＳｉＣＮ、ＺｒＮ、ＺｒＣＮ、ＺｒＳｉＮ、ＺｒＳｉＣＮ等がある。なお、添加物含有バリア層３１７の成層法としては、スパッタ法に限らず、ＣＶＤ法等の他の方法を採用してもよい。
【００４８】
次に、図１９に示されるように、ヴィア３１６の底面上の添加物含有バリア層３１７を、試料を大気に暴露することなく、異方性エッチングにより除去する。例えば、添加物含有バリア層３１７を８０ｎｍ堆積した場合には、ヴィア３１６の底部における層厚は約１５ｎｍであり、ヴィア３１６の側壁部の膜厚は約４ｎｍとなる。そのため、ヴィア３１６底部の添加物含有バリア層３１７を除去しても、ヴィア３１６の側壁部及び溝３１５の外部（絶縁層３１４の上部）の添加物含有バリア層３１７を残すことができる。
【００４９】
次に、ヴィア３１６の底部の添加物含有バリア層３１７を除去した後は、試料を大気に暴露することなく、図２０に示されるように、Ｃｕシード層３１８を形成する。ヴィア３１６の底部の添加物含有バリア層３１７は除去されているため、Ｃｕシード層３１８は下層である導電層３０８に直接接続される。
【００５０】
次に、Ｃｕシード層３１８が形成されたウェハは、スパッタリング装置から出され、大気に暴露されて、めっき装置に運ばれる。そして、図２１に示されるように、Ｃｕシード層３１８上に電気めっき法によりＣｕめっき層３１９を形成する。Ｃｕめっき層３１９は、ヴィア３１６及び溝３１５を完全に埋め込むように形成される。
【００５１】
次に、Ｃｕめっき層３１９の硬度、結晶性、比抵抗等の層質の安定化を目的として、第１の温度（例えば、１００℃〜３５０℃）にて１時間〜５時間の熱処理を窒素と水素の混合雰囲気中で行う。ただし、最適な熱処理温度は、配線の幅によって異なる。また、最適な熱処理時間は配線の幅によって異なる。第１の実施形態においては、添加物含有バリア層３１７からＣｕシード層３１８及びＣｕめっき層３１９への添加元素の拡散をできるだけ少なくするため比較的低温で熱処理を行い、Ｃｕシード層３１８及びＣｕめっき層３１９のＣｕ結晶粒を成長させるために比較的長時間の熱処理を行う。この熱処理工程により、図２２に示されるように、Ｃｕシード層３１８及びＣｕめっき層３１９の一体化が促される。
【００５２】
次に、図２３に示されるように、絶縁層３１４上の各層を、絶縁層３１４の上部が露出するまで、添加物含有バリア層３１７、Ｃｕシード層３１８、及びＣｕめっき層３１９の一部を除去する。除去は、ＣＭＰ法の研磨による。この工程により、溝３１５及びヴィア３１６内に導電層３２０（Ｃｕシード層３１８の一部とＣｕめっき層３１９の一部から構成される）が残る。導電層３２０は、半導体素子の金属配線として用いられる。ＣＭＰ法は、第１の実施形態における方法と同様である。
【００５３】
次に、図２４に示されるように、第２の温度（例えば、４００℃近傍）にて１時間〜５時間の熱処理を窒素と水素の混合雰囲気中で行う。この熱処理は、添加物合有バリア層３１７の添加元素を導電層３２０に拡散させて添加物含有導電層３２１を形成するためのものであるから、第２の温度は前記第１の温度より高温である。また、第２の温度は４００℃近傍に限らず、２５０℃〜４５０℃の範囲内であればよい。この熱処理工程により、導電層３２０中に添加物合有バリア層３１７の添加元素が拡散し、添加物含有導電層３２１が形成される。以上で、半導体素子におけるＣｕ配線の形成が終了する。
【００５４】
以上述べたように、第３の実施形態に係る金属配線の形成方法によれば、スパッタリング装置でＣｕシード層３１８が形成された後に、ウェハを大気環境を経由してめっき装置に運ぶので、添加物含有バリア層３１７が大気に暴露されることはない。このため、添加物含有バリア層３１７の添加元素の大気による酸化は発生せず、Ｃｕめっき層３１９の密着力低下を防止できる。
【００５５】
また、第３の実施形態に係る金属配線の形成方法によれば、Ｃｕシード層３１８及びＣｕめっき層３１９の結晶粒成長を促すために比較的低温である第１の温度で熱処理を行い、その後、添加物含有バリア層３１７から導電層３２０に添加元素物を拡散させる比較的高温の第２の温度で熱処理を行う。このように、第３の実施形態に係る金属配線の形成方法によれば、結晶粒成長及び添加元素の拡散というＥＭ耐性改善のための２つの対策を実行できるので、ＥＭ耐性に優れたＣｕ配線を形成できる。
【００５６】
また、第１層目配線である導電層３０８と第２層目配線３２１とがヴィア３１６を介して直接接続されているために、低抵抗な配線形成が可能であり、半導体素子の動作速度向上に適した配線構造となっている。
【００５７】
なお、上記説明においては、半導体素子にＣｕ配線を形成する方法について説明したが、本発明はＣｕ配線以外の金属配線の形成方法にも適用可能である。
【００５８】
第４の実施形態
図２５から図３４までは、本発明の第４の実施形態に係る金属配線の形成方法を示す工程説明図（その１〜１０）である。第４の実施形態に係る金属配線の形成方法は、絶縁層４１２，４１４と添加物含有バリア層４１８との間にバリア層４１７を備えた点が第３の実施形態に係る金属配線の形成方法と相違する。ここで、バリア層４１７は添加物を含有しないバリア層であるか、又は、添加物の含有量が添加物含有バリア層４１８より少ないバリア層である。
【００５９】
第４の実施形態に係る金属配線の形成方法は、図２５に示されるような、導電層４０８を備えた試料（ウェハ）上に金属配線を形成する方法である。図２５において、４０１は半導体基板、４０２は絶縁層、４０４はバリア層を示す。図２５に示される試料は、金属配線を備えたいかなる試料であってもよい。また、図２５に示される試料は、上記第１の実施形態又は上記第２の実施形態により形成されたものであってもよい。
【００６０】
第４の実施形態に係る金属配線の形成方法においては、図２６に示されるように、導電層４０８を備えた絶縁層４０２上にキャップ層としてのＳｉＮ層４１１、絶縁層４１２、エッチングストップ層としてのＳｉＮ層４１３、及び絶縁層４１４を順に形成する。絶縁層４１２及び絶縁層４１４は、例えば、酸化シリコンから構成される。ＳｉＮ層４１１は、絶縁層４１２による導電層４０８の酸化を防ぐ機能を持つ。ただし、構成材料はこれらに限定されない。
【００６１】
次に、図２７に示されるように、公知のフォトリソグラフィ技術及びエッチング技術を用いて、絶縁層４１４に溝４１５を形成し、この溝４１５の下部に、ＳｉＮ層４１３、絶縁層４１２、及びキャップ層４１１を貫通して導電層４０８を露出させるヴィア４１６を形成する。溝４１５及びヴィア４１６の形状及び寸法については、上記第３の実施形態と同じである。
【００６２】
次に、図２８に示されるように、絶縁層４１４の溝４１５の側面、並びに、ヴィア４１６の側面及び底面にバリア層４１７及び添加物含有バリア層４１８を順に形成する。バリア層４１７及び添加物含有バリア層４１８は、その上に形成される層の構成金属が絶縁層４１２及び４１４に拡散することを防ぐ拡散防止層としての機能を有する。バリア層４１７は、例えば、ＴａＭｇＮ、ＴａＮ、ＴａＣＮ、ＴａＳｉＮ、ＴａＳｉＣＮ、ＷＮ、ＷＣＮ、ＷＳｉＮ、ＷＳｉＣＮ、ＴｉＮ、ＴｉＣＮ、ＴｉＳｉＮ、ＴｉＳｉＣＮ、ＺｒＮ、ＺｒＣＮ、ＺｒＳｉＮ、ＺｒＳｉＣＮの中から選ばれた一つの材料を用いて形成される。添加物含有バリア層４１８は、ＴａＭｇＮ、ＴａＮ、ＴａＣＮ、ＴａＳｉＮ、ＴａＳｉＣＮ、ＷＮ、ＷＣＮ、ＷＳｉＮ、ＷＳｉＣＮ、ＴｉＮ、ＴｉＣＮ、ＴｉＳｉＮ、ＴｉＳｉＣＮ、ＺｒＮ、ＺｒＣＮ、ＺｒＳｉＮ、ＺｒＳｉＣＮの中から選ばれた一つの材料に、Ａｇ、Ｃａ、Ｚｎ、Ｃｄ、Ａｕ、Ｂｅ、Ｍｇ、Ｓｎ、Ｚｒ、Ｂ、Ｐｄ、Ａｌ、Ｈｇ、Ｉｎ、Ｎｉ、Ｇａの中から選ばれた少なくとも一つ以上の添加元素を混合させた材料を用いて形成される。
【００６３】
次に、図２９に示されるように、ヴィア４１６の底面上のバリア層４１７及び添加物含有バリア層４１８を、試料を大気に暴露することなく、異方性エッチングにより除去する。
【００６４】
次に、ヴィア４１６の底部のバリア層４１７及び添加物含有バリア層４１８を除去した後は、試料を大気に暴露することなく、図３０に示されるように、Ｃｕシード層４１９を形成する。ヴィア４１６の底部のバリア層４１７及び添加物含有バリア層４１８は除去されているため、Ｃｕシード層４１９は下層である導電層４０８に直接接続される。
【００６５】
次に、Ｃｕシード層４１９が形成されたウェハは、スパッタリング装置から出され、大気に暴露されて、めっき装置に運ばれる。そして、図３１に示されるように、Ｃｕシード層４１９上に電気めっき法によりＣｕめっき層４２０を形成する。Ｃｕめっき層４２０は、ヴィア４１６及び溝４１５を完全に埋め込むように形成される。
【００６６】
次に、Ｃｕめっき層４２０の硬度、結晶性、比抵抗等の層質の安定化を目的として、第１の温度（例えば、１００℃〜３５０℃）にて１時間〜５時間の熱処理を窒素と水素の混合雰囲気中で行う。ただし、最適な熱処理温度は、配線の幅によって異なる。また、最適な熱処理時間は配線の幅によって異なる。第１の実施形態においては、添加物含有バリア層４１８からＣｕシード層４１９及びＣｕめっき層４２０への添加元素の拡散をできるだけ少なくするため比較的低温で熱処理を行い、Ｃｕシード層４１９及びＣｕめっき層４２０のＣｕ結晶粒を成長させるために比較的長時間の熱処理を行う。この熱処理工程により、図３２に示されるように、Ｃｕシード層４１９及びＣｕめっき層４２０の一体化が促される。
【００６７】
次に、図３３に示されるように、絶縁層４１４上の各層を、絶縁層４１４の上部が露出するまで、バリア層４１７、添加物含有バリア層４１８、Ｃｕシード層４１９、及びＣｕめっき層４２０の一部を除去する。除去は、ＣＭＰ法の研磨による。この工程により、溝４１５及びヴィア４１６内に導電層４２１（Ｃｕシード層４１９の一部とＣｕめっき層４２０の一部から構成される）が残る。導電層４２１は、半導体素子の金属配線として用いられる。
【００６８】
次に、図３４に示されるように、第２の温度（例えば、４００℃近傍）にて１時間〜５時間の熱処理を窒素と水素の混合雰囲気中で行う。この熱処理は、添加物合有バリア層４１８の添加元素を導電層４２１に拡散させて添加物含有導電層４２２を形成するためのものであるから、第２の温度は前記第１の温度より高温である。また、第２の温度は４００℃近傍に限らず、２５０℃〜４５０℃の範囲内であればよい。この熱処理工程により、導電層４２１中に添加物合有バリア層４１８の添加元素が拡散し、添加物含有導電層４２２が形成される。以上で、半導体素子におけるＣｕ配線の形成が終了する。
【００６９】
以上述べたように、第４の実施形態に係る金属配線の形成方法によれば、スパッタリング装置でＣｕシード層４１９が形成された後に、ウェハを大気環境を経由してめっき装置に運ぶので、添加物含有バリア層４１８が大気に暴露されることはない。このため、添加物含有バリア層４１８の添加元素の大気による酸化は発生せず、Ｃｕめっき層４２０の密着力低下を防止できるとともに、Ｃｕめっき層４２０形成時におけるボイド発生も防止できる。
【００７０】
また、第４の実施形態に係る金属配線の形成方法によれば、Ｃｕシード層３４１９及びＣｕめっき層４２０の結晶粒成長を促すために比較的低温である第１の温度で熱処理を行い、その後、添加物含有バリア層４１８から導電層４２１に添加元素物を拡散させる比較的高温の第２の温度で熱処理を行う。このように、第４の実施形態に係る金属配線の形成方法によれば、結晶粒成長及び添加元素の拡散というＥＭ耐性改善のための２つの対策を実行できるので、ＥＭ耐性に優れたＣｕ配線を形成できる。
【００７１】
また、第１層目配線である導電層４０８と第２層目配線４２２とがヴィア４１６を介して直接接続されているために、低抵抗な配線形成が可能であり、半導体素子の動作速度向上に適した配線構造となっている。
【００７２】
さらに、第４の実施形態に係る金属配線の形成方法においては、添加物含有バリア層３１８の下層としてバリア層３１７を備えているので、絶縁層４１２，４１４内へのＣｕ元素の拡散防止効果を一層高めることができる。
【００７３】
なお、上記以外の点において、第４の実施形態は、第３の実施形態と同じである。
【００７４】
【発明の効果】
以上説明したように、請求項１から９までの金属配線の形成方法によれば、金属シード層及び金属材料層の結晶粒成長を促すために比較的低温である第１の温度で熱処理を行い、その後、添加物含有バリア層から金属材料層に添加元素物を拡散させる比較的高温の第２の温度で熱処理を行う。このように、請求項１から９までの金属配線の形成方法によれば、結晶粒成長及び添加元素の拡散というＥＭ耐性改善のための２つの対策を実行できるので、ＥＭ耐性に優れたＣｕ配線を形成できるという効果がある。
【００７５】
また、請求項２及び４の金属配線の形成方法によれば、添加物含有バリア層の下層としてバリア層を備えているので、絶縁層への金属元素の拡散防止効果を一層高めることができる。
【００７６】
さらに、請求項３及び４の金属配線の形成方法によれば、第１金属配線と第２金属配線とがヴィアを介して直接接続されているために、低抵抗な配線形成が可能であり、半導体素子の動作速度向上に適した配線構造となっている。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る金属配線の形成方法を示す工程説明図（その１）である。
【図２】本発明の第１の実施形態に係る金属配線の形成方法を示す工程説明図（その２）である。
【図３】本発明の第１の実施形態に係る金属配線の形成方法を示す工程説明図（その３）である。
【図４】本発明の第１の実施形態に係る金属配線の形成方法を示す工程説明図（その４）である。
【図５】本発明の第１の実施形態に係る金属配線の形成方法を示す工程説明図（その５）である。
【図６】本発明の第１の実施形態に係る金属配線の形成方法を示す工程説明図（その６）である。
【図７】本発明の第１の実施形態に係る金属配線の形成方法を示す工程説明図（その７）である。
【図８】本発明の第２の実施形態に係る金属配線の形成方法を示す工程説明図（その１）である。
【図９】本発明の第２の実施形態に係る金属配線の形成方法を示す工程説明図（その２）である。
【図１０】本発明の第２の実施形態に係る金属配線の形成方法を示す工程説明図（その３）である。
【図１１】本発明の第２の実施形態に係る金属配線の形成方法を示す工程説明図（その４）である。
【図１２】本発明の第２の実施形態に係る金属配線の形成方法を示す工程説明図（その５）である。
【図１３】本発明の第２の実施形態に係る金属配線の形成方法を示す工程説明図（その６）である。
【図１４】本発明の第２の実施形態に係る金属配線の形成方法を示す工程説明図（その７）である。
【図１５】本発明の第３の実施形態に係る金属配線の形成方法を示す工程説明図（その１）である。
【図１６】本発明の第３の実施形態に係る金属配線の形成方法を示す工程説明図（その２）である。
【図１７】本発明の第３の実施形態に係る金属配線の形成方法を示す工程説明図（その３）である。
【図１８】本発明の第３の実施形態に係る金属配線の形成方法を示す工程説明図（その４）である。
【図１９】本発明の第３の実施形態に係る金属配線の形成方法を示す工程説明図（その５）である。
【図２０】本発明の第３の実施形態に係る金属配線の形成方法を示す工程説明図（その６）である。
【図２１】本発明の第３の実施形態に係る金属配線の形成方法を示す工程説明図（その７）である。
【図２２】本発明の第３の実施形態に係る金属配線の形成方法を示す工程説明図（その８）である。
【図２３】本発明の第３の実施形態に係る金属配線の形成方法を示す工程説明図（その９）である。
【図２４】本発明の第３の実施形態に係る金属配線の形成方法を示す工程説明図（その１０）である。
【図２５】本発明の第４の実施形態に係る金属配線の形成方法を示す工程説明図（その１）である。
【図２６】本発明の第４の実施形態に係る金属配線の形成方法を示す工程説明図（その２）である。
【図２７】本発明の第４の実施形態に係る金属配線の形成方法を示す工程説明図（その３）である。
【図２８】本発明の第４の実施形態に係る金属配線の形成方法を示す工程説明図（その４）である。
【図２９】本発明の第４の実施形態に係る金属配線の形成方法を示す工程説明図（その５）である。
【図３０】本発明の第４の実施形態に係る金属配線の形成方法を示す工程説明図（その６）である。
【図３１】本発明の第４の実施形態に係る金属配線の形成方法を示す工程説明図（その７）である。
【図３２】本発明の第４の実施形態に係る金属配線の形成方法を示す工程説明図（その８）である。
【図３３】本発明の第４の実施形態に係る金属配線の形成方法を示す工程説明図（その９）である。
【図３４】本発明の第４の実施形態に係る金属配線の形成方法を示す工程説明図（その１０）である。
【符号の説明】
１０１，２０１　半導体基板
１０２，２０２　絶縁層
１０３，２０３　溝
１０４，２０５　添加物含有バリア層（拡散防止層）
１０５，２０６　Ｃｕシード層
１０６，２０７　Ｃｕめっき層
１０７，２０８　導電層
１０８，２０９　添加物含有導電層
２０４　バリア層（拡散防止層）
３０１，４０１　半導体基板
３０２，４０２　絶縁層
３０８，４０８　導電層
３０９，４０９　ＳｉＮ層（キャップ層）
３１０，４１０　絶縁層
３１１，４１１　ＳｉＮ層（エッチングストップ層）
３１２，４１２　絶縁層
３１５，４１５　溝
３１６，４１６　ヴィア
３１７，４１８　添加物含有バリア層（拡散防止層）
３１８，４１９　Ｃｕシード層
３１９，４２０　Ｃｕめっき層
３２０，４２１　導電層
３２１，４２２　添加物含有導電層
４１７　バリア層（拡散防止層）

Claims (9)

  1. 絶縁層に溝を形成する工程と、
    前記溝の内面を含む前記絶縁層の表面上に添加物含有バリア層を形成する工程と、
    前記添加物含有バリア層の表面上に金属シード層を形成する工程と、
    前記溝を埋め込むように前記金属シード層の表面上に金属材料層を形成する工程と、
    前記金属シード層及び前記金属材料層の結晶粒の成長を促進させることができる第１の温度で熱処理を施す工程と、
    前記絶縁層の上部を露出させるように前記絶縁層上の前記添加物含有バリア層、前記金属シード層、及び前記金属材料層の一部を除去することによって、前記溝内に残された前記金属シード層及び前記金属材料層からなる金属配線を形成する工程と、
    前記添加物含有バリア層中の添加元素を前記金属配線内に拡散させることができる温度であり且つ前記第１の温度より高い温度である第２の温度で熱処理を施す工程と
    を有することを特徴とする金属配線の形成方法。
  2. 絶縁層に溝を形成する工程と、
    前記溝の内面を含む前記絶縁層の表面上にバリア層を形成する工程と、
    前記バリア層の表面上に添加物含有バリア層を形成する工程と、
    前記添加物含有バリア層の表面上に金属シード層を形成する工程と、
    前記溝を埋め込むように前記金属シード層の表面上に金属材料層を形成する工程と、
    前記金属シード層及び前記金属材料層の結晶粒の成長を促進させることができる第１の温度で熱処理を施す工程と、
    前記絶縁層の上部を露出させるように前記絶縁層上の前記添加物含有バリア層、前記金属シード層、及び前記金属材料層の一部を除去することによって、前記溝内に残された前記金属シード層及び前記金属材料層からなる金属配線を形成する工程と、
    前記添加物含有バリア層中の添加元素を前記金属配線内に拡散させることができる温度であり且つ前記第１の温度より高い温度である第２の温度で熱処理を施す工程と
    を有することを特徴とする金属配線の形成方法。
  3. 第１金属配線を備えた第１絶縁層上にキャップ層、第２絶縁層、エッチングストップ層、及び第３絶縁層を順に形成する工程と、
    前記第３絶縁層に溝を形成する工程と、
    前記第３絶縁層の溝の下部に、前記エッチングストップ層、前記第２絶縁層、及び前記キャップ層を貫通して前記第１金属配線を露出させるヴィアを形成する工程と、
    前記第３絶縁層の溝の側面、並びに、前記ヴィアの側面及び底面に添加物含有バリア層を形成する工程と、
    前記ヴィアの底面上の添加物含有バリア層を除去する工程と、
    前記添加物含有バリア層の表面上及び前記ヴィアの底面の前記第１金属配線上に金属シード層を形成する工程と、
    前記ヴィア及び前記第３絶縁層の溝を埋め込むように前記金属シード層の表面上に金属材料層を形成する工程と、
    前記金属シード層及び前記金属材料層の結晶粒の成長を促進させることができる第１の温度で熱処理を施す工程と、
    前記第３絶縁層の上部を露出させるように前記第３絶縁層上の前記添加物含有バリア層、前記金属シード層、及び前記金属材料層の一部を除去することによって、前記第３絶縁層の溝内及び前記ヴィア内に残された前記金属シード層及び前記金属材料層からなる第２金属配線を形成する工程と、
    前記添加物含有バリア層中の添加元素を前記金属配線内に拡散させることができる温度であり且つ前記第１の温度より高い温度である第２の温度で熱処理を施す工程と
    を有することを特徴とする金属配線の形成方法。
  4. 第１金属配線を備えた第１絶縁層上にキャップ層、第２絶縁層、エッチングストップ層、及び第３絶縁層を順に形成する工程と、
    前記第３絶縁層に溝を形成する工程と、
    前記第３絶縁層の溝の下部に、前記エッチングストップ層、前記第２絶縁層、及び前記キャップ層を貫通して前記第１金属配線を露出させるヴィアを形成する工程と、
    前記第３絶縁層の溝の側面、並びに、前記ヴィアの側面及び底面にバリア層を形成する工程と、
    前記バリア層の表面上に添加物含有バリア層を形成する工程と、
    前記ヴィアの底面上の前記バリア層及び前記添加物含有バリア層を除去する工程と、
    前記添加物含有バリア層の表面上及び前記ヴィアの底面の前記第１金属配線上に金属シード層を形成する工程と、
    前記ヴィア及び前記第３絶縁層の溝を埋め込むように前記金属シード層の表面上に金属材料層を形成する工程と、
    前記金属シード層及び前記金属材料層の結晶粒の成長を促進させることができる第１の温度で熱処理を施す工程と、
    前記第３絶縁層の上部を露出させるように前記第３絶縁層上の前記バリア層、前記添加物含有バリア層、前記金属シード層、及び前記金属材料層の一部を除去することによって、前記第３絶縁層の溝内及び前記ヴィア内に残された前記金属シード層及び前記金属材料層からなる第２金属配線を形成する工程と、
    前記添加物含有バリア層中の添加元素を前記金属配線内に拡散させることができる温度であり且つ前記第１の温度より高い温度である第２の温度で熱処理を施す工程と
    を有することを特徴とする金属配線の形成方法。
  5. 前記添加物含有バリア層を形成する工程が、ＴａＭｇＮ、ＴａＮ、ＴａＣＮ、ＴａＳｉＮ、ＴａＳｉＣＮ、ＷＮ、ＷＣＮ、ＷＳｉＮ、ＷＳｉＣＮ、ＴｉＮ、ＴｉＣＮ、ＴｉＳｉＮ、ＴｉＳｉＣＮ、ＺｒＮ、ＺｒＣＮ、ＺｒＳｉＮ、ＺｒＳｉＣＮの中から選ばれた一つの材料に、Ａｇ、Ｃａ、Ｚｎ、Ｃｄ、Ａｕ、Ｂｅ、Ｍｇ、Ｓｎ、Ｚｒ、Ｂ、Ｐｄ、Ａｌ、Ｈｇ、Ｉｎ、Ｎｉ、Ｇａの中から選ばれた少なくとも一つ以上の添加元素を混合させた材料を用いて前記添加物含有バリア層を形成する工程であることを特徴とする請求項１から４までのいずれかに記載の金属配線の形成方法。
  6. 前記バリア層を形成する工程が、ＴａＭｇＮ、ＴａＮ、ＴａＣＮ、ＴａＳｉＮ、ＴａＳｉＣＮ、ＷＮ、ＷＣＮ、ＷＳｉＮ、ＷＳｉＣＮ、ＴｉＮ、ＴｉＣＮ、ＴｉＳｉＮ、ＴｉＳｉＣＮ、ＺｒＮ、ＺｒＣＮ、ＺｒＳｉＮ、ＺｒＳｉＣＮの中から選ばれた一つの材料を用いて前記バリア層を形成する工程であることを特徴とする請求項２又は４のいずれかに記載の金属配線の形成方法。
  7. 前記金属シード層を形成する工程が、スパッタリング法又はＣＶＤ法を用いてＣｕシード層を形成する工程であり、
    前記金属材料層を形成する工程が、前記Ｃｕシード層の表面上にＣｕめっき層を形成する工程である
    ことを特徴とする請求項１から６までのいずれかに記載の金属配線の形成方法。
  8. 前記第１の温度で熱処理を施す工程が、１００℃から３５０℃までの範囲内で予め定めれれた温度で１時間から５時間までの範囲内で定められた時間、熱処理を施す工程であることを特徴とする請求項１から７までのいずれかに記載の金属配線の形成方法。
  9. 前記第２の温度で熱処理を施す工程が、２５０℃から４５０℃までの範囲内で予め定めれれた温度で１時間から５時間までの範囲内で定められた時間、熱処理を施す工程であることを特徴とする請求項１から８までのいずれかに記載の金属配線の形成方法。
JP2002205073A 2002-07-15 2002-07-15 金属配線の形成方法 Expired - Fee Related JP3556206B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002205073A JP3556206B2 (ja) 2002-07-15 2002-07-15 金属配線の形成方法
US10/444,986 US6770560B2 (en) 2002-07-15 2003-05-27 Method of forming metal wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002205073A JP3556206B2 (ja) 2002-07-15 2002-07-15 金属配線の形成方法

Publications (2)

Publication Number Publication Date
JP2004047846A true JP2004047846A (ja) 2004-02-12
JP3556206B2 JP3556206B2 (ja) 2004-08-18

Family

ID=30112750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002205073A Expired - Fee Related JP3556206B2 (ja) 2002-07-15 2002-07-15 金属配線の形成方法

Country Status (2)

Country Link
US (1) US6770560B2 (ja)
JP (1) JP3556206B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005251991A (ja) * 2004-03-04 2005-09-15 Nec Electronics Corp 半導体装置およびその製造方法
JP2007281485A (ja) * 2006-04-10 2007-10-25 Interuniv Micro Electronica Centrum Vzw 狭いトレンチ中でスーパー第２結晶粒の成長を発生させる方法
JP2008047675A (ja) * 2006-08-15 2008-02-28 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP2008283172A (ja) * 2007-04-13 2008-11-20 Semiconductor Energy Lab Co Ltd 半導体装置
JP2009099585A (ja) * 2007-10-12 2009-05-07 Panasonic Corp 埋め込み配線の形成方法
JP2010087094A (ja) * 2008-09-30 2010-04-15 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2011044674A (ja) * 2009-08-24 2011-03-03 Mitsubishi Materials Corp 半導体装置、その製造方法及びその製造方法に用いるスパッタリングターゲット
JP2011049505A (ja) * 2009-08-28 2011-03-10 Mitsubishi Materials Corp 半導体装置、その製造方法及びその製造方法に用いるスパッタリングターゲット
US8188600B2 (en) 2004-06-24 2012-05-29 Nec Corporation Semiconductor device and method of fabricating the same
WO2018004550A1 (en) * 2016-06-28 2018-01-04 Intel Corporation Self-generated barriers with templated metal for efficient electric conduction

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4823690B2 (ja) * 2003-06-16 2011-11-24 東京エレクトロン株式会社 成膜方法および半導体装置の製造方法
JP4535845B2 (ja) * 2004-10-29 2010-09-01 富士通セミコンダクター株式会社 半導体装置
US7509738B2 (en) * 2005-01-26 2009-03-31 Honeywell International, Inc. Solid-free-form fabrication of hot gas valve discs
US7267861B2 (en) * 2005-05-31 2007-09-11 Texas Instruments Incorporated Solder joints for copper metallization having reduced interfacial voids
US8026168B2 (en) * 2007-08-15 2011-09-27 Tokyo Electron Limited Semiconductor device containing an aluminum tantalum carbonitride barrier film and method of forming
US20090194875A1 (en) * 2008-01-31 2009-08-06 International Business Machines Corporation HIGH PURITY Cu STRUCTURE FOR INTERCONNECT APPLICATIONS
US20090246952A1 (en) * 2008-03-28 2009-10-01 Tokyo Electron Limited Method of forming a cobalt metal nitride barrier film
US7985680B2 (en) * 2008-08-25 2011-07-26 Tokyo Electron Limited Method of forming aluminum-doped metal carbonitride gate electrodes
US20100244252A1 (en) * 2009-03-31 2010-09-30 Jezewski Christopher J Self Forming Metal Fluoride Barriers for Fluorinated Low-K Dielectrics
US20100265033A1 (en) * 2009-04-17 2010-10-21 Fleet Data Systems, Llc Hands-free fueling control system
CN102984952A (zh) * 2010-03-05 2013-03-20 马斯公司 酸化的蛋白质饮料和组合物
US20140273436A1 (en) * 2013-03-15 2014-09-18 Globalfoundries Inc. Methods of forming barrier layers for conductive copper structures
WO2017171767A1 (en) * 2016-03-31 2017-10-05 Intel Corporation Diffusion barriers
DE102020204960A1 (de) * 2020-04-20 2021-10-21 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Mikroelektronikvorrichtung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3323055B2 (ja) * 1996-04-03 2002-09-09 株式会社東芝 半導体装置およびその製造方法
JP3031301B2 (ja) * 1997-06-25 2000-04-10 日本電気株式会社 銅配線構造およびその製造方法
JP3955386B2 (ja) 1998-04-09 2007-08-08 富士通株式会社 半導体装置及びその製造方法
JP3459372B2 (ja) * 1999-03-18 2003-10-20 株式会社神戸製鋼所 配線膜の形成方法
JP3351383B2 (ja) * 1999-04-21 2002-11-25 日本電気株式会社 半導体装置の製造方法
JP3358587B2 (ja) * 1999-05-26 2002-12-24 日本電気株式会社 半導体装置の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005251991A (ja) * 2004-03-04 2005-09-15 Nec Electronics Corp 半導体装置およびその製造方法
US8188600B2 (en) 2004-06-24 2012-05-29 Nec Corporation Semiconductor device and method of fabricating the same
JP2007281485A (ja) * 2006-04-10 2007-10-25 Interuniv Micro Electronica Centrum Vzw 狭いトレンチ中でスーパー第２結晶粒の成長を発生させる方法
JP2008047675A (ja) * 2006-08-15 2008-02-28 Oki Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
JP2008283172A (ja) * 2007-04-13 2008-11-20 Semiconductor Energy Lab Co Ltd 半導体装置
JP2009099585A (ja) * 2007-10-12 2009-05-07 Panasonic Corp 埋め込み配線の形成方法
US7648908B2 (en) 2007-10-12 2010-01-19 Panasonic Corporation Method for forming inlaid interconnect
US7816267B2 (en) 2007-10-12 2010-10-19 Panasonic Corporation Method for forming inlaid interconnect
JP2010087094A (ja) * 2008-09-30 2010-04-15 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2011044674A (ja) * 2009-08-24 2011-03-03 Mitsubishi Materials Corp 半導体装置、その製造方法及びその製造方法に用いるスパッタリングターゲット
JP2011049505A (ja) * 2009-08-28 2011-03-10 Mitsubishi Materials Corp 半導体装置、その製造方法及びその製造方法に用いるスパッタリングターゲット
WO2018004550A1 (en) * 2016-06-28 2018-01-04 Intel Corporation Self-generated barriers with templated metal for efficient electric conduction

Also Published As

Publication number Publication date
JP3556206B2 (ja) 2004-08-18
US20040009654A1 (en) 2004-01-15
US6770560B2 (en) 2004-08-03

Similar Documents

Publication Publication Date Title
JP3556206B2 (ja) 金属配線の形成方法
KR102772148B1 (ko) 루테늄 라이너로 구리 전자 이동을 개선하기 위한 도핑된 선택적 금속 캡
EP0788156B1 (en) Refractory metal capped low resistivity metal conductor lines and vias formed using PVD and CVD
KR0179822B1 (ko) 반도체 장치의 배선 구조 및 그 제조 방법
JP5809153B2 (ja) 相互接続用自己整合バリアおよびキャッピング層
US7709958B2 (en) Methods and structures for interconnect passivation
KR100227287B1 (ko) 매립 도전층 및 그 형성방법
US6444567B1 (en) Process for alloying damascene-type Cu interconnect lines
JPH08148560A (ja) 半導体装置の配線構造及びその製造方法
US10043708B2 (en) Structure and method for capping cobalt contacts
WO2001078123A1 (en) Method of forming metal interconnects
JP3957380B2 (ja) 半導体素子の金属配線形成方法
US6498098B1 (en) Method of forming embedded wiring in a groove in an insulating layer
JP2009099585A (ja) 埋め込み配線の形成方法
US7087524B2 (en) Method of forming copper wiring in semiconductor device
EP2686875A2 (en) Methods of forming at least one conductive element, methods of forming a semiconductor structure, methods of forming a memory cell and related semiconductor structures
US6689689B1 (en) Selective deposition process for allowing damascene-type Cu interconnect lines
JPH0922907A (ja) 埋め込み導電層の形成方法
TW202324735A (zh) 使用錳及石墨烯之用於敷金屬的阻障方案
JP2001284358A (ja) 半導体装置の製造方法及び半導体装置
US20080242078A1 (en) Process of filling deep vias for 3-d integration of substrates
JP3357700B2 (ja) 半導体装置の製造方法
US9865543B1 (en) Structure and method for inhibiting cobalt diffusion
JPH09232313A (ja) 埋め込み導電層の形成方法
US6555474B1 (en) Method of forming a protective layer included in metal filled semiconductor features

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20040213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040511

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080521

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090521

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090521

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100521

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100521

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110521

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110521

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120521

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees