JP2004046324A - 待機モード付情報処理装置およびその待機モード開始方法と待機モード解除方法 - Google Patents
待機モード付情報処理装置およびその待機モード開始方法と待機モード解除方法 Download PDFInfo
- Publication number
- JP2004046324A JP2004046324A JP2002199732A JP2002199732A JP2004046324A JP 2004046324 A JP2004046324 A JP 2004046324A JP 2002199732 A JP2002199732 A JP 2002199732A JP 2002199732 A JP2002199732 A JP 2002199732A JP 2004046324 A JP2004046324 A JP 2004046324A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- standby mode
- control circuit
- control device
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Power Sources (AREA)
Abstract
【課題】待機モードからの復帰時間が短く、待機モード時の消費電力を減少させてバッテリの持続時間を延長させた情報処理装置を提供する。
【解決手段】待機モード時の各デバイスへの電源供給を制御する電源供給用制御装置２と、各デバイス１、５、６、８、９に対する電源電力の供給と停止を電源供給用制御装置２の指示により切り替る電源供給切替装置１０を備え、待機モードの開始検出時には、まず、各レジスタ１ｂ、５ａ、６ｂとフレームバッファ６ａの内容を記憶回路７に格納後、周辺装置８と表示装置９への電源供給を停止させ、その後、ＧＰＩＯ１ａを除く主制御装置１、周辺装置制御回路５、および、表示制御回路６への電源供給を停止させる。
【選択図】 図１
【解決手段】待機モード時の各デバイスへの電源供給を制御する電源供給用制御装置２と、各デバイス１、５、６、８、９に対する電源電力の供給と停止を電源供給用制御装置２の指示により切り替る電源供給切替装置１０を備え、待機モードの開始検出時には、まず、各レジスタ１ｂ、５ａ、６ｂとフレームバッファ６ａの内容を記憶回路７に格納後、周辺装置８と表示装置９への電源供給を停止させ、その後、ＧＰＩＯ１ａを除く主制御装置１、周辺装置制御回路５、および、表示制御回路６への電源供給を停止させる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、電源断時には、作業中のソフトウエアの使用状況および作業中のデータを記憶してから周辺装置等への電源電力の供給を停止し、再起動時には前回の作業時のソフトウエアの使用状況とデータを読み出す待機モードを備えたノート型パーソナルコンピュータ等の情報処理装置に関し、特に、再起動に必要な時間が長くならず、待機モード中の作業データ等の維持に必要な電力消費を抑制する技術に関する。
【０００２】
【従来の技術】
バッテリで駆動するノートパソコンなど可搬性を有する情報処理装置では、作業中のソフトウエアの使用状況および作業中のデータを記憶してから周辺装置等への電源電力の供給を停止し、再起動時には前回の作業時のソフトウエアの使用状況とデータを読み出す待機モードを備えているものが多い。
【０００３】
待機モードは、一般的にサスペンドと称されることが多いが、スタンバイ、スリープ、あるいは、省電力機能と称されることもある。また、待機モードからの復帰はレジューム機能と称されることが多い。
【０００４】
待機モードの中でも、作業時のソフトウエアの使用状況および作業時のデータの維持に電力が必要ないように、ハードディスク等の不揮発性記憶回路に書き込むものを、ハイバネーションと称しており、待機中の電力消費が無いかわりに、再起動（復帰）時や終了に多少時間がかかる。電力管理（パワーマネジメント）の観点からは、情報処理装置の状態を全てハードディスクに保存して待機モードにする方法をサスペンド・トゥ・ディスクと称している。
【０００５】
ハイバネーション以外の待機モードでは、作業時のソフトウエアの使用状況および作業時のデータを、ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）等の揮発性の記憶回路に書き込むため、待機中にはＤＲＡＭの記憶内容を維持させるための通電（電力消費）が必要である。電力管理（パワーマネジメント）の観点からは、情報処理装置の状態を全てＤＲＡＭに保存して待機モードにする方法をサスペンド・トゥ・メモリと称している。
【０００６】
また、待機モードをＯＳ（オペレーションシステム）で電力管理するアーキテクチャとして、オンナウ（ＯｎＮｏｗ）があり、パソコンの電源をオフにしてもスリープ状態に維持され、次回の起動時間を短縮したり、電話回線等の外部からの着信で起動することができる。
【０００７】
一般的に、上記したサスペンド・トゥ・ディスクでは、情報処理装置の電源供給を完全に絶っても記憶内容は維持されるので、バッテリの持続時間を長くすることができるが、サスペンド・トゥ・メモリでは、ＤＲＡＭ等の記憶内容の維持にある程度の電力の消費が必要であるので、バッテリの持続時間を長くすること困難である。
【０００８】
ただし、サスペンド・トゥ・ディスクでは、電力消費が無いのでバッテリの持続時間は有利であるが、反面、復帰（レジューム）時にはディスクからデータを読み出す必要があるので、非常に時間がかかると共に記憶回路内容を保存できるだけの空き領域がハードディスクに存在する必要がある。
【０００９】
図１１は、従来の待機モード付情報処理装置の一部の構成を示すブロック図である。
マイクロコンピュータ等の主制御装置１には、例えば、画面表示されたメニューから待機モードを選択するマウス等のメニュー選択装置３からの入力Ｃ１と、直接に待機モードを選択する待機モード開始／解除ボタン４からの入力Ｃ２が入力される。また、主制御装置１には、上記した入力Ｃ１およびＣ２だけでなく、外部装置とのソフトウエアやデータの入出力を全て受け持つ汎用入出力部（ＧＰＩＯ）１ａと、現在作業中のソフトウエアとデータを格納するレジスタ１ｂと、入力Ｃ１や入力Ｃ２が無くなってからの時間を計時するタイマ１ｃを有している。
【００１０】
周辺装置制御回路５は、主制御回路１とＧＰＩＯ１ａを介して接続されており、制御信号Ｃ５を入出力する。また、周辺装置制御回路５には、ハードディスク装置等の周辺装置８が接続されており、制御信号Ｃ８が入出力される。また、周辺装置制御回路５は、周辺装置の作業内容を格納するレジスタ５ａを有している。
【００１１】
表示制御回路６は、主制御回路１とＧＰＩＯ１ａを介して接続されており、制御信号Ｃ６を入出力する。また、表示制御回路６には、ＣＲＴ（陰極線管）あるいは液晶画面等の表示装置９が接続されており、制御信号Ｃ９が入出力される。また、表示制御回路６は、表示装置の作業内容を格納するレジスタ６ｂと、表示装置の表示内容を格納するフレームバッファ６ａを有している。
【００１２】
ＤＲＡＭ等の揮発性の記憶回路７には、フレームバッファ６ａの記憶内容、レジスタ１ｂ、レジスタ５ａ、レジスタ６ｂの記憶内容がバックアップされた記憶内容７ａとして格納される。
【００１３】
主制御装置１、ＧＰＩＯ１ａ、周辺装置制御回路５、表示制御回路６、周辺装置８、記憶回路７には、各々に電源電力Ｐ１〜Ｐ８が常時供給されている。
【００１４】
図１１に示した従来の待機モード付情報処理装置で、レジューム時間の短いサスペンド・トゥ・メモリの待機モード（この場合を、以下、サスペンドと称する）になる場合、Ｐ１〜Ｐ８の電力の供給はそのまま実施される。
【００１５】
サスペンドが実施される場合は、例えば、主制御装置１が、待機モードを実行させる入力装置である待機モード開始／解除ボタン４の操作を検出した場合、待機モードを実行させるメニューがメニュー選択装置３により選択された場合、または、タイマ１ｃにより前回の入力装置４またはメニュー選択装置３の操作からの所定時間の経過を検出した場合の何れかが、一般的である。しかし、周辺装置８において所定時間以上事象の変化が発生しない場合、スケジューリングによって設定された特定プログラムの実行に応じた命令が入力される場合、主制御装置１自身が搭載するＯＳの設定による命令によってサスペンドが実施される場合もある。
【００１６】
サスペンド実施時には、各レジスタ１ｂ、５ａ、６ｂおよびフレームバッファ６ａの記憶内容が記憶回路７に書き込まれた後の主制御装置１からの待機モードの開始指示により、周辺装置８と周辺装置制御回路５の組み合わせで独自の省電力状態が開始され、表示装置９と表示制御回路６の組み合わせで独自の省電力状態が開始される。
【００１７】
このように、従来の待機モード付情報処理装置では、サスペンド時に電源の供給はそのままに維持されるが、周辺装置８あるいは表示装置９等を独自の省電力状態に移行させることにより、サスペンド・トゥ・メモリの待機モードとしていた。
【００１８】
【発明が解決しようとする課題】
しかしながら、従来の待機モード付情報処理装置のサスペンド・トゥ・メモリの待機モードでは、周辺装置８あるいは表示装置９等を独自の省電力状態にする必要があるので、周辺装置制御回路５および表示制御回路６に対する電源の供給はそのまま維持され、主制御装置１に対する電源の供給もそのまま維持されることから、サスペンド時の電力消費は比較的多くなり、バッテリの持続時間を延長させることが難しいという問題があった。
【００１９】
本発明は、上述する問題点に鑑みてなされたものであり、サスペンド・トゥ・メモリのサスペンド状態からの復帰時間が短い点はそのままに、サスペンド時の消費電力を減少させてバッテリの持続時間を延長させた情報処理装置を提供することを目的としている。
【００２０】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載した本発明の待機モード付情報処理装置は、待機モードを実行させる状況の検出により、現在の処理内容を揮発性の記憶回路に保存した後、待機モードに移行する情報処理装置であって、情報処理装置全体の動作を制御する主制御装置の汎用入出力部と入力装置あるいはメニュー選択装置に接続され、前記待機モード時の各デバイスへの電源供給を制御する電源供給用制御装置と、周辺装置、周辺装置制御回路、表示装置、および、表示制御回路に対する電源電力の供給と停止を、電源供給用制御装置の指示により切替可能である電源供給切替装置とを備え、主制御装置が、待機モードの開始を検出した場合、周辺装置制御回路は、周辺装置に対応するレジスタ内容を揮発性記憶回路に格納後、周辺装置への電源供給停止を主制御装置を介して電源供給用制御装置に要求し、表示制御回路は、表示装置に対応するレジスタ内容とフレームバッファ内容を揮発性記憶回路に格納後、表示装置への電源供給停止を主制御装置を介して電源供給用制御装置に要求し、主制御装置は、周辺装置制御回路、および、表示制御回路への電源供給停止を電源供給用制御装置に指示し、電源供給用制御装置は、揮発性記憶回路に各レジスタ内容およびフレームバッファ内容を格納後、主制御装置、周辺装置制御回路、および、表示制御回路への電源供給を停止することを特徴とする。
【００２１】
また、請求項２の本発明は、請求項１に記載の待機モード付情報処理装置において、電源供給切替装置は、汎用入出力部を除く主制御装置に対する電源電力の供給と停止を、電源供給用制御装置の指示により切替可能であり、主制御装置は、自レジスタ内容を揮発性記憶回路に格納後、汎用入出力部を除く主制御装置への電源供給停止を電源供給用制御装置に要求し、電源供給用制御装置は、汎用入出力部を除く主制御装置への電源供給を停止することを特徴とする。
【００２２】
また、請求項３の本発明は、請求項１に記載の待機モード付情報処理装置において、電源供給用制御装置が、待機モードの解除を検出した場合、電源供給用制御装置は、周辺装置制御回路、および、表示制御回路への電源供給を開始し、主制御回路は、揮発性記憶回路から各レジスタ内容およびフレームバッファ内容を読み出すと共に、周辺装置制御回路、および、表示制御回路を初期化してから、各レジスタ内容およびフレームバッファ内容を対応するレジスタおよびフレームバッファに書き込み、周辺装置および表示装置に対する待機モードの解除を電源供給用制御装置に指示し、周辺装置制御回路は、周辺装置への電源供給開始を主制御装置を介して電源供給用制御装置に要求し、表示制御回路は、表示装置への電源供給開始を主制御装置を介して電源供給用制御装置に要求することを特徴とする。
【００２３】
また、請求項４の本発明は、請求項２に記載の待機モード付情報処理装置において、電源供給用制御装置は、待機モードの解除を検出した場合、汎用入出力部を除く主制御装置に対する電源電力の供給を開始し、主制御回路は、揮発性記憶回路から主制御装置のレジスタ内容を読み出し、対応するレジスタに書き込むことを特徴とする。
【００２４】
また、請求項５の本発明は、請求項１〜４の何れかに記載の待機モード付情報処理装置において、待機モードの開始を検出する場合は、少なくとも、電源供給用制御装置または主制御装置が、待機モードを実行させる入力装置の操作を検出した場合、待機モードを実行させるメニューがメニュー選択装置により選択された場合、または、タイマにより前回の入力装置またはメニュー選択装置の操作からの所定時間の経過を検出した場合の何れかを含むことを特徴とする。
【００２５】
請求項６に記載した本発明の待機モード付情報処理装置の待機モード開始方法は、情報処理装置全体の動作を制御する主制御装置の汎用入出力部と入力装置あるいはメニュー選択装置に接続され、待機モード時の各デバイスへの電源供給を制御する電源供給用制御装置と、周辺装置、周辺装置制御回路、表示装置、および、表示制御回路に対する電源電力の供給と停止を、電源供給用制御装置の指示により切替可能である電源供給切替装置とを備える待機モード付情報処理装置の待機モード開始方法であって、主制御装置が、周辺装置および表示装置に対する待機モード開始指示を出力するステップと、周辺装置制御回路が、レジスタ情報を記憶回路に書き込むステップと、表示制御回路が、レジスタ情報とフレームバッファ情報を記憶回路に書き込むステップと、主制御回路が、レジスタ情報を記憶回路に書き込み、自回路の汎用入出力部以外の電源をオフさせるステップと、周辺装置制御回路が、接続された全周辺装置の電源をオフさせるステップと、表示制御回路が、接続された表示装置の電源をオフさせるステップと、電源供給用制御装置が、周辺装置制御回路および表示制御回路の電源をオフさせるステップとを有することを特徴とする。
【００２６】
請求項７に記載した本発明の待機モード付情報処理装置の待機モード解除方法は、情報処理装置全体の動作を制御する主制御装置の汎用入出力部と入力装置あるいはメニュー選択装置に接続され、待機モード時の各デバイスへの電源供給を制御する電源供給用制御装置と、周辺装置、周辺装置制御回路、表示装置、および、表示制御回路に対する電源電力の供給と停止を、電源供給用制御装置の指示により切替可能である電源供給切替装置とを備える待機モード付情報処理装置の待機モード解除方法であって、電源供給用制御装置が、周辺装置制御回路、表示制御回路、および、汎用入出力部以外の主制御装置の電源をオンするステップと、主制御装置が、各レジスタ情報とフレームバッファ情報を記憶回路から読み出し、周辺装置制御回路および表示制御回路を初期化し、周辺装置制御回路に対応するレジスタ情報を書き込み、表示制御回路に対応するレジスタ情報とフレームバッファ情報を書き込み、周辺装置および表示装置に対する待機モード解除指示を出力するステップと、周辺装置制御回路が、接続された全周辺装置の電源をオンさせるステップと、表示制御回路が、接続された表示装置の電源をオンさせるステップとを有することを特徴とする。
【００２７】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照して説明する。
【００２８】
実施の形態１．
図１は本発明の実施の形態１に係る待機モード付情報処理装置の一部の構成を示すブロック図である。なお、図１において図１１に示した従来の待機モード付情報処理装置と同様の機能を有する部分については同様な符号を記載して重複する説明を省略する。
【００２９】
図１の待機モード付情報処理装置が、図１１に示した従来の待機モード付情報処理装置と相違する点は、以下の各点である。
【００３０】
（１）情報処理装置全体の動作を制御する主制御装置１の汎用入出力部１ａと入力装置４またはメニュー選択装置３に接続され、待機モード時の各デバイス１〜９への電源供給を制御する電源供給用制御装置２を備える点。
【００３１】
（２）汎用入出力部１ａを除く主制御装置１、周辺装置８、周辺装置制御回路５、表示装置９、および、表示制御回路６に対する電源電力の供給と停止を、電源供給用制御装置２の指示により切替可能である電源供給切替装置１０を備える点。
【００３２】
（３）電源供給用制御装置２を介して主制御装置１が待機モードの開始を検出した場合に、周辺装置制御回路５は、周辺装置８に対応するレジスタ内容ＹＹ・・・ＹＹを記憶回路７に格納後、周辺装置８への電源供給停止を主制御装置１を介して電源供給用制御装置２に要求する点。
【００３３】
（４）電源供給用制御装置２を介して主制御装置１が待機モードの開始を検出した場合、表示制御回路６は、表示装置９に対応するレジスタ６ｂの内容ＺＺ・・・ＺＺとフレームバッファ６ａの内容ＦＦ・・・ＦＦを記憶回路７に格納後、表示装置９への電源供給停止を主制御装置１を介して電源供給用制御装置２に要求する点。
【００３４】
（５）電源供給用制御装置２を介して主制御装置１が待機モードの開始を検出した場合、主制御装置１は、周辺装置制御回路５、および、表示制御回路６への電源供給停止を電源供給用制御装置２に指示し、電源供給用制御装置２は、記憶回路７に各レジスタ１ｂ、５ａ、６ｂの内容ＸＸ・・・ＸＸ、ＹＹ・・・ＹＹ、ＺＺ・・・ＺＺおよびフレームバッファ６ａの内容ＦＦ・・・ＦＦを格納後、主制御装置１、周辺装置制御回路５、および、表示制御回路６への電源供給を停止する点。
【００３５】
（６）電源供給切替装置１０は、汎用入出力部１ａを除く主制御装置１に対する電源電力の供給と停止を、電源供給用制御装置２の指示により切替可能である点。
【００３６】
（７）電源供給用制御装置２を介して主制御装置１が待機モードの開始を検出した場合、主制御装置１は、自レジスタ１ｂの内容ＸＸ・・・ＸＸを記憶回路７に格納後、汎用入出力部１ａを除く主制御装置１への電源供給停止を電源供給用制御装置２に要求する点。
【００３７】
（８）電源供給用制御装置２を介して主制御装置１が待機モードの開始を検出した場合、電源供給用制御装置１０は、汎用入出力部１ａを除く主制御装置１への電源供給を停止する点。
【００３８】
（９）電源供給用制御装置２が、待機モードの解除を検出する点。
【００３９】
（１０）電源供給用制御装置２が待機モードの解除を検出した場合、電源供給用制御装置２は、汎用入出力部１ａを除く主制御装置１、周辺装置制御回路５、および、表示制御回路６への電源供給を開始する点。
【００４０】
（１１）電源供給用制御装置２が待機モードの解除を検出した場合、（１０）で電源供給が開始された主制御回路１は、記憶回路７から各レジスタ１ｂ、５ａ、６ｂの内容ＸＸ・・・ＸＸ、ＹＹ・・・ＹＹ、ＺＺ・・・ＺＺおよびフレームバッファ６ａの内容ＦＦ・・・ＦＦを読み出す点。
【００４１】
（１２）電源供給用制御装置２が待機モードの解除を検出した場合、（１０）で電源供給が開始された主制御回路１は、周辺装置制御回路５、および、表示制御回路６を初期化してから、各レジスタの内容ＸＸ・・・ＸＸ、ＹＹ・・・ＹＹ、ＺＺ・・・ＺＺおよびフレームバッファの内容ＦＦ・・・ＦＦを、対応するレジスタ１ｂ、５ａ、６ｂおよびフレームバッファ６ａに書き込む点。
【００４２】
（１３）電源供給用制御装置２が待機モードの解除を検出した場合、（１０）で電源供給が開始された主制御回路１は、周辺装置８および表示装置９に対する待機モードの解除を電源供給用制御装置２に指示する点。
【００４３】
（１４）電源供給用制御装置２が待機モードの解除を検出した場合、（１０）で電源供給が開始された周辺装置制御回路５は、周辺装置８への電源供給開始を主制御装置１を介して電源供給用制御装置２に要求する点。
【００４４】
（１５）電源供給用制御装置２が待機モードの解除を検出した場合、（１０）で電源供給が開始された表示制御回路６は、表示装置９への電源供給開始を主制御装置１を介して電源供給用制御装置２に要求する点。
【００４５】
（１６）電源供給用制御装置２は待機モードの解除を検出した場合、電源電力の供給が開始された主制御回路１は、記憶回路７から主制御装置１のレジスタ内容ＸＸ・・・ＸＸを読み出し、対応するレジスタ１ｂに書き込む点。
【００４６】
（１７）主制御回路１が待機モードの開始を検出する場合は、少なくとも、電源供給用制御装置２または主制御装置１が、待機モードを実行させる入力装置４の操作を検出した場合、待機モードを実行させるメニューがメニュー選択装置３により選択された場合、または、タイマ１ｃにより前回の入力装置４またはメニュー選択装置３の操作からの所定時間の経過を検出した場合の何れかを含む点。
【００４７】
この場合の所定時間は、待機モード付情報処理装置の使用者が中座した場合や、その使用者が一時的に別の作業を始めた場合等のように、入力装置４、メニュー選択装置３から入力信号が一定時間以上なくなった場合や、表示装置９の表示内容が一定時間以上変化しなくなった場合を検出するための時間（無入力／非変化継続時間）であり、使用者が任意に設定できる。例えば、使用者が所定時間を５分と設定すると、５分間以上入力信号が無い場合や、表示内容が５分間以上変化しない場合には、タイマ１ｃの計時により待機モードが開始される。
【００４８】
逆に、待機モードを解除する場合は、入力装置４、メニュー選択装置３から入力信号が発生した場合や、表示装置９の表示内容が変化した場合である。
【００４９】
次に本実施の形態の待機モード付情報処理装置の待機モード開始時の動作について説明する。
【００５０】
図２は、図１の待機モード付情報処理装置の待機モード開始時の動作示すフローチャートである。
【００５１】
主制御装置１では、メニュー選択装置３または待機モード開始／解除ボタン４からの入力があったか否か、あるいは、主制御装置１内のタイマ１ｃが設定された時間（無入力／非変化継続時間）を計時したか否かを判断し（Ｓ１）、入力があったかタイマ１ｃが計時した場合（Ｓ１：ＹＥＳ）には、主制御装置１から、周辺装置および表示装置９に対する待機モード開始指示を出力する（Ｓ２）。入力がなくタイマ１ｃも計時しない場合（Ｓ１：ＮＯ）には、再びステップＳ１を実施する。
【００５２】
ステップＳ１およびステップＳ２の信号方向を白抜きの矢印により図１の構成に付加した図を図３に示す。
【００５３】
すると、周辺装置制御回路５は、レジスタ情報ＹＹ・・・ＹＹを記憶回路７に書き込み（Ｓ３）、表示制御回路６は、レジスタ情報ＺＺ・・・ＺＺとフレームバッファ情報ＦＦ・・・ＦＦを記憶回路７に書き込む（Ｓ４）。
【００５４】
また、主制御回路１は、レジスタ情報ＸＸ・・・ＸＸを記憶回路７に書き込む（Ｓ５）。
【００５５】
周辺装置制御回路５は、レジスタ情報の記憶回路７への書き込みが終了すると、接続された全周辺装置８の電源をオフするように、主制御装置１を介して電源供給用制御装置２に要求する（Ｓ６）。電源供給用制御装置２は、電源供給切替装置１０を制御することで、全周辺装置８の電源をオフする。
【００５６】
表示制御回路６も、レジスタ情報の記憶回路７への書き込みが終了すると、接続された表示装置９の電源をオフするように、主制御装置１を介して電源供給用制御装置２に要求する（Ｓ７）。電源供給用制御装置２は、電源供給切替装置１０を制御することで、表示装置９の電源をオフする。
【００５７】
その後、主制御回路１は、自回路１の汎用入出力部１ａ以外の電源をオフするように電源供給用制御装置２に指示を出力する（Ｓ８）。電源供給用制御装置２は、電源供給切替装置１０を制御することで、主制御回路１の汎用入出力部１ａ以外の電源をオフする。
【００５８】
ステップＳ３〜ステップＳ８の信号方向を白抜きの矢印により図１の構成に付加し、さらに電源供給の変化を付加した図を図４に示す。
【００５９】
その後、電源供給用制御装置２は、電源供給切替装置１０を制御することで、周辺装置制御回路５および表示制御回路６の電源をオフする（Ｓ９）。
【００６０】
本実施の形態の待機モードにおける電源の供給状況を図１の構成に付加した図を図５に示す。
【００６１】
図５の待機モード付情報処理装置では、従来の待機モード付情報処理装置と異なり、全周辺装置８への電源供給および表示装置９への電源供給が完全に絶たれており、さらに、汎用入出力部１ａ以外の主制御回路１の電源、周辺装置制御回路５および表示制御回路６の電源についても完全に絶たれていることがわかる。
【００６２】
次に本実施の形態の待機モード付情報処理装置の待機モード解除時の動作について説明する。
【００６３】
図６は、図１の待機モード付情報処理装置の待機モード解除時の動作示すフローチャートである。
【００６４】
電源供給用制御装２では、メニュー選択装置３または待機モード開始／解除ボタン４からの入力があったか否かを判断し（Ｓ１１）、入力があった場合（Ｓ１１：ＹＥＳ）には、電源供給用制御装置２は、電源供給切替装置１０を制御することで、周辺装置制御回路５および表示制御回路６の電源をオンし（Ｓ１２）、さらに、汎用入出力部１ａ以外の主制御装置１の電源をオンする（Ｓ１３）。入力がない場合（Ｓ１１：ＮＯ）には、再びステップＳ１１を実施する。
【００６５】
ステップＳ１１〜ステップＳ１３の信号方向を白抜きの矢印により図１の構成に付加した図を図７に示す。
【００６６】
すると、主制御装置１は、各レジスタ情報ＸＸ・・・ＸＸ、ＹＹ・・・ＹＹ、ＺＺ・・・ＺＺとフレームバッファ情報ＦＦ・・・ＦＦを記憶回路７から読み出す（Ｓ１４）。
【００６７】
ステップＳ１４の信号方向を白抜きの矢印により図１の構成に付加した図を図８に示す。
【００６８】
次に、主制御装置１は、周辺装置制御回路５および表示制御回路６を初期化し（Ｓ１５）、周辺装置制御回路５に対応するレジスタ情報ＹＹ・・・ＹＹを書き込み（Ｓ１６）、表示制御回路６に対応するレジスタ情報ＺＺ・・・ＺＺとフレームバッファ情報ＦＦ・・・ＦＦを書き込み（Ｓ１７）、周辺装置８および表示装置９に対する待機モード解除指示を出力する（Ｓ１８）。
【００６９】
ステップＳ１５〜ステップＳ１８の信号方向を白抜きの矢印により図１の構成に付加し、さらに電源供給の変化を付加した図を図９に示す。
【００７０】
その後、周辺装置制御回路５は、接続された全周辺装置８の電源をオンするように、主制御装置１を介して電源供給用制御装置２に要求する（Ｓ１９）。電源供給用制御装置２は、電源供給切替装置１０を制御することで、全周辺装置８の電源をオンする。
【００７１】
さらに、表示制御回路６は、接続された表示装置の電源をオンするように、主制御装置１を介して電源供給用制御装置２に要求する（Ｓ２０）。電源供給用制御装置２は、電源供給切替装置１０を制御することで、表示装置９の電源をオフする。
【００７２】
本実施の形態の待機モードを解除した状況を、図１０に示す。
図１０の待機モード付情報処理装置では、図３に示した待機モードへの移行前の状況が再現されており、本実施の形態に特有の、周辺装置８および表示装置９への電源供給の完全遮断に加え、汎用入出力部１ａ以外の主制御回路１の電源、周辺装置制御回路５および表示制御回路６の電源についても完全に遮断した状態から完全に復帰できていることがわかる。
【００７３】
このように、本実施の形態では、電源供給用制御装置と電源供給切替装置を設け、レジスタ情報とフレームバッファ情報を記憶回路に格納後、周辺装置および表示装置だけでなく、汎用入出力部以外の主制御回路の電源、周辺装置制御回路および表示制御回路の電源についても完全に遮断するので、サスペンド・トゥ・メモリの待機モードの復帰時間が短い点はそのままに、サスペンド時の消費電力を減少させてバッテリの持続時間を延長させることができる。
【００７４】
なお、本実施の形態では、電源供給用制御装置２と電源供給切替装置１０により各デバイスに供給される電源のオン／オフ制御を行っているが、従来からの周辺装置制御回路５と周辺装置に独自の省電力モード、あるいは、表示制御回路６と表示装置９に独自の省電力モードと、本発明の電源供給用制御装置とを組み合わせて使用しても良く、また、本実施の形態の電源供給用制御装置２と電源供給切替装置１０を用いて、一部のデバイスのみについて電源供給を制御しても良い。
【００７５】
また、本実施の形態では、電源供給用制御装置と電源供給切替装置を別個の構成として記載しているが、両装置を一体化させても良い。
【００７６】
【発明の効果】
この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
【００７７】
本発明の待機モード付情報処理装置は、電源供給用制御装置と電源供給切替装置を設け、レジスタ情報とフレームバッファ情報を記憶回路に格納後、周辺装置および表示装置だけでなく、汎用入出力部以外の主制御回路の電源、周辺装置制御回路および表示制御回路の電源についても完全に遮断するので、サスペンド・トゥ・メモリの待機モードからの復帰時間が短いという利点はそのまま継承しつつ、サスペンド時の消費電力を最小限に減少させてバッテリの持続時間を延長させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る待機モード付情報処理装置の一部の構成を示すブロック図である。
【図２】図１の待機モード付情報処理装置の待機モード開始時の動作示すフローチャートである。
【図３】ステップＳ１およびステップＳ２の信号方向を白抜きの矢印により図１の構成に付加した図である。
【図４】ステップＳ３〜ステップＳ８の信号方向を白抜きの矢印により図１の構成に付加しさらに電源供給の変化を付加した図である。
【図５】本実施の形態の待機モードにおける電源の供給状況を図１の構成に付加した図である。
【図６】図１の待機モード付情報処理装置の待機モード解除時の動作示すフローチャートである。
【図７】ステップＳ１１〜ステップＳ１３の信号方向を白抜きの矢印により図１の構成に付加した図である。
【図８】ステップＳ１４の信号方向を白抜きの矢印により図１の構成に付加した図である。
【図９】ステップＳ１５〜ステップＳ１８の信号方向を白抜きの矢印により図１の構成に付加しさらに電源供給の変化を付加した図である。
【図１０】本実施の形態の待機モードを解除した状況を示す図である。
【図１１】従来の待機モード付情報処理装置の一部の構成を示すブロック図である。
【符号の説明】
１ 主制御装置、 １ａ 汎用入出力部（ＧＰＩＯ）、 １ｂ、５ａ、６ｂ レジスタ、 １ｃ タイマ、 ２ 電源供給用制御装置、 ３ メニュー選択装置、 ４ 待機モード開始／解除ボタン、 ５ 周辺装置制御回路、 ６ 表示制御回路、 ６ａ フレームバッファ、 ７ （揮発性）記憶回路、 ７ａ 記憶素子、 ８ 周辺装置、 ９ 表示装置、 １０ 電源供給切替装置。
【発明の属する技術分野】
この発明は、電源断時には、作業中のソフトウエアの使用状況および作業中のデータを記憶してから周辺装置等への電源電力の供給を停止し、再起動時には前回の作業時のソフトウエアの使用状況とデータを読み出す待機モードを備えたノート型パーソナルコンピュータ等の情報処理装置に関し、特に、再起動に必要な時間が長くならず、待機モード中の作業データ等の維持に必要な電力消費を抑制する技術に関する。
【０００２】
【従来の技術】
バッテリで駆動するノートパソコンなど可搬性を有する情報処理装置では、作業中のソフトウエアの使用状況および作業中のデータを記憶してから周辺装置等への電源電力の供給を停止し、再起動時には前回の作業時のソフトウエアの使用状況とデータを読み出す待機モードを備えているものが多い。
【０００３】
待機モードは、一般的にサスペンドと称されることが多いが、スタンバイ、スリープ、あるいは、省電力機能と称されることもある。また、待機モードからの復帰はレジューム機能と称されることが多い。
【０００４】
待機モードの中でも、作業時のソフトウエアの使用状況および作業時のデータの維持に電力が必要ないように、ハードディスク等の不揮発性記憶回路に書き込むものを、ハイバネーションと称しており、待機中の電力消費が無いかわりに、再起動（復帰）時や終了に多少時間がかかる。電力管理（パワーマネジメント）の観点からは、情報処理装置の状態を全てハードディスクに保存して待機モードにする方法をサスペンド・トゥ・ディスクと称している。
【０００５】
ハイバネーション以外の待機モードでは、作業時のソフトウエアの使用状況および作業時のデータを、ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）等の揮発性の記憶回路に書き込むため、待機中にはＤＲＡＭの記憶内容を維持させるための通電（電力消費）が必要である。電力管理（パワーマネジメント）の観点からは、情報処理装置の状態を全てＤＲＡＭに保存して待機モードにする方法をサスペンド・トゥ・メモリと称している。
【０００６】
また、待機モードをＯＳ（オペレーションシステム）で電力管理するアーキテクチャとして、オンナウ（ＯｎＮｏｗ）があり、パソコンの電源をオフにしてもスリープ状態に維持され、次回の起動時間を短縮したり、電話回線等の外部からの着信で起動することができる。
【０００７】
一般的に、上記したサスペンド・トゥ・ディスクでは、情報処理装置の電源供給を完全に絶っても記憶内容は維持されるので、バッテリの持続時間を長くすることができるが、サスペンド・トゥ・メモリでは、ＤＲＡＭ等の記憶内容の維持にある程度の電力の消費が必要であるので、バッテリの持続時間を長くすること困難である。
【０００８】
ただし、サスペンド・トゥ・ディスクでは、電力消費が無いのでバッテリの持続時間は有利であるが、反面、復帰（レジューム）時にはディスクからデータを読み出す必要があるので、非常に時間がかかると共に記憶回路内容を保存できるだけの空き領域がハードディスクに存在する必要がある。
【０００９】
図１１は、従来の待機モード付情報処理装置の一部の構成を示すブロック図である。
マイクロコンピュータ等の主制御装置１には、例えば、画面表示されたメニューから待機モードを選択するマウス等のメニュー選択装置３からの入力Ｃ１と、直接に待機モードを選択する待機モード開始／解除ボタン４からの入力Ｃ２が入力される。また、主制御装置１には、上記した入力Ｃ１およびＣ２だけでなく、外部装置とのソフトウエアやデータの入出力を全て受け持つ汎用入出力部（ＧＰＩＯ）１ａと、現在作業中のソフトウエアとデータを格納するレジスタ１ｂと、入力Ｃ１や入力Ｃ２が無くなってからの時間を計時するタイマ１ｃを有している。
【００１０】
周辺装置制御回路５は、主制御回路１とＧＰＩＯ１ａを介して接続されており、制御信号Ｃ５を入出力する。また、周辺装置制御回路５には、ハードディスク装置等の周辺装置８が接続されており、制御信号Ｃ８が入出力される。また、周辺装置制御回路５は、周辺装置の作業内容を格納するレジスタ５ａを有している。
【００１１】
表示制御回路６は、主制御回路１とＧＰＩＯ１ａを介して接続されており、制御信号Ｃ６を入出力する。また、表示制御回路６には、ＣＲＴ（陰極線管）あるいは液晶画面等の表示装置９が接続されており、制御信号Ｃ９が入出力される。また、表示制御回路６は、表示装置の作業内容を格納するレジスタ６ｂと、表示装置の表示内容を格納するフレームバッファ６ａを有している。
【００１２】
ＤＲＡＭ等の揮発性の記憶回路７には、フレームバッファ６ａの記憶内容、レジスタ１ｂ、レジスタ５ａ、レジスタ６ｂの記憶内容がバックアップされた記憶内容７ａとして格納される。
【００１３】
主制御装置１、ＧＰＩＯ１ａ、周辺装置制御回路５、表示制御回路６、周辺装置８、記憶回路７には、各々に電源電力Ｐ１〜Ｐ８が常時供給されている。
【００１４】
図１１に示した従来の待機モード付情報処理装置で、レジューム時間の短いサスペンド・トゥ・メモリの待機モード（この場合を、以下、サスペンドと称する）になる場合、Ｐ１〜Ｐ８の電力の供給はそのまま実施される。
【００１５】
サスペンドが実施される場合は、例えば、主制御装置１が、待機モードを実行させる入力装置である待機モード開始／解除ボタン４の操作を検出した場合、待機モードを実行させるメニューがメニュー選択装置３により選択された場合、または、タイマ１ｃにより前回の入力装置４またはメニュー選択装置３の操作からの所定時間の経過を検出した場合の何れかが、一般的である。しかし、周辺装置８において所定時間以上事象の変化が発生しない場合、スケジューリングによって設定された特定プログラムの実行に応じた命令が入力される場合、主制御装置１自身が搭載するＯＳの設定による命令によってサスペンドが実施される場合もある。
【００１６】
サスペンド実施時には、各レジスタ１ｂ、５ａ、６ｂおよびフレームバッファ６ａの記憶内容が記憶回路７に書き込まれた後の主制御装置１からの待機モードの開始指示により、周辺装置８と周辺装置制御回路５の組み合わせで独自の省電力状態が開始され、表示装置９と表示制御回路６の組み合わせで独自の省電力状態が開始される。
【００１７】
このように、従来の待機モード付情報処理装置では、サスペンド時に電源の供給はそのままに維持されるが、周辺装置８あるいは表示装置９等を独自の省電力状態に移行させることにより、サスペンド・トゥ・メモリの待機モードとしていた。
【００１８】
【発明が解決しようとする課題】
しかしながら、従来の待機モード付情報処理装置のサスペンド・トゥ・メモリの待機モードでは、周辺装置８あるいは表示装置９等を独自の省電力状態にする必要があるので、周辺装置制御回路５および表示制御回路６に対する電源の供給はそのまま維持され、主制御装置１に対する電源の供給もそのまま維持されることから、サスペンド時の電力消費は比較的多くなり、バッテリの持続時間を延長させることが難しいという問題があった。
【００１９】
本発明は、上述する問題点に鑑みてなされたものであり、サスペンド・トゥ・メモリのサスペンド状態からの復帰時間が短い点はそのままに、サスペンド時の消費電力を減少させてバッテリの持続時間を延長させた情報処理装置を提供することを目的としている。
【００２０】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載した本発明の待機モード付情報処理装置は、待機モードを実行させる状況の検出により、現在の処理内容を揮発性の記憶回路に保存した後、待機モードに移行する情報処理装置であって、情報処理装置全体の動作を制御する主制御装置の汎用入出力部と入力装置あるいはメニュー選択装置に接続され、前記待機モード時の各デバイスへの電源供給を制御する電源供給用制御装置と、周辺装置、周辺装置制御回路、表示装置、および、表示制御回路に対する電源電力の供給と停止を、電源供給用制御装置の指示により切替可能である電源供給切替装置とを備え、主制御装置が、待機モードの開始を検出した場合、周辺装置制御回路は、周辺装置に対応するレジスタ内容を揮発性記憶回路に格納後、周辺装置への電源供給停止を主制御装置を介して電源供給用制御装置に要求し、表示制御回路は、表示装置に対応するレジスタ内容とフレームバッファ内容を揮発性記憶回路に格納後、表示装置への電源供給停止を主制御装置を介して電源供給用制御装置に要求し、主制御装置は、周辺装置制御回路、および、表示制御回路への電源供給停止を電源供給用制御装置に指示し、電源供給用制御装置は、揮発性記憶回路に各レジスタ内容およびフレームバッファ内容を格納後、主制御装置、周辺装置制御回路、および、表示制御回路への電源供給を停止することを特徴とする。
【００２１】
また、請求項２の本発明は、請求項１に記載の待機モード付情報処理装置において、電源供給切替装置は、汎用入出力部を除く主制御装置に対する電源電力の供給と停止を、電源供給用制御装置の指示により切替可能であり、主制御装置は、自レジスタ内容を揮発性記憶回路に格納後、汎用入出力部を除く主制御装置への電源供給停止を電源供給用制御装置に要求し、電源供給用制御装置は、汎用入出力部を除く主制御装置への電源供給を停止することを特徴とする。
【００２２】
また、請求項３の本発明は、請求項１に記載の待機モード付情報処理装置において、電源供給用制御装置が、待機モードの解除を検出した場合、電源供給用制御装置は、周辺装置制御回路、および、表示制御回路への電源供給を開始し、主制御回路は、揮発性記憶回路から各レジスタ内容およびフレームバッファ内容を読み出すと共に、周辺装置制御回路、および、表示制御回路を初期化してから、各レジスタ内容およびフレームバッファ内容を対応するレジスタおよびフレームバッファに書き込み、周辺装置および表示装置に対する待機モードの解除を電源供給用制御装置に指示し、周辺装置制御回路は、周辺装置への電源供給開始を主制御装置を介して電源供給用制御装置に要求し、表示制御回路は、表示装置への電源供給開始を主制御装置を介して電源供給用制御装置に要求することを特徴とする。
【００２３】
また、請求項４の本発明は、請求項２に記載の待機モード付情報処理装置において、電源供給用制御装置は、待機モードの解除を検出した場合、汎用入出力部を除く主制御装置に対する電源電力の供給を開始し、主制御回路は、揮発性記憶回路から主制御装置のレジスタ内容を読み出し、対応するレジスタに書き込むことを特徴とする。
【００２４】
また、請求項５の本発明は、請求項１〜４の何れかに記載の待機モード付情報処理装置において、待機モードの開始を検出する場合は、少なくとも、電源供給用制御装置または主制御装置が、待機モードを実行させる入力装置の操作を検出した場合、待機モードを実行させるメニューがメニュー選択装置により選択された場合、または、タイマにより前回の入力装置またはメニュー選択装置の操作からの所定時間の経過を検出した場合の何れかを含むことを特徴とする。
【００２５】
請求項６に記載した本発明の待機モード付情報処理装置の待機モード開始方法は、情報処理装置全体の動作を制御する主制御装置の汎用入出力部と入力装置あるいはメニュー選択装置に接続され、待機モード時の各デバイスへの電源供給を制御する電源供給用制御装置と、周辺装置、周辺装置制御回路、表示装置、および、表示制御回路に対する電源電力の供給と停止を、電源供給用制御装置の指示により切替可能である電源供給切替装置とを備える待機モード付情報処理装置の待機モード開始方法であって、主制御装置が、周辺装置および表示装置に対する待機モード開始指示を出力するステップと、周辺装置制御回路が、レジスタ情報を記憶回路に書き込むステップと、表示制御回路が、レジスタ情報とフレームバッファ情報を記憶回路に書き込むステップと、主制御回路が、レジスタ情報を記憶回路に書き込み、自回路の汎用入出力部以外の電源をオフさせるステップと、周辺装置制御回路が、接続された全周辺装置の電源をオフさせるステップと、表示制御回路が、接続された表示装置の電源をオフさせるステップと、電源供給用制御装置が、周辺装置制御回路および表示制御回路の電源をオフさせるステップとを有することを特徴とする。
【００２６】
請求項７に記載した本発明の待機モード付情報処理装置の待機モード解除方法は、情報処理装置全体の動作を制御する主制御装置の汎用入出力部と入力装置あるいはメニュー選択装置に接続され、待機モード時の各デバイスへの電源供給を制御する電源供給用制御装置と、周辺装置、周辺装置制御回路、表示装置、および、表示制御回路に対する電源電力の供給と停止を、電源供給用制御装置の指示により切替可能である電源供給切替装置とを備える待機モード付情報処理装置の待機モード解除方法であって、電源供給用制御装置が、周辺装置制御回路、表示制御回路、および、汎用入出力部以外の主制御装置の電源をオンするステップと、主制御装置が、各レジスタ情報とフレームバッファ情報を記憶回路から読み出し、周辺装置制御回路および表示制御回路を初期化し、周辺装置制御回路に対応するレジスタ情報を書き込み、表示制御回路に対応するレジスタ情報とフレームバッファ情報を書き込み、周辺装置および表示装置に対する待機モード解除指示を出力するステップと、周辺装置制御回路が、接続された全周辺装置の電源をオンさせるステップと、表示制御回路が、接続された表示装置の電源をオンさせるステップとを有することを特徴とする。
【００２７】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照して説明する。
【００２８】
実施の形態１．
図１は本発明の実施の形態１に係る待機モード付情報処理装置の一部の構成を示すブロック図である。なお、図１において図１１に示した従来の待機モード付情報処理装置と同様の機能を有する部分については同様な符号を記載して重複する説明を省略する。
【００２９】
図１の待機モード付情報処理装置が、図１１に示した従来の待機モード付情報処理装置と相違する点は、以下の各点である。
【００３０】
（１）情報処理装置全体の動作を制御する主制御装置１の汎用入出力部１ａと入力装置４またはメニュー選択装置３に接続され、待機モード時の各デバイス１〜９への電源供給を制御する電源供給用制御装置２を備える点。
【００３１】
（２）汎用入出力部１ａを除く主制御装置１、周辺装置８、周辺装置制御回路５、表示装置９、および、表示制御回路６に対する電源電力の供給と停止を、電源供給用制御装置２の指示により切替可能である電源供給切替装置１０を備える点。
【００３２】
（３）電源供給用制御装置２を介して主制御装置１が待機モードの開始を検出した場合に、周辺装置制御回路５は、周辺装置８に対応するレジスタ内容ＹＹ・・・ＹＹを記憶回路７に格納後、周辺装置８への電源供給停止を主制御装置１を介して電源供給用制御装置２に要求する点。
【００３３】
（４）電源供給用制御装置２を介して主制御装置１が待機モードの開始を検出した場合、表示制御回路６は、表示装置９に対応するレジスタ６ｂの内容ＺＺ・・・ＺＺとフレームバッファ６ａの内容ＦＦ・・・ＦＦを記憶回路７に格納後、表示装置９への電源供給停止を主制御装置１を介して電源供給用制御装置２に要求する点。
【００３４】
（５）電源供給用制御装置２を介して主制御装置１が待機モードの開始を検出した場合、主制御装置１は、周辺装置制御回路５、および、表示制御回路６への電源供給停止を電源供給用制御装置２に指示し、電源供給用制御装置２は、記憶回路７に各レジスタ１ｂ、５ａ、６ｂの内容ＸＸ・・・ＸＸ、ＹＹ・・・ＹＹ、ＺＺ・・・ＺＺおよびフレームバッファ６ａの内容ＦＦ・・・ＦＦを格納後、主制御装置１、周辺装置制御回路５、および、表示制御回路６への電源供給を停止する点。
【００３５】
（６）電源供給切替装置１０は、汎用入出力部１ａを除く主制御装置１に対する電源電力の供給と停止を、電源供給用制御装置２の指示により切替可能である点。
【００３６】
（７）電源供給用制御装置２を介して主制御装置１が待機モードの開始を検出した場合、主制御装置１は、自レジスタ１ｂの内容ＸＸ・・・ＸＸを記憶回路７に格納後、汎用入出力部１ａを除く主制御装置１への電源供給停止を電源供給用制御装置２に要求する点。
【００３７】
（８）電源供給用制御装置２を介して主制御装置１が待機モードの開始を検出した場合、電源供給用制御装置１０は、汎用入出力部１ａを除く主制御装置１への電源供給を停止する点。
【００３８】
（９）電源供給用制御装置２が、待機モードの解除を検出する点。
【００３９】
（１０）電源供給用制御装置２が待機モードの解除を検出した場合、電源供給用制御装置２は、汎用入出力部１ａを除く主制御装置１、周辺装置制御回路５、および、表示制御回路６への電源供給を開始する点。
【００４０】
（１１）電源供給用制御装置２が待機モードの解除を検出した場合、（１０）で電源供給が開始された主制御回路１は、記憶回路７から各レジスタ１ｂ、５ａ、６ｂの内容ＸＸ・・・ＸＸ、ＹＹ・・・ＹＹ、ＺＺ・・・ＺＺおよびフレームバッファ６ａの内容ＦＦ・・・ＦＦを読み出す点。
【００４１】
（１２）電源供給用制御装置２が待機モードの解除を検出した場合、（１０）で電源供給が開始された主制御回路１は、周辺装置制御回路５、および、表示制御回路６を初期化してから、各レジスタの内容ＸＸ・・・ＸＸ、ＹＹ・・・ＹＹ、ＺＺ・・・ＺＺおよびフレームバッファの内容ＦＦ・・・ＦＦを、対応するレジスタ１ｂ、５ａ、６ｂおよびフレームバッファ６ａに書き込む点。
【００４２】
（１３）電源供給用制御装置２が待機モードの解除を検出した場合、（１０）で電源供給が開始された主制御回路１は、周辺装置８および表示装置９に対する待機モードの解除を電源供給用制御装置２に指示する点。
【００４３】
（１４）電源供給用制御装置２が待機モードの解除を検出した場合、（１０）で電源供給が開始された周辺装置制御回路５は、周辺装置８への電源供給開始を主制御装置１を介して電源供給用制御装置２に要求する点。
【００４４】
（１５）電源供給用制御装置２が待機モードの解除を検出した場合、（１０）で電源供給が開始された表示制御回路６は、表示装置９への電源供給開始を主制御装置１を介して電源供給用制御装置２に要求する点。
【００４５】
（１６）電源供給用制御装置２は待機モードの解除を検出した場合、電源電力の供給が開始された主制御回路１は、記憶回路７から主制御装置１のレジスタ内容ＸＸ・・・ＸＸを読み出し、対応するレジスタ１ｂに書き込む点。
【００４６】
（１７）主制御回路１が待機モードの開始を検出する場合は、少なくとも、電源供給用制御装置２または主制御装置１が、待機モードを実行させる入力装置４の操作を検出した場合、待機モードを実行させるメニューがメニュー選択装置３により選択された場合、または、タイマ１ｃにより前回の入力装置４またはメニュー選択装置３の操作からの所定時間の経過を検出した場合の何れかを含む点。
【００４７】
この場合の所定時間は、待機モード付情報処理装置の使用者が中座した場合や、その使用者が一時的に別の作業を始めた場合等のように、入力装置４、メニュー選択装置３から入力信号が一定時間以上なくなった場合や、表示装置９の表示内容が一定時間以上変化しなくなった場合を検出するための時間（無入力／非変化継続時間）であり、使用者が任意に設定できる。例えば、使用者が所定時間を５分と設定すると、５分間以上入力信号が無い場合や、表示内容が５分間以上変化しない場合には、タイマ１ｃの計時により待機モードが開始される。
【００４８】
逆に、待機モードを解除する場合は、入力装置４、メニュー選択装置３から入力信号が発生した場合や、表示装置９の表示内容が変化した場合である。
【００４９】
次に本実施の形態の待機モード付情報処理装置の待機モード開始時の動作について説明する。
【００５０】
図２は、図１の待機モード付情報処理装置の待機モード開始時の動作示すフローチャートである。
【００５１】
主制御装置１では、メニュー選択装置３または待機モード開始／解除ボタン４からの入力があったか否か、あるいは、主制御装置１内のタイマ１ｃが設定された時間（無入力／非変化継続時間）を計時したか否かを判断し（Ｓ１）、入力があったかタイマ１ｃが計時した場合（Ｓ１：ＹＥＳ）には、主制御装置１から、周辺装置および表示装置９に対する待機モード開始指示を出力する（Ｓ２）。入力がなくタイマ１ｃも計時しない場合（Ｓ１：ＮＯ）には、再びステップＳ１を実施する。
【００５２】
ステップＳ１およびステップＳ２の信号方向を白抜きの矢印により図１の構成に付加した図を図３に示す。
【００５３】
すると、周辺装置制御回路５は、レジスタ情報ＹＹ・・・ＹＹを記憶回路７に書き込み（Ｓ３）、表示制御回路６は、レジスタ情報ＺＺ・・・ＺＺとフレームバッファ情報ＦＦ・・・ＦＦを記憶回路７に書き込む（Ｓ４）。
【００５４】
また、主制御回路１は、レジスタ情報ＸＸ・・・ＸＸを記憶回路７に書き込む（Ｓ５）。
【００５５】
周辺装置制御回路５は、レジスタ情報の記憶回路７への書き込みが終了すると、接続された全周辺装置８の電源をオフするように、主制御装置１を介して電源供給用制御装置２に要求する（Ｓ６）。電源供給用制御装置２は、電源供給切替装置１０を制御することで、全周辺装置８の電源をオフする。
【００５６】
表示制御回路６も、レジスタ情報の記憶回路７への書き込みが終了すると、接続された表示装置９の電源をオフするように、主制御装置１を介して電源供給用制御装置２に要求する（Ｓ７）。電源供給用制御装置２は、電源供給切替装置１０を制御することで、表示装置９の電源をオフする。
【００５７】
その後、主制御回路１は、自回路１の汎用入出力部１ａ以外の電源をオフするように電源供給用制御装置２に指示を出力する（Ｓ８）。電源供給用制御装置２は、電源供給切替装置１０を制御することで、主制御回路１の汎用入出力部１ａ以外の電源をオフする。
【００５８】
ステップＳ３〜ステップＳ８の信号方向を白抜きの矢印により図１の構成に付加し、さらに電源供給の変化を付加した図を図４に示す。
【００５９】
その後、電源供給用制御装置２は、電源供給切替装置１０を制御することで、周辺装置制御回路５および表示制御回路６の電源をオフする（Ｓ９）。
【００６０】
本実施の形態の待機モードにおける電源の供給状況を図１の構成に付加した図を図５に示す。
【００６１】
図５の待機モード付情報処理装置では、従来の待機モード付情報処理装置と異なり、全周辺装置８への電源供給および表示装置９への電源供給が完全に絶たれており、さらに、汎用入出力部１ａ以外の主制御回路１の電源、周辺装置制御回路５および表示制御回路６の電源についても完全に絶たれていることがわかる。
【００６２】
次に本実施の形態の待機モード付情報処理装置の待機モード解除時の動作について説明する。
【００６３】
図６は、図１の待機モード付情報処理装置の待機モード解除時の動作示すフローチャートである。
【００６４】
電源供給用制御装２では、メニュー選択装置３または待機モード開始／解除ボタン４からの入力があったか否かを判断し（Ｓ１１）、入力があった場合（Ｓ１１：ＹＥＳ）には、電源供給用制御装置２は、電源供給切替装置１０を制御することで、周辺装置制御回路５および表示制御回路６の電源をオンし（Ｓ１２）、さらに、汎用入出力部１ａ以外の主制御装置１の電源をオンする（Ｓ１３）。入力がない場合（Ｓ１１：ＮＯ）には、再びステップＳ１１を実施する。
【００６５】
ステップＳ１１〜ステップＳ１３の信号方向を白抜きの矢印により図１の構成に付加した図を図７に示す。
【００６６】
すると、主制御装置１は、各レジスタ情報ＸＸ・・・ＸＸ、ＹＹ・・・ＹＹ、ＺＺ・・・ＺＺとフレームバッファ情報ＦＦ・・・ＦＦを記憶回路７から読み出す（Ｓ１４）。
【００６７】
ステップＳ１４の信号方向を白抜きの矢印により図１の構成に付加した図を図８に示す。
【００６８】
次に、主制御装置１は、周辺装置制御回路５および表示制御回路６を初期化し（Ｓ１５）、周辺装置制御回路５に対応するレジスタ情報ＹＹ・・・ＹＹを書き込み（Ｓ１６）、表示制御回路６に対応するレジスタ情報ＺＺ・・・ＺＺとフレームバッファ情報ＦＦ・・・ＦＦを書き込み（Ｓ１７）、周辺装置８および表示装置９に対する待機モード解除指示を出力する（Ｓ１８）。
【００６９】
ステップＳ１５〜ステップＳ１８の信号方向を白抜きの矢印により図１の構成に付加し、さらに電源供給の変化を付加した図を図９に示す。
【００７０】
その後、周辺装置制御回路５は、接続された全周辺装置８の電源をオンするように、主制御装置１を介して電源供給用制御装置２に要求する（Ｓ１９）。電源供給用制御装置２は、電源供給切替装置１０を制御することで、全周辺装置８の電源をオンする。
【００７１】
さらに、表示制御回路６は、接続された表示装置の電源をオンするように、主制御装置１を介して電源供給用制御装置２に要求する（Ｓ２０）。電源供給用制御装置２は、電源供給切替装置１０を制御することで、表示装置９の電源をオフする。
【００７２】
本実施の形態の待機モードを解除した状況を、図１０に示す。
図１０の待機モード付情報処理装置では、図３に示した待機モードへの移行前の状況が再現されており、本実施の形態に特有の、周辺装置８および表示装置９への電源供給の完全遮断に加え、汎用入出力部１ａ以外の主制御回路１の電源、周辺装置制御回路５および表示制御回路６の電源についても完全に遮断した状態から完全に復帰できていることがわかる。
【００７３】
このように、本実施の形態では、電源供給用制御装置と電源供給切替装置を設け、レジスタ情報とフレームバッファ情報を記憶回路に格納後、周辺装置および表示装置だけでなく、汎用入出力部以外の主制御回路の電源、周辺装置制御回路および表示制御回路の電源についても完全に遮断するので、サスペンド・トゥ・メモリの待機モードの復帰時間が短い点はそのままに、サスペンド時の消費電力を減少させてバッテリの持続時間を延長させることができる。
【００７４】
なお、本実施の形態では、電源供給用制御装置２と電源供給切替装置１０により各デバイスに供給される電源のオン／オフ制御を行っているが、従来からの周辺装置制御回路５と周辺装置に独自の省電力モード、あるいは、表示制御回路６と表示装置９に独自の省電力モードと、本発明の電源供給用制御装置とを組み合わせて使用しても良く、また、本実施の形態の電源供給用制御装置２と電源供給切替装置１０を用いて、一部のデバイスのみについて電源供給を制御しても良い。
【００７５】
また、本実施の形態では、電源供給用制御装置と電源供給切替装置を別個の構成として記載しているが、両装置を一体化させても良い。
【００７６】
【発明の効果】
この発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
【００７７】
本発明の待機モード付情報処理装置は、電源供給用制御装置と電源供給切替装置を設け、レジスタ情報とフレームバッファ情報を記憶回路に格納後、周辺装置および表示装置だけでなく、汎用入出力部以外の主制御回路の電源、周辺装置制御回路および表示制御回路の電源についても完全に遮断するので、サスペンド・トゥ・メモリの待機モードからの復帰時間が短いという利点はそのまま継承しつつ、サスペンド時の消費電力を最小限に減少させてバッテリの持続時間を延長させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る待機モード付情報処理装置の一部の構成を示すブロック図である。
【図２】図１の待機モード付情報処理装置の待機モード開始時の動作示すフローチャートである。
【図３】ステップＳ１およびステップＳ２の信号方向を白抜きの矢印により図１の構成に付加した図である。
【図４】ステップＳ３〜ステップＳ８の信号方向を白抜きの矢印により図１の構成に付加しさらに電源供給の変化を付加した図である。
【図５】本実施の形態の待機モードにおける電源の供給状況を図１の構成に付加した図である。
【図６】図１の待機モード付情報処理装置の待機モード解除時の動作示すフローチャートである。
【図７】ステップＳ１１〜ステップＳ１３の信号方向を白抜きの矢印により図１の構成に付加した図である。
【図８】ステップＳ１４の信号方向を白抜きの矢印により図１の構成に付加した図である。
【図９】ステップＳ１５〜ステップＳ１８の信号方向を白抜きの矢印により図１の構成に付加しさらに電源供給の変化を付加した図である。
【図１０】本実施の形態の待機モードを解除した状況を示す図である。
【図１１】従来の待機モード付情報処理装置の一部の構成を示すブロック図である。
【符号の説明】
１ 主制御装置、 １ａ 汎用入出力部（ＧＰＩＯ）、 １ｂ、５ａ、６ｂ レジスタ、 １ｃ タイマ、 ２ 電源供給用制御装置、 ３ メニュー選択装置、 ４ 待機モード開始／解除ボタン、 ５ 周辺装置制御回路、 ６ 表示制御回路、 ６ａ フレームバッファ、 ７ （揮発性）記憶回路、 ７ａ 記憶素子、 ８ 周辺装置、 ９ 表示装置、 １０ 電源供給切替装置。
Claims (7)
- 待機モードを実行させる状況の検出により、現在の処理内容を揮発性の記憶回路に保存した後、待機モードに移行する情報処理装置であって、
情報処理装置全体の動作を制御する主制御装置の汎用入出力部と入力装置あるいはメニュー選択装置に接続され、前記待機モード時の各デバイスへの電源供給を制御する電源供給用制御装置と、
周辺装置、周辺装置制御回路、表示装置、および、表示制御回路に対する電源電力の供給と停止を、電源供給用制御装置の指示により切替可能である電源供給切替装置と
を備え、
前記主制御装置が、前記待機モードの開始を検出した場合、
前記周辺装置制御回路は、前記周辺装置に対応するレジスタ内容を前記揮発性記憶回路に格納後、前記周辺装置への電源供給停止を前記主制御装置を介して電源供給用制御装置に要求し、
前記表示制御回路は、前記表示装置に対応するレジスタ内容とフレームバッファ内容を前記揮発性記憶回路に格納後、前記表示装置への電源供給停止を前記主制御装置を介して電源供給用制御装置に要求し、
前記主制御装置は、前記周辺装置制御回路、および、前記表示制御回路への電源供給停止を電源供給用制御装置に指示し、
前記電源供給用制御装置は、前記揮発性記憶回路に各レジスタ内容およびフレームバッファ内容を格納後、前記主制御装置、前記周辺装置制御回路、および、前記表示制御回路への電源供給を停止する
ことを特徴とする待機モード付情報処理装置。 - 前記電源供給切替装置は、前記汎用入出力部を除く前記主制御装置に対する電源電力の供給と停止を、電源供給用制御装置の指示により切替可能であり、
前記主制御装置は、自レジスタ内容を前記揮発性記憶回路に格納後、前記汎用入出力部を除く前記主制御装置への電源供給停止を電源供給用制御装置に要求し、
前記電源供給用制御装置は、前記汎用入出力部を除く前記主制御装置への電源供給を停止する
ことを特徴とする請求項１に記載の待機モード付情報処理装置。 - 前記電源供給用制御装置が、前記待機モードの解除を検出した場合、
前記電源供給用制御装置は、前記周辺装置制御回路、および、前記表示制御回路への電源供給を開始し、
前記主制御回路は、前記揮発性記憶回路から各レジスタ内容およびフレームバッファ内容を読み出すと共に、前記周辺装置制御回路、および、前記表示制御回路を初期化してから、各レジスタ内容およびフレームバッファ内容を対応するレジスタおよびフレームバッファに書き込み、周辺装置および表示装置に対する待機モードの解除を電源供給用制御装置に指示し、
前記周辺装置制御回路は、前記周辺装置への電源供給開始を前記主制御装置を介して電源供給用制御装置に要求し、
前記表示制御回路は、前記表示装置への電源供給開始を前記主制御装置を介して電源供給用制御装置に要求する
ことを特徴とする請求項１に記載の待機モード付情報処理装置。 - 前記電源供給用制御装置は、前記待機モードの解除を検出した場合、前記汎用入出力部を除く前記主制御装置に対する電源電力の供給を開始し、
前記主制御回路は、前記揮発性記憶回路から主制御装置のレジスタ内容を読み出し、対応するレジスタに書き込む
ことを特徴とする請求項２に記載の待機モード付情報処理装置。 - 前記待機モードの開始を検出する場合は、少なくとも、前記電源供給用制御装置または前記主制御装置が、待機モードを実行させる入力装置の操作を検出した場合、待機モードを実行させるメニューがメニュー選択装置により選択された場合、または、タイマにより前回の入力装置またはメニュー選択装置の操作からの所定時間の経過を検出した場合の何れかを含む
ことを特徴とする請求項１〜４の何れかに記載の待機モード付情報処理装置。 - 情報処理装置全体の動作を制御する主制御装置の汎用入出力部と入力装置あるいはメニュー選択装置に接続され、前記待機モード時の各デバイスへの電源供給を制御する電源供給用制御装置と、
周辺装置、周辺装置制御回路、表示装置、および、表示制御回路に対する電源電力の供給と停止を、電源供給用制御装置の指示により切替可能である電源供給切替装置と
を備える待機モード付情報処理装置の待機モード開始方法であって、
主制御装置が、周辺装置および表示装置に対する待機モード開始指示を出力するステップと、
周辺装置制御回路が、レジスタ情報を記憶回路に書き込むステップと、
表示制御回路が、レジスタ情報とフレームバッファ情報を記憶回路に書き込むステップと、
主制御回路が、レジスタ情報を記憶回路に書き込み、自回路の汎用入出力部以外の電源をオフさせるステップと、
周辺装置制御回路が、接続された全周辺装置の電源をオフさせるステップと、
表示制御回路が、接続された表示装置の電源をオフさせるステップと、
電源供給用制御装置が、周辺装置制御回路および表示制御回路の電源をオフさせるステップと
を有することを特徴とする待機モード付情報処理装置の待機モード開始方法。 - 情報処理装置全体の動作を制御する主制御装置の汎用入出力部と入力装置あるいはメニュー選択装置に接続され、前記待機モード時の各デバイスへの電源供給を制御する電源供給用制御装置と、
周辺装置、周辺装置制御回路、表示装置、および、表示制御回路に対する電源電力の供給と停止を、電源供給用制御装置の指示により切替可能である電源供給切替装置と
を備える待機モード付情報処理装置の待機モード解除方法であって、
電源供給用制御装置が、周辺装置制御回路、表示制御回路、および、汎用入出力部以外の主制御装置の電源をオンするステップと、
主制御装置が、各レジスタ情報とフレームバッファ情報を記憶回路から読み出し、周辺装置制御回路および表示制御回路を初期化し、周辺装置制御回路に対応するレジスタ情報を書き込み、表示制御回路に対応するレジスタ情報とフレームバッファ情報を書き込み、周辺装置および表示装置に対する待機モード解除指示を出力するステップと、
周辺装置制御回路が、接続された全周辺装置の電源をオンさせるステップと、
表示制御回路が、接続された表示装置の電源をオンさせるステップと
を有することを特徴とする待機モード付情報処理装置の待機モード解除方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002199732A JP4175838B2 (ja) | 2002-07-09 | 2002-07-09 | 待機モード付情報処理装置およびその待機モード開始方法と待機モード解除方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002199732A JP4175838B2 (ja) | 2002-07-09 | 2002-07-09 | 待機モード付情報処理装置およびその待機モード開始方法と待機モード解除方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004046324A true JP2004046324A (ja) | 2004-02-12 |
| JP4175838B2 JP4175838B2 (ja) | 2008-11-05 |
Family
ID=31706793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002199732A Expired - Fee Related JP4175838B2 (ja) | 2002-07-09 | 2002-07-09 | 待機モード付情報処理装置およびその待機モード開始方法と待機モード解除方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4175838B2 (ja) |
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006103652A3 (en) * | 2005-03-31 | 2007-02-08 | Powerdsine Ltd | Computer volatile memory power backup system |
| JP2007534232A (ja) * | 2004-03-17 | 2007-11-22 | クゥアルコム・インコーポレイテッド | 高速データレートインタフェース装置及び方法 |
| JP2011053796A (ja) * | 2009-08-31 | 2011-03-17 | Nintendo Co Ltd | 情報処理装置 |
| CN102005074A (zh) * | 2010-11-22 | 2011-04-06 | 北京长城高腾信息产品有限公司 | 彩票机节能系统及方法 |
| US8261107B2 (en) | 2009-02-24 | 2012-09-04 | Seiko Epson Corporation | Printing device controller and printing device |
| US8539119B2 (en) | 2004-11-24 | 2013-09-17 | Qualcomm Incorporated | Methods and apparatus for exchanging messages having a digital data interface device message format |
| US8606946B2 (en) | 2003-11-12 | 2013-12-10 | Qualcomm Incorporated | Method, system and computer program for driving a data signal in data interface communication data link |
| US8625625B2 (en) | 2004-03-10 | 2014-01-07 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8630318B2 (en) | 2004-06-04 | 2014-01-14 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8635358B2 (en) | 2003-09-10 | 2014-01-21 | Qualcomm Incorporated | High data rate interface |
| US8645566B2 (en) | 2004-03-24 | 2014-02-04 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8650304B2 (en) | 2004-06-04 | 2014-02-11 | Qualcomm Incorporated | Determining a pre skew and post skew calibration data rate in a mobile display digital interface (MDDI) communication system |
| US8667363B2 (en) | 2004-11-24 | 2014-03-04 | Qualcomm Incorporated | Systems and methods for implementing cyclic redundancy checks |
| US8670457B2 (en) | 2003-12-08 | 2014-03-11 | Qualcomm Incorporated | High data rate interface with improved link synchronization |
| US8681817B2 (en) | 2003-06-02 | 2014-03-25 | Qualcomm Incorporated | Generating and implementing a signal protocol and interface for higher data rates |
| US8687658B2 (en) | 2003-11-25 | 2014-04-01 | Qualcomm Incorporated | High data rate interface with improved link synchronization |
| US8694652B2 (en) | 2003-10-15 | 2014-04-08 | Qualcomm Incorporated | Method, system and computer program for adding a field to a client capability packet sent from a client to a host |
| US8694663B2 (en) | 2001-09-06 | 2014-04-08 | Qualcomm Incorporated | System for transferring digital data at a high rate between a host and a client over a communication path for presentation to a user |
| US8692838B2 (en) | 2004-11-24 | 2014-04-08 | Qualcomm Incorporated | Methods and systems for updating a buffer |
| US8692839B2 (en) | 2005-11-23 | 2014-04-08 | Qualcomm Incorporated | Methods and systems for updating a buffer |
| US8699330B2 (en) | 2004-11-24 | 2014-04-15 | Qualcomm Incorporated | Systems and methods for digital data transmission rate control |
| US8705571B2 (en) | 2003-08-13 | 2014-04-22 | Qualcomm Incorporated | Signal interface for higher data rates |
| US8723705B2 (en) | 2004-11-24 | 2014-05-13 | Qualcomm Incorporated | Low output skew double data rate serial encoder |
| US8756294B2 (en) | 2003-10-29 | 2014-06-17 | Qualcomm Incorporated | High data rate interface |
| US8873584B2 (en) | 2004-11-24 | 2014-10-28 | Qualcomm Incorporated | Digital data interface device |
| CN105916010A (zh) * | 2016-05-30 | 2016-08-31 | 青岛海信电器股份有限公司 | 一种智能电视的待机及唤醒方法及装置 |
| JP2016534821A (ja) * | 2013-09-06 | 2016-11-10 | ボストン サイエンティフィック ニューロモデュレイション コーポレイション | モバイル装置を埋め込み型医療装置の外部コントローラに構成する医療装置アプリケーション |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102999139B (zh) * | 2011-09-08 | 2016-03-30 | 英业达股份有限公司 | 供电装置与应用其的服务器机架系统 |
| CN105487630B (zh) * | 2015-11-27 | 2019-04-23 | 联想(北京)有限公司 | 一种信息处理方法和电子设备 |
-
2002
- 2002-07-09 JP JP2002199732A patent/JP4175838B2/ja not_active Expired - Fee Related
Cited By (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8694663B2 (en) | 2001-09-06 | 2014-04-08 | Qualcomm Incorporated | System for transferring digital data at a high rate between a host and a client over a communication path for presentation to a user |
| US8812706B1 (en) | 2001-09-06 | 2014-08-19 | Qualcomm Incorporated | Method and apparatus for compensating for mismatched delays in signals of a mobile display interface (MDDI) system |
| US8705579B2 (en) | 2003-06-02 | 2014-04-22 | Qualcomm Incorporated | Generating and implementing a signal protocol and interface for higher data rates |
| US8681817B2 (en) | 2003-06-02 | 2014-03-25 | Qualcomm Incorporated | Generating and implementing a signal protocol and interface for higher data rates |
| US8700744B2 (en) | 2003-06-02 | 2014-04-15 | Qualcomm Incorporated | Generating and implementing a signal protocol and interface for higher data rates |
| US8705571B2 (en) | 2003-08-13 | 2014-04-22 | Qualcomm Incorporated | Signal interface for higher data rates |
| US8719334B2 (en) | 2003-09-10 | 2014-05-06 | Qualcomm Incorporated | High data rate interface |
| US8635358B2 (en) | 2003-09-10 | 2014-01-21 | Qualcomm Incorporated | High data rate interface |
| US8694652B2 (en) | 2003-10-15 | 2014-04-08 | Qualcomm Incorporated | Method, system and computer program for adding a field to a client capability packet sent from a client to a host |
| US8756294B2 (en) | 2003-10-29 | 2014-06-17 | Qualcomm Incorporated | High data rate interface |
| US8606946B2 (en) | 2003-11-12 | 2013-12-10 | Qualcomm Incorporated | Method, system and computer program for driving a data signal in data interface communication data link |
| US8687658B2 (en) | 2003-11-25 | 2014-04-01 | Qualcomm Incorporated | High data rate interface with improved link synchronization |
| US8670457B2 (en) | 2003-12-08 | 2014-03-11 | Qualcomm Incorporated | High data rate interface with improved link synchronization |
| US8625625B2 (en) | 2004-03-10 | 2014-01-07 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8730913B2 (en) | 2004-03-10 | 2014-05-20 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8669988B2 (en) | 2004-03-10 | 2014-03-11 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8705521B2 (en) | 2004-03-17 | 2014-04-22 | Qualcomm Incorporated | High data rate interface apparatus and method |
| JP2007534232A (ja) * | 2004-03-17 | 2007-11-22 | クゥアルコム・インコーポレイテッド | 高速データレートインタフェース装置及び方法 |
| US8645566B2 (en) | 2004-03-24 | 2014-02-04 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8650304B2 (en) | 2004-06-04 | 2014-02-11 | Qualcomm Incorporated | Determining a pre skew and post skew calibration data rate in a mobile display digital interface (MDDI) communication system |
| US8630318B2 (en) | 2004-06-04 | 2014-01-14 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8630305B2 (en) | 2004-06-04 | 2014-01-14 | Qualcomm Incorporated | High data rate interface apparatus and method |
| US8699330B2 (en) | 2004-11-24 | 2014-04-15 | Qualcomm Incorporated | Systems and methods for digital data transmission rate control |
| US8667363B2 (en) | 2004-11-24 | 2014-03-04 | Qualcomm Incorporated | Systems and methods for implementing cyclic redundancy checks |
| US8692838B2 (en) | 2004-11-24 | 2014-04-08 | Qualcomm Incorporated | Methods and systems for updating a buffer |
| US8723705B2 (en) | 2004-11-24 | 2014-05-13 | Qualcomm Incorporated | Low output skew double data rate serial encoder |
| US8539119B2 (en) | 2004-11-24 | 2013-09-17 | Qualcomm Incorporated | Methods and apparatus for exchanging messages having a digital data interface device message format |
| US8873584B2 (en) | 2004-11-24 | 2014-10-28 | Qualcomm Incorporated | Digital data interface device |
| WO2006103652A3 (en) * | 2005-03-31 | 2007-02-08 | Powerdsine Ltd | Computer volatile memory power backup system |
| US8692839B2 (en) | 2005-11-23 | 2014-04-08 | Qualcomm Incorporated | Methods and systems for updating a buffer |
| US8261107B2 (en) | 2009-02-24 | 2012-09-04 | Seiko Epson Corporation | Printing device controller and printing device |
| JP2011053796A (ja) * | 2009-08-31 | 2011-03-17 | Nintendo Co Ltd | 情報処理装置 |
| CN102005074A (zh) * | 2010-11-22 | 2011-04-06 | 北京长城高腾信息产品有限公司 | 彩票机节能系统及方法 |
| JP2016534821A (ja) * | 2013-09-06 | 2016-11-10 | ボストン サイエンティフィック ニューロモデュレイション コーポレイション | モバイル装置を埋め込み型医療装置の外部コントローラに構成する医療装置アプリケーション |
| CN105916010A (zh) * | 2016-05-30 | 2016-08-31 | 青岛海信电器股份有限公司 | 一种智能电视的待机及唤醒方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4175838B2 (ja) | 2008-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4175838B2 (ja) | 待機モード付情報処理装置およびその待機モード開始方法と待機モード解除方法 | |
| JP2988866B2 (ja) | コンピュータシステム | |
| JP3213208B2 (ja) | 情報処理装置及びその制御方法 | |
| TWI528162B (zh) | 電腦系統及其作業系統切換方法 | |
| JP3986950B2 (ja) | Ｃｐｕおよびこれを備えた情報処理装置、ｃｐｕの制御方法 | |
| JPH1097353A (ja) | コンピュータシステム及び同システムに適用するレジューム処理方法 | |
| JPH077317B2 (ja) | システム再起動装置 | |
| JPH0934577A (ja) | 情報処理装置及びその制御方法 | |
| JP2006079468A (ja) | 情報処理装置及び電源制御方法 | |
| JPH09212416A (ja) | 計算機システムおよび計算機システムの電力管理方法 | |
| US20070150760A1 (en) | Reducing the amount of memory contents saved to non-volatile storage | |
| US20020103984A1 (en) | Information processing system, information processing method and readable-by-computer recording medium | |
| JP2008090435A (ja) | 情報処理装置、およびその制御方法。 | |
| JP2005115720A (ja) | 情報処理装置及びこれに用いるプログラム | |
| JP2004021603A (ja) | 電子機器およびサスペンド／レジューム方法 | |
| JP2006351013A (ja) | 電子装置において保存／リストア手順を行なうための方法及びシステム | |
| JPH10240391A (ja) | 携帯型ドキュメント表示／処理装置及び同装置に適用されるパワー管理制御方法 | |
| JP3427010B2 (ja) | コンピュータシステム | |
| JP2002082743A (ja) | 電子機器及び電子機器制御プログラムを記憶した記憶媒体 | |
| JP2009258925A (ja) | 計算機システムおよび計算機システムのメモリ管理方法 | |
| JP2007233503A (ja) | 情報処理装置および消費電力制御方法 | |
| JP2011013836A (ja) | メモリ配置管理装置及びマイクロプロセッサ | |
| JP4325186B2 (ja) | 携帯デバイス，制御部の電源制御方法 | |
| JPH06230845A (ja) | レジューム方式 | |
| JP2008046940A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050629 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080508 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080819 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080819 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130829 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |