JP2003332517A - マイクロ波集積回路及びその製造方法並びに無線装置 - Google Patents
マイクロ波集積回路及びその製造方法並びに無線装置Info
- Publication number
- JP2003332517A JP2003332517A JP2002138172A JP2002138172A JP2003332517A JP 2003332517 A JP2003332517 A JP 2003332517A JP 2002138172 A JP2002138172 A JP 2002138172A JP 2002138172 A JP2002138172 A JP 2002138172A JP 2003332517 A JP2003332517 A JP 2003332517A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- integrated circuit
- substrate
- microwave integrated
- circuit according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
- H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 従来のマイクロ波集積回路では、高価な多層
セラミック基板のＭＭＩＣ２０３実装の低価格化、大面
積の基板作製が困難である。 【解決手段】 多層基板１０１は、第１層基板１０１ａ
にテフロン（登録商標）、第２層基板１０１ｂ及び第３
層基板１０１ｃにガラスエポキシ基板を貼り合せる。第
１配線層２０１ａをストリップ導体、第２配線層２０１
ｂをマイクロストリップ構造の接地電極２１０とし高周
波信号の伝送、第３配線層２０１ｃ及び第４配線層２０
１ｄを中間周波数、電源、制御に用いる。ヴィアホール
２１１は導電性材料２０９を充填し、ＭＭＩＣ２０３の
実装に用いる熱可塑性接着剤２０８の流入を防止する。
製造方法は、面実装部品１０３をリフロー工程にて実装
し、付着物を洗浄し、ベアチップ部品１０４を接地電極
２１０へ熱可塑性接着剤２０８にてフェイスアップ実装
する。
セラミック基板のＭＭＩＣ２０３実装の低価格化、大面
積の基板作製が困難である。 【解決手段】 多層基板１０１は、第１層基板１０１ａ
にテフロン（登録商標）、第２層基板１０１ｂ及び第３
層基板１０１ｃにガラスエポキシ基板を貼り合せる。第
１配線層２０１ａをストリップ導体、第２配線層２０１
ｂをマイクロストリップ構造の接地電極２１０とし高周
波信号の伝送、第３配線層２０１ｃ及び第４配線層２０
１ｄを中間周波数、電源、制御に用いる。ヴィアホール
２１１は導電性材料２０９を充填し、ＭＭＩＣ２０３の
実装に用いる熱可塑性接着剤２０８の流入を防止する。
製造方法は、面実装部品１０３をリフロー工程にて実装
し、付着物を洗浄し、ベアチップ部品１０４を接地電極
２１０へ熱可塑性接着剤２０８にてフェイスアップ実装
する。
Description
【０００１】
【発明の属する技術分野】本発明は主として、マイクロ
波及びミリ波帯で用いる集積回路の構成及び製造方法に
関する。
波及びミリ波帯で用いる集積回路の構成及び製造方法に
関する。
【０００２】
【従来の技術】近年、無線機器は利用者の急激な増加に
伴い新たな周波数資源であるミリ波帯の利用が急務とな
っている。
伴い新たな周波数資源であるミリ波帯の利用が急務とな
っている。
【０００３】また、ミリ波帯はその波長の短さを利用し
て、自動車用衝突防止レーダ等の測距機器への応用も検
討が進められている。ミリ波帯機器の実用化のために
は、特に高周波回路部の量産性を前提とした低価格化、
小型化が課題となっている。
て、自動車用衝突防止レーダ等の測距機器への応用も検
討が進められている。ミリ波帯機器の実用化のために
は、特に高周波回路部の量産性を前提とした低価格化、
小型化が課題となっている。
【０００４】本発明に関わる従来の高周波回路の構造と
しては、例えば特許３１２９２８８号公報に示されてい
るマイクロ波集積回路マルチチップモジュール、マイク
ロ波集積回路マルチチップモジュールの実装構造があ
る。
しては、例えば特許３１２９２８８号公報に示されてい
るマイクロ波集積回路マルチチップモジュール、マイク
ロ波集積回路マルチチップモジュールの実装構造があ
る。
【０００５】図８に従来のマイクロ波集積回路マルチチ
ップモジュールを示す。７０１はパッケージ基板を示
し、７０２はマイクロストリップアンテナを示し、７０
３はヴィアホールを示し、７０４は導波管部を示し、７
０５は高周波回路層を示し、７０６は配線層を示し、７
０７は接地導体層を示し、７０８は凹部を示し、７０９
はＭＭＩＣ（Ｍｉｃｒｏｗａｖｅ Ｍｏｎｏｒｉｔｈｉ
ｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＭＭＩ
Ｃ）を示し、７１０はサーキュレータを示し、７１１は
磁性体を示し、７１２はＬＩＤを示し、７１３は凹部を
示し、７１４は誘電体層セラミックを示す。
ップモジュールを示す。７０１はパッケージ基板を示
し、７０２はマイクロストリップアンテナを示し、７０
３はヴィアホールを示し、７０４は導波管部を示し、７
０５は高周波回路層を示し、７０６は配線層を示し、７
０７は接地導体層を示し、７０８は凹部を示し、７０９
はＭＭＩＣ（Ｍｉｃｒｏｗａｖｅ Ｍｏｎｏｒｉｔｈｉ
ｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＭＭＩ
Ｃ）を示し、７１０はサーキュレータを示し、７１１は
磁性体を示し、７１２はＬＩＤを示し、７１３は凹部を
示し、７１４は誘電体層セラミックを示す。
【０００６】マルチチップモジュールでは、パッケージ
基板７０１には表面に設けられた高周波回路層７０５
と、その下方に設けられた接地導体層７０７と、各導体
層に挟まれた誘電体層セラミック７１４とにより高周波
伝送路が設けられ、複数のＭＭＩＣ７０９が凹部７０８
に搭載されている。
基板７０１には表面に設けられた高周波回路層７０５
と、その下方に設けられた接地導体層７０７と、各導体
層に挟まれた誘電体層セラミック７１４とにより高周波
伝送路が設けられ、複数のＭＭＩＣ７０９が凹部７０８
に搭載されている。
【０００７】
【発明が解決しようとする課題】従来のマイクロ波集積
回路においては、高価な多層セラミック基板にＭＭＩＣ
を実装するための複雑な窪みを形成するため低価格化が
困難で、また信頼性の面から大面積の基板を作製するこ
とが難しく、大量生産には不向きであった。
回路においては、高価な多層セラミック基板にＭＭＩＣ
を実装するための複雑な窪みを形成するため低価格化が
困難で、また信頼性の面から大面積の基板を作製するこ
とが難しく、大量生産には不向きであった。
【０００８】本発明は、このようなマイクロ波集積回路
において、樹脂材料からなる誘電体層貼り合わせ基板に
リフロー工程によって実装された面実装部品と、フェイ
スアップ実装したベアチップＩＣを混載することによっ
て簡便な製造工程でマイクロ波集積回路を小型かつ低価
格に構成することを目的とする。
において、樹脂材料からなる誘電体層貼り合わせ基板に
リフロー工程によって実装された面実装部品と、フェイ
スアップ実装したベアチップＩＣを混載することによっ
て簡便な製造工程でマイクロ波集積回路を小型かつ低価
格に構成することを目的とする。
【０００９】
【課題を解決するための手段】この課題を解決するため
に本発明は、樹脂材料からなる誘電体層を貼り合わせ多
層基板を用い、面実装部品は量産性に優れたリフロー工
程による実装、ベアチップＩＣは熱可塑性の接着材料で
フェイスアップ実装することによって、簡便な製造工程
で、優れた性能と高い信頼性を有するマイクロ波集積回
路を構成したものである。
に本発明は、樹脂材料からなる誘電体層を貼り合わせ多
層基板を用い、面実装部品は量産性に優れたリフロー工
程による実装、ベアチップＩＣは熱可塑性の接着材料で
フェイスアップ実装することによって、簡便な製造工程
で、優れた性能と高い信頼性を有するマイクロ波集積回
路を構成したものである。
【００１０】これにより、簡便かつ量産に向いた製造工
程で多くの機能を集積化したマイクロ波集積回路を小型
かつ低価格に構成できる。
程で多くの機能を集積化したマイクロ波集積回路を小型
かつ低価格に構成できる。
【００１１】
【発明の実施の形態】本発明の請求項１に記載の発明
は、誘電率の異なる少なくとも２つ以上の誘電体層、前
記誘電体層により絶縁された少なくとも３つ以上の回路
配線層及び前記回路配線層に形成される接地導体層を含
む多層基板と、前記多層基板に搭載された面実装部品
と、前記接地導体層を接続し、導体材料が充填されたヴ
ィアホールと、前記接地導体上に熱可塑性の接着材料で
接続される半導体基板とを有するマイクロ波集積回路に
としたものであり、安価かつ量産性に優れた樹脂材料か
らなる誘電体層を貼り合せ多層基板に半導体基板を搭載
することによって、安価で高性能なマイクロ波集積回路
を実現できる。
は、誘電率の異なる少なくとも２つ以上の誘電体層、前
記誘電体層により絶縁された少なくとも３つ以上の回路
配線層及び前記回路配線層に形成される接地導体層を含
む多層基板と、前記多層基板に搭載された面実装部品
と、前記接地導体層を接続し、導体材料が充填されたヴ
ィアホールと、前記接地導体上に熱可塑性の接着材料で
接続される半導体基板とを有するマイクロ波集積回路に
としたものであり、安価かつ量産性に優れた樹脂材料か
らなる誘電体層を貼り合せ多層基板に半導体基板を搭載
することによって、安価で高性能なマイクロ波集積回路
を実現できる。
【００１２】請求項２に記載の発明は、誘電体層が、テ
フロンを含有する層又はガラス及びエポキシを含む層で
ある請求項１記載のマイクロ波集積回路としてものであ
り、誘電体層損失が小さく、低誘電率のため厳しい配線
精度を必要としないテフロンを含有した高周波特性に優
れた誘電体層と、信頼性に優れ、安価なガラス及びエポ
キシを含む誘電体層であるガラスエポキシ基板を貼り合
わせることで、平面フィルタや、低損失の回路間配線
を、高周波特性に優れた誘電体層上の配線層に配置し、
電源、制御線といった小型化が必要な配線を多層配線し
たガラスエポキシ基板に配置することで、安価で高性能
なマイクロ波集積回路を実現できる。
フロンを含有する層又はガラス及びエポキシを含む層で
ある請求項１記載のマイクロ波集積回路としてものであ
り、誘電体層損失が小さく、低誘電率のため厳しい配線
精度を必要としないテフロンを含有した高周波特性に優
れた誘電体層と、信頼性に優れ、安価なガラス及びエポ
キシを含む誘電体層であるガラスエポキシ基板を貼り合
わせることで、平面フィルタや、低損失の回路間配線
を、高周波特性に優れた誘電体層上の配線層に配置し、
電源、制御線といった小型化が必要な配線を多層配線し
たガラスエポキシ基板に配置することで、安価で高性能
なマイクロ波集積回路を実現できる。
【００１３】請求項３に記載の発明は、誘電体層が、ポ
リイミドを主成分とした層又はガラス及びエポキシを含
む層である請求項１記載のマイクロ波集積回路としても
のであり、誘電体層損失が小さく、低誘電率のため厳し
い配線精度を必要としないポリイミドを含有した高周波
特性に優れた誘電体層と、信頼性に優れ、安価なガラス
及びエポキシを含む誘電体層であるガラスエポキシ基板
を貼り合わせることで、平面フィルタや、低損失の回路
間配線を、高周波特性に優れた誘電体層上の配線層に配
置し、電源、制御線といった小型化が必要な配線を多層
配線したガラスエポキシ基板に配置することで、安価で
高性能なマイクロ波集積回路を実現できる。
リイミドを主成分とした層又はガラス及びエポキシを含
む層である請求項１記載のマイクロ波集積回路としても
のであり、誘電体層損失が小さく、低誘電率のため厳し
い配線精度を必要としないポリイミドを含有した高周波
特性に優れた誘電体層と、信頼性に優れ、安価なガラス
及びエポキシを含む誘電体層であるガラスエポキシ基板
を貼り合わせることで、平面フィルタや、低損失の回路
間配線を、高周波特性に優れた誘電体層上の配線層に配
置し、電源、制御線といった小型化が必要な配線を多層
配線したガラスエポキシ基板に配置することで、安価で
高性能なマイクロ波集積回路を実現できる。
【００１４】請求項４に記載の発明は、誘電体層が、ベ
ンゾシクロブテンを主成分とした層又はガラス及びエポ
キシを含む層である請求項１記載のマイクロ波集積回路
としてものであり、誘電体層損失が小さく、低誘電率の
ため厳しい配線精度を必要としないベンゾシクロブテン
を含有した高周波特性に優れた誘電体層と、信頼性に優
れ、安価なガラス及びエポキシを含む誘電体層であるガ
ラスエポキシ基板を貼り合わせることで、平面フィルタ
や、低損失の回路間配線を、高周波特性に優れた誘電体
層上の配線層に配置し、電源、制御線といった小型化が
必要な配線を多層配線したガラスエポキシ基板に配置す
ることで、安価で高性能なマイクロ波集積回路を実現で
きる。
ンゾシクロブテンを主成分とした層又はガラス及びエポ
キシを含む層である請求項１記載のマイクロ波集積回路
としてものであり、誘電体層損失が小さく、低誘電率の
ため厳しい配線精度を必要としないベンゾシクロブテン
を含有した高周波特性に優れた誘電体層と、信頼性に優
れ、安価なガラス及びエポキシを含む誘電体層であるガ
ラスエポキシ基板を貼り合わせることで、平面フィルタ
や、低損失の回路間配線を、高周波特性に優れた誘電体
層上の配線層に配置し、電源、制御線といった小型化が
必要な配線を多層配線したガラスエポキシ基板に配置す
ることで、安価で高性能なマイクロ波集積回路を実現で
きる。
【００１５】請求項５に記載の発明は、誘電体層が、液
晶ポリマーを主成分とした層又はガラス及びエポキシを
含む層である請求項１記載のマイクロ波集積回路として
ものであり、誘電体層損失が小さく、低誘電率のため厳
しい配線精度を必要としない液晶ポリマーを含有した高
周波特性に優れた誘電体層と、信頼性に優れ、安価なガ
ラス及びエポキシを含む誘電体層であるガラスエポキシ
基板を貼り合わせることで、平面フィルタや、低損失の
回路間配線を、高周波特性に優れた誘電体層上の配線層
に配置し、電源、制御線といった小型化が必要な配線を
多層配線したガラスエポキシ基板に配置することで、安
価で高性能なマイクロ波集積回路を実現できる。
晶ポリマーを主成分とした層又はガラス及びエポキシを
含む層である請求項１記載のマイクロ波集積回路として
ものであり、誘電体層損失が小さく、低誘電率のため厳
しい配線精度を必要としない液晶ポリマーを含有した高
周波特性に優れた誘電体層と、信頼性に優れ、安価なガ
ラス及びエポキシを含む誘電体層であるガラスエポキシ
基板を貼り合わせることで、平面フィルタや、低損失の
回路間配線を、高周波特性に優れた誘電体層上の配線層
に配置し、電源、制御線といった小型化が必要な配線を
多層配線したガラスエポキシ基板に配置することで、安
価で高性能なマイクロ波集積回路を実現できる。
【００１６】請求項６に記載の発明は、半導体基板が、
接地導体層のヴィアホールの直上に実装される請求項１
記載ないし５のいずれか記載のマイクロ波集積回路とし
たものであり、導体材料が埋め込まれたヴィアホール直
上に半導体基板を配置することによって、基板側に複雑
な窪みを形成しなくても、半導体基板の接地電極と多層
基板の接地導体層を確実に接続し、半導体基板の性能を
損なうことなく実装することが可能となり、優れた特性
のマイクロ波集積回路が実現できるという作用を有す
る。
接地導体層のヴィアホールの直上に実装される請求項１
記載ないし５のいずれか記載のマイクロ波集積回路とし
たものであり、導体材料が埋め込まれたヴィアホール直
上に半導体基板を配置することによって、基板側に複雑
な窪みを形成しなくても、半導体基板の接地電極と多層
基板の接地導体層を確実に接続し、半導体基板の性能を
損なうことなく実装することが可能となり、優れた特性
のマイクロ波集積回路が実現できるという作用を有す
る。
【００１７】請求項７に記載の発明は、半導体基板が、
接地導体層のヴィアホールに囲まれた領域に実装される
請求項１ないし５のいずれか記載のマイクロ波集積回路
としたものであり、半導体基板の特性を考慮して、半導
体基板周辺にヴィアホールを配置することによって、半
導体基板直下には接着材料が流れ込むヴィアホールが存
在する必要がないため、厚さ管理が容易になり、半導体
基板を平行に実装することが可能となり、優れた特性の
マイクロ波集積回路が実現できるという作用を有する。
接地導体層のヴィアホールに囲まれた領域に実装される
請求項１ないし５のいずれか記載のマイクロ波集積回路
としたものであり、半導体基板の特性を考慮して、半導
体基板周辺にヴィアホールを配置することによって、半
導体基板直下には接着材料が流れ込むヴィアホールが存
在する必要がないため、厚さ管理が容易になり、半導体
基板を平行に実装することが可能となり、優れた特性の
マイクロ波集積回路が実現できるという作用を有する。
【００１８】請求項８に記載の発明は、半導体基板が、
フェイスアップにて実装されたベアチップＩＣで構成さ
れ、回路配線層にワイヤにて接続される請求項６又は７
に記載のマイクロ波集積回路としたものであり、ベアチ
ップＩＣを誘電体層からなる多層基板に直接に実装する
ことで高機能のマイクロ波集積回路が実現できるという
作用を有する。
フェイスアップにて実装されたベアチップＩＣで構成さ
れ、回路配線層にワイヤにて接続される請求項６又は７
に記載のマイクロ波集積回路としたものであり、ベアチ
ップＩＣを誘電体層からなる多層基板に直接に実装する
ことで高機能のマイクロ波集積回路が実現できるという
作用を有する。
【００１９】請求項９に記載の発明は、半導体基板が、
ワイヤの接続された回路配線層よりも少なくとも１つ下
層の回路配線層に配置される請求項８記載のマイクロ波
集積回路としたものであり、熱膨張係数が大きい樹脂材
料からなる誘電体層を、半導体基板の下方から取り去
り、熱膨張係数が小さい樹脂材料からなる誘電体層上の
接地導体層に接続されることで、半導体基板に加わる応
力を緩和することが可能となり、信頼性の高いマイクロ
波集積回路が実現できるという作用を有する。
ワイヤの接続された回路配線層よりも少なくとも１つ下
層の回路配線層に配置される請求項８記載のマイクロ波
集積回路としたものであり、熱膨張係数が大きい樹脂材
料からなる誘電体層を、半導体基板の下方から取り去
り、熱膨張係数が小さい樹脂材料からなる誘電体層上の
接地導体層に接続されることで、半導体基板に加わる応
力を緩和することが可能となり、信頼性の高いマイクロ
波集積回路が実現できるという作用を有する。
【００２０】請求項１０に記載の発明は、多層基板に設
けられた貫通穴を覆うように搭載する別作りされた回路
ブロックである機能モジュールを更に有する請求項１な
いし９のいずれか記載のマイクロ波集積回路としたもの
であり、高価なＭＭＩＣが搭載されたり、歩留まりが悪
かったり、高い配線精度が必要であったりする回路ブロ
ックを、機能モジュールとして別途に製作し、性能を確
認した後に搭載したり、故障時には機能モジュールのみ
を交換することによって、高性能かつ、安価なマイクロ
波集積回路が実現できるという作用を有する。
けられた貫通穴を覆うように搭載する別作りされた回路
ブロックである機能モジュールを更に有する請求項１な
いし９のいずれか記載のマイクロ波集積回路としたもの
であり、高価なＭＭＩＣが搭載されたり、歩留まりが悪
かったり、高い配線精度が必要であったりする回路ブロ
ックを、機能モジュールとして別途に製作し、性能を確
認した後に搭載したり、故障時には機能モジュールのみ
を交換することによって、高性能かつ、安価なマイクロ
波集積回路が実現できるという作用を有する。
【００２１】請求項１１に記載の発明は、多層基板に面
実装部品をリフロー工程により実装する第１の工程と、
前記面実装部品が搭載された前記多層基板を、プラズマ
若しくはオゾンを用いて洗浄を行う第２の工程と、半導
体基板を洗浄された前記多層基板にフェイスアップ実装
する第３の工程とを有するマイクロ波集積回路の製造方
法としたものであり、量産工程に適した製造方法を提供
する作用を有する。
実装部品をリフロー工程により実装する第１の工程と、
前記面実装部品が搭載された前記多層基板を、プラズマ
若しくはオゾンを用いて洗浄を行う第２の工程と、半導
体基板を洗浄された前記多層基板にフェイスアップ実装
する第３の工程とを有するマイクロ波集積回路の製造方
法としたものであり、量産工程に適した製造方法を提供
する作用を有する。
【００２２】請求項１２に記載の発明は、導電性接着剤
をヴィアホール内に充填し硬化させ、半導体基板を熱可
塑性の導電性接着剤を用いて実装する工程を第３の工程
の前に更に有する請求項１１記載のマイクロ波集積回路
の製造方法としたものであり、ヴィアホールを穴埋めす
ることにより、熱可塑性の導電性接着剤の厚さ制御が容
易になり、量産工程に適した製造方法を提供する作用を
有する。
をヴィアホール内に充填し硬化させ、半導体基板を熱可
塑性の導電性接着剤を用いて実装する工程を第３の工程
の前に更に有する請求項１１記載のマイクロ波集積回路
の製造方法としたものであり、ヴィアホールを穴埋めす
ることにより、熱可塑性の導電性接着剤の厚さ制御が容
易になり、量産工程に適した製造方法を提供する作用を
有する。
【００２３】請求項１３に記載の発明は、請求項１ない
し１０のいずれか記載のマイクロ波集積回路を用いた無
線装置としたものであり、小型で量産性に優れた、高機
能かつ高信頼性を有するマイクロ波集積回路を用いるこ
とによって、小型かつ低価格で、高機能な無線装置を実
現できるという作用を有する。
し１０のいずれか記載のマイクロ波集積回路を用いた無
線装置としたものであり、小型で量産性に優れた、高機
能かつ高信頼性を有するマイクロ波集積回路を用いるこ
とによって、小型かつ低価格で、高機能な無線装置を実
現できるという作用を有する。
【００２４】請求項１４に記載の発明は、請求項１ない
し１０のいずれか記載のマイクロ波集積回路を用いた無
線システムとしたものであり、小型で量産性に優れた、
高機能かつ高い信頼性を有するマイクロ波集積回路を用
いることによって、小型かつ低価格で、高機能な無線シ
ステムを実現できるという作用を有する。
し１０のいずれか記載のマイクロ波集積回路を用いた無
線システムとしたものであり、小型で量産性に優れた、
高機能かつ高い信頼性を有するマイクロ波集積回路を用
いることによって、小型かつ低価格で、高機能な無線シ
ステムを実現できるという作用を有する。
【００２５】以下、本発明の実施の形態について、図１
から図７を用いて説明する。
から図７を用いて説明する。
【００２６】（実施の形態１）図１に本発明のマイクロ
波集積回路の斜視図を示す。１０１は多層基板を示し、
１０１ａは第１層基板を示し、１０１ｂは第２層基板を
示し、１０１ｃは第３層基板を示し、１０２は別作りし
た回路ブロックである機能モジュールを示し、１０３は
面実装部品を示し、１０４はベアチップＩＣを示し、１
０５は平面フィルタを示し、１０８は金属プレートを示
し、１０９は筐体を示す。
波集積回路の斜視図を示す。１０１は多層基板を示し、
１０１ａは第１層基板を示し、１０１ｂは第２層基板を
示し、１０１ｃは第３層基板を示し、１０２は別作りし
た回路ブロックである機能モジュールを示し、１０３は
面実装部品を示し、１０４はベアチップＩＣを示し、１
０５は平面フィルタを示し、１０８は金属プレートを示
し、１０９は筐体を示す。
【００２７】マイクロ波集積回路は、多層基板１０１、
機能モジュール１０２、面実装部品１０３及びベアチッ
プＩＣ１０４より構成されている。また、多層基板１０
１は金属プレート１０８とともに筐体１０９に装着され
ている。
機能モジュール１０２、面実装部品１０３及びベアチッ
プＩＣ１０４より構成されている。また、多層基板１０
１は金属プレート１０８とともに筐体１０９に装着され
ている。
【００２８】まず、各構成部分について説明する。多層
基板１０１は誘電体層及び回路配線層で構成され、図１
では第１層基板１０１ａにテフロンを含有する誘電体層
であるテフロン基板、第２層基板１０１ｂ及び第３層基
板１０１ｃにガラスエポキシ基板を貼り合せて、誘電体
層を３層、配線層を４層とした基板の例を示している。
基板１０１は誘電体層及び回路配線層で構成され、図１
では第１層基板１０１ａにテフロンを含有する誘電体層
であるテフロン基板、第２層基板１０１ｂ及び第３層基
板１０１ｃにガラスエポキシ基板を貼り合せて、誘電体
層を３層、配線層を４層とした基板の例を示している。
【００２９】第１層基板１０１ａに誘電率が低く、損失
の小さいテフロン基板を用いることで、各回路間の接続
損失を小さく押さえることが可能となるとともに、平面
フィルタ１０５を低損失で実現できる。
の小さいテフロン基板を用いることで、各回路間の接続
損失を小さく押さえることが可能となるとともに、平面
フィルタ１０５を低損失で実現できる。
【００３０】また、テフロン以外に、ポリイミド、ベン
ゾシクロブテン又は液晶ポリマーを主成分とした誘電体
層を用いても、同様な効果を得ることができる。
ゾシクロブテン又は液晶ポリマーを主成分とした誘電体
層を用いても、同様な効果を得ることができる。
【００３１】図２にベアチップＩＣ１０４の実装部の断
面図を示す。２０１ａは多層基板１０１の最上層の第１
配線層を示し、２０１ｂは第１層と第２層間の第２配線
層を示し、２０１ｃは第２層と第３層間の第３配線層を
示し、２０１ｄは第３層と金属プレート１０８間の第４
配線層を示し、２０２は接地導体層を示し、２０３はＭ
ＭＩＣを示し、２０４はワイヤを示し、２０５は導電性
接着剤を示し、２０６はヴィアホールを示し、２０７は
平板コンデンサを示す。
面図を示す。２０１ａは多層基板１０１の最上層の第１
配線層を示し、２０１ｂは第１層と第２層間の第２配線
層を示し、２０１ｃは第２層と第３層間の第３配線層を
示し、２０１ｄは第３層と金属プレート１０８間の第４
配線層を示し、２０２は接地導体層を示し、２０３はＭ
ＭＩＣを示し、２０４はワイヤを示し、２０５は導電性
接着剤を示し、２０６はヴィアホールを示し、２０７は
平板コンデンサを示す。
【００３２】第１配線層２０１ａないし第４配線層２０
１ｄは、回路配線及び接地導体層２０２として用いら
れ、各層間はヴィアホール２０６で接続されている。配
線層の使い分けは、例えば、第１配線層２０１ａをスト
リップ導体、第２配線層２０１ｂを接地導体層２０２と
してマイクロストリップ構造とし、主として高周波信号
の伝送に用い、第３配線層２０１ｃ及び第４配線層２０
１ｄを中間周波数、電源、制御用に用いることで、電源
や制御信号の雑音が高周波信号に影響しないように構成
することができる。
１ｄは、回路配線及び接地導体層２０２として用いら
れ、各層間はヴィアホール２０６で接続されている。配
線層の使い分けは、例えば、第１配線層２０１ａをスト
リップ導体、第２配線層２０１ｂを接地導体層２０２と
してマイクロストリップ構造とし、主として高周波信号
の伝送に用い、第３配線層２０１ｃ及び第４配線層２０
１ｄを中間周波数、電源、制御用に用いることで、電源
や制御信号の雑音が高周波信号に影響しないように構成
することができる。
【００３３】図２では、第１層基板１０１ａに、第１配
線層２０１ａ及び接地導体層２０２が形成され、ベアチ
ップＩＣ１０４であるＭＭＩＣ２０３及び平板コンデン
サ２０７が導電性接着剤２０５にて実装されている。Ｍ
ＭＩＣ２０３、平板コンデンサ２０７及び第１配線層２
０１ａは、ワイヤ２０４で接続されている。接地導体層
２０２は、ヴィアホール２０６により第２配線層２０１
ｂないし第４配線層２０１ｄに形成された接地導体層２
０２と接続されている。
線層２０１ａ及び接地導体層２０２が形成され、ベアチ
ップＩＣ１０４であるＭＭＩＣ２０３及び平板コンデン
サ２０７が導電性接着剤２０５にて実装されている。Ｍ
ＭＩＣ２０３、平板コンデンサ２０７及び第１配線層２
０１ａは、ワイヤ２０４で接続されている。接地導体層
２０２は、ヴィアホール２０６により第２配線層２０１
ｂないし第４配線層２０１ｄに形成された接地導体層２
０２と接続されている。
【００３４】なお、各層の中間周波数、電源、制御の配
線もヴィアホール２０６にて接続されている。接地導体
層２０２のヴィアホール２０６には導電性接着剤２０５
等を充填し、ＭＭＩＣ２０３実装の際に用いる導電性接
着剤２０５が流れ込まないようにしている。
線もヴィアホール２０６にて接続されている。接地導体
層２０２のヴィアホール２０６には導電性接着剤２０５
等を充填し、ＭＭＩＣ２０３実装の際に用いる導電性接
着剤２０５が流れ込まないようにしている。
【００３５】なお、ＭＭＩＣ２０３の実装及びヴィアホ
ール２０６の充填に用いる導電性接着剤２０５として
は、熱硬化型を用いても良いが、熱硬化型よりも弾性係
数の小さい熱可塑性を用いることで、テフロン基板とＭ
ＭＩＣ２０３の熱膨張係数の際から発生する応力を緩和
することができる。
ール２０６の充填に用いる導電性接着剤２０５として
は、熱硬化型を用いても良いが、熱硬化型よりも弾性係
数の小さい熱可塑性を用いることで、テフロン基板とＭ
ＭＩＣ２０３の熱膨張係数の際から発生する応力を緩和
することができる。
【００３６】また、テフロン材料は、ガラスエポキシ基
板と比べると熱膨張係数が大きく発生する応力も大き
く、応力緩和が必要である。ここで、応力緩和の効果
は、導電性接着剤２０５が厚いほうが、より高い効果が
得られる。
板と比べると熱膨張係数が大きく発生する応力も大き
く、応力緩和が必要である。ここで、応力緩和の効果
は、導電性接着剤２０５が厚いほうが、より高い効果が
得られる。
【００３７】ここで、ＭＭＩＣ２０３は通常裏面を接地
電極としており、ＭＭＩＣ２０３の接地電極と多層基板
１０１の接地導体層２０２を最短距離で接続するために
は、ＭＭＩＣ２０３直下にヴィアホール２０６を設ける
ことが有効である。図２では、第１配線層２０１ａを伝
送線路、第２配線層２０１ｂを接地導体層２０２とした
マイクロストリップ線路構造としているため、第２配線
層２０１ｂが多層基板１０１の接地導体層２０２とな
る。しかしながらベアチップＩＣ１０４の実装の際、ヴ
ィアホール２０６に導電性接着剤２０５が流れ込み、十
分な厚みが得られなくなるため、ヴィアホール２０６に
あらかじめ樹脂を埋め込むことで導電性接着剤２０５の
厚さを制御し、応力緩和の効果を高めることができる。
電極としており、ＭＭＩＣ２０３の接地電極と多層基板
１０１の接地導体層２０２を最短距離で接続するために
は、ＭＭＩＣ２０３直下にヴィアホール２０６を設ける
ことが有効である。図２では、第１配線層２０１ａを伝
送線路、第２配線層２０１ｂを接地導体層２０２とした
マイクロストリップ線路構造としているため、第２配線
層２０１ｂが多層基板１０１の接地導体層２０２とな
る。しかしながらベアチップＩＣ１０４の実装の際、ヴ
ィアホール２０６に導電性接着剤２０５が流れ込み、十
分な厚みが得られなくなるため、ヴィアホール２０６に
あらかじめ樹脂を埋め込むことで導電性接着剤２０５の
厚さを制御し、応力緩和の効果を高めることができる。
【００３８】なお、本実施例においてはヴィアホール２
０６に導電性接着剤２０５を埋め込む構造としたが、メ
ッキにより導体を埋め込む方法や、導電性を持たない接
着剤を埋め込む方法でも同様の効果が得られる。
０６に導電性接着剤２０５を埋め込む構造としたが、メ
ッキにより導体を埋め込む方法や、導電性を持たない接
着剤を埋め込む方法でも同様の効果が得られる。
【００３９】また、図３に更なる応力緩和の方法を示
す。８０１は最上層のテフロン基板を選択的に取除いた
露出部を示す。
す。８０１は最上層のテフロン基板を選択的に取除いた
露出部を示す。
【００４０】ベアチップＩＣ１０４の実装部のみ最上層
の第１配線層２０１ａ及び第１基板層１０１ａを選択的
に取除くことにより露出部８０１を設け、第２配線層２
０１ｂを露出させ、その上にＭＭＩＣ２０３を実装する
構成をとることで、より信頼性の高い回路を製作するこ
とが可能である。
の第１配線層２０１ａ及び第１基板層１０１ａを選択的
に取除くことにより露出部８０１を設け、第２配線層２
０１ｂを露出させ、その上にＭＭＩＣ２０３を実装する
構成をとることで、より信頼性の高い回路を製作するこ
とが可能である。
【００４１】例えば、多層基板１０１が、テフロン基板
及びガラスエキポシ基板であり、ガリウム砒素により構
成されるＭＭＩＣ２０３を実装する場合について説明す
る。
及びガラスエキポシ基板であり、ガリウム砒素により構
成されるＭＭＩＣ２０３を実装する場合について説明す
る。
【００４２】熱膨張係数は、テフロン基板が最も大き
く、ガラスエキポシ基板とガリウム砒素は非常に小さ
い。このため、露出部８０１を設けることなく、ＭＭＩ
Ｃ２０３をテフロン基板に実装すると、マイクロ波集積
回路が高温となった際に、ＭＭＩＣ２０３とテフロン基
板の熱膨張係数が異なるため、膨張による熱応力がかか
り、もっとも応力に弱いガリウム砒素からなるＭＭＩＣ
２０３が破壊される場合がある。
く、ガラスエキポシ基板とガリウム砒素は非常に小さ
い。このため、露出部８０１を設けることなく、ＭＭＩ
Ｃ２０３をテフロン基板に実装すると、マイクロ波集積
回路が高温となった際に、ＭＭＩＣ２０３とテフロン基
板の熱膨張係数が異なるため、膨張による熱応力がかか
り、もっとも応力に弱いガリウム砒素からなるＭＭＩＣ
２０３が破壊される場合がある。
【００４３】この対策として、熱膨張係数の大きいテフ
ロン層を除去し、比較的熱膨張係数の小さいガラスエキ
ポシ基板上にＭＭＩＣ２０３を実装することにより、Ｍ
ＭＩＣ２０３が破壊されにくい高信頼性のマイクロ波集
積回路を実現することができる。
ロン層を除去し、比較的熱膨張係数の小さいガラスエキ
ポシ基板上にＭＭＩＣ２０３を実装することにより、Ｍ
ＭＩＣ２０３が破壊されにくい高信頼性のマイクロ波集
積回路を実現することができる。
【００４４】次に、機能モジュール１０２について説明
する。図４に導波管変換モジュール部の断面図、図５に
上面図を示す。３０１はセラミック基板を示し、３０２
は貫通穴を示し、３０３は金属カバーを示し、３０５は
放射用のスタブを示し、３０６は信号配線を示し、４０
２は接地導体層２０２とセラミック基板３０１を接続す
る保持電極を示す。
する。図４に導波管変換モジュール部の断面図、図５に
上面図を示す。３０１はセラミック基板を示し、３０２
は貫通穴を示し、３０３は金属カバーを示し、３０５は
放射用のスタブを示し、３０６は信号配線を示し、４０
２は接地導体層２０２とセラミック基板３０１を接続す
る保持電極を示す。
【００４５】本モジュールは、放射用のスタブ３０５を
セラミック基板３０１に形成し、多層基板１０１に形成
した貫通穴３０２上に搭載することで実現される。セラ
ミック基板３０１上のスタブ３０５と多層基板１０１の
信号配線３０６は、リフロー工程による半田付けにて接
続されている。
セラミック基板３０１に形成し、多層基板１０１に形成
した貫通穴３０２上に搭載することで実現される。セラ
ミック基板３０１上のスタブ３０５と多層基板１０１の
信号配線３０６は、リフロー工程による半田付けにて接
続されている。
【００４６】また、所望の変換効率を得るためにセラミ
ック基板３０１の上方に金属カバー３０３を被せてい
る。金属カバー３０３の深さは使用する波長の１／４以
下に設定する。多層基板１０１及び下方の金属プレート
１０８、筐体１０９には貫通穴３０２が形成されてお
り、その大きさは通信に用いる周波数に見合った導波管
内径寸法と等しくする。
ック基板３０１の上方に金属カバー３０３を被せてい
る。金属カバー３０３の深さは使用する波長の１／４以
下に設定する。多層基板１０１及び下方の金属プレート
１０８、筐体１０９には貫通穴３０２が形成されてお
り、その大きさは通信に用いる周波数に見合った導波管
内径寸法と等しくする。
【００４７】例えば２６ＧＨｚ帯にて通信を行う場合
は、ＥＩＡ規格のＷＲ−３４導波管が使用可能で、貫通
穴３０２を８．６×４．３ｍｍの長方形とすればよい。
セラミック基板３０１の搭載位置は、多層基板１０１上
の接地導体層２０２及びセラミック基板３０１に形成さ
れた保持電極４０２によって決定される。リフロー工程
において、接地導体層２０２及びセラミック基板３０１
の保持電極４０２は半田にて接続され、その位置は保持
電極４０２がより大きな面積で重なりあうようになる。
は、ＥＩＡ規格のＷＲ−３４導波管が使用可能で、貫通
穴３０２を８．６×４．３ｍｍの長方形とすればよい。
セラミック基板３０１の搭載位置は、多層基板１０１上
の接地導体層２０２及びセラミック基板３０１に形成さ
れた保持電極４０２によって決定される。リフロー工程
において、接地導体層２０２及びセラミック基板３０１
の保持電極４０２は半田にて接続され、その位置は保持
電極４０２がより大きな面積で重なりあうようになる。
【００４８】なお、位置精度を高めるために、多層基板
１０１及びセラミック基板３０１のいずれか一方又はそ
の双方に半田レジストを形成してもよい。
１０１及びセラミック基板３０１のいずれか一方又はそ
の双方に半田レジストを形成してもよい。
【００４９】更に、図５では保持電極４０２を５個とし
た例を示したが、電極面積を小さくし、数を増やすこと
も位置精度を高めるために効果がある。
た例を示したが、電極面積を小さくし、数を増やすこと
も位置精度を高めるために効果がある。
【００５０】また、本実施例では貫通穴３０２での放射
による損失を低減するために多数のヴィアホール２０６
を配置している。ヴィアホール２０６の間隔は、１／８
波長以下とし、更に複数列に、互い違いとなるように並
べることが望ましい。
による損失を低減するために多数のヴィアホール２０６
を配置している。ヴィアホール２０６の間隔は、１／８
波長以下とし、更に複数列に、互い違いとなるように並
べることが望ましい。
【００５１】本実施例では、セラミック基板３０１を用
いたが、他の誘電体層材料でも同様の効果が得られるこ
とは言うまでもない。
いたが、他の誘電体層材料でも同様の効果が得られるこ
とは言うまでもない。
【００５２】また、面実装部品１０３は、ミリ波パッケ
ージ部品と通常のＩＦ・電源部品に大別されるが、いず
れもリフロー工程による半田付けにて実装される。
ージ部品と通常のＩＦ・電源部品に大別されるが、いず
れもリフロー工程による半田付けにて実装される。
【００５３】以下、マイクロ波集積回路の製造方法を示
す。
す。
【００５４】本実施例の第１の工程として、面実装部品
１０３をリフロー工程にて実装する。リフロー工程によ
る実装は一般的な工法であり、量産性に優れた工法であ
る。
１０３をリフロー工程にて実装する。リフロー工程によ
る実装は一般的な工法であり、量産性に優れた工法であ
る。
【００５５】第２の工程は、プラズマ又はオゾンを用い
た洗浄工程である。本マイクロ波集積回路は、多層基板
１０１上に面実装部品１０３とベアチップＩＣ１０４を
混載し、多層基板１０１上の配線層とベアチップＩＣ１
０４上の電極をワイヤ２０４によって接続する。この
際、リフロー工程によるフラックス等が配線層及び電極
に残留していると、ボンディング強度が低下する。これ
ら付着物を取除くためにプラズマ又はオゾンを用いた洗
浄を行う。
た洗浄工程である。本マイクロ波集積回路は、多層基板
１０１上に面実装部品１０３とベアチップＩＣ１０４を
混載し、多層基板１０１上の配線層とベアチップＩＣ１
０４上の電極をワイヤ２０４によって接続する。この
際、リフロー工程によるフラックス等が配線層及び電極
に残留していると、ボンディング強度が低下する。これ
ら付着物を取除くためにプラズマ又はオゾンを用いた洗
浄を行う。
【００５６】付着物は炭素（Ｃ）を主成分としたものが
一般的であり、この炭素（Ｃ）を主成分とした付着物を
酸素（Ｏ2）を主成分としたプラズマや、オゾン（Ｏ3）
を照射することにより、ＣＯXという形態に昇華させ取
除くことができる。酸素を主成分とするプラズマは、大
気もしくは減圧下で酸素に高周波を印加することにより
生成可能であり、オゾンは酸素に紫外線を照射すること
により容易に生成が可能である。
一般的であり、この炭素（Ｃ）を主成分とした付着物を
酸素（Ｏ2）を主成分としたプラズマや、オゾン（Ｏ3）
を照射することにより、ＣＯXという形態に昇華させ取
除くことができる。酸素を主成分とするプラズマは、大
気もしくは減圧下で酸素に高周波を印加することにより
生成可能であり、オゾンは酸素に紫外線を照射すること
により容易に生成が可能である。
【００５７】第３の工程は、ベアチップＩＣ１０４及び
機能モジュール１０２の搭載並びにワイヤボンディング
である。ベアチップＩＣ１０４は、多層基板１０１表面
に形成された接地導体層２０２に導電性接着剤２０５に
てフェイスアップ実装される。
機能モジュール１０２の搭載並びにワイヤボンディング
である。ベアチップＩＣ１０４は、多層基板１０１表面
に形成された接地導体層２０２に導電性接着剤２０５に
てフェイスアップ実装される。
【００５８】以上の方法で製造することにより、安価で
量産性に優れた高周波集積回路を実現できる。
量産性に優れた高周波集積回路を実現できる。
【００５９】なお、以上で説明した誘電体層の他に、Ｂ
Ｔレジン基板、アルミナコンポジット基板又はガラスエ
ポキシ基板を貼り合わせたＢＴレジンの多層基板１０１
若しくはガラスエポキシの多層基板１０１を形成した構
造としても同様に実施可能である。
Ｔレジン基板、アルミナコンポジット基板又はガラスエ
ポキシ基板を貼り合わせたＢＴレジンの多層基板１０１
若しくはガラスエポキシの多層基板１０１を形成した構
造としても同様に実施可能である。
【００６０】なお、シリコン基板上に誘電体層膜を形成
した構造としても同様に実施可能である。誘電体層膜と
しては、例えば、ベンゾシクロブテン（ＢＣＢ）、ポリ
イミドがある。
した構造としても同様に実施可能である。誘電体層膜と
しては、例えば、ベンゾシクロブテン（ＢＣＢ）、ポリ
イミドがある。
【００６１】なお、導電性材料をヴィアホール２０６内
に充填し硬化させた後に、熱可塑性の導電性接着剤２０
５を用いてベアチップＩＣ１０４を実装すると、ヴィア
ホール２０６への導電性接着剤２０５の流れ込みを防
ぎ、導電性接着剤２０５の厚さを制御し、応力緩和の効
果を高めることができる。
に充填し硬化させた後に、熱可塑性の導電性接着剤２０
５を用いてベアチップＩＣ１０４を実装すると、ヴィア
ホール２０６への導電性接着剤２０５の流れ込みを防
ぎ、導電性接着剤２０５の厚さを制御し、応力緩和の効
果を高めることができる。
【００６２】なお、本実施例においてはヴィアホール２
０６に導電性接着剤２０５を埋め込む構造としたが、メ
ッキにより導体を埋め込む方法や、導電性を持たない接
着剤を埋め込む方法でも同様の効果が得られる。
０６に導電性接着剤２０５を埋め込む構造としたが、メ
ッキにより導体を埋め込む方法や、導電性を持たない接
着剤を埋め込む方法でも同様の効果が得られる。
【００６３】（実施の形態２）図６に本発明のマイクロ
波集積回路のベアチップＩＣ１０４の実装部を示す。
波集積回路のベアチップＩＣ１０４の実装部を示す。
【００６４】図６において第１の実施の形態と異なる点
は、ベアチップＩＣ１０４直下の破線部で示した接地導
体層２０２にヴィアホール２０６を設けず、ベアチップ
ＩＣ１０４周辺部にヴィアホール２０６を配置した点で
ある。
は、ベアチップＩＣ１０４直下の破線部で示した接地導
体層２０２にヴィアホール２０６を設けず、ベアチップ
ＩＣ１０４周辺部にヴィアホール２０６を配置した点で
ある。
【００６５】半導体基板１０６の電気特性の許容範囲を
考慮して、半導体基板１０６の周辺にヴィアホール２０
６を配置することで、半導体基板１０６の直下には接着
材料が流れ込むヴィアホール２０６が存在しないため、
厚さ管理が容易になり、半導体基板１０６を平行に実装
することが可能となる。
考慮して、半導体基板１０６の周辺にヴィアホール２０
６を配置することで、半導体基板１０６の直下には接着
材料が流れ込むヴィアホール２０６が存在しないため、
厚さ管理が容易になり、半導体基板１０６を平行に実装
することが可能となる。
【００６６】（実施の形態３）図７に本発明のマイクロ
波集積回路を用いた無線装置の概略ブロック図を示す。
６０１は送信アンプを示し、６０３は導波管変換機能モ
ジュールを示し、６０４は低雑音増幅器（Ｌｏｗ Ｎｏ
ｉｓｅ Ａｍｐｌｉｆｉｅｒ：ＬＮＡ）を示し、６０５
は電圧制御減衰気（ＶＶＡ）を示し、６０６ａはアップ
コンバータを示し、６０６ｂはダウンコンバータを示
し、６０７はアンテナを示し、６０８はバンドパスフィ
ルタ（Ｂａｎｄ Ｐａｓｓ Ｆｉｌｔｅｒ：ＢＰＦ）を
示し、６０９は送受信切替スイッチを示す。
波集積回路を用いた無線装置の概略ブロック図を示す。
６０１は送信アンプを示し、６０３は導波管変換機能モ
ジュールを示し、６０４は低雑音増幅器（Ｌｏｗ Ｎｏ
ｉｓｅ Ａｍｐｌｉｆｉｅｒ：ＬＮＡ）を示し、６０５
は電圧制御減衰気（ＶＶＡ）を示し、６０６ａはアップ
コンバータを示し、６０６ｂはダウンコンバータを示
し、６０７はアンテナを示し、６０８はバンドパスフィ
ルタ（Ｂａｎｄ Ｐａｓｓ Ｆｉｌｔｅｒ：ＢＰＦ）を
示し、６０９は送受信切替スイッチを示す。
【００６７】基本的な信号の流れを説明する。送信ＩＦ
信号はアップコンバータ６０６ａにて、ローカル発信器
（Ｌｏｃａｌ Ｏｓｃｉｌａｔｉｏｎ：ＬＯ）信号を用
いて送信周波数帯の送信信号に変換される。送信信号
は、ＢＰＦ６０８を経て、送信アンプ６０１にて増幅さ
れた後、送受信切替スイッチ６０９を経て、導波管変換
機能モジュール６０３にて伝送路をマイクロストリップ
線路から導波管に変換し、アンテナ６０７より送信され
る。受信時は、アンテナ６０７で受信された信号は導波
管変換機能モジュール６０３にて伝送路をマイクロスト
リップ線路に変換し、送受信切替スイッチ６０９を経
て、ＬＮＡ６０４、電圧制御減衰器６０５にて適当な信
号レベルに調整され、ダウンコンバータ６０６ｂにてＬ
Ｏ信号を用いてＩＦ周波数への変換を行う。
信号はアップコンバータ６０６ａにて、ローカル発信器
（Ｌｏｃａｌ Ｏｓｃｉｌａｔｉｏｎ：ＬＯ）信号を用
いて送信周波数帯の送信信号に変換される。送信信号
は、ＢＰＦ６０８を経て、送信アンプ６０１にて増幅さ
れた後、送受信切替スイッチ６０９を経て、導波管変換
機能モジュール６０３にて伝送路をマイクロストリップ
線路から導波管に変換し、アンテナ６０７より送信され
る。受信時は、アンテナ６０７で受信された信号は導波
管変換機能モジュール６０３にて伝送路をマイクロスト
リップ線路に変換し、送受信切替スイッチ６０９を経
て、ＬＮＡ６０４、電圧制御減衰器６０５にて適当な信
号レベルに調整され、ダウンコンバータ６０６ｂにてＬ
Ｏ信号を用いてＩＦ周波数への変換を行う。
【００６８】以上のように、第１の実施の形態にて製作
したマイクロ波集積回路を用いて無線装置を構成するこ
とによって、安価で量産性に優れた無線装置を実現でき
る。
したマイクロ波集積回路を用いて無線装置を構成するこ
とによって、安価で量産性に優れた無線装置を実現でき
る。
【００６９】また、図７に示した無線装置を複数個用い
ることで、第１の実施の形態にて製作したマイクロ波集
積回路を用いて無線装置を構成することによって、安価
で量産性に優れた無線システムを実現できる。
ることで、第１の実施の形態にて製作したマイクロ波集
積回路を用いて無線装置を構成することによって、安価
で量産性に優れた無線システムを実現できる。
【００７０】
【発明の効果】以上のように本発明によれば、高価なセ
ラミック基板３０１の使用面積を減らすことができると
ともに、リフロー工程にて実装したチップ部品やパッケ
ージＩＣと、ダイボンディング部品を混載した集積回路
とすることによって、高機能かつ量産性に優れたマイク
ロ波集積回路を小型かつ低価格に実現できるという有利
な効果が得られる。
ラミック基板３０１の使用面積を減らすことができると
ともに、リフロー工程にて実装したチップ部品やパッケ
ージＩＣと、ダイボンディング部品を混載した集積回路
とすることによって、高機能かつ量産性に優れたマイク
ロ波集積回路を小型かつ低価格に実現できるという有利
な効果が得られる。
【図１】本発明第１の実施の形態によるマイクロ波集積
回路を示す斜視図
回路を示す斜視図
【図２】同第１の実施の形態によるマイクロ波集積回路
を示す断面図
を示す断面図
【図３】同第１の実施の形態によるマイクロ波集積回路
を示す斜視図
を示す斜視図
【図４】同第１の実施の形態による導波管変換機能モジ
ュールを示す断面図
ュールを示す断面図
【図５】同第１の実施の形態による導波管変換機能モジ
ュールを示す上面図
ュールを示す上面図
【図６】同第２の実施の形態によるマイクロ波集積回路
のベアチップＩＣ実装部を示す上面図
のベアチップＩＣ実装部を示す上面図
【図７】同第３の実施の形態によるマイクロ波集積回路
を用いた無線装置を示す図
を用いた無線装置を示す図
【図８】従来のマイクロ波集積回路を示す回路図
１０１ 多層基板
１０１ａ 第１層基板
１０１ｂ 第２層基板
１０１ｃ 第３層基板
１０２ 機能モジュール
１０３ 面実装部品
１０４ ベアチップＩＣ
１０５ 平面フィルタ
１０８ 金属プレート
１０９ 筐体
２０１ａ 第１配線層
２０１ｂ 第２配線層
２０１ｃ 第３配線層
２０１ｄ 第４配線層
２０２ 接地導体層
２０３ ＭＭＩＣ
２０４ ワイヤ
２０５ 導電性接着剤
２０６ ヴィアホール
２０７ 平板コンデンサ
３０１ セラミック基板、
３０２ 貫通穴
３０３ 金属カバー
３０５ スタブ
３０６ 信号配線
４０２ 保持電極
６０１ 送信アンプ
６０３ 導波管変換機能モジュール
６０４ ＬＮＡ
６０５ ＶＶＡ
６０６ａ アップコンバータ
６０６ｂ ダウンコンバータ
６０７ アンテナ
６０８ ＢＰＦ
６０９ 送受信切替スイッチ
８０１ 露出部
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 小倉 洋
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 坪坂 晋
神奈川県横浜市港北区綱島東４丁目３番１
号 松下通信工業株式会社内
Claims (14)
- 【請求項１】 誘電率の異なる少なくとも２つ以上の誘
電体層、前記誘電体層により絶縁された少なくとも３つ
以上の回路配線層及び前記回路配線層に形成される接地
導体層を含む多層基板と、前記多層基板に搭載された面
実装部品と、前記接地導体層を接続し、導体材料が充填
されたヴィアホールと、前記接地導体上に熱可塑性の接
着材料で接続される半導体基板とを有するマイクロ波集
積回路。 - 【請求項２】 誘電体層が、テフロンを含有した層又は
ガラス及びエポキシを含む層である請求項１記載のマイ
クロ波集積回路。 - 【請求項３】 誘電体層が、ポリイミドを主成分とした
層又はガラス及びエポキシを含む層である請求項１記載
のマイクロ波集積回路。 - 【請求項４】 誘電体層が、ベンゾシクロブテンを主成
分とした層又はガラス及びエポキシを含む層である請求
項１記載のマイクロ波集積回路。 - 【請求項５】 誘電体層が、液晶ポリマーを主成分とし
た層又はガラス及びエポキシを含む層である請求項１記
載のマイクロ波集積回路。 - 【請求項６】 半導体基板が、接地導体層のヴィアホー
ルの直上に実装される請求項１記載ないし５のいずれか
記載のマイクロ波集積回路。 - 【請求項７】 半導体基板が、接地導体層のヴィアホー
ルに囲まれた領域に実装される請求項１ないし５のいず
れか記載のマイクロ波集積回路。 - 【請求項８】 半導体基板が、フェイスアップにて実装
されたベアチップＩＣで構成され、回路配線層にワイヤ
にて接続される請求項６又は７に記載のマイクロ波集積
回路。 - 【請求項９】 半導体基板が、ワイヤの接続された回路
配線層よりも少なくとも１つ下層の回路配線層に配置さ
れる請求項８記載のマイクロ波集積回路。 - 【請求項１０】 多層基板に設けられた貫通穴を覆うよ
うに搭載する別作りされた回路ブロックである機能モジ
ュールを更に有する請求項１ないし９のいずれか記載の
マイクロ波集積回路。 - 【請求項１１】 多層基板に面実装部品をリフロー工程
により実装する第１の工程と、前記面実装部品が搭載さ
れた前記多層基板を、プラズマ若しくはオゾンを用いて
洗浄を行う第２の工程と、半導体基板を洗浄された前記
多層基板にフェイスアップ実装する第３の工程とを有す
るマイクロ波集積回路の製造方法。 - 【請求項１２】 導電性接着剤をヴィアホール内に充填
し硬化させ、半導体基板を熱可塑性の導電性接着剤を用
いて実装する工程を第２の工程に更に有する請求項１１
記載のマイクロ波集積回路の製造方法。 - 【請求項１３】 請求項１ないし１０のいずれか記載の
マイクロ波集積回路を用いた無線装置。 - 【請求項１４】 請求項１ないし１０のいずれか記載の
マイクロ波集積回路を用いた無線システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002138172A JP2003332517A (ja) | 2002-05-14 | 2002-05-14 | マイクロ波集積回路及びその製造方法並びに無線装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002138172A JP2003332517A (ja) | 2002-05-14 | 2002-05-14 | マイクロ波集積回路及びその製造方法並びに無線装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003332517A true JP2003332517A (ja) | 2003-11-21 |
Family
ID=29699685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002138172A Withdrawn JP2003332517A (ja) | 2002-05-14 | 2002-05-14 | マイクロ波集積回路及びその製造方法並びに無線装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003332517A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008026786A1 (de) | 2007-06-05 | 2009-01-02 | Fujitsu Ten Ltd., Kobe | Elektronische Hochfrequenzvorrichtung in Verbindung mit einer Radaranlage |
| WO2009047876A1 (ja) * | 2007-10-09 | 2009-04-16 | Panasonic Corporation | 回路装置 |
| JP2011063081A (ja) * | 2009-09-16 | 2011-03-31 | Ashimori Industry Co Ltd | シートベルト用リトラクタ |
| CN103137590A (zh) * | 2011-12-02 | 2013-06-05 | 迈克纳斯公司 | 固定装置 |
| JP2013161825A (ja) * | 2012-02-01 | 2013-08-19 | Furukawa Electric Co Ltd:The | レーザモジュール |
| JP2014511623A (ja) * | 2011-03-04 | 2014-05-15 | ローデ ウント シュワルツ ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディット ゲゼルシャフト | ミリ波スキャナ用プリント回路基板配置 |
| KR102244833B1 (ko) * | 2019-12-10 | 2021-04-27 | 주식회사 유텔 | 적층형 lcp 전자소자 |
| CN115728761A (zh) * | 2022-11-14 | 2023-03-03 | 上海无线电设备研究所 | 一种新型两发两收毫米波sip装置 |
-
2002
- 2002-05-14 JP JP2002138172A patent/JP2003332517A/ja not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008026786A1 (de) | 2007-06-05 | 2009-01-02 | Fujitsu Ten Ltd., Kobe | Elektronische Hochfrequenzvorrichtung in Verbindung mit einer Radaranlage |
| WO2009047876A1 (ja) * | 2007-10-09 | 2009-04-16 | Panasonic Corporation | 回路装置 |
| US8400237B2 (en) | 2007-10-09 | 2013-03-19 | Panasonic Corporation | Circuit device including a nano-composite dielectric film |
| JP2011063081A (ja) * | 2009-09-16 | 2011-03-31 | Ashimori Industry Co Ltd | シートベルト用リトラクタ |
| JP2014511623A (ja) * | 2011-03-04 | 2014-05-15 | ローデ ウント シュワルツ ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディット ゲゼルシャフト | ミリ波スキャナ用プリント回路基板配置 |
| US9265151B2 (en) | 2011-03-04 | 2016-02-16 | Rohde & Schwarz Gmbh & Co. Kg | Printed-circuit board arrangement for millimeter-wave scanners |
| CN103137590A (zh) * | 2011-12-02 | 2013-06-05 | 迈克纳斯公司 | 固定装置 |
| JP2013118382A (ja) * | 2011-12-02 | 2013-06-13 | Micronas Gmbh | 固定装置 |
| JP2013161825A (ja) * | 2012-02-01 | 2013-08-19 | Furukawa Electric Co Ltd:The | レーザモジュール |
| KR102244833B1 (ko) * | 2019-12-10 | 2021-04-27 | 주식회사 유텔 | 적층형 lcp 전자소자 |
| CN115728761A (zh) * | 2022-11-14 | 2023-03-03 | 上海无线电设备研究所 | 一种新型两发两收毫米波sip装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1333460C (zh) | 高频模件板装置 | |
| JP3557130B2 (ja) | 半導体装置の製造方法 | |
| US6714422B2 (en) | High frequency module device and method for its preparation | |
| US7599190B2 (en) | High-frequency module, and method of producing same | |
| JP3649183B2 (ja) | フィルタ回路装置及びその製造方法 | |
| US10512153B2 (en) | High frequency circuit | |
| JP5285842B2 (ja) | 集積回路実装基板および電力線通信装置 | |
| KR20030005024A (ko) | 고주파 회로 및 그 제조 방법, 무선 단말 장치, 무선기지국 장치, 무선 계측 장치 및 레이더 장치 | |
| KR20080057190A (ko) | 향상된 접지 성능과 매립된 안테나를 갖는 3ｄ 전자 패키징구조체 | |
| JP2001060802A (ja) | 回路素子基板と半導体装置及びその製造方法 | |
| KR100986230B1 (ko) | 다층구조 패키지 및 이를 이용한 위상배열 레이다송수신모듈 패키지 | |
| KR970067892A (ko) | 고주파 집적회로장치 및 그 제조방법 | |
| KR100839067B1 (ko) | 전자 회로 모듈과 그 제조 방법 | |
| JPWO2011118544A1 (ja) | 無線モジュール及びその製造方法 | |
| JP2015177423A (ja) | 高周波モジュール及びその製造方法 | |
| JP2003332517A (ja) | マイクロ波集積回路及びその製造方法並びに無線装置 | |
| JP3081786B2 (ja) | 高周波半導体装置 | |
| JP4448461B2 (ja) | 半導体パッケージの作製方法 | |
| CN210167326U (zh) | 玻璃基板结构 | |
| KR20190044438A (ko) | 인쇄회로기판 | |
| JP2003332811A (ja) | マイクロ波集積回路及びその製造方法並びに無線装置 | |
| JP2001267487A (ja) | 高周波モジュール | |
| EP4312471A1 (en) | Component carrier with signal conductive element and shielding conductive structure | |
| JP2005340713A (ja) | マルチチップモジュール | |
| JP2009500847A (ja) | 背面多層信号ルーティングを有するｍｍｉｃ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050224 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050706 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070925 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071005 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20071011 |