JP2003298666A

JP2003298666A - 歪補償装置

Info

Publication number: JP2003298666A
Application number: JP2002095145A
Authority: JP
Inventors: Hiroyoshi Ishikawa; 広吉石川; Kazuo Hase; 和男長谷; Yasuyuki Oishi; 泰之大石; Norio Kubo; 徳郎久保; Hajime Hamada; 一浜田; Nobukazu Satsuba; 伸和札場; Mitsuharu Hamano; 充晴濱野; Toru Sasaki; 徹佐々木; Hironori Sugano; 裕紀菅野; Koichi Hanada; 耕一花田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2002-03-29
Filing date: 2002-03-29
Publication date: 2003-10-17
Anticipated expiration: 2022-03-29
Also published as: JP3874688B2; US6757525B1

Abstract

(57)【要約】【課題】参照信号S_Tと歪を発生する回路のフィードバッ
ク信号S_Fとの誤差が小さくなるように該参照信号を基準
として適応アルゴリズムを用いて歪補償係数を演算し該
参照信号に与えることにより該歪を補償する適応プリデ
ィストータ型歪補償装置に関し、送信信号とフィードバ
ック信号S_Fの位相を常に一致させる。【解決手段】参照信号S_Tとフィードバック信号S_Fの位相
差を小さくする移相値ω1を求め、この移相値ω1により
参照信号S_T又はフィードバック信号S_Fの位相を補正した
後に歪補償係数の演算を行わせる位相調整回路10を設け
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、歪補償装置に関
し、特に無線通信システム等で用いられる電力増幅器や
低雑音増幅器等において線形変調信号を増幅する際に発
生する歪を補償する装置に関するものである。

【０００２】線形変調信号を増幅する電力増幅器等にお
いては、図19(1)の電力入出力特性に示すように、入力
電力が一定値を超えると、特性Aに示す如く非線形の歪
領域を呈する。この歪領域の電力増幅器における送信周
波数f_o周辺の周波数スペクトラムは、同図(2)の特性Dに
示すように、そのサイドローブが持ち上がり、隣接チャ
ネルへ漏洩し隣接妨害を起こしてしまう。

【０００３】従って、同図(1)に示す線形特性Bを得るた
めには、予め特性Cを与え、同図(2)に示すような歪補償
後の特性Eを得る必要がある。

【０００４】

【従来の技術】このように、増幅器の入力信号に対して
増幅器の歪特性と逆の特性を予め付加しておくことによ
り増幅器の出力において歪が除去された所望の線形信号
を得るための歪補償方式の一つとして図20に示すような
適応プリディストータ型歪補償装置が一般に知られてい
る。

【０００５】図中、1は送信信号(以下、参照信号と称す
ることがある。)S_Tを電力増幅して出力信号S_Oを発生す
る電力増幅器であり、出力信号S_Oは、フィードバック信
号S_Fとして送信信号S_Tと共に減算器2に送られ、ここで
得られた両者の差分が適応歪補償係数生成部3へ送られ
る。

【０００６】そして、適応歪補償係数生成部3ではその
時の送信信号S_Tの電力又は振幅に基づき歪補償係数hを
生成し、この歪補償係数hを送信信号S_Tに対して乗算器4
において乗算することにより、プリディストータ信号を
生成し、これを電力増幅器1の入力とすることにより、
電力増幅器1の出力歪を補償するものである。

【０００７】この適応プリディストータ型歪補償装置の
詳細が図21においてその従来例(1)(基本方式)として示
されている。この従来例(1)においては、図20に概念的
に示した歪補償装置における適応歪補償係数生成部3
が、共役複素数を発生するインバータ14と、乗算器15〜
17と、加算器18と、アドレス発生部19と、歪補償テーブ
ル20とで構成されている。なお、乗算器4,15,16は複素
乗算器である。

【０００８】また、図20には示されていないが、電力増
幅器1と乗算器4との間には、変調器MODが接続されてお
り、この変調器MODは、LPF(ローパスフィルタ)5と、D/A
(ディジタル/アナログ)変換器6と局部発振器7と乗算器8
とで構成されており、乗算器4からLPF5を経由したベー
スバンドのプリディストータ信号をIF(中間周波数)信号
に変換している。

【０００９】また、電力増幅器１と減算器2との間には
ディジタル直交復調器DEMが設けられており、この復調
器DEMは、A/D変換器9と局部発振器11と複素乗算器12とL
PF13とで構成されており、IFフィードバック信号S_Fをベ
ースバンド信号S_FBに変換して減算器2に与えている。

【００１０】図22は、図21に示したディジタル直交復調
器DEMの構成例を示したもので、乗算器12は、複素乗算
器121と122とで構成されており、それぞれ局部発振器11
からの信号cosωtとsinωtとにより、A/D変換器9からの
IFフィードバック信号を信号に変換している。

【００１１】ただし、この信号には高周波成分も含ま
れるので、それぞれLPF131及び132でベースバンドのみ
の信号を抽出して、それぞれフィードバック信号S_FB
のIch及びQchを生成し、減算器2に与えている。図21に
おける補償すべき歪量の推定は、以下の式の演算により
行われれる。

【００１２】

【数１】

【００１３】ここでx(t)は入力ベースバンド信号、f(p)
は電力増幅器1自体の歪関数、h_n(p)は更新される歪補償
係数、μはステップサイズ・パラメータである。更に、
上記の式において、x、y、f、h、u、eは複素数、*は共
役複素数を表わす。また、u(t)は、式(4)に示すとお
り、電力増幅器1の振幅歪があまり大きくないものと仮
定して近似する。

【００１４】上記の条件において、上記の式の意味を説
明する。式(1)のh_n(p)は、更新される推定歪補償係数で
あり、歪補償係数を記憶するテーブル20への入力であ
る。電力増幅器１の出力y(t)から、共役複素数生成回路
であるインバータ14によりy*(t)を得る。従って、乗算
器15の出力は、一時点前の推定歪補償係数をh_n-1(p)と
すると、y*(t)h_n-1(p)となる。

【００１５】乗算器15の出力は、更に乗算器16で減算器
2の出力e(t)と乗算され、y*(t)h_n-1(p)e(t)となる。更
に、これに、乗算器17でステップサイズ・パラメータμ
が乗算される。従って、更新される推定歪補償係数h
_n(p)=μy*(t)h_n-1(p)e(t)+ h_n-1(p)となる。

【００１６】ここで、y*(t)h_n-1(p)=u*(t)とすると、歪
補償係数h_n(p)は上記の式(1)のように表わされる。ま
た、e(t)は、式(2)に示されるように減算器2の出力であ
り、入力x(t)と出力y(t)との誤差である。更に、式(3)
のu(t)は、電力増幅器1の振幅歪が余り大きくなく、式
(4)のように仮定して近似される。従って、u*(t)の共役
複素数u(t)は、式(3)のように表わされる。

【００１７】ここで、式(6)は、アドレス発生部19が、
入力信号x(t)の電力の大きさを求める回路であることを
意味する。これを入力の振幅を求める回路とする場合
は、式(6)は│x(t)│で表わされる。あるいは電力また
は振幅の関数とする場合は、それぞれg(│x(t)│²),g
(│x(t)│)で表わされる。

【００１８】更に、アドレス発生部19により求められた
値は、歪補償係数h_n(p)を記憶するテーブル20に対する
書込/読出時のアドレスになる。この書込更新と、入力
信号x(t)への推定歪補償係数h_n(p)の乗算を別個に行う
場合は、系への遅延の影響なしに常にプリディストーシ
ョンが可能である。

【００１９】このようにして、上記の従来例(1)におい
ては歪補償テーブルを参照して歪補償係数h_n(p)を発生
し、これを送信信号S_Tに乗算することにより、予めプリ
ディストータ信号を発生し、以って図19(1)に示すよう
な特性Cの信号により電力増幅器1の特性をBのように補
正するものである。

【００２０】一方、主信号(送信信号)と補償信号(電力
増幅器の歪補償成分)とを分離して扱うことにより、変
調器におけるD/A変換器を高速化し、ダイナミックレン
ジを有効に利用する方式として、図23に示すような補償
信号分離方式と称される従来例(2)が既に提案されてい
る。

【００２１】この従来例(2)においては、図示の如く、
送信信号を主信号としてLPF51とD/A変換器61とを経由し
て加算器63に与え、他方、この送信信号を乗算器72とLP
F51とD/A変換器62とを経由して加算器63に補償信号とし
て与え、以って加算器63からの出力をプリディストータ
信号として乗算器8に与えている点が従来例(1)と異なっ
ている。

【００２２】また、歪補償テーブル20と乗算器70との間
には送信信号自体を減算するために、歪補償テーブル20
から出力された歪補償係数h_n(p)から係数1+j0を減算す
るための加算器71が設けられている点も従来例(1)と異
なっている。

【００２３】

【発明が解決しようとする課題】上記の従来例(1)にお
いては、送信信号とフィードバック信号の位相差は０〜
360°の範囲でランダムに発生する。今、電力増幅器1に
歪が無く、送信信号とフィードバック信号の位相が一致
した場合を仮定すると、歪補償動作(歪補償係数生成)が
開始された場合、歪補正係数h_n(p)は常に1+j0を出力す
ることになり、このときのプリディストータ信号は、以
下の式で表わすことができる。

【００２４】送信信号×歪補償係数＝(TxIch+jTxQch)(1+j0)=TxIch+jTxQch ・・・式(7) また、歪補償動作が行われない状態で送信信号とフィー
ドバック信号の位相差が180°である場合(逆位相)、歪
補償動作後の歪補償係数は、-１+j0となるので、このと
きのプリディストータ信号は、以下の式で表わすことが
できる。

【００２５】送信信号×歪補償係数＝(TxIch+jTxQch)(-1+j0)=-TxIch-jTxQch ・・・式(8) このようにして歪補償動作が実行されるが、収束した後
の歪補償係数h_n(p)をベクトル表示すると図24のように
なる。そして、この歪補償係数h_n(p)の初期値を図示の
如く1+j0と仮定した場合、送信信号とフィードバック信
号との位相差が大きくなるにつれて初期値と収束後の所
望の歪補償係数との差が大きくなるので上記の従来例
(1)では歪補償係数の収束が遅くなってしまうという問
題があった。

【００２６】また、従来例(2)の場合には、送信信号と
フィードバック信号との位相差が0°のとき、補償信号
成分は0であるが、送信信号とフィードバック信号の位
相差が180°のときは、図19(1)及び図24に示したよう
に、補償信号は主信号に対して位相が180°反転した振
幅2倍の信号となる。

【００２７】図25には、振幅歪6ｄB(振幅2倍まで補正)
を考慮した場合の主信号と補償信号の表現範囲を示して
いる。すなわち、歪補償動作が行われないとき、送信信
号とフィードバック信号の位相差が大きくなるに従い、
同図(1)の主信号に対して補償信号の表現範囲は大きく
なり、位相差180°のとき最大となる。

【００２８】今仮に、変調器MODにおけるD/A変換器6の
入力ビット数を16ビット(-32768〜+32767)としたとき、
送信信号とフィードバック信号間の位相調整を行わない
場合、補償信号の表現範囲は同図(3)に示すようにな
り、同図(2)に示す位相差0°の場合(位相調整を行った
場合)の2倍の表現範囲を持つことになる。

【００２９】位相差180°の信号を考慮して、D/A変換器
6の入力に16ビットを割り当てた場合、位相差0°の同図
(2)に示す信号は半分(-32768/2〜+32767/2=-16384〜+16
383)の15ビットで表現せざるを得なくなってしまう。こ
のように、いずれの従来例の場合においても、特にW-CD
MAなどに用いる電力増幅器では原信号が符号多重された
振幅変動の大きな信号であることに加えて、直接スペク
トラム拡散変調により広帯域信号となっているため、D/
A変換器に高いビット精度とともに高速の変換速度が要
求され、かかる要求が満たされない場合には歪補償特性
に劣化が生じてしまう。

【００３０】従って、本発明は、参照信号と歪を発生す
る回路のフィードバック信号との誤差が小さくなるよう
に該参照信号を基準として適応アルゴリズムを用いて歪
補償係数を演算し該参照信号に与えることにより該歪を
補償する適応プリディストータ型歪補償装置において、
送信信号とフィードバック信号の位相を常に一致させる
ことにより、歪補償係数の初期値と収束後の係数が常に
近い状態で動作させることができ、以って収束時間が短
縮できるとともに、D/A変換器の有効ビット数をフルに
利用できるようにすることを目的とする。

【００３１】

【課題を解決するための手段】上記の目的を達成するた
め、本発明に係る歪補償装置は、参照信号とフィードバ
ック信号の位相差を小さくする移相値を求め、該移相値
により該参照信号又はフィードバック信号の位相を補正
する位相調整回路を設けたことを特徴としている。(請
求項1/付記1) すなわち本発明では、図1に基本構成として示すよう
に、図21に示した従来例(1)の復調器(DEM)における局部
発振器11に対して、移相値ω1を設定するための位相調
整回路10を設けたものである。

【００３２】移相値ω1は、参照信号(送信信号)S_Tの位
相とフィードバック信号S_Fの位相を合わせるための値で
あり、この移相値ω１により、図示の如くフィードバッ
ク信号の位相を補正して参照信号S_Tに合わせた後に歪補
償係数の演算を行わせるようにしている。なお、図示の
例ではフィードバック信号の位相に対して補正を行った
が、参照信号S_Tに対しても同様に位相補正を行って誤差
信号を減算器2から歪補正係数生成部3に与え、歪補償係
数を求めることも同様に可能である。

【００３３】上記の位相調整回路は、上記の歪補償係数
より上記の移相値を求めることができる。(請求項2/付
記2) この場合、該歪補償係数の実部が正で虚部の絶対値が所
定値以下の時は位相合わせを特に行う必要がないので、
この場合を除いて虚部の符号に基づいて移相値を求める
ことができる。(付記3) すなわち、歪補償係数の実部が正で虚部の絶対値が所定
の閾値以下の場合以外は参照信号とフィードバック信号
との位相差が大きいので位相調整のための移相値を求
め、これに基づいて参照信号又はフィードバック信号の
位相を補正した後に該歪補償係数の演算を行わせればよ
い。

【００３４】また、上記の位相調整回路は、参照信号と
フィードバック信号との相関より該移相値を求めてもよ
い。(請求項3/付記4) すなわち、両信号の位相が一致している場合には、相関
演算結果の実部が最大値を取り虚部は0となるので、こ
れとは逆の虚部が正又は負になる場合について上記と同
様に移相値を求め、上記の位相補正並びにこれに基づい
た歪補償係数の演算を行うものである。

【００３５】また、上記の位相調整回路は、該虚部の符
号を加算するアップ／ダウン・カウンタと、該アップ／
ダウン・カウンタのカウント値が一定値に達したか否か
を判定する位相更新判定回路と、該カウント値が一定値
に達したことを該位相更新判定回路が判定したときに該
移相値を更新する位相カウンタと、を含むことができ
る。(付記5) 上記の位相更新判定回路は、位相の調整段階(進行度合)
に応じて上記の一定値を変化させることができる。(付
記６) すなわち、位相調整を開始した直後は上記の一定値、す
なわち小さい時定数で高速に位相補正を行う必要がある
が、位相補正の進行が進むにつれてその時定数を大きく
し、安定度を増すようにすることができる。

【００３６】さらに、上記の位相調整回路は該参照信号
と該フィードバック信号との該誤差より該移相値を求め
ることができる。(請求項4/付記7) すなわち、参照信号とフィードバック信号の誤差は、両
者の位相がずれるに従って値が大きくなるので、この誤
差信号が最小となる移相値を複数の値の中から選んで最
適な移相値とすることができるようにしている。

【００３７】さらに、上記の位相調整回路は、該歪補償
係数の更新の有無を判定し、更新が有ったときのみ上記
の歪補償係数に基づいて移相値を求めることができ、あ
るいは歪補償係数の更新が無かった時には、上記の参照
信号とフィードバック信号の相関又は誤差により移相値
を求めることができる。(付記8,9) すなわち、歪補償係数の更新の「有/無」に基づいて、
歪補償係数の更新がある場合は上記の歪補償係数を用い
た位相調整を実施し、歪補償係数の更新が停止している
場合は上記の参照信号及びフィードバック信号の相関値
を用いた位相調整か又は誤差信号を用いた位相調整を実
施することになる。

【００３８】さらに、上記の位相調整回路は位相調整初
期段階において、参照信号とフィードバック信号の位相
差を複素平面の象限判定により求めることができる。
(請求項5/付記10) さらに、参照信号とフィードバック信号の位相差は、複
素平面の象限判定と実部と虚部の大小判定により精度よ
く求めることができる。(付記11) すなわち、参照信号又はフィードバック信号の実部の符
号ビットと虚部の符号ビット並びに実部と虚部の大小を
比較した時の判定結果を用いれば、参照信号が360°の
内のどの角度範囲の位相に有るかが分かるので、同様に
してフィードバック信号も求めれば、両者間の位相差が
求められることとなり、この初期の位相差だけ両信号の
位相を合わせれば位相補正開始時には一度の試行により
所定の角度範囲内に位相差を追い込むことが可能とな
る。

【００３９】以上述べた歪補償装置は、図1又は図21に
示したような、歪補償係数を参照信号に乗算して得たプ
リディストータ信号を歪発生回路としての電力増幅器1
に直接入力する基本方式だけではなく、図23に示した補
償信号分離方式、すなわち参照信号に乗算して得た補償
信号を該参照信号に加算して該プリディストータ信号と
し、歪発生回路に入力する方式においても同様に適用で
きる。

【００４０】

【発明の実施の形態】実施例(1) 図2は、本発明に係る歪補償装置の実施例(1)を示したも
ので、この実施例では、歪補償係数を用いて位相調整回
路10により位相調整を行うものである。

【００４１】この実施例においては、歪補償係数生成部
3における歪補償テーブル20から得られる歪補償係数h
_n(p)に基づいて移相値ω1を算出し、これに基づいて電
力増幅器1からのフィードバック信号S_Fに対して位相補
正を行い、この位相補正が行われたフィードバック信号
S_FBと送信信号(参照信号)S_Tとの減算器2による誤差を小
さくするように歪補償係数生成部3が歪補償係数h_n(p)を
更新するものである。

【００４２】これは歪補償装置が動作を開始すると歪補
償係数は収束して行き、或るベクトル(図24参照)を向
き、このベクトルを係数1+j0の方向に向ける制御を行う
ことを示している。図3は、このような実施例(1)の制御
概念を示したものである。まず、同図(1)に示すよう
に、歪補償係数の実部が負の場合には初期値1+j0からの
位相差が大きいため全て位相調整を行う必要がある。

【００４３】また、歪補償係数の実部が正であってなお
かつその虚部が閾値Bより大きい場合にはやはり初期値
との位相差が大きいので位相調整を行う必要がある。従
って、歪補償係数の実部が正でかつ虚部が閾値B以下で
ある場合のみ位相補正が行われないようにしている。

【００４４】すなわち、歪補償係数の実部の符号を調べ→符号が負ならば位相
を変える、歪補償係数の虚部の絶対値を閾値と比べ→閾値より大
きければ位相を変える、上記の条件により位相を変化させる場合→虚部の
符号から位相回転方向を決める、という方法を採用している。

【００４５】このような歪補償係数の符号ビット及び虚
部と閾値との関係に基づく位相更新情報をまとめたもの
が同図(2)の表に示されている。すなわち、上述の如
く、歪補償係数の実部の符号が正であって虚部が正の場
合、なおかつその虚部が閾値Bより大きい場合には位相
を正の方向(同図(1)参照)に更新する情報が生成され、
閾値B以下である場合には位相更新情報は生成されな
い。

【００４６】また、虚部が負の場合においてはその絶対
値が閾値Bより大きい場合のみ負の方向に位相更新を行
うが、閾値B以下の場合には位相更新は行わない。さら
に歪補償係数の実部が負の場合には、虚部の符号に基づ
いて位相更新情報の符号(補正方向)も生成されることと
なる。

【００４７】図4には、図3に示した制御概念を実施する
ための構成例が示されている。図4(1)には図3に示した
位相更新情報を生成するためのフローチャートが示され
ている。すなわち、歪補償係数h_r+jh_iの内、実部h_rが正
であるか否かを判定し（ステップS1）、h_r≧0の場合に
は閾値Bの設定を行い（ステップS2）、さらに虚部h_iの
絶対値が閾値Bより大きいか否かを判定する（ステップS
3）。

【００４８】この結果、虚部h_iが閾値B 以下であるとき
には位相更新情報は0であり位相更新は行われないが、
閾値Bより大きいことが分かったときには、実部h_rが負
である場合と同様に今度は虚部h_iが正であるか否かを判
定する（ステップS4）。この結果、h_i≧0であることが
分かったときには、正方向の位相更新情報とし（ステッ
プS５）、h_i＜0の場合には負方向の位相更新情報を生成
する（ステップS5〜S7）。

【００４９】図4(2)は、同図(1)により生成された位相
更新情報（ステップS7）に基づいて平均化処理を行い、
移相値ω1を生成する位相更新回路例を示している。す
なわち、この位相更新回路は、位相更新情報の内、位相
更新の有無を示すビットをイネーブル信号とし、位相の
回転方向を決める+/-ビットをアップ/ダウン入力端子U/
Dに入力する16ビットのアップ/ダウン・カウンタ21と、
このアップ/ダウン・カウンタ21の出力値、すなわちカ
ウンタ値が所定の閾値を超えたか否かを判定して位相回
転情報(1ビット)を出力する位相更新判定回路22と、こ
の位相更新判定回路22から出力された位相回転情報+/-
を、位相更新判定情報(1ビット)をイネーブル信号とし
て、カウントする位相カウンタ23とで構成されており、
位相更新判定回路22から位相カウンタ23への位相更新判
定情報はアップ/ダウン・カウンタ21のリセット信号と
なっている。

【００５０】動作において、同図(1)の更新情報が更新
「無」を示している場合にはカウンタ21は何ら動作せ
ず、移相値ω１は変化しない。この更新情報が「有」で
ある場合、イネーブル信号“１”がカウンタ21の端子E
に与えられると、この時の位相回転情報+/-がカウンタ2
1のU/D入力に与えられる。

【００５１】これによりカウンタ21はアップ方向又はダ
ウン方向にインクリメント又はデクリメントして行く。
この出力を位相更新判定回路22において閾値Thと比較す
る。従って、カウンタ21のカウント値が閾値Thを超える
までの時間が時定数となり、この時定数を超えた場合に
のみ位相更新を行うように位相カウンタ23に＋方向又は
−方向の制御ビットを与え、これにより移相値ω1が更
新される。

【００５２】このようにして、位相更新情報が更新され
てもすぐに位相更新が行われる訳ではなく、閾値Thで決
まる時定数に基づいて移相値ω1を更新している。図5
は、図4(2)に示した位相更新回路の変形例を示してお
り、この例では、同図のアップ/ダウン・カウンタ21が1
6ビットカウンタを用いているのに対し、Nビットのアッ
プ/ダウン・カウンタを用いている点が異なっている。

【００５３】すなわち、回路設計時において、このアッ
プ/ダウン・カウンタ21のカウンタ段数を変えることに
より、このカウンタ21のカウント値に対応して位相更新
判定回路22における閾値Thを可変にすることができ、以
って種々の時定数を与えることが可能となる。

【００５４】図6は、図4及び図5に示した位相更新回路
のさらに別の変形例を示している。この例では、上記の
位相更新判定回路22を、Nビット・カウンタ21のNビット
の内の上位4ビットを入力するセレクタ24と、セレクタ2
4に接続されたXビット・カウンタ25と、セレクタ24の出
力とNビット・カウンタ21のMSBビットを入力して位相カ
ウンタ23への更新イネーブル信号(1ビット)を出力する
排他的論理否定和(ExNOR)回路26で構成されている。

【００５５】また、カウンタ25は、回路26から位相カウ
ンタ23への更新イネーブル信号を同様にイネーブル信号
として端子Eに入力し、上位3ビットの制御信号をセレク
タ24に与えており、カウンタ21からのMSBビットは位相
カウンタ23の位相更新ビットとなっている。

【００５６】図7は、図6に示した位相更新回路における
カウンタ2１とセレクタ24とその出力の関係をより具体
的に示したものである。すなわちNビット・カウンタ21
におけるMSB-1〜MSB-4の上位4ビットがセレクタ24に被
選択信号として与えられ、Xビット・カウンタ23からはM
SBビットとMSB-1,MSB-2の上位3ビットが選択制御信号と
して与えられ、セレクタ24の出力端子Cからの出力信号
は真理値表26に示す信号となる。

【００５７】この構成例は、位相調整を、その調整段階
に応じて「高速な追従を重視した位相調整」と「高速性
よりも安定性を重視した位相調整」とに使い分けるもの
である。「高速な位相追従」を必要とする場合は、アッ
プ/ダウン・カウンタ21のカウンタ段数Nを予め下げるこ
とで対応し、「安定性を重視した位相追従」の場合はカ
ウンタ段数Nを予め上げて制御を行うものである。

【００５８】このため、位相調整を開始した直後は位相
調整の時定数を小さくして、高速な位相補正を行い、位
相補正の進行が進むにつれて時定数を大きくし、安定度
を増すような構成としている。まず、位相設定要求が上
がるとNビット・カウンタ21は回路26の出力信号により
リセットされ、かつXビット・カウンタ25はイネーブル
状態になる。

【００５９】そして、Xビット・カウンタ23からのMSB-1
〜MSB-2の3ビットの出力信号は真理値表26に示すよう
に、最初はいずれも“０”であるため、セレクタ24への
制御信号は“000”となってNビット・カウンタ21の出力
端子A0によって示されるMSB-4ビットが出力端子Cから出
力される。

【００６０】次に、カウンタ23に回路26から更新イネー
ブル信号が入力された時、インクリメントされて、制御
信号は“001”となるが、この場合もやはり真理値表26
に従いNビット・カウンタ21のA0出力端子からMSB-4ビッ
トが選択されてセレクタ24の出力端子Cから出力される
こととなる。

【００６１】このような動作を繰り返した後、制御信号
が“100”になった時には今度は真理値表26によりNビッ
ト・カウンタ21の出力端子A1からのMSB-3ビットがセレ
クタ24によって選択され、その出力端子Cから出力され
ることとなる。これは、カウンタ段数をMSB-4からMSB-3
に上げたことになり、以って、この位相更新判定回路22
としても時定数が大きくなったことを示している。

【００６２】このような動作を繰り返し、Xビット・カ
ウンタ23の出力信号が“111”になった時点でNビット・
カウンタ21の出力端子A3からのMSB-1ビットがセレクタ2
4によって選択されて、その出力端子Cから出力され、こ
の時点で動作が停止する。図8は、この実施例(1)におい
て、図1及び図2に示した復調器DEMの構成例を示したも
のである。この構成例と、図5に示した従来の構成例と
を比較すると、局部発振器11から複素乗算器121及び122
への信号がそれぞれ、移相値ω1を含むcos(ωt+ω1)及
びsin(ωt+ω1)になっている点が異なっており、その他
の点は同様である。

【００６３】従って、この移相値ω1を含む局部発振器1
1からの信号によって乗算器121及び122で複素乗算する
ことにより移相値ω1を含むベースバンド信号がそれ
ぞれIch及びQchに得られ、これらが減算器2にフィード
バック信号S_FBとして与えられることになる。

【００６４】なお、この復調器DEMは、以下の各実施例
においても同様に用いることができる。実施例(2) 図9は、本発明に係る歪補償装置の実施例(2)を示したも
ので、この実施例では送信信号及びフィードバック信号
を用いた位相調整回路10により位相調整を行うものであ
る。

【００６５】すなわち、図示のように、位相調整回路10
は、減算器２に入力される送信信号S_T及びフィードバッ
ク信号S_FBを入力し、両者の相関値を演算して、移相値
ω1を得る方式を採用している。図10には、この実施例
(2)の位相調整回路例が示されている。すなわち、この
位相調整回路10は、同図(1)に示す位相更新情報生成部
としての複素乗算器102と、同図(2)に示す位相更新回路
とで構成されている。

【００６６】複素乗算器102は、4つの乗算器1021〜1024
と2つの加算器1025, 1026で構成され、送信信号S_Tにお
けるIチャネル信号Ｔ_xIch及びT_xQchを乗算器1021と1022
にそれぞれ入力するとともに、乗算器1023と1024にも入
力する。一方、フィードバック信号S_FBのIチャネル信号
R_xIchとR_xQchがインバータ101に与えられ、ここで共役
複素数に変換されて、送信信号S_Tと同様に乗算器1021,1
022,1023, 1024に与えられる。

【００６７】そして、これらの送信信号S_Tとフィードバ
ック信号S_FBを乗算器1021と1022での乗算結果が加算器1
025に与えられて実部の相関結果が得られ、乗算器1023
と1024の乗算結果が加算器1026に与えられて虚部の相関
結果が得られることになる。これを式で示すと次のとお
りである。

【００６８】

【数２】

【００６９】そして、虚部の相関結果（MSBビット）の
位相更新情報+/-を用いて上記の実施例(1)のように移相
値ω1の更新を行う。この場合の位相更新回路例が同図
(2)に示されており、この回路例と図4(2)に示した回路
例との相違は16ビット・アップ/ダウン・カウンタ21の
イネーブル入力端子Eが常に“１”に固定されている点
である。すなわち、虚部の更新情報により位相更新制御
を行う場合には必ずカウンタ21を動作させるためであ
る。

【００７０】上記の式(9)から分かることは、送信信号S
_Tとフィードバック信号S_FBの位相が一致している場合
（上記の式（９)におけるθ=0）には、演算した相関値
の実部が最大値を取り、虚部は“0”となる。従って、
両信号の位相がずれているときは、その虚部の符号ビッ
トは、必ず正又は負になる筈であり、この符号ビットを
カウンタ21において蓄積し、これを位相更新判定回路22
で上記と同様に閾値Thで判定した後、閾値Thを越えたも
のについてのみ位相カウンタ23をインクリメントし、移
相値ω1を更新するものである。

【００７１】図11は、上記の実施例(2)の変形例を示し
ており、上記の相関演算による位相調整回路10と異なる
点は、位相調整回路10で求めた両信号の位相差を、フィ
ードバック信号S_FBではなく送信信号S_Tの位相回転によ
り補正する点である。このため、位相調整回路10から得
られた移相値ω1は複素乗算器32に直接与えられ、以っ
て位相回転された送信信号S_Tが減算器に2に与えられる
こととなる。

【００７２】なお、このように複素乗算器32を送信信号
側に設ける点は、この実施例に限らず本発明の全ての実
施例において共通に適用できるものである。また、複素
乗算器32は、減算器2の入力側ではなく、フィルタ5の前
段または後段に挿入してもよい。これも全ての実施例に
適用される。

【００７３】実施例(3) 図12は、本発明に係る歪補償装置の実施例(3)を示した
ものであり、この実施例では減算器2から出力される誤
差信号e(t)を用いて移相値ω1を求める位相調整回路10
を用いている。

【００７４】すなわち、この減算器2からの誤差信号e
(t)は、送信信号S_T及びフィードバック信号S_FBの位相が
ずれるに従って値が大きくなることに着目し、誤差信号
e(t)が最小になるポイントを最適位相値として移相値ω
１を求めるようにしたものである。

【００７５】図13は、この実施例(3)の位相調整回路例
を動作フローチャートで示したもので、この例では、移
相値ω1としていくつかの調査対象値を設定し、各移相
値を設定したときの誤差信号e(t)の所定回数累積加算を
行い、誤差信号e(t)が最少となった移相値ω1を最適位
相として採用するものである。

【００７６】すなわち、まずいくつかの移相値候補の中
から、或る移相値ω1をまず初期設定し（ステップS1
1）、この状態で誤差信号e(t)を取り込み（ステップS1
2）、その電力計算を行い（ステップS13）、さらに累積
加算を行う（ステップS14）。そしてこの累積加算が所
定回数行われた否かを判定し（ステップS15）、所定回
数が行われるまでステップS12〜S15を繰り返す。

【００７７】所定回数の累積加算が終わった後は、この
累積値を格納し（ステップS16）、さらに調査対象の誤
差累積がすべて完了したか否かを判定し（ステップS1
7）、完了していない時はステップS11に戻って移相値ω
1を別の調査対象の値に変更し（ステップS11）、上記の
ステップS12〜S17を調査対象の誤差累積が完了するまで
実行する。

【００７８】そして、全ての調査対象の誤差累積値を得
た後、この累積値の中で最小であったω1を移相値とし
て設定する（ステップS18）。実施例の切替ここで、上記の実施例(1)は歪補償係数を用いて位相調
整を行うものであり、また、実施例(2)及び(3)は歪補償
係数を用いないで位相調整を行うものである。従って、
特に実施例(2)及び(3)の場合には歪補償係数の更新が行
われているか否かは制御に大きな影響を及ぼす。

【００７９】そこで、図14はこのような歪補償係数の更
新の有無によって位相調整方法、すなわち実施例を切り
替えようとするものである。すなわち、歪補償係数を用
いて位相調整を行う実施例(1)の場合には歪補償係数の
更新があること（ステップS20）を前提に、歪補償係数
による位相調整を行う（ステップS22）。

【００８０】一方、実施例(2)又は(3)の場合には歪補償
係数の更新があった時にそれぞれ相関演算又は誤差によ
る位相調整を行うと制御が収束しない状態が発生し得る
ので、これらの実施例(2)又は(3)の場合にはステップS2
0において歪補償係数の更新がない時のみ位相調整を実
行するようにしている（ステップS21）。

【００８１】実施例(4) 図15は、本発明に係る歪補償装置の実施例(4)を示した
ものであり、この実施例では位相調整の初期段階におい
て、高速に位相調整を行おうとするものである。すなわ
ち、上記の実施例(1)〜(3)に先立って本実施例(4)を実
行することが好ましい。

【００８２】この実施例(4)では、位相調整回路10と減
算器2との間に位相差検出部としてのデコーダ50を設
け、このデコーダ50は送信信号S_Tとフィードバック信号
S_FBの各I/Qチャネルの信号を入力し、両信号間の初期位
相差を3ビット信号として出力し、平均化回路51に与え
るものである。

【００８３】すなわち、位相調整を開始した時、送信信
号S_Tとフィードバック信号S_FBの位相差は-180°〜＋180
°の範囲でずれがある。そこで1度の試行により45°以
内に位相差を追い込むため、デコーダ50では3ビットの
初期位相差信号を発生している。

【００８４】このため、送信信号S_T又はフィードバック
信号S_FBにおいて2ビットの符号ビットとその実部（Iチ
ャネル）と虚部(Qチャネル)の大小比較結果(1ビット)の
3ビットを用いることにより、送信信号S_T又はフィード
バック信号S_FBの位相が、360°を8(=2³)分割した45°の
範囲のどの部分に位置しているかが判別できることにな
る。

【００８５】図16(1)及び(2)はこの状態を示したもの
で、送信信号S_Tが網掛けで示した0〜45°の範囲内に位
相が存在する場合には、実部及び虚部共に正であり、実
部が虚部以上の値を有している。今、送信信号S_Tが同図
(1)の網掛けに示す位相θ=0°を示しているとし、他方
のフィードバック信号S_FBが同図(3)において網掛けで示
す0°, 45°,90°, 135°, 180°, 225°, 270°, 315
°の8つの状態を呈しているとすると、同図(4)に示すよ
うに両者間のそれぞれ位相補正量が、0°, 315°, 270
°, 225°, 180°,135°, 90°, 45°の逆時計方向の位
相回転を必要とすることを示している。

【００８６】図17(1)及び(2)は、図16に示した位相補正
量を3ビットの位相差としてデコーダ50でデコードした
場合の構成例を示している。また、図17(3)は、図15の
具体例を示している。ここで、各送信信号又はフィード
バック信号の位相は次式から45°の精度で求めることが
できる。

【００８７】

【数３】

【００８８】ここでsgn( )は符号を示し、この符号が正
の時“0”であり、負の時は“1”として演算すると、位
相値φは0〜7の値として求めることができる。例えば、である。同様にしてフィードバック信号の位相値につい
ても求められる。

【００８９】このように送信信号とフィードバック信号
の位相差をデコーダ50でデコードして得た初期位相差(3
ビット)が図17(2)に示されている。そしてこのように求
めた初期位相差を平均化回路51を経由することにより移
相値ω1を得ることができる。

【００９０】図18はこの平均化回路51の具体的な構成例
を示したもので、同図(1)において、位相差はそのまま
移相値ω1として出力してもよいが、一定量だけ蓄積し
これについて平均を求めることにより安定した移相値ω
1を求めるものである。すなわち、デコーダ50からの位
相差(3ビット)はコンバイナ512〜514に対してそれぞれ
与えられる。ただし、コンバイナ512の場合には同図(2)
に示すように位相差(3ビット)中のMSBビットを6ビット
に展開し、9ビットの“2”の補数にしてアキュムレータ
515に与え、64個の平均を求めてセレクタ518に出力して
いる。

【００９１】また、コンバイナ513の場合には、入力し
たデータに6ビット分“000000”を加えて9ビットの絶対
値とし、アキュムレータ516に上記と同様に与えてその6
4個の平均値をセレクタ518に出力している。さらにコン
バイナ514に与えられるデータは、その前に絶対値回路
(ABS)518において絶対値表現として“2”の補数に変換
され、さらにコンバイナ514で“000000”が付加された
後、64個の平均値がアキュムレータ517から判定回路519
に出力される。

【００９２】コンバイナ512とアキュムレータ515は、図
17(2)の第1及び第4象限の平均位相差を取るものであ
り、コンバイナ513とアキュムレータ516は同じく第2及
び第3象限の平均位相差を取っている。そして、コンバ
イナ514とアキュムレータ517により得られた平均位相差
のMSBビットが“0”である場合には、判定回路519はセ
レクタ518を制御してアキュムレータ515の出力を選択
し、MSBビットが“1”である場合にはアキュムレータ51
6の出力を選択して移相値ω1とするものである。

【００９３】このような構成を採る理由は次のとおりで
ある。図17(2)において、デコーダ50からの位相差デー
タが例えば、“000(0°)”→“111(315°)”と続いたと
き、両者の平均値は約“100”となり、これは同図(1)の
180°に相当してしまい、誤った平均値を出力してしま
う。

【００９４】これを避けるためには、第1,4象限に関し
ては“2”の補数で平均を取る必要がある。また、第2,3
象限に関しては逆に“2”の補数にせず絶対値を取った
方が正確な平均値となる。従って、アキュムレータ515
と516の出力の選択は、位相差データの象限を判定すれ
ば可能になることが分かる。

【００９５】一方、第1,4象限は同図(1)に示す如く、-9
0°〜+90°の範囲に相当し、第2,3象限は-90°〜-180°
と+90°〜+180°の範囲に相当するので、絶対値は第2,3
象限の方が大きいことが分かる。従って、位相差データ
の絶対値を取り且つそのMSBビットを見れば、第1,4象限
か第2,3象限かが判別できる。

【００９６】そこで、判定回路519は、アキュムレータ5
17のMSBビットに基づいて、図17(2)における第1及び第4
象限での位相制御と第2及び第3象限での位相制御とを明
確に切り分けて移相値ω1をセレクタ578から出力させる
ことにより、図16(4)に示したような正確な位相補正量
を求めている。（付記１）参照信号と歪を発生する回路のフィードバッ
ク信号との誤差が小さくなるように該参照信号を基準と
して適応アルゴリズムを用いて歪補償係数を演算し該参
照信号に与えることにより該歪を補償する適応プリディ
ストータ型歪補償装置において、該参照信号の位相と該
フィードバック信号の位相差を小さくする移相値を求
め、該移相値より該参照信号又はフィードバック信号の
位相を補正する位相調整回路を設けたことを特徴とする
歪補償装置。（付記２）付記１において、該位相調整回路が、該歪補
償係数より該移相値を求めることを特徴とした歪補償装
置。（付記３）付記２において、該位相調整回路は、該歪補
償係数の実部が正で虚部の絶対値が所定の閾値以下のと
きを除き、該虚部の符号に基づいて該移相値を求めるこ
とを特徴とした歪補償装置。（付記４）付記１において、該位相調整回路が、該参照
信号と該フィードバック信号との相関より該移相値を求
めることを特徴とした歪補償装置。（付記５）付記３又は４において、該位相調整回路は、
該虚部の符号を加算するアップ／ダウン・カウンタと、
該アップ／ダウン・カウンタのカウント値が一定値に達
したか否かを判定する位相更新判定回路と、該カウント
値が一定値に達したことを該位相更新判定回路が判定し
た場合に該移相値を更新する位相カウンタと、を含むこ
とを特徴とした歪補償装置。（付記６）付記５において、該位相更新判定回路が、位
相調整段階に応じて該一定値を変化させることを特徴と
した歪補償装置。（付記７）付記１において、該位相調整回路が、該参照
信号と該フィードバック信号との該誤差より該移相値を
求めることを特徴とした歪補償装置。（付記８）付記2又は３において、該位相調整回路が、
該歪補償係数の更新の有無を判定し、該更新が有ったと
きに該移相値を求めることを特徴とした歪補償装置。（付記９）付記４又は５において、該位相調整回路が、
該歪補償係数の更新の有無を判定し、該更新が無かった
ときに該移相値を求めることを特徴とした歪補償装置。（付記１０）付記１において、該位相調整回路が、該参
照信号と該フィードバック信号の位相差を複素平面の象
限判定により求めることを特徴とした歪補償装置。（付記１１）付記１０において、該位相調整回路が、該
参照信号と該フィードバック信号の位相差を、複素平面
の象限判定及び実部と虚部の大小判定により求めること
を特徴とした歪補償装置。

【００９７】

【発明の効果】以上説明したように本発明に係る歪補償
装置によれば、参照信号とフィードバック信号の位相差
を小さくする移相値を求め、この移相値により参照信号
又はフィードバック信号の位相を補正する位相調整回路
を設けたので、参照信号及びフィードバック信号の位相
を常に一致させることができ、初期係数と収束後の係数
が常に近い状態で動作させることができるので収束時間
を短縮できる。

【００９８】また、位相調整を行い、常に位相差を0°
に保っているので、図25(2)に示した信号に合わせてD/A
変換器の入力に16ビットを割り当てることができ、D/A
変換器の有効ビット数をフルに利用できる（ダイナミッ
クレンジをフルに利用できる）ことになる。

【図面の簡単な説明】

【図１】本発明に係る歪補償装置の基本構成を示したブ
ロック図である。

【図２】本発明に係る歪補償装置の実施例(1)を示した
回路ブロック図である。

【図３】本発明に係る歪補償装置の実施例(1)の制御概
念図である。

【図４】本発明に係る歪補償装置の実施例(1)の位相調
整回路例を示した図である。

【図５】図４(2)に示した位相更新回路例の変形例を示
したブロック図である。

【図６】図４(2)及び図５に示した位相更新回路例のさ
らに変形例を示した回路ブロック図である。

【図７】図６に示した位相更新回路の構成をより具体的
に示したブロック図である。

【図８】本発明で用いるディジタル直交復調器の構成例
を示したブロック図である。

【図９】本発明に係る歪補償装置の実施例(2)を示した
回路ブロック図である。

【図１０】本発明に係る歪補償装置の実施例(2)の位相
調整回路例を示した回路ブロック図である。

【図１１】本発明に係る歪補償装置の実施例(2)の変形
例を示した回路ブロック図である。

【図１２】本発明に係る歪補償装置の実施例(3)を示し
た回路ブロック図である。

【図１３】図12に示した実施例(3)における位相調整回
路の動作例を示したフローチャート図である。

【図１４】本発明の実施例の切替方式を示したフローチ
ャート図である。

【図１５】本発明に係る歪補償装置の実施例(4)を示し
た回路ブロック図である。

【図１６】図15に示した実施例(4)の位相補正動作を説
明するための図である。

【図１７】図15に示した実施例(4)をより具体的に示し
たブロック図である。

【図１８】図1７に示した平均化回路をより具体的に示
した回路ブロック図である。

【図１９】電力増幅器の入出力特性と周波数スペクトル
特性を示した波形図である。

【図２０】従来から知られている適応プリディストータ
型歪補償装置の一般的な構成例を示したブロック図であ
る。

【図２１】図20に示した適応プリディストータ型歪補償
装置の従来例(1)を示した回路ブロック図である。

【図２２】図2１におけるディジタル直交復調器の構成
例を示したブロック図である。

【図２３】図20に示した適応プリディストータ型歪補償
装置の従来例(2)(補償信号分離方式)を示した回路ブロ
ック図である。

【図２４】図21に示した従来例(1)の収束後の歪補償係
数をベクトル表示した図である。

【図２５】図24に示した従来例(2)の問題点を説明する
ための図である。

【符号の説明】

１電力増幅器２減算器３歪補償係数生成部４,１２,１５,1６,１２１,１２２,１０２１〜１０２４
複素乗算器７,１１局部発振器１４,１０１インバータ(共役複素数変換器) １７乗算器１８,１０２５,１０２６加算器１９アドレス発生部２０歪補償テーブルＭＯＤ変調部ＤＥＭディジタル直交復調器５,１３,１３１,１３２ＬＰＦ(ローパスフィルタ) ２１アップ/ダウン・カウンタ２２位相更新判定回路２３位相カウンタ２４セレクタ２５Ｘビット・カウンタ２６排他的否定論理和回路５０デコーダ(位相差検出部) ５１平均化回路５１２〜５１４コンバイナ５１５〜５１７アキュムレータ５１９判定回路５１８セレクタ図中、同一符号は同一又は相当部分を示す。

───────────────────────────────────────────────────── フロントページの続き (72)発明者大石泰之神奈川県川崎市中原区上小田中４丁目１番地１号富士通株式会社内 (72)発明者久保徳郎神奈川県川崎市中原区上小田中４丁目１番地１号富士通株式会社内 (72)発明者浜田一神奈川県川崎市中原区上小田中４丁目１番地１号富士通株式会社内 (72)発明者札場伸和神奈川県川崎市中原区上小田中４丁目１番地１号富士通株式会社内 (72)発明者濱野充晴北海道札幌市北区北七条西４丁目３番地１号富士通東日本ディジタル・テクノロジ株式会社内 (72)発明者佐々木徹北海道札幌市北区北七条西４丁目３番地１号富士通東日本ディジタル・テクノロジ株式会社内 (72)発明者菅野裕紀北海道札幌市北区北七条西４丁目３番地１号富士通東日本ディジタル・テクノロジ株式会社内 (72)発明者花田耕一北海道札幌市北区北七条西４丁目３番地１号富士通東日本ディジタル・テクノロジ株式会社内Ｆターム(参考） 5J090 AA01 AA41 CA21 FA17 FA19 KA00 KA04 KA16 KA26 KA32 KA34 KA35 KA42 KA53 KA55 MA11 NN11 SA14 TA01 TA02 TA07 5J500 AA01 AA41 AC21 AF17 AF19 AK00 AK04 AK16 AK26 AK32 AK34 AK35 AK42 AK53 AK55 AM11 AS14 AT01 AT02 AT07 NN11 5K004 AA01 AA05 AA08 BC01 FF05 JF04 5K060 BB07 CC04 HH06 HH22 KK06

Claims

【特許請求の範囲】

【請求項１】参照信号と歪を発生する回路のフィードバ
ック信号との誤差が小さくなるように該参照信号を基準
として適応アルゴリズムを用いて歪補償係数を演算し該
参照信号に与えることにより該歪を補償する適応プリデ
ィストータ型歪補償装置において、該参照信号と該フィードバック信号の位相差を小さくす
る移相値を求め、該移相値より該参照信号又はフィード
バック信号の位相を補正する位相調整回路を設けたこと
を特徴とする歪補償装置。
【請求項２】請求項１において、該位相調整回路が、該歪補償係数より該移相値を求める
ことを特徴とした歪補償装置。
【請求項３】請求項１において、該位相調整回路が、該参照信号と該フィードバック信号
との相関より該移相値を求めることを特徴とした歪補償
装置。
【請求項４】請求項１において、該位相調整回路が、該参照信号と該フィードバック信号
との該誤差より該移相値を求めることを特徴とした歪補
償装置。
【請求項５】請求項１において、該位相調整回路が、該参照信号と該フィードバック信号
の位相差を複素平面の象限判定より求めることを特徴と
した歪補償装置。