JP2003283001A - 磁気抵抗効果素子およびこれを用いた磁気メモリ - Google Patents
磁気抵抗効果素子およびこれを用いた磁気メモリInfo
- Publication number
- JP2003283001A JP2003283001A JP2002089027A JP2002089027A JP2003283001A JP 2003283001 A JP2003283001 A JP 2003283001A JP 2002089027 A JP2002089027 A JP 2002089027A JP 2002089027 A JP2002089027 A JP 2002089027A JP 2003283001 A JP2003283001 A JP 2003283001A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- magnetic
- ferromagnetic
- magnetoresistive effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Thin Magnetic Films (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【課題】 サイズを小さくしても、ＭＲ比が大きく、ス
イッチング磁界が小さく、熱安定性に優れた信頼性ある
磁気抵抗効果素子を提供すことを可能にする。 【解決手段】 単層の強磁性層からなる記憶層と、少な
くとも１層の強磁性層を有する磁性膜と、前記記憶層と
前記磁性膜との間に設けられたトンネルバリア層と、を
備え、前記記憶層の強磁性層は、Ni-Fe-Co三元合金から
なり、Ni-Fe-Co三元状態図において、Co90(at%)Fe
10(at%)−Fe30(at%)Ni70(at%)の直線、Fe80(at% )Ni
20(at%)−Fe30(at%)Ni70(at%)の直線、Fe80(at%)Ni
20(at%)−Co65(at%) Ni35 (at%)の直線が囲む内側の組成
領域およびFe80(at%)Ni20(at%)−Co65(at%)Ni35(a t%)の
直線、Co90(at%)Fe10(at%)−Fe70(at%)Ni30(at%)の直
線、Co90(at%)Fe10(a t%)−Fe30(at%)Ni70(at%)の直線が
囲む内側の組成領域のうちのいずれか一方の組成領域か
ら選ばれる組成を有し、前記記憶層と前記トンネルバリ
ア層の界面および前記磁性膜と前記トンネルバリア層の
界面における最大表面粗さが０．４ｎｍ以上である。
イッチング磁界が小さく、熱安定性に優れた信頼性ある
磁気抵抗効果素子を提供すことを可能にする。 【解決手段】 単層の強磁性層からなる記憶層と、少な
くとも１層の強磁性層を有する磁性膜と、前記記憶層と
前記磁性膜との間に設けられたトンネルバリア層と、を
備え、前記記憶層の強磁性層は、Ni-Fe-Co三元合金から
なり、Ni-Fe-Co三元状態図において、Co90(at%)Fe
10(at%)−Fe30(at%)Ni70(at%)の直線、Fe80(at% )Ni
20(at%)−Fe30(at%)Ni70(at%)の直線、Fe80(at%)Ni
20(at%)−Co65(at%) Ni35 (at%)の直線が囲む内側の組成
領域およびFe80(at%)Ni20(at%)−Co65(at%)Ni35(a t%)の
直線、Co90(at%)Fe10(at%)−Fe70(at%)Ni30(at%)の直
線、Co90(at%)Fe10(a t%)−Fe30(at%)Ni70(at%)の直線が
囲む内側の組成領域のうちのいずれか一方の組成領域か
ら選ばれる組成を有し、前記記憶層と前記トンネルバリ
ア層の界面および前記磁性膜と前記トンネルバリア層の
界面における最大表面粗さが０．４ｎｍ以上である。
Description
【０００１】
【発明の属する技術分野】本発明は、磁気抵抗効果素子
およびこの磁気抵抗効果素子を有する磁気メモリに関す
る。
およびこの磁気抵抗効果素子を有する磁気メモリに関す
る。
【０００２】
【従来の技術】磁性体膜を用いた磁気抵抗効果素子は、
磁気ヘッド、磁気センサーなどに用いられているが、固
体磁気メモリに用いることが提案されている。
磁気ヘッド、磁気センサーなどに用いられているが、固
体磁気メモリに用いることが提案されている。
【０００３】特に、高速読み書き、大容量、低消費電力
動作も可能な次世代の固体不揮発メモリとして、強磁性
体の磁気抵抗効果を利用した磁気ランダムアクセスメモ
リ（以下、ＭＲＡＭ（Magnetic Random Access Memor
y）とも云う）への関心が高まっている。
動作も可能な次世代の固体不揮発メモリとして、強磁性
体の磁気抵抗効果を利用した磁気ランダムアクセスメモ
リ（以下、ＭＲＡＭ（Magnetic Random Access Memor
y）とも云う）への関心が高まっている。
【０００４】近年、２つの磁性金属層の間に１層の誘電
体を挿入したサンドイッチ構造を有し、膜面に対して垂
直に電流を流し、トンネル電流を利用した磁気抵抗効果
素子として、いわゆる「強磁性トンネル接合素子（以
下、ＴＭＲ（Tunneling Magneto-Resistance effect）
素子とも云う）」が提案されている。強磁性トンネル接
合素子においては、２０％以上の磁気抵抗変化率（ＭＲ
比）が得られるようになったことから（J. Appl. Phys.
79, 4724 (1996)参照）、ＭＲＡＭへの応用の可能性が
高まってきている。
体を挿入したサンドイッチ構造を有し、膜面に対して垂
直に電流を流し、トンネル電流を利用した磁気抵抗効果
素子として、いわゆる「強磁性トンネル接合素子（以
下、ＴＭＲ（Tunneling Magneto-Resistance effect）
素子とも云う）」が提案されている。強磁性トンネル接
合素子においては、２０％以上の磁気抵抗変化率（ＭＲ
比）が得られるようになったことから（J. Appl. Phys.
79, 4724 (1996)参照）、ＭＲＡＭへの応用の可能性が
高まってきている。
【０００５】この強磁性トンネル接合素子は、強磁性電
極上に０．６ｎｍ〜２．０ｎｍ厚の薄いAl（アルミニウ
ム）層を成膜した後、その表面を酸素グロー放電または
酸素ガスに曝すことによって、Al２O３からなるトンネ
ルバリア層を形成することにより、実現できる。
極上に０．６ｎｍ〜２．０ｎｍ厚の薄いAl（アルミニウ
ム）層を成膜した後、その表面を酸素グロー放電または
酸素ガスに曝すことによって、Al２O３からなるトンネ
ルバリア層を形成することにより、実現できる。
【０００６】また、この強磁性１重トンネル接合を構成
する一方の強磁性層に接するように反強磁性層を設けて
交換結合力により、上記一方の強磁性層の磁化反転を起
こりにくくして磁化の向きを固定した磁化固定層とした
構造を有する強磁性１重トンネル接合が提案されている
（特開平１０−４２２７号公報参照）。
する一方の強磁性層に接するように反強磁性層を設けて
交換結合力により、上記一方の強磁性層の磁化反転を起
こりにくくして磁化の向きを固定した磁化固定層とした
構造を有する強磁性１重トンネル接合が提案されている
（特開平１０−４２２７号公報参照）。
【０００７】また、誘電体中に分散した磁性粒子を介し
た強磁性トンネル接合や、強磁性２重トンネル接合（連
続膜）も提案されている（Phys.Rev.B56(10), R5747 (1
997)、応用磁気学会誌23,4-2, (1999)、Appl. Phys. Le
tt. 73(19), 2829 (1998)、Jpn. J. Appl. Phys.39,L10
35(2001)）。
た強磁性トンネル接合や、強磁性２重トンネル接合（連
続膜）も提案されている（Phys.Rev.B56(10), R5747 (1
997)、応用磁気学会誌23,4-2, (1999)、Appl. Phys. Le
tt. 73(19), 2829 (1998)、Jpn. J. Appl. Phys.39,L10
35(2001)）。
【０００８】これらにおいても、２０〜５０％の磁気抵
抗変化率が得られるようになったこと、及び、所望の出
力電圧値を得るため強磁性トンネル接合素子に印加する
電圧値を増やしても磁気抵抗変化率の減少が抑えられる
ことから、ＭＲＡＭへの応用の可能性がある。
抗変化率が得られるようになったこと、及び、所望の出
力電圧値を得るため強磁性トンネル接合素子に印加する
電圧値を増やしても磁気抵抗変化率の減少が抑えられる
ことから、ＭＲＡＭへの応用の可能性がある。
【０００９】ＭＲＡＭにＴＭＲ素子を用いる場合、トン
ネルバリア層を挟む二つの強磁性層のうち、一方が磁化
の向きが変化しないように固定した磁化固着層を磁化基
準層とし、もう一方が磁化の向きが反転し易いようにし
た磁化自由層を記憶層とする。基準層と記憶層の磁化の
向きが平行な状態と反平行な状態を２進情報の “０”
と“１”に対応付けることで情報を記憶することができ
る。
ネルバリア層を挟む二つの強磁性層のうち、一方が磁化
の向きが変化しないように固定した磁化固着層を磁化基
準層とし、もう一方が磁化の向きが反転し易いようにし
た磁化自由層を記憶層とする。基準層と記憶層の磁化の
向きが平行な状態と反平行な状態を２進情報の “０”
と“１”に対応付けることで情報を記憶することができ
る。
【００１０】記録情報の書き込みは、ＴＭＲ素子近傍に
設けられた書き込み配線に電流を流して発生する誘導磁
場により記憶層の磁化の向きを反転させることにより行
う。また、記録情報の読み出しは、ＴＭＲ効果による抵
抗変化分を検出することにより行う。
設けられた書き込み配線に電流を流して発生する誘導磁
場により記憶層の磁化の向きを反転させることにより行
う。また、記録情報の読み出しは、ＴＭＲ効果による抵
抗変化分を検出することにより行う。
【００１１】基準層の磁化の向きを固定するためには、
強磁性層に接するように反強磁性層を設けて交換結合力
により磁化反転を起こりにくくするという方法が用いら
れ、このような構造はスピンバルブ型構造と呼ばれてい
る。この構造において基準層の磁化の向きは磁場を印加
しながら熱処理すること（磁化固着アニール）により決
定される。一方、記憶層は、磁気異方性を与えることに
より磁化容易方向と基準層の磁化の向きとがほぼ同じに
なるように形成されている。
強磁性層に接するように反強磁性層を設けて交換結合力
により磁化反転を起こりにくくするという方法が用いら
れ、このような構造はスピンバルブ型構造と呼ばれてい
る。この構造において基準層の磁化の向きは磁場を印加
しながら熱処理すること（磁化固着アニール）により決
定される。一方、記憶層は、磁気異方性を与えることに
より磁化容易方向と基準層の磁化の向きとがほぼ同じに
なるように形成されている。
【００１２】これら強磁性１重トンネル接合あるいは強
磁性２重トンネル接合を用いた磁気記憶素子は、不揮発
性で、書き込み読み出し時間も１０ナノ秒以下と速く、
書き換え回数も１０１５以上というポテンシャルを有す
る。特に、強磁性２重トンネル接合を用いた磁気記憶素
子は、上述したように、所望の出力電圧値を得るため強
磁性トンネル接合素子に印加する電圧値を増やしても磁
気抵抗変化率の減少が抑えられるため、大きな出力電圧
が得られ、磁気記憶素子として好ましい特性を示す。
磁性２重トンネル接合を用いた磁気記憶素子は、不揮発
性で、書き込み読み出し時間も１０ナノ秒以下と速く、
書き換え回数も１０１５以上というポテンシャルを有す
る。特に、強磁性２重トンネル接合を用いた磁気記憶素
子は、上述したように、所望の出力電圧値を得るため強
磁性トンネル接合素子に印加する電圧値を増やしても磁
気抵抗変化率の減少が抑えられるため、大きな出力電圧
が得られ、磁気記憶素子として好ましい特性を示す。
【００１３】しかし、メモリのセルサイズに関しては、
メモリセルが１個のトランジスタと１個のＴＭＲ素子か
らなる１トランジスタ−１ＴＭＲアーキテクチャ（例え
ば、ＵＳＰ５，７３４，６０５号公報参照）を用いた場
合、半導体のＤＲＡＭ（Dynamic Random Access Memor
y）以下にサイズを小さくできないという問題がある。
メモリセルが１個のトランジスタと１個のＴＭＲ素子か
らなる１トランジスタ−１ＴＭＲアーキテクチャ（例え
ば、ＵＳＰ５，７３４，６０５号公報参照）を用いた場
合、半導体のＤＲＡＭ（Dynamic Random Access Memor
y）以下にサイズを小さくできないという問題がある。
【００１４】この問題を解決するために、ビット線とワ
ード線との間にＴＭＲ素子とダイオードを直列接続した
ダイオード型アーキテクチャ（ＵＳＰ５，６４０，３４
３号公報参照）や、ビット線とワード線の間にＴＭＲ素
子を配置した単純マトリックス型アーキテクチャ（ＤＥ
１９７４４０９５、ＷＯ ９９１４７６０参照）が提
案されている。
ード線との間にＴＭＲ素子とダイオードを直列接続した
ダイオード型アーキテクチャ（ＵＳＰ５，６４０，３４
３号公報参照）や、ビット線とワード線の間にＴＭＲ素
子を配置した単純マトリックス型アーキテクチャ（ＤＥ
１９７４４０９５、ＷＯ ９９１４７６０参照）が提
案されている。
【００１５】
【発明が解決しようとする課題】しかし、大容量化して
ＴＭＲ素子のサイズを微小化すると、熱揺らぎの問題が
生じ、スピン情報が消えてしまう可能性が生じる他、Ｔ
ＭＲ素子のサイズの低減にともなうスイッチング磁場の
増大などが問題となってくる。
ＴＭＲ素子のサイズを微小化すると、熱揺らぎの問題が
生じ、スピン情報が消えてしまう可能性が生じる他、Ｔ
ＭＲ素子のサイズの低減にともなうスイッチング磁場の
増大などが問題となってくる。
【００１６】保磁力すなわちスイッチング磁場は、素子
サイズ、形状、強磁性材料の磁化、膜厚等に依存してお
り、一般に記憶素子のサイズが小さくなると、スイッチ
ング磁場は大きくなる。これは、トンネル接合を有する
ＴＭＲ素子を記憶素子としてＭＲＡＭに用いる場合、書
き込みに大きな電流磁場を必要とし、消費電力が大きく
なるということを意味する。さらに高集積化を考えた場
合は、消費電力が大きくなることが、より一層顕著にな
るという点で大きな問題である。
サイズ、形状、強磁性材料の磁化、膜厚等に依存してお
り、一般に記憶素子のサイズが小さくなると、スイッチ
ング磁場は大きくなる。これは、トンネル接合を有する
ＴＭＲ素子を記憶素子としてＭＲＡＭに用いる場合、書
き込みに大きな電流磁場を必要とし、消費電力が大きく
なるということを意味する。さらに高集積化を考えた場
合は、消費電力が大きくなることが、より一層顕著にな
るという点で大きな問題である。
【００１７】また、熱によるＭｎ原子等の拡散の影響で
長期的な熱安定性の問題も存在する。
長期的な熱安定性の問題も存在する。
【００１８】以上説明したように、磁気メモリの超大容
量化を実現するためには、ＴＭＲ素子のサイズを低減し
てもＭＲ比が大きく、スイッチング磁場が小さく，熱安
定性に優れた磁気抵抗効果素子およびそれを用いた磁気
メモリが必要とされる。
量化を実現するためには、ＴＭＲ素子のサイズを低減し
てもＭＲ比が大きく、スイッチング磁場が小さく，熱安
定性に優れた磁気抵抗効果素子およびそれを用いた磁気
メモリが必要とされる。
【００１９】本発明は、かかる課題の認識に基づいてな
されたものであり、サイズを小さくしても、ＭＲ比が大
きく、スイッチング磁場が小さく、熱安定性に優れた信
頼性ある磁気抵抗効果素子およびこれを用いた磁気メモ
リを提供することを目的とする。
されたものであり、サイズを小さくしても、ＭＲ比が大
きく、スイッチング磁場が小さく、熱安定性に優れた信
頼性ある磁気抵抗効果素子およびこれを用いた磁気メモ
リを提供することを目的とする。
【００２０】
【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の態様による磁気抵抗効果素子は、単
層の強磁性層からなる記憶層と、少なくとも１層の強磁
性層を有する磁性膜と、前記記憶層と前記磁性膜との間
に設けられたトンネルバリア層と、を備え、前記記憶層
の強磁性層は、Ni-Fe-Co三元合金からなり、Ni-Fe-Co三
元状態図において、Co90(at%)Fe10(at%)−Fe30(at%)Ni
70(at%)の直線、Fe80(at%)Ni20(at%)−Fe30 (at%)Ni
70(at%)の直線、Fe80(at%)Ni20(at%)−Co65(at%)Ni
35(at%)の直線が囲む内側の組成領域およびFe80(at%)Ni
20(at%)−Co65(at%)Ni35(at%)の直線、Co90(a t%)Fe
10(at%)−Fe70(at%)Ni30(at%)の直線、Co90(at%)Fe
10(at%)−Fe30(at%)Ni7 0(at%)の直線が囲む内側の組成
領域のうちのいずれか一方の組成領域から選ばれる組成
を有し、前記記憶層と前記トンネルバリア層の界面およ
び前記磁性膜と前記トンネルバリア層の界面における最
大表面粗さが０．４ｎｍ以上であることを特徴とする。
め、本発明の第１の態様による磁気抵抗効果素子は、単
層の強磁性層からなる記憶層と、少なくとも１層の強磁
性層を有する磁性膜と、前記記憶層と前記磁性膜との間
に設けられたトンネルバリア層と、を備え、前記記憶層
の強磁性層は、Ni-Fe-Co三元合金からなり、Ni-Fe-Co三
元状態図において、Co90(at%)Fe10(at%)−Fe30(at%)Ni
70(at%)の直線、Fe80(at%)Ni20(at%)−Fe30 (at%)Ni
70(at%)の直線、Fe80(at%)Ni20(at%)−Co65(at%)Ni
35(at%)の直線が囲む内側の組成領域およびFe80(at%)Ni
20(at%)−Co65(at%)Ni35(at%)の直線、Co90(a t%)Fe
10(at%)−Fe70(at%)Ni30(at%)の直線、Co90(at%)Fe
10(at%)−Fe30(at%)Ni7 0(at%)の直線が囲む内側の組成
領域のうちのいずれか一方の組成領域から選ばれる組成
を有し、前記記憶層と前記トンネルバリア層の界面およ
び前記磁性膜と前記トンネルバリア層の界面における最
大表面粗さが０．４ｎｍ以上であることを特徴とする。
【００２１】また、本発明の第２の態様による磁気抵抗
効果素子は、単層の強磁性層からなる記憶層と、少なく
とも１層の強磁性層を有する磁性膜と、前記記憶層と前
記磁性膜との間に設けられたトンネルバリア層と、を備
え、前記記憶層の強磁性層は、Ni-Fe-Co三元合金からな
り、Ni-Fe-Co三元状態図において、Co90(at%)Fe10(at %)
−Fe30(at%)Ni70(at%)の直線、Fe70(at%)Ni30(at%)−Fe
30(at%)Ni70(at%)の直線、Fe65(at%)Ni35(at%)−Co
65(at%)Ni35(at%)の直線が囲む内側の組成領域から選ば
れる組成を有し、前記記憶層と前記トンネルバリア層の
界面および前記磁性膜と前記トンネルバリア層の界面に
おける最大表面粗さが０．４ｎｍ以上であることを特徴
とする。
効果素子は、単層の強磁性層からなる記憶層と、少なく
とも１層の強磁性層を有する磁性膜と、前記記憶層と前
記磁性膜との間に設けられたトンネルバリア層と、を備
え、前記記憶層の強磁性層は、Ni-Fe-Co三元合金からな
り、Ni-Fe-Co三元状態図において、Co90(at%)Fe10(at %)
−Fe30(at%)Ni70(at%)の直線、Fe70(at%)Ni30(at%)−Fe
30(at%)Ni70(at%)の直線、Fe65(at%)Ni35(at%)−Co
65(at%)Ni35(at%)の直線が囲む内側の組成領域から選ば
れる組成を有し、前記記憶層と前記トンネルバリア層の
界面および前記磁性膜と前記トンネルバリア層の界面に
おける最大表面粗さが０．４ｎｍ以上であることを特徴
とする。
【００２２】なお、前記磁性膜は、非磁性層を強磁性層
が挟んだ三層積層構造であって、前記非磁性層を挟んで
いる強磁性層は反強磁性的に結合していても良い。
が挟んだ三層積層構造であって、前記非磁性層を挟んで
いる強磁性層は反強磁性的に結合していても良い。
【００２３】なお、前記磁性膜は、反強磁性層磁性層に
接して設けられこの反強磁性層との交換結合力により磁
化が固定された強磁性層を有する磁化固着層を備えるよ
うに構成しても良い。
接して設けられこの反強磁性層との交換結合力により磁
化が固定された強磁性層を有する磁化固着層を備えるよ
うに構成しても良い。
【００２４】なお、前記磁化固着層の強磁性層は、Co-F
eの二元合金からなるように構成することが好ましい。
eの二元合金からなるように構成することが好ましい。
【００２５】なお、前記反強磁性層は、PtｘMn1-x（49.
5at%≦ｘ≦50.5at%）、NiｙMn1-y（49.5at%≦ｙ≦50.5
at%）、IrｚMn1-z（22at%≦z≦27at%）のいずれかから
なっていても良い。
5at%≦ｘ≦50.5at%）、NiｙMn1-y（49.5at%≦ｙ≦50.5
at%）、IrｚMn1-z（22at%≦z≦27at%）のいずれかから
なっていても良い。
【００２６】また、本発明の第３の態様による磁気メモ
リは、第１の配線と、前記第１の配線と交差する第２の
配線と、前記第１の配線と前記第２の配線との交差領域
毎に設けられたメモリセルと、を備え、前記メモリセル
は、記憶素子として、上記記載の磁気抵抗効果素子を有
していることを特徴とする。
リは、第１の配線と、前記第１の配線と交差する第２の
配線と、前記第１の配線と前記第２の配線との交差領域
毎に設けられたメモリセルと、を備え、前記メモリセル
は、記憶素子として、上記記載の磁気抵抗効果素子を有
していることを特徴とする。
【００２７】また、本発明の第４の態様による磁気メモ
リは、第１の配線と、前記第１の配線の上に形成された
第１の磁気抵抗効果素子と、前記第１の配線の下に形成
された第２の磁気抵抗効果素子と、前記第１の配線の上
に形成され前記第１の配線と交差する第２の配線と、前
記第１の配線の下に形成され前記第１の配線と交差する
第３の配線とを備え、前記第１および第２の磁気抵抗効
果素子は、上記記載の磁気抵抗効果素子であり、前記第
２及び第３の配線にそれぞれ電流を流しつつ前記第１の
配線に電流を流すことにより前記第１及び第２の磁気抵
抗効果素子の記憶層の磁化をそれぞれ所定の方向に反転
可能であり、前記第１の配線を介して前記前記第１及び
第２の磁気抵抗効果素子にセンス電流を流すことにより
得られる前記第１および第２の磁気抵抗効果素子からの
出力信号の差分を検出することにより、２値情報のいず
れかとして読み出すことを特徴とする。
リは、第１の配線と、前記第１の配線の上に形成された
第１の磁気抵抗効果素子と、前記第１の配線の下に形成
された第２の磁気抵抗効果素子と、前記第１の配線の上
に形成され前記第１の配線と交差する第２の配線と、前
記第１の配線の下に形成され前記第１の配線と交差する
第３の配線とを備え、前記第１および第２の磁気抵抗効
果素子は、上記記載の磁気抵抗効果素子であり、前記第
２及び第３の配線にそれぞれ電流を流しつつ前記第１の
配線に電流を流すことにより前記第１及び第２の磁気抵
抗効果素子の記憶層の磁化をそれぞれ所定の方向に反転
可能であり、前記第１の配線を介して前記前記第１及び
第２の磁気抵抗効果素子にセンス電流を流すことにより
得られる前記第１および第２の磁気抵抗効果素子からの
出力信号の差分を検出することにより、２値情報のいず
れかとして読み出すことを特徴とする。
【００２８】
【発明の実施の形態】以下、図面を参照しつつ本発明の
実施形態を説明する。
実施形態を説明する。
【００２９】本発明の第１実施形態による磁気抵抗効果
素子は、ＴＭＲ素子であって、図１(ａ)に示す強磁性二
重トンネル接合となっている。なお、図１(b)に示す強
磁性一重トンネル接合であっても良い。強磁性一重トン
ネル接合は、下地金属層２上に、反強磁性層４、磁化固
着層６（ピン層とも云う）、トンネルバリア層８、磁化
自由層１０（記憶層ともいう）、カバー／ハードマスク
層１８を順次設けた構成となっている。また、強磁性二
重トンネル接合は、下地金属層２上に、反強磁性層４、
磁化固着層６、トンネルバリア層８、記憶層１０、トン
ネルバリア層１２、磁化固着層１４、反強磁性層１６、
カバー／ハードマスク層１８を順次設けた構成となって
いる。また、本実施形態においては、記憶層１０は、単
層の強磁性層からなっている。
素子は、ＴＭＲ素子であって、図１(ａ)に示す強磁性二
重トンネル接合となっている。なお、図１(b)に示す強
磁性一重トンネル接合であっても良い。強磁性一重トン
ネル接合は、下地金属層２上に、反強磁性層４、磁化固
着層６（ピン層とも云う）、トンネルバリア層８、磁化
自由層１０（記憶層ともいう）、カバー／ハードマスク
層１８を順次設けた構成となっている。また、強磁性二
重トンネル接合は、下地金属層２上に、反強磁性層４、
磁化固着層６、トンネルバリア層８、記憶層１０、トン
ネルバリア層１２、磁化固着層１４、反強磁性層１６、
カバー／ハードマスク層１８を順次設けた構成となって
いる。また、本実施形態においては、記憶層１０は、単
層の強磁性層からなっている。
【００３０】また、本実施形態においては、図１(ｃ)に
示したように、ＴＭＲ素子の記憶層とトンネルバリア層
の界面または磁化固着層とトンネルバリアの界面におけ
るラフネス（最大表面粗さ）が、断面を透過型電子顕微
鏡（以下、ＴＥＭ（Transparent Electron Microscope)
とも云う）で観測した場合 ０．４ｎｍ以上のラフネス
が、トンネルバリア層と、記憶層または磁化固着層を構
成する強磁性層との間の界面に存在しているように構成
される。なお、図１（ｃ）は、磁化固着層６とトンネル
バリア層８との間の界面、およびトンネルバリア層８と
記憶層１０との間の界面を拡大した図である。上記界面
に０．５ｎｍ以上のラフネスがあるとＴＭＲ素子にオレ
ンジピール（Orange Peel)結合による３６Ｏｅの双極子
磁場がたえず印加されることになり、より好ましい。
示したように、ＴＭＲ素子の記憶層とトンネルバリア層
の界面または磁化固着層とトンネルバリアの界面におけ
るラフネス（最大表面粗さ）が、断面を透過型電子顕微
鏡（以下、ＴＥＭ（Transparent Electron Microscope)
とも云う）で観測した場合 ０．４ｎｍ以上のラフネス
が、トンネルバリア層と、記憶層または磁化固着層を構
成する強磁性層との間の界面に存在しているように構成
される。なお、図１（ｃ）は、磁化固着層６とトンネル
バリア層８との間の界面、およびトンネルバリア層８と
記憶層１０との間の界面を拡大した図である。上記界面
に０．５ｎｍ以上のラフネスがあるとＴＭＲ素子にオレ
ンジピール（Orange Peel)結合による３６Ｏｅの双極子
磁場がたえず印加されることになり、より好ましい。
【００３１】オレンジピール結合は次式で表せる。
ＨＮ＝π２/√２（ｈ２／λｔＦ）Ｍｓｅｘｐ（−２√
２ｔｓ／λ）
２ｔｓ／λ）
【００３２】ここで、ｈ、λは磁化固着層と記憶層間に
生じるラフネスの振幅と面内のピークツーピーク値の長
さをそれぞれ示す。ｔＦ，ｔｓは記憶層、バリア層の厚
さをそれぞれ示し、Ｍｓは記憶層の磁化の値を示す。
生じるラフネスの振幅と面内のピークツーピーク値の長
さをそれぞれ示す。ｔＦ，ｔｓは記憶層、バリア層の厚
さをそれぞれ示し、Ｍｓは記憶層の磁化の値を示す。
【００３３】記憶層にCo-Fe-Niを用いると通常Ｍｓ＝１
０００Ｏｅ程度である。ｔＦ，ｔｓとして、たとえば、
２ｎｍ、１ｎｍを仮定する。λは約１０ｎｍ程度である
から、０．４ｎｍ以上のラフネス（最大表面粗さ）があ
ると磁気抵抗効果素子にオレンジピール結合による３３
Ｏｅの有効磁場（双極子磁場）がたえず印加されること
になる。０．５ｎｍ以上のラフネスがあると磁気抵抗効
果素子にオレンジピール結合による３６Ｏｅの双極子磁
場がたえず印加されることになりより好ましい。強磁性
二重トンネル接合にすると、０．４ｎｍ、０．５ｎｍの
ラフネスの時それぞれ、４６Ｏｅ、７２Ｏｅの有効磁場
が得られ、より好ましい安定性を示すこととなる。
０００Ｏｅ程度である。ｔＦ，ｔｓとして、たとえば、
２ｎｍ、１ｎｍを仮定する。λは約１０ｎｍ程度である
から、０．４ｎｍ以上のラフネス（最大表面粗さ）があ
ると磁気抵抗効果素子にオレンジピール結合による３３
Ｏｅの有効磁場（双極子磁場）がたえず印加されること
になる。０．５ｎｍ以上のラフネスがあると磁気抵抗効
果素子にオレンジピール結合による３６Ｏｅの双極子磁
場がたえず印加されることになりより好ましい。強磁性
二重トンネル接合にすると、０．４ｎｍ、０．５ｎｍの
ラフネスの時それぞれ、４６Ｏｅ、７２Ｏｅの有効磁場
が得られ、より好ましい安定性を示すこととなる。
【００３４】このようなラフネスがトンネルバリア層と
強磁性層との間の界面に存在している場合、後述する保
持力が小さいCo-Fe-Ni三元合金組成を、記憶層を構成す
る強磁性層に用い、セルアスペクト比を２．５以下にし
てＴＭＲ素子を微細化しても磁化固着層と記憶層間に生
じるオレンジピール結合にともなう双極子磁場が大きく
なり、熱安定性にすぐれた特性を得ることができる。
強磁性層との間の界面に存在している場合、後述する保
持力が小さいCo-Fe-Ni三元合金組成を、記憶層を構成す
る強磁性層に用い、セルアスペクト比を２．５以下にし
てＴＭＲ素子を微細化しても磁化固着層と記憶層間に生
じるオレンジピール結合にともなう双極子磁場が大きく
なり、熱安定性にすぐれた特性を得ることができる。
【００３５】また、本実施形態のＴＭＲ素子において
は、図２（ａ）に示すように、磁化固着層の構造が強磁
性層／非磁性層／強磁性層の３層積層構造を有し、トン
ネルバリア層に近い強磁性層の厚さが厚いことが好まし
い。この構造にすると磁化固着層からの浮遊磁場（stra
y field)が生じるため、熱安定性を保ったたまま、Ｍ
Ｒカーブのヒステリシス曲線をゼロ磁場に対して対称に
調整することができる。これは、オレンジピール結合に
よる双極子磁場と、浮遊磁場の起源が異なっていて、浮
遊磁場は、単なる外部磁場として働くからである。
は、図２（ａ）に示すように、磁化固着層の構造が強磁
性層／非磁性層／強磁性層の３層積層構造を有し、トン
ネルバリア層に近い強磁性層の厚さが厚いことが好まし
い。この構造にすると磁化固着層からの浮遊磁場（stra
y field)が生じるため、熱安定性を保ったたまま、Ｍ
Ｒカーブのヒステリシス曲線をゼロ磁場に対して対称に
調整することができる。これは、オレンジピール結合に
よる双極子磁場と、浮遊磁場の起源が異なっていて、浮
遊磁場は、単なる外部磁場として働くからである。
【００３６】浮遊磁場ＨstrayはＴＭＲ素子の長辺の長
さＬに逆比例する（Ｈstray＝Ｃ／Ｌ）。ここで、Ｃは
定数である。したがって、ＴＭＲ素子の長辺の長さに応
じて、トンネルバリア層に近い強磁性層の厚さをどの程
度厚くすれば良いか一義的に決定できる。
さＬに逆比例する（Ｈstray＝Ｃ／Ｌ）。ここで、Ｃは
定数である。したがって、ＴＭＲ素子の長辺の長さに応
じて、トンネルバリア層に近い強磁性層の厚さをどの程
度厚くすれば良いか一義的に決定できる。
【００３７】また、本実施形態のＴＭＲ素子において、
磁化固着層の少なくともトンネルバリア層に隣接した強
磁性層が強磁性層／アモルファス磁性層／強磁性層から
なる３層構造を有する構造、例えば図２（ｂ）に示すよ
うに、磁化固着層が強磁性層／アモルファス磁性層／強
磁性層／非磁性層／強磁性層、もしくは図２（ｃ）に示
すように、強磁性層／アモルファス磁性層／強磁性層／
非磁性層／アモルファス磁性層／強磁性層を用いること
が好ましい。アモルファス磁性層はアモルファス強磁性
層が好ましい。この構造を用いると、反強磁性層４、１
６に、Pt-Mn、Ir-Mn、Ni-Mnなどを用いた場合にもMnの
拡散が押さえられ長期安定性を維持することができ、信
頼性あるＴＭＲ素子を提供できる。
磁化固着層の少なくともトンネルバリア層に隣接した強
磁性層が強磁性層／アモルファス磁性層／強磁性層から
なる３層構造を有する構造、例えば図２（ｂ）に示すよ
うに、磁化固着層が強磁性層／アモルファス磁性層／強
磁性層／非磁性層／強磁性層、もしくは図２（ｃ）に示
すように、強磁性層／アモルファス磁性層／強磁性層／
非磁性層／アモルファス磁性層／強磁性層を用いること
が好ましい。アモルファス磁性層はアモルファス強磁性
層が好ましい。この構造を用いると、反強磁性層４、１
６に、Pt-Mn、Ir-Mn、Ni-Mnなどを用いた場合にもMnの
拡散が押さえられ長期安定性を維持することができ、信
頼性あるＴＭＲ素子を提供できる。
【００３８】アモルファス磁性層はCo、Fe、Niまたはそ
れら合金に、Zr、Nb、Bi、Ta、Wなどを数％から数１０
％混ぜることによって容易に作製することができる。三
層または多層積層構造の磁化固着層に用いられる非磁性
層としては、Ru（ルテニウム）、Ir（イリジウム）Os
（オスニウム）またはそれら合金を用いることが好まし
い。さらに、三層または多層積層構造の磁化固着層に隣
接して反強磁性層を設けることが望ましい。この場合の
反強磁性層としても、前述したものと同様に、Fe-Mn、P
t-Mn、Pt-Cr-Mn、Ni-Mn、Ir-Mn、NiO、Fe２O３などを用
いることもできるが、反強磁性層がPtｘMn1-x、NiｙMn
1-y、IrｚMn1-zのいずれかから構成され、ここで、49.5
at%≦ｘ，ｙ≦50. 5at%，22at%≦ｚ≦27at%にすること
により、反強磁性層の結晶成長に伴い、磁化固着層も結
晶成長し、磁化固着層／トンネルバリア層／記憶層のラ
フネスをＴＥＭで観測したときピークトウピーク値が
０．４ｎｍ以上になる部分が存在し、オレンジピール結
合に伴い記憶層のスピンの熱安定性が良くなり、微細化
し、セルサイズを小さくしてもオレンジピール結合に伴
う有効磁場のためビット情報が消える心配がなくなり、
より好ましい。
れら合金に、Zr、Nb、Bi、Ta、Wなどを数％から数１０
％混ぜることによって容易に作製することができる。三
層または多層積層構造の磁化固着層に用いられる非磁性
層としては、Ru（ルテニウム）、Ir（イリジウム）Os
（オスニウム）またはそれら合金を用いることが好まし
い。さらに、三層または多層積層構造の磁化固着層に隣
接して反強磁性層を設けることが望ましい。この場合の
反強磁性層としても、前述したものと同様に、Fe-Mn、P
t-Mn、Pt-Cr-Mn、Ni-Mn、Ir-Mn、NiO、Fe２O３などを用
いることもできるが、反強磁性層がPtｘMn1-x、NiｙMn
1-y、IrｚMn1-zのいずれかから構成され、ここで、49.5
at%≦ｘ，ｙ≦50. 5at%，22at%≦ｚ≦27at%にすること
により、反強磁性層の結晶成長に伴い、磁化固着層も結
晶成長し、磁化固着層／トンネルバリア層／記憶層のラ
フネスをＴＥＭで観測したときピークトウピーク値が
０．４ｎｍ以上になる部分が存在し、オレンジピール結
合に伴い記憶層のスピンの熱安定性が良くなり、微細化
し、セルサイズを小さくしてもオレンジピール結合に伴
う有効磁場のためビット情報が消える心配がなくなり、
より好ましい。
【００３９】本実施形態のＴＭＲ素子は、サイズが0.15
×0.2μｍ２の強磁性二重トンネル接合型である。そし
て、記憶層は、単層の強磁性層からなりこの強磁性層を
Co-Fe-Niの三元合金とした。この記憶層の膜厚は２ｎｍ
とした。磁化固着層は、Ruからなる非磁性層を強磁性層
で挟んだ三層積層構造とし、大きなＭＲ比を得るため
に、上記強磁性層としてCo-Fe合金、特にCo50Fe50を用
いた。反強磁性層は膜厚が１１ｎｍのIrMn合金とした。
トンネルバリア層は、AlOxを用いた。また、下地金属層
は、Ta/Cu/Ta/Ruの四層構造である。したがって、本実
施形態のＴＭＲ素子の構成は、 Ta/Cu/Ta/Ru/IrMn(11nm)/CoFe/Ru/CoFe/AlOx/CoFeNi/Al
Ox/CoFe/Ru/CoFe/IrMn(10nm)/Ru/上部配線 となっている。
×0.2μｍ２の強磁性二重トンネル接合型である。そし
て、記憶層は、単層の強磁性層からなりこの強磁性層を
Co-Fe-Niの三元合金とした。この記憶層の膜厚は２ｎｍ
とした。磁化固着層は、Ruからなる非磁性層を強磁性層
で挟んだ三層積層構造とし、大きなＭＲ比を得るため
に、上記強磁性層としてCo-Fe合金、特にCo50Fe50を用
いた。反強磁性層は膜厚が１１ｎｍのIrMn合金とした。
トンネルバリア層は、AlOxを用いた。また、下地金属層
は、Ta/Cu/Ta/Ruの四層構造である。したがって、本実
施形態のＴＭＲ素子の構成は、 Ta/Cu/Ta/Ru/IrMn(11nm)/CoFe/Ru/CoFe/AlOx/CoFeNi/Al
Ox/CoFe/Ru/CoFe/IrMn(10nm)/Ru/上部配線 となっている。
【００４０】まず、記憶層を構成するCo-Fe-Niの三元合
金の組成を変えた場合のＴＭＲ素子を作製し、ＭＲ比お
よびスイッチング磁場を調べた結果を、図３に示す。記
憶層を構成する強磁性層の組成は図３中において×で示
してある。図３の細かな縦線で示した領域が、上記ＴＭ
Ｒ素子を作製したときにスイッチング磁場が３５Ｏｅ以
下になった領域である。また、図３に示すCo90(at%)Fe
10(at%)−Fe30(at%)Ni7 0(at%)の直線より下の領域が、
室温でＭＲ比が４０％以上得られた領域である。
金の組成を変えた場合のＴＭＲ素子を作製し、ＭＲ比お
よびスイッチング磁場を調べた結果を、図３に示す。記
憶層を構成する強磁性層の組成は図３中において×で示
してある。図３の細かな縦線で示した領域が、上記ＴＭ
Ｒ素子を作製したときにスイッチング磁場が３５Ｏｅ以
下になった領域である。また、図３に示すCo90(at%)Fe
10(at%)−Fe30(at%)Ni7 0(at%)の直線より下の領域が、
室温でＭＲ比が４０％以上得られた領域である。
【００４１】この実験結果より、ＴＭＲ素子において、
記憶層の強磁性層はNi-Fe-Co三元合金からなり、Ni-Fe-
Co三元状態図において、Co90(at%)Fe10(at%)−Fe
30(at%)Ni7 0(at%)の直線ｋ１、Fe80(at%)Ni20(at%)−Fe
30(at%)Ni70(at%)の直線ｋ２、Fe80 (at%)Ni20(at%)−Co
65(at%) Ni35(at%)の直線ｋ３が囲む内側の組成領域ｒ
１、またはFe80(at%)Ni20(at%)−Co65(at%)Ni35(at%)の
直線ｋ３、Co90(at%)Fe10(at %)−Fe70(at%)Ni30(at%)の
直線ｋ４、Co90(at%)Fe10(at%)−Fe30(at%)Ni70(at%)の
直線ｋ５が囲む内側の組成領域ｒ２から選ばれる組成を
有していることが好ましいことがわかった。
記憶層の強磁性層はNi-Fe-Co三元合金からなり、Ni-Fe-
Co三元状態図において、Co90(at%)Fe10(at%)−Fe
30(at%)Ni7 0(at%)の直線ｋ１、Fe80(at%)Ni20(at%)−Fe
30(at%)Ni70(at%)の直線ｋ２、Fe80 (at%)Ni20(at%)−Co
65(at%) Ni35(at%)の直線ｋ３が囲む内側の組成領域ｒ
１、またはFe80(at%)Ni20(at%)−Co65(at%)Ni35(at%)の
直線ｋ３、Co90(at%)Fe10(at %)−Fe70(at%)Ni30(at%)の
直線ｋ４、Co90(at%)Fe10(at%)−Fe30(at%)Ni70(at%)の
直線ｋ５が囲む内側の組成領域ｒ２から選ばれる組成を
有していることが好ましいことがわかった。
【００４２】なお、磁化固着層にCo-Feを用いると４０
％以上のＭＲ比が得られるため好ましい。本実施形態で
は、磁化固着層としてCo50Fe50を用いたが、Co10Fe90〜
Co90Fe10のものを用いても大きくＭＲ特性の傾向は影響
しなかった。
％以上のＭＲ比が得られるため好ましい。本実施形態で
は、磁化固着層としてCo50Fe50を用いたが、Co10Fe90〜
Co90Fe10のものを用いても大きくＭＲ特性の傾向は影響
しなかった。
【００４３】また、比較のために、次の構成
Ta/Cu/Ta/Ru/IrMn(11nm)/CoFe/Ru/CoFe/CoZrNb/CoFe/Al
Ox/CoFeNi/AlOx/CoFe/Ru/CoFe/IrMn(10nm)/Ru/上部配線 からなる本実施形態の変形例の試料と、次の構成 Ta/Ru/IrMn(8nm)/CoFe/Ru/CoFe/AlOx/CoFeNi/AlOx/CoFe
/Ru/CoFe/IrMn(10nm)/Ru/上部配線 からなる比較例の試料を作製した。変形例の試料は、本
実施形態のＴＭＲ素において、下地金属層に近い磁化固
着層を図２（ｂ）に示す五層積層構造としたものであ
る。また、比較例の試料は、本実施形態のＴＭＲ素子に
おいて、下地金属層をTa/Ruからなる二層構造とし、か
つこの下地金属層上に形成された反強磁性層を膜厚が８
ｎｍのIrMnから構成したものである。
Ox/CoFeNi/AlOx/CoFe/Ru/CoFe/IrMn(10nm)/Ru/上部配線 からなる本実施形態の変形例の試料と、次の構成 Ta/Ru/IrMn(8nm)/CoFe/Ru/CoFe/AlOx/CoFeNi/AlOx/CoFe
/Ru/CoFe/IrMn(10nm)/Ru/上部配線 からなる比較例の試料を作製した。変形例の試料は、本
実施形態のＴＭＲ素において、下地金属層に近い磁化固
着層を図２（ｂ）に示す五層積層構造としたものであ
る。また、比較例の試料は、本実施形態のＴＭＲ素子に
おいて、下地金属層をTa/Ruからなる二層構造とし、か
つこの下地金属層上に形成された反強磁性層を膜厚が８
ｎｍのIrMnから構成したものである。
【００４４】また、本実施形態形態、変形例、および比
較例のＴＭＲ素子のトンネルバリア層と記憶層または磁
化固着層との界面をＴＥＭで観測したところ、本実施形
態は０．５ｎｍのラフネス（最大表面粗さ）、変形例は
０．４ｎｍのラフネス、比較例は０．１６ｎｍのラフネ
スが観測された。
較例のＴＭＲ素子のトンネルバリア層と記憶層または磁
化固着層との界面をＴＥＭで観測したところ、本実施形
態は０．５ｎｍのラフネス（最大表面粗さ）、変形例は
０．４ｎｍのラフネス、比較例は０．１６ｎｍのラフネ
スが観測された。
【００４５】次に、これらＴＭＲ素子を、８５℃のオー
ブン中で放置してデータリテンションの信頼性試験を行
った。その結果を図４に示す。比較例の試料は、記憶層
とトンネルバリア層に近い磁化固着層の強磁性層のスピ
ンの方向が、反平行状態の時はデータは保持されたが、
平行のときは、データが保持されないビットが観測され
たのに対し（図４（ａ）参照）、本実施形態および変形
例の試料は両方とも好ましい信頼性が得られ、ラフネス
が０．４ｎｍ以上あれば信頼性ある素子が得られること
が分かった。
ブン中で放置してデータリテンションの信頼性試験を行
った。その結果を図４に示す。比較例の試料は、記憶層
とトンネルバリア層に近い磁化固着層の強磁性層のスピ
ンの方向が、反平行状態の時はデータは保持されたが、
平行のときは、データが保持されないビットが観測され
たのに対し（図４（ａ）参照）、本実施形態および変形
例の試料は両方とも好ましい信頼性が得られ、ラフネス
が０．４ｎｍ以上あれば信頼性ある素子が得られること
が分かった。
【００４６】また、本実施形態のＴＭＲ素子の記憶層
が、図５に示すCo-Fe-Ni組成範囲つまり、Ni-Fe-Co三元
状態図において、Co90(at%)Fe10(at%)−Fe30(at%)Ni
70(at%)の直線、Fe70(at%)Ni30(at%)−Fe30(at%)Ni
70(at%)の直線、Fe65(at%)Ni35(at%)−Co65(at%)Ni
35(at%)の直線が囲む内側の組成領域から選ばれる組成
を有している場合は、ＭＲ比が４０％以上、スイッチン
グ磁界が３０Ｏｅ以下が得られるとともに、０．４ｎｍ
以上のラフネスが生じている本実施形態および変形例の
試料においては、同様の信頼性を示し、より好ましいこ
とがわかった。
が、図５に示すCo-Fe-Ni組成範囲つまり、Ni-Fe-Co三元
状態図において、Co90(at%)Fe10(at%)−Fe30(at%)Ni
70(at%)の直線、Fe70(at%)Ni30(at%)−Fe30(at%)Ni
70(at%)の直線、Fe65(at%)Ni35(at%)−Co65(at%)Ni
35(at%)の直線が囲む内側の組成領域から選ばれる組成
を有している場合は、ＭＲ比が４０％以上、スイッチン
グ磁界が３０Ｏｅ以下が得られるとともに、０．４ｎｍ
以上のラフネスが生じている本実施形態および変形例の
試料においては、同様の信頼性を示し、より好ましいこ
とがわかった。
【００４７】また、上記記憶層を構成する磁性体には、
Ag（銀）、Cu（銅）、Au（金）、Al（アルミニウム）、
Mg（マグネシウム）、Si（シリコン）、Bi（ビスマ
ス）、Ta（タンタル）、B（ボロン）、C（炭素）、O
（酸素）、N（窒素）、Pd（パラジウム）、Pt（白
金）、Zr（ジルコニウム）、Ir（イリジウム）、W（タ
ングステン）、Mo（モリブデン）、Nb（ニオブ）などの
非磁性元素を添加して、磁気特性を調節したり、その
他、結晶性、機械的特性、化学的特性などの各種物性を
調節することができる。
Ag（銀）、Cu（銅）、Au（金）、Al（アルミニウム）、
Mg（マグネシウム）、Si（シリコン）、Bi（ビスマ
ス）、Ta（タンタル）、B（ボロン）、C（炭素）、O
（酸素）、N（窒素）、Pd（パラジウム）、Pt（白
金）、Zr（ジルコニウム）、Ir（イリジウム）、W（タ
ングステン）、Mo（モリブデン）、Nb（ニオブ）などの
非磁性元素を添加して、磁気特性を調節したり、その
他、結晶性、機械的特性、化学的特性などの各種物性を
調節することができる。
【００４８】一方、磁気抵抗効果素子としてＴＭＲ素子
を用いる場合に、磁化固着層と磁化記録層との間に設け
られる絶縁層（あるいは誘電体層）としては、Al２O３
（酸化アルミニウム）、SiO２（酸化シリコン）、MgO
（酸化マグネシウム）、AlN（窒化アルミニウム）、Bi
２O３（酸化ビスマス）、MgF２（フッ化マグネシウ
ム）、CaF２（フッ化カルシウム）、SrTiO２（酸化チタ
ン・ストロンチウム）、AlLaO３（酸化ランタン・アル
ミニウム）、Al-N-O（酸化窒化アルニウム）、GaO（酸
化ガリウム）などの各種の絶縁体（誘電体）を用いるこ
とができる。
を用いる場合に、磁化固着層と磁化記録層との間に設け
られる絶縁層（あるいは誘電体層）としては、Al２O３
（酸化アルミニウム）、SiO２（酸化シリコン）、MgO
（酸化マグネシウム）、AlN（窒化アルミニウム）、Bi
２O３（酸化ビスマス）、MgF２（フッ化マグネシウ
ム）、CaF２（フッ化カルシウム）、SrTiO２（酸化チタ
ン・ストロンチウム）、AlLaO３（酸化ランタン・アル
ミニウム）、Al-N-O（酸化窒化アルニウム）、GaO（酸
化ガリウム）などの各種の絶縁体（誘電体）を用いるこ
とができる。
【００４９】これらの化合物は、化学量論的にみて完全
に正確な組成である必要はなく、酸素、窒素、フッ素な
どの欠損、あるいは過不足が存在していてもよい。ま
た、この絶縁層（誘電体層）の厚さは、トンネル電流が
流れる程度に薄い方が望ましく、実際上は、１０ｎｍ以
下であることが望ましい。
に正確な組成である必要はなく、酸素、窒素、フッ素な
どの欠損、あるいは過不足が存在していてもよい。ま
た、この絶縁層（誘電体層）の厚さは、トンネル電流が
流れる程度に薄い方が望ましく、実際上は、１０ｎｍ以
下であることが望ましい。
【００５０】このような磁気抵抗効果素子は、各種スパ
ッタ法、蒸着法、分子線エピタキシャル法などの通常の
薄膜形成手段を用いて、所定の基板上に形成することが
できる。この場合の基板としては、例えば、Si（シリコ
ン）、SiO２（酸化シリコン）、Al２O３（酸化アルミニ
ウム）、スピネル、AlN（窒化アルニウム）など各種の
基板を用いることができる。
ッタ法、蒸着法、分子線エピタキシャル法などの通常の
薄膜形成手段を用いて、所定の基板上に形成することが
できる。この場合の基板としては、例えば、Si（シリコ
ン）、SiO２（酸化シリコン）、Al２O３（酸化アルミニ
ウム）、スピネル、AlN（窒化アルニウム）など各種の
基板を用いることができる。
【００５１】また、基板の上に、下地金属層（下部電極
層）や上部電極層、保護層などとして、Ta（タンタ
ル）、Ti（チタン）、Pt（白金）、Pd（パラジウム）、
Au（金）、Ti（チタン）/Pt（白金）、Ta（タンタル）/
Pt（白金）、Ti（チタン）/Pd（パラジウム）、Ta（タ
ンタル）/Pd（パラジウム）、Cu（銅）、Al（アルミニ
ウム）−Cu（銅）、Ru（ルテニウム）、Ir（イリジウ
ム）、Os（オスミウム）などからなる層を設けてもよ
い。より好ましい下地電極層としては、Cu、Al、Ptを５
ｎｍ以上の膜厚を有する積層膜を含むことが好ましい。
これらの元素を用いると結晶質になりやすいため、適度
なラフネスを生じさせることができる。
層）や上部電極層、保護層などとして、Ta（タンタ
ル）、Ti（チタン）、Pt（白金）、Pd（パラジウム）、
Au（金）、Ti（チタン）/Pt（白金）、Ta（タンタル）/
Pt（白金）、Ti（チタン）/Pd（パラジウム）、Ta（タ
ンタル）/Pd（パラジウム）、Cu（銅）、Al（アルミニ
ウム）−Cu（銅）、Ru（ルテニウム）、Ir（イリジウ
ム）、Os（オスミウム）などからなる層を設けてもよ
い。より好ましい下地電極層としては、Cu、Al、Ptを５
ｎｍ以上の膜厚を有する積層膜を含むことが好ましい。
これらの元素を用いると結晶質になりやすいため、適度
なラフネスを生じさせることができる。
【００５２】また、ＴＭＲ形状としては、磁化方向Ｍ
１、Ｍ２は、必ずしも直線状である必要はなく磁気抵抗
効果素子の形状図６に示したように、様様なエッジドメ
インを形成する。図６は、本実施形態における磁気抵抗
効果素子の記憶層の平面形態の他の具体例を表す模式図
である。すなわち、ＴＭＲ素子の記憶層は、例えば図６
（ａ）に示したように、長方形の一方の対角両端に突出
部を付加した形状や、図６（ｂ）に示したような平行四
辺形、図６（ｃ）に示したような菱形、図６（ｄ）に示
したような楕円形、図６（ｅ）に示したようなエッジ傾
斜型などの各種の形状とすることができる。
１、Ｍ２は、必ずしも直線状である必要はなく磁気抵抗
効果素子の形状図６に示したように、様様なエッジドメ
インを形成する。図６は、本実施形態における磁気抵抗
効果素子の記憶層の平面形態の他の具体例を表す模式図
である。すなわち、ＴＭＲ素子の記憶層は、例えば図６
（ａ）に示したように、長方形の一方の対角両端に突出
部を付加した形状や、図６（ｂ）に示したような平行四
辺形、図６（ｃ）に示したような菱形、図６（ｄ）に示
したような楕円形、図６（ｅ）に示したようなエッジ傾
斜型などの各種の形状とすることができる。
【００５３】ここで、磁気記録層を図６（ａ）〜
（ｃ）、図６（ｅ）に示した形状にパターニングする場
合、実際には角部が丸まる場合が多いが、そのように角
部が丸まってもよい。これらの非対称な形状は、フォト
リソグラフィにおいて用いるレチクルのパターン形状を
非対称形状にすることにより容易に作製できる。
（ｃ）、図６（ｅ）に示した形状にパターニングする場
合、実際には角部が丸まる場合が多いが、そのように角
部が丸まってもよい。これらの非対称な形状は、フォト
リソグラフィにおいて用いるレチクルのパターン形状を
非対称形状にすることにより容易に作製できる。
【００５４】次に、反強磁性層の組成を変え長期安定性
信頼試験を行った結果を示す。作製した試料は以下のと
おりである。
信頼試験を行った結果を示す。作製した試料は以下のと
おりである。
【００５５】試料１
Ta/Cu/Ta/Ru/IrMn(8nm)/CoFe/Ru/CoFe/AlOx/CoFeNi/AlO
x/CoFe/Ru/CoFe/IrMn(10nm)/Ru/上部配線 ここで、（IrｚMn1-zであり、Z＝21.6at%、23.8 at%、2
6at%） 試料２ Ta/Cu/Ta/NiFeCr/PtMn(12nm)/CoFe/Ru/CoFe/AlOx/CoFeN
i/AlOx/CoFe/Ru/CoFe/PtMn(12nm)/Ru/上部配線 ここで（PtｘMn1-x、ｘ＝49 at%、49.5 at%、50.5 at
%、51at%）なお、IrｚMn1-z (Z=27.5aｔ％)の試料１も
作製したが良好な固着特性が得られなかった。
x/CoFe/Ru/CoFe/IrMn(10nm)/Ru/上部配線 ここで、（IrｚMn1-zであり、Z＝21.6at%、23.8 at%、2
6at%） 試料２ Ta/Cu/Ta/NiFeCr/PtMn(12nm)/CoFe/Ru/CoFe/AlOx/CoFeN
i/AlOx/CoFe/Ru/CoFe/PtMn(12nm)/Ru/上部配線 ここで（PtｘMn1-x、ｘ＝49 at%、49.5 at%、50.5 at
%、51at%）なお、IrｚMn1-z (Z=27.5aｔ％)の試料１も
作製したが良好な固着特性が得られなかった。
【００５６】図７に試料１（IrｚMn1-zであり、Z＝23.8
at%）のＭＲ変化率のアニール時間依存性の一例を示
す。図７から分かるように、長期アニールによって、Ｍ
Ｒ変化率は劣化していく。図７の特性グラフをa×EXP(-
t/τ)と仮定し、これから求めた劣化時間定数τを、ア
ニール温度を横軸にプロットした図を図８(a)、(b)に示
す。図８(a)は試料１、 図８(b)は試料２を示してい
る。図８（ａ）に示したように反強磁性層がPtｘMn1-x
またはIrｚMn1-zであり、49.5at%≦ｘ≦50. 5at%，22at
%≦ｚ≦27at%にすると長期信頼性が得られることがわか
った。また、上記試料１、２の上記組成範囲においても
ラフネスは０．４ｎｍ以上であり８５℃におけるデータ
保持においても問題が無いことが明らかになった。
at%）のＭＲ変化率のアニール時間依存性の一例を示
す。図７から分かるように、長期アニールによって、Ｍ
Ｒ変化率は劣化していく。図７の特性グラフをa×EXP(-
t/τ)と仮定し、これから求めた劣化時間定数τを、ア
ニール温度を横軸にプロットした図を図８(a)、(b)に示
す。図８(a)は試料１、 図８(b)は試料２を示してい
る。図８（ａ）に示したように反強磁性層がPtｘMn1-x
またはIrｚMn1-zであり、49.5at%≦ｘ≦50. 5at%，22at
%≦ｚ≦27at%にすると長期信頼性が得られることがわか
った。また、上記試料１、２の上記組成範囲においても
ラフネスは０．４ｎｍ以上であり８５℃におけるデータ
保持においても問題が無いことが明らかになった。
【００５７】NiｙMn1-yはPtｘMn1-xと同様の結果を示
し、49.5at%≦ｙ≦50. 5at%の組成範囲が好ましいこと
が分かった。
し、49.5at%≦ｙ≦50. 5at%の組成範囲が好ましいこと
が分かった。
【００５８】本実施形態において、記憶層の膜厚が３ｎ
ｍ以下にしても、熱安定性が保たれ、記憶層の膜厚が３
ｎｍ以下にすることにより、スイッチング磁界をより小
さく保つことができる。なお、記憶層の膜厚は１ｎｍ以
上が好ましい。１ｎｍ以下になると、磁性層が超常磁性
になってしまい。強磁性スピンの熱安定性を保つことが
できなくなる。
ｍ以下にしても、熱安定性が保たれ、記憶層の膜厚が３
ｎｍ以下にすることにより、スイッチング磁界をより小
さく保つことができる。なお、記憶層の膜厚は１ｎｍ以
上が好ましい。１ｎｍ以下になると、磁性層が超常磁性
になってしまい。強磁性スピンの熱安定性を保つことが
できなくなる。
【００５９】また、本実施形態において、磁化固着層
は、Co-Fe２元合金からなる強磁性層を用いたが、この
場合、Co-Fe-Ni、Ni-Fe、またはCo-Niを用いた場合より
も大きなＭＲ比を得ることが可能となる。
は、Co-Fe２元合金からなる強磁性層を用いたが、この
場合、Co-Fe-Ni、Ni-Fe、またはCo-Niを用いた場合より
も大きなＭＲ比を得ることが可能となる。
【００６０】本実施形態において、反強磁性層の膜厚が
８ｎｍ以上にすること、より好ましくは１０ｎｍ、より
より好ましくは１２ｎｍ以上にすることが好ましい。こ
の程度の厚さ以上になると上記反強磁性層の組成を用い
れば、理想的なラフネスを生じさせることができる。
８ｎｍ以上にすること、より好ましくは１０ｎｍ、より
より好ましくは１２ｎｍ以上にすることが好ましい。こ
の程度の厚さ以上になると上記反強磁性層の組成を用い
れば、理想的なラフネスを生じさせることができる。
【００６１】以上説明したように、本実施形態によれ
ば、サイズを小さくしてもＭＲ比が大きく、スイッチン
グ磁場が小さく、熱安定性に優れた信頼性ある磁気抵抗
効果素子を得ることができる。また、スイッチング磁場
を小さくすることが可能となるので、消費電力を下げる
ことができる。
ば、サイズを小さくしてもＭＲ比が大きく、スイッチン
グ磁場が小さく、熱安定性に優れた信頼性ある磁気抵抗
効果素子を得ることができる。また、スイッチング磁場
を小さくすることが可能となるので、消費電力を下げる
ことができる。
【００６２】（第２実施形態）次に、本発明の第２実施
形態によるＴＭＲ素子の構成を図９に示す。この実施形
態のＴＭＲ素子は、下地金属層上に、磁化自由層、トン
ネルバリア層、記憶層、カバー層／ハードマスクを順次
形成した構成となっている。記憶層／トンネルバリア層
／磁化自由層／カバー層／ハードマスクを順次形成した
構成でも良い。すなわち、図２（ｂ）に示す第１実施形
態のＴＭＲ素子において、反強磁性層および磁化固着層
（ピン層）の代わりに磁化自由層を設けた構成となって
いる。
形態によるＴＭＲ素子の構成を図９に示す。この実施形
態のＴＭＲ素子は、下地金属層上に、磁化自由層、トン
ネルバリア層、記憶層、カバー層／ハードマスクを順次
形成した構成となっている。記憶層／トンネルバリア層
／磁化自由層／カバー層／ハードマスクを順次形成した
構成でも良い。すなわち、図２（ｂ）に示す第１実施形
態のＴＭＲ素子において、反強磁性層および磁化固着層
（ピン層）の代わりに磁化自由層を設けた構成となって
いる。
【００６３】そして、この実施形態のＴＭＲ素子におい
て、記憶層は、図１に示す第１実施形態の場合と同様
に、単層の強磁性層から構成されている。また、記憶層
とトンネルバリア層との界面のラフネス（最大表面粗
さ）は、０．４ｎｍ以上となるように構成されている。
磁化自由層は少なくとも一つの強磁性層を含んでいる。
て、記憶層は、図１に示す第１実施形態の場合と同様
に、単層の強磁性層から構成されている。また、記憶層
とトンネルバリア層との界面のラフネス（最大表面粗
さ）は、０．４ｎｍ以上となるように構成されている。
磁化自由層は少なくとも一つの強磁性層を含んでいる。
【００６４】また、下地金属層は、第１実施形態と同様
の構成となっている。
の構成となっている。
【００６５】この第２実施形態のＴＭＲ素子も第１実施
形態と同様に、サイズを小さくしてもスイッチング磁場
を小さく保ったまま、ＭＲ変化率が大きく、熱安定性に
優れた特性を得ることができる。
形態と同様に、サイズを小さくしてもスイッチング磁場
を小さく保ったまま、ＭＲ変化率が大きく、熱安定性に
優れた特性を得ることができる。
【００６６】（第３実施形態）次に、本発明の第３実施
形態による磁気メモリを、図面を参照して設明する。な
お、この第３実施形態においては、磁気メモリの記憶素
子としては、上記第１および第２実施形態で説明したＴ
ＭＲ素子が用いられる。
形態による磁気メモリを、図面を参照して設明する。な
お、この第３実施形態においては、磁気メモリの記憶素
子としては、上記第１および第２実施形態で説明したＴ
ＭＲ素子が用いられる。
【００６７】図１０乃至図１３は、記憶素子としてＴＭ
Ｒ素子を用い、セル選択素子としてＭＯＳトランジスタ
を用いた場合の本実施形態による磁気メモリの単位セル
を単純化して表した断面図である。図１０は、ＴＭＲ素
子の一端がビット線ＢＬに、他端が引き出し電極、接続
プラグを介して選択トランジスタのソースおよびドレイ
ンの一方に接続され、書き込みワード線ＷＬがＴＭＲ素
子の下方に設けられた構成の単位セルを示している。図
１１は、ＴＭＲ素子の一端がワード線ＷＬに、他端が引
き出し電極、接続プラグを介して選択トランジスタのソ
ースおよびドレインの一方に接続され、書き込みビット
線ＢＬがＴＭＲ素子の上方に設けられた構成の単位セル
を示している。
Ｒ素子を用い、セル選択素子としてＭＯＳトランジスタ
を用いた場合の本実施形態による磁気メモリの単位セル
を単純化して表した断面図である。図１０は、ＴＭＲ素
子の一端がビット線ＢＬに、他端が引き出し電極、接続
プラグを介して選択トランジスタのソースおよびドレイ
ンの一方に接続され、書き込みワード線ＷＬがＴＭＲ素
子の下方に設けられた構成の単位セルを示している。図
１１は、ＴＭＲ素子の一端がワード線ＷＬに、他端が引
き出し電極、接続プラグを介して選択トランジスタのソ
ースおよびドレインの一方に接続され、書き込みビット
線ＢＬがＴＭＲ素子の上方に設けられた構成の単位セル
を示している。
【００６８】図１２は、図１０に示す単位セルにおい
て、ビット線ＢＬおよびワード線ＷＬが磁性体によって
被覆された構成の単位セルを示し、図１３は、図１１に
示す単位セルにおいて、ビット線ＢＬおよびワード線Ｗ
Ｌが磁性体によって被覆された構成の単位セルを示して
いる。この配線構造を用いることにより、より効率的に
電流磁界を印加でき、よりいっそうの省電力化、低電流
化を実現することができるとともに、隣のセルとの干
渉、いわゆるクロストークを解消することができる。
て、ビット線ＢＬおよびワード線ＷＬが磁性体によって
被覆された構成の単位セルを示し、図１３は、図１１に
示す単位セルにおいて、ビット線ＢＬおよびワード線Ｗ
Ｌが磁性体によって被覆された構成の単位セルを示して
いる。この配線構造を用いることにより、より効率的に
電流磁界を印加でき、よりいっそうの省電力化、低電流
化を実現することができるとともに、隣のセルとの干
渉、いわゆるクロストークを解消することができる。
【００６９】図１０乃至図１３の単位セルを有する磁気
メモリにおいて、読み出しはトランジスタにより選択さ
れたＴＭＲ素子に電流を流し、ＴＭＲ素子の抵抗が大き
いか小さいかで“１”か“０”を判断する。ＴＭＲ素子
に対する情報の書き込みは、その上下に設けられたワー
ド線ＷＬとビット線ＢＬとに電流パルスを流すことによ
り生ずる磁場により行う。例えば、ビット線ＢＬとワー
ド線ＷＬのそれぞれに電流を流すと、これらの周囲に電
流磁場が生ずる。これら電流磁場を合成した磁場によ
り、ＴＭＲ素子の記憶層の磁化を反転させることができ
る。
メモリにおいて、読み出しはトランジスタにより選択さ
れたＴＭＲ素子に電流を流し、ＴＭＲ素子の抵抗が大き
いか小さいかで“１”か“０”を判断する。ＴＭＲ素子
に対する情報の書き込みは、その上下に設けられたワー
ド線ＷＬとビット線ＢＬとに電流パルスを流すことによ
り生ずる磁場により行う。例えば、ビット線ＢＬとワー
ド線ＷＬのそれぞれに電流を流すと、これらの周囲に電
流磁場が生ずる。これら電流磁場を合成した磁場によ
り、ＴＭＲ素子の記憶層の磁化を反転させることができ
る。
【００７０】この書き込みに際しては、所定の方向に磁
化を反転させるために、ビット線ＢＬとワード線ＷＬの
双方に対して、所定方向の電流パルスを適宜流せばよ
い。このようにすれば、ビット線ＢＬとワード線ＷＬの
いずれかのみに電流を流すことによって磁化反転を生じ
させる場合と比較して、配線あたりの電流量を低減する
ことができるとともにセル選択することができる。その
結果として、配線の疲労が少なく、信頼性の高い磁気メ
モリを提供することができる。図１２および図１３に示
したように、ビット線ＢＬとワード線ＷＬを磁性体で被
覆すれば電流に伴う磁場効率を２倍（図１１）以上〜５
倍以上（図１２）に上げることができ、より消費電力化
が可能となる。
化を反転させるために、ビット線ＢＬとワード線ＷＬの
双方に対して、所定方向の電流パルスを適宜流せばよ
い。このようにすれば、ビット線ＢＬとワード線ＷＬの
いずれかのみに電流を流すことによって磁化反転を生じ
させる場合と比較して、配線あたりの電流量を低減する
ことができるとともにセル選択することができる。その
結果として、配線の疲労が少なく、信頼性の高い磁気メ
モリを提供することができる。図１２および図１３に示
したように、ビット線ＢＬとワード線ＷＬを磁性体で被
覆すれば電流に伴う磁場効率を２倍（図１１）以上〜５
倍以上（図１２）に上げることができ、より消費電力化
が可能となる。
【００７１】図１４は、本実施形態による磁気メモリの
第１の具体例のアーキテクチャを示す模式図である。す
なわち、同図は、メモリアレーの断面構造を示してお
り、このアーキテクチャにおいては、読み出し／書き込
み用ビット線ＢＬに複数のＴＭＲ素子Ｃが並列に接続さ
れている。それぞれのＴＭＲ素子Ｃの他端には、ダイオ
ードＤを介して読み出し／書き込み用ワード線ＷＬが接
続されている。また、各ワード線ＷＬは、各ワード線Ｗ
Ｌを選択する選択トランジスタＳＴｗを介してセンスア
ンプＳＡに接続された構成となっている。また、読み出
し／書き込み用ビット線ＢＬは、このビット線ＢＬを選
択するための選択トランジスタＳＴＢを介して接地され
た構成となっている。
第１の具体例のアーキテクチャを示す模式図である。す
なわち、同図は、メモリアレーの断面構造を示してお
り、このアーキテクチャにおいては、読み出し／書き込
み用ビット線ＢＬに複数のＴＭＲ素子Ｃが並列に接続さ
れている。それぞれのＴＭＲ素子Ｃの他端には、ダイオ
ードＤを介して読み出し／書き込み用ワード線ＷＬが接
続されている。また、各ワード線ＷＬは、各ワード線Ｗ
Ｌを選択する選択トランジスタＳＴｗを介してセンスア
ンプＳＡに接続された構成となっている。また、読み出
し／書き込み用ビット線ＢＬは、このビット線ＢＬを選
択するための選択トランジスタＳＴＢを介して接地され
た構成となっている。
【００７２】この図１４に示す第１の具体例の磁気メモ
リにおいては、読み出し時には、目的のＴＭＲ素子Ｃに
接続されているビット線ＢＬとワード線ＷＬとを選択ト
ランジスタＳＴＢ、ＳＴｗによりそれぞれ選択してセン
スアンプＳＡにより電流を検出する。また、書き込み時
には、やはり目的のＴＭＲ素子Ｃに接続されているビッ
ト線ＢＬとワード線ＷＬとを選択トランジスタＳＴＢ、
ＳＴｗにより選択して、書き込み電流を流す。この際
に、ビット線ＢLとワード線ＷＬにそれぞれ発生する磁
場を合成した書き込み磁場がＴＭＲ素子Ｃの記憶層の磁
化を所定の方向に向けることにより、書き込みができ
る。
リにおいては、読み出し時には、目的のＴＭＲ素子Ｃに
接続されているビット線ＢＬとワード線ＷＬとを選択ト
ランジスタＳＴＢ、ＳＴｗによりそれぞれ選択してセン
スアンプＳＡにより電流を検出する。また、書き込み時
には、やはり目的のＴＭＲ素子Ｃに接続されているビッ
ト線ＢＬとワード線ＷＬとを選択トランジスタＳＴＢ、
ＳＴｗにより選択して、書き込み電流を流す。この際
に、ビット線ＢLとワード線ＷＬにそれぞれ発生する磁
場を合成した書き込み磁場がＴＭＲ素子Ｃの記憶層の磁
化を所定の方向に向けることにより、書き込みができ
る。
【００７３】ダイオードＤは、これら読み出し時あるい
は書き込み時に、マトリクス状に配線されている他のＴ
ＭＲ素子Ｃを介して流れる迂回電流を遮断する役割を有
する。
は書き込み時に、マトリクス状に配線されている他のＴ
ＭＲ素子Ｃを介して流れる迂回電流を遮断する役割を有
する。
【００７４】次に、本実施形態による磁気メモリのアー
キテクチャの第２の具体例を、図１５を参照して説明す
る。
キテクチャの第２の具体例を、図１５を参照して説明す
る。
【００７５】図１５は、メモリアレーを積層化できるア
ーキテクチャの第２の具体例を表す模式図である。すな
わち、同図は、メモリアレーの断面構造を示す。
ーキテクチャの第２の具体例を表す模式図である。すな
わち、同図は、メモリアレーの断面構造を示す。
【００７６】このアーキテクチャにおいては、読み出し
／書き込み用ビット線ＢLｗと読み出し用ビット線ＢLｒ
との間に複数のＴＭＲ素子Ｃが並列に接続された「ハシ
ゴ型」の構成とされている。さらに、それぞれのＴＭＲ
素子Ｃに近接して、書き込みワード線ＷＬがビット線Ｂ
Ｌｗと交差する方向に配線されている。
／書き込み用ビット線ＢLｗと読み出し用ビット線ＢLｒ
との間に複数のＴＭＲ素子Ｃが並列に接続された「ハシ
ゴ型」の構成とされている。さらに、それぞれのＴＭＲ
素子Ｃに近接して、書き込みワード線ＷＬがビット線Ｂ
Ｌｗと交差する方向に配線されている。
【００７７】ＴＭＲ素子への書き込みは、読み出し／書
き込み用ビット線ＢLｗに書き込み電流を流すことによ
り発生する磁場と、書き込みワード線ＷＬに書き込み電
流を流すことにより発生する磁場との合成磁場をＴＭＲ
素子の記憶層に作用させることにより、行うことができ
る。
き込み用ビット線ＢLｗに書き込み電流を流すことによ
り発生する磁場と、書き込みワード線ＷＬに書き込み電
流を流すことにより発生する磁場との合成磁場をＴＭＲ
素子の記憶層に作用させることにより、行うことができ
る。
【００７８】一方、読み出しの際には、ビット線ＢLｗ
及びＢLｒの間で電圧を印加する。すると、これらの間
で並列に接続されている全てのＴＭＲ素子に電流が流れ
る。この電流の合計をセンスアンプＳＡにより検出しな
がら、目的のＴＭＲ素子に近接したワード線ＷＬに書き
込み電流を印加して、目的のＴＭＲ素子の記憶層の磁化
を所定の方向に書き換える。この時の電流変化を検出す
ることにより、目的のＴＭＲ素子の読み出しを行うこと
ができる。
及びＢLｒの間で電圧を印加する。すると、これらの間
で並列に接続されている全てのＴＭＲ素子に電流が流れ
る。この電流の合計をセンスアンプＳＡにより検出しな
がら、目的のＴＭＲ素子に近接したワード線ＷＬに書き
込み電流を印加して、目的のＴＭＲ素子の記憶層の磁化
を所定の方向に書き換える。この時の電流変化を検出す
ることにより、目的のＴＭＲ素子の読み出しを行うこと
ができる。
【００７９】すなわち、書き換え前の記憶層の磁化方向
が書き換え後の磁化方向と同一であれば、センスアンプ
ＳＡにより検出される電流は変化しない。しかし、書き
換え前後で記憶層の磁化方向が反転する場合には、セン
スアンプＳＡにより検出される電流が磁気抵抗効果によ
り変化する。このようにして書き換え前の記憶層の磁化
方向すなわち、格納データを読み出すことができる。但
し、この方法は、読み出しの際に格納データを変化させ
る、いわゆる「破壊読み出し」に対応する。
が書き換え後の磁化方向と同一であれば、センスアンプ
ＳＡにより検出される電流は変化しない。しかし、書き
換え前後で記憶層の磁化方向が反転する場合には、セン
スアンプＳＡにより検出される電流が磁気抵抗効果によ
り変化する。このようにして書き換え前の記憶層の磁化
方向すなわち、格納データを読み出すことができる。但
し、この方法は、読み出しの際に格納データを変化させ
る、いわゆる「破壊読み出し」に対応する。
【００８０】これに対して、ＴＭＲ素子の構成を、第２
実施形態で説明した、磁化自由層／トンネルバリア層／
磁気記録層、という構造とした場合には、「非破壊読み
出し」が可能である。すなわち、この構造のＴＭＲ素子
を用いる場合には、記憶層に磁化方向を記録し、読み出
しの際には、磁化自由層の磁化方向を適宜変化させてセ
ンス電流を比較することにより、記憶層の磁化方向を読
み出すことができる。但しこの場合には、記憶層の磁化
反転磁場よりも磁化自由層の磁化反転磁場のほうが小さ
くなるように設計する必要がある。
実施形態で説明した、磁化自由層／トンネルバリア層／
磁気記録層、という構造とした場合には、「非破壊読み
出し」が可能である。すなわち、この構造のＴＭＲ素子
を用いる場合には、記憶層に磁化方向を記録し、読み出
しの際には、磁化自由層の磁化方向を適宜変化させてセ
ンス電流を比較することにより、記憶層の磁化方向を読
み出すことができる。但しこの場合には、記憶層の磁化
反転磁場よりも磁化自由層の磁化反転磁場のほうが小さ
くなるように設計する必要がある。
【００８１】図１６は、本実施形態による磁気メモリの
アーキテクチャの第３の具体例を表す模式図である。す
なわち、同図は、メモリアレーの断面構造を示す。
アーキテクチャの第３の具体例を表す模式図である。す
なわち、同図は、メモリアレーの断面構造を示す。
【００８２】このアーキテクチャにおいては、読み出し
／書き込み用ビット線ＢLｗに複数のＴＭＲ素子Ｃが並
列に接続され、これらＴＭＲ果素子Ｃの他端には、それ
ぞれ読み出し用ビット線ＢLｒがマトリクス状に接続さ
れている。さらに、これら読み出し用ビット線ＢLｒに
近接して、書き込み用ワード線ＷＬが配線されている。
／書き込み用ビット線ＢLｗに複数のＴＭＲ素子Ｃが並
列に接続され、これらＴＭＲ果素子Ｃの他端には、それ
ぞれ読み出し用ビット線ＢLｒがマトリクス状に接続さ
れている。さらに、これら読み出し用ビット線ＢLｒに
近接して、書き込み用ワード線ＷＬが配線されている。
【００８３】ＴＭＲ素子Ｃへの書き込みは、読み出し／
書き込み用ビット線ＢLｗに書き込み電流を流すことに
より発生する磁場と、書き込みワード線ＷＬに書き込み
電流を流すことにより発生する磁場との合成磁場をＴＭ
Ｒ素子の記憶層に作用させることにより、行うことがで
きる。
書き込み用ビット線ＢLｗに書き込み電流を流すことに
より発生する磁場と、書き込みワード線ＷＬに書き込み
電流を流すことにより発生する磁場との合成磁場をＴＭ
Ｒ素子の記憶層に作用させることにより、行うことがで
きる。
【００８４】一方、読み出しの際には、選択トランジス
タＳＴにより書き込みビット線ＢLｗと読み出しビット
線ＢLｒとを選択することにより、目的のＴＭＲ素子に
センス電流を流してセンスアンプＳＡにより検出するこ
とができる。
タＳＴにより書き込みビット線ＢLｗと読み出しビット
線ＢLｒとを選択することにより、目的のＴＭＲ素子に
センス電流を流してセンスアンプＳＡにより検出するこ
とができる。
【００８５】次に、本実施形態による磁気メモリのアー
キテクチャの第４の具体例を、図１７を参照して説明す
る。
キテクチャの第４の具体例を、図１７を参照して説明す
る。
【００８６】図１７は、本実施形態による磁気メモリの
アーキテクチャの第４の具体例を表す模式図である。す
なわち、同図は、メモリアレーの断面構造を示す。読み
出し用ビット線ＢLｒがリードＬを介してＴＭＲ素子Ｃ
に接続され、ＴＭＲ素子Ｃの直下には書き込み用ワード
線ＷＬが配線されている点が異なる。このようにする
と、ＴＭＲ素子Ｃと書き込みワード線ＷＬとを図１６の
構造よりも接近させることができる。その結果として、
ワード線ＷＬからの書き込み磁場をＴＭＲ素子に対して
より効果的に作用させることができる。
アーキテクチャの第４の具体例を表す模式図である。す
なわち、同図は、メモリアレーの断面構造を示す。読み
出し用ビット線ＢLｒがリードＬを介してＴＭＲ素子Ｃ
に接続され、ＴＭＲ素子Ｃの直下には書き込み用ワード
線ＷＬが配線されている点が異なる。このようにする
と、ＴＭＲ素子Ｃと書き込みワード線ＷＬとを図１６の
構造よりも接近させることができる。その結果として、
ワード線ＷＬからの書き込み磁場をＴＭＲ素子に対して
より効果的に作用させることができる。
【００８７】次に、差動増幅型、多値型アーキテクチャ
について説明する。
について説明する。
【００８８】図１８、図１９に、本実施形態による磁気
メモリの差動増幅型、多値型アーキテクチャをそれぞれ
示す。図１８（ａ）および図１８（ｂ）は、本実施形態
による磁気メモリの差動増幅型アーキテクチャの正面図
および側面図をそれぞれ示し、図１９（ａ）および図１
９（ｂ）は、本実施形態による磁気メモリの多値型アー
キテクチャの正面図および側面図をそれぞれ示す。
メモリの差動増幅型、多値型アーキテクチャをそれぞれ
示す。図１８（ａ）および図１８（ｂ）は、本実施形態
による磁気メモリの差動増幅型アーキテクチャの正面図
および側面図をそれぞれ示し、図１９（ａ）および図１
９（ｂ）は、本実施形態による磁気メモリの多値型アー
キテクチャの正面図および側面図をそれぞれ示す。
【００８９】それぞれの型の磁気メモリにおいて、ビッ
ト線ＢＬと、ワード線ＷＬ１、ＷＬ２および読み出し用
配線ＲＬ１、ＲＬ２とが交差するように配線され、ビッ
ト線ＢＬとワードＷＬ１、ＷＬ２の交差部にＴＭＲ素子
ＴＭＲ１、ＴＭＲ２が設けられている。このようにＴＭ
Ｒセルを縦方向に積層することによって差動増幅，多値
メモリにしてもセル面積を大きくすることが避けられ
る。
ト線ＢＬと、ワード線ＷＬ１、ＷＬ２および読み出し用
配線ＲＬ１、ＲＬ２とが交差するように配線され、ビッ
ト線ＢＬとワードＷＬ１、ＷＬ２の交差部にＴＭＲ素子
ＴＭＲ１、ＴＭＲ２が設けられている。このようにＴＭ
Ｒセルを縦方向に積層することによって差動増幅，多値
メモリにしてもセル面積を大きくすることが避けられ
る。
【００９０】図１８において、読み出し時はビット線Ｂ
Ｌから電流を流し、読み出し用配線ＲＬ１、ＲＬ２の終
端に設けられたセンスアンプにより差動増幅を行う。ま
た、ＴＭＲ素子ＴＭＲ１、ＴＭＲ２の信号出力を変えた
場合、このアーキテクチャは多値化が可能となる。な
お、図１８においては、ＴＭＲ素子ＴＭＲ１、ＴＭＲ２
は、強磁性一重トンネル接合である。
Ｌから電流を流し、読み出し用配線ＲＬ１、ＲＬ２の終
端に設けられたセンスアンプにより差動増幅を行う。ま
た、ＴＭＲ素子ＴＭＲ１、ＴＭＲ２の信号出力を変えた
場合、このアーキテクチャは多値化が可能となる。な
お、図１８においては、ＴＭＲ素子ＴＭＲ１、ＴＭＲ２
は、強磁性一重トンネル接合である。
【００９１】図１９において、後に詳述するように、ビ
ット線ＢＬ、ワード線ＷＬ１、ＷＬ２とＴＭＲ素子Ｃ
１、Ｃ２との接続関係については、各種の具体例を採用
することができる。例えば、書き込み用と読み出し用の
２本のビット線を設けてＴＭＲ素子に接続してもよい。
また、ワード線ＷＬは、ＴＭＲ素子Ｃ１、Ｃ２に対して
接続する場合も接続しない場合もある。
ット線ＢＬ、ワード線ＷＬ１、ＷＬ２とＴＭＲ素子Ｃ
１、Ｃ２との接続関係については、各種の具体例を採用
することができる。例えば、書き込み用と読み出し用の
２本のビット線を設けてＴＭＲ素子に接続してもよい。
また、ワード線ＷＬは、ＴＭＲ素子Ｃ１、Ｃ２に対して
接続する場合も接続しない場合もある。
【００９２】ＴＭＲ素子Ｃ１、Ｃ２は、記憶層を有す
る。この記憶層に、磁化固着層に対して、互いに略反平
行な磁化方向Ｍ１、Ｍ２を有し、磁気抵抗効果素子の磁
化固着層の磁化の方向に対して反平行，平行にスピン情
報を書きこみ、ビット線ＢＬから流したセンス電流を上
記ＴＭＲ素子に流し，差動増幅を行うことで“１”、
“０”を判断する。なお、ＴＭＲ素子Ｃ１は強磁性一重
トンネル接合であり、ＴＭＲ素子Ｃ２は強磁性二重トン
ネル接合である。
る。この記憶層に、磁化固着層に対して、互いに略反平
行な磁化方向Ｍ１、Ｍ２を有し、磁気抵抗効果素子の磁
化固着層の磁化の方向に対して反平行，平行にスピン情
報を書きこみ、ビット線ＢＬから流したセンス電流を上
記ＴＭＲ素子に流し，差動増幅を行うことで“１”、
“０”を判断する。なお、ＴＭＲ素子Ｃ１は強磁性一重
トンネル接合であり、ＴＭＲ素子Ｃ２は強磁性二重トン
ネル接合である。
【００９３】また、多値記録にする場合は、上記記憶層
に、ＴＭＲ素子の磁化固着層の磁化の方向に対して反平
行，平行にスピン情報を書きこみ、ビット線ＢＬから流
したセンス電流を上記ＴＭＲ素子に流し、差動増幅を行
うことで多値情報を検出する。
に、ＴＭＲ素子の磁化固着層の磁化の方向に対して反平
行，平行にスピン情報を書きこみ、ビット線ＢＬから流
したセンス電流を上記ＴＭＲ素子に流し、差動増幅を行
うことで多値情報を検出する。
【００９４】図１８（ｂ）に本実施形態による差動増幅
型アーキテクチャを用いた場合の書きこみ方法、およ
び、ＴＭＲセルのスピンの方向を合わせて示している。
差動増幅型の場合には、ワード線ＷＬの長手軸方向にＴ
ＭＲ素子の容易軸が形成されていることが好ましい。ワ
ードＷＬの長手軸方向にＴＭＲ素子の容易軸が形成され
ていると、ビット線ＢＬの電流パルスが上下のＴＭＲ素
子に印加する磁場の方向と略１８０度異なるため、上下
のＴＭＲセルに一変に書きこみを行うことができ、高速
書きこみが可能となる。
型アーキテクチャを用いた場合の書きこみ方法、およ
び、ＴＭＲセルのスピンの方向を合わせて示している。
差動増幅型の場合には、ワード線ＷＬの長手軸方向にＴ
ＭＲ素子の容易軸が形成されていることが好ましい。ワ
ードＷＬの長手軸方向にＴＭＲ素子の容易軸が形成され
ていると、ビット線ＢＬの電流パルスが上下のＴＭＲ素
子に印加する磁場の方向と略１８０度異なるため、上下
のＴＭＲセルに一変に書きこみを行うことができ、高速
書きこみが可能となる。
【００９５】図１９（ｂ）に本実施形態による多値記録
型アーキテクチャの書きこみ方法、および、実際のＴＭ
Ｒセルのスピンの方向を合わせて示している。多値記録
型アーキテクチャの場合は、上下のＴＭＲ素子に任意に
記録情報を記録することが求められるため、ビット線Ｂ
Ｌの長手軸方向にＴＭＲ素子の容易軸が形成されている
ことが好ましい。ビット線ＢＬの長手軸方向にＴＭＲ素
子の容易軸が形成されていると、ワード線ＷＬ１、ＷＬ
２により上下のＴＭＲ素子に任意な情報記録が可能とな
り、多値記録が可能となる。
型アーキテクチャの書きこみ方法、および、実際のＴＭ
Ｒセルのスピンの方向を合わせて示している。多値記録
型アーキテクチャの場合は、上下のＴＭＲ素子に任意に
記録情報を記録することが求められるため、ビット線Ｂ
Ｌの長手軸方向にＴＭＲ素子の容易軸が形成されている
ことが好ましい。ビット線ＢＬの長手軸方向にＴＭＲ素
子の容易軸が形成されていると、ワード線ＷＬ１、ＷＬ
２により上下のＴＭＲ素子に任意な情報記録が可能とな
り、多値記録が可能となる。
【００９６】なお、図１４〜図１７に示したアーキテク
チャは多層に積層し、大容量化を図ることができる他、
前述した差動型、多値型アーキテクチャ、または、それ
らを積層したアーキテクチャを用いることができる。そ
の場合、例えば図２０に示したようにビット線ＢＬを共
用した方が好ましく。共用したビット線ＢＬにはビット
線ＢＬの側壁に磁性被覆配線を用いることが好ましい。
チャは多層に積層し、大容量化を図ることができる他、
前述した差動型、多値型アーキテクチャ、または、それ
らを積層したアーキテクチャを用いることができる。そ
の場合、例えば図２０に示したようにビット線ＢＬを共
用した方が好ましく。共用したビット線ＢＬにはビット
線ＢＬの側壁に磁性被覆配線を用いることが好ましい。
【００９７】以上説明したように、第３実施形態の磁気
メモリによれば、ＭＲ比が大きく、熱安定性が優れ、ス
イッチング磁場が小さな、第１または第２実施形態のＴ
ＭＲ素子を記憶素子として用いているので、高集積化及
び低消費電力化が可能となる。
メモリによれば、ＭＲ比が大きく、熱安定性が優れ、ス
イッチング磁場が小さな、第１または第２実施形態のＴ
ＭＲ素子を記憶素子として用いているので、高集積化及
び低消費電力化が可能となる。
【００９８】
【発明の効果】以上述べたように、本発明によれば、サ
イズを小さくしても、ＭＲ比が大きく、熱安定性が優
れ、スイッチング磁場が小さな磁気抵抗効果素子および
この磁気抵抗効果素子を用いた磁気メモリを得ることが
できる。
イズを小さくしても、ＭＲ比が大きく、熱安定性が優
れ、スイッチング磁場が小さな磁気抵抗効果素子および
この磁気抵抗効果素子を用いた磁気メモリを得ることが
できる。
【図１】第１実施形態の磁気抵抗効果素子の構成を示す
構成断面図。
構成断面図。
【図２】第１実施形態の磁気抵抗効果素子に係る磁化固
着層の構成を示す断面図。
着層の構成を示す断面図。
【図３】本発明の第１実施形態による磁気抵抗効果素子
の記憶層の組成にCo-Fe-Niを用いた場合のＭＲ特性，ス
イッチング磁場特性を示す、Co-Fe-Ni三元状態図。
の記憶層の組成にCo-Fe-Niを用いた場合のＭＲ特性，ス
イッチング磁場特性を示す、Co-Fe-Ni三元状態図。
【図４】第１実施形態と比較例１，２の磁気抵抗効果素
子のデータリテンションの信頼性試験を行った結果を示
す図。
子のデータリテンションの信頼性試験を行った結果を示
す図。
【図５】より好ましい記憶層の組成を示すCo-Fe-Ni三元
状態図。
状態図。
【図６】第１実施形態の磁気抵抗効果素子の形状を示す
図。
図。
【図７】磁気抵抗効果素子のＭＲ変化率のアニール時間
依存性を示す図。
依存性を示す図。
【図８】劣化時間定数とアニール温度との関係を示す
図。
図。
【図９】第２実施形態の磁気抵抗効果素子の構成を示す
断面図。
断面図。
【図１０】第３実施形態の磁気メモリに用いられる単位
メモリセルの一具体例を示す図。
メモリセルの一具体例を示す図。
【図１１】第３実施形態の磁気メモリに用いられる単位
メモリセルの一具体例を示す図。
メモリセルの一具体例を示す図。
【図１２】第３実施形態の磁気メモリに用いられる単位
メモリセルの一具体例を示す図。
メモリセルの一具体例を示す図。
【図１３】第３実施形態の磁気メモリに用いられる単位
メモリセルの一具体例を示す図。
メモリセルの一具体例を示す図。
【図１４】第３実施形態による磁気メモリのアーキテク
チャの第１の具体例を示す図。
チャの第１の具体例を示す図。
【図１５】第３実施形態による磁気メモリのアーキテク
チャの第２の具体例を示す図。
チャの第２の具体例を示す図。
【図１６】第３実施形態による磁気メモリのアーキテク
チャの第３の具体例を示す図。
チャの第３の具体例を示す図。
【図１７】第３実施形態による磁気メモリのアーキテク
チャの第４の具体例を示す図。
チャの第４の具体例を示す図。
【図１８】第３実施形態による磁気メモリの第５の具体
例を示す図。
例を示す図。
【図１９】第３実施形態による磁気メモリのアーキテク
チャの第６の具体例を示す図。
チャの第６の具体例を示す図。
【図２０】第３実施形態による磁気メモリのアーキテク
チャの第７の具体例を示す図。
チャの第７の具体例を示す図。
２ 下地金属層
４ 反強磁性層
６ 磁化固着層
８ トンネルバリア層
１０ 記憶層
１２ トンネルバリア層
１４ 磁化固着層
１６ 反強磁性層
１８ カバー層／ハードマスク
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｆ 10/32 Ｈ０１Ｆ 10/32
Ｈ０１Ｌ 27/105 Ｈ０１Ｌ 27/10 ４４７
(72)発明者 與 田 博 明
神奈川県川崎市幸区小向東芝町１番地 株
式会社東芝研究開発センター内
Ｆターム(参考） 5E049 AA04 AC05 BA06 BA12 BA16
5F083 FZ10 GA12 GA27 HA02 JA14
JA36 JA37 JA38 JA39 KA01
ZA21
Claims (8)
- 【請求項１】単層の強磁性層からなる記憶層と、少なく
とも１層の強磁性層を有する磁性膜と、前記記憶層と前
記磁性膜との間に設けられたトンネルバリア層と、を備
え、前記記憶層の強磁性層は、Ni-Fe-Co三元合金からな
り、Ni-Fe-Co三元状態図において、Co90(at%)Fe10(at%)
−Fe30(at%)Ni70(at%)の直線、Fe80(at%)Ni20(at%)−Fe
30(at%)Ni70(at%)の直線、Fe80(at%)Ni20(at%)−Co
65(at%)Ni35(at%)の直線が囲む内側の組成領域およびFe
80(at%)Ni20(at%)−Co65(at%)Ni35(at%)の直線、Co
90(at%)Fe10(at%)−Fe70(at%)Ni30(at%)の直線、Co
90(at%)Fe10(at%)−Fe30(at% )Ni70(at%)の直線が囲む内
側の組成領域のうちのいずれか一方の組成領域から選ば
れる組成を有し、前記記憶層と前記トンネルバリア層の
界面および前記磁性膜と前記トンネルバリア層の界面に
おける最大表面粗さが０．４ｎｍ以上であることを特徴
とする磁気抵抗効果素子。 - 【請求項２】単層の強磁性層からなる記憶層と、少なく
とも１層の強磁性層を有する磁性膜と、前記記憶層と前
記磁性膜との間に設けられたトンネルバリア層と、を備
え、前記記憶層の強磁性層は、Ni-Fe-Co三元合金からな
り、Ni-Fe-Co三元状態図において、Co90(at%)Fe10(at%)
−Fe30(at%)Ni70(at%)の直線、Fe70(at%)Ni30(at%)−Fe
30(at%)Ni70(at%)の直線、Fe65(at%)Ni35(at%)−Co
65(at%)Ni35(at%)の直線が囲む内側の組成領域から選ば
れる組成を有し、前記記憶層と前記トンネルバリア層の
界面および前記磁性膜と前記トンネルバリア層の界面に
おける最大表面粗さが０．４ｎｍ以上であることを特徴
とする磁気抵抗効果素子。 - 【請求項３】前記磁性膜は、非磁性層を強磁性層が挟ん
だ三層積層構造であって、前記非磁性層を挟んでいる強
磁性層は反強磁性的に結合していることを特徴とする請
求項１または２記載の磁気抵抗効果素素子。 - 【請求項４】前記磁性膜は、反強磁性層磁性層に接して
設けられこの反強磁性層との交換結合力により磁化が固
定された強磁性層を有する磁化固着層を備えたことを特
徴とする請求項１乃至３のいずれかに記載の磁気抵抗効
果素子。 - 【請求項５】前記磁化固着層の強磁性層は、Co-Feの二
元合金からなることを特徴とする請求項４記載の磁気抵
抗効果素子。 - 【請求項６】前記反強磁性層は、PtｘMn1-x（49.5at%≦
ｘ≦50.5at%）、NiｙMn1-y（49.5at%≦ｙ≦50.5 at
%）、IrｚMn1-z（22at%≦z≦27at%）のいずれかからな
ることを特徴とする請求項４または５記載の磁気抵抗効
果素子。 - 【請求項７】第１の配線と、前記第１の配線と交差する
第２の配線と、前記第１の配線と前記第２の配線との交
差領域毎に設けられたメモリセルと、を備え、前記メモ
リセルは、記憶素子として、請求項1乃至６のいずれか
に記載の磁気抵抗効果素子を有していることを特徴とす
る磁気メモリ。 - 【請求項８】第１の配線と、 前記第１の配線の上に形成された第１の磁気抵抗効果素
子と、 前記第１の配線の下に形成された第２の磁気抵抗効果素
子と、 前記第１の配線の上に形成され前記第１の配線と交差す
る第２の配線と、 前記第１の配線の下に形成され前記第１の配線と交差す
る第３の配線とを備え、 前記第１および第２の磁気抵抗効果素子は、それぞれ請
求項１乃至６のいずれかに記載の磁気抵抗効果素子であ
り、 前記第２及び第３の配線にそれぞれ電流を流しつつ前記
第１の配線に電流を流すことにより前記第１及び第２の
磁気抵抗効果素子の記憶層の磁化をそれぞれ所定の方向
に反転可能であり、 前記第１の配線を介して前記前記第１及び第２の磁気抵
抗効果素子にセンス電流を流すことにより得られる前記
第１および第２の磁気抵抗効果素子からの出力信号の差
分を検出することにより、２値情報のいずれかとして読
み出すことを特徴とする磁気メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002089027A JP3638563B2 (ja) | 2002-03-27 | 2002-03-27 | 磁気抵抗効果素子およびこれを用いた磁気メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002089027A JP3638563B2 (ja) | 2002-03-27 | 2002-03-27 | 磁気抵抗効果素子およびこれを用いた磁気メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003283001A true JP2003283001A (ja) | 2003-10-03 |
| JP3638563B2 JP3638563B2 (ja) | 2005-04-13 |
Family
ID=29234730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002089027A Expired - Fee Related JP3638563B2 (ja) | 2002-03-27 | 2002-03-27 | 磁気抵抗効果素子およびこれを用いた磁気メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3638563B2 (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005353789A (ja) * | 2004-06-10 | 2005-12-22 | Sony Corp | フォトマスク |
| JP2006135292A (ja) * | 2004-10-08 | 2006-05-25 | Toshiba Corp | 磁気抵抗効果素子 |
| JP2007027424A (ja) * | 2005-07-15 | 2007-02-01 | Toshiba Corp | 磁気抵抗効果素子及び磁気ランダムアクセスメモリ |
| JP2007281229A (ja) * | 2006-04-07 | 2007-10-25 | Toshiba Corp | 磁気抵抗ランダムアクセスメモリ、その書き込み方法、およびテスト方法 |
| JP2008004956A (ja) * | 2004-03-12 | 2008-01-10 | Japan Science & Technology Agency | 磁気抵抗素子及びその製造方法 |
| JP2008507854A (ja) * | 2004-07-26 | 2008-03-13 | フリースケール セミコンダクター インコーポレイテッド | 磁気トンネル接合素子構造と磁気トンネル接合素子構造の製造方法 |
| WO2008133107A1 (ja) * | 2007-04-24 | 2008-11-06 | Nec Corporation | 磁気抵抗素子、ｍｒａｍ、及び磁気センサー |
| CN100433182C (zh) * | 2004-03-31 | 2008-11-12 | 株式会社东芝 | 磁致电阻元件 |
| JP2009021626A (ja) * | 2004-03-12 | 2009-01-29 | Japan Science & Technology Agency | 磁気多層膜及び多層構造体 |
| JP2009239290A (ja) * | 2009-05-19 | 2009-10-15 | Sony Corp | 不揮発性磁気メモリ装置及びフォトマスク |
| JP2010527516A (ja) * | 2007-05-17 | 2010-08-12 | インテグレイテッド・マグネトエレクトロニクス | スケーラブル不揮発性記憶装置 |
| US8009465B2 (en) | 2004-10-08 | 2011-08-30 | Kabushiki Kaisha Toshiba | Magnetoresistive element |
| JP2012502447A (ja) * | 2008-09-03 | 2012-01-26 | キヤノンアネルバ株式会社 | 非晶質または微結晶質ＭｇＯトンネル障壁に用いる優先グレイン成長強磁性シード層 |
| US8513748B2 (en) | 2005-05-19 | 2013-08-20 | Nec Corporation | Magnetoresistive device and magnetic memory using the same |
| US8865326B2 (en) | 2005-02-16 | 2014-10-21 | Nec Corporation | Magnetoresistance device including layered ferromagnetic structure, and method of manufacturing the same |
| CN116242490A (zh) * | 2022-12-28 | 2023-06-09 | 西北工业大学 | 基于超表面与隧道磁电阻的太赫兹探测器及系统 |
-
2002
- 2002-03-27 JP JP2002089027A patent/JP3638563B2/ja not_active Expired - Fee Related
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10680167B2 (en) | 2004-03-12 | 2020-06-09 | Japan Science And Technology Agency | Magnetic tunnel junction device |
| US9608198B2 (en) | 2004-03-12 | 2017-03-28 | Japan Science And Technology Agency | Magnetic tunnel junction device |
| US11737372B2 (en) | 2004-03-12 | 2023-08-22 | Godo Kaisha Ip Bridge 1 | Method of manufacturing a magnetoresistive random access memory (MRAM) |
| US11233193B2 (en) | 2004-03-12 | 2022-01-25 | Japan Science And Technology Agency | Method of manufacturing a magnetorestive random access memeory (MRAM) |
| JP2008004956A (ja) * | 2004-03-12 | 2008-01-10 | Japan Science & Technology Agency | 磁気抵抗素子及びその製造方法 |
| US8319263B2 (en) | 2004-03-12 | 2012-11-27 | Japan Science And Technology Agency | Magnetic tunnel junction device |
| US11968909B2 (en) | 2004-03-12 | 2024-04-23 | Godo Kaisha Ip Bridge 1 | Method of manufacturing a magnetoresistive random access memory (MRAM) |
| JP2009021626A (ja) * | 2004-03-12 | 2009-01-29 | Japan Science & Technology Agency | 磁気多層膜及び多層構造体 |
| US8405134B2 (en) | 2004-03-12 | 2013-03-26 | Japan Science And Technology Agency | Magnetic tunnel junction device |
| US10367138B2 (en) | 2004-03-12 | 2019-07-30 | Japan Science And Technology Agency | Magnetic tunnel junction device |
| US9123463B2 (en) | 2004-03-12 | 2015-09-01 | Japan Science And Technology Agency | Magnetic tunnel junction device |
| US7884403B2 (en) | 2004-03-12 | 2011-02-08 | Japan Science And Technology Agency | Magnetic tunnel junction device and memory device including the same |
| CN100433182C (zh) * | 2004-03-31 | 2008-11-12 | 株式会社东芝 | 磁致电阻元件 |
| JP2005353789A (ja) * | 2004-06-10 | 2005-12-22 | Sony Corp | フォトマスク |
| JP2008507854A (ja) * | 2004-07-26 | 2008-03-13 | フリースケール セミコンダクター インコーポレイテッド | 磁気トンネル接合素子構造と磁気トンネル接合素子構造の製造方法 |
| US8009465B2 (en) | 2004-10-08 | 2011-08-30 | Kabushiki Kaisha Toshiba | Magnetoresistive element |
| JP2006135292A (ja) * | 2004-10-08 | 2006-05-25 | Toshiba Corp | 磁気抵抗効果素子 |
| US8865326B2 (en) | 2005-02-16 | 2014-10-21 | Nec Corporation | Magnetoresistance device including layered ferromagnetic structure, and method of manufacturing the same |
| US8513748B2 (en) | 2005-05-19 | 2013-08-20 | Nec Corporation | Magnetoresistive device and magnetic memory using the same |
| JP2007027424A (ja) * | 2005-07-15 | 2007-02-01 | Toshiba Corp | 磁気抵抗効果素子及び磁気ランダムアクセスメモリ |
| JP2007281229A (ja) * | 2006-04-07 | 2007-10-25 | Toshiba Corp | 磁気抵抗ランダムアクセスメモリ、その書き込み方法、およびテスト方法 |
| WO2008133107A1 (ja) * | 2007-04-24 | 2008-11-06 | Nec Corporation | 磁気抵抗素子、ｍｒａｍ、及び磁気センサー |
| JP2010527516A (ja) * | 2007-05-17 | 2010-08-12 | インテグレイテッド・マグネトエレクトロニクス | スケーラブル不揮発性記憶装置 |
| JP2012502447A (ja) * | 2008-09-03 | 2012-01-26 | キヤノンアネルバ株式会社 | 非晶質または微結晶質ＭｇＯトンネル障壁に用いる優先グレイン成長強磁性シード層 |
| JP2009239290A (ja) * | 2009-05-19 | 2009-10-15 | Sony Corp | 不揮発性磁気メモリ装置及びフォトマスク |
| CN116242490A (zh) * | 2022-12-28 | 2023-06-09 | 西北工业大学 | 基于超表面与隧道磁电阻的太赫兹探测器及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3638563B2 (ja) | 2005-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100581299B1 (ko) | 자기 저항 효과 소자 및 이것을 갖는 자기 메모리 | |
| JP4253225B2 (ja) | 磁気抵抗効果素子および磁気メモリ | |
| US6956765B2 (en) | Magneto-resistance effect element, magnetic memory and magnetic head | |
| US6765821B2 (en) | Magnetic memory | |
| JP4371781B2 (ja) | 磁気セル及び磁気メモリ | |
| JP4080982B2 (ja) | 磁気メモリ | |
| JP4277870B2 (ja) | 記憶素子及びメモリ | |
| JP2003209226A (ja) | 磁気メモリ | |
| KR100533301B1 (ko) | 자기 메모리 | |
| JP2005294376A (ja) | 磁気記録素子及び磁気メモリ | |
| JP2003197920A (ja) | 磁気スイッチング素子及び磁気メモリ | |
| JP3638563B2 (ja) | 磁気抵抗効果素子およびこれを用いた磁気メモリ | |
| JP2004179187A (ja) | 磁気抵抗効果素子および磁気メモリ | |
| EP1143537A1 (en) | Magnetoresistance effect memory device and method for producing the same | |
| JP4005832B2 (ja) | 磁気メモリ及び磁気メモリ装置 | |
| JP2003163330A (ja) | 磁気メモリ | |
| US7391641B2 (en) | Multi-layered magnetic memory structures | |
| JP2002289941A (ja) | 磁気抵抗効果素子及び磁気記憶装置 | |
| JP2006148039A (ja) | 磁気抵抗効果素子および磁気メモリ | |
| JP2007036272A (ja) | 磁気メモリ | |
| JP2007281502A (ja) | 磁気メモリ及び磁気メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |