[go: up one dir, main page]

JP2003273036A - Method for manufacturing group 3-5 compound semiconductor and semiconductor device - Google Patents

Method for manufacturing group 3-5 compound semiconductor and semiconductor device

Info

Publication number
JP2003273036A
JP2003273036A JP2002379941A JP2002379941A JP2003273036A JP 2003273036 A JP2003273036 A JP 2003273036A JP 2002379941 A JP2002379941 A JP 2002379941A JP 2002379941 A JP2002379941 A JP 2002379941A JP 2003273036 A JP2003273036 A JP 2003273036A
Authority
JP
Japan
Prior art keywords
compound semiconductor
group
stripe
layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002379941A
Other languages
Japanese (ja)
Other versions
JP4137633B2 (en
Inventor
Yasushi Iechika
泰 家近
Seiya Shimizu
誠也 清水
Yoshinobu Ono
善伸 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2002379941A priority Critical patent/JP4137633B2/en
Publication of JP2003273036A publication Critical patent/JP2003273036A/en
Application granted granted Critical
Publication of JP4137633B2 publication Critical patent/JP4137633B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 ストライプ状マスクを用いた横方向選択成長
によって3−5族化合物半導体を製造する場合に生じる
小傾角粒界の発生を低減させること。 【解決手段】 下地結晶となる第1の3−5族化合物半
導体層3のc面3A上にストライプ状のマスク層4をス
トライプの方向が<1−100>方向から0.095度
以上9.6度未満の範囲内でずれるようにして形成し、
このマスク層4を用いてc面3A上に第2の3−5族化
合物半導体層5を横方向選択成長させるようにした。マ
スク層4のストライプ方向を所定の<1−100>方向
から上述の範囲内でずらすことにより、下地結晶のc面
上に横方向選択成長する所要の化合物半導体層のc軸の
ゆらぎが低減し、第2の3−5族化合物半導体層5に生
じる小傾角粒界が減少する。
(57) [PROBLEMS] To reduce the generation of small-angle grain boundaries generated when a group III-V compound semiconductor is manufactured by lateral selective growth using a stripe-shaped mask. A stripe-shaped mask layer (4) is formed on a c-plane (3A) of a first group III-V compound semiconductor layer (3) serving as a base crystal so that the stripe direction is 0.095 degrees or more from the <1-100> direction. Formed so as to be shifted within a range of less than 6 degrees,
Using the mask layer 4, the second group III-V compound semiconductor layer 5 is selectively grown laterally on the c-plane 3A. By shifting the stripe direction of the mask layer 4 from the predetermined <1-100> direction within the range described above, the fluctuation of the c-axis of the required compound semiconductor layer that is selectively grown laterally on the c-plane of the base crystal can be reduced. In addition, the small angle grain boundaries generated in the second group III-V compound semiconductor layer 5 are reduced.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、窒化ガリウム(G
aN)系3−5族化合物半導体の製造方法及びこれを用
いた半導体素子に関するものである。
TECHNICAL FIELD The present invention relates to gallium nitride (G
The present invention relates to a method for manufacturing an aN) group 3-5 group compound semiconductor and a semiconductor device using the same.

【0002】[0002]

【従来の技術】一般式Inx Gay Alz N(ただし、
x+y+z=1、0≦x≦1、0≦y≦1、0≦z≦
1)で表されるGaN系3−5族化合物半導体は、3族
元素の組成を変えることにより直接型のバンドギャップ
エネルギーを調整して、紫外から赤色の波長の光エネル
ギーに対応させることができるため、紫外から可視領域
にわたる高効率の発光デバイス用材料として利用可能で
ある。また、これまで一般に用いられているSiあるい
はGaAsなどの半導体に比べて大きなバンドギャップ
を持つため、従来の半導体では動作できないような高温
においても半導体としての特性を有することを利用し
て、耐環境性に優れた電子デバイスの作製が原理的に可
能である。
2. Description of the Related Art The general formula In x Ga y Al z N (however,
x + y + z = 1, 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦
In the GaN-based 3-5 group compound semiconductor represented by 1), the band gap energy of the direct type can be adjusted by changing the composition of the 3 group element, and can correspond to the light energy of the wavelength from ultraviolet to red. Therefore, it can be used as a material for a highly efficient light emitting device in the ultraviolet to visible region. In addition, since it has a larger bandgap than the semiconductors such as Si or GaAs that have been generally used so far, it has the characteristics as a semiconductor even at high temperatures that conventional semiconductors cannot operate, and it can be used as an environment-resistant device. In principle, it is possible to manufacture an electronic device having excellent properties.

【0003】しかし、上述したGaN系3−5族化合物
半導体は、融点付近での蒸気圧が非常に高いため、大き
な結晶を成長することが非常に難しく、半導体デバイス
作製のための基板として用いることができるような実用
的な大きさの結晶が得られていない。このため、該化合
物半導体の作製には、サファイア、SiC等、該化合物
半導体と類似の結晶構造を有し、大きな結晶が作製可能
な材料を基板として、この上に所要の単結晶薄膜層をエ
ピタキシャル成長させるのが一般的である。現在、この
ような方法を用いることによって、比較的良質な該化合
物半導体の結晶が得られるようになっている。しかし、
この場合でも、基板材料と該化合物半導体の格子定数、
あるいは熱膨張係数の差に由来する結晶欠陥を低減する
ことが難しく、108 cm-2程度、あるいはそれ以上の
欠陥密度を有するのが一般的である。しかし、高性能な
GaN系デバイスを作製するには、転位密度の低い該化
合物半導体結晶が強く求められている。
However, since the above-mentioned GaN-based Group 3-5 compound semiconductor has a very high vapor pressure near the melting point, it is very difficult to grow a large crystal, and it is used as a substrate for semiconductor device fabrication. Crystals of a practical size capable of producing are not obtained. Therefore, in manufacturing the compound semiconductor, a material having a crystal structure similar to that of the compound semiconductor, such as sapphire and SiC, and capable of forming a large crystal is used as a substrate, and a required single crystal thin film layer is epitaxially grown on the substrate. It is generally done. At present, by using such a method, a crystal of the compound semiconductor having a relatively good quality can be obtained. But,
Even in this case, the substrate material and the lattice constant of the compound semiconductor,
Alternatively, it is difficult to reduce crystal defects due to the difference in thermal expansion coefficient, and it is common to have a defect density of about 10 8 cm -2 or more. However, in order to manufacture a high-performance GaN-based device, the compound semiconductor crystal having a low dislocation density is strongly required.

【0004】そこで、従来から、サファイア等を基板と
するヘテロエピタキシャル成長方法において、一旦結晶
表面上にマスクパターンを形成した後、さらに該化合物
半導体を再成長させることで転位の密度を減少させる方
法が試みられている。本方法はマスク上に該化合物半導
体を横方向成長させる点に特徴があり、エピタキシャル
ラテラルオーバーグロース(Epitaxial Lateral Overgr
owth、以下、ELOと記すことがある。)法と呼ばれて
いる。
Therefore, conventionally, in a heteroepitaxial growth method using a substrate such as sapphire, a method of reducing the dislocation density by once forming a mask pattern on the crystal surface and then re-growing the compound semiconductor is tried. Has been. This method is characterized in that the compound semiconductor is laterally grown on a mask, and epitaxial lateral overgrowth (Epitaxial Lateral Overgrown
owth, hereinafter sometimes referred to as ELO. ) Called the law.

【0005】この方法によると、再成長の初期には、例
えばSiO2 等で作られたマスク上には結晶成長が起こ
らず、開口部のみに結晶成長が生じるいわゆる選択成長
が起きる。この段階からさらに結晶成長を続けると、開
口部に成長した結晶がマスク上にも広がり、やがてマス
クを埋め込んだ埋め込み構造ができあがり、最終的には
平坦な結晶表面を得ることができる。上述のような埋め
込み構造の形成により、再成長層での転位密度が下地結
晶より大幅に低減できる。
According to this method, at the initial stage of re-growth, so-called selective growth occurs in which crystal growth does not occur on the mask made of, for example, SiO 2 but only in the opening. If the crystal growth is further continued from this stage, the crystal grown in the opening also spreads on the mask, eventually forming a buried structure in which the mask is buried, and finally a flat crystal surface can be obtained. By forming the buried structure as described above, the dislocation density in the regrown layer can be significantly reduced as compared with the underlying crystal.

【0006】[0006]

【発明が解決しようとする課題】窒化ガリウム系の3−
5族化合物半導体の場合において上述したELO法を適
用しようとする際には、c面を表面とする結晶成長が一
般に行われており、ストライプ状マスクのストライプ方
向は、マスク上への横方向成長を効率的に行うため、<
1−100>方向とするのが一般的である。しかし、E
LO法によると、マスクとして用いる材料にもよるが、
マスク上に成長した結晶のc軸方向が下地結晶のc軸と
ずれを生じることが知られている。そして、このc軸の
ずれた領域同士の接合部分には小傾角粒界と呼ばれる転
位の集中した部分が発生する。
[Problems to be Solved by the Invention]
In the case of applying the above-mentioned ELO method in the case of a Group 5 compound semiconductor, crystal growth with the c-plane as the surface is generally performed, and the stripe direction of the striped mask is lateral growth on the mask. To efficiently perform
In general, the direction is 1-100>. But E
According to the LO method, it depends on the material used for the mask,
It is known that the c-axis direction of the crystal grown on the mask deviates from the c-axis of the base crystal. Then, a dislocation-concentrated portion called a small-angle grain boundary is generated in the joint portion between the regions where the c-axis is displaced.

【0007】マスクストライプを<1−100>方向と
した従来のELOでは、このように、マスク上に成長し
たGaN結晶のc軸方向が下地結晶のc軸とずれること
によってマスク上に成長したGaN層に多くの転位が発
生し、出来上がった3−5族化合物半導体の品質を低下
させる、大きな原因となっている。
In the conventional ELO having the mask stripe in the <1-100> direction, the GaN crystal grown on the mask is thus deviated from the c-axis direction of the GaN crystal grown on the mask in this way. Many dislocations are generated in the layer, which is a major cause of deterioration in quality of the completed Group 3-5 compound semiconductor.

【0008】本発明の目的は、従来技術における上述し
た問題点を解決することができる3−5族化合物半導体
の製造方法及び半導体素子を提供することにある。
An object of the present invention is to provide a method for manufacturing a 3-5 group compound semiconductor and a semiconductor device capable of solving the above-mentioned problems in the prior art.

【0009】[0009]

【課題を解決するための手段】本発明は、ストライプ状
マスクを用いた横方向選択成長によって3−5族化合物
半導体を製造する場合に生じる小傾角粒界を低減させる
ようにして、転位密度の低い高品質の3−5族化合物半
導体を得ることができるようにした3−5族化合物半導
体の製造方法及び半導体素子を提供することができるよ
うにするため、横方向選択成長のためのマスクパターン
のマスクストライプ方向を所定の方向から若干ずらすこ
とで、その上に成長する3−5族化合物半導体のc軸の
揺らぎを低減させ、これにより小傾角粒界を低減させる
ようにしたものである。
The present invention reduces the low-angle grain boundaries that occur when a Group 3-5 compound semiconductor is manufactured by lateral selective growth using a stripe-shaped mask to reduce the dislocation density. A mask pattern for lateral selective growth in order to provide a method for manufacturing a 3-5 group compound semiconductor and a semiconductor device capable of obtaining a low quality 3-5 group compound semiconductor. By slightly shifting the mask stripe direction of (3) from a predetermined direction, fluctuations of the c-axis of the Group 3-5 compound semiconductor grown thereon can be reduced, thereby reducing small-angle grain boundaries.

【0010】すなわち、GaN系3−5族化合物半導体
を含む下地結晶のc面上に形成されたストライプ状のマ
スクによって、該c面上に所要のGaN系3−5族化合
物半導体層を横方向選択成長させるようにした3−5族
化合物半導体の製造方法において、下地結晶上にストラ
イプ状マスクをストライプの方向が<1−100>方向
から0.095度以上9.6度未満の範囲内でずれるよ
うにして形成し、該ストライプ状マスクを用いてGaN
系3−5族化合物半導体層を横方向選択成長させるよう
にしている。
That is, a stripe-shaped mask formed on the c-plane of a base crystal containing a GaN-based 3-5 group compound semiconductor allows a desired GaN-based 3-5 group compound semiconductor layer to be laterally formed on the c-plane. In the method of manufacturing a Group 3-5 compound semiconductor, which is adapted to selectively grow, a stripe-shaped mask is formed on a base crystal within a range of 0.095 degrees to less than 9.6 degrees from a <1-100> direction. GaN is formed so as to be offset, and GaN is formed using the stripe-shaped mask.
The system 3-5 group compound semiconductor layer is selectively grown in the lateral direction.

【0011】このように、横方向選択成長に用いるスト
ライプ状マスクのストライプ方向を所定の<1−100
>方向から上述の範囲内でずらすことにより、下地結晶
のc面上に横方向選択成長する所要の化合物半導体層の
c軸のゆらぎが低減する。この結果、所要の化合物半導
体層に生じる小傾角粒界が減少し、下地結晶上に高品質
の3−5族化合物半導体層を形成することができる。
As described above, the stripe direction of the stripe-shaped mask used for the lateral selective growth is set to a predetermined <1-100.
By shifting from the> direction within the above range, the fluctuation of the c-axis of the required compound semiconductor layer laterally selectively grown on the c-plane of the underlying crystal is reduced. As a result, the low-angle grain boundaries generated in the required compound semiconductor layer are reduced, and a high-quality Group 3-5 compound semiconductor layer can be formed on the underlying crystal.

【0012】所要の化合物半導体層は、例えば、有機金
属気相成長法、又はハイドライド気相成長法を用いて形
成することができるが、これら以外の適宜の気相成長法
を用いて形成することもできる。
The required compound semiconductor layer can be formed by using, for example, the metal organic chemical vapor deposition method or the hydride vapor phase epitaxy method. However, it is necessary to form the compound semiconductor layer by an appropriate vapor phase epitaxy method other than these. You can also

【0013】請求項1の発明によれば、c面を表面とす
る一般式Ina Gab Alc N(ただし、0≦a≦1、
0≦b≦1、0≦c≦1、a+b+c=1)で表わされ
る3−5族化合物半導体を含む下地結晶層上にストライ
プ状マスクを形成した後、さらに一般式Inx Gay
z N(ただし、0≦x≦1、0≦y≦1、0≦z≦
1、x+y+z=1)で表わされる3−5族化合物半導
体層を前記下地結晶層上に成長させる方法において、該
ストライプ状マスクをストライプの方向を<1−100
>方向から0.1度乃至10度の範囲内でずらして前記
下地結晶層上に形成するようにしたことを特徴とする3
−5族化合物半導体の製造方法が提案される。
According to the invention of claim 1, a general formula In a Ga b Al c N (where 0 ≦ a ≦ 1,
0 ≦ b ≦ 1,0 ≦ c ≦ 1, a + b + c = after forming a stripe-shaped mask on the underlying crystal layer comprising a Group III-V compound semiconductor represented by 1), further the general formula In x Ga y A
l z N (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦
1, x + y + z = 1) in the method of growing a Group 3-5 compound semiconductor layer on the underlying crystal layer, the stripe-shaped mask having a stripe direction of <1-100
3 is formed so as to be formed on the underlying crystal layer by being displaced within a range of 0.1 degree to 10 degrees from the> direction.
A method for manufacturing a Group-5 compound semiconductor is proposed.

【0014】請求項2の発明によれば、請求項1の発明
において、前記3−5族化合物半導体層を有機金属気相
成長法またはハイドライド気相成長法により成長させる
3−5族化合物半導体の製造方法が提案される。
According to the invention of claim 2, in the invention of claim 1, the group 3-5 compound semiconductor is obtained by growing the group 3-5 compound semiconductor layer by metalorganic vapor phase epitaxy or hydride vapor phase epitaxy. A manufacturing method is proposed.

【0015】請求項3の発明によれば、請求項1又は2
に記載の方法により製造された3−5族化合物半導体を
用いた半導体素子が提案される。
According to the invention of claim 3, claim 1 or 2
A semiconductor device using a 3-5 group compound semiconductor manufactured by the method described in 1. is proposed.

【0016】[0016]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態の一例につき詳細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION An example of an embodiment of the present invention will be described in detail below with reference to the drawings.

【0017】図1は、本発明の方法により製造された3
−5族化合物半導体の構造の一例を模式的に示す断面図
である。3−5族化合物半導体1は、サファイア基板2
の上に、MOVPE法(有機金属気相エピタキシャル成
長法)によって下地結晶となる第1の3−5族化合物半
導体層3を成長させ、第1の3−5族化合物半導体層3
の上にはRFスパッタ法等により堆積させたSiO2
をマスク層4として形成している。ここでは、第1の3
−5族化合物半導体層3の厚さは3〜4(μm)となっ
ている。良好な下地結晶を作製するためには、GaN、
AlN、GaAlN、SiC等の公知のバッファ層を用
いる2段階成長法が有効である。
FIG. 1 shows a 3 produced by the method of the present invention.
It is sectional drawing which shows typically an example of the structure of a -5 group compound semiconductor. The group 3-5 compound semiconductor 1 is a sapphire substrate 2
The first 3-5 group compound semiconductor layer 3 to be a base crystal is grown on the above by MOVPE method (metal organic chemical vapor deposition method), and the first 3-5 group compound semiconductor layer 3 is grown.
A SiO 2 layer deposited by RF sputtering or the like is formed as a mask layer 4 on the above. Here, the first 3
The thickness of the -5 group compound semiconductor layer 3 is 3 to 4 (μm). In order to produce a good base crystal, GaN,
A two-step growth method using a known buffer layer such as AlN, GaAlN, or SiC is effective.

【0018】マスク層4は、図2に示されるように、第
1の3−5族化合物半導体層3のc面3A上に形成され
た窓部4Aを有するストライプ状マスクであり、マスク
層4は、そのストライプ方向が<1−100>方向から
後述するようにずらし角θをもって僅かにずらすように
してc面3A上に形成されている。なお、図1では紙面
に垂直な方向が<1−100>方向となっている。
As shown in FIG. 2, the mask layer 4 is a striped mask having a window portion 4A formed on the c-plane 3A of the first Group 3-5 compound semiconductor layer 3, and the mask layer 4 is formed. Is formed on the c-plane 3A so that its stripe direction is slightly displaced from the <1-100> direction with a displacement angle θ as described later. In FIG. 1, the direction perpendicular to the paper surface is the <1-100> direction.

【0019】マスク層4を、そのストライプ方向が<1
−100>方向から僅かにずらすようにして形成する方
法としては、ストライプ状のパターンを有するフォトマ
スクを用いて、<1−100>方向からずらして選択成
長を行う第1の3−5族化合物半導体層3上に転写する
方法を用いることができる。あるいは、ストライプ状の
パターンを有するフォトマスクにおける隣り合うストラ
イプ状のパターンが、平行ではなく、予め所望の角度を
有するように形成しておき、これを転写する方法を用い
てもよい。その他の方法として、ストライプ状のパター
ンを有するフォトマスクにおける隣り合うストライプ状
のパターンが、平行ではあるが、所望の角度をもって蛇
行するパターンとしておき、これを転写する方法を用い
てもよい。勿論これらの方法を適宜組み合わせて用いて
もよい。
The mask layer 4 has a stripe direction of <1.
As a method of forming it by slightly displacing it from the −100> direction, a photomask having a stripe pattern is used, and a first group 3-5 compound that is selectively grown by displacing from the <1-100> direction A method of transferring onto the semiconductor layer 3 can be used. Alternatively, a method may be used in which adjacent stripe-shaped patterns in a photomask having a stripe-shaped pattern are not parallel but have a desired angle in advance and are transferred. As another method, a method may be used in which adjacent stripe-shaped patterns in a photomask having a stripe-shaped pattern are parallel but meander at a desired angle and are transferred. Of course, these methods may be appropriately combined and used.

【0020】図1に戻ると、第1の3−5族化合物半導
体層3は、一般式Ina Gab Al c N(ここで、0≦
a≦1、0≦b≦1、0≦c≦1、a+b+c=1)で
表されるGaN系の3−5族化合物半導体結晶層となっ
ている。一方、マスク層4は、SiO2 層を適宜の厚さ
に堆積して形成したもので、フォトリソグラフィにより
複数の窓部4Aがスリットの形状で形成されている。こ
れらの窓部4Aは、例えば幅5(μm)程度のストライ
プパターンをもって形成することができる。
Returning to FIG. 1, the semiconductor of the first group 3-5 compound
The body layer 3 has the general formula InaGabAl cN (where 0 ≦
a ≦ 1, 0 ≦ b ≦ 1, 0 ≦ c ≦ 1, a + b + c = 1)
Becomes a GaN-based 3-5 group compound semiconductor crystal layer represented
ing. On the other hand, the mask layer 4 is made of SiO.2Layers of appropriate thickness
It is formed by depositing on the
A plurality of windows 4A are formed in the shape of slits. This
These window portions 4A have strikes with a width of about 5 (μm), for example.
It can be formed with a patterned pattern.

【0021】そして、第1の3−5族化合物半導体層3
とマスク層4との上には、一般式Inx Gay Alz
(ここで、0≦x≦1、0≦y≦1、0≦z≦1、x+
y+z=1)で表される第2の3−5族化合物半導体層
5が再成長により形成されている。この第2の3−5族
化合物半導体層5は、次のようにして形成される。第2
の3−5族化合物半導体層5の成長初期の段階において
は、マスク層4上には結晶成長が起こらず、窓部4A内
にのみ選択的に結晶成長が生じる。このようにして結晶
成長が進むと、やがて窓部4Aに成長した結晶がマスク
層4上にも広がりつつ厚みを増し、マスク層4のパター
ンの両側から横方向に広がった成長結晶領域がパターン
の中央部付近で出会って接合し、埋め込み構造が形成さ
れる。
Then, the first group 3-5 compound semiconductor layer 3
On the mask layer 4 and the mask layer 4, the general formula In x Ga y Al z N
(Where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1, x +
The second 3-5 group compound semiconductor layer 5 represented by y + z = 1) is formed by regrowth. The second Group 3-5 compound semiconductor layer 5 is formed as follows. Second
In the initial stage of growth of the 3-5 group compound semiconductor layer 5, crystal growth does not occur on the mask layer 4, and crystal growth selectively occurs only in the window portion 4A. As the crystal growth progresses in this way, the crystal that has grown in the window portion 4A eventually spreads over the mask layer 4 and increases in thickness, and the grown crystal region that spreads laterally from both sides of the pattern of the mask layer 4 becomes the pattern. Meet and bond near the center to form a buried structure.

【0022】第2の3−5族化合物半導体層5の上述の
成長過程においては、一般に第2の3−5族化合物半導
体層5のc軸方向が、第1の3−5族化合物半導体層3
のc軸とずれを生じ、これによりマスク層4のパターン
の両側から横方向に広がった成長結晶領域同士の接合部
分に小傾角粒界6が発生することがある。
In the above-mentioned growth process of the second 3-5 group compound semiconductor layer 5, generally, the c-axis direction of the second 3-5 group compound semiconductor layer 5 is the first 3-5 group compound semiconductor layer. Three
There is a case where a small tilt grain boundary 6 is generated at the joint portion between the grown crystal regions laterally spreading from both sides of the pattern of the mask layer 4 due to the deviation from the c-axis.

【0023】しかし、ここでは、マスク層4が、そのス
トライプ方向が<1−100>方向からずらし角θだけ
ずれるようにして形成されているので、第1の3−5族
化合物半導体層3上で横方向選択成長する第2の3−5
族化合物半導体層5のc軸のゆらぎが低減し、これによ
り接合部分に小傾角粒界が生じるのを有効に抑えること
ができる。
However, here, since the mask layer 4 is formed so that the stripe direction thereof is deviated from the <1-100> direction by the shift angle θ, on the first Group 3-5 compound semiconductor layer 3. 2-5 to grow laterally selectively in
Fluctuations in the c-axis of the group compound semiconductor layer 5 are reduced, which can effectively suppress the occurrence of a low-angle grain boundary at the junction.

【0024】なお、図1の例では第2の3−5族化合物
半導体層5は上述の如く、横方向選択成長により形成さ
れるため、下地結晶である第1の3−5族化合物半導体
層3に生じている多数の転位のうち、マスク層4によっ
て終端せず窓部4Aを貫通した貫通転位Dのみが第2の
3−5族化合物半導体層5において受け継がれている。
以上のようにして第2の3−5族化合物半導体層5を形
成することによりマスク層4上の第2の3−5族化合物
半導体層5では、マスク層4が第1の3−5族化合物半
導体層3の転位を終端させ、その上の第2の3−5族化
合物半導体層5には転位が発生しないので第2の3−5
族化合物半導体層5での転位密度が低減できる。第2の
3−5族化合物半導体層5を成長させる場合にファセッ
トを形成し、このファセットの形成形態により貫通転位
Dの第2の3−5族化合物半導体層5中での伝搬形態を
制御し、これにより貫通転位Dが第2の3−5族化合物
半導体層5の表面に到達することがないようにしてもよ
い。
In the example of FIG. 1, since the second 3-5 group compound semiconductor layer 5 is formed by the lateral selective growth as described above, the first 3-5 group compound semiconductor layer which is a base crystal. Among the large number of dislocations generated in No. 3 of FIG. 3, only threading dislocations D which do not terminate by the mask layer 4 and penetrate the window portion 4A are inherited in the second Group 3-5 compound semiconductor layer 5.
By forming the second group 3-5 compound semiconductor layer 5 as described above, in the second group 3-5 compound semiconductor layer 5 on the mask layer 4, the mask layer 4 is the first group 3-5. Since the dislocations in the compound semiconductor layer 3 are terminated and no dislocations are generated in the second 3-5 group compound semiconductor layer 5 thereabove, the second 3-5
The dislocation density in the group compound semiconductor layer 5 can be reduced. A facet is formed when the second 3-5 group compound semiconductor layer 5 is grown, and the propagation form of the threading dislocation D in the second 3-5 group compound semiconductor layer 5 is controlled by the formation form of this facet. Therefore, the threading dislocation D may not reach the surface of the second 3-5 group compound semiconductor layer 5.

【0025】3−5族化合物半導体1の製造のための成
膜に用いる方法としては、分子線エピタキシー(以下、
MBEと記すことがある。)法、MOVPE法、HVP
E法が挙げられる。MBE法は急峻な界面を有する積層
構造を作製することに適した方法である点で重要であ
る。MOVPE法は急峻な界面を有する積層構造を作製
するのに適しているのと同時に、大面積にわたり均一な
成膜にも適しているため重要である。HVPE法は、不
純物の少ない結晶を大きな成膜速度で作製できるため重
要である。第2の3−5族化合物半導体層5を成長させ
るのにHVPE法を用いると、大きな成長速度が得られ
るため、短時間で良好な結晶を得ることができる。
As a method used for forming a film for manufacturing the Group 3-5 compound semiconductor 1, molecular beam epitaxy (hereinafter, referred to as
Sometimes referred to as MBE. ) Method, MOVPE method, HVP
Method E is mentioned. The MBE method is important because it is a method suitable for producing a laminated structure having a steep interface. The MOVPE method is important because it is suitable for producing a laminated structure having a steep interface and, at the same time, suitable for uniform film formation over a large area. The HVPE method is important because crystals containing few impurities can be produced at a high film formation rate. When the HVPE method is used to grow the second Group 3-5 compound semiconductor layer 5, a high growth rate can be obtained, so that a good crystal can be obtained in a short time.

【0026】上述の如く、マスク層4のストライプ方向
は、<1−100>方向から僅かにずれている。このず
らし角θはマスクパターンの方向と垂直方向である<1
1−20>方向の1ステップ(a軸長)がマスクパター
ン方向にa軸長の600倍から6倍に1回の割合で含ま
れる角度とするのが好ましい。すなわち、マスク層4の
ずらし角θは<1−100>方向から0.095度以上
9.6度未満とすることにより小傾角粒界の発生を有効
に抑えることができる。より好ましいマスク層4のずら
し角θは1度以上5度以下、最も好ましくは1度以上3
度以下である。
As described above, the stripe direction of the mask layer 4 is slightly deviated from the <1-100> direction. This shift angle θ is perpendicular to the direction of the mask pattern <1
It is preferable that one step (a-axis length) in the 1-20> direction is included in the mask pattern direction once every 600 times to 6 times the a-axis length. That is, by setting the shift angle θ of the mask layer 4 to be 0.095 degrees or more and less than 9.6 degrees from the <1-100> direction, it is possible to effectively suppress the occurrence of the small tilt grain boundaries. More preferable shift angle θ of the mask layer 4 is 1 degree or more and 5 degrees or less, and most preferably 1 degree or more and 3 degrees.
It is below the degree.

【0027】マスク層4のストライプ方向を上述の如く
僅かにずらすと、第1の3−5族化合物半導体層3のc
面3A上に横方向選択成長する第2の3−5族化合物半
導体層5のc軸のゆらぎが低減し、これによりマスク層
4の直上の第2の3−5族化合物半導体層5の接合部分
に小傾角粒界6が発生するのを抑えることができ、第2
の3−5族化合物半導体層5を高品質のものとすること
ができる。
When the stripe direction of the mask layer 4 is slightly shifted as described above, c of the first 3-5 group compound semiconductor layer 3 is changed.
The fluctuation of the c-axis of the second 3-5 group compound semiconductor layer 5 laterally selectively grown on the surface 3A is reduced, whereby the junction of the second 3-5 group compound semiconductor layer 5 immediately above the mask layer 4 is reduced. It is possible to suppress the occurrence of the low-angle grain boundary 6 in the part,
The 3-5 group compound semiconductor layer 5 can be made of high quality.

【0028】種々実験を行った結果、マスク層4のスト
ライプ方向の<1−100>方向よりのずらし角θが、
0.095度より小さい場合、小傾角粒界の減少を確認
することができなかった。また、そのずらし角θが9.
6度以上の場合には良好な埋め込み構造を得ることがで
きなかった。すなわち、マスク層4のストライプ方向の
<1−100>方向よりのずらし角θは、0.095度
以上9.6度未満の範囲内にある必要があることが実験
によって確かめられた。
As a result of various experiments, the shift angle θ of the stripe direction of the mask layer 4 from the <1-100> direction was
When it was less than 0.095 degrees, it was not possible to confirm the decrease in the low-angle grain boundaries. Further, the shift angle θ is 9.
In the case of 6 degrees or more, a good embedded structure could not be obtained. That is, it was confirmed by experiments that the shift angle θ of the mask layer 4 in the stripe direction from the <1-100> direction needs to be in the range of 0.095 degrees or more and less than 9.6 degrees.

【0029】マスク層4のストライプ方向の<1−10
0>方向よりのずれ具合によって小傾角粒界の発生がど
の程度改善されるのかを確認するため下記のような実験
を行った。
<1-10 in the stripe direction of the mask layer 4
The following experiment was conducted in order to confirm to what extent the generation of the small-angle grain boundaries was improved by the degree of deviation from the 0> direction.

【0030】サファイア2インチウェハ上にGaN層を
MOVPE法により3μm形成し、その全面に5μm/
5μmパターンのストライプ状のマスク層を形成した。
この基板上にMOVPE法によりさらにGaN層を6μ
m、1020℃、1/2気圧で成膜し埋め込み構造を得
た。そしてこのマスク層のストライプ方向を<1−10
0>方向から僅かにずらした場合の(0004)による
ロッキングカーブの評価を行った。
A GaN layer having a thickness of 3 μm was formed on a 2-inch sapphire wafer by MOVPE, and 5 μm /
A striped mask layer having a pattern of 5 μm was formed.
A GaN layer of 6μ is further formed on this substrate by the MOVPE method.
A film was formed at 1020 ° C. and 1/2 atm to obtain a buried structure. Then, the stripe direction of this mask layer is set to <1-10.
The rocking curve according to (0004) when slightly deviated from the 0> direction was evaluated.

【0031】マスク層の上述のずらし角θを、1度、3
度、5度としてずらし角θが0度の比較例との間で測定
結果についての評価を行った。図3、図4、図5にはず
らし角θが1度、3度、5度の場合の測定結果がそれぞ
れ示されている。図6にはずらし角θが0度の場合の比
較例の測定結果が示されている。
The shift angle θ of the mask layer is set to 1 degree, 3
The measurement result was evaluated between the comparative example in which the shift angle θ is 0 degree and the shift angle θ is 0 degree. 3, 4, and 5 show the measurement results when the offset angle θ is 1 degree, 3 degrees, and 5 degrees, respectively. FIG. 6 shows the measurement results of the comparative example when the offset angle θ is 0 degree.

【0032】マスク層のストライプ方向にX線を入射し
た場合では、いずれも単一のピークからなるパターンを
示し、その半値幅はほぼ250秒であった。一方、マス
ク層のストライプ方向とは垂直の方向からX線を入射し
た場合、今回作製した測定対象物では、ずらし角θが0
度の場合、主ピークとその両側の2つのサイドピークが
見られた。主ピークの半値幅は略250秒で、下地基板
と同程度であった。ストライプの方向を<1−100>
から次第にずらすと、ずらさない場合に比べて高角側の
ピークが弱くなる。特に、ずらし角θが1度及び3度の
場合に顕著であった。ストライプ方向をずらすことで、
サイドピークの強度が減っていることから、小傾角粒界
の発生が抑制されていると考えられる。この基板を用い
て良好な半導体素子が得られる。
When X-rays were incident in the stripe direction of the mask layer, each showed a pattern consisting of a single peak, and the half value width was about 250 seconds. On the other hand, when the X-ray is incident from the direction perpendicular to the stripe direction of the mask layer, the shift angle θ is 0 in the measurement object manufactured this time.
In the case of degrees, a main peak and two side peaks on both sides of the main peak were seen. The full width at half maximum of the main peak was about 250 seconds, which was about the same as that of the base substrate. Stripe direction <1-100>
The peaks on the high angle side become weaker when they are gradually shifted from the angle compared to when they are not shifted. In particular, it was remarkable when the shift angle θ was 1 degree and 3 degrees. By shifting the stripe direction,
Since the intensity of the side peak is reduced, it is considered that the generation of the small tilt grain boundaries is suppressed. A good semiconductor device can be obtained using this substrate.

【0033】[0033]

【発明の効果】本発明によれば、上述の如く、横方向選
択成長を行うために下地結晶のc面上に形成するストラ
イプ状マスクを所定方向<1−100>よりも0.09
5度以上9.6度未満の範囲内でずらすだけで小傾角粒
界の発生を極めて効果的に減少させることができる。こ
の結果、結晶性の良好なGaN系化合物半導体をコスト
の大幅な上昇なしに製造することができる。また、この
製造方法を用いて従来に比べて電気的特性の良好な半導
体素子の製造を低コストで実現できる。
According to the present invention, as described above, the stripe-shaped mask formed on the c-plane of the underlying crystal in order to carry out the lateral selective growth is 0.09 in the predetermined direction <1-100>.
Generation of small-angle grain boundaries can be extremely effectively reduced only by shifting within a range of 5 degrees or more and less than 9.6 degrees. As a result, a GaN-based compound semiconductor having good crystallinity can be manufactured without a significant increase in cost. Further, by using this manufacturing method, it is possible to manufacture a semiconductor element having excellent electric characteristics at a low cost as compared with the related art.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の方法により製造された3−5族化合物
半導体の構造の一例を模式的に示す断面図。
FIG. 1 is a cross-sectional view schematically showing an example of the structure of a Group 3-5 compound semiconductor manufactured by the method of the present invention.

【図2】図1に示した3−5族化合物半導体におけるマ
スク層の所定方向からのずれを説明するための説明図。
FIG. 2 is an explanatory view for explaining a shift of a mask layer in the 3-5 group compound semiconductor shown in FIG. 1 from a predetermined direction.

【図3】マスク層のストライプのずらし角を1度にした
場合のロッキングカーブの測定結果を示すグラフ。
FIG. 3 is a graph showing a measurement result of a rocking curve when the shift angle of the mask layer stripe is 1 degree.

【図4】マスク層のストライプのずらし角を3度にした
場合のロッキングカーブの測定結果を示すグラフ。
FIG. 4 is a graph showing a measurement result of a rocking curve when the shift angle of the stripe of the mask layer is 3 degrees.

【図5】マスク層のストライプのずらし角を5度にした
場合のロッキングカーブの測定結果を示すグラフ。
FIG. 5 is a graph showing a measurement result of a rocking curve when the shift angle of the stripe of the mask layer is 5 degrees.

【図6】マスク層のストライプのずらし角を0度にした
場合のロッキングカーブの測定結果を示すグラフ。
FIG. 6 is a graph showing a measurement result of a rocking curve when the shift angle of the mask layer stripe is 0 degree.

【符号の説明】[Explanation of symbols]

1 3−5族化合物半導体 2 サファイア基板 3 第1の3−5族化合物半導体層 4 マスク層 5 第2の3−5族化合物半導体層 6 小傾角粒界 D 貫通転位 θ ずらし角 1 Group 3-5 compound semiconductors 2 sapphire substrate 3 First Group 3-5 Compound Semiconductor Layer 4 Mask layer 5 Second Group 3-5 Compound Semiconductor Layer 6 Low-angle grain boundary D threading dislocation θ offset angle

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小野 善伸 茨城県つくば市北原6番 住友化学工業株 式会社内 Fターム(参考) 5F041 AA40 CA23 CA40 CA46 CA65 CA66 CA67 5F045 AA03 AA04 AB14 AB17 AB18 AF13 BB12 DA53 DB02 DB04   ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Yoshinobu Ono             6 Kitahara, Tsukuba-shi, Ibaraki Sumitomo Chemical Co., Ltd.             Inside the company F-term (reference) 5F041 AA40 CA23 CA40 CA46 CA65                       CA66 CA67                 5F045 AA03 AA04 AB14 AB17 AB18                       AF13 BB12 DA53 DB02 DB04

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 c面を表面とする一般式Ina Gab
c N(ただし、0≦a≦1、0≦b≦1、0≦c≦
1、a+b+c=1)で表わされる3−5族化合物半導
体を含む下地結晶層上にストライプ状マスクを形成した
後、さらに一般式Inx Gay Alz N(ただし、0≦
x≦1、0≦y≦1、0≦z≦1、x+y+z=1)で
表わされる3−5族化合物半導体層を前記下地結晶層上
に成長させる方法において、 該ストライプ状マスクをストライプの方向を<1−10
0>方向から0.095度以上9.6度未満の範囲内で
ずらして前記下地結晶層上に形成するようにしたことを
特徴とする3−5族化合物半導体の製造方法。
1. A general formula In a Ga b A having a c-plane as a surface.
l c N (where 0 ≦ a ≦ 1, 0 ≦ b ≦ 1, 0 ≦ c ≦
1, a + b + c = 1), a stripe-shaped mask is formed on a base crystal layer containing a Group 3-5 compound semiconductor, and then a general formula In x Ga y Al z N (where 0 ≦
x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1, x + y + z = 1) in the method of growing a Group 3-5 compound semiconductor layer on the underlying crystal layer, wherein the stripe-shaped mask is arranged in the stripe direction. <1-10
The method for producing a Group 3-5 compound semiconductor, wherein the group 3-5 compound semiconductor is formed on the underlying crystal layer by being shifted from the 0> direction within a range of 0.095 degrees or more and less than 9.6 degrees.
【請求項2】 前記3−5族化合物半導体層を有機金属
気相成長法またはハイドライド気相成長法により成長さ
せる請求項1記載の3−5族化合物半導体の製造方法。
2. The method for producing a Group 3-5 compound semiconductor according to claim 1, wherein the Group 3-5 compound semiconductor layer is grown by a metal organic chemical vapor deposition method or a hydride vapor phase epitaxy method.
【請求項3】 請求項1又は2に記載の方法により製造
された3−5族化合物半導体を用いた半導体素子。
3. A semiconductor device using a Group 3-5 compound semiconductor manufactured by the method according to claim 1.
JP2002379941A 2002-01-11 2002-12-27 Method for producing group 3-5 compound semiconductor Expired - Fee Related JP4137633B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002379941A JP4137633B2 (en) 2002-01-11 2002-12-27 Method for producing group 3-5 compound semiconductor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002004434 2002-01-11
JP2002-4434 2002-01-11
JP2002379941A JP4137633B2 (en) 2002-01-11 2002-12-27 Method for producing group 3-5 compound semiconductor

Publications (2)

Publication Number Publication Date
JP2003273036A true JP2003273036A (en) 2003-09-26
JP4137633B2 JP4137633B2 (en) 2008-08-20

Family

ID=29217864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002379941A Expired - Fee Related JP4137633B2 (en) 2002-01-11 2002-12-27 Method for producing group 3-5 compound semiconductor

Country Status (1)

Country Link
JP (1) JP4137633B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100728533B1 (en) 2004-11-23 2007-06-15 삼성코닝 주식회사 Gallium nitride single crystal thick film and method for manufacturing same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100728533B1 (en) 2004-11-23 2007-06-15 삼성코닝 주식회사 Gallium nitride single crystal thick film and method for manufacturing same

Also Published As

Publication number Publication date
JP4137633B2 (en) 2008-08-20

Similar Documents

Publication Publication Date Title
JP4735949B2 (en) Method for producing group III-V nitride semiconductor crystal and method for producing group III-V nitride semiconductor substrate
US7095062B2 (en) Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts, and gallium nitride semiconductor structures fabricated thereby
JP4581490B2 (en) III-V group nitride semiconductor free-standing substrate manufacturing method and III-V group nitride semiconductor manufacturing method
US6555845B2 (en) Method for manufacturing group III-V compound semiconductors
EP1232520B1 (en) Pendeoepitaxial growth of gallium nitride layers on sapphire substrates
JP3819730B2 (en) Nitride-based semiconductor device and method for forming nitride semiconductor
JP4529846B2 (en) III-V nitride semiconductor substrate and method for manufacturing the same
JP2004336040A (en) Method for manufacturing a plurality of semiconductor chips and electronic semiconductor substrate
KR20010031819A (en) Semiconductor substrate and method for making the same
JP4356208B2 (en) Vapor phase growth method of nitride semiconductor
US20170279003A1 (en) Group iii nitride semiconductor and method for producing same
JP3934320B2 (en) GaN-based semiconductor device and manufacturing method thereof
US20040266157A1 (en) Process for producing semiconductor layers based on III-V nitride semiconductors
US20050132950A1 (en) Method of growing aluminum-containing nitride semiconductor single crystal
JP4385504B2 (en) Nitride semiconductor substrate and manufacturing method thereof
JP4199599B2 (en) Method for producing group 3-5 compound semiconductor
US6716724B1 (en) Method of producing 3-5 group compound semiconductor and semiconductor element
TWI255052B (en) Method to produce a number of semiconductor-bodies and electronic semiconductor-bodies
JP4137633B2 (en) Method for producing group 3-5 compound semiconductor
JP4158760B2 (en) GaN-based semiconductor film and method for manufacturing the same
JP2003257879A (en) Method for producing group 3-5 compound semiconductor and group 3-5 compound semiconductor
JPH09227297A (en) Indium-gallium-nitride single crystal and its production
HK1097886B (en) Method for producing by vapour-phase epitaxy a gallium nitride film with low defect density
HK1097886A1 (en) Method for producing by vapour-phase epitaxy a gallium nitride film with low defect density
JP2012041201A (en) Nitride semiconductor thin film, and growth method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080527

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080604

R150 Certificate of patent or registration of utility model

Ref document number: 4137633

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees