JP2003249465A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2003249465A JP2003249465A JP2002049188A JP2002049188A JP2003249465A JP 2003249465 A JP2003249465 A JP 2003249465A JP 2002049188 A JP2002049188 A JP 2002049188A JP 2002049188 A JP2002049188 A JP 2002049188A JP 2003249465 A JP2003249465 A JP 2003249465A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- semiconductor device
- chip
- overcoat film
- dicing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 130
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 238000005520 cutting process Methods 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 21
- 238000000605 extraction Methods 0.000 claims description 4
- 230000008719 thickening Effects 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 50
- 229910052710 silicon Inorganic materials 0.000 description 50
- 239000010703 silicon Substances 0.000 description 50
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 238000005336 cracking Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Pressure Sensors (AREA)
Abstract
(57)【要約】
【課題】 半導体ウエハをダイシングした後のＩＣチッ
プの側面及びチップエッジにオーバーコート膜が形成さ
れた半導体装置及びその製造方法を提供する。 【解決手段】 本発明に係る半導体装置の製造方法は、
半導体素子が形成された半導体ウエハ１を準備する工程
と、この半導体ウエハ１のスクライブラインに沿って該
半導体ウエハの厚さの２０μｍ以上をダイシングするこ
とにより、スクライブラインに溝４を形成するハーフカ
ット工程と、この溝内を含む半導体ウエハの必要部にオ
ーバーコート膜５を形成する工程と、必要により電極部
を厚付けする工程と、上記溝に沿ってダイシングするこ
とにより、半導体ウエハを各々のＩＣチップ、チップサ
イズパッケージに分離する完全カット工程と、を具備す
るものである。
プの側面及びチップエッジにオーバーコート膜が形成さ
れた半導体装置及びその製造方法を提供する。 【解決手段】 本発明に係る半導体装置の製造方法は、
半導体素子が形成された半導体ウエハ１を準備する工程
と、この半導体ウエハ１のスクライブラインに沿って該
半導体ウエハの厚さの２０μｍ以上をダイシングするこ
とにより、スクライブラインに溝４を形成するハーフカ
ット工程と、この溝内を含む半導体ウエハの必要部にオ
ーバーコート膜５を形成する工程と、必要により電極部
を厚付けする工程と、上記溝に沿ってダイシングするこ
とにより、半導体ウエハを各々のＩＣチップ、チップサ
イズパッケージに分離する完全カット工程と、を具備す
るものである。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に係わり、特に、半導体ウエハをダイシング
した後のＩＣチップのエッジ及び側面にオーバーコート
膜が形成された半導体装置及びその製造方法に関する。
の製造方法に係わり、特に、半導体ウエハをダイシング
した後のＩＣチップのエッジ及び側面にオーバーコート
膜が形成された半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】図７（ａ）〜（ｃ）は、従来の半導体装
置の製造方法を示す断面図である。半導体装置の製造プ
ロセスにおいて、図７（ａ）に示すように、素子形成が
完了した半導体ウエハ１０１におけるＩＣパッド部（図
示せず）上にチップ電極１０３を形成する。
置の製造方法を示す断面図である。半導体装置の製造プ
ロセスにおいて、図７（ａ）に示すように、素子形成が
完了した半導体ウエハ１０１におけるＩＣパッド部（図
示せず）上にチップ電極１０３を形成する。
【０００３】次に、図７（ｂ）に示すように、このチッ
プ電極（又はバンプ部）１０３を含む半導体ウエハ１０
１の全面上にＩＣチップの能動面を保護するためのオー
バーコート膜１０５をフォトソルダー等により形成す
る。このオーバーコート膜１０５としては他にポリイミ
ド又はシリコン樹脂などを用いる。
プ電極（又はバンプ部）１０３を含む半導体ウエハ１０
１の全面上にＩＣチップの能動面を保護するためのオー
バーコート膜１０５をフォトソルダー等により形成す
る。このオーバーコート膜１０５としては他にポリイミ
ド又はシリコン樹脂などを用いる。
【０００４】この後、オーバーコート膜１０５の上にフ
ォトレジスト膜（図示せず）を塗布し、このフォトレジ
スト膜を露光、現像することにより、オーバーコート膜
上にはチップ電極１０３の上方が開口されたレジストパ
ターンが形成される。次いで、このレジストパターンを
マスクとしてチップ電極１０３上のオーバーコート膜１
０５をエッチングする。又は、遮光マスクによりフォト
エッチする。これにより、図７（ｃ）に示すように、チ
ップ電極１０３が露出する。必要によりこの後厚付け電
極を形成する。
ォトレジスト膜（図示せず）を塗布し、このフォトレジ
スト膜を露光、現像することにより、オーバーコート膜
上にはチップ電極１０３の上方が開口されたレジストパ
ターンが形成される。次いで、このレジストパターンを
マスクとしてチップ電極１０３上のオーバーコート膜１
０５をエッチングする。又は、遮光マスクによりフォト
エッチする。これにより、図７（ｃ）に示すように、チ
ップ電極１０３が露出する。必要によりこの後厚付け電
極を形成する。
【０００５】次に、半導体ウエハ１０１を個々のＩＣチ
ップに分離するためにダイシングを行う。このダイシン
グは、半導体ウエハにダイシングソー（図示せず）を用
いて切断することにより行われる。
ップに分離するためにダイシングを行う。このダイシン
グは、半導体ウエハにダイシングソー（図示せず）を用
いて切断することにより行われる。
【０００６】半導体ウエハ１０１の表面には、図示せぬ
スクライブラインが形成されている。このスクライブラ
インは、ダイシングソーの幅よりも２〜３割程度広く形
成されていることが好ましい。例えば、ダイシングソー
の幅が１００μｍ程度の場合には、スクライブラインを
１２０μｍ程度にする。
スクライブラインが形成されている。このスクライブラ
インは、ダイシングソーの幅よりも２〜３割程度広く形
成されていることが好ましい。例えば、ダイシングソー
の幅が１００μｍ程度の場合には、スクライブラインを
１２０μｍ程度にする。
【０００７】次いで、このスクライブラインに沿って第
１ダイシング（ハーフカット）を行う。この第１ダイシ
ングは、半導体ウエハの厚さの半分程度行う。これによ
り、半導体ウエハ１０１の表面側にダイシング跡が形成
される。
１ダイシング（ハーフカット）を行う。この第１ダイシ
ングは、半導体ウエハの厚さの半分程度行う。これによ
り、半導体ウエハ１０１の表面側にダイシング跡が形成
される。
【０００８】次いで、ダイシング跡に沿って表面側から
第２ダイシング（完全カット）を行う。この第２ダイシ
ングは、半導体ウエハの厚さの第１ダイシングで残した
厚さ、例えば２割程度行う。これにより、半導体ウエハ
１０１がＩＣチップに分離される。なお、第２ダイシン
グは、ＩＣチップの損傷を抑えるために、７０ｍｍ／ｓ
ｅｃ程度の処理速度で行う。この際のダイシングソーは
４万回転くらいである。
第２ダイシング（完全カット）を行う。この第２ダイシ
ングは、半導体ウエハの厚さの第１ダイシングで残した
厚さ、例えば２割程度行う。これにより、半導体ウエハ
１０１がＩＣチップに分離される。なお、第２ダイシン
グは、ＩＣチップの損傷を抑えるために、７０ｍｍ／ｓ
ｅｃ程度の処理速度で行う。この際のダイシングソーは
４万回転くらいである。
【０００９】また、第２ダイシング（完全カット）を行
う替わりに、半導体ウエハ１０１にクラッキングを行う
ことにより、半導体ウエハをＩＣチップに分離すること
も可能である。
う替わりに、半導体ウエハ１０１にクラッキングを行う
ことにより、半導体ウエハをＩＣチップに分離すること
も可能である。
【００１０】図８（ａ）〜（ｃ）は、他の従来の半導体
装置の製造方法を示す断面図であり、図７と同一部分に
は同一符号を付し、異なる部分についてのみ説明する。
装置の製造方法を示す断面図であり、図７と同一部分に
は同一符号を付し、異なる部分についてのみ説明する。
【００１１】まず、図８（ａ）に示すように、素子形成
が完了した半導体ウエハ１０１を準備し、この半導体ウ
エハ１０１の全面上にオーバーコート膜１０５を形成す
る。
が完了した半導体ウエハ１０１を準備し、この半導体ウ
エハ１０１の全面上にオーバーコート膜１０５を形成す
る。
【００１２】次に、図８（ｂ）に示すように、オーバー
コート膜１０５に、半導体ウエハ１０１におけるＩＣパ
ッド部（図示せず）上に位置する開口部を形成する。次
いで、この開口部内にチップ電極１０３を形成する。
コート膜１０５に、半導体ウエハ１０１におけるＩＣパ
ッド部（図示せず）上に位置する開口部を形成する。次
いで、この開口部内にチップ電極１０３を形成する。
【００１３】この後、図８（ｃ）に示すように、半導体
ウエハ１０１を個々のＩＣチップに分離するためにダイ
シングを行う。
ウエハ１０１を個々のＩＣチップに分離するためにダイ
シングを行う。
【００１４】
【発明が解決しようとする課題】ところで、上記従来の
半導体装置の製造方法及び上記他の従来の半導体装置の
製造方法では、半導体ウエハ１０１の表面にオーバーコ
ート膜１０５を形成した後に、半導体ウエハ１０１にダ
イシングを施している。このため、ダイシング後の半導
体ウエハの切断面（即ちＩＣチップの側面）にはオーバ
ーコート膜１０５が形成されていない。従って、ＩＣチ
ップの側面はシリコンが露出した状態になっているの
で、その側面からＩＣチップの内部に水分などが浸入す
るおそれがある。このような事情から、半導体ウエハを
ダイシングした後のＩＣチップの側面にもオーバーコー
ト膜などの保護膜が形成されたより合理化されたＣＳＰ
(ChipSize Package)を製造することが求められている。
半導体装置の製造方法及び上記他の従来の半導体装置の
製造方法では、半導体ウエハ１０１の表面にオーバーコ
ート膜１０５を形成した後に、半導体ウエハ１０１にダ
イシングを施している。このため、ダイシング後の半導
体ウエハの切断面（即ちＩＣチップの側面）にはオーバ
ーコート膜１０５が形成されていない。従って、ＩＣチ
ップの側面はシリコンが露出した状態になっているの
で、その側面からＩＣチップの内部に水分などが浸入す
るおそれがある。このような事情から、半導体ウエハを
ダイシングした後のＩＣチップの側面にもオーバーコー
ト膜などの保護膜が形成されたより合理化されたＣＳＰ
(ChipSize Package)を製造することが求められている。
【００１５】本発明はかかる点に鑑みてなされたもので
あり、その目的は、半導体ウエハをダイシングした後の
ＩＣチップの側面にオーバーコート膜が形成された半導
体装置及びその製造方法を提供することにある。
あり、その目的は、半導体ウエハをダイシングした後の
ＩＣチップの側面にオーバーコート膜が形成された半導
体装置及びその製造方法を提供することにある。
【００１６】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る半導体装置の製造方法は、半導体素子
が形成された半導体ウエハを準備する工程と、この半導
体ウエハのスクライブラインに沿って該半導体ウエハの
厚さの２０μｍ以上をダイシングすることにより、スク
ライブラインに溝を形成するハーフカット工程と、この
溝内を含む半導体ウエハの全面上にオーバーコート膜を
形成する工程と、上記溝に沿ってダイシングすることに
より、半導体ウエハを各々のＩＣチップに分離する完全
カット工程と、を具備することを特徴とする。
め、本発明に係る半導体装置の製造方法は、半導体素子
が形成された半導体ウエハを準備する工程と、この半導
体ウエハのスクライブラインに沿って該半導体ウエハの
厚さの２０μｍ以上をダイシングすることにより、スク
ライブラインに溝を形成するハーフカット工程と、この
溝内を含む半導体ウエハの全面上にオーバーコート膜を
形成する工程と、上記溝に沿ってダイシングすることに
より、半導体ウエハを各々のＩＣチップに分離する完全
カット工程と、を具備することを特徴とする。
【００１７】上記半導体装置の製造方法によれば、半導
体ウエハにハーフカットを行った後に、半導体ウエハの
全面にオーバーコート膜を形成して溝内にもオーバーコ
ート膜を被覆し、その後、半導体ウエハの完全カットを
行っている。従って、ＩＣチップの側面の２０μｍ以上
の部分にオーバーコート膜を被覆することができるの
で、その側面からＩＣチップの内部に水分などが浸入す
ることを防止することができる。又、ＩＣチップのエッ
ジ近傍のオーバーコートの剥離、欠け等も防止できる。
体ウエハにハーフカットを行った後に、半導体ウエハの
全面にオーバーコート膜を形成して溝内にもオーバーコ
ート膜を被覆し、その後、半導体ウエハの完全カットを
行っている。従って、ＩＣチップの側面の２０μｍ以上
の部分にオーバーコート膜を被覆することができるの
で、その側面からＩＣチップの内部に水分などが浸入す
ることを防止することができる。又、ＩＣチップのエッ
ジ近傍のオーバーコートの剥離、欠け等も防止できる。
【００１８】また、本発明に係る半導体装置の製造方法
において、前記ハーフカット工程で形成される溝の幅
は、前記完全カット工程における半導体ウエハの切断幅
より広くされていることが好ましい。これは、ハーフカ
ット工程の際の切断面にオーバーコート膜が形成されて
いるからである。つまり、ハーフカットの幅を完全カッ
トの幅より広めに設定することにより、ＩＣチップの側
面へのオーバーコート膜の回り込みを確保でき、ＩＣチ
ップの側面にオーバーコート膜を形成することができ
る。また、本発明に係る半導体装置の製造方法におい
て、前記ハーフカット工程で形成される溝の断面の少な
くとも一部にテーパー形状又はＲ形状の部分が形成され
ていることも可能である。
において、前記ハーフカット工程で形成される溝の幅
は、前記完全カット工程における半導体ウエハの切断幅
より広くされていることが好ましい。これは、ハーフカ
ット工程の際の切断面にオーバーコート膜が形成されて
いるからである。つまり、ハーフカットの幅を完全カッ
トの幅より広めに設定することにより、ＩＣチップの側
面へのオーバーコート膜の回り込みを確保でき、ＩＣチ
ップの側面にオーバーコート膜を形成することができ
る。また、本発明に係る半導体装置の製造方法におい
て、前記ハーフカット工程で形成される溝の断面の少な
くとも一部にテーパー形状又はＲ形状の部分が形成され
ていることも可能である。
【００１９】また、本発明に係る半導体装置の製造方法
において、前記準備する工程で準備された半導体ウエハ
のパッド部上面上には電極が形成されていることも可能
である。
において、前記準備する工程で準備された半導体ウエハ
のパッド部上面上には電極が形成されていることも可能
である。
【００２０】また、本発明に係る半導体装置の製造方法
において、前記準備する工程で準備された半導体ウエハ
のパッド部上にはチップ内部エリアへの引き出しリード
の一端が形成され、この引き出しリードの他端上にはパ
ッド部より広い表面積を有する電極が形成されているこ
とも可能である。
において、前記準備する工程で準備された半導体ウエハ
のパッド部上にはチップ内部エリアへの引き出しリード
の一端が形成され、この引き出しリードの他端上にはパ
ッド部より広い表面積を有する電極が形成されているこ
とも可能である。
【００２１】また、本発明に係る半導体装置の製造方法
においては、前記オーバーコート膜を形成する工程と前
記完全カット工程との間に、前記電極上のオーバーコー
ト膜を除去して該電極を露出させる工程をさらに含むこ
とも可能である。また、本発明に係る半導体装置の製造
方法においては、前記露出させる工程の後に、必要によ
り突起電極を形成する電極の厚付け工程をさらに含むこ
とも可能である。
においては、前記オーバーコート膜を形成する工程と前
記完全カット工程との間に、前記電極上のオーバーコー
ト膜を除去して該電極を露出させる工程をさらに含むこ
とも可能である。また、本発明に係る半導体装置の製造
方法においては、前記露出させる工程の後に、必要によ
り突起電極を形成する電極の厚付け工程をさらに含むこ
とも可能である。
【００２２】また、本発明に係る半導体装置の製造方法
においては、前記オーバーコート膜を形成する工程と前
記完全カット工程との間に、オーバーコート膜に半導体
ウエハのパッド部上面上に位置する開口部を設け、この
開口部内に電極を形成する工程をさらに含むことも可能
である。
においては、前記オーバーコート膜を形成する工程と前
記完全カット工程との間に、オーバーコート膜に半導体
ウエハのパッド部上面上に位置する開口部を設け、この
開口部内に電極を形成する工程をさらに含むことも可能
である。
【００２３】また、本発明に係る半導体装置の製造方法
において、前記準備する工程で準備された半導体ウエハ
のパッド部上にはチップ内部エリアへの引き出しリード
の一端が形成されており、前記オーバーコート膜を形成
する工程と前記完全カット工程との間に、オーバーコー
ト膜に該引き出しリードの他端上に位置する開口部を設
け、この開口部内に該パッド部より広い表面積を有する
電極を形成する工程をさらに含むことも可能である。
において、前記準備する工程で準備された半導体ウエハ
のパッド部上にはチップ内部エリアへの引き出しリード
の一端が形成されており、前記オーバーコート膜を形成
する工程と前記完全カット工程との間に、オーバーコー
ト膜に該引き出しリードの他端上に位置する開口部を設
け、この開口部内に該パッド部より広い表面積を有する
電極を形成する工程をさらに含むことも可能である。
【００２４】本発明に係る半導体装置は、ＩＣチップの
側面の少なくとも２０μｍ以上及びＩＣチップの表面そ
れぞれにオーバーコート膜が形成された半導体装置であ
って、半導体素子が形成された半導体ウエハを準備し、
この半導体ウエハのスクライブラインに沿って該半導体
ウエハの厚さの２０μｍ以上をダイシングすることによ
りスクライブラインに溝を形成し、この溝内を含む半導
体ウエハの全面上にオーバーコート膜を形成し、上記溝
に沿ってダイシングすることにより形成されたことを特
徴とする。
側面の少なくとも２０μｍ以上及びＩＣチップの表面そ
れぞれにオーバーコート膜が形成された半導体装置であ
って、半導体素子が形成された半導体ウエハを準備し、
この半導体ウエハのスクライブラインに沿って該半導体
ウエハの厚さの２０μｍ以上をダイシングすることによ
りスクライブラインに溝を形成し、この溝内を含む半導
体ウエハの全面上にオーバーコート膜を形成し、上記溝
に沿ってダイシングすることにより形成されたことを特
徴とする。
【００２５】また、本発明に係る半導体装置において、
前記ＩＣチップのエッジ部の少なくとも一部にテーパー
形状又はＲ形状の部分が形成されていることも可能であ
る。また、本発明に係る半導体装置において、前記半導
体ウエハはパッド部を有し、このパッド部上面上には電
極が形成されていることも可能である。
前記ＩＣチップのエッジ部の少なくとも一部にテーパー
形状又はＲ形状の部分が形成されていることも可能であ
る。また、本発明に係る半導体装置において、前記半導
体ウエハはパッド部を有し、このパッド部上面上には電
極が形成されていることも可能である。
【００２６】また、本発明に係る半導体装置において、
前記半導体ウエハはパッド部を有し、このパッド部上に
はチップ内部エリアへの引き出しリードの一端が形成さ
れ、この引き出しリードの他端上にはパッド部より広い
表面積を有する電極が形成されていることも可能であ
る。
前記半導体ウエハはパッド部を有し、このパッド部上に
はチップ内部エリアへの引き出しリードの一端が形成さ
れ、この引き出しリードの他端上にはパッド部より広い
表面積を有する電極が形成されていることも可能であ
る。
【００２７】また、本発明に係る半導体装置において、
前記電極上のオーバーコート膜は開口され、該電極が露
出していることが好ましい。また、本発明に係る半導体
装置において、前記露出している電極には必要により突
起電極が形成されていることも可能である。
前記電極上のオーバーコート膜は開口され、該電極が露
出していることが好ましい。また、本発明に係る半導体
装置において、前記露出している電極には必要により突
起電極が形成されていることも可能である。
【００２８】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図１（ａ）〜（ｃ）及び図
２（ｄ）、（ｅ）は、本発明に係る第１の実施の形態に
よる半導体装置の製造方法を示す断面図である。本実施
の形態においては、半導体ウエハがシリコンウエハであ
る場合について説明する。
施の形態について説明する。図１（ａ）〜（ｃ）及び図
２（ｄ）、（ｅ）は、本発明に係る第１の実施の形態に
よる半導体装置の製造方法を示す断面図である。本実施
の形態においては、半導体ウエハがシリコンウエハであ
る場合について説明する。
【００２９】まず、図１（ａ）に示すように、シリコン
ウエハ１を準備する。このシリコンウエハ１の表面には
チップ領域を区画するスクライブラインが形成されてい
る。このスクライブラインは、ダイシングソーの幅より
も２〜３割程度広く形成されていることが好ましい。例
えば、ダイシングソーの幅が１００μｍ程度の場合に
は、スクライブラインを１２０μｍ程度にする。なお、
シリコンウエハ１上には、素子形成が完了しているが、
図には記載していない。
ウエハ１を準備する。このシリコンウエハ１の表面には
チップ領域を区画するスクライブラインが形成されてい
る。このスクライブラインは、ダイシングソーの幅より
も２〜３割程度広く形成されていることが好ましい。例
えば、ダイシングソーの幅が１００μｍ程度の場合に
は、スクライブラインを１２０μｍ程度にする。なお、
シリコンウエハ１上には、素子形成が完了しているが、
図には記載していない。
【００３０】この素子形成が完了したシリコンウエハ１
におけるＩＣパッド部（図示せず）上にはチップ電極
（又はバンプ部）３が形成されている。
におけるＩＣパッド部（図示せず）上にはチップ電極
（又はバンプ部）３が形成されている。
【００３１】次いで、図１（ｂ）に示すように、スクラ
イブラインに沿って、シリコンウエハ１の表面側から第
１ダイシング（ハーフカット）を行う。このハーフカッ
トの幅は後述する完全カットの適正幅より広めにするこ
とが好ましい。第１ダイシングは、シリコンウエハ１の
厚さの２０μｍ以上、例えば半分程度行う。これによ
り、シリコンウエハ１にダイシング跡（溝）４が形成さ
れる。図１（ｂ）では、溝４の断面形状は四角形として
いるが、溝の断面形状はこれに限定されるものではな
く、例えば溝の断面の少なくとも一部にテーパー形状の
部分を形成することも可能であり、また、溝の断面の少
なくとも一部にＲ形状の部分を形成することも可能であ
る。溝の断面にテーパー形状やＲ形状の部分が形成され
るには、ダイシングソーのブレード（刃）の断面にテー
パー形状の部分又はＲ形状の部分が形成されているもの
を用いることになる。このようなブレードを用いると、
最終的に作製されるチップのエッジ部の少なくとも一部
にテーパー形状又はＲ形状の部分が形成されることにな
る。
イブラインに沿って、シリコンウエハ１の表面側から第
１ダイシング（ハーフカット）を行う。このハーフカッ
トの幅は後述する完全カットの適正幅より広めにするこ
とが好ましい。第１ダイシングは、シリコンウエハ１の
厚さの２０μｍ以上、例えば半分程度行う。これによ
り、シリコンウエハ１にダイシング跡（溝）４が形成さ
れる。図１（ｂ）では、溝４の断面形状は四角形として
いるが、溝の断面形状はこれに限定されるものではな
く、例えば溝の断面の少なくとも一部にテーパー形状の
部分を形成することも可能であり、また、溝の断面の少
なくとも一部にＲ形状の部分を形成することも可能であ
る。溝の断面にテーパー形状やＲ形状の部分が形成され
るには、ダイシングソーのブレード（刃）の断面にテー
パー形状の部分又はＲ形状の部分が形成されているもの
を用いることになる。このようなブレードを用いると、
最終的に作製されるチップのエッジ部の少なくとも一部
にテーパー形状又はＲ形状の部分が形成されることにな
る。
【００３２】次に、図１（ｃ）に示すように、チップ電
極３を含むシリコンウエハ１の全面上にＩＣチップの能
動面を保護するためのオーバーコート膜５をフォトソル
ダー等により形成する。このオーバーコート膜５はダイ
シング跡４内にも被覆される。このようにしてウエハ状
態でオーバーコート膜により封止化される。なお、オー
バーコート膜５としてはポリイミド又はシリコン樹脂な
どを用いることが好ましい。
極３を含むシリコンウエハ１の全面上にＩＣチップの能
動面を保護するためのオーバーコート膜５をフォトソル
ダー等により形成する。このオーバーコート膜５はダイ
シング跡４内にも被覆される。このようにしてウエハ状
態でオーバーコート膜により封止化される。なお、オー
バーコート膜５としてはポリイミド又はシリコン樹脂な
どを用いることが好ましい。
【００３３】この後、図２（ｄ）に示すように、オーバ
ーコート膜５の上にフォトレジスト膜（図示せず）を塗
布し、このフォトレジスト膜を露光、現像することによ
り、オーバーコート膜上にはチップ電極３の上方が開口
されたレジストパターンが形成される。次いで、このレ
ジストパターンをマスクとしてチップ電極３上のオーバ
ーコート膜５をエッチングする。又は、遮光マスクによ
りフォトエッチする。これにより、チップ電極３が露出
する。この後、必要により厚付け電極を形成する。
ーコート膜５の上にフォトレジスト膜（図示せず）を塗
布し、このフォトレジスト膜を露光、現像することによ
り、オーバーコート膜上にはチップ電極３の上方が開口
されたレジストパターンが形成される。次いで、このレ
ジストパターンをマスクとしてチップ電極３上のオーバ
ーコート膜５をエッチングする。又は、遮光マスクによ
りフォトエッチする。これにより、チップ電極３が露出
する。この後、必要により厚付け電極を形成する。
【００３４】次に、図２（ｅ）に示すように、ダイシン
グ跡４に沿って表面側から第２ダイシング（完全カッ
ト）を行う。この第２ダイシングは、シリコンウエハの
厚さの第１ダイシングで残した厚さ、例えば２割程度行
う。これにより、シリコンウエハ１がＩＣチップに分離
され、ＩＣチップの側面の２０μｍ以上及びＩＣチップ
の表面それぞれがオーバーコート膜で封止された半導体
パッケージが形成される。なお、この第２ダイシングに
用いるダイシングソーには、第１ダイシングソーよりも
幅の狭いものを用いる。これは、第１ダイシングの際の
切断面にオーバーコート膜５が形成されているからであ
る。上述したように、第１ダイシングで使用するダイシ
ングソーの幅が約１００μｍである場合には、第２ダイ
シングでは、幅が約６０μｍ程度のダイシングソーを用
いることが望ましい。また、第２ダイシングは、ＩＣチ
ップの損傷を抑えるために、第１ダイシングよりも遅い
処理スピードで行うことが好ましく、ＩＣチップの損傷
を抑えるために、例えば７０ｍｍ／ｓｅｃ程度の処理速
度で行うことが好ましい。この際のダイシングソーは４
万回転くらいである。
グ跡４に沿って表面側から第２ダイシング（完全カッ
ト）を行う。この第２ダイシングは、シリコンウエハの
厚さの第１ダイシングで残した厚さ、例えば２割程度行
う。これにより、シリコンウエハ１がＩＣチップに分離
され、ＩＣチップの側面の２０μｍ以上及びＩＣチップ
の表面それぞれがオーバーコート膜で封止された半導体
パッケージが形成される。なお、この第２ダイシングに
用いるダイシングソーには、第１ダイシングソーよりも
幅の狭いものを用いる。これは、第１ダイシングの際の
切断面にオーバーコート膜５が形成されているからであ
る。上述したように、第１ダイシングで使用するダイシ
ングソーの幅が約１００μｍである場合には、第２ダイ
シングでは、幅が約６０μｍ程度のダイシングソーを用
いることが望ましい。また、第２ダイシングは、ＩＣチ
ップの損傷を抑えるために、第１ダイシングよりも遅い
処理スピードで行うことが好ましく、ＩＣチップの損傷
を抑えるために、例えば７０ｍｍ／ｓｅｃ程度の処理速
度で行うことが好ましい。この際のダイシングソーは４
万回転くらいである。
【００３５】また、第２ダイシング（完全カット）を行
う替わりに、シリコンウエハ１にクラッキングを行うこ
とにより、シリコンウエハをＩＣチップに分離すること
も可能である。
う替わりに、シリコンウエハ１にクラッキングを行うこ
とにより、シリコンウエハをＩＣチップに分離すること
も可能である。
【００３６】上記第１の実施の形態によれば、シリコン
ウエハ１にハーフカットを行った後に、シリコンウエハ
の全面にオーバーコート膜５を形成してダイシング跡
（溝）内にもオーバーコート膜を被覆し、その後、シリ
コンウエハの完全カットを行っている。この際、ハーフ
カットの幅を完全カットの幅より広めに設定することに
より、ＩＣチップの側面へのオーバーコート膜の回り込
みを確保でき、ＩＣチップの側面にオーバーコート膜５
を形成することができる。従って、その側面からＩＣチ
ップの内部に水分などが浸入することを防止することが
できる。つまり、シリコンウエハをダイシングした後の
ＩＣチップの側面にもオーバーコート膜などの保護膜が
形成されたより合理化されたＣＳＰを製造することが可
能となる。
ウエハ１にハーフカットを行った後に、シリコンウエハ
の全面にオーバーコート膜５を形成してダイシング跡
（溝）内にもオーバーコート膜を被覆し、その後、シリ
コンウエハの完全カットを行っている。この際、ハーフ
カットの幅を完全カットの幅より広めに設定することに
より、ＩＣチップの側面へのオーバーコート膜の回り込
みを確保でき、ＩＣチップの側面にオーバーコート膜５
を形成することができる。従って、その側面からＩＣチ
ップの内部に水分などが浸入することを防止することが
できる。つまり、シリコンウエハをダイシングした後の
ＩＣチップの側面にもオーバーコート膜などの保護膜が
形成されたより合理化されたＣＳＰを製造することが可
能となる。
【００３７】図３（ａ）〜（ｃ）は、上記第１の実施の
形態に対する変形例を説明するための断面図であり、図
１及び図２と同一部分には同一符号を付し、異なる部分
についてのみ説明する。
形態に対する変形例を説明するための断面図であり、図
１及び図２と同一部分には同一符号を付し、異なる部分
についてのみ説明する。
【００３８】まず、図３（ａ）に示すように、素子形成
が完了したシリコンウエハ１を準備する。このシリコン
ウエハ１にはチップ電極は形成されていない。次いで、
スクライブラインに沿って、シリコンウエハ１の表面側
から第１ダイシング（ハーフカット）を行うことによ
り、シリコンウエハ１にはダイシング跡（溝）４が形成
される。
が完了したシリコンウエハ１を準備する。このシリコン
ウエハ１にはチップ電極は形成されていない。次いで、
スクライブラインに沿って、シリコンウエハ１の表面側
から第１ダイシング（ハーフカット）を行うことによ
り、シリコンウエハ１にはダイシング跡（溝）４が形成
される。
【００３９】次に、図３（ｂ）に示すように、ダイシン
グ跡４を含むシリコンウエハ１の全面上にオーバーコー
ト膜５を形成する。
グ跡４を含むシリコンウエハ１の全面上にオーバーコー
ト膜５を形成する。
【００４０】次いで、図３（ｃ）に示すように、このオ
ーバーコート膜５の上にフォトレジスト膜（図示せず）
を塗布し、このフォトレジスト膜を露光、現像すること
により、オーバーコート膜上にはＩＣパッド部（図示せ
ず）の上方が開口されたレジストパターンが形成され
る。次いで、このレジストパターンをマスクとしてオー
バーコート膜５をエッチングすることにより、ＩＣパッ
ド部を露出させる。
ーバーコート膜５の上にフォトレジスト膜（図示せず）
を塗布し、このフォトレジスト膜を露光、現像すること
により、オーバーコート膜上にはＩＣパッド部（図示せ
ず）の上方が開口されたレジストパターンが形成され
る。次いで、このレジストパターンをマスクとしてオー
バーコート膜５をエッチングすることにより、ＩＣパッ
ド部を露出させる。
【００４１】この後、図２（ｄ）に示すように、ＩＣパ
ッド部上にチップ電極３を形成する。このチップ電極の
形成方法は、種々の方法を用いることが可能であり、例
えば、メッキ法によりチップ電極を形成することも可能
であり、またディップ方式によりチップ電極を形成する
ことも可能であり、ボールを付けることによりチップ電
極を形成することも可能である。次いで、図２（ｅ）に
示すように、ダイシング跡４に沿って表面側から第２ダ
イシング（完全カット）を行う。
ッド部上にチップ電極３を形成する。このチップ電極の
形成方法は、種々の方法を用いることが可能であり、例
えば、メッキ法によりチップ電極を形成することも可能
であり、またディップ方式によりチップ電極を形成する
ことも可能であり、ボールを付けることによりチップ電
極を形成することも可能である。次いで、図２（ｅ）に
示すように、ダイシング跡４に沿って表面側から第２ダ
イシング（完全カット）を行う。
【００４２】上記変形例においても第１の実施の形態と
同様の効果を得ることができる。
同様の効果を得ることができる。
【００４３】図４（ａ）〜（ｃ）及び図５（ｄ）、
（ｅ）は、本発明に係る第２の実施の形態による半導体
装置の製造方法を示す断面図である。本実施の形態にお
いては、半導体ウエハがシリコンウエハである場合につ
いて説明する。
（ｅ）は、本発明に係る第２の実施の形態による半導体
装置の製造方法を示す断面図である。本実施の形態にお
いては、半導体ウエハがシリコンウエハである場合につ
いて説明する。
【００４４】まず、図４（ａ）に示すように、シリコン
ウエハ１を準備する。このシリコンウエハ１の表面には
チップ領域を区画するスクライブラインが形成されてい
る。このスクライブラインは、ダイシングソーの幅より
も２〜３割程度広く形成されていることが好ましい。な
お、シリコンウエハ１上には、素子形成が完了している
が、図には記載していない。
ウエハ１を準備する。このシリコンウエハ１の表面には
チップ領域を区画するスクライブラインが形成されてい
る。このスクライブラインは、ダイシングソーの幅より
も２〜３割程度広く形成されていることが好ましい。な
お、シリコンウエハ１上には、素子形成が完了している
が、図には記載していない。
【００４５】この素子形成が完了したシリコンウエハ１
におけるＩＣパッド部１ａ上に引き出しリード２の一端
が形成されている。この引き出しリード２の他端はＩＣ
チップの内部エリア上に引き出されている。この引き出
しリード２の他端上にはＩＣパッド部より広い表面積を
有するチップ電極（又はバンプ部）３が形成されてい
る。このような引き出しリード２を用いることにより、
ＩＣチップ上に広面積のチップ電極３を形成することが
可能となる。
におけるＩＣパッド部１ａ上に引き出しリード２の一端
が形成されている。この引き出しリード２の他端はＩＣ
チップの内部エリア上に引き出されている。この引き出
しリード２の他端上にはＩＣパッド部より広い表面積を
有するチップ電極（又はバンプ部）３が形成されてい
る。このような引き出しリード２を用いることにより、
ＩＣチップ上に広面積のチップ電極３を形成することが
可能となる。
【００４６】次いで、図４（ｂ）に示すように、スクラ
イブラインに沿って、シリコンウエハ１の表面側から第
１ダイシング（ハーフカット）を行う。このハーフカッ
トの幅は後述する完全カットの適正幅より広めにするこ
とが好ましい。第１ダイシングは、シリコンウエハ１の
厚さの２０μｍ以上、例えば半分程度行う。これによ
り、シリコンウエハ１にダイシング跡（溝）４が形成さ
れる。図４（ｂ）では、溝４の断面形状は四角形として
いるが、溝の断面形状はこれに限定されるものではな
く、例えば溝の断面の少なくとも一部にテーパー形状の
部分を形成することも可能であり、また、溝の断面の少
なくとも一部にＲ形状の部分を形成することも可能であ
る。溝の断面にテーパー形状やＲ形状の部分が形成され
るには、ダイシングソーのブレード（刃）の断面にテー
パー形状の部分又はＲ形状の部分が形成されているもの
を用いることになる。このようなブレードを用いると、
最終的に作製されるチップのエッジ部の少なくとも一部
にテーパー形状又はＲ形状の部分が形成されることにな
る。
イブラインに沿って、シリコンウエハ１の表面側から第
１ダイシング（ハーフカット）を行う。このハーフカッ
トの幅は後述する完全カットの適正幅より広めにするこ
とが好ましい。第１ダイシングは、シリコンウエハ１の
厚さの２０μｍ以上、例えば半分程度行う。これによ
り、シリコンウエハ１にダイシング跡（溝）４が形成さ
れる。図４（ｂ）では、溝４の断面形状は四角形として
いるが、溝の断面形状はこれに限定されるものではな
く、例えば溝の断面の少なくとも一部にテーパー形状の
部分を形成することも可能であり、また、溝の断面の少
なくとも一部にＲ形状の部分を形成することも可能であ
る。溝の断面にテーパー形状やＲ形状の部分が形成され
るには、ダイシングソーのブレード（刃）の断面にテー
パー形状の部分又はＲ形状の部分が形成されているもの
を用いることになる。このようなブレードを用いると、
最終的に作製されるチップのエッジ部の少なくとも一部
にテーパー形状又はＲ形状の部分が形成されることにな
る。
【００４７】次に、図４（ｃ）に示すように、チップ電
極３を含むシリコンウエハ１の全面上にＩＣチップの能
動面を保護するためのオーバーコート膜５をフォトソル
ダー等により形成する。このオーバーコート膜５はダイ
シング跡４内にも被覆される。このようにしてウエハ状
態でオーバーコート膜により封止化される。なお、オー
バーコート膜５としては他にポリイミド又はシリコン樹
脂などを用いることが好ましい。
極３を含むシリコンウエハ１の全面上にＩＣチップの能
動面を保護するためのオーバーコート膜５をフォトソル
ダー等により形成する。このオーバーコート膜５はダイ
シング跡４内にも被覆される。このようにしてウエハ状
態でオーバーコート膜により封止化される。なお、オー
バーコート膜５としては他にポリイミド又はシリコン樹
脂などを用いることが好ましい。
【００４８】この後、図５（ｄ）に示すように、オーバ
ーコート膜５の上にフォトレジスト膜（図示せず）を塗
布し、このフォトレジスト膜を露光、現像することによ
り、オーバーコート膜上にはチップ電極３の上方が開口
されたレジストパターンが形成される。次いで、このレ
ジストパターンをマスクとしてチップ電極３上のオーバ
ーコート膜５をエッチングする。又は、遮光マスクによ
りフォトエッチする。これにより、チップ電極３が露出
する。この後、必要により厚付け電極を形成する。
ーコート膜５の上にフォトレジスト膜（図示せず）を塗
布し、このフォトレジスト膜を露光、現像することによ
り、オーバーコート膜上にはチップ電極３の上方が開口
されたレジストパターンが形成される。次いで、このレ
ジストパターンをマスクとしてチップ電極３上のオーバ
ーコート膜５をエッチングする。又は、遮光マスクによ
りフォトエッチする。これにより、チップ電極３が露出
する。この後、必要により厚付け電極を形成する。
【００４９】次に、図５（ｅ）に示すように、ダイシン
グ跡４に沿って表面側から第２ダイシング（完全カッ
ト）を行う。この第２ダイシングは、シリコンウエハの
厚さの第１ダイシングで残した厚さ、例えば２割程度行
う。これにより、シリコンウエハ１がＩＣチップに分離
され、ＩＣチップの側面の２０μｍ以上及びＩＣチップ
の表面それぞれがオーバーコート膜で封止された半導体
パッケージが形成される。なお、この第２ダイシングに
用いるダイシングソーには、第１ダイシングソーよりも
幅の狭いものを用いる。これは、第１ダイシングの際の
切断面及びチップエッジにオーバーコート膜５が形成さ
れているからである。
グ跡４に沿って表面側から第２ダイシング（完全カッ
ト）を行う。この第２ダイシングは、シリコンウエハの
厚さの第１ダイシングで残した厚さ、例えば２割程度行
う。これにより、シリコンウエハ１がＩＣチップに分離
され、ＩＣチップの側面の２０μｍ以上及びＩＣチップ
の表面それぞれがオーバーコート膜で封止された半導体
パッケージが形成される。なお、この第２ダイシングに
用いるダイシングソーには、第１ダイシングソーよりも
幅の狭いものを用いる。これは、第１ダイシングの際の
切断面及びチップエッジにオーバーコート膜５が形成さ
れているからである。
【００５０】また、第２ダイシング（完全カット）を行
う替わりに、シリコンウエハ１にクラッキングを行うこ
とにより、シリコンウエハをＩＣチップに分離すること
も可能である。
う替わりに、シリコンウエハ１にクラッキングを行うこ
とにより、シリコンウエハをＩＣチップに分離すること
も可能である。
【００５１】上記第２の実施の形態によれば、広面積の
チップ電極（電極パッド、バンプなどを含む）を有する
半導体装置においても第１の実施の形態と同様の効果を
得ることができる。すなわち、シリコンウエハ１にハー
フカットを行った後に、シリコンウエハの全面にオーバ
ーコート膜５を形成してダイシング跡（溝）内にもオー
バーコート膜を被覆し、その後、シリコンウエハの完全
カットを行っている。この際、ハーフカットの幅を完全
カットの幅より広めに設定することにより、ＩＣチップ
の側面へのオーバーコート膜の回り込みを確保でき、Ｉ
Ｃチップの側面にオーバーコート膜５を形成することが
できる。従って、その側面からＩＣチップの内部に水分
などが浸入することを防止することができる。又、エッ
ジ近傍のコート膜の剥離、欠け等を防止できる。つま
り、シリコンウエハをダイシングした後のＩＣチップの
側面にもオーバーコート膜などの保護膜が形成されたよ
り合理化されたＣＳＰを製造することが可能となる。
チップ電極（電極パッド、バンプなどを含む）を有する
半導体装置においても第１の実施の形態と同様の効果を
得ることができる。すなわち、シリコンウエハ１にハー
フカットを行った後に、シリコンウエハの全面にオーバ
ーコート膜５を形成してダイシング跡（溝）内にもオー
バーコート膜を被覆し、その後、シリコンウエハの完全
カットを行っている。この際、ハーフカットの幅を完全
カットの幅より広めに設定することにより、ＩＣチップ
の側面へのオーバーコート膜の回り込みを確保でき、Ｉ
Ｃチップの側面にオーバーコート膜５を形成することが
できる。従って、その側面からＩＣチップの内部に水分
などが浸入することを防止することができる。又、エッ
ジ近傍のコート膜の剥離、欠け等を防止できる。つま
り、シリコンウエハをダイシングした後のＩＣチップの
側面にもオーバーコート膜などの保護膜が形成されたよ
り合理化されたＣＳＰを製造することが可能となる。
【００５２】図６（ａ）〜（ｃ）は、上記第２の実施の
形態に対する変形例を説明するための断面図であり、図
４及び図５と同一部分には同一符号を付し、異なる部分
についてのみ説明する。
形態に対する変形例を説明するための断面図であり、図
４及び図５と同一部分には同一符号を付し、異なる部分
についてのみ説明する。
【００５３】まず、図６（ａ）に示すように、素子形成
が完了したシリコンウエハ１を準備する。このシリコン
ウエハ１にはチップ電極は形成されていない。次いで、
スクライブラインに沿って、シリコンウエハ１の表面側
から第１ダイシング（ハーフカット）を行うことによ
り、シリコンウエハ１にはダイシング跡（溝）４が形成
される。
が完了したシリコンウエハ１を準備する。このシリコン
ウエハ１にはチップ電極は形成されていない。次いで、
スクライブラインに沿って、シリコンウエハ１の表面側
から第１ダイシング（ハーフカット）を行うことによ
り、シリコンウエハ１にはダイシング跡（溝）４が形成
される。
【００５４】次に、図６（ｂ）に示すように、ダイシン
グ跡４を含むシリコンウエハ１の全面上にオーバーコー
ト膜５を形成する。
グ跡４を含むシリコンウエハ１の全面上にオーバーコー
ト膜５を形成する。
【００５５】次いで、図６（ｃ）に示すように、このオ
ーバーコート膜５の上にフォトレジスト膜（図示せず）
を塗布し、このフォトレジスト膜を露光、現像すること
により、オーバーコート膜上には引き出しリード２の他
端の上方が開口されたレジストパターンが形成される。
次いで、このレジストパターンをマスクとしてオーバー
コート膜５をエッチングすることにより、引き出しリー
ド２の他端を露出させる。
ーバーコート膜５の上にフォトレジスト膜（図示せず）
を塗布し、このフォトレジスト膜を露光、現像すること
により、オーバーコート膜上には引き出しリード２の他
端の上方が開口されたレジストパターンが形成される。
次いで、このレジストパターンをマスクとしてオーバー
コート膜５をエッチングすることにより、引き出しリー
ド２の他端を露出させる。
【００５６】この後、図５（ｄ）に示すように、引き出
しリード２の他端上にチップ電極３を形成する。このチ
ップ電極の形成方法は、種々の方法を用いることが可能
である。
しリード２の他端上にチップ電極３を形成する。このチ
ップ電極の形成方法は、種々の方法を用いることが可能
である。
【００５７】上記変形例においても第２の実施の形態と
同様の効果を得ることができる。
同様の効果を得ることができる。
【００５８】本発明は上記実施の形態に限定されず、種
々変更して実施することが可能である。例えば、第１及
び第２ダイシングで使用するダイシングソーの幅やオー
バーコート膜の厚さやその材料の種類などは、適宜変更
して実施することが可能である。また、本発明において
は、半導体ウエハがシリコンウエハ以外のものである場
合にも適用することができる。また、本発明において、
オーバーコートはハーフダイス部を含む近傍部分を別コ
ートするものでも良い。
々変更して実施することが可能である。例えば、第１及
び第２ダイシングで使用するダイシングソーの幅やオー
バーコート膜の厚さやその材料の種類などは、適宜変更
して実施することが可能である。また、本発明において
は、半導体ウエハがシリコンウエハ以外のものである場
合にも適用することができる。また、本発明において、
オーバーコートはハーフダイス部を含む近傍部分を別コ
ートするものでも良い。
【００５９】
【発明の効果】以上説明したように本発明によれば、半
導体ウエハにハーフカットを行った後に、半導体ウエハ
の全面にオーバーコート膜を形成して溝内にもオーバー
コート膜を被覆し、その後、半導体ウエハの完全カット
を行っている。したがって、半導体ウエハをダイシング
した後のＩＣチップの側面及びチップエッジにオーバー
コート膜が形成されたより信頼性品質の高い半導体装置
及びその製造方法を提供することができる。
導体ウエハにハーフカットを行った後に、半導体ウエハ
の全面にオーバーコート膜を形成して溝内にもオーバー
コート膜を被覆し、その後、半導体ウエハの完全カット
を行っている。したがって、半導体ウエハをダイシング
した後のＩＣチップの側面及びチップエッジにオーバー
コート膜が形成されたより信頼性品質の高い半導体装置
及びその製造方法を提供することができる。
【図１】（ａ）〜（ｃ）は、本発明に係る第１の実施の
形態による半導体装置の製造方法を示す断面図である。
形態による半導体装置の製造方法を示す断面図である。
【図２】（ｄ）、（ｅ）は、本発明に係る第１の実施の
形態による半導体装置の製造方法を示すものであり、図
１（ｃ）の次の工程を示す断面図である。
形態による半導体装置の製造方法を示すものであり、図
１（ｃ）の次の工程を示す断面図である。
【図３】（ａ）〜（ｃ）は、上記第１の実施の形態に対
する変形例を説明するための断面図である。
する変形例を説明するための断面図である。
【図４】（ａ）〜（ｃ）は、本発明に係る第２の実施の
形態による半導体装置の製造方法を示す断面図である。
形態による半導体装置の製造方法を示す断面図である。
【図５】（ｄ）、（ｅ）は、本発明に係る第２の実施の
形態による半導体装置の製造方法を示すものであり、図
４（ｃ）の次の工程を示す断面図である。
形態による半導体装置の製造方法を示すものであり、図
４（ｃ）の次の工程を示す断面図である。
【図６】（ａ）〜（ｃ）は、上記第２の実施の形態に対
する変形例を説明するための断面図である。
する変形例を説明するための断面図である。
【図７】（ａ）〜（ｃ）は、従来の半導体装置の製造方
法を示す断面図である。
法を示す断面図である。
【図８】（ａ）〜（ｃ）は、他の従来の半導体装置の製
造方法を示す断面図である。
造方法を示す断面図である。
１…シリコンウエハ
１ａ…ＩＣパッド部
２…引き出しリード
３，１０３…チップ電極（又はバンプ部）
４…ダイシング跡（溝）
５，１０５…オーバーコート膜
１０１…半導体ウエハ
Claims (15)
- 【請求項１】 半導体素子が形成された半導体ウエハを
準備する工程と、 この半導体ウエハのスクライブラインに沿って該半導体
ウエハの厚さの２０μｍ以上をダイシングすることによ
り、スクライブラインに溝を形成するハーフカット工程
と、 この溝内を含む半導体ウエハの全面上にオーバーコート
膜を形成する工程と、 上記溝に沿ってダイシングすることにより、半導体ウエ
ハを各々のＩＣチップに分離する完全カット工程と、 を具備することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記ハーフカット工程で形成される溝の
幅は、前記完全カット工程における半導体ウエハの切断
幅より広くされていることを特徴とする請求項１記載の
半導体装置の製造方法。 - 【請求項３】 前記ハーフカット工程で形成される溝の
断面の少なくとも一部にテーパー形状又はＲ形状の部分
が形成されていることを特徴とする請求項１又は２に記
載の半導体装置の製造方法。 - 【請求項４】 前記準備する工程で準備された半導体ウ
エハのパッド部上面上には電極が形成されていることを
特徴とする請求項１〜３のうちいずれか１項記載の半導
体装置の製造方法。 - 【請求項５】 前記準備する工程で準備された半導体ウ
エハのパッド部上にはチップ内部エリアへの引き出しリ
ードの一端が形成され、この引き出しリードの他端上に
はパッド部より広い表面積を有する電極が形成されてい
ることを特徴とする請求項１〜３のうちいずれか１項記
載の半導体装置の製造方法。 - 【請求項６】 前記オーバーコート膜を形成する工程と
前記完全カット工程との間に、前記電極上のオーバーコ
ート膜を除去して該電極を露出させる工程をさらに含む
ことを特徴とする請求項４又は５に記載の半導体装置の
製造方法。 - 【請求項７】 前記露出させる工程の後に、必要により
突起電極を形成する工程をさらに含むことを特徴とする
請求項６に記載の半導体装置の製造方法。 - 【請求項８】 前記オーバーコート膜を形成する工程と
前記完全カット工程との間に、オーバーコート膜に半導
体ウエハのパッド部上面上に位置する開口部を設け、こ
の開口部内に電極を形成する工程をさらに含むことを特
徴とする請求項１〜３のうちいずれか１項記載の半導体
装置の製造方法。 - 【請求項９】 前記準備する工程で準備された半導体ウ
エハのパッド部上にはチップ内部エリアへの引き出しリ
ードの一端が形成されており、前記オーバーコート膜を
形成する工程と前記完全カット工程との間に、オーバー
コート膜に該引き出しリードの他端上に位置する開口部
を設け、この開口部内に該パッド部より広い表面積を有
する電極を形成する工程をさらに含むことを特徴とする
請求項１〜３のうちいずれか１項記載の半導体装置の製
造方法。 - 【請求項１０】 ＩＣチップの側面の少なくとも２０μ
ｍ以上及びＩＣチップの表面それぞれにオーバーコート
膜が形成された半導体装置であって、 半導体素子が形成された半導体ウエハを準備し、この半
導体ウエハのスクライブラインに沿って該半導体ウエハ
の厚さの２０μｍ以上をダイシングすることによりスク
ライブラインに溝を形成し、この溝内を含む半導体ウエ
ハの全面上にオーバーコート膜を形成し、上記溝に沿っ
てダイシングすることにより形成されたことを特徴とす
る半導体装置。 - 【請求項１１】 前記ＩＣチップのエッジ部の少なくと
も一部にテーパー形状又はＲ形状の部分が形成されてい
ることを特徴とする請求項１０に記載の半導体装置。 - 【請求項１２】 前記半導体ウエハはパッド部を有し、
このパッド部上面上には電極が形成されていることを特
徴とする請求項１０又は１１に記載の半導体装置。 - 【請求項１３】 前記半導体ウエハはパッド部を有し、
このパッド部上にはチップ内部エリアへの引き出しリー
ドの一端が形成され、この引き出しリードの他端上には
パッド部より広い表面積を有する電極が形成されている
ことを特徴とする請求項１０に記載の半導体装置。 - 【請求項１４】 前記電極上のオーバーコート膜は開口
され、該電極が露出していることを特徴とする請求項１
２又は１３に記載の半導体装置。 - 【請求項１５】 前記露出している電極には必要により
突起電極が形成されていることを特徴とする請求項１４
に記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002049188A JP2003249465A (ja) | 2002-02-26 | 2002-02-26 | 半導体装置及びその製造方法 |
| US10/368,447 US6887771B2 (en) | 2002-02-26 | 2003-02-20 | Semiconductor device and method for fabricating the same |
| CNB031061834A CN1199259C (zh) | 2002-02-26 | 2003-02-20 | 半导体装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002049188A JP2003249465A (ja) | 2002-02-26 | 2002-02-26 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003249465A true JP2003249465A (ja) | 2003-09-05 |
Family
ID=27750776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002049188A Pending JP2003249465A (ja) | 2002-02-26 | 2002-02-26 | 半導体装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6887771B2 (ja) |
| JP (1) | JP2003249465A (ja) |
| CN (1) | CN1199259C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007335456A (ja) * | 2006-06-12 | 2007-12-27 | Denso Corp | センサ装置の製造方法 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040102022A1 (en) * | 2002-11-22 | 2004-05-27 | Tongbi Jiang | Methods of fabricating integrated circuitry |
| JP2005195965A (ja) * | 2004-01-08 | 2005-07-21 | Sharp Corp | ホログラム素子、その製造方法、電子光学部品 |
| KR100604903B1 (ko) * | 2004-09-30 | 2006-07-28 | 삼성전자주식회사 | 단차피복성을 향상시킨 반도체 웨이퍼 및 그 제조방법 |
| US7714448B2 (en) | 2004-11-16 | 2010-05-11 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| CN100505532C (zh) * | 2004-12-20 | 2009-06-24 | 精工爱普生株式会社 | 表面声波装置的制造方法及表面声波装置 |
| US7662669B2 (en) * | 2007-07-24 | 2010-02-16 | Northrop Grumman Space & Mission Systems Corp. | Method of exposing circuit lateral interconnect contacts by wafer saw |
| US8704379B2 (en) | 2007-09-10 | 2014-04-22 | Invensas Corporation | Semiconductor die mount by conformal die coating |
| US8178978B2 (en) | 2008-03-12 | 2012-05-15 | Vertical Circuits, Inc. | Support mounted electrically interconnected die assembly |
| US9153517B2 (en) * | 2008-05-20 | 2015-10-06 | Invensas Corporation | Electrical connector between die pad and z-interconnect for stacked die assemblies |
| US9147583B2 (en) | 2009-10-27 | 2015-09-29 | Invensas Corporation | Selective die electrical insulation by additive process |
| DE102010061770A1 (de) * | 2010-11-23 | 2012-05-24 | Robert Bosch Gmbh | Verfahren zur Herstellung von Halbleiter-Chips, Montageverfahren und Halbleiter-Chip für senkrechte Montage auf Schaltungsträger |
| US9871019B2 (en) | 2015-07-17 | 2018-01-16 | Invensas Corporation | Flipped die stack assemblies with leadframe interconnects |
| US9825002B2 (en) | 2015-07-17 | 2017-11-21 | Invensas Corporation | Flipped die stack |
| US9490195B1 (en) | 2015-07-17 | 2016-11-08 | Invensas Corporation | Wafer-level flipped die stacks with leadframes or metal foil interconnects |
| US9508691B1 (en) | 2015-12-16 | 2016-11-29 | Invensas Corporation | Flipped die stacks with multiple rows of leadframe interconnects |
| JP6604476B2 (ja) * | 2016-03-11 | 2019-11-13 | パナソニックＩｐマネジメント株式会社 | 素子チップの製造方法 |
| US10566310B2 (en) | 2016-04-11 | 2020-02-18 | Invensas Corporation | Microelectronic packages having stacked die and wire bond interconnects |
| US9595511B1 (en) | 2016-05-12 | 2017-03-14 | Invensas Corporation | Microelectronic packages and assemblies with improved flyby signaling operation |
| US9728524B1 (en) | 2016-06-30 | 2017-08-08 | Invensas Corporation | Enhanced density assembly having microelectronic packages mounted at substantial angle to board |
| CN114530414A (zh) * | 2019-03-29 | 2022-05-24 | 长江存储科技有限责任公司 | 半导体芯片制造方法 |
| US11978722B2 (en) * | 2021-08-27 | 2024-05-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and formation method of package containing chip structure with inclined sidewalls |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5445570A (en) | 1977-09-19 | 1979-04-10 | Matsushita Electric Ind Co Ltd | Manufacture for semiconductor element |
| JP2581017B2 (ja) * | 1994-09-30 | 1997-02-12 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JPH09252034A (ja) * | 1996-03-18 | 1997-09-22 | Mitsubishi Electric Corp | 半導体ウエハ，半導体装置及び半導体装置の製造方法 |
| JP3526731B2 (ja) | 1997-10-08 | 2004-05-17 | 沖電気工業株式会社 | 半導体装置およびその製造方法 |
| JP2001007052A (ja) | 1999-06-18 | 2001-01-12 | Sony Corp | 基板の分割方法 |
| JP3548061B2 (ja) * | 1999-10-13 | 2004-07-28 | 三洋電機株式会社 | 半導体装置の製造方法 |
-
2002
- 2002-02-26 JP JP2002049188A patent/JP2003249465A/ja active Pending
-
2003
- 2003-02-20 CN CNB031061834A patent/CN1199259C/zh not_active Expired - Fee Related
- 2003-02-20 US US10/368,447 patent/US6887771B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007335456A (ja) * | 2006-06-12 | 2007-12-27 | Denso Corp | センサ装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1441479A (zh) | 2003-09-10 |
| US20030162369A1 (en) | 2003-08-28 |
| CN1199259C (zh) | 2005-04-27 |
| US6887771B2 (en) | 2005-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003249465A (ja) | 半導体装置及びその製造方法 | |
| JP3516592B2 (ja) | 半導体装置およびその製造方法 | |
| US7662670B2 (en) | Manufacturing method of semiconductor device | |
| CN100367451C (zh) | 半导体装置及其制造方法 | |
| KR100575591B1 (ko) | 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 및 그 제조 방법 | |
| TWI260051B (en) | Semiconductor-device manufacturing method | |
| KR100652443B1 (ko) | 재배선층을 갖는 웨이퍼 레벨 패키지 및 그 형성방법 | |
| US20060141750A1 (en) | Semiconductor integrated device and method for manufacturing same | |
| JPH03129855A (ja) | 半導体装置の製造方法 | |
| JP3538029B2 (ja) | 半導体装置の製造方法 | |
| JP2001176898A (ja) | 半導体パッケージの製造方法 | |
| JPH02270342A (ja) | 半導体装置の製造方法 | |
| JP2004304151A (ja) | 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2005012065A (ja) | 半導体装置およびその製造方法 | |
| JP2006173548A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH09321049A (ja) | バンプ構造体の製造方法 | |
| JP3917121B2 (ja) | 半導体装置の製造方法 | |
| JP2005191485A (ja) | 半導体装置 | |
| US6320269B1 (en) | Method for preparing a semiconductor wafer to receive a protective tape | |
| JP3521383B2 (ja) | 半導体装置及びその製造方法 | |
| JP2009508326A (ja) | 半導体デバイスの電極のための保護バリア層 | |
| JP3781664B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0514513Y2 (ja) | ||
| JP2006032482A (ja) | 半導体装置の製造方法 | |
| JP2004304153A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041020 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041217 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050317 |