JP2003131627A

JP2003131627A - 画像表示装置

Info

Publication number: JP2003131627A
Application number: JP2001328182A
Authority: JP
Inventors: Masahiro Baba; 雅裕馬場; Ayako Takagi; 亜矢子高木; Hitoshi Kobayashi; 等小林; Haruhiko Okumura; 治彦奥村
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2001-10-25
Filing date: 2001-10-25
Publication date: 2003-05-09
Anticipated expiration: 2021-10-25
Also published as: JP3645514B2

Abstract

(57)【要約】【課題】垂直差分方式におけるデジタル画像データが
伝送される基盤上の複数の伝送路に独特の配置関係を与
えることにより、更にＥＭＩを低減する画像表示装置を
提供することを目的とする。【解決手段】差分変調回路から出力される差分デジタ
ルデータを入力し、保持しているデータを加算してデジ
タル画像データ生成しアナログ画像データに変換して画
像を表示する画像表示装置であって、その差分デジタル
データは、差分の符号を表す少なくとも１ビットの符号
データと、差分の絶対値を表す複数ビットの差分絶対値
データと、を有し、これらデータは、差分デジタルデー
タを構成するそれぞれのビットに対応する複数の伝送線
であって、差分絶対値データのビット順とは異なる順番
に並列された複数の伝送線を介して伝送される画像表示
装置を提供する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像表示装置に関
し、特に、デジタルデータの伝送に伴って発生するＥＭ
Ｉ（electro-magnetic interference：電磁波妨害）を
従来よりも低減できる画像表示装置に関する。

【０００２】

【従来の技術】液晶ディスプレイ（liquid crystal dis
play：ＬＣＤ）やＬＥＤディスプレイ、プラズマディス
プレイ（plasma display panel：ＰＤＰ）、電界効果型
表示装置（field emission display：ＦＥＤ）、ＥＬ
（electroluminescent）ディスプレイなどの画像表示装
置は、マトリックス状に配置された画素と、これら画素
に画像信号を供給するための信号線駆動回路と、この信
号線駆動回路に画像データを伝送するための回路基盤と
を備えている。デジタル化された画像データはこの回路
基盤上を伝送されて、信号線駆動回路に入力される。

【０００３】一般に、信号線駆動回路に入力されるデジ
タル画像データは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）など
の色要素に対応する各画素に供給されるデータであり、
これらのデータはパラレルに伝送される。すなわち、各
色要素の階調が８ビットであれば、８ビット×３＝２４
ビットのデジタル画像データが伝送される。

【０００４】近年、画像表示装置の大画面化、高精彩化
が進められ、それに伴って、上述のような画像表示装置
の回路基盤上の伝送路を伝送される画像データの周波数
も非常に高くなってきている。このように周波数の高い
デジタルデータが伝送される場合、「ＥＭＩ」と呼ばれ
る電磁ノイズが生ずる場合があり、ＥＭＩを低減する必
要が高まってきている。

【０００５】ＥＭＩを低減する方法としては、例えば、
ＬＶＤＳ（Low Voltage Differential Signaling）やＴ
ＭＤＳ（Transition Minimized Differential Signalin
g）といった方法が提案されている。

【０００６】図１７は、ＬＤＶＳを採用した画像表示シ
ステムの全体構成を例示する概念図である。

【０００７】例えばノートパソコンの場合、図１７に表
したように「グラフィックコントローラ」と呼ばれる画
像データ出力部１１０にＬＶＤＳ（あるいはＴＭＤＳ）
の変調回路１２０を設け、一方、液晶表示装置１００Ｂ
の側においては、信号線の回路基盤上のゲートアレイ１
４０の手前にＬＶＤＳ（あるいはＴＭＤＳ）の復調回路
１３０を設ける。変調回路１２０によってデジタル信号
は差動的な信号に変調される。従って、変調回路１２０
から復調回路１３０までの区間において、画像データの
伝送によるＥＭＩを低減することができる。

【０００８】

【発明が解決しようとする課題】しかし、図１７に例示
した構成の場合、復調回路１３０からゲートアレイ１４
０までの区間と、ゲートアレイ１４０から信号線駆動回
路１５０までの区間は、パラレルのデジタル画像データ
が伝送されるため、ＥＭＩの発生が生ずる場合がある。
復調回路１３０からゲートアレイ１４０までの区間は、
伝送距離が極めて短いためにＥＭＩを無視しうるレベル
とすることは容易であるが、ゲートアレイ１４０から信
号線駆動回路１５０までの区間は、伝送距離が長く、Ｅ
ＭＩの発生を解消することは困難である。

【０００９】また一方で、ＬＶＤＳやＴＭＤＳの復調回
路１３０を信号線駆動回路１５０の内部に付加する方法
も考えられるが、これらの復調回路は回路規模が比較的
大きく、信号線駆動回路の回路構成を大幅に変更する必
要があり、これも実現が困難である。

【００１０】これに対して、比較的低規模な回路構成で
ＥＭＩを低減する伝送方式の一つとして「垂直差分伝送
方式」（特開２０００−２００３１号に開示）がある。
この方式は、一般的に画像の垂直方向の相関が高いとい
う性質を利用した方式であり、ｎライン目の画像データ
は、ｎライン目と（ｎ−１）ライン目の画像データの差
分データとして伝送される。ｎライン目の画像データと
（ｎ−１）ライン目の画像データは相関が高く、すなわ
ち差分が小さいため、データの遷移が大幅に減少し、そ
のためＥＭＩが低減する。この垂直差分方式では、復調
回路をラインメモリーと加算器だけで構成することがで
きる。従って、信号線駆動回路１５０の構成を非常に小
規模に変更するのみで、ゲートアレイ１４０から信号線
駆動回路１５０までの区間のＥＭＩを低減することが可
能となる。

【００１１】以上説明したように、垂直差分伝送方式を
採用すれば、比較的小規模の回路付加によって、信号線
駆動回路に入力される伝送路におけるＥＭＩを低減する
ことが可能である。

【００１２】しかし、今後の更なる大画面化、高精彩化
に対応するために伝送周波数を高周波数化した場合、更
なるＥＭＩの低減が必要とされる。

【００１３】本発明は、上記課題に鑑みてなされたもの
であり、その目的は、垂直差分方式におけるデジタル画
像データが伝送される基盤上の複数の伝送路に独特の配
置関係を与えることにより、更にＥＭＩを低減する画像
表示装置を提供することにある。また、上記基盤上の伝
送路の配置に基づき、比較的小規模の回路付加により更
にＥＭＩを低減する画像表示装置を提供することも目的
とする。

【課題を解決するための手段】上記目的を達成するた
め、本発明の画像表示装置は、デジタル画像データを入
力し、保持しているデータに対する差分を差分デジタル
データとして出力する差分変調回路と、前記差分変調回
路から出力される前記差分デジタルデータを伝送する伝
送路と、前記伝送路を介して前記差分デジタルデータを
入力し、保持しているデータを加算してデジタル画像デ
ータを出力する差分復調回路と、前記差分復調回路から
出力された前記デジタル画像データをアナログ画像デー
タに変換する変換回路と、変換回路から出力された前記
アナログ画像データを入力して画像を表示する画像表示
部と、を備え、前記差分デジタルデータは、前記差分の
符号を表す少なくとも１ビットの符号データと、前記差
分の絶対値を表す複数ビットの差分絶対値データと、を
有し、前記伝送路は、前記差分デジタルデータを構成す
るそれぞれのビットに対応する複数の伝送線であって、
前記差分絶対値データのビット順とは異なる順番に並列
された複数の伝送線を有することを特徴とする。

【００１４】上記構成によれば、高い周波数成分を有す
る伝送線同士が隣接することによるＥＭＩの発生を抑制
することができる。

【００１５】ここで、前記符号データを伝送する伝送線
と、前記差分絶対値データのうちの最下位ビットのデー
タを伝送する伝送線と、の間に、前記差分絶対値データ
のうちの上位側のいずれかのビットのデータを伝送する
伝送線が設けられたものとすれば、高い周波数成分を有
する伝送線の間に低い周波数成分の伝送線を設けること
ができ、電磁波の干渉を抑制してＥＭＩを低減できる。

【００１６】ここで、本願明細書において「上位側」と
は、データの総ビット数のうちの上位側半分を表す。例
えば、データが８ビットである場合は、「上位側」とは
最上位ビットから４ビット目までをいう。

【００１７】同様に、本願明細書において「下位側」と
は、データの総ビット数のうちの下位側半分を表す。例
えば、データが８ビットである場合は、「下位側」とは
５ビット目から最下位ビットまでをいう。

【００１８】また一方、前記差分絶対値データのうちの
上位側のビットのデータを伝送する伝送線と、前記差分
絶対値データのうちの下位側のビットのデータを伝送す
る伝送線と、が交互に設けられたものとすれば、やは
り、高い周波数成分を有する伝送線の間に低い周波数成
分の伝送線を設けることができ、電磁波の干渉を抑制し
てＥＭＩを低減できる。

【００１９】また、前記差分変調回路は、前記差分絶対
値データのうちの上位側のいずれかのビットのデータが
所定の期間にわたり一定値であるか否かを判定する信号
判定部と、そのデータが所定の期間にわたり一定値であ
ると前記信号判定部が判定した場合は、そのデータを伝
送する伝送線に隣接する伝送線を伝送されるデータを反
転したデータをそのデータの伝送線に伝送するデータ反
転部と、を有し、前記差分復調回路は、伝送線に前記反
転したデータが伝送された場合には、そのデータを前記
一定値のデータに置き換える切り替えスイッチ部を有す
るものとすれば、反転信号を流すことにより電磁波の干
渉をキャンセルしてＥＭＩの発生を解消することが可能
となる。

【００２０】またここで、前記信号判定部による前記判
定の結果が、前記差分絶対値データのブランキング期間
にその伝送線を介して前記切り替えスイッチ部に伝送さ
れるものとすれば、判定信号を伝送するための専用の伝
送線を設ける必要がなくなり、コンパクトな構成が可能
となる。

【００２１】また、前記所定の期間は、１水平走査期間
あるいは１水平走査期間を分割した期間とすることがで
き、水平ブランキング期間またはさらに細かく分割した
期間に亘って反転信号の伝送が可能であるか否かの判断
をすることができる。

【００２２】

【発明の実施の形態】以下、図面を参照しつつ、本発明
の実施の形態について詳細に説明する。（第１の実施形態）まず、本発明の第１の実施の形態と
して、信号線駆動回路に垂直差分データを供給する複数
の伝送路が独特の配置関係を有する画像表示装置につい
て説明する。

【００２３】なお、以下の説明においては、本発明の画
像表示装置の一例として、本発明を液晶表示装置に適用
した具体例を挙げるが、本発明はこの具体例に限定され
るものではなく、その他の各種の方式の画像表示装置に
適用したものも包含する。

【００２４】図１は、本発明の第１の実施形態にかかる
液晶表示装置の一部を表す概念図である。

【００２５】同図に表した表示装置において、入力映像
信号ＶＳは、液晶モジュールの信号線側回路基盤上のゲ
ートアレイ１０に入力され、ゲートアレイ１０の内部に
設けられた垂直差分処理変調回路により、デジタルの垂
直差分データに変調される。なお、図１においては、差
分デジタルデータが、１ビットの「符号ビット」と、４
ビットの「差分絶対値デジタルデータ」として伝送され
る場合を例示した。この差分デジタルデータは、水平ク
ロック信号、制御信号とともに、信号線駆動回路３０に
入力される。

【００２６】ここで、ゲートアレイ１０から信号線駆動
回路３０への差分デジタルデータが伝送される伝送路２
０Ａ〜２０Ｇの配列の順番を見ると、以下の如くであ
る。

【００２７】２０Ａ水平クロック信号ＨＣ２０Ｂ符号ビットＳＢ２０Ｃ最上位ビットの差分データＭＳＢ２０Ｄ最下位ビットの差分データＬＳＢ２０Ｅ上位から２ビット目の差分データ２Ｂ２０Ｆ上位から３ビット目の差分データ３Ｂ２０Ｇ制御信号ＣＳ

【００２８】つまり、差分データ線は、その最上位ビッ
トから最下位ビットまでのビット順に配列されているの
ではなく、交互に配列されている。差分データの伝送路
をこのように配列することにより、ＥＭＩをさらに低減
することができる。この点に関しては、後に図４及び図
５を参照しつつ詳細に説明する。

【００２９】さて、図１の液晶表示装置の全体構成につ
いてさらに説明を進めると、信号線駆動回路３０は、内
部に垂直差分処理復調回路を備えており、入力された差
分デジタルデータを画像データに復調する。復調された
画像データは、信号線駆動回路３０内部のラッチ回路に
より制御信号ＣＳに含まれる水平同期信号にラッチされ
た後、信号線駆動回路３０内部のＤ／Ａコンバータによ
りアナログの画像データとなり液晶パネル６０に出力さ
れる。

【００３０】一方、走査線駆動回路５０はシフトレジス
タを備えており、シフトレジスタによって制御信号ＣＳ
に含まれる垂直同期信号がラッチされた後、垂直同期信
号とパルス幅が同等な走査線選択信号が、垂直クロック
信号ＶＣに同期して順次シフトされていく。

【００３１】液晶パネル６０は、マトリックス状に配置
された画素を有し、それぞれの画素に走査線選択信号の
電圧によって開閉するスイッチング素子（例えば、ＴＦ
Ｔ：Thin Film Transistor）が設けられている。走査線
選択信号に所定の電圧が印加されると、対応する走査線
に接続されたスイッチング素子が開き、信号線電圧が対
応する画素電極に印加され、液晶パネル６０に画像が表
示される。

【００３２】図２は、ゲートアレイ１０の内部に設けら
れた垂直差分処理変調回路の構成を例示する模式図であ
る。入力された画像データは、ラインメモリー１０Ａと
差分回路１０Ｂに入力される。ラインメモリー１０Ａで
は、入力された画像データを一旦保持し、所定の期間遅
延させた後、差分回路１０Ｂに保持した画像データ（以
下、「前画像データ」と称する）ＰＶＳを出力する。

【００３３】本具体例においては、ラインメモリー１０
Ａにより１水平走査期間遅延させて前画像データＰＶＳ
を出力する。差分回路１０Ｂでは、画像データＶＳと前
画像データＰＶＳとの排他的論理和演算を行い差分デー
タＤＤを出力する。画像データＶＳがｎビットで表され
ている場合、差分データＤＤにおいては符号ビットが１
ビット必要となるため、（ｎ＋１）ビットのデータとな
る。

【００３４】図３は、信号線駆動回路３０の内部に設け
られた垂直差分処理復調部の構成を例示する模式図であ
る。入力された差分データＤＤとラインメモリー３０Ａ
に保持された前画像データＰＶＳは、加算回路３０Ｂに
入力される。加算回路３０Ｂでは、差分データＤＤと前
画像データＰＶＳとの排他的論理和演算を行い、画像デ
ータＶＳを出力する。出力された画像データＶＳは、ラ
インメモリー３０Ａに入力されて１水平走査期間保持し
た後、前画像データＰＶＳとして上記のように加算回路
３０Ｂに入力される。

【００３５】図４（ａ）及び（ｂ）は、ある１フレーム
の画像データのヒストグラム及びその差分絶対値データ
のヒストグラムを表すグラフ図である。ここに例示した
画像データ及び差分絶対値データのヒストグラムは、Ｘ
ＧＡ（１０２４×７６８×３画素）サイズで、階調数は
８ビット（２５６階調）の場合である。

【００３６】垂直差分処理を行う前の画像データは、同
図（ａ）に表したように幅広い階調範囲に亘って分布を
有し、高い周波数成分が含まれていることが分かる。こ
れに対して、垂直差分処理を行うことにより得られる差
分絶対値データは、階調の高いデータは少なくなって０
に集中する分布を有するデータとなり、高い周波数成分
はほぼ消滅する。

【００３７】図５（ａ）及び（ｂ）は、画像データ及び
差分絶対値データについて、赤緑青の８ビットのデータ
のビット変動回数をまとめた表である。また、図５
（ｃ）は、画像データのビット変動回数に対する差分絶
対値データの割合をまとめた表である。ここで、「ビッ
ト変動回数」とは、画像データの８ビットのそれぞれの
ビットがＬ（０）からＨ（１）、もしくはＨ（１）から
Ｌ（０）に遷移する回数である。

【００３８】図５から分かるように、垂直差分処理を行
うことにより、上位ビット側の画像データのビット変動
回数が小さくなる。また、その割合は、上位ビットにな
るほど大きくなる。すなわち、上位ビット側の差分絶対
値データの周波数は、画像データに比べ小さく、また下
位ビット側の差分絶対値データに比べても小さい。その
ため、ゲートアレイ１０から信号線駆動回路３０への差
分データの伝送路２０を、図１に例示したように、ビッ
ト順に交互に並べると、高周波の信号が伝送される伝送
路の間に比較的低周波の信号が伝送される伝送路が配置
されることになり、従来と同様の伝送路間隔で、高周波
の信号が伝送される伝送路間の間隔を広げることが可能
となる。その結果として、高い周波数の信号同士が干渉
することにより発生するＥＭＩを抑制することができ
る。

【００３９】図６は、８ビットの映像信号を垂直差分し
た場合の差分デジタルデータの伝送路を本発明に従って
配列した具体例を表す模式図である。

【００４０】同図に例示したように、伝送線２０Ａに符
号ビットＳＢ、伝送線２０Ｂに差分絶対値データの最上
位ビットＭＳＢを割り当て、以下、差分データの上位４
ビットＭＳＢ〜４Ｂの４本の伝送線と、下位４ビット５
Ｂ〜ＬＳＢの４本の伝送線とを交互に配列する。

【００４１】このように伝送線を配列すれば、高い周波
数の信号が伝送される伝送線の間に比較的低い周波の信
号が伝送される伝送線が配置されることになり、従来と
同様の伝送線間隔で、高い周波の信号が伝送される伝送
路間の間隔を広げることが可能となる。また、入力され
る画像データの垂直相関が更に高い場合には、差分デー
タの上位ビットはほぼ０となり、その伝送線は、グラン
ド線とほぼ同様な状態となる。従って、シールド効果が
得られ、ＥＭＩの発生をさらに効果的に抑制できる。

【００４２】なお、図６に表した具体例においては、比
較的ＥＭＩ低減化効果の高い方法として、上位ビットと
下位ビットの全ての伝送線を交互に配列したが、この他
の配列方法として、差分デジタルデータの各ビットの伝
送路をビット数に対して昇順もしくは降順以外の配列で
配置しても、ＥＭＩを低減する効果が得られる。

【００４３】例えば、図７（ａ）に示すように８ビット
の差分デジタルデータがビット数に対して昇順に配列さ
れている場合に対し、３ビット目の差分デジタルデータ
が伝送される伝送線と７ビット目の差分デジタルデータ
が伝送される伝送線を入れ替えて、図７（ｂ）のように
配列してもよい。

【００４４】この場合、図７（ａ）の配列では、相対的
に高周波の信号が伝送される最下位ビットの伝送線に隣
接して、同様に相対的に高周波の信号が伝送される７ビ
ット目の伝送線が配列されているが、図７（ｂ）の配列
では、最下位ビットの伝送線に隣接して、少なくとも７
ビット目の差分デジタルデータよりも周波数が低い３ビ
ット目の伝送線が配列されることとなる。

【００４５】また、相対的に高周波の信号が伝送される
７ビット目の伝送線に隣接して配列されている伝送線に
ついて見ても、図７（ａ）の配列に対して、図７（ｂ）
の配列の方が、相対的に周波数が低い伝送線となる。

【００４６】このように、差分デジタルデータの各ビッ
トの伝送線をビット数に対して昇順もしくは降順以外の
配列で配置することにより、ＥＭＩ低減化効果を得るこ
とができる。

【００４７】また、さらに具体的な配列方法として、相
対的に高周波の信号が伝送される下位ビットの伝送線を
上位ビットの伝送線により挟むように配置してもよい。

【００４８】図８は、８ビットの差分デジタルデータの
伝送路を本発明に従って配列した他の具体例を表す模式
図である。

【００４９】すなわち、同図（ａ）の具体例の場合、符
号ビットＳＢと最下位ビットＬＳＢの伝送線が９本の伝
送線のうちの両端に振り分けられている。符号ビットＳ
Ｂは差分データのうちで一般的に最も遷移が多く、最も
高い周波数成分を有する。従って、このように最も高い
周波数成分を有する符号ビットＳＢと、その次に高い周
波数成分を有する最下位ビットＬＳＢの伝送線の間隔を
離すことにより、これらの干渉によるＥＭＩの発生をさ
らに効果的に抑制することができる。

【００５０】またさらに、本具体例の場合、７ビット目
の差分データ７Ｂが、９本の伝送線のうちの中央の伝送
線に割り当てられている。７ビット目の差分データは、
３番目に高い周波数成分を有する場合が多いので、これ
を符号ビットＳＢ及び最下位ビットＬＳＢから離すこと
により、ＥＭＩの発生をさらに効果的に抑制することと
ができる。

【００５１】つまり、本具体例は、高い周波数成分を有
する信号の伝送線をできるだけ離して、それらの間に低
い周波数成分の伝送線を設ける配列を例示したものであ
る。

【００５２】一方、図８（ｂ）に表した具体例の場合、
符号ビットＳＢ、最下位ビットＬＳＢ及び７ビット目７
Ｂの伝送線の位置は、同図（ａ）の具体例と同様である
が、６ビット６Ｂ〜最上位ビットＭＳの配列が異なる。
つまり、最上位ビットＭＳＢは符号ビットＳＢに隣接
し、２ビット目２Ｂは最下位ビットＬＳＢに隣接して設
けられている。このようにすれば、最も低い周波数成分
を有する最上位ビットＭＳＢを最も高い周波数成分を有
する符号ビットＳＢに隣接させ、また、２番目に低い周
波数成分を有する２ビット目２Ｂを２番目に高い周波数
成分を有する最下位ビットＬＳＢに隣接させることがで
き、シールド効果を上げることができる。

【００５３】本具体例においては、同様の理由で、５ビ
ット目５Ｂは、符号ビットと７ビット目７Ｂとの間に設
けられ、６ビット目６Ｂは、最下位ビットＬＳＢと７ビ
ット目７Ｂとの間に設けられている。

【００５４】つまり、高い周波数成分を有する伝送線は
できるだけ離すとともに、これらにできだけ低い周波数
成分を有する伝送線を隣接させることにより、ＥＭＩを
さらに効果的に抑制することが可能となる。

【００５５】図８には、画像データが８ビットの場合に
ついて例示したが、本発明は、８ビット以外の画像デー
タを取り扱う場合にも同様に適用できる。

【００５６】また、画像データが奇数ビットの場合は、
画像データのビット数をｎとすると、例えば、符号ビッ
ト及び上位（ｎ−１）／２ビットの伝送線と、下位（ｎ
＋１）／２ビットの伝送線と、を交互に配置することに
より同様の効果を得ることができる。

【００５７】以上説明したように、差分データの伝送線
を、その含有する周波数に応じて、ビット順とは異なる
順番で基盤上に配列することにより、従来と同じ伝送路
間隔にも係わらず、高周波の信号が伝送される伝送路同
士の間隔を広げ、また、画像データの垂直相関が非常に
高い場合には、高周波の信号が伝送される伝送路の間に
グランド線が配置された状態と同様の効果が得られるた
め、画像データが伝送されることにより発生するＥＭＩ
を低減することができる。

【００５８】また一方、本発明においては、このような
差分データの伝送線の間に適宜グランド線を挿入した
り、伝送線の間隔を調節したりすることにより、さらに
ＥＭＩを低減することも可能である。

【００５９】図９（ａ）は、差分データの伝送線の間に
グランド線を挿入した具体例を表す模式図である。この
具体例の場合、最も高い周波数成分を有する符号ビット
ＳＢに隣接してグラウンド線Ｇが設けられている。ま
た、その次に高い周波数成分を有する最下位ビットＬＳ
Ｂの伝送線にも、隣接してグラウンド線Ｇが設けられて
いる。このようにすれば、伝送路２０の全体の幅は若干
拡がるが、シールド効果によるＥＭＩの低減を図ること
ができる。

【００６０】一方、図９（ｂ）は、差分データの伝送線
の間隔を調節した具体例を表す模式図である。この具体
例の場合、最も高い周波数成分を有する符号ビットＳＢ
が、隣接する伝送線から少し離して設けられている。ま
た、その次に高い周波数成分を有する最下位ビットＬＳ
Ｂの伝送線も、隣接する伝送線から少し離して設けられ
ている。このようにしても、伝送路２０の全体の幅は若
干拡がるが、伝送線間の干渉を低減し、ＥＭＩの低減を
図ることができる。

【００６１】なお、以上の説明においては、液晶モジュ
ールのゲートアレイ１０と信号線駆動回路３０との間の
伝送路２０を例に挙げたが、例えばノート型パソコンに
おいては、パソコン本体内部の画像データ出力部のグラ
フィックコントローラと液晶モジュールのゲートアレイ
等、垂直差分処理された画像データが伝送する伝送路に
おいても同様の効果を得ることができる。

【００６２】また、画像表示装置の表示方式について
も、プラズマディスプレイ（ＰＤＰ）や電界効果型ディ
スプレイ（ＦＥＤ）、ＬＥＤディスプレイ、ＥＬディス
プレイ等、デジタルの画像データが伝送される各種のデ
ィスプレイに対して本発明を適用して同様の効果を得る
ことができる。

【００６３】（第２の実施形態）次に、本発明の第２の
実施の形態として、差分データの伝送線のいずれかに、
隣接する伝送線の反転信号を流すことにより、干渉をキ
ャンセルしてＥＭＩを抑制する画像表示装置について説
明する。

【００６４】図１０は、本実施形態にかかる液晶表示装
置の要部構成を表す模式図である。全体的な構成は、第
１実施形態に関して前述したものと同様であるが、本実
施形態においては、判定信号ＤＳが差分データＤＤとと
もに伝送される。

【００６５】図１０は、画像データが３ビットの場合、
すなわち差分データとしては、１ビットの符号ビットと
３ビットの差分絶対値データとして伝送される場合につ
いて例示した。本実施形態においても、第１の実施形態
と同様にゲートアレイ１０の内部に垂直差分処理変調回
路、信号線駆動回路３０の内部に垂直差分処理復調回路
が設けられている。

【００６６】ただし、本実施形態では、差分絶対値デー
タの上位ビット側の部分に対応する垂直差分処理変調回
路は、差分絶対値データと、隣り合う伝送路を伝送され
る差分絶対値データの下位ビット側半分のビットの反転
ビットもしくは符号ビットの反転ビットの出力との選択
スイッチを備えている。つまり、画像データがｎビット
とすると、ｎが奇数の場合は、上位ビット側（ｎ＋１）
／２ビット、ｎが偶数の場合は、上位ビット側ｎ／２ビ
ットに対して、そのまま差分絶対値データの出力もしく
は、ｎが奇数の場合は、下位ビット側（ｎ−１）／２ビ
ットと符号ビット、ｎが偶数の場合は、ｎ／２ビットと
符号ビットの反転ビットの出力の選択スイッチを備えて
いる。

【００６７】図１１は、画像データが３ビットの場合の
本実施形態における垂直差分処理変調回路の出力側を表
す模式図である。入力された画像データは、各ビットに
対して図２と同様の処理により１ビットの符号ビットＳ
Ｂと、３ビットの差分絶対値データＭＳＢ、２Ｂ、ＳＬ
Ｂに変換される。

【００６８】次に、差分絶対値データの上位２ビット、
つまり最上位ビットと２ビット目の差分絶対値データＭ
ＳＢ、２Ｂに対して所定の期間のビットがＬ（０）であ
るかどうかの判定を信号判定回路１０Ｃで行う。本実施
形態においては、１水平走査期間のビットが全てＬ
（０）であるかの判定を行う。入力された最上位ビット
と２ビット目の差分絶対値データＭＳＢ、２Ｂは、信号
判定回路１０Ｃの内部のラインメモリーに１水平走査期
間の判定が終了するまで保持され、判定が終了した後出
力される。

【００６９】最上位ビットと２ビット目の信号判定回路
１０Ｃは、判定同期信号により互いに接続されており、
どちらか一方で入力されたビットがＬ（０）ではないと
判定された場合は、他方にもその判定結果が反映され
る。すなわち、本実施例では、最上位ビットと２ビット
目の１水平走査期間のビットが全てＬ（０）であるかど
うかの判定を行う。判定結果は、判定信号として切り替
えスイッチ１０Ｆに入力される。

【００７０】切り替えスイッチ１０Ｆでは、上位ビット
側の（ｎ＋１）／２ビットの伝送線に、そのまま上位ビ
ット側の（ｎ＋１）／２ビットの差分絶対値データを伝
送するか、それとも、これらの伝送線に、下位ビット側
の（ｎ−１）／２ビットまたは符号ビットの反転ビット
を伝送するかの切り替えを行う。本実施形態では、１水
平走査期間に最上位ビットと２ビット目のビットが全て
Ｌ（０）であった場合に、符号ビットと最上位ビットか
ら３ビット目のビットの反転ビットを伝送する。

【００７１】なお、符号ビット及び３ビット目の信号
は、一旦ラインメモリー１０Ｄに保持され、信号判定回
路で１水平走査期間の判定が終了した後出力された最上
位ビットと２ビット目の信号と同期して出力される。出
力された符号ビット及び最下位ビットと、切り替えスイ
ッチ１０Ｆにより選択された２ビットの出力は、位相調
整回路に制御信号、判定信号とともに入力される。

【００７２】位相調整回路１０Ｇでは、制御信号ＣＳに
含まれる同期信号によって各ビットデータをラッチし、
出力し、これが信号線駆動回路３０に入力される。ゲー
トアレイ１０と信号線駆動回路３０との間の伝送路２０
は、下位ビット側の半分のビットもしくは符号ビットが
伝送される伝送線と、その反転ビットが伝送される伝送
線とが隣り合うように基盤上に配置される。すなわち、
本具体例の場合、符号ビットＳＢの伝送線に隣接して最
上位ビットＭＳＢもしくは符号ビットの反転ビットの伝
送線、最下位ビットＬＳＢの伝送路に隣接して２ビット
目２Ｂもしくは最下位ビットの反転ビットの伝送路が配
置される。

【００７３】図１２は、本実施形態における信号線駆動
回路３０の入力部の構成を例示する模式図である。伝送
されてきた差分データのうち、隣接する伝送線を伝送さ
れたデータの反転データもしくは差分データのいずれか
を伝送した伝送線は、切り替えスイッチ３０Ｃに入力さ
れる。切り替えスイッチ３０Ｃでは、判定信号ＤＳに基
づき、伝送されてきたデータと、Ｌ（０）との切り替え
を行う。

【００７４】本具体例においては、符号ビットＳＢの伝
送線に隣接した伝送線では、差分絶対値データの最上位
ビットＭＳＢもしくは符号ビットＳＢの反転ビットのい
ずれかが伝送されてくる。従って、切り替えスイッチ３
０Ｃにより、最上位ビットが伝送されてきている場合は
そのまま、反転ビットが伝送されてきている場合は、１
水平走査期間は、もともと最上位ビットはずっとＬ
（０）であったはずなのでＬ（０）信号と接続されて、
垂直差分処理復調回路３０Ｄに入力される。垂直差分処
理回路３０Ｄでは、図３に関して前述したものと同様の
処理により画像データ（本具体例では、３ビット）に復
調され、信号線駆動回路３０の内部のラッチ回路へ出力
される。

【００７５】上記のように画像データを伝送することに
より、隣接する伝送線に差動信号が伝送されるようにな
り、電磁波干渉をキャンセルして伝送路より発生するＥ
ＭＩを低減することが可能となる。

【００７６】なお、通常のカラー画像データは、赤、
緑、青に対応する信号がそれぞれ伝送されるが、この場
合も赤、緑、青のそれぞれに対し上記と同様の処理を行
えばよい。また、上述の具体例では、上位ビット側半分
（最上位ビットと２ビット目）のビット全てを一つの判
定信号により判定を行っていたが、複数の判定信号を用
いて判定を行ってもよい。

【００７７】例えば、画像データが８ビットの場合は、
上位４ビットそれぞれに対して個別に判定を行ってもよ
いし、２ビットずつをまとめて、２つの判定信号によっ
て判定を行ってもよい。

【００７８】（第３の実施形態）次に、本発明の第３の
実施形態として、前述した第２の実施形態の構成におい
て、判定信号を差分データのブランキング期間に伝送す
ることが特徴とした画像表示装置について説明する。す
なわち、本実施形態においても、入力された画像データ
は、第１及び第２実施形態と同様の処理により、差分デ
ータに変調される。但し、第２実施形態においては、信
号線駆動回路３０へ差分データ及び判定信号が伝送され
るが、本実施形態においては、この判定信号を差分デー
タの水平ブランキング期間に伝送する。

【００７９】図１３は、本実施形態の画像表示装置にお
けるゲートアレイの出力部の構成を例示する模式図であ
る。同図に表したように、信号判定回路１０Ｃから出力
された判定信号ＤＳは、位相調整回路１０Ｈに入力され
る。そして、位相調整回路１０Ｈは、上位ビット側半分
のビット（図１３の場合、最上位ビットと２ビット目）
の伝送線のそれぞれを用いて、判定信号ＤＳを信号線駆
動回路３０に伝送する。

【００８０】ここで、判定信号ＤＳの伝送は、画像デー
タの水平ブランキング期間を利用して行うことができ
る。例えば、画像データが３ビットの場合は、最上位ビ
ット又は符号ビットの反転ビットのデータの水平ブラン
キング期間、及び最上位ビットから２ビット目又は最下
位ビットの反転ビットのデータの水平ブランキング期間
を、それぞれＨ（１）もしくはＬ（０）とすることによ
って、判定信号の伝送を行うことができる。

【００８１】図１４は、本実施形態の画像表示装置にお
ける信号線駆動回路の入力部の構成を例示する模式図で
ある。その基本的な構成は、第２実施形態に関して前述
したものと同様であるが、本実施形態では、判定信号分
離回路３０Ｅにより差分データの水平ブランキング期間
のＨ（１）、Ｌ（０）を判定し、判定信号として切り替
えスイッチ３０Ｃに出力することにより、切り替えを行
う。

【００８２】以上説明したように画像データを伝送する
ことにより、判定信号ＤＳのための伝送線を別途設ける
ことなく、第２実施形態と同様のＥＭＩ低減効果を得る
ことができる。

【００８３】（第４の実施形態）次に、本発明の第４の
実施形態として、１水平期間を複数の領域に分割して、
それぞれの領域において上位ビット側半分の差分データ
をそのまま伝送するか、隣接する伝送路を伝送される信
号の反転信号を伝送するかの判定を行う画像表示装置に
ついて説明する。

【００８４】図１５は、本実施形態にかかる画像表示装
置におけるゲートアレイの出力部の構成を例示する模式
図である。その基本的な構成は、第３実施形態に関して
前述したものと同様であり、本実施形態においても、信
号判定回路１０Ｉの判定信号ＤＳが位相調整回路３０Ｊ
に入力される構成となる。

【００８５】前述した第３実施形態の場合、信号判定回
路１０Ｃでは、１水平走査期間のデータについて判定を
行っていたが、本実施形態の場合、信号判定回路１０Ｉ
では、１水平走査期間を複数の領域に分割し、それぞれ
の領域毎に判定を行う。

【００８６】例えば、ＳＶＧＡの液晶パネルへの画像デ
ータの伝送の場合、１水平走査期間を前半の４００ドッ
トと後半の４００ドットに分割して、それぞれの領域に
おいて、伝送される差分絶対値データが全てＬ（０）で
あるか否かの判定を行う。

【００８７】この判定信号ＤＳは、切り替えスイッチ１
０Ｆに入力されて、伝送データの切り替えを行うととも
に、位相調整回路１０Ｊに入力される。位相調整回路１
０Ｊでは、入力された判定信号ＤＳに基づいて、伝送デ
ータの水平ブランキング期間に判定信号ＤＳを入力す
る。

【００８８】例えば、上記のように１水平走査期間を前
半の４００ドットと後半の４００ドットに分割した場合
は、最上位ビットの判定信号は、隣接する伝送線を伝送
される符号ビットの水平ブランキング期間に前半の４０
０ドットの判定信号、最上位ビット又は符号ビットの反
転ビットの水平ブランキング期間に後半の４００ドット
の判定信号を伝送することができる。最上位ビットから
２ビット目の判定信号も同様に処理を行う。

【００８９】通常、液晶パネルには、信号線駆動回路３
０として複数個のドライバＩＣが接続されている。例え
ば、信号線駆動回路３０として３００出力のドライバＩ
Ｃを用いてＳＶＧＡの液晶パネルを駆動する場合、液晶
パネルの信号線の数は、８００×３（ＲＧＢ）＝２４０
０となり、信号線駆動回路としてのドライバＩＣは８個
必要となる。

【００９０】すなわち、本具体例においては、前半の４
個の信号線駆動回路（ドライバＩＣ）は、符号ビット及
び差分絶対値データの上位ビット側半分のビットの水平
ブランキング期間を判定信号ＤＳとして用い、後半の４
個の信号線駆動回路（ドライバＩＣ）は、下位ビット側
半分のビットの水平ブランキング期間を判定信号ＤＳと
して用いる。この場合、後半４個の信号線駆動回路の構
成は、図１４に関して前述したものと同様とできる。

【００９１】図１６は、前半４個の信号線駆動回路の構
成を例示する模式図である。すなわち、本具体例の場
合、前半４個の信号線駆動回路の判定信号は、符号ビッ
ト及び最下位ビットの水平ブランキング期間に、Ｈ
（１）あるいはＬ（０）を与えることによって伝送され
ているため、符号ビット及び最下位ビットを判定信号分
離回路３０Ｆにより判定信号ＤＳを分離して、切り替え
スイッチ３０Ｇに入力している。その他の動作は、図１
２に例示したものと同様である。

【００９２】本実施形態によれば、このようにして画像
データを伝送することにより、判定信号用の伝送路を増
やすことなく、第２実施形態と同様のＥＭＩ低減効果を
得ることができる。

【００９３】またさらに、本実施形態においては、１水
平期間を複数に分割して反転データを伝送するか否かを
決定するので、反転データを伝送しうる機会が増え、電
磁波干渉によるＥＭＩをさらに抑制することが可能とな
る。

【００９４】なお、上述の具体例では、１水平走査期間
を２つの期間に分割して判定を行っているが、３つ以上
の複数の期間に分割してもよい。この場合は、水平ブラ
ンキング期間を複数の期間に分割し、それぞれの判定信
号を入力する。例えば、１水平走査期間を４つの期間に
分割して判定を行う場合、水平ブランキング期間を２つ
の期間に分割して判定信号を入力する。

【００９５】以上、具体例を参照しつつ本発明の実施の
形態について説明した。しかし、本発明は、上述した各
具体例に限定されるものではない。

【００９６】例えば、本発明を適用しうる画像表示装置
としては、前述の如く液晶表示装置以外にも各種の方式
のものを挙げることができる。

【００９７】また、その画素の配置関係や画素数、ある
いは色要素の種類や数についても、前述した具体例には
限定されない。

【００９８】すなわち、本発明は各具体例に限定される
ものではなく、その要旨を逸脱しない範囲で、種々変形
して実施することが可能であり、これらすべては本発明
の範囲に包含される。

【００９９】

【発明の効果】以上詳述したように、本発明によれば、
垂直差分方式におけるデジタル画像データの伝送により
発生するＥＭＩを低減することが可能となる。また、比
較的小規模の回路付加により反転信号を適宜伝送して更
にＥＭＩを低減することが可能となる。

【０１００】その結果として、本発明によれば、ＥＭＩ
を抑制しつつ極めて高い画素密度でコンパクトな画像表
示装置を実現でき産業上のメリットは多大である。

【図面の簡単な説明】

【図１】本発明の第１の実施形態にかかる液晶表示装置
の一部を表す概念図である。

【図２】ゲートアレイ１０の内部に設けられた垂直差分
処理変調回路の構成を例示する模式図である。

【図３】信号線駆動回路３０の内部に設けられた垂直差
分処理復調部の構成を例示する模式図である。

【図４】（ａ）及び（ｂ）は、ある１フレームの画像デ
ータのヒストグラム及びその差分絶対値データのヒスト
グラムを表すグラフ図である。

【図５】（ａ）及び（ｂ）は、画像データ及び差分絶対
値データについて、赤緑青の８ビットのデータのビット
変動回数をまとめた表であり、（ｃ）は、画像データの
ビット変動回数に対する差分絶対値データの割合をまと
めた表である。

【図６】８ビットの映像信号を垂直差分した場合の差分
デジタルデータの伝送路を本発明に従って配列した具体
例を表す模式図である。

【図７】（ａ）は、８ビットの差分デジタルデータの伝
送線をビット数の昇順に配列した場合を例示し、（ｂ）
は本発明に従ってビット順とは異なる順番に配列した具
体例を例示する模式図である。

【図８】８ビットの差分デジタルデータの伝送線を本発
明に従って配列した他の具体例を表す模式図である。

【図９】（ａ）は、差分データの伝送線の間にグランド
線を挿入した具体例を表す模式図であり、（ｂ）は、差
分データの伝送線の間隔を調節した具体例を表す模式図
である。

【図１０】本発明の第２の実施形態にかかる液晶表示装
置の要部構成を表す模式図である。

【図１１】画像データが３ビットの場合の本実施形態に
おけるゲートアレイ１０の出力部を表す模式図である。

【図１２】本発明の第２の実施形態における信号線駆動
回路３０の入力部の構成を例示する模式図である。

【図１３】本発明の第３の実施形態の画像表示装置にお
けるゲートアレイの出力部の構成を例示する模式図であ
る。

【図１４】本発明の第３の実施形態の画像表示装置にお
ける信号線駆動回路の入力部の構成を例示する模式図で
ある。

【図１５】本発明の第４の実施形態にかかる画像表示装
置におけるゲートアレイの出力部の構成を例示する模式
図である。

【図１６】前半４個の信号線駆動回路の構成を例示する
模式図である。

【図１７】ＬＤＶＳを採用した画像表示システムの全体
構成を例示する概念図である。

【符号の説明】

１０ゲートアレイ１０Ａ、１０Ｄラインメモリー１０Ｂ差分回路１０Ｃ信号判定回路１０Ｅ、１０Ｆスイッチ１０Ｇ、１０Ｈ、１０Ｊ位相調整回路１０Ｉ信号判定回路２０伝送路２０Ａ〜２０Ｉ伝送線３０信号線駆動回路３０Ａラインメモリー３０Ｂ加算回路３０Ｃスイッチ３０Ｄ垂直差分処理復調回路３０Ｅ、３０Ｆ判定信号分離回路３０Ｇスイッチ３０Ｊ位相調整回路５０走査線駆動回路６０液晶パネル１００Ｂ液晶表示装置１１０画像データ出力部１２０変調回路１３０復調回路１４０ゲートアレイ１５０信号線駆動回路ＣＳ制御信号ＤＤ差分データＤＳ判定信号ＤＳＳ判定同期信号Ｇグラウンド線ＨＣ水平クロック信号ＬＳＢ最下位ビットＭＳＢ最上位ビットＰＶＳ前画像データＳＢ符号ビットＶＣ垂直クロック信号ＶＳ入力映像信号ＶＳ画像データ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/20 ６２１Ｇ０９Ｇ 3/20 ６２１Ｍ６３３６３３Ｐ (72)発明者小林等神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内 (72)発明者奥村治彦神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内Ｆターム(参考） 2H093 NC15 NC23 NC24 NC29 ND40 5B056 BB11 BB28 HH03 5C006 AA22 AF73 BB16 BC02 BF05 BF24 BF49 FA32 5C080 AA10 BB05 CC03 DD12 FF11 GG12 JJ02 JJ05

Claims

【特許請求の範囲】

【請求項１】デジタル画像データを入力し、保持してい
るデータに対する差分を差分デジタルデータとして出力
する差分変調回路と、前記差分変調回路から出力される前記差分デジタルデー
タを伝送する伝送路と、前記伝送路を介して前記差分
デジタルデータを入力し、保持しているデータを加算し
てデジタル画像データを出力する差分復調回路と、前記差分復調回路から出力された前記デジタル画像デー
タをアナログ画像データに変換する変換回路と、変換回路から出力された前記アナログ画像データを入力
して画像を表示する画像表示部と、を備え、前記差分デジタルデータは、前記差分の符号を表す少な
くとも１ビットの符号データと、前記差分の絶対値を表
す複数ビットの差分絶対値データと、を有し、前記伝送路は、前記差分デジタルデータを構成するそれ
ぞれのビットに対応する複数の伝送線であって、前記差
分絶対値データのビット順とは異なる順番に並列された
複数の伝送線を有することを特徴とする画像表示装置。
【請求項２】前記符号データを伝送する伝送線と、前記
差分絶対値データのうちの最下位ビットのデータを伝送
する伝送線と、の間に、前記差分絶対値データのうちの
上位側のいずれかのビットのデータを伝送する伝送線が
設けられたことを特徴とする請求項１記載の画像表示装
置。
【請求項３】前記差分絶対値データのうちの上位側のビ
ットのデータを伝送する伝送線と、前記差分絶対値デー
タのうちの下位側のビットのデータを伝送する伝送線
と、が交互に設けられたことを特徴とする請求項１また
は２に記載の画像表示装置。
【請求項４】前記差分変調回路は、前記差分絶対値データのうちの上位側のいずれかのビッ
トのデータが所定の期間にわたり一定値であるか否かを
判定する信号判定部と、そのデータが所定の期間にわたり一定値であると前記信
号判定部が判定した場合は、そのデータを伝送する伝送
線に隣接する伝送線を伝送されるデータを反転したデー
タをそのデータの伝送線に伝送するデータ反転部と、を有し、前記差分復調回路は、伝送線に前記反転したデータが伝
送された場合には、そのデータを前記一定値のデータに
置き換える切り替えスイッチ部を有することを特徴とす
る請求項１〜３のいずれか１つに記載の画像表示装置。
【請求項５】前記信号判定部による前記判定の結果が、
前記差分絶対値データのブランキング期間にその伝送線
を介して前記切り替えスイッチ部に伝送されることを特
徴とする請求項４記載の画像表示装置。
【請求項６】前記所定の期間は、１水平走査期間あるい
は１水平走査期間を分割した期間であることを特徴とす
る請求項４または５に記載の画像表示装置。