JP2003125295A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2003125295A JP2003125295A JP2001316777A JP2001316777A JP2003125295A JP 2003125295 A JP2003125295 A JP 2003125295A JP 2001316777 A JP2001316777 A JP 2001316777A JP 2001316777 A JP2001316777 A JP 2001316777A JP 2003125295 A JP2003125295 A JP 2003125295A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- semiconductor
- conductive
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 217
- 238000004519 manufacturing process Methods 0.000 title claims description 54
- 229920005989 resin Polymers 0.000 claims abstract description 63
- 239000011347 resin Substances 0.000 claims abstract description 63
- 230000003595 spectral effect Effects 0.000 claims abstract description 18
- 239000011888 foil Substances 0.000 claims description 54
- 238000000034 method Methods 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 18
- 239000010949 copper Substances 0.000 claims description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 229910000679 solder Inorganic materials 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 claims description 7
- 239000011521 glass Substances 0.000 abstract description 32
- 230000003287 optical effect Effects 0.000 abstract description 16
- 230000000694 effects Effects 0.000 abstract description 5
- 238000003384 imaging method Methods 0.000 abstract 1
- 238000001444 catalytic combustion detection Methods 0.000 description 28
- 239000000758 substrate Substances 0.000 description 26
- 238000010586 diagram Methods 0.000 description 14
- 238000000926 separation method Methods 0.000 description 14
- 239000000463 material Substances 0.000 description 11
- 230000002093 peripheral effect Effects 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000000465 moulding Methods 0.000 description 4
- 238000000227 grinding Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000001721 transfer moulding Methods 0.000 description 3
- 239000004734 Polyphenylene sulfide Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000005219 brazing Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 2
- 235000019800 disodium phosphate Nutrition 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000001746 injection moulding Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 229920000069 polyphenylene sulfide Polymers 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229920005992 thermoplastic resin Polymers 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 239000004408 titanium dioxide Substances 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 239000004840 adhesive resin Substances 0.000 description 1
- 229920006223 adhesive resin Polymers 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 229960003280 cupric chloride Drugs 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000001883 metal evaporation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 インターライン方式のＣＣＤ、ＣＭＯＳセン
サー等の光学系の半導体素子で、かつ、半導体素子表面
に透明樹脂層を形成できない場合は、中空構造のパッケ
ージ内に半導体素子を内蔵しなければならない課題があ
った。 【解決手段】 本発明の半導体装置では、アイランド２
２１、外部電極２２２から成る導電パターン２２上に半
導体素子２４を固着し、半導体素子２４と導電パターン
２２とを金属細線２５で電気的に接続する。そして、半
導体素子２４等は枠状部２６、ガラス板２９等より成る
凹部２８内に位置することで中空構造を実現する。更
に、ガラス板２９の全表面には所望の光の分光特性を得
る透明樹脂が塗布されている。その結果、ガラス板２９
と半導体素子２４との間に空気層を存在させ、撮像用レ
ンズとのレンズ効果も向上させることができる。
サー等の光学系の半導体素子で、かつ、半導体素子表面
に透明樹脂層を形成できない場合は、中空構造のパッケ
ージ内に半導体素子を内蔵しなければならない課題があ
った。 【解決手段】 本発明の半導体装置では、アイランド２
２１、外部電極２２２から成る導電パターン２２上に半
導体素子２４を固着し、半導体素子２４と導電パターン
２２とを金属細線２５で電気的に接続する。そして、半
導体素子２４等は枠状部２６、ガラス板２９等より成る
凹部２８内に位置することで中空構造を実現する。更
に、ガラス板２９の全表面には所望の光の分光特性を得
る透明樹脂が塗布されている。その結果、ガラス板２９
と半導体素子２４との間に空気層を存在させ、撮像用レ
ンズとのレンズ効果も向上させることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、カメラモジュール
に用いられるＣＣＤ等の光学系の半導体素子を内蔵する
半導体装置に関し、ＣＣＤ単独、またはＣＣＤおよび周
辺チップ等を中空構造内に配置したものであり、特に、
このモジュールの薄型化、量産性を実現するものであ
る。
に用いられるＣＣＤ等の光学系の半導体素子を内蔵する
半導体装置に関し、ＣＣＤ単独、またはＣＣＤおよび周
辺チップ等を中空構造内に配置したものであり、特に、
このモジュールの薄型化、量産性を実現するものであ
る。
【０００２】
【従来の技術】近年、カメラモジュールは、携帯電話、
携帯用のコンピューター等に積極的に採用されるように
なった。従ってカメラモジュールは、小型化、薄型化、
軽量化が求められている。
携帯用のコンピューター等に積極的に採用されるように
なった。従ってカメラモジュールは、小型化、薄型化、
軽量化が求められている。
【０００３】以下、半導体素子としてＣＣＤを用いたカ
メラモジュールを参照しながら説明を行う。尚、ＣＣＤ
以外の半導体素子（例えばＣＭＯＳセンサー等）を用い
ても同様である。
メラモジュールを参照しながら説明を行う。尚、ＣＣＤ
以外の半導体素子（例えばＣＭＯＳセンサー等）を用い
ても同様である。
【０００４】先ず、図１５（Ａ）に示す如く、従来のカ
メラモジュールでは、実装基板１にＣＣＤ２が実装され
ている。そして、ＣＣＤ２の上方に、外部からの光を集
めるレンズ５がレンズバレル６に固定されている。ま
た、レンズバレル６はレンズホルダー７によってホール
ドされており、レンズホルダー７はレンズ止めビス８に
よって実装基板１に実装されている。ここで、実装基板
１としてはセラミック基板等が用いられる。
メラモジュールでは、実装基板１にＣＣＤ２が実装され
ている。そして、ＣＣＤ２の上方に、外部からの光を集
めるレンズ５がレンズバレル６に固定されている。ま
た、レンズバレル６はレンズホルダー７によってホール
ドされており、レンズホルダー７はレンズ止めビス８に
よって実装基板１に実装されている。ここで、実装基板
１としてはセラミック基板等が用いられる。
【０００５】ここで、ＣＣＤは、（Ｃｈａｒｇｅ Ｃｏ
ｕｐｌｅｄ Ｄｅｖｉｃｅ）の略で、レンズ５によって
集められた光の強さに応じた電荷を出力する働きを有す
る。また、レンズバレル６は側面がねじになっており
（図示せず）、回転することによってレンズ５の焦点を
合わせる働きを有する。
ｕｐｌｅｄ Ｄｅｖｉｃｅ）の略で、レンズ５によって
集められた光の強さに応じた電荷を出力する働きを有す
る。また、レンズバレル６は側面がねじになっており
（図示せず）、回転することによってレンズ５の焦点を
合わせる働きを有する。
【０００６】更に、実装基板１の表面および裏面に、チ
ップ部品３と裏面チップ部品４が実装されている。これ
らチップ部品としては、ＤＳＰ、ドライブ用ＩＣ、コン
デンサ、抵抗、ダイオード等が挙げられる。ＤＳＰは
（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏ
ｒ）の略で、ＣＣＤから送られた信号を高速に処理する
働きを有する。また、ドライブ用ＩＣは、ＣＣＤ内のセ
ルの選択をし、転送のための駆動を行う働きを有する。
ップ部品３と裏面チップ部品４が実装されている。これ
らチップ部品としては、ＤＳＰ、ドライブ用ＩＣ、コン
デンサ、抵抗、ダイオード等が挙げられる。ＤＳＰは
（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏ
ｒ）の略で、ＣＣＤから送られた信号を高速に処理する
働きを有する。また、ドライブ用ＩＣは、ＣＣＤ内のセ
ルの選択をし、転送のための駆動を行う働きを有する。
【０００７】また、図１５（Ｂ）に示す如く、上述した
ＣＣＤ２の部分がＣＭＯＳセンサーやインターライン式
のＣＣＤを用いる場合もある。このとき、図示したよう
に、実装基板１１上に実装されたＣＭＯＳセンサー１２
上には、個々の画素１３に対応してマイクロレンズ１４
を構成している。この構造の場合、レンズ５とマイクロ
レンズ１４との間には、必ず空気層が存在する。また、
光の屈折の関係によりマイクロレンズ表面も空気層を設
ける必要がある。そのため、レンズホルダー７により中
空構造を構成させている。そして、レンズ５により集光
された光が空気層およびマイクロレンズ１４を介して個
々の画素１３に精度高く取り込まれる。
ＣＣＤ２の部分がＣＭＯＳセンサーやインターライン式
のＣＣＤを用いる場合もある。このとき、図示したよう
に、実装基板１１上に実装されたＣＭＯＳセンサー１２
上には、個々の画素１３に対応してマイクロレンズ１４
を構成している。この構造の場合、レンズ５とマイクロ
レンズ１４との間には、必ず空気層が存在する。また、
光の屈折の関係によりマイクロレンズ表面も空気層を設
ける必要がある。そのため、レンズホルダー７により中
空構造を構成させている。そして、レンズ５により集光
された光が空気層およびマイクロレンズ１４を介して個
々の画素１３に精度高く取り込まれる。
【０００８】次に、図１６を参照して、このカメラモジ
ュールの組立方法を説明する。
ュールの組立方法を説明する。
【０００９】先ず、図１６（Ａ）に示す如くを参照し
て、実装基板１を用意し、その表面にＣＣＤ２とチップ
部品３を実装する。
て、実装基板１を用意し、その表面にＣＣＤ２とチップ
部品３を実装する。
【００１０】次に、図１６（Ｂ）に示す如く、実装基板
１の裏面に裏面チップ部品４を実装する。
１の裏面に裏面チップ部品４を実装する。
【００１１】最後に、図１６（Ｃ）に示す如く、レンズ
５が固定されたレンズバレル６をレンズホルダー７に固
定し、レンズ止めビス８を用いて、レンズホルダー７を
実装基板１に固定する。
５が固定されたレンズバレル６をレンズホルダー７に固
定し、レンズ止めビス８を用いて、レンズホルダー７を
実装基板１に固定する。
【００１２】以上の方法により、実装基板１を用いた従
来型のカメラモジュールが完成する。
来型のカメラモジュールが完成する。
【００１３】
【発明が解決しようとする課題】上述した図１５にも示
す如く、例えば、従来におけるカメラモジュールにおい
て、チップ部品３、裏面チップ部品４、レンズ５、レン
ズバレル６、レンズホルダー７、ＣＣＤ２は必要な構成
要素であるが、小型化、薄型化、軽量化を実現するカメ
ラモジュールを提供するのは難しかった。特に、ＣＣＤ
２を内蔵する構造では、実装基板１上にＣＣＤ２を実装
しその周囲をレンズホルダー７で覆い、そのレンズホル
ダー７上部にレンズバレル６を介して集光用のレンズ５
を固定していた。そのため、実装面積も余分に占有して
しまい、また、ＣＣＤ２部における薄型化にも問題があ
った。
す如く、例えば、従来におけるカメラモジュールにおい
て、チップ部品３、裏面チップ部品４、レンズ５、レン
ズバレル６、レンズホルダー７、ＣＣＤ２は必要な構成
要素であるが、小型化、薄型化、軽量化を実現するカメ
ラモジュールを提供するのは難しかった。特に、ＣＣＤ
２を内蔵する構造では、実装基板１上にＣＣＤ２を実装
しその周囲をレンズホルダー７で覆い、そのレンズホル
ダー７上部にレンズバレル６を介して集光用のレンズ５
を固定していた。そのため、実装面積も余分に占有して
しまい、また、ＣＣＤ２部における薄型化にも問題があ
った。
【００１４】更に、例えば、従来におけるカメラモジュ
ールにおいて、レンズホルダー７を固定するためにセラ
ミック等から成る実装基板１を利用していた。一般的に
は、この基板１は必須であり、この実装基板１を無くす
ことができなかった。そのため、この実装基板１を採用
することによって、コストが上昇し、また、実装基板１
が厚いために、モジュールの小型化、薄型化、軽量化に
限界があった。
ールにおいて、レンズホルダー７を固定するためにセラ
ミック等から成る実装基板１を利用していた。一般的に
は、この基板１は必須であり、この実装基板１を無くす
ことができなかった。そのため、この実装基板１を採用
することによって、コストが上昇し、また、実装基板１
が厚いために、モジュールの小型化、薄型化、軽量化に
限界があった。
【００１５】
【課題を解決するための手段】本発明は、上記した従来
の課題に鑑みてなされたもので、本発明である半導体装
置では、少なくとも半導体素子のアイランドおよび外部
電極を形成する導電パターンから成る搭載部が形成され
た導電部材と、前記導電部材上に前記導電パターンを囲
むように設けられた絶縁性樹脂より成る枠状部と、前記
所望の前記導電パターンの前記アイランドに固着する半
導体素子と、前記各搭載部上に固着された前記半導体素
子を気密中空部に位置するように前記枠状部上に接着さ
れた透明板とを具備することを特徴とする。
の課題に鑑みてなされたもので、本発明である半導体装
置では、少なくとも半導体素子のアイランドおよび外部
電極を形成する導電パターンから成る搭載部が形成され
た導電部材と、前記導電部材上に前記導電パターンを囲
むように設けられた絶縁性樹脂より成る枠状部と、前記
所望の前記導電パターンの前記アイランドに固着する半
導体素子と、前記各搭載部上に固着された前記半導体素
子を気密中空部に位置するように前記枠状部上に接着さ
れた透明板とを具備することを特徴とする。
【００１６】更に、本発明である半導体装置は、好適に
は、前記半導体素子周辺の前記導電パターンには半導体
モジュールおよびチップ部品が固着され、前記半導体モ
ジュールおよびチップ部品は前記気密中空部内に位置す
ることを特徴とする。
は、前記半導体素子周辺の前記導電パターンには半導体
モジュールおよびチップ部品が固着され、前記半導体モ
ジュールおよびチップ部品は前記気密中空部内に位置す
ることを特徴とする。
【００１７】更に、本発明である半導体装置は、好適に
は、前記半導体モジュールは、コンデンサ、抵抗、トラ
ンジスタまたはダイオードを内蔵することを特徴とす
る。
は、前記半導体モジュールは、コンデンサ、抵抗、トラ
ンジスタまたはダイオードを内蔵することを特徴とす
る。
【００１８】更に、本発明である半導体装置は、好適に
は、前記アイランドの周辺を絶縁性樹脂で囲み、前記ア
イランドと前記外部電極との絶縁を行うことを特徴とす
る。
は、前記アイランドの周辺を絶縁性樹脂で囲み、前記ア
イランドと前記外部電極との絶縁を行うことを特徴とす
る。
【００１９】更に、本発明である半導体装置は、好適に
は、前記外部電極は裏面に半田層が施されていることを
特徴とする。
は、前記外部電極は裏面に半田層が施されていることを
特徴とする。
【００２０】更に、本発明である半導体装置は、好適に
は、前記導電部材は銅から成るリードフレームまたは銅
から成る導電箔であることを特徴とする。
は、前記導電部材は銅から成るリードフレームまたは銅
から成る導電箔であることを特徴とする。
【００２１】更に、本発明である半導体装置は、好適に
は、前記半導体素子は、ＣＣＤまたはＣＭＯＳセンサー
であることを特徴とする。
は、前記半導体素子は、ＣＣＤまたはＣＭＯＳセンサー
であることを特徴とする。
【００２２】更に、本発明である半導体装置は、好適に
は、前記透明板表面は所望の分光特性を得るフィルター
機能を有する透明樹脂が被膜されることを特徴とする。
は、前記透明板表面は所望の分光特性を得るフィルター
機能を有する透明樹脂が被膜されることを特徴とする。
【００２３】また、本発明である半導体装置の製造方法
は、導電部材を用意し、少なくとも半導体素子を固着す
るアイランドおよび外部電極を形成する導電パターンか
ら成る搭載部を多数個形成する工程と、前記導電部材上
に前記各搭載部を囲むように絶縁性樹脂から成る枠状部
を形成する工程と、所望の前記導電パターンの前記各ア
イランドに半導体素子を固着する工程と、前記半導体素
子を覆い前記導電パターンとの間に前記各搭載部毎に気
密中空部を形成するように透明板を接着する工程と、前
記導電部材の裏面全域を前記絶縁性樹脂が露出するまで
除去する工程と、前記枠状部をダイシングして前記各搭
載部毎に分離する工程とを具備することを特徴とする。
は、導電部材を用意し、少なくとも半導体素子を固着す
るアイランドおよび外部電極を形成する導電パターンか
ら成る搭載部を多数個形成する工程と、前記導電部材上
に前記各搭載部を囲むように絶縁性樹脂から成る枠状部
を形成する工程と、所望の前記導電パターンの前記各ア
イランドに半導体素子を固着する工程と、前記半導体素
子を覆い前記導電パターンとの間に前記各搭載部毎に気
密中空部を形成するように透明板を接着する工程と、前
記導電部材の裏面全域を前記絶縁性樹脂が露出するまで
除去する工程と、前記枠状部をダイシングして前記各搭
載部毎に分離する工程とを具備することを特徴とする。
【００２４】更に、本発明である半導体装置の製造方法
は、好適には、前記枠状部は前記導電部材上の前記各搭
載部間に格子状に一体に形成されることを特徴とする。
は、好適には、前記枠状部は前記導電部材上の前記各搭
載部間に格子状に一体に形成されることを特徴とする。
【００２５】更に、本発明である半導体装置の製造方法
は、好適には、前記アイランドと前記外部電極との間に
前記絶縁性樹脂を形成し、前記アイランドと前記外部電
極とを絶縁することを特徴とする。
は、好適には、前記アイランドと前記外部電極との間に
前記絶縁性樹脂を形成し、前記アイランドと前記外部電
極とを絶縁することを特徴とする。
【００２６】更に、本発明である半導体装置の製造方法
は、好適には、前記外部電極の裏面には半田層を形成す
ることを特徴とする。
は、好適には、前記外部電極の裏面には半田層を形成す
ることを特徴とする。
【００２７】更に、本発明である半導体装置の製造方法
は、好適には、前記導電部材は銅から成るリードフレー
ムまたは銅から成る導電箔であることを特徴とする。
は、好適には、前記導電部材は銅から成るリードフレー
ムまたは銅から成る導電箔であることを特徴とする。
【００２８】更に、本発明である半導体装置の製造方法
は、好適には、前記半導体素子は、ＣＣＤまたはＣＭＯ
Ｓセンサーであることを特徴とする。
は、好適には、前記半導体素子は、ＣＣＤまたはＣＭＯ
Ｓセンサーであることを特徴とする。
【００２９】更に、本発明である半導体装置の製造方法
は、好適には、前記透明板表面には所望の分光特性を得
るフィルター機能を有する透明樹脂を被膜することを特
徴とする。
は、好適には、前記透明板表面には所望の分光特性を得
るフィルター機能を有する透明樹脂を被膜することを特
徴とする。
【００３０】更に、本発明である半導体装置の製造方法
は、好適には、前記半導体素子周辺の前記導電パターン
には半導体モジュールおよびチップ部品を固着し、前記
半導体モジュールおよびチップ部品を前記気密中空部内
に位置することを特徴とする。
は、好適には、前記半導体素子周辺の前記導電パターン
には半導体モジュールおよびチップ部品を固着し、前記
半導体モジュールおよびチップ部品を前記気密中空部内
に位置することを特徴とする。
【００３１】更に、本発明である半導体装置の製造方法
は、好適には、前記半導体モジュールは、コンデンサ、
抵抗、トランジスタまたはダイオードを内蔵することを
特徴とする。
は、好適には、前記半導体モジュールは、コンデンサ、
抵抗、トランジスタまたはダイオードを内蔵することを
特徴とする。
【００３２】また、本発明である半導体装置の製造方法
は、導電部材を用意し、少なくとも半導体素子のアイラ
ンドおよび外部電極を形成する導電パターンから成る搭
載部を多数個前記導電部材表面からハーフエッチングし
形成する工程と、前記導電部材上に前記各搭載部を囲む
ように絶縁性樹脂から成る枠状部を形成する工程と、所
望の前記導電パターンの前記各アイランドに半導体素子
を固着する工程と、前記半導体素子を覆い前記導電パタ
ーンとの間に前記各搭載部毎に気密中空部を形成するよ
うに透明板を接着する工程と、前記導電部材の裏面全域
を前記絶縁性樹脂が露出するまでバックエッチングによ
り除去する工程と、前記枠状部をダイシングして前記各
搭載部毎に分離する工程とを具備することを特徴とす
る。
は、導電部材を用意し、少なくとも半導体素子のアイラ
ンドおよび外部電極を形成する導電パターンから成る搭
載部を多数個前記導電部材表面からハーフエッチングし
形成する工程と、前記導電部材上に前記各搭載部を囲む
ように絶縁性樹脂から成る枠状部を形成する工程と、所
望の前記導電パターンの前記各アイランドに半導体素子
を固着する工程と、前記半導体素子を覆い前記導電パタ
ーンとの間に前記各搭載部毎に気密中空部を形成するよ
うに透明板を接着する工程と、前記導電部材の裏面全域
を前記絶縁性樹脂が露出するまでバックエッチングによ
り除去する工程と、前記枠状部をダイシングして前記各
搭載部毎に分離する工程とを具備することを特徴とす
る。
【００３３】
【発明の実施の形態】以下に、本発明である半導体装置
およびその製造方法において、図１〜図１３を参照にし
て詳細に説明する。
およびその製造方法において、図１〜図１３を参照にし
て詳細に説明する。
【００３４】先ず、図１および図２を用いて、本実施の
形態における半導体装置について説明する。図１は、本
発明の半導体装置の一実施の形態を示し、（Ａ）は断面
図、（Ｂ）は平面図である。
形態における半導体装置について説明する。図１は、本
発明の半導体装置の一実施の形態を示し、（Ａ）は断面
図、（Ｂ）は平面図である。
【００３５】本実施の形態における半導体装置２１は、
ＣＣＤ、ＣＭＯＳセンサー等の光学系の半導体素子を内
蔵した中空構造の半導体装置である。これらの光学系の
半導体素子を内蔵した半導体装置では、半導体素子上部
に位置するレンズにより収集された光を半導体素子表面
に形成された画素により受光し、その光を電気信号に変
換する。このとき、この集光を行うレンズ効果をもたせ
るためには、半導体素子表面に透明樹脂を直接モールド
することができる場合には中空構造である必要はない。
しかし、半導体素子としてＣＭＯＳセンサーやインター
ライン式のＣＣＤを用いる場合、必ず半導体素子表面に
マイクロレンズを用いる必要があり、少なくともマイク
ロレンズ表面には空気層を形成する必要が有る。そのた
め、中空構造を有する半導体装置であることが必須の条
件となる。
ＣＣＤ、ＣＭＯＳセンサー等の光学系の半導体素子を内
蔵した中空構造の半導体装置である。これらの光学系の
半導体素子を内蔵した半導体装置では、半導体素子上部
に位置するレンズにより収集された光を半導体素子表面
に形成された画素により受光し、その光を電気信号に変
換する。このとき、この集光を行うレンズ効果をもたせ
るためには、半導体素子表面に透明樹脂を直接モールド
することができる場合には中空構造である必要はない。
しかし、半導体素子としてＣＭＯＳセンサーやインター
ライン式のＣＣＤを用いる場合、必ず半導体素子表面に
マイクロレンズを用いる必要があり、少なくともマイク
ロレンズ表面には空気層を形成する必要が有る。そのた
め、中空構造を有する半導体装置であることが必須の条
件となる。
【００３６】図１（Ａ）に示す如く、半導体装置２１で
は、導電部材としては、例えば、Ｃｕの導電箔３２（図
３参照）から形成されたアイランド２２１上にＣＣＤ、
ＣＭＯＳセンサー等の半導体素子２４を固着されてい
る。そして、半導体素子２４は、外部電極２２２と金属
細線２５を介して電気的に接続されている。このとき、
アイランド２２１および外部電極２２２は同一の導電部
材から形成されるが、この２者間には絶縁性樹脂より成
る絶縁部２７が存在することで電気的に絶縁された構造
となっている。ここで、導電部材としてはＣｕを主材料
とした導電箔、Ａｌを主材料とした導電箔、またはＦｅ
−Ｎｉ等の合金から成る導電箔等を用いることができ
る。もちろん、その他、リードフレーム等の導電材料で
も可能であり、特にエッチングできる導電材、レーザで
蒸発する導電材が好ましい。
は、導電部材としては、例えば、Ｃｕの導電箔３２（図
３参照）から形成されたアイランド２２１上にＣＣＤ、
ＣＭＯＳセンサー等の半導体素子２４を固着されてい
る。そして、半導体素子２４は、外部電極２２２と金属
細線２５を介して電気的に接続されている。このとき、
アイランド２２１および外部電極２２２は同一の導電部
材から形成されるが、この２者間には絶縁性樹脂より成
る絶縁部２７が存在することで電気的に絶縁された構造
となっている。ここで、導電部材としてはＣｕを主材料
とした導電箔、Ａｌを主材料とした導電箔、またはＦｅ
−Ｎｉ等の合金から成る導電箔等を用いることができ
る。もちろん、その他、リードフレーム等の導電材料で
も可能であり、特にエッチングできる導電材、レーザで
蒸発する導電材が好ましい。
【００３７】そして、図１（Ｂ）に示す如く、アイラン
ド２２１および外部電極２２２から成る搭載部３７（図
５参照）の周囲には、アイランド２２１と外部電極２２
２とを絶縁する絶縁部２７と同一の絶縁性樹脂により成
る枠状部２６が形成されている。この枠状部２６により
搭載部３７の中央部分を凹ませた凹部２８を形成してい
る。ここで、詳細は半導体装置の製造方法にて説明する
が、枠状部２６および絶縁部２７はトランスファーモー
ルド工程により一体に形成されている。また、絶縁性樹
脂としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミ
ド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂
を用いることができる。
ド２２１および外部電極２２２から成る搭載部３７（図
５参照）の周囲には、アイランド２２１と外部電極２２
２とを絶縁する絶縁部２７と同一の絶縁性樹脂により成
る枠状部２６が形成されている。この枠状部２６により
搭載部３７の中央部分を凹ませた凹部２８を形成してい
る。ここで、詳細は半導体装置の製造方法にて説明する
が、枠状部２６および絶縁部２７はトランスファーモー
ルド工程により一体に形成されている。また、絶縁性樹
脂としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミ
ド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂
を用いることができる。
【００３８】そして、搭載部３７上の半導体素子２４、
金属細線２５等を凹部２８内に密閉し中空構造を実現す
るために、枠状部２６にはガラス板２９が接着されてい
る。このとき、図示はしていないが、枠状部２６とガラ
ス板２９との当接部に接着性樹脂が塗布されており、こ
の樹脂により２者は接着している。また、このガラス板
２９の表面には、透明樹脂から成るフィルターが全面に
塗布されている。例えば、この透明樹脂の中には、二酸
化チタンおよび二酸化ケイ素を主成分とした材料が混入
され、その分量やその他の材料を変えることで、可視光
線、赤外線等の所望の光の分光特性を得られるようにな
っている。
金属細線２５等を凹部２８内に密閉し中空構造を実現す
るために、枠状部２６にはガラス板２９が接着されてい
る。このとき、図示はしていないが、枠状部２６とガラ
ス板２９との当接部に接着性樹脂が塗布されており、こ
の樹脂により２者は接着している。また、このガラス板
２９の表面には、透明樹脂から成るフィルターが全面に
塗布されている。例えば、この透明樹脂の中には、二酸
化チタンおよび二酸化ケイ素を主成分とした材料が混入
され、その分量やその他の材料を変えることで、可視光
線、赤外線等の所望の光の分光特性を得られるようにな
っている。
【００３９】そして、アイランド２２１、外部電極２２
２裏面には裏面処理を行い、図１（Ａ）に示す構造を得
る。すなわち、必要によって露出したアイランド２２
１、外部電極２２２に半田３１等の導電材を設け、絶縁
が考慮されてレジスト３０が被着される。
２裏面には裏面処理を行い、図１（Ａ）に示す構造を得
る。すなわち、必要によって露出したアイランド２２
１、外部電極２２２に半田３１等の導電材を設け、絶縁
が考慮されてレジスト３０が被着される。
【００４０】従来における半導体装置においても述べた
ように、ＣＭＯＳセンサーやインターライン方式のＣＣ
Ｄ等の半導体素子１２（図１５（Ｂ）参照）では、半導
体素子２４表面に形成された１画素毎にマイクロレンズ
１４を構成し集光性を上げていた。この集光を行うため
には、少なくともと半導体素子１２表面のマイクロレン
ズ１４表面には空気層が必要であり、中空構造内に半導
体素子を配置することが必須条件であった。
ように、ＣＭＯＳセンサーやインターライン方式のＣＣ
Ｄ等の半導体素子１２（図１５（Ｂ）参照）では、半導
体素子２４表面に形成された１画素毎にマイクロレンズ
１４を構成し集光性を上げていた。この集光を行うため
には、少なくともと半導体素子１２表面のマイクロレン
ズ１４表面には空気層が必要であり、中空構造内に半導
体素子を配置することが必須条件であった。
【００４１】そこで、本発明では、枠状部２６およびガ
ラス板２９により形成される搭載部３７上の凹部２８を
利用し、半導体素子２４を気密中空部内に配置してい
る。つまり、画素の開口率を向上させるために素子表面
にマイクロレンズを形成するＣＭＯＳセンサーやインタ
ーライン方式のＣＣＤ等半導体素子２４のように、マイ
クロレンズ表面に空気層を配置することが必須の条件で
ある光半導体素子に優れた構造となる。
ラス板２９により形成される搭載部３７上の凹部２８を
利用し、半導体素子２４を気密中空部内に配置してい
る。つまり、画素の開口率を向上させるために素子表面
にマイクロレンズを形成するＣＭＯＳセンサーやインタ
ーライン方式のＣＣＤ等半導体素子２４のように、マイ
クロレンズ表面に空気層を配置することが必須の条件で
ある光半導体素子に優れた構造となる。
【００４２】また、本発明では、中空構造を実現するた
めのガラス板２９全面にフィルター機能を有する透明樹
脂を塗布することで、内蔵された半導体素子に応じた光
の分光特性を得ることができる。例えば、フィルターを
形成する方法としては、半導体素子表面に直接形成する
場合もあるが、この場合は、１つの光の分光特性にしか
対応できない。しかし、本発明では、ガラス板２９に塗
布するフィルター機能を有する透明樹脂を変更するだけ
で、様々な光の分光特性に対応でき、種々の光半導体素
子を内蔵することができる。
めのガラス板２９全面にフィルター機能を有する透明樹
脂を塗布することで、内蔵された半導体素子に応じた光
の分光特性を得ることができる。例えば、フィルターを
形成する方法としては、半導体素子表面に直接形成する
場合もあるが、この場合は、１つの光の分光特性にしか
対応できない。しかし、本発明では、ガラス板２９に塗
布するフィルター機能を有する透明樹脂を変更するだけ
で、様々な光の分光特性に対応でき、種々の光半導体素
子を内蔵することができる。
【００４３】また、本発明では、従来における支持基板
を用いず導電パターンを枠状部２６およびガラス板２９
で支持している。そのことで、支持基板を省略すること
ができるので、半導体装置２１自体の薄型化が実現でき
る。
を用いず導電パターンを枠状部２６およびガラス板２９
で支持している。そのことで、支持基板を省略すること
ができるので、半導体装置２１自体の薄型化が実現でき
る。
【００４４】更に、図２（Ａ）、（Ｂ）に示す如く、本
発明の半導体装置では、半導体素子のみならず、周辺に
配置されるチップ部品等も中空構造部内に配置すること
ができる。例えば、図２（Ａ）に示す如く、半導体装置
５１がカメラモジュール内に用いられる場合がある。こ
のとき、半導体素子５２の周辺の導電パターン５５２、
５５３、５５４、５５５上には、他の半導体チップ、半
導体モジュール５３またはチップ部品５４等が固着され
る。ここで、チップ部品５４としては、コンデンサ、抵
抗、トランジスタまたはダイオード等が考えられる。ま
た、半導体モジュール５３としては、ウェハスケールＣ
ＳＰ、ＣＳＰ、面実装型ＩＣ、ＩＳＰ（Ｉｎｔｅｇｒａ
ｔｅｄ Ｓｙｓｔｅｍ Ｐａｃｋａｇｅ）等も考えられ
る。ここで、図１の場合と同様に、導電パターン５５間
は枠状部５６と同一の絶縁性樹脂から成る絶縁部５９に
より電気的に絶縁されている。
発明の半導体装置では、半導体素子のみならず、周辺に
配置されるチップ部品等も中空構造部内に配置すること
ができる。例えば、図２（Ａ）に示す如く、半導体装置
５１がカメラモジュール内に用いられる場合がある。こ
のとき、半導体素子５２の周辺の導電パターン５５２、
５５３、５５４、５５５上には、他の半導体チップ、半
導体モジュール５３またはチップ部品５４等が固着され
る。ここで、チップ部品５４としては、コンデンサ、抵
抗、トランジスタまたはダイオード等が考えられる。ま
た、半導体モジュール５３としては、ウェハスケールＣ
ＳＰ、ＣＳＰ、面実装型ＩＣ、ＩＳＰ（Ｉｎｔｅｇｒａ
ｔｅｄ Ｓｙｓｔｅｍ Ｐａｃｋａｇｅ）等も考えられ
る。ここで、図１の場合と同様に、導電パターン５５間
は枠状部５６と同一の絶縁性樹脂から成る絶縁部５９に
より電気的に絶縁されている。
【００４５】つまり、本発明では、詳細は後述の製法に
よって説明するが、中空構造内の半導体素子５２周辺部
の導電パターン５５も設けられているので、中空構造内
に半導体素子５２、半導体モジュール５３、チップ部品
５４も内蔵することができる。また、支持基板を不要に
した導電パターンが形成できるのでコストを安価にでき
る。よって、中空構造を有する半導体装置自体の小型
化、薄型化が実現できる。また、周辺チップ部品も半導
体装置内に一緒に内蔵することができるので、実装密度
も大幅に向上することができる。
よって説明するが、中空構造内の半導体素子５２周辺部
の導電パターン５５も設けられているので、中空構造内
に半導体素子５２、半導体モジュール５３、チップ部品
５４も内蔵することができる。また、支持基板を不要に
した導電パターンが形成できるのでコストを安価にでき
る。よって、中空構造を有する半導体装置自体の小型
化、薄型化が実現できる。また、周辺チップ部品も半導
体装置内に一緒に内蔵することができるので、実装密度
も大幅に向上することができる。
【００４６】上述したように、本実施の形態では半導体
素子としてＣＣＤまたはＣＭＯＳセンサーを用いた場合
について説明したが特に限定する必要はなく、その他の
光学系の半導体素子、例えばＬＥＤ、レーザ、光センサ
ー等の場合も同様な効果を得ることが出来る。
素子としてＣＣＤまたはＣＭＯＳセンサーを用いた場合
について説明したが特に限定する必要はなく、その他の
光学系の半導体素子、例えばＬＥＤ、レーザ、光センサ
ー等の場合も同様な効果を得ることが出来る。
【００４７】次に、図３〜図１３を用いて、本実施の形
態における半導体装置の製造方法について説明する。
態における半導体装置の製造方法について説明する。
【００４８】先ず、本発明の第１の工程は、図３から図
５に示す如く、導電箔３２を用意し、半導体素子２４の
搭載部や外部電極２２２となる領域を除く導電箔３２
に、導電箔３２の厚みよりも浅い分離溝３３をエッチン
グにより形成することにある。
５に示す如く、導電箔３２を用意し、半導体素子２４の
搭載部や外部電極２２２となる領域を除く導電箔３２
に、導電箔３２の厚みよりも浅い分離溝３３をエッチン
グにより形成することにある。
【００４９】具体的には、先ず、図３（Ａ）に示す如
く、シート状の導電箔３２を用意する。この導電箔３２
は、ロウ材の付着性、ボンディング性、メッキ性が考慮
されてその材料が選択され、材料としては、Ｃｕを主材
料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ
−Ｎｉ等の合金から成る導電箔等が採用される。
く、シート状の導電箔３２を用意する。この導電箔３２
は、ロウ材の付着性、ボンディング性、メッキ性が考慮
されてその材料が選択され、材料としては、Ｃｕを主材
料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ
−Ｎｉ等の合金から成る導電箔等が採用される。
【００５０】導電箔３２の厚さは、後のエッチングを考
慮すると１０μｍ〜３００μｍ程度が好ましく、ここで
は７０μｍ（２オンス）の銅箔を採用した。しかし３０
０μｍ以上でも１０μｍ以下でも基本的には良い。後述
するように、導電箔３０の厚みよりも浅い分離溝３３が
形成できればよい。
慮すると１０μｍ〜３００μｍ程度が好ましく、ここで
は７０μｍ（２オンス）の銅箔を採用した。しかし３０
０μｍ以上でも１０μｍ以下でも基本的には良い。後述
するように、導電箔３０の厚みよりも浅い分離溝３３が
形成できればよい。
【００５１】尚、シート状の導電箔３２は、所定の幅、
例えば４５ｍｍでロール状に巻かれて用意され、これが
後述する各工程に搬送されても良いし、所定の長さにカ
ットされた短冊状の導電箔３２が用意され、後述する各
工程に搬送されても良い。
例えば４５ｍｍでロール状に巻かれて用意され、これが
後述する各工程に搬送されても良いし、所定の長さにカ
ットされた短冊状の導電箔３２が用意され、後述する各
工程に搬送されても良い。
【００５２】具体的には、図３（Ｂ）に示す如く、短冊
状の導電箔３２に多数の搭載部が形成されるブロック３
４が複数個（ここでは４〜５個）離間して並べられる。
各ブロック３４間にはスリット３５が設けられ、モール
ド工程等での加熱処理で発生する導電箔３２の応力を吸
収する。また導電箔３２の両側にはインデックス孔３６
が一定の間隔で設けられ、各工程での位置決めに用いら
れる。
状の導電箔３２に多数の搭載部が形成されるブロック３
４が複数個（ここでは４〜５個）離間して並べられる。
各ブロック３４間にはスリット３５が設けられ、モール
ド工程等での加熱処理で発生する導電箔３２の応力を吸
収する。また導電箔３２の両側にはインデックス孔３６
が一定の間隔で設けられ、各工程での位置決めに用いら
れる。
【００５３】続いて、導電パターンを形成する。
【００５４】先ず、図４に示す如く、Ｃｕ箔３２の上
に、ホトレジスト（耐エッチングマスク）ＰＲを形成
し、導電パターン２２となる領域を除いた導電箔３２が
露出するようにホトレジストＰＲをパターニングする。
そして、図５（Ａ）に示す如く、ホトレジストＰＲを介
して導電箔３２を選択的にエッチングする。
に、ホトレジスト（耐エッチングマスク）ＰＲを形成
し、導電パターン２２となる領域を除いた導電箔３２が
露出するようにホトレジストＰＲをパターニングする。
そして、図５（Ａ）に示す如く、ホトレジストＰＲを介
して導電箔３２を選択的にエッチングする。
【００５５】本工程では、エッチングで形成される分離
溝３３の深さを均一に且つ高精度にするために、図５
（Ａ）に示す如く、分離溝３３の開口部を下に向けて、
導電箔３２の下方に設けたエッチング液の供給管３８か
ら上方に向けてエッチング液をシャワーリングする。こ
の結果、エッチング液の当たる分離溝３３の部分がエッ
チングされる。また、エッチング液は分離溝３３内に液
溜まりを作らず直ぐに排出されるので、分離溝３３の深
さはエッチング処理時間で制御でき、均一で高精度の分
離溝３３を形成できる。なお、エッチング液は塩化第二
鉄または塩化第二銅が主に採用される。
溝３３の深さを均一に且つ高精度にするために、図５
（Ａ）に示す如く、分離溝３３の開口部を下に向けて、
導電箔３２の下方に設けたエッチング液の供給管３８か
ら上方に向けてエッチング液をシャワーリングする。こ
の結果、エッチング液の当たる分離溝３３の部分がエッ
チングされる。また、エッチング液は分離溝３３内に液
溜まりを作らず直ぐに排出されるので、分離溝３３の深
さはエッチング処理時間で制御でき、均一で高精度の分
離溝３３を形成できる。なお、エッチング液は塩化第二
鉄または塩化第二銅が主に採用される。
【００５６】図５（Ｂ）に具体的な導電パターン２２を
示す。本図は図３（Ｂ）で示したブロック３４の１個を
拡大したものである。点線で示す部分が１つの搭載部３
７であり、導電パターン２２を構成し、１つのブロック
３４には５行１０列のマトリックス状に多数の搭載部３
７が配列され、各搭載部３７毎に同一の導電パターン２
２が設けられている。各ブロック３４の周辺には、ダイ
シング時の位置合わせマーク３９が設けられている。
尚、パターンは図１で示したものである。
示す。本図は図３（Ｂ）で示したブロック３４の１個を
拡大したものである。点線で示す部分が１つの搭載部３
７であり、導電パターン２２を構成し、１つのブロック
３４には５行１０列のマトリックス状に多数の搭載部３
７が配列され、各搭載部３７毎に同一の導電パターン２
２が設けられている。各ブロック３４の周辺には、ダイ
シング時の位置合わせマーク３９が設けられている。
尚、パターンは図１で示したものである。
【００５７】次に、本発明の第２の工程は、図６および
図７に示す如く、各ブロック３４毎に一体の枠状部２６
を形成するために、絶縁性樹脂が各搭載部３７内の分離
溝３３２に充填されるように共通モールドすることにあ
る。また、本工程では、トランスファーモールドまたは
インジェクションモールド等の金型モールドを行う。樹
脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトラ
ンスファーモールドで実現でき、ポリイミド樹脂、ポリ
フェニレンサルファイド等の熱可塑性樹脂はインジェク
ションモールドで実現できる。
図７に示す如く、各ブロック３４毎に一体の枠状部２６
を形成するために、絶縁性樹脂が各搭載部３７内の分離
溝３３２に充填されるように共通モールドすることにあ
る。また、本工程では、トランスファーモールドまたは
インジェクションモールド等の金型モールドを行う。樹
脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトラ
ンスファーモールドで実現でき、ポリイミド樹脂、ポリ
フェニレンサルファイド等の熱可塑性樹脂はインジェク
ションモールドで実現できる。
【００５８】具体的には、図６（Ａ）に示す如く、先
ず、前工程で導電パターン２２が形成された導電箔３２
を下金型４０２上に位置合わせをしながら設置し、その
後、上金型４０１を設置し導電箔３２を固定する。この
とき、図に示す如く、上金型４０１は導電箔３２に形成
された集合ブロック３４毎に対応する。そして、本発明
の半導体装置の製造方法では、上金型４０１内面には導
電箔３２上の各搭載部３７に対応した凸部が複数形成さ
れ、搭載部３７と金型の凸部先端面とを当接させてい
る。そして、凸部先端面積は導電箔３２上の搭載部３７
の面積とほぼ同等の面積を有するので分離溝３３１は上
金型４０１の凸部間に位置する。そのため、図に示す如
く、枠状部２６は導電箔３２の表面から突出し、絶縁部
２７は導電箔３２の表面と一致している。
ず、前工程で導電パターン２２が形成された導電箔３２
を下金型４０２上に位置合わせをしながら設置し、その
後、上金型４０１を設置し導電箔３２を固定する。この
とき、図に示す如く、上金型４０１は導電箔３２に形成
された集合ブロック３４毎に対応する。そして、本発明
の半導体装置の製造方法では、上金型４０１内面には導
電箔３２上の各搭載部３７に対応した凸部が複数形成さ
れ、搭載部３７と金型の凸部先端面とを当接させてい
る。そして、凸部先端面積は導電箔３２上の搭載部３７
の面積とほぼ同等の面積を有するので分離溝３３１は上
金型４０１の凸部間に位置する。そのため、図に示す如
く、枠状部２６は導電箔３２の表面から突出し、絶縁部
２７は導電箔３２の表面と一致している。
【００５９】次に、図６（Ｂ）に示す如く、各集合ブロ
ック３４毎に上金型４０１および下金型４０２により形
成されるキャビティー内の樹脂の流れについて説明す
る。
ック３４毎に上金型４０１および下金型４０２により形
成されるキャビティー内の樹脂の流れについて説明す
る。
【００６０】先ず、矢印４１で示したように樹脂は金型
のゲートから注入される。そして、本発明の半導体装置
の製造方法では、通常のモールド手段と異なり樹脂の流
動路が狭いことが特徴である。そのため、樹脂は矢印４
１２のように枠状部２６を形成する分離溝３３１および
上金型４０１の凸部間とからなる空間へ流入したり、ま
た、矢印４１３のように上金型４０１と分離溝３３２と
から成る空間へ流入する。ここで、本実施の形態では、
１つの集合ブロック３４に対してゲートが１つ対応して
いる場合について述べたが、特に、限定する必要はな
く、必要に応じて複数箇所のゲートを設置してもよい。
のゲートから注入される。そして、本発明の半導体装置
の製造方法では、通常のモールド手段と異なり樹脂の流
動路が狭いことが特徴である。そのため、樹脂は矢印４
１２のように枠状部２６を形成する分離溝３３１および
上金型４０１の凸部間とからなる空間へ流入したり、ま
た、矢印４１３のように上金型４０１と分離溝３３２と
から成る空間へ流入する。ここで、本実施の形態では、
１つの集合ブロック３４に対してゲートが１つ対応して
いる場合について述べたが、特に、限定する必要はな
く、必要に応じて複数箇所のゲートを設置してもよい。
【００６１】次に、図７（Ａ）に示す如く、金型から取
り出した導電箔３２上には、各集合ブロック３４の搭載
部３７の周囲には枠状部２６が絶縁性樹脂により格子状
に形成される。また、導電パターン２２間の絶縁部２７
は導電箔３２表面と同一平面とするように形成される。
図７（Ｂ）は１つの搭載部３７の断面図であるが、搭載
部３７の周囲に枠状部２６が形成される。そして、搭載
部３７内の導電パターン２２間には絶縁部２７が導電箔
３２表面と同一平面で形成されることで、搭載部３７に
は凹部２８が形成される。この凹部２８は後工程におい
て、半導体装置の中空部を構成する事に成る。
り出した導電箔３２上には、各集合ブロック３４の搭載
部３７の周囲には枠状部２６が絶縁性樹脂により格子状
に形成される。また、導電パターン２２間の絶縁部２７
は導電箔３２表面と同一平面とするように形成される。
図７（Ｂ）は１つの搭載部３７の断面図であるが、搭載
部３７の周囲に枠状部２６が形成される。そして、搭載
部３７内の導電パターン２２間には絶縁部２７が導電箔
３２表面と同一平面で形成されることで、搭載部３７に
は凹部２８が形成される。この凹部２８は後工程におい
て、半導体装置の中空部を構成する事に成る。
【００６２】ここで、導電パターン２２はエッチングに
より形成されるため、導電パターン２２側面は湾曲構造
を有する。そのため、絶縁性樹脂はその湾曲構造と嵌合
して強固に結合する。よって、導電パターン２２は、従
来例の支持基板を採用しなくても、絶縁性樹脂により支
持することができる。
より形成されるため、導電パターン２２側面は湾曲構造
を有する。そのため、絶縁性樹脂はその湾曲構造と嵌合
して強固に結合する。よって、導電パターン２２は、従
来例の支持基板を採用しなくても、絶縁性樹脂により支
持することができる。
【００６３】次に、本発明の第３の工程は、図８および
図９に示す如く、所望の導電パターン２２の各アイラン
ド２２１に半導体素子２４を固着し、その後半導体素子
２４の電極３０と所望の外部電極２２２とをワイヤボン
ディングすることにある。
図９に示す如く、所望の導電パターン２２の各アイラン
ド２２１に半導体素子２４を固着し、その後半導体素子
２４の電極３０と所望の外部電極２２２とをワイヤボン
ディングすることにある。
【００６４】図８に示す如く、半導体素子２４として
は、ＣＣＤまたはＣＭＯＳセンサー等の光学系の半導体
素子である。ここでは、ＣＣＤまたはＣＭＯＳセンサー
等の半導体素子２４がアイランド２２１上に半田等のロ
ウ材または導電ペースト２３で固着される。
は、ＣＣＤまたはＣＭＯＳセンサー等の光学系の半導体
素子である。ここでは、ＣＣＤまたはＣＭＯＳセンサー
等の半導体素子２４がアイランド２２１上に半田等のロ
ウ材または導電ペースト２３で固着される。
【００６５】次に、図９に示す如く、クランパ（図示せ
ず）によって導電箔３２のブロック３４の周端を押さ
え、導電箔３２をヒートブロック（図示せず）に密着さ
せる。その後、図の如く、半導体素子２４表面に形成さ
れたパッド３０とアイランド２２１周辺に形成された外
部電極２２２とを、金属細線２５で接続する。一般に
は、ワイヤボンディングで行う。
ず）によって導電箔３２のブロック３４の周端を押さ
え、導電箔３２をヒートブロック（図示せず）に密着さ
せる。その後、図の如く、半導体素子２４表面に形成さ
れたパッド３０とアイランド２２１周辺に形成された外
部電極２２２とを、金属細線２５で接続する。一般に
は、ワイヤボンディングで行う。
【００６６】次に、本発明の第４の工程は、図１０に示
す如く、所望の光の分光特性を有するフィルタ機能を有
する透明樹脂（図示せず）が全表面に塗布されたガラス
板２９を準備し、ガラス板２９を導電箔３２上の集合ブ
ロック３４毎に貼り合わせていくことにある。
す如く、所望の光の分光特性を有するフィルタ機能を有
する透明樹脂（図示せず）が全表面に塗布されたガラス
板２９を準備し、ガラス板２９を導電箔３２上の集合ブ
ロック３４毎に貼り合わせていくことにある。
【００６７】先ず、図１０（Ａ）に示す如く、例えば、
板厚が０．１〜０．３ｍｍ程度の透明なガラス板２９を
準備する。ガラス板２９は導電箔３２上の集合ブロック
３４毎に貼り合わせるため、集合ブロック３４とほぼ同
等または少し広いくらいの面積を有する。そして、本発
明の半導体装置の製造方法の特徴としては、ガラス板２
９の全表面に所望の光の分光特性を得るためのフィルタ
機能を持つ透明樹脂を塗布することである。またフィル
タ機能を持つフィルムを貼り合わせても良い。上述した
ように、本実施の形態における半導体素子２４としては
ＣＣＤまたはＣＭＯＳセンサー等の光学系の半導体素子
が用いられるため、ガラス板２９により内蔵された半導
体素子２４の目的用途に応じて種々の光の分光特性を選
別することができる。
板厚が０．１〜０．３ｍｍ程度の透明なガラス板２９を
準備する。ガラス板２９は導電箔３２上の集合ブロック
３４毎に貼り合わせるため、集合ブロック３４とほぼ同
等または少し広いくらいの面積を有する。そして、本発
明の半導体装置の製造方法の特徴としては、ガラス板２
９の全表面に所望の光の分光特性を得るためのフィルタ
機能を持つ透明樹脂を塗布することである。またフィル
タ機能を持つフィルムを貼り合わせても良い。上述した
ように、本実施の形態における半導体素子２４としては
ＣＣＤまたはＣＭＯＳセンサー等の光学系の半導体素子
が用いられるため、ガラス板２９により内蔵された半導
体素子２４の目的用途に応じて種々の光の分光特性を選
別することができる。
【００６８】具体的には、光の分光特性を選別するにあ
たり、２つのポイントがある。１つ目は、光学系の半導
体素子自体が特定波長の光にのみ感度を有する場合であ
る。２つ目は、光学系の半導体素子自体が様々な波長に
対して感度を有するが外部から入射する光の中の特定波
長を選別したい場合である。このように、光学系の半導
体素子を様々な光に対して共用させるためにはフィルタ
ーにより光の分光特性を選別する必要がある。このと
き、ガラス板２９に塗布するフィルター機能を有する透
明樹脂で対処することができる。ここで、透明樹脂とし
ては、例えば、この透明樹脂の中には、二酸化チタンお
よび二酸化ケイ素を主成分とした材料が混入され、その
分量やその他の材料を変えることで、可視光線、赤外線
等の所望の光の分光特性を得られるようになっている。
たり、２つのポイントがある。１つ目は、光学系の半導
体素子自体が特定波長の光にのみ感度を有する場合であ
る。２つ目は、光学系の半導体素子自体が様々な波長に
対して感度を有するが外部から入射する光の中の特定波
長を選別したい場合である。このように、光学系の半導
体素子を様々な光に対して共用させるためにはフィルタ
ーにより光の分光特性を選別する必要がある。このと
き、ガラス板２９に塗布するフィルター機能を有する透
明樹脂で対処することができる。ここで、透明樹脂とし
ては、例えば、この透明樹脂の中には、二酸化チタンお
よび二酸化ケイ素を主成分とした材料が混入され、その
分量やその他の材料を変えることで、可視光線、赤外線
等の所望の光の分光特性を得られるようになっている。
【００６９】次に、図１０（Ｂ）に示す如く、ガラス板
２９と枠状部２６との当接する部分に接着材を塗布する
とき、ガラス板２９側に接着材を塗布して貼り合わせ
る。また、枠状部２６側の接着面にディスペンサー等で
接着材を塗布することで、ガラス板２９を貼り合わせて
も良い。そして、この工程により、導電箔３２上の集合
ブロック３４には各搭載部３７毎に複数の中空部構造が
でき、半導体素子２４、金属細線２５等は気密中空部内
に位置することとなる。
２９と枠状部２６との当接する部分に接着材を塗布する
とき、ガラス板２９側に接着材を塗布して貼り合わせ
る。また、枠状部２６側の接着面にディスペンサー等で
接着材を塗布することで、ガラス板２９を貼り合わせて
も良い。そして、この工程により、導電箔３２上の集合
ブロック３４には各搭載部３７毎に複数の中空部構造が
でき、半導体素子２４、金属細線２５等は気密中空部内
に位置することとなる。
【００７０】その他、第２の工程から第４の工程におけ
る特徴は、絶縁性樹脂のモールド、半導体素子２４の固
着、ワイヤーボンディングおよびガラス基板の貼り合わ
せまでは、導電箔３２が支持基板となることである。そ
して、支持基板となる導電箔３２は電極材料として必要
な材料であり、これを支持基板として有効活用し、従来
用いている支持基板を省略している。そのため、構成材
料を省いて作業できるメリットを有し、コストの低下、
装置の薄型化が実現できる。
る特徴は、絶縁性樹脂のモールド、半導体素子２４の固
着、ワイヤーボンディングおよびガラス基板の貼り合わ
せまでは、導電箔３２が支持基板となることである。そ
して、支持基板となる導電箔３２は電極材料として必要
な材料であり、これを支持基板として有効活用し、従来
用いている支持基板を省略している。そのため、構成材
料を省いて作業できるメリットを有し、コストの低下、
装置の薄型化が実現できる。
【００７１】また分離溝３３は、導電箔の厚みよりも浅
く形成されているため、導電箔３２が導電パターン２２
として個々に分離されていない。従って、シート状の導
電箔３２として一体で取り扱え、絶縁性樹脂をモールド
する際、金型への搬送、金型への実装の作業が非常に楽
になる特徴を有する。
く形成されているため、導電箔３２が導電パターン２２
として個々に分離されていない。従って、シート状の導
電箔３２として一体で取り扱え、絶縁性樹脂をモールド
する際、金型への搬送、金型への実装の作業が非常に楽
になる特徴を有する。
【００７２】次に、本発明の第５の工程は、図１１に示
す如く、導電箔３２の裏面を取り除き、導電パターンを
電気的に分離することにある。
す如く、導電箔３２の裏面を取り除き、導電パターンを
電気的に分離することにある。
【００７３】本工程は、導電箔３２の裏面を化学的およ
び／または物理的に除き、導電パターン２２として分離
するものである。この工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。
び／または物理的に除き、導電パターン２２として分離
するものである。この工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。
【００７４】実験では研磨装置または研削装置により全
面を３０μｍ程度削り、分離溝３３から枠状部２６、絶
縁部２７の絶縁性樹脂を露出させている。この露出され
る面の一例（削った場合）を図１１では点線で示してい
る。その結果、約４０μｍの厚さの導電パターン２２と
なって分離される。また、絶縁性樹脂が露出する手前ま
で、導電箔３２を全面ウェトエッチングし、その後、研
磨または研削装置により全面を削り、絶縁性樹脂を露出
させても良い。更に、導電箔３２を点線で示す位置まで
全面ウェトエッチングし、絶縁性樹脂を露出させても良
い。この場合、枠状部、絶縁部の露出した部分は分離溝
の形状がトレースされたものとなる。
面を３０μｍ程度削り、分離溝３３から枠状部２６、絶
縁部２７の絶縁性樹脂を露出させている。この露出され
る面の一例（削った場合）を図１１では点線で示してい
る。その結果、約４０μｍの厚さの導電パターン２２と
なって分離される。また、絶縁性樹脂が露出する手前ま
で、導電箔３２を全面ウェトエッチングし、その後、研
磨または研削装置により全面を削り、絶縁性樹脂を露出
させても良い。更に、導電箔３２を点線で示す位置まで
全面ウェトエッチングし、絶縁性樹脂を露出させても良
い。この場合、枠状部、絶縁部の露出した部分は分離溝
の形状がトレースされたものとなる。
【００７５】更に、導電パターン２２の裏面処理を行
い、図１２に示す最終構造を得る。すなわち、必要によ
って半田レジスト３０を被着し、露出させた導電パター
ン２２に半田等の導電材を被着する。
い、図１２に示す最終構造を得る。すなわち、必要によ
って半田レジスト３０を被着し、露出させた導電パター
ン２２に半田等の導電材を被着する。
【００７６】次に、本発明の第６の工程は、図１３に示
す如く、ガラス板２９で貼り合わされた各搭載部３７の
半導体素子２４の特性の測定を行うことにある。
す如く、ガラス板２９で貼り合わされた各搭載部３７の
半導体素子２４の特性の測定を行うことにある。
【００７７】前工程で導電箔３２の裏面エッチングをし
た後に、図５（Ｂ）に示す板状体の導電箔３２から各ブ
ロック３４が切り離される。このブロック３４は絶縁性
樹脂で固められるので、切断金型を用いず機械的にブロ
ックを導電箔３２の残余部から剥がすことで達成でき
る。
た後に、図５（Ｂ）に示す板状体の導電箔３２から各ブ
ロック３４が切り離される。このブロック３４は絶縁性
樹脂で固められるので、切断金型を用いず機械的にブロ
ックを導電箔３２の残余部から剥がすことで達成でき
る。
【００７８】各ブロック３４の裏面には、図１３に示す
如く、導電パターン２２の裏面が露出されており、各搭
載部３７がマトリックス状に配列されている。この裏面
電極３１にプローブ４０を当てて、半導体素子２４の特
性パラメータ等を個別に測定して良不良の判定を行う。
また、不良品には磁気インク等でマーキングを行っても
良い。
如く、導電パターン２２の裏面が露出されており、各搭
載部３７がマトリックス状に配列されている。この裏面
電極３１にプローブ４０を当てて、半導体素子２４の特
性パラメータ等を個別に測定して良不良の判定を行う。
また、不良品には磁気インク等でマーキングを行っても
良い。
【００７９】本工程では、各搭載部３７の半導体装置２
１は枠状部２６およびガラス板２９でブロック３４毎に
一体で支持されているので、個別にバラバラに分離され
ていない。従って、テスターの載置台に置かれたブロッ
ク３４は搭載部３７のサイズ分だけ矢印のように縦方向
および横方向にピッチ送りをすることで、極めて早く大
量に測定を行える。
１は枠状部２６およびガラス板２９でブロック３４毎に
一体で支持されているので、個別にバラバラに分離され
ていない。従って、テスターの載置台に置かれたブロッ
ク３４は搭載部３７のサイズ分だけ矢印のように縦方向
および横方向にピッチ送りをすることで、極めて早く大
量に測定を行える。
【００８０】次に、本発明の第７の工程は、図１４に示
す如く、絶縁性樹脂から成る枠状部２６を各搭載部３７
毎にダイシングにより分離することにある。
す如く、絶縁性樹脂から成る枠状部２６を各搭載部３７
毎にダイシングにより分離することにある。
【００８１】本工程では、ブロック３４をダイシング装
置の載置台に真空で吸着させ、ダイシングブレード４４
で各搭載部３７間のダイシングライン４３に沿って絶縁
性樹脂から成る枠状部２６をダイシングし、個別の半導
体装置２１に分離する。このとき、枠状部２６およびガ
ラス板２９をダイシングすれば良く、導電箔３２をダイ
シングする必要がないため、ダイシングブレード４４の
寿命を高めることができる。
置の載置台に真空で吸着させ、ダイシングブレード４４
で各搭載部３７間のダイシングライン４３に沿って絶縁
性樹脂から成る枠状部２６をダイシングし、個別の半導
体装置２１に分離する。このとき、枠状部２６およびガ
ラス板２９をダイシングすれば良く、導電箔３２をダイ
シングする必要がないため、ダイシングブレード４４の
寿命を高めることができる。
【００８２】本工程で、ダイシング時は予め前述した第
１の工程で設けた各ブロック周辺の枠状パターン４２の
内側に相対向する位置合わせマーク３９を認識して、こ
れを基準としてダイシングを行う。周知ではあるが、ダ
イシングは縦方向にすべてのダイシングライン４３をダ
イシングをした後、載置台を９０度回転させて横方向の
ダイシングライン４３に従ってダイシングを行う。
１の工程で設けた各ブロック周辺の枠状パターン４２の
内側に相対向する位置合わせマーク３９を認識して、こ
れを基準としてダイシングを行う。周知ではあるが、ダ
イシングは縦方向にすべてのダイシングライン４３をダ
イシングをした後、載置台を９０度回転させて横方向の
ダイシングライン４３に従ってダイシングを行う。
【００８３】上記した製造工程により、半導体装置２１
は完成する。
は完成する。
【００８４】また、リードに対応する部分は、半導体装
置（モジュール）の側面から露出せず、図１に示す如
く、裏面のみに露出する。例えばリードフレーム等を利
用するとどうしても側面に露出することが多く、この場
合、フレームをダイシングで切るため電極の剥離等に問
題が発生する。
置（モジュール）の側面から露出せず、図１に示す如
く、裏面のみに露出する。例えばリードフレーム等を利
用するとどうしても側面に露出することが多く、この場
合、フレームをダイシングで切るため電極の剥離等に問
題が発生する。
【００８５】更に、本発明の実施の形態では、図２に示
す如く、エッチングにより導電パターン５５を形成して
いるため、半導体素子５２周辺に配置される半導体モジ
ュール５３、チップ部品５４等も中空構造内に内蔵する
ことができる。そのことで、半導体装置の実装密度を大
幅に向上させることができる半導体装置の製造方法を実
現できる。尚、製造方法については、上述した図１の半
導体装置の場合と同様なので、ここでは説明を割愛す
る。
す如く、エッチングにより導電パターン５５を形成して
いるため、半導体素子５２周辺に配置される半導体モジ
ュール５３、チップ部品５４等も中空構造内に内蔵する
ことができる。そのことで、半導体装置の実装密度を大
幅に向上させることができる半導体装置の製造方法を実
現できる。尚、製造方法については、上述した図１の半
導体装置の場合と同様なので、ここでは説明を割愛す
る。
【００８６】尚、本発明の半導体装置の製造方法では、
導電箔上に集合ブロックを形成した場合について説明し
たが、特に、この場合に限定する必要はなく、リードフ
レーム等のように導電部材から成る基板に対しも同様な
効果を得ることができる。その他、本発明の要旨を逸脱
しない範囲で、種々の変更が可能である。
導電箔上に集合ブロックを形成した場合について説明し
たが、特に、この場合に限定する必要はなく、リードフ
レーム等のように導電部材から成る基板に対しも同様な
効果を得ることができる。その他、本発明の要旨を逸脱
しない範囲で、種々の変更が可能である。
【００８７】
【発明の効果】本発明の半導体装置では、同一の導電部
材から成るアイランド、外部電極等を含む導電パターン
上にＣＣＤ、ＣＭＯＳセンサー等の光学系の半導体素子
を固着している。そして、導電パターン等から成る搭載
部周囲を絶縁性樹脂から成る枠状部で囲み、また、枠状
部上をガラス板で覆うことで、中空構造の半導体装置を
実現する。そのことで、半導体素子とガラス板間に空気
層を存在させることができ、特に、半導体素子表面にマ
イクロレンズを形成し、透明樹脂を表面にモールドする
ことが出来ない場合に効果を有し、更に、半導体素子の
集光性を向上させることができる。
材から成るアイランド、外部電極等を含む導電パターン
上にＣＣＤ、ＣＭＯＳセンサー等の光学系の半導体素子
を固着している。そして、導電パターン等から成る搭載
部周囲を絶縁性樹脂から成る枠状部で囲み、また、枠状
部上をガラス板で覆うことで、中空構造の半導体装置を
実現する。そのことで、半導体素子とガラス板間に空気
層を存在させることができ、特に、半導体素子表面にマ
イクロレンズを形成し、透明樹脂を表面にモールドする
ことが出来ない場合に効果を有し、更に、半導体素子の
集光性を向上させることができる。
【００８８】更に、本発明の半導体装置では、中空構造
を実現するためのガラス板の全表面に所望の光の分光特
性を得るフィルター機能を有する透明樹脂が塗布されて
いることである。そのことで、半導体装置内に内蔵され
る光学系の半導体素子の特性に応じて透明樹脂を変更す
ることで、中空構造内に配置される種々の光学系の半導
体素子に対応することができる。
を実現するためのガラス板の全表面に所望の光の分光特
性を得るフィルター機能を有する透明樹脂が塗布されて
いることである。そのことで、半導体装置内に内蔵され
る光学系の半導体素子の特性に応じて透明樹脂を変更す
ることで、中空構造内に配置される種々の光学系の半導
体素子に対応することができる。
【００８９】更に、本発明の半導体装置では、支持基板
を用いず導電部材から成る導電パターンがアイランド、
外部電極、その他回路パターンを構成している。そのこ
とで、本発明では半導体素子のみならず、周辺部品をも
半導体装置内に内蔵することができる。その結果、支持
基板が不要とすることでのコスト削減、半導体装置の薄
型化および周辺部品を半導体装置内に内蔵したことでの
実装密度も大幅に向上させることができる。
を用いず導電部材から成る導電パターンがアイランド、
外部電極、その他回路パターンを構成している。そのこ
とで、本発明では半導体素子のみならず、周辺部品をも
半導体装置内に内蔵することができる。その結果、支持
基板が不要とすることでのコスト削減、半導体装置の薄
型化および周辺部品を半導体装置内に内蔵したことでの
実装密度も大幅に向上させることができる。
【００９０】本発明の半導体装置の製造方法では、エッ
チングにより導電部材上に複数の搭載部から成る集合ブ
ロックを多数形成し、集合ブロック毎に共通の枠状部、
共通のガラス板を用いて複数の半導体装置を同時に形成
することができる。そのことで、従来における個々の搭
載部毎の作業が不要となり中空構造の半導体装置の量産
性を実現することができる。
チングにより導電部材上に複数の搭載部から成る集合ブ
ロックを多数形成し、集合ブロック毎に共通の枠状部、
共通のガラス板を用いて複数の半導体装置を同時に形成
することができる。そのことで、従来における個々の搭
載部毎の作業が不要となり中空構造の半導体装置の量産
性を実現することができる。
【００９１】更に、本発明の半導体装置の製造方法で
は、導電部材を表面からエッチングし導電パターンを形
成した後、絶縁性樹脂による枠状部を形成し、半導体素
子を固着し、集合ブロック毎にガラス板を貼り合わせて
いる。このとき、上記の工程の間は導電部材を一体の支
持基板として利用し、その後のエッチング工程で個々に
独立した導電パターンとしている。そのことで、支持基
板を不要とした半導体装置を実現でき、また、周辺部品
をも中空構造内に内蔵できる半導体装置を実現できる。
は、導電部材を表面からエッチングし導電パターンを形
成した後、絶縁性樹脂による枠状部を形成し、半導体素
子を固着し、集合ブロック毎にガラス板を貼り合わせて
いる。このとき、上記の工程の間は導電部材を一体の支
持基板として利用し、その後のエッチング工程で個々に
独立した導電パターンとしている。そのことで、支持基
板を不要とした半導体装置を実現でき、また、周辺部品
をも中空構造内に内蔵できる半導体装置を実現できる。
【００９２】更に、本発明の半導体装置の製造方法で
は、中空構造を実現するガラス板全表面に所望の光の分
光特性を得るフィルター機能を有する透明樹脂を塗布す
る。そのことで、使用用途に応じて種々の半導体素子に
対応することができるので、汎用性に優れた半導体装置
の製造方法を実現できる。
は、中空構造を実現するガラス板全表面に所望の光の分
光特性を得るフィルター機能を有する透明樹脂を塗布す
る。そのことで、使用用途に応じて種々の半導体素子に
対応することができるので、汎用性に優れた半導体装置
の製造方法を実現できる。
【図１】本発明の半導体装置を説明する（Ａ）断面図
（Ｂ）平面図である。
（Ｂ）平面図である。
【図２】本発明の半導体装置を説明する（Ａ）断面図
（Ｂ）平面図である。
（Ｂ）平面図である。
【図３】本発明の半導体装置の製造方法を説明する図で
ある。
ある。
【図４】本発明の半導体装置の製造方法を説明する図で
ある。
ある。
【図５】本発明の半導体装置の製造方法を説明する図で
ある。
ある。
【図６】本発明の半導体装置の製造方法を説明する図で
ある。
ある。
【図７】本発明の半導体装置の製造方法を説明する図で
ある。
ある。
【図８】本発明の半導体装置の製造方法を説明する図で
ある。
ある。
【図９】本発明の半導体装置の製造方法を説明する図で
ある。
ある。
【図１０】本発明の半導体装置の製造方法を説明する図
である。
である。
【図１１】本発明の半導体装置の製造方法を説明する図
である。
である。
【図１２】本発明の半導体装置の製造方法を説明する図
である。
である。
【図１３】本発明の半導体装置の製造方法を説明する図
である。
である。
【図１４】本発明の半導体装置の製造方法を説明する図
である。
である。
【図１５】従来の半導体装置を説明する図である。
【図１６】従来の半導体装置の製造方法を説明する図で
ある。
ある。
２２ 導電パターン
２２１ アイランド
２２２ 外部電極
２４ 半導体素子
２５ 金属細線
２６ 枠状部
２７ 絶縁部
２８ 凹部
２９ ガラス板
Claims (24)
- 【請求項１】 少なくとも半導体素子のアイランドおよ
び外部電極を形成する導電パターンより成る搭載部が形
成された導電部材と、 前記導電部材上に前記導電パターンを囲むように設けら
れた絶縁性樹脂より成る枠状部と、 前記所望の前記導電パターンの前記アイランドに固着す
る半導体素子と、 前記各搭載部上に固着された前記半導体素子を気密中空
部に位置するように前記枠状部上に接着された透明板と
を具備することを特徴とする半導体装置。 - 【請求項２】 前記半導体素子周辺の前記導電パターン
には半導体モジュールおよびチップ部品が固着され、前
記半導体モジュールおよびチップ部品は前記気密中空部
内に位置することを特徴とする請求項１記載の半導体装
置。 - 【請求項３】 前記半導体モジュールは、コンデンサ、
抵抗、トランジスタまたはダイオードを内蔵することを
特徴とする請求項２記載の半導体装置。 - 【請求項４】 前記アイランドの周辺を絶縁性樹脂で囲
み、前記アイランドと前記外部電極との絶縁を行うこと
を特徴とする請求項１記載の半導体装置。 - 【請求項５】 前記外部電極は裏面に半田層が施されて
いることを特徴とする請求項１記載の半導体装置。 - 【請求項６】 前記導電部材は銅から成るリードフレー
ムまたは銅から成る導電箔であることを特徴とする請求
項１記載の半導体装置。 - 【請求項７】 前記半導体素子は、ＣＣＤまたはＣＭＯ
Ｓセンサーであることを特徴とする請求項１記載の半導
体装置。 - 【請求項８】 前記透明板表面は所望の分光特性を得る
フィルター機能を有する透明樹脂が被膜されることを特
徴とする請求項１記載の半導体装置。 - 【請求項９】 導電部材を用意し、少なくとも半導体素
子を固着するアイランドおよび外部電極を形成する導電
パターンから成る搭載部を多数個形成する工程と、 前記導電部材上に前記各搭載部を囲むように絶縁性樹脂
から成る枠状部を形成する工程と、 所望の前記導電パターンの前記アイランドに半導体素子
を固着する工程と、 前記半導体素子を覆い前記導電パターンとの間に前記各
搭載部毎に気密中空部を形成するように透明板を接着す
る工程と、 前記導電部材の裏面全域を前記絶縁性樹脂が露出するま
で除去する工程と、 前記枠状部をダイシングして前記各搭載部毎に分離する
工程とを具備することを特徴とする半導体装置の製造方
法。 - 【請求項１０】 前記枠状部は前記導電部材上の前記各
搭載部間に格子状に一体に形成されることを特徴とする
請求項９記載の半導体装置の製造方法。 - 【請求項１１】 前記アイランドと前記外部電極との間
に前記絶縁性樹脂を形成し、前記アイランドと前記外部
電極とを絶縁することを特徴とする請求項９記載の半導
体装置の製造方法。 - 【請求項１２】 前記外部電極の裏面には半田層を形成
することを特徴とする請求項９記載の半導体装置の製造
方法。 - 【請求項１３】 前記導電部材は銅から成るリードフレ
ームまたは銅から成る導電箔であることを特徴とする請
求項９記載の半導体装置の製造方法。 - 【請求項１４】 前記半導体素子は、ＣＣＤまたはＣＭ
ＯＳセンサーであることを特徴とする請求項９記載の半
導体装置の製造方法。 - 【請求項１５】 前記透明板表面には所望の分光特性を
得るフィルター機能を有する透明樹脂を被膜することを
特徴とする請求項９記載の半導体装置の製造方法。 - 【請求項１６】 前記半導体素子周辺の前記導電パター
ンには半導体モジュールおよびチップ部品を固着し、前
記半導体モジュールおよびチップ部品を前記気密中空部
内に位置することを特徴とする請求項９記載の半導体装
置の製造方法。 - 【請求項１７】 前記半導体モジュールは、コンデン
サ、抵抗、トランジスタまたはダイオードを内蔵するこ
とを特徴とする請求項１６記載の半導体装置の製造方
法。 - 【請求項１８】 導電部材を用意し、少なくとも半導体
素子を固着するアイランドおよび外部電極を形成する導
電パターンから成る搭載部を多数個前記導電部材表面か
らハーフエッチングし形成する工程と、 前記導電部材上に前記各搭載部を囲むように絶縁性樹脂
から成る枠状部を形成する工程と、 所望の前記導電パターンの前記各アイランドに半導体素
子を固着する工程と、 前記半導体素子を覆い前記導電パターンとの間に前記各
搭載部毎に気密中空部を形成するように透明板を接着す
る工程と、 前記導電部材の裏面全域を前記絶縁性樹脂が露出するま
でバックエッチングにより除去する工程と、 前記枠状部をダイシングして前記各搭載部毎に分離する
工程とを具備することを特徴とする半導体装置の製造方
法。 - 【請求項１９】 前記枠状部は前記導電部材上の前記各
搭載部間に格子状に一体に形成されることを特徴とする
請求項１８記載の半導体装置の製造方法。 - 【請求項２０】 前記アイランドと前記外部電極との間
に前記絶縁性樹脂を形成し、前記アイランドと前記外部
電極とを絶縁することを特徴とする請求項１８記載の半
導体装置の製造方法。 - 【請求項２１】 前記半導体素子は、ＣＣＤまたはＣＭ
ＯＳセンサーであることを特徴とする請求項１８記載の
半導体装置の製造方法。 - 【請求項２２】 前記透明板表面には所望の分光特性を
得るフィルター機能を有する透明樹脂を被膜することを
特徴とする請求項１８記載の半導体装置の製造方法。 - 【請求項２３】 前記半導体素子周辺の前記導電パター
ンには半導体モジュールおよびチップ部品を固着し、前
記半導体モジュールおよびチップ部品を前記気密中空部
内に位置することを特徴とする請求項１８記載の半導体
装置の製造方法。 - 【請求項２４】 前記半導体モジュールは、コンデン
サ、抵抗、トランジスタまたはダイオードを内蔵するこ
とを特徴とする請求項２３記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001316777A JP4020618B2 (ja) | 2001-10-15 | 2001-10-15 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001316777A JP4020618B2 (ja) | 2001-10-15 | 2001-10-15 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003125295A true JP2003125295A (ja) | 2003-04-25 |
| JP4020618B2 JP4020618B2 (ja) | 2007-12-12 |
Family
ID=19134732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001316777A Expired - Lifetime JP4020618B2 (ja) | 2001-10-15 | 2001-10-15 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4020618B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007027881A3 (en) * | 2005-09-01 | 2007-10-11 | Micron Technology Inc | Microelectronic imaging devices and associated methods for attaching transmissive elements |
| JP2007266380A (ja) * | 2006-03-29 | 2007-10-11 | Matsushita Electric Ind Co Ltd | 半導体撮像装置およびその製造方法 |
| US9214484B2 (en) | 2013-11-13 | 2015-12-15 | Samsung Electronics Co., Ltd. | Image sensor packages |
| JP2018049988A (ja) * | 2016-09-23 | 2018-03-29 | 京セラ株式会社 | 配線基板、電子装置および電子モジュール |
| KR20180072411A (ko) * | 2016-12-21 | 2018-06-29 | (주) 엔지온 | 반도체 패키지와 그 제조방법 및 반도체 패키지 조립장치 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04217350A (ja) * | 1990-12-19 | 1992-08-07 | Hitachi Ltd | 固体撮像装置 |
| JPH04326753A (ja) * | 1991-04-26 | 1992-11-16 | Sharp Corp | 半導体装置の製造方法 |
| WO1997005660A1 (en) * | 1995-08-02 | 1997-02-13 | Matsushita Electronics Corporation | Solid-state image pickup device and its manufacture |
| JPH09102580A (ja) * | 1995-08-02 | 1997-04-15 | Matsushita Electron Corp | 樹脂封止型半導体装置およびその製造方法 |
| JP2000252407A (ja) * | 1999-03-04 | 2000-09-14 | Hitachi Ltd | マルチチップモジュール |
| JP2000299396A (ja) * | 1999-04-15 | 2000-10-24 | Nippon Rekku Kk | 気密封止パッケージの製造方法 |
-
2001
- 2001-10-15 JP JP2001316777A patent/JP4020618B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04217350A (ja) * | 1990-12-19 | 1992-08-07 | Hitachi Ltd | 固体撮像装置 |
| JPH04326753A (ja) * | 1991-04-26 | 1992-11-16 | Sharp Corp | 半導体装置の製造方法 |
| WO1997005660A1 (en) * | 1995-08-02 | 1997-02-13 | Matsushita Electronics Corporation | Solid-state image pickup device and its manufacture |
| JPH09102580A (ja) * | 1995-08-02 | 1997-04-15 | Matsushita Electron Corp | 樹脂封止型半導体装置およびその製造方法 |
| JP2000252407A (ja) * | 1999-03-04 | 2000-09-14 | Hitachi Ltd | マルチチップモジュール |
| JP2000299396A (ja) * | 1999-04-15 | 2000-10-24 | Nippon Rekku Kk | 気密封止パッケージの製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007027881A3 (en) * | 2005-09-01 | 2007-10-11 | Micron Technology Inc | Microelectronic imaging devices and associated methods for attaching transmissive elements |
| JP2007266380A (ja) * | 2006-03-29 | 2007-10-11 | Matsushita Electric Ind Co Ltd | 半導体撮像装置およびその製造方法 |
| US9214484B2 (en) | 2013-11-13 | 2015-12-15 | Samsung Electronics Co., Ltd. | Image sensor packages |
| JP2018049988A (ja) * | 2016-09-23 | 2018-03-29 | 京セラ株式会社 | 配線基板、電子装置および電子モジュール |
| KR20180072411A (ko) * | 2016-12-21 | 2018-06-29 | (주) 엔지온 | 반도체 패키지와 그 제조방법 및 반도체 패키지 조립장치 |
| KR101872994B1 (ko) * | 2016-12-21 | 2018-08-02 | 주식회사 엔지온 | 반도체 패키지와 그 제조방법 및 반도체 패키지 조립장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4020618B2 (ja) | 2007-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4542768B2 (ja) | 固体撮像装置及びその製造方法 | |
| US9196650B2 (en) | Method of forming a low profile image sensor package | |
| JP4490406B2 (ja) | 固体撮像装置 | |
| US20070019101A1 (en) | Optical device, optical device apparatus, camera module, and optical device manufacturing method | |
| KR101420934B1 (ko) | Ｃｍｏｓ 이미지 센서를 위한 와이어 본드 인터포저 패키지 및 그 제조 방법 | |
| CN102496622B (zh) | 图像传感器芯片的封装方法以及摄像模组 | |
| JP2004296453A (ja) | 固体撮像装置、半導体ウエハ、光学装置用モジュール、固体撮像装置の製造方法及び光学装置用モジュールの製造方法 | |
| JP2007214360A (ja) | 半導体装置及びその製造方法 | |
| JP2003197885A (ja) | 光デバイス及びその製造方法、光モジュール、回路基板並びに電子機器 | |
| JP2002231918A (ja) | 固体撮像装置及びその製造方法 | |
| JP2002329850A (ja) | チップサイズパッケージおよびその製造方法 | |
| CN111900181B (zh) | 影像传感芯片晶圆级封装方法 | |
| JP2003031729A (ja) | 回路装置の製造方法 | |
| JP2004063751A (ja) | 固体撮像素子およびその製造方法 | |
| JP2003332542A (ja) | 半導体装置およびその製造方法 | |
| JP4020624B2 (ja) | 半導体装置の製造方法 | |
| JP4486005B2 (ja) | 半導体撮像装置およびその製造方法 | |
| JP4618639B2 (ja) | 半導体装置の製造方法 | |
| JP2003078077A (ja) | カメラモジュール | |
| JP4020618B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003110945A (ja) | カメラモジュール | |
| JP2003078122A (ja) | カメラモジュール | |
| JP2003110892A (ja) | カメラモジュール | |
| JP3600133B2 (ja) | 回路装置の製造方法 | |
| JP3600130B2 (ja) | 回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040914 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070828 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070925 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 5 |