[go: up one dir, main page]

JP2003108967A - カード型電子機器 - Google Patents

カード型電子機器

Info

Publication number
JP2003108967A
JP2003108967A JP2001304575A JP2001304575A JP2003108967A JP 2003108967 A JP2003108967 A JP 2003108967A JP 2001304575 A JP2001304575 A JP 2001304575A JP 2001304575 A JP2001304575 A JP 2001304575A JP 2003108967 A JP2003108967 A JP 2003108967A
Authority
JP
Japan
Prior art keywords
pattern
circuit pattern
card
substrate
type electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001304575A
Other languages
English (en)
Other versions
JP3735553B2 (ja
Inventor
Minoru Fukunaga
稔 福永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001304575A priority Critical patent/JP3735553B2/ja
Priority to US10/252,798 priority patent/US6784527B2/en
Priority to KR1020020058246A priority patent/KR100547963B1/ko
Priority to EP02021557A priority patent/EP1298967B1/en
Priority to DE60228034T priority patent/DE60228034D1/de
Publication of JP2003108967A publication Critical patent/JP2003108967A/ja
Application granted granted Critical
Publication of JP3735553B2 publication Critical patent/JP3735553B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07735—Physical layout of the record carrier the record carrier comprising means for protecting against electrostatic discharge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Credit Cards Or The Like (AREA)
  • Structure Of Printed Boards (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

(57)【要約】 【課題】本発明は、簡単かつ安価な構成で、より効果の
大きい静電気対策を施したカード型電子機器を提供する
ことを課題とする。 【解決手段】基板２０の一方の面２０Ａに配設された帯
電防止用パターンＧＬ，ＧＬ，…と、基板２０の他方の
面２０Ｂに配設された電解鍍金用パターンＣＰ，ＣＰ，
…とが基板２０の端面に於いて千鳥状に配設され、更
に、上記帯電防止用パターンＧＬ，ＧＬ，…とコーティ
ング層３０の表面との間の距離ｄａを、電解鍍金用パタ
ーンＣＰ，ＣＰ，…とカードケース１０の表面との間の
距離ｄｂより短くしたカードの厚み構造としている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、両面印刷回路基板
を用いて構成されるカード型電子機器に関する。
【０００２】
【従来の技術】不揮発性半導体メモリ素子を用いて構成
された、例えば小型メモリカードを構成するＳＤ（Secu
re Digital）カード等のカード型電子機器は、その両面
一部が利用者の手指に把持されて機器本体に装着脱され
ることから、静電防止対策を施す必要がある。
【０００３】この種、小型メモリカード等のカード型電
子機器に於いて、更に小型化を図ろうとすると、カード
の厚みを限界まで薄くする必要がある。この極薄カード
を実現するために、回路基板の一方の面に形成される部
品実装面のみをカードケースで覆い、他方の面の配線パ
ターン部分を例えば紫外線硬化性樹脂等による保護膜で
コーティングしてカード面を形成することにより、所望
の厚みに抑えた極薄の小型カードが実現される。このよ
うな小型で極薄のカード型電子機器に於いては、より効
果の大きい静電防止対策が必要となる。
【０００４】また、この種、カード型電子機器に於いて
は、製造上、基板単体の打ち抜き前に、所望の回路パタ
ーンに金メッキ等を施すための電解メッキ用のパターン
が複数枚の基板を連ねて配設されており、基板単体とな
った際にそのパターンが基板の端縁に残存する。この電
解メッキ用のパターンは内部の信号路をなす回路パター
ンに接続されたままであり、この基板端縁のパターンに
静電気の放電電流が急激に流れ込むと、その放電電流に
より、内部回路の物理的な破壊、データ破壊等の不都合
が生じる。このため、特に把持部に近い基板端縁のパタ
ーンに対しての有効な静電気対策が必要とされていた。
【０００５】
【発明が解決しようとする課題】上述したように、従来
では、小型メモリカード等のカード型電子機器に於い
て、より効果の大きい静電防止対策を施す必要があると
いう問題があり、特に把持部に近い基板端縁のパターン
に対しての有効な静電気対策が必要とされていた。
【０００６】本発明は上記実情に鑑みなされたもので、
簡単かつ安価な構成で、より効果の大きい静電防止対策
を期待できるカード型電子機器を提供することを目的と
する。
【０００７】更に、本発明は、特に把持部に近い基板端
縁のパターンに対して有効な静電気対策が期待できるカ
ード型電子機器を提供することを目的とする。
【０００８】更に、本発明は、特に回路基板の一方の面
のみをカードケースで覆い、他方の面を保護膜でコーテ
ィングしてカード面を形成した小型で極薄のカード型電
子機器に於いて、より効果の大きい静電防止対策が期待
できるカード型電子機器を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、両面印刷回路
基板の部品実装面となる一方の面がカバー部材で覆わ
れ、他方の面が外部接続端子を除いて保護膜によりコー
ティングされたカード型電子機器に於いて、上記基板の
他方の面に、グランドパターン若しくは電源パターンに
接続する帯電防止用の回路パターンを設けたことを特徴
とする。
【００１０】また、本発明は、両面印刷回路基板を用い
て構成された把持部を有するカード型電子機器に於い
て、上記把持部の間に存する上記基板の一方の面に配設
された信号パターンと、上記把持部の間に存する上記基
板の他方の面に配設された帯電防止用パターンと、上記
回路基板の一方の面を覆うカバー部材と、上記回路基板
の他方の面に配設された回路パターンを覆うコーティン
グ層とを具備し、上記帯電防止用パターンと上記コーテ
ィング層表面との間の距離を上記信号パターンと上記カ
バー部材表面との間の距離より短くしたことを特徴とす
る。
【００１１】また、本発明は、両面印刷回路基板を用い
て構成されるカード型電子機器に於いて、上記基板の一
方の面に設けられた回路パターンおよびこの回路パター
ンに接続して上記基板の端縁に接するように配設された
複数本の電解鍍金用の回路パターンに対して、上記基板
の他方の面に、グランドパターン若しくは電源パターン
から延出して上記電解鍍金用の回路パターンに沿い当該
パターンを両側から挟むようにして上記基板の端縁に接
するように複数本の帯電防止用の回路パターンを配設し
たことを特徴とする。
【００１２】また、本発明は、両面印刷回路基板を用い
て構成されるカード型電子機器に於いて、一方の面に、
信号路となる回路パターンおよびこの回路パターンに接
続して上記基板の端縁に接するように配設された電解鍍
金用の回路パターンを有し、他方の面に、グランドパタ
ーン若しくは電源パターン、およびこのグランドパター
ン若しくは電源パターンから延出して上記電解鍍金用の
回路パターンに沿い上記基板の端縁に接するように配設
された帯電防止用の回路パターンを有してなる回路基板
と、上記回路基板の一方の面を覆う保護カバーと、上記
回路基板の他方の面の少なくとも一部に施された回路パ
ターンを覆う保護膜とを具備し、上記帯電防止用の回路
パターンと上記保護膜表面との間の距離を、上記電解鍍
金用の回路パターンと上記保護カバーとの間の距離より
短かくしたことを特徴とする。
【００１３】また、本発明は、両面印刷回路基板を用い
て構成された把持部を有するカード型電子機器に於い
て、上記把持部の摘み位置に於ける上記基板の一方の面
に配設された信号パターンと、上記把持部の摘み位置に
於ける上記基板の他方の面に配設された帯電防止用パタ
ーンと、上記回路基板の一方の面を覆う保護カバーと、
上記回路基板の他方の面の少なくとも一部に施された回
路パターンを覆う保護膜とを具備し、上記帯電防止用パ
ターンと上記保護膜表面との間の距離を上記信号パター
ンと上記保護カバーとの間の距離より短くしたことを特
徴とする。
【００１４】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。この実施形態では、本発明を適用す
るカード型電子機器として、図１乃至図４は本発明をＳ
Ｄカードに適用した際の第１実施形態を示したもので、
図中、１０はカードケース、２０は極薄の両面印刷回路
基板（以下単に基板と称す）である。カードケース１０
は扁平矩形状をなす合成樹脂材料により構成され、一端
部に凹状溝でなる把持部１１が形成される。基板２０の
一方の面２０Ａには、図１（ｃ）、および図３に示すよ
うに、一辺に複数のコンタクト端子ＴＰ，ＴＰ，…が配
設され、このコンタクト端子ＴＰ，ＴＰ，…を露出させ
て、上記基板２０の一方の面２０Ａが、例えば紫外線硬
化性樹脂等による保護膜で扁平状にコーティングされ、
そのコーティング層３０でカード面が形成されている。
尚、基板２０の一方の面２０Ａに形成される図３に示す
回路パターン構成に対する従来の回路パターン構成を図
５に示している。この図５に示す従来の回路パターンに
は、帯電防止用パターンが存在しない。上記図３および
図５に於いては、回路パターンを露出して示している
が、実際には、回路パターン形成された基板面がコンタ
クト端子ＴＰ，ＴＰ，…が配列されたコンタクト部分を
除いてレジストにより被覆されている（図１（ｃ）参
照）。
【００１５】また、基板２０の他方の面２０Ｂには、図
２に示すように、回路部品の実装パターン並びに信号路
となる回路パターンが配設され、回路部品の実装パター
ン上には回路部品２１がリフローにより半田実装され
る。この基板２０の他方の面２０Ｂは、図１（ａ）に示
す扁平状のカードケース１０によって図１（ｂ）に示す
ように全面が覆われて内部の回路部品が保護される。
【００１６】ここで、上記基板２０の他方の面２０Ｂに
は、上記信号路となる回路パターンに接続した複数本の
電解鍍金用パターンＣＰ，ＣＰ，…が基板端面に延出し
て配設される。
【００１７】また、上記基板２０の一方の面２０Ａ上に
は、図３に示すように、回路上接地電位となるグランド
パターンＧＰが設けられ、上記電解鍍金用パターンＣ
Ｐ，ＣＰ，…に対応して、上記グランドパターンＧＰに
接続した複数本の帯電防止用パターンＧＬ，ＧＬ，…が
基板２０の端縁に延出して配設される。
【００１８】この上記基板２０の一方の面２０Ａに配設
された帯電防止用パターンＧＬ，ＧＬ，…と、上記基板
２０の他方の面２０Ｂに配設された電解鍍金用パターン
ＣＰ，ＣＰ，…とは、基板２０の端面に於いて、図４に
示すように所定の間隔で千鳥状（互い違い）に配設され
る。
【００１９】更に、図４に示すように、上記帯電防止用
パターンＧＬ，ＧＬ，…と上記コーティング層３０の表
面との間の距離ｄａを、上記電解鍍金用パターンＣＰ，
ＣＰ，…とカードケース１０の表面との間の距離ｄｂよ
り短くしたカードの厚み構造としている。
【００２０】このように、帯電防止用パターンＧＬ，Ｇ
Ｌ，…と電解鍍金用パターンＣＰ，ＣＰ，…とを千鳥状
に配設して、電解鍍金用パターンＣＰ，ＣＰ，…を帯電
防止用パターンＧＬ，ＧＬ，…で挟むように沿わせ、か
つ、上記帯電防止用パターンＧＬ，ＧＬ，…と上記コー
ティング層３０の表面との間の距離ｄａを、上記電解鍍
金用パターンＣＰ，ＣＰ，…とカードケース１０の表面
との間の距離ｄｂより短くしたカードの厚み構造とした
ことで、図５に示す、帯電防止用パターンを有していな
い従来の基板構成（基板の一方の面のパターン構成）に
比し、上記図１（ａ）に示すカードケース１０に設けら
れた把持部１１を手指で摘んで装着脱する際に、静電気
による放電電流が距離的に最も近い帯電防止用パターン
ＧＬ，ＧＬ，…を介してグランドパターンＧＰに流れ込
み、これによって静電気による放電電流が電解鍍金用パ
ターンＣＰ，ＣＰ，…を介して内部の回路に流れ込む不
都合を確実に回避することができる。
【００２１】上記した実施形態では、帯電防止用パター
ンＧＬ，ＧＬ，…をグランドパターンに接続して、静電
気による放電電流をグランド（ＧＮＤ）に落とす（流
す）構成を例示したが、これに限らず、例えば上記帯電
防止用パターンＧＬ，ＧＬ，…を低インピーダンスの特
定の他の電源ライン、具体例としてはカード内の電源供
給源となるＶｃｃライン（端子）等に接続してもよい。
このような帯電防止用パターンＧＬ，ＧＬ，…を電源供
給源（Ｖｃｃ）に接続した構成に於いても、静電気によ
る放電電流を電源供給源の低インピーダンス回路上で確
実に収束しディスチャージできることから、内部回路の
動作駆動電圧並びに信号レベルに何ら影響を及ぼすこと
なく、安定した回路動作を維持することができる。
【００２２】また、上記した実施形態に於いては、基板
の端縁まで配設される、内部回路の信号路となるパター
ンに接続された電解鍍金用パターンＣＰ，ＣＰ，…に対
して、帯電防止対策を施した場合を例に説明したが、把
持部１１の間に存する基板２０の他方の面２０Ｂに配設
される、信号路となる回路パターンに対しても、上記同
様の帯電防止用パターンＧＬ，ＧＬ，…を配設すること
で、信号路となる回路パターンを確実に静電気の放電に
よる障害から保護することができる。
【００２３】尚、上記した実施形態では、説明を簡素に
するため、一種のカード構造のみを例に、また簡単な回
路パターンを例に示したが、図示したカードの形状、構
造等に拘わらず、各種のカード型電子機器に本発明を適
用することができる。
【００２４】
【発明の効果】以上詳記したように本発明によれば、両
面印刷回路基板を用いて構成されたカード型電子機器に
於いて、簡単かつ安価な構成で、より効果の大きい静電
気対策を施したカード型電子機器が提供できる。
【００２５】また、本発明によれば、特に把持部に近い
基板端縁のパターンに対して有効な静電気対策を施した
カード型電子機器が提供できる。更に、本発明によれ
ば、特に回路基板の一方の面のみをカードケースで覆
い、他方の面を保護膜でコーティングしてカード面を形
成した小型で極薄のカード型電子機器に於いて、より効
果の大きい静電防止対策を施したカード型電子機器が提
供できる。
【図面の簡単な説明】
【図１】本発明の実施形態に於けるカード型電子機器の
構成を示す図。
【図２】上記実施形態に於ける基板の他方の面のパター
ン構成例を示す図。
【図３】上記実施形態に於ける基板の一方の面のパター
ン構成例を示す図。
【図４】上記実施形態に於ける基板端部に於ける回路パ
ターン配置例を示す図。
【図５】従来の基板構成説明するための基板の一方の面
のパターン構成例を示す図。
【符号の説明】
１０…カードケース １１…把持部 ２０…基板（極薄両面印刷回路基板） ２０Ａ…基板の一方の面 ２０Ｂ…基板の他方の面 ２１…回路部品 ３０…コーティング層 ＣＰ…電解鍍金用パターン ＧＬ…帯電防止用パターン ＴＰ…コンタクト端子 ＧＰ…グランドパターン

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 両面印刷回路基板の部品実装面となる一
    方の面がカバー部材で覆われ、他方の面が外部接続端子
    を除いて保護膜によりコーティングされたカード型電子
    機器に於いて、前記基板の他方の面に、グランドパター
    ン若しくは電源パターンに接続する帯電防止用の回路パ
    ターンを設けたことを特徴とするカード型電子機器。
  2. 【請求項２】 両面印刷回路基板を用いて構成された把
    持部を有するカード型電子機器に於いて、 前記把持部の間に存する前記基板の一方の面に配設され
    た信号パターンと、 前記把持部の間に存する前記基板の他方の面に配設され
    た帯電防止用パターンと、 前記回路基板の一方の面を覆うカバー部材と、 前記回路基板の他方の面に配設された回路パターンを覆
    うコーティング層とを具備し、 前記帯電防止用パターンと前記コーティング層表面との
    間の距離を前記信号パターンと前記カバー部材表面との
    間の距離より短くしたことを特徴とするカード型電子機
    器。
  3. 【請求項３】 前記カバー部材の一端に、前記コーティ
    ングされた基板面との間で把持される把持部が形成さ
    れ、この把持部の間に存する前記基板の他方の面に前記
    帯電防止用の回路パターンが配設される請求項１または
    ２記載のカード型電子機器。
  4. 【請求項４】 前記把持部の間に存する前記基板の一方
    の面に配設された信号路となる回路パターンに対応して
    前記基板の他方の面に前記帯電防止用の回路パターンが
    配設される請求項３記載のカード型電子機器。
  5. 【請求項５】 前記帯電防止用の回路パターンは、前記
    信号路となる回路パターンに沿って両側に配設される請
    求項４記載のカード型電子機器。
  6. 【請求項６】 両面印刷回路基板を用いて構成されるカ
    ード型電子機器に於いて、 前記基板の一方の面に設けられた回路パターンおよびこ
    の回路パターンに接続して前記基板の端縁に接するよう
    に配設された電解鍍金用の回路パターンと、 前記基板の他方の面に設けられたグランドパターン若し
    くは電源パターン、およびこのグランドパターン若しく
    は電源パターンから延出して前記電解鍍金用の回路パタ
    ーンに沿い前記基板の端縁に接するように配設された帯
    電防止用の回路パターンとを具備したことを特徴とする
    カード型電子機器。
  7. 【請求項７】 前記帯電防止用の回路パターンおよび前
    記電解鍍金用の回路パターンはそれぞれ複数本からな
    り、前記電解鍍金用の回路パターンは前記帯電防止用の
    回路パターンの間に位置して配設される請求項６記載の
    カード型電子機器。
  8. 【請求項８】 前記電解鍍金用の回路パターンと前記帯
    電防止用の回路パターンとは千鳥状に配設される請求項
    ６記載のカード型電子機器。
  9. 【請求項９】 一方の面に、信号路となる回路パターン
    およびこの回路パターンに接続して前記基板の端縁に接
    するように配設された電解鍍金用の回路パターンを有
    し、他方の面に、グランドパターン若しくは電源パター
    ン、およびこのグランドパターン若しくは電源パターン
    から延出して前記電解鍍金用の回路パターンに沿い前記
    基板の端縁に接するように配設された帯電防止用の回路
    パターンを有してなる回路基板と、 前記回路基板の一方の面を覆う保護カバーと、 前記回路基板の他方の面に配設された回路パターンを覆
    う保護膜とを具備したことを特徴とするカード型電子機
    器。
  10. 【請求項１０】 前記帯電防止用の回路パターンと前記
    保護膜表面との間の距離が、前記電解鍍金用の回路パタ
    ーンと前記保護カバーとの間の距離より短い請求項９記
    載のカード型電子機器。
JP2001304575A 2001-09-28 2001-09-28 カード型電子機器 Expired - Fee Related JP3735553B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001304575A JP3735553B2 (ja) 2001-09-28 2001-09-28 カード型電子機器
US10/252,798 US6784527B2 (en) 2001-09-28 2002-09-24 Electronic card formed of a double-sided printed circuit board with static electricity prevention circuit
KR1020020058246A KR100547963B1 (ko) 2001-09-28 2002-09-25 전자 카드
EP02021557A EP1298967B1 (en) 2001-09-28 2002-09-26 Electronic card
DE60228034T DE60228034D1 (de) 2001-09-28 2002-09-26 Elektronische Karte

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001304575A JP3735553B2 (ja) 2001-09-28 2001-09-28 カード型電子機器

Publications (2)

Publication Number Publication Date
JP2003108967A true JP2003108967A (ja) 2003-04-11
JP3735553B2 JP3735553B2 (ja) 2006-01-18

Family

ID=19124476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001304575A Expired - Fee Related JP3735553B2 (ja) 2001-09-28 2001-09-28 カード型電子機器

Country Status (5)

Country Link
US (1) US6784527B2 (ja)
EP (1) EP1298967B1 (ja)
JP (1) JP3735553B2 (ja)
KR (1) KR100547963B1 (ja)
DE (1) DE60228034D1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006106822A (ja) * 2004-09-30 2006-04-20 Toshiba Corp カード型電子機器
JP2008098251A (ja) * 2006-10-06 2008-04-24 Nec Electronics Corp 配線基板
CN108156831A (zh) * 2015-10-14 2018-06-12 大陆泰密克微电子有限责任公司 用于电换向电动机的去干扰模块、用于制造去干扰模块的方法和带有这种去干扰模块的车辆

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3785083B2 (ja) * 2001-11-07 2006-06-14 株式会社東芝 半導体装置、電子カード及びパッド再配置基板
US6903935B1 (en) * 2004-07-16 2005-06-07 Tien-Tzu Chen Memory card with a static electricity conducting board
CN100416827C (zh) * 2006-05-18 2008-09-03 威盛电子股份有限公司 封装元件
RU2009139138A (ru) * 2007-03-23 2011-04-27 Инновейтир, Инк. (Us) Электронная карточка и способ изготовления электронных карточек
AU2014247983B2 (en) * 2013-04-05 2017-08-10 Pny Technologies, Inc. Reduced length memory card
USD734756S1 (en) 2014-04-04 2015-07-21 Pny Technologies, Inc. Reduced length memory card

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1204213A (en) * 1982-09-09 1986-05-06 Masahiro Takeda Memory card having static electricity protection
JPH0690872B2 (ja) * 1986-08-18 1994-11-14 東京電気株式会社 メモリ−カ−ド装置
JPH04345895A (ja) * 1991-05-22 1992-12-01 Hitachi Maxell Ltd メモリカード
JP2965183B2 (ja) * 1992-09-07 1999-10-18 ローム株式会社 Ｉｃカード
ES2120466T3 (es) * 1993-10-22 1998-11-01 Molex Inc Sistema para suprimir cargas electricas asociado con conectadores de tarjetas de memoria.
JPH07302318A (ja) * 1994-03-09 1995-11-14 Seiko Epson Corp カード型電子装置
US5502620A (en) * 1994-03-11 1996-03-26 Molex Incorporated Grounded IC card
JPH08123929A (ja) * 1994-10-28 1996-05-17 Mitsubishi Plastics Ind Ltd Ｉｃメモリカード
US6150193A (en) * 1996-10-31 2000-11-21 Amkor Technology, Inc. RF shielded device
US6160705A (en) * 1997-05-09 2000-12-12 Texas Instruments Incorporated Ball grid array package and method using enhanced power and ground distribution circuitry
US6064113A (en) * 1998-01-13 2000-05-16 Lsi Logic Corporation Semiconductor device package including a substrate having bonding fingers within an electrically conductive ring surrounding a die area and a combined power and ground plane to stabilize signal path impedances
US6040622A (en) * 1998-06-11 2000-03-21 Sandisk Corporation Semiconductor package using terminals formed on a conductive layer of a circuit board
US6462273B1 (en) * 2001-03-16 2002-10-08 Micron Technology, Inc. Semiconductor card and method of fabrication

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006106822A (ja) * 2004-09-30 2006-04-20 Toshiba Corp カード型電子機器
JP2008098251A (ja) * 2006-10-06 2008-04-24 Nec Electronics Corp 配線基板
CN108156831A (zh) * 2015-10-14 2018-06-12 大陆泰密克微电子有限责任公司 用于电换向电动机的去干扰模块、用于制造去干扰模块的方法和带有这种去干扰模块的车辆
JP2019500831A (ja) * 2015-10-14 2019-01-10 コンティ テミック マイクロエレクトロニック ゲゼルシャフト ミット ベシュレンクテル ハフツングＣｏｎｔｉ Ｔｅｍｉｃ ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ ＧｍｂＨ 電気整流式電動機のための干渉抑制モジュール、干渉抑制モジュールの製造方法およびこの種の干渉抑制モジュールを備える車両
CN108156831B (zh) * 2015-10-14 2021-11-02 大陆泰密克微电子有限责任公司 用于电换向电动机的去干扰模块、用于制造去干扰模块的方法和带有这种去干扰模块的车辆
US11695311B2 (en) 2015-10-14 2023-07-04 Vitesco Tehcnologies Germany GmbH Interference suppression module for an electrically commutated electric motor, method for producing an interference suppression module, and vehicle comprising such an interference suppression module

Also Published As

Publication number Publication date
DE60228034D1 (de) 2008-09-18
JP3735553B2 (ja) 2006-01-18
EP1298967B1 (en) 2008-08-06
US20030141580A1 (en) 2003-07-31
US6784527B2 (en) 2004-08-31
KR100547963B1 (ko) 2006-02-02
EP1298967A3 (en) 2005-03-30
EP1298967A2 (en) 2003-04-02
KR20030028381A (ko) 2003-04-08

Similar Documents

Publication Publication Date Title
RU2214627C2 (ru) Сенсорное устройство для определения биометрических признаков, в особенности отпечатков пальцев
KR100769759B1 (ko) 반도체 메모리 카드 및 그 제조 방법
US4794243A (en) Integrated circuit card with increased number of connecting terminals
US8154842B2 (en) Static-conducting sheet and electronic device using the same
JP3560599B2 (ja) 電子回路装置
JP2003108967A (ja) カード型電子機器
EP1653503A3 (en) Semiconductor device, circuit board, electro-optic device, electronic device
EP1434473A3 (en) Technique for reducing the number of layers in a signal routing device
JP2004047623A (ja) 接触型センサ内蔵半導体装置及びその製造方法
JPH1154237A (ja) 配線基板の放電構造
JP2005183464A (ja) 配線回路基板
JP2006147312A (ja) コネクタ
JPH06183189A (ja) Ｉｃカード用ｉｃモジュール
JP2003110202A (ja) カード型電子機器
JPH0644177U (ja) プリント配線板
JPH10117057A (ja) プリント基板への実装方法及びプリント基板
CN222994950U (zh) 一种指纹模组和指纹电子设备
JP3806390B2 (ja) 導通シート
JPH0714933A (ja) Ｉｃカード用ｉｃモジュール
JPH0628304Y2 (ja) Ｉｃカ−ド
JPH06309523A (ja) メモリカード
JP2003046213A (ja) 液晶パネル用可撓配線板
EP0661778A2 (en) Method and apparatus for providing electrical power to electronic devices enclosed in a chip carrier
JP2006140344A (ja) 過電圧保護装置及びこれを用いたコネクタ
JPH07239479A (ja) 液晶表示素子

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051024

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081028

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091028

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101028

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees