[go: up one dir, main page]

JP2003100989A - 高周波モジュール - Google Patents

高周波モジュール

Info

Publication number
JP2003100989A
JP2003100989A JP2001295443A JP2001295443A JP2003100989A JP 2003100989 A JP2003100989 A JP 2003100989A JP 2001295443 A JP2001295443 A JP 2001295443A JP 2001295443 A JP2001295443 A JP 2001295443A JP 2003100989 A JP2003100989 A JP 2003100989A
Authority
JP
Japan
Prior art keywords
substrate
metal layer
frequency module
layer
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001295443A
Other languages
English (en)
Inventor
Atsushi Isobe
敦 礒部
Eriko Takeda
栄里子 武田
Hiroshi Okabe
寛 岡部
Hidetoshi Matsumoto
秀俊 松本
Tomonori Tagami
知紀 田上
Satoshi Tanaka
聡 田中
Kenji Sekine
健治 関根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001295443A priority Critical patent/JP2003100989A/ja
Publication of JP2003100989A publication Critical patent/JP2003100989A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Transceivers (AREA)

Abstract

(57)【要約】 【課題】超音波素子と発熱の大きい半導体素子とを同一
基板に高密度に実装することが可能な小型、高性能な高
周波モジュールを提供すること。 【解決手段】半導体素子と超音波素子にそれぞれ導電体
（ビアホール）を用いた放熱構造を設けて、超音波素子
と熱接地面との間の熱抵抗を半導体素子と超音波素子の
間の熱抵抗よりも小さくし、半導体素子と超音波素子の
間の最短距離を1mm〜5mmにする。半導体素子と超音波素
子の間の基板部分に空洞を設けて、熱抵抗を半導体素子
と超音波素子の間の熱抵抗を大きくする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、無線通信、特に携
帯電話システムを代表とする移動体無線通信や無線LAN
(Local Area Network)などにおける無線通信端末に用い
て好適な高周波モジュールに関する。
【０００２】
【従来の技術】移動体無線通信や無線LANなどにおける
無線通信端末は、近年、その小型化が著しく進んでお
り、それには該端末に用いられる送受信装置の実装面積
の低減が大きく寄与している。実装面積の低減に対して
は、送受信装置を幾つかのブロックに区切り、各ブロッ
クをセラミックス、ガラスセラミックス又は樹脂などに
よる基板に高密度実装してモジュール化することが一般
的に行なわれている。
【０００３】そのようなモジュールは、現在、送信用ベ
ースバンド大規模集積回路(送信用BB-LSI)で作成された
送信信号をキャリア周波数に搬送することによって高周
波送信信号にする送信用高周波半導体集積回路モジュー
ル(送信RF-IC)、その高周波送信信号を大電力に増幅す
るパワーアンプモジュール(以下「PA」という)、その大
電力の高周波送信信号を受信系とのアイソレーションを
保ちながらアンテナに送り、またアンテナから受信した
高周波受信信号を送信系とのアイソレーションを保ちな
がら分離するフィルタ群モジュール(フロントエンドモ
ジュール)、フロントエンドモジュールからの受信信号
を低周波に変換してベースバンドの受信信号にする受信
用高周波半導体集積回路モジュール(受信RF-IC)、及び
その受信信号を入力して処理する受信用ベースバンド大
規模集積回路(受信用BB-LSI)に集約されることが多くな
っている。
【０００４】更に高密度実装を進めるために、PAとフロ
ントエンドモジュール(FEM)を同一基板に実装した高周
波モジュール(例えば特開平8-102631号公報参照)が提案
され、またPAとフロントエンドモジュールと送受信RF-I
Cを同一基板に実装した高周波モジュール(例えば特開平
10-125830号公報参照)も提案されている。何れも立体的
構造や高周波部品間の距離を小さくする構造が採用され
ている。
【０００５】なお、小型、低コスト化、並びに高機能化
が要求されるPAに関する従来技術として、例えば特開20
00-299427号公報に高周波集積回路装置が開示されてい
る。従来例における高周波集積回路装置の断面図を図２
７および図２８に示す。なお、図２７および図２８で
は、同一部位は同一符号で示す。図２７において、高周
波集積回路装置は、複数の誘電体層200a〜200eが積層さ
れた多層基板200と、多層基板200の両面に実装された能
動素子を有する半導体チップ110，210と、多層基板200
の層間および表面に形成された回路配線層と、多層基板
200の表面の少なくとも一方に実装された受動素子から
なるチップ部品410とから構成されている。図２７は、
チップ部品として容量、インダクタ、抵抗などを用い、
半導体チップ110並びに210には高周波電力増幅素子を形
成した高周波集積回路装置である。図２７に示した従来
例では半導体チップ110並びに210が電力増幅を行い放熱
するため、放熱カバー300と放熱板500を有している。
【０００６】また、従来技術では、半導体チップ110の
発熱が小さく半導体チップ210の発熱が大きい場合につ
いては、図２８に示すように半導体チップ110に対して
は放熱カバーを設けず、半導体チップ210に対しては放
熱板500を設けた構造を開示している。
【０００７】
【発明が解決しようとする課題】PAは大電力を消費し、
発熱するため、放熱構造を必要とする。一方、フロント
エンドモジュールのキーデバイスであるSAW(Surface Ac
oustic Wave)素子は外部電源を使わないため、ほとんど
発熱しない。なお、SAW素子は、圧電体の表面を伝搬す
るSAW(弾性表面波)を電極で制御して特定の電気的特性
を持たせたものである。
【０００８】PAとフロントエンドモジュールを同一セラ
ミックス基板に実装した場合、従来技術に開示されてい
るように、放熱板や放熱カバーによってPAが発生する熱
の一部を基板から逃がすことは可能であるが、当然のこ
とながらPAが配置されている基板を通って、放熱板や放
熱カバー以外の場所にも熱は伝達され、フロントエンド
モジュールのSAW素子に熱が到達するという問題があ
る。
【０００９】高周波部に使用するSAW素子には、通常、圧
電基板に回転Yカットに切り出したタンタル酸リチウム
が用いられる。この圧電基板上を伝搬するSAWは、温度
上昇に伴い、0.02dB/℃程度の損失増加が発生する。そ
のため、例えば損失劣化を0.1dB以下に押さえるには温
度上昇を5℃以内にする必要がある。
【００１０】また、圧電基板が40ppm/℃の温度係数を有
するため、SAW素子の温度が上昇すると、周波数特性が
低温側にシフトする。そのため、例えばW-CDMA(Wideban
d-Code Division Multiple Access)用分波器の周波数シ
フトをW-CDMAシステムで要求される0.2MHz以下に押さえ
るには、温度上昇を3℃以内に押さえる必要がある。
【００１１】なお、SAW素子を通過する電力が、SAW素子
が有する微小な損失分で消費される熱が僅かではあるが
発生する。この微小な熱はSAW素子の櫛型電極にこもる
ため、局所的に櫛型電極が高温になり、櫛型電極がAl電
極である場合、Alのマイグレーションが引き起こされ、A
l電極の不可逆劣化が引き起こされることがある。な
お、SAW素子に放熱構造を設けた例がある(例えば特開20
00-59174号公報参照)が、この例で取り上げている問題
は可逆劣化であり、不可逆劣化に対しては考慮されてお
らず、問題が異なる。
【００１２】以上のように、従来の技術では、SAW素子
の損失劣化や周波数シフトの抑制は考慮されておらず、
従って、PAとSAW素子を同一基板に実装する場合のSAW素
子の冷却構造、PAからSAW素子までの熱伝搬路に関して
検討が行われておらず、熱対策が不充分であった。
【００１３】従って、温度の上昇に対して動作特性が変
化する、又は電力増幅素子よりも狭い温度範囲で動作す
る、或いは電力増幅素子よりも動作範囲の上限の温度が
低い等の特性を有する素子を、電力増幅素子と同一基板
上に集積するためには、従来技術では、電力増幅素子の
発熱の影響を受けないように、両者の距離を十分に離し
て配置する必要があった。そのため、高周波モジュール
の高集積化や小型化が困難であるという課題があった。
例えば、発熱する半導体素子と温度による特性変化が大
きいSAW素子とを有する小型で高性能の高周波モジュー
ルを実現することが困難であった。
【００１４】本発明は、上記従来技術の課題を解決し、
SAW素子の温度上昇を防ぐという従来にない発想、或い
は電力増幅素子と上記特性を有する素子の間の熱伝導を
積極的に防ぐという従来にない発想を取り入れることに
より、発熱素子である電力増幅素子と、温度の上昇に対
して動作特性の変化が大きいSAW素子、或いは上記特性
を有する素子とを同一基板上に高密度に集積することを
可能にし、小型で高性能の高周波モジュールを提供する
ことを目的とする。
【００１５】即ち、本発明の第一の目的は、電力増幅素子
の発熱によるSAW素子の温度上昇を抑えた、高性能なSAW
素子を有する小型で低コストの高周波モジュールを提供
することにある。
【００１６】また、本発明の第二の目的は、SAW素子の
温度上昇を抑えた、高性能なSAW素子を有する小型で低
コストの高周波モジュールを提供することにある。
【００１７】更に、本発明の第三の目的は、発熱素子で
ある高周波電力増幅素子と、温度の上昇に対して動作特
性が変化する、または電力増幅素子よりも動作範囲の上
限の温度が低い素子とを同一基板上に高密度に集積し
た、小型で低コストの高周波モジュールを提供すること
にある。
【００１８】
【課題を解決するための手段】上記の第一の目的を達成
するための本発明の高周波モジュールは、電力増幅機能
を有する半導体チップ又は該半導体チップを有する半導
体モジュールの何れかの半導体素子と、少なくとも一部
が圧電体で構成された超音波チップ又は該超音波チップ
を有する超音波モジュールの何れかの超音波素子と、半
導体素子及び超音波素子をそれぞれ第１の金属層及び第
２の金属層を介して保持する少なくとも１層の誘電体層
からなる誘電体基板と、誘電体基板を別の誘電体基板に
固定した場合に別の誘電体基板側となる上記誘電体基板
の面に設けた第３の金属層及び第４の金属層と、第１の
金属層と第３の金属層の間に設けた双方に接する第１の
金属体と、第２の金属層と第４の金属層の間に設けた双
方に接する第２の金属体とを備え、第１の金属層と第３
の金属層と第１の金属体とは、半導体素子の接地端子と
電気的に接続されかつ半導体素子の発する熱を第３の金
属層に伝える放熱構造をなし、第２の金属層と第４の金
属層と第２の金属体とは、超音波素子の接地端子と電気
的に接続されかつ超音波素子の熱を該第４の金属層に伝
える放熱構造をなしていることを特徴とする。
【００１９】上記高周波モジュールは、半導体素子と第
３の金属層の間の熱抵抗及び超音波素子と第４の金属層
の間の熱抵抗のいずれもが半導体素子と超音波素子の間
の熱抵抗よりも低いことが望ましく、更に超音波素子と
半導体素子との間の最短距離が5mm以下1mm以上に設定さ
れていることが望ましい。
【００２０】また、上記高周波モジュールは、その消費
電力が100mW以上18W以下であることが望ましい。
【００２１】上記の第一の目的を達成するための本発明
の更に別の高周波モジュールは、電力増幅機能を有する
半導体素子と、少なくとも一部が圧電体で構成された超
音波素子と、半導体素子及び超音波素子と電気的に接続
する金属層を有しかつ半導体素子及び超音波素子を機械
的に支える基板と、半導体素子が接している第1の基板
部分と該超音波素子が接している第２の基板部分との間
の中間部分に具備した、該中間部分以外の上記基板の部
分よりも熱抵抗を高くする手段とを備えていることを特
徴とする。
【００２２】上記別の高周波モジュールは、上記第１の
基板部分に、上記半導体素子の発する熱を放熱するため
の放熱手段を備えていることが望ましい。
【００２３】上記の第二の目的を達成するための本発明
の高周波モジュールは、少なくとも１層の第１の誘電体
層と、第1の誘電体層の第１の面に形成された第１の配
線層と、第１の誘電体層の第２の面に接する少なくとも
１層の第２の誘電体層と、第１の誘電体層の第２の面と
第２の誘電体層の第１の面との間に形成された第２の配
線層と、第２の誘電体層の第２の面に形成された第１の
金属層と、第２の誘電体層を貫き、第１の誘電体層の第
２の面と金属板とにより密封された空洞と、該空洞の内
部に設置された、少なくとも一部が圧電体で構成された
超音波素子と、該超音波素子の第1の面に形成された入
出力端子及び接地端子と第２の配線層を電気的及び熱伝
導的に接続するバンプと、半導体素子と、上記第１の誘
電体層及び上記第２の誘電体層を含む、該半導体素子を
第２の金属層を介して保持する誘電体基板とを備え、超
音波素子の第２の面は導電性物質によって上記金属板に
接続され、超音波素子の接地端子は第1の金属層に電気
的に接続され、半導体素子の接地端子は第２の金属層に
接続され、上記金属板は該第1の金属層に電気的に接続
され、更に第1の金属層は第２の金属層と電気的に絶縁
されていることを特徴とする。
【００２４】上記の第二の目的を達成するための本発明
の高周波モジュールは、少なくとも１層の第１の誘電体
層と、第１の誘電体層の第１の面に形成された第１の配
線層と、第１の誘電体層の第２の面に接する少なくとも
１層の第２の誘電体層と、第２の誘電体層の第２の面に
形成された第１の金属層と、第１の誘電体層の第２の面
と第２の誘電体層の第１の面との間に形成された第２の
配線層と、第２の誘電体層を貫いて形成された空洞と、
空洞の内部に設置された、少なくとも一部が圧電体で構
成された超音波素子と、超音波素子の第１の面に形成さ
れた入出力端子及び接地端子と第２の配線層を電気的及
び熱伝導的に接続するバンプと、半導体素子と、上記第
１の誘電体層及び上記第２の誘電体層を含む、半導体素
子を第２の金属層を介して保持する誘電体基板とを備
え、超音波素子は、超音波素子の第２の面と該空洞の側
面とに接して充填された導電性物質によって密閉され、
超音波素子の接地端子は第１の金属層に電気的に接続さ
れ、導電性物質は該第１の金属層に電気的に接続され、
更に半導体素子の接地端子は第２の金属層に接続され、
第1の金属層は第２の金属層と電気的に絶縁されている
ことを特徴とする。
【００２５】上記の第三の目的を達成するための本発明
の高周波モジュールは、少なくとも、電力増幅機能を有
する第一の素子と、温度の上昇に対して動作特性が変化
する、または前記第一の素子の動作範囲の上限の温度よ
りも動作範囲の上限の温度が低い第二の素子と、前記第
一並びに第二の素子と電気的に接続し、かつ機械的に支
える基板とから構成し、前記第一の素子と接している基
板の一部分である基板部分と前記第二の素子が接してい
る基板の一部分である基板部分との間の中間部分に、該
中間部分以外の上記基板の部分よりも熱抵抗を高くする
手段を設けることを特徴とする。
【００２６】熱抵抗を高くする手段は、（１） 前記基
板の第一の表面の一部に溝を設けること、（２） 前記
基板内部の一部に空洞を設けること、（３） 前記基板
の熱抵抗よりも高い熱抵抗を有する第一の物質を前記基
板に挿入すること、である。
【００２７】以上の手段を設けることにより、温度の上
昇に対して動作特性が変化する、又は電力増幅素子より
も狭い温度範囲で動作する、或いは電力増幅素子よりも
動作範囲の上限の温度が低い等の特性を有する素子、例
えばSAW素子と電力増幅素子とを高密度で集積化するこ
とができ、小型、低コストの高周波モジュールを提供す
ることができる。
【００２８】
【発明の実施の形態】以下、本発明に係る高周波モジュ
ールを図面に示した幾つかの発明の実施の形態を参照し
て更に詳細に説明する。なお、実施の形態を説明するた
めの全図において、同一の機能を有するものは同一符号
をつけ、その繰り返しの説明を省略する。 ＜発明の実施の形態一＞図１は、本発明の高周波モジュ
ールの第一の実施形態を示す断面図である。高周波モジ
ュールは、電力増幅機能とフィルタリング(濾波)機能を
有している。図１において、5は高周波モジュールのガ
ラスセラミックス多層基板、6は多層基板5を構成する4
層の誘電体層、1は、基板5の最上層の誘電体層6-1の上
に配置された電力増幅を行なう半導体素子、2は、基板5
の二番目の誘電体層6-2の裏面に保持されたフィルタリ
ングを行なうSAW素子であって、三番目及び四番目の誘
電体層6-3，6-4の一部にあけた溝の中に置かれたSAW素
子、3は、誘電体層6-1の上に配置されたチップ部品、4
は基板5の上面を覆っている電磁シールドとなる金属キ
ャップ、9は、SAW素子2を気密封止するために基板5の裏
面の一部にかぶせた金属の蓋、12は、誘電体層6を貫く
導電体即ちビアホールである。
【００２９】ガラスセラミックス多層基板5(11mm×25mm
×0.9mm)は、誘電体層6-1(厚さ100μm、熱伝導率1.2W/m
/K)、6-2(厚さ100μm、熱伝導率1.2W/m/K)、6-3(厚さ40
0μm、熱伝導率1.2W/m/K)、6-4(厚さ300μm、熱伝導率
1.2W/m/K)、及び多層基板5の表面及び裏面と各誘電体層
の層間に形成した金属層即ち導体層7(厚さ15μm、熱伝
導率300W/m/K)より構成されている。
【００３０】半導体素子1及びSAW素子2は、それぞれ導
電性接着剤8-1，8-2でガラスセラミックス多層基板5の
導体層7-1，7-2に固定されている。導体層7-1，7-2は、
それぞれビアホール12-1，12-2を介して導体層7-3(幅11
mm)電気的に接続されている。また半導体素子1とSAW素
子2の電気端子は、ボンディングワイヤ14(直径25μm)に
より、それぞれの導体層7と電気的に接続されている。
特に半導体素子1とSAW素子2の接地端子は各素子の裏面
の導体層7-1，7-2と電気的に接続されている。
【００３１】半導体素子１の入出力部は整合回路と接続
されている。整合回路は半導体素子1に内蔵されたイン
ダクタ、キャパシタ及び線路と、ガラスセラミックス多
層基板5の最上層に半田で接続されたチップ部品3と、ガ
ラスセラミックス多層基板5に内層されたインダクタ、
キャパシタ及び線路で構成されている。
【００３２】図２は、本実施形態の裏面を示した図であ
る。本実施形態では、半導体素子1の裏面に位置する導
体層7-1に接続している12個のビアホール12-1(直径50μ
m、熱伝導率300W/m/K)は、半導体素子1の放熱のために
用いられる。12個のビアホール12-1から伝わってきた熱
を高周波モジュールの外部に放出するために、モジュー
ルの裏面には2.25mm×2.25mmの導体層7-40が設置されて
いる。導体層7-40は、ビアホール12-1に接し、電気的に
接続されている。導体層7-40は、半田又は熱伝導の良い
接着剤でマザーボード(図示せず)に直接接続することが
でき、半導体素子1の熱的な接地として機能する。な
お、15は、高周波モジュールを外部に接続するための側
面端子である。
【００３３】また、SAW素子2の裏面に位置する導体層7-
2に接続している6個のビアホール12-2(直径50μm、熱伝
導率300W/m/K)は、SAW素子2の冷却のために用いられ
る。6個のビアホール12-2から伝わってきた熱を本高周
波モジュールの外部に放出するために、モジュールの裏
面には5.0mm×5.0mmの導体層7-41が設置されている。導
体層7-41は、ビアホール12-2に接し、電気的に接続され
ている。導体層7-41は、導体層7-40と同様、半田又は熱
伝導の良い接着剤でマザーボードに直接接続することが
でき、SAW素子2の熱的な接地として機能する。このよう
に本実施形態では半導体素子１の放熱構造とは別にSAW
素子2の冷却構造を設けている。
【００３４】本発明者は、熱伝導の等価回路を用いて、
電力増幅器で発生する熱の伝わり方を詳細に検討した。
気体はガラスセラミックスより熱伝導率が二桁低く、ま
たボンディングワイヤ14は細く、双方とも熱の伝搬には
寄与しないとして等価回路では無視される。半導体素子
1は裏面導体層7-1により、セラミックス多層基板5に熱
的に接続している。上述のように、裏面導体層7-1は12
個のビアホール12-1により導体層7-40に接続されてい
る。また、ビアホール12-1は導体層7-3に接続されてい
る。そして、導体層7-3は多数のビアホールにより導体
層7-2に接続されている。導体層7-2は導電性接着剤8-2
を介してSAW素子2と接続されている。また、導体層7-2
及び導体層7-3は6個のビアホール12-2により導体層7-41
に接続されている。その結果、本モジュールにおける半
導体素子1(Port1)からSAW素子2(Port2)への熱伝導は、
図３に示す等価回路で表記することができることを見出
した。
【００３５】図３において、R1は導体層7-1と導体層7-3
の間のビアホール12-1及び導電性接着剤8-1による半導
体素子1側の直列熱抵抗、R2は導体層7-3と導体層7-40の
間のビアホール12-1による半導体素子1側の並列熱抵
抗、Rs1は導体層7-3と導体層7-2の間のビアホール12-2
及び導電性接着剤8-2によるSAW素子2側の直列熱抵抗、R
sは導体層7-3と導体層7-41の間のビアホール12-2による
SAW素子2側の並列熱抵抗、Rtはビアホール12-1とビアホ
ール12-2間の素子間熱抵抗である。なお、熱抵抗Rtは、
誘電体層6-1，6-2，6-3，6-4、及び導体層7-3の熱特性
によって定まる。
【００３６】本実施形態では、誘電体層6の熱伝導率1.2
W/m/K、ビアホール12-1，12-2と導体層7-3の熱伝導率30
0W/m/Kであるから、直列熱抵抗R1は10K/W、並列熱抵抗R
2は28.3K/W、直列熱抵抗Rs1は8K/W、並列熱抵抗Rsは42.
4K/W、また半導体素子1とSAW素子2の間の最短距離が5mm
であるため、素子間熱抵抗Rtは81.5K/Wである。外部の
温度(設置部)を70℃とし、半導体素子1をヨーロッパで
最も普及している携帯電話システムGSM(Global System
for Mobile Communication)用電力増幅器の条件(出力3
W、デューティー比1/8、半導体素子1の効率を50%)で動
作させた場合、図３の等価回路を用いて計算することに
より、SAW素子2の温度が73.0℃になることが分った。
【００３７】更に、SAW素子2の放熱に寄与しているビア
ホール12-2の個数とSAW素子2の温度の関係を調べた。表
1にビアホール12-2の個数とそのときのSAW素子2側の並
列熱抵抗Rs及びSAW素子2の温度を示す。このとき、半導
体素子1とSAW素子2の間の最短距離が5mmである
【００３８】
【表１】 表1によると、ビアホール12-2の個数を3個にしたとき、
熱抵抗Rsは84.9K/Wとなり、ほぼ素子間熱抵抗Rtと同程
度になり、そのとき、SAW素子2の温度上昇を5℃以下に
することができた。また、ビアホール12-2の個数を6個
にしたとき、熱抵抗Rsは42.4K/Wとなって、熱抵抗Rsは
熱抵抗Rtの約半分になり、そのとき、SAW素子2の温度上
昇はほぼ無視できる3℃にすることができた。更に、熱
抵抗Rsを25K/W以下(ビアホール12-2の個数を12個以上)
にしたとき、SAW素子2の温度上昇はほぼ完全に無視する
ことができる2℃以下にすることができる。
【００３９】次に、SAW素子2と半導体素子1との最短距
離と、SAW素子2の温度の関係を調べた。表2にSAW素子2
と半導体素子1との最短距離とそのときの素子間熱抵抗R
t及びSAW素子2の温度を示す。このとき、ビアホール12-
2の個数は6個である。
【００４０】
【表２】 表2によると、SAW素子2と半導体素子1との最短距離を3m
mにしたとき、SAW素子2側の並列熱抵抗Rsは50K/W以下で
熱抵抗Rtより小さくなり、そのとき、SAW素子2の温度上
昇は5℃以下にすることができた。また、SAW素子2と半
導体素子1との最短距離を5mmにしたとき、熱抵抗Rtは熱
抵抗Rsの約2倍になり、そのとき、SAW素子2の温度上昇
はほぼ無視することができる3℃にすることができた。
なお、最短距離を3mmとした場合は、ビアホール12-2数
を12個とすることにより、熱抵抗Rtは熱抵抗Rsの約2倍
になり、温度上昇を3℃にすることができる。更に、最短
距離を1mmとした場合は、ビアホール12-2数を32個とす
ることにより、同様に熱抵抗Rtは熱抵抗Rsの約2倍にな
り、温度上昇を3℃にすることができる。 ＜発明の実施の形態二＞図４は、本発明の第二の実施形
態を示す高周波モジュールの断面図である。本実施形態
は、図１に示した第一の実施形態と同じく半導体素子1
とSAW素子2の最短距離は5mmであるが、第一の実施形態
とは異なり、半導体素子1の裏面導体層7-1とSAW素子の
裏面導体層7-2が電気的に切断されている。そのため、
素子間熱抵抗Rtの値が421K/Wと大きくなっている。ま
た、SAW素子2の放熱のために設けられたビアホール12-2
が12個に増えているため、SAW素子2側の並列熱抵抗Rsの
値が21.2K/Wと小さくなっている。外部の温度(設置部)
を70℃とし、半導体素子1を出力3W、デューティー比1/
8、また半導体素子1の効率を50%で動作させた場合、図
３の等価回路を用いて計算した結果、SAW素子2の温度が
70.5℃と、ほとんど温度上昇がなかった。この温度上昇
0.5℃を3℃と6倍にし、許容される温度上昇を3℃とする
と、半導体素子1の出力を18Wにすることが許容される。
【００４１】以上、第一及び第二の実施形態により詳細
に説明したように、少なくともSAW素子と熱的な接地部
分との間の並列熱抵抗の値を半導体素子とSAW素子との
間の素子間熱抵抗の値よりも小さくすること、又は、こ
の並列熱抵抗の値を42.4K/W以下にすることにより、SAW
素子の特性劣化を防ぐことができることが判明した。更
に望ましくは、この並列熱抵抗の値を素子間熱抵抗の値
の半分以下にすること、又は、この並列熱抵抗の値を25
K/W以下にすることが挙げられ、更に最も望ましい形態
としては、半導体素子の裏面導体とSAW素子の裏面導体
層を電気的に絶縁して素子間熱抵抗の値を大きくするこ
とが挙げられる。 ＜発明の実施の形態三＞図５は本発明の第三の実施形態
を示す高周波モジュールのブロック図である。第三の実
施形態では、送信系と受信系が900MHz帯と1800MHz帯の
各2系統あり、デュアルバンド対応の高周波モジュール
として機能する。送信系には、約10mWの900MHz帯送信信
号を3Wに増幅する電力増幅器Aa(効率47%)とスイッチSWa
と、約10mWの1800MHz帯送信信号を1Wに増幅する機能を
有する電力増幅器Ab(効率52%)とスイッチSWbで構成され
ている。受信系は900MHz帯に通過帯域があるフィルタFa
と1800MHz帯に通過帯域があるフィルタFbで構成されて
いる。
【００４２】図６は電力増幅器Aaと電力増幅器Abの構成
を示した図である。電力増幅器AaはトランジスタTa、ト
ランジスタTb、トランジスタTcの三段で構成され、各ト
ランジスタの入出力部にそれぞれ整合回路Ma、整合回路
Mb、整合回路Mc、整合回路Mdが設けられている。電力増
幅器AbもトランジスタTd、トランジスタTe、トランジス
タTfの三段で構成され、同様に各トランジスタの入出力
部に整合回路Me、整合回路Mf、整合回路Mg、整合回路Mh
が設けられている。トランジスタTaとトランジスタTdは
半導体素子1aに作り込まれている。トランジスタTb、ト
ランジスタTc、トランジスタTe、トランジスタTfと整合
回路Mc、整合回路Mgは半導体素子1bに作り込まれてい
る。
【００４３】図７は、フィルタFa及びフィルタFbの構成
を示した図である。フィルタFaはSAW素子2aで構成さ
れ、SAW素子2aの入出力部に整合回路Mi、整合回路Mjが
設けられている。フィルタFbもSAW素子2bで構成され、
同様にSAW素子2bの入出力部に整合回路Mk、整合回路Mm
が設けられている。
【００４４】図８は、本実施形態である小型の高周波モ
ジュールの概観を示した図である。レイアウトがわかり
やすいように上面の金属キャップ4を外したときの上面
からの図を示している。半導体素子1aと半導体素子1b
は、共に2mm×1.5mmのサイズであり、セラミックス基板
5の表面にダイボンドされ、覆うように4mm×4mmの領域
に樹脂でモールドされている。
【００４５】SAW素子2aとSAW素子2bは、セラミックス基
板5の内部に設けた空洞に設置されている。セラミック
ス基板5の表面に実装されたチップ部品(サイズ1.0mm×
0.5mm)3とセラミックス基板5の内層に作り込まれたキャ
パシタとインダクタと線路で整合回路Ma〜Mmが形成され
ている。セラミックス基板5のサイズは13mm×13mm、厚
さは0.9mm、また金属キャップ4を被せた高周波モジュー
ルのサイズは13mm×13mm、厚さは1.8mmである。高周波
モジュールのサイズを13mm×13mmと小型化を実現するた
め、本実施形態では半導体素子1aとSAW素子2aの最短距
離を5mmに、また半導体素子1bとSAW素子2bの最短距離を
3mmに設定している。
【００４６】図９は、高周波モジュールのSAW素子2の実
装形態を示した断面図である。SAW素子2は圧電基板の表
面が機械的に振動する素子であり、またSAWを送受信す
る電極が剥き出しになっているため、気密封止する必要
がある。誘電体基板6-6、誘電体基板6-7及び誘電体基板
6-8に設けた空洞で形成された凹部にSAW素子2を容れ、
誘電体基板6-5に熱伝導性と電気伝導性のよい接着剤8-3
でダイボンドした後に、ボンディングワイヤ14を付け、
金属の蓋9を誘電体基板6-7に接着する。このとき、SAW
素子2が置かれている空間22は、不活性ガスや乾燥窒素
など、電極を腐食酸化させない気体で充填される。
【００４７】図１０から図１３は、SAW素子2の実装形態
を示した平面図で、図１０は誘電体基板6-5と誘電体基
板6-6の間に配置された導体層7-4と、誘電体基板6-5に
設けられたビアホール12-3を示した図、図１１は誘電体
基板6-6と誘電体基板6-7の間に配置された導体層7-5，7
-6，21と、誘電体基板6-6に設けられたビアホール12-
2，12-3を示した図、図１２は誘電体基板6-7と誘電体基
板6-8の間に配置された導体層7-7と、誘電体基板6-7に
設けられたビアホール12-2を示した図、図１３は誘電体
基板6-8の裏面に配置された導体層7-8と、誘電体基板6-
8に設けられたビアホール12-2を示す図である。
【００４８】SAW素子2の裏面導体層7-4は、厚さが80μm
と厚く設定されているため、SAW素子2の温度上昇が一層
抑えられる。裏面導体層7-4は、半導体素子1からの熱の
流入を減らすため、半導体素子1の裏面導体層とは切り
離され、電気的に絶縁されている。また、SAW素子2の入
出力端子は、ボンディングワイヤ14で入出力導体層21に
電気的に接続されている。
【００４９】一方SAW素子2の接地端子は、ボンディング
ワイヤ14で導体層7-6に接続され、ビアホール12-2を介
在して導体層7-4と電気的に接続されている。導体層7-4
〜導体層7-8及び金属蓋9は、全て電気的に接続されてい
る。また、これらの導体層は32個のピアホールにより、
極めて小さい熱抵抗で、熱的に接続されている。導体層
7-8及び金属蓋9は、マザーボードに熱を放出する機能を
有しているが、より放出効率を上げるため、放熱導体層
23でセラミックス基板の側面ビアホールに接続されてい
る。
【００５０】本実施形態では、SAW素子2aとSAW素子2bの
温度上昇を小さくするため、それぞれセラミックス基板
5の裏面導体層との熱抵抗を、ビアホールを32個設ける
ことによって8.0K/Wと小さくし、更に、半導体素子1aと
半導体素子1bに対しては、SAW素子2aとSAW素子2bの温度
上昇を小さくするため、セラミックス基板5の裏面導体
層との熱抵抗をビアホールを25個設けることによって1
3.6K/Wと小さくしている。その結果、熱伝導の良いセラ
ミックス基板(15W/m/K)を用いているにもかかわらず、S
AW素子2aとSAW素子2bの温度上昇は何れも2℃以下に抑え
られている。
【００５１】以上のことから、本発明によると、半導体
素子から多量の熱が発生するにもかかわらず、SAW素子
とセラミックス基板の裏面間の熱抵抗を所望の値に設定
したことにより、SAW素子の温度特性による挿入損失の
増加、及び周波数のシフトを十分に小さくすることがで
きるため、高性能な高周波モジュールを実現できる。
【００５２】また、半導体素子とSAW素子の最短距離を5
mmないし3mmとしたことにより、13mm×13mmと非常に小
形の高周波モジュールを実現することができる。また高
価なセラミックス基板の面積を小さくしたことにより、
低価格な高周波モジュールを実現することができる。 ＜発明の実施の形態四＞本発明は、半導体素子やSAW素子
がバンプ等で実装されている場合、いっそう効果が大き
い。図１４は、金バンプを用いた本発明の第四の実施形
態であり、SAW素子の実装の形態を説明した図である。
【００５３】SAW素子2の入出力端子は、金バンプ24-1と
金バンプ24-3により、セラミックス基板5の導体層7-9と
導体層7-11に接続されている。SAW素子2の接地端子は、
金バンプ24-2により、セラミックス基板の導体層7-10に
接続されている。導体層7-10は、セラミックス基板の内
層配線により、セラミックス基板の裏面導体層7-12に接
続されている。
【００５４】一方、SAW素子2の裏面は導電性接着剤8-4
により金属蓋9と接続されている。更に、金属蓋9は導体
層7-12に接続されている。導体層7-12及び金属蓋9はマ
ザーボードに熱を放出する機能を有している。このた
め、SAW素子2は導電性接着剤8-4と金バンプ24-2を介し
て強力に冷却される。従って、半導体素子1が通常の方法
で装着されても、SAW素子2の温度上昇を十分に抑えるこ
とができる。その場合、半導体素子1とSAW素子2とで第二
の実施形態の場合のように共通の導体層を持たないこと
が望ましい。例えば、半導体素子1の接する導体層7-1と
導体層7-12とが電気的に絶縁される。また、SAW素子2に
大きい電力が与えられてSAW素子2自体が発熱するような
場合も、本実施形態の冷却構造により、温度上昇を十分
に抑えることができる。
【００５５】導電性接着剤8-4にはシリコーン系の導電
性接着剤が用いられる。導電性接着剤8-4は、熱伝導に
優れ、かつ、金バンプにかかるストレスを緩和するため
に弾力性にも優れている必要があるが、接着強度はあま
り必要ではない。シリコーン系接着剤が最も優れている
が、インジウム金属、水銀、半田、金属ワイヤのバネ、
又は細い金属ワイヤを丸めたものでもSAW素子を冷却す
る効果がある。 ＜発明の実施の形態五＞図１５は、第四の実施形態と同
様に金バンプを用いた本発明の第五の実施形態であり、
SAW素子の実装の形態を説明した図である。第四の実施
形態とは異なり、金属の蓋9が金バンプのストレスを吸
収する機能を有している。金属の蓋9は意図的に折れ曲
げられている。その折れ曲げられた金属の弾性により、
蓋9は弱くSAW素子2の裏面と接触している。
【００５６】接着剤8-4は、SAW素子2と金属の蓋9に弱く
挟まれているため、第四の実施形態の導電性接着剤より
薄い。そのため、熱抵抗はより小さく、SAW素子2の冷却
効果は優れている。また、本実施形態の接着剤8-4は、弾
力性を有する必要がないため、より熱伝導性の良い銀ペ
ーストやエポキシ系の接着剤、又は弾力性のない半田を
用いても良い。 ＜発明の実施の形態六＞図１６は、第四、第五の実施形
態と同様に金バンプを用いた本発明の第六の実施形態で
あり、SAW素子の実装の形態を説明した図である。先の
実施形態とは異なり、樹脂8-5を用いてSAW素子2が気密
封止されている。樹脂8-5は、SAW素子2と裏面導体層7-1
2に直接接触しているため、SAW素子2の冷却効果が優れ
ている。なお、樹脂8-5を導電性樹脂と絶縁性樹脂で2層
構造を形成すると、高周波モジュールの信頼性が著しく
向上する。 ＜発明の実施の形態七＞図１７は、本発明の第七の実施
形態を示す高周波モジュールの断面図である。本実施形
態では第一の実施形態と同様に、発熱素子である半導体
素子1とSAW素子2をガラスセラミックス多層基板5に集積
した高周波モジュールである。ガラスセラミックス多層
基板5は、4層の誘電体層6-21，6-22，6-23，6-24により
構成されている。本実施形態においては、半導体素子1
はガラスセラミックス多層基板5の最上層に配置され、S
AW素子2は、誘電体層6-21，6-22の一部に設けた溝の中
に配置されており、上部に蓋9をかぶせて気密封止され
ている。各素子と多層基板の導体層との電気的接続は、
ボンディングワイヤ14によって行なわれる。本実施形態
ではチップ部品3-1もセラミクス多層基板5上に配置され
ている。
【００５７】本実施形態では、半導体素子１の放熱のた
めに、ビアホール12-1が設けられている。更に、半導体
素子１が配置されている基板部分とSAW素子2の間に存在
する誘電体層6-21、6-22、6-23の一部に空洞25が設けら
れている。この空洞25は、上部が開放されており、空洞
25の内部には熱の不良導体である空気が存在している。
空気の熱伝達率は、ガラスセラミックス多層基板5の熱
伝達率よりも約２桁値が小さい。従って、空洞25を設け
ることにより、半導体素子1とSAW素子2の間の熱抵抗を
高くすることができる。
【００５８】また、図１７に示した実施形態では半導体
素子１の接地端子につながる導体層7-13とSAW素子2の接
地端子につながる導体層7-14とは別々に分けて設けられ
ている。各素子の接地を分離することにより、接地とな
る導体層を通っての熱の伝達や信号の回り込みを防ぐこ
とができる。接地の分離による効果は他の実施形態にお
いても同様である。
【００５９】ガラスセラミックス多層基板5を用いた高
周波モジュールを、本実施形態の構造とすることによ
り、空洞25がない構造に比べて半導体素子1からSAW素子
2間の素子間熱抵抗を高くすることができ、半導体素子1
からSAW素子2への基板を通った熱の伝達を低減すること
ができる。このように半導体素子1の放熱の機能を有す
るビアホール12-1と、誘電体層6-21，6-22，6-23に設け
た空洞25とを併用することによって、SAW素子2への熱の
伝達を低減し、半導体素子１とSAW素子2を高密度に実装
し、かつ両者が安定動作する高周波モジュールを提供す
ることができる。 ＜発明の実施の形態八＞図１８は本発明の第八の実施形
態を示す高周波モジュールの断面図である。第八の実施
形態は、発熱素子として電力増幅素子1と電力増幅素子1
よりも動作範囲の上限の温度が低い素子であるSAW素子2
をセラミクス多層基板5に集積した高周波モジュールで
ある。セラミクス多層基板5は５層の誘電体層6a，6b，6
c，6d，6e並びに６層の導体層7a，7b，7c，7d，7e，7f
より構成されている。第八の実施形態においては、電力
増幅素子1はセラミクス多層基板5の最上層に、SAW素子2
は誘電体層6a，6bの一部に設けた溝22の中に配置されて
おり、上部にフタ9をかぶせて気密封止をしている。各
素子と多層基板との電気的接続はワイヤボンディング14
などにより行なっている。本実施形態ではチップ部品3
もセラミクス多層基板5上に配置されている。
【００６０】本実施形態では、電力増幅素子1の放熱の
ために、ビアホール12を設けている。さらに、電力増幅
素子1が配置されている基板部分と、SAW素子2が配置さ
れている溝22の間に存在する誘電体層6a，6b，6cの一部
に空洞25を設けている。この空洞25は上部が開放されて
おり、空洞25の内部には熱の不良導体である空気が存在
している。空気の熱伝導率は、本実施形態で用いている
セラミクス多層基板5の熱伝導率よりも約２桁値が小さ
い。従って、空洞25を設けることにより、電力増幅素子
1とSAW素子2の間の熱抵抗を高くすることができる。ま
た、図１８に示した実施形態では電力増幅素子1のグラ
ンドとなる導体パタン7d-1とSAW素子2のグランドとなる
導体パタン7d-2とを分割して設けている。本実施形態に
おいては、導体パタン7d-1と導体パタン7d-2はおのおの
ビアホール12aやビアホール12bによって、最下層の導体
層7fに接続されており、それによって導体パタン7d-1と
7d-2が同電位となるような構造としている。
【００６１】このような構造にすることにより、導体パ
タン7d-1から導体パタン7d-2への熱伝導を、導体パタン
7d-1並びに7d-2が分割されていない場合に比較して小さ
くすることができる。本実施形態では、モジュールの導
体層7fにおいて、導体パタン7d-1並びに7d-2を電気的に
つなぎ、同電位となるようにしているが、高周波モジュ
ールをマザーボードに配置することによって、導体パタ
ン7d-1と7d-2が同電位となるような構造にしても良い。
【００６２】セラミクス多層基板5を用いた高周波モジ
ュールを、本実施形態の構造とすることにより、空洞25
がない従来構造に比べて電力増幅素子1からSAW素子2間
の熱抵抗を高くすることができ、電力増幅素子1からSAW
素子2への基板を通った熱の伝導を低減することができ
る。このように電力増幅素子1の放熱用ビアホール12a
と、誘電体層6a，6b，6cに設けた空洞25とを併用するこ
とによって、SAW素子2への熱の伝導を低減し、電力増幅
素子1とSAW素子2を高密度に実装し、かつ両者が安定動
作する高周波モジュールを提供することができる。 ＜発明の実施の形態九＞図１９は本発明の第九の実施形
態を示す高周波モジュールの断面図である。本実施形態
では、半導体素子1はガラスセラミックス多層基板5の最
上層に配置され、SAW素子2は誘電体層6-23，6-24の一部
に設けた溝の中に配置されている。SAW素子2はその下部
にかぶせた蓋9により気密封止されている。
【００６３】更に、本実施形態では、半導体素子1が配置
されている基板と、SAW素子2が配置されている誘電体層
6-22，6-23の一部に空洞25が設けられている。空洞25は
開放する部分がなく閉じている。この空洞25により、素
子間熱抵抗を高くすることができる。また、本実施形態
においても、半導体素子1の発熱の一部がビアホール12-
1によって放熱される。
【００６４】このような構造の高周波モジュールを作製
することにより、半導体素子1とSAW素子2を高密度に実
装し、かつ両者が安定動作する高周波モジュールを提供
することができる。また、第七並びに第九の実施形態に
おいては、誘電体層3層分又は2層分を貫通する空洞25が
設けられているが、空洞25の深さはこれに限ったもので
はないことは言うまでもなく、半導体素子１からの発熱
量、半導体素子１とSAW素子2の間の距離などに応じて、
空洞25を設ける層の数、位置を適宜変化させても良いこ
とは言うまでもない。 ＜発明の実施の形態十＞図２０は本発明の第十の実施形
態を示す高周波モジュールの断面図である。本実施形態
では電力増幅素子1はセラミクス多層基板5の最上層に、
SAW素子2は誘電体層6e，6dの一部に設けた溝22の中に配
置されており、下部にフタ9をかぶせて気密封止をして
いる。本実施形態では、電力増幅素子1が配置されてい
る基板と、SAW素子2が配置されている溝22の間に存在す
る誘電体層6e，6d，6cの一部に空洞25を設けている。ま
た、本実施形態においても、電力増幅素子1の発熱の一
部をビアホール12aを用いて放熱している。このような
構造で高周波モジュールを作製することにより、電力増
幅素子1とSAW素子2を高密度に実装し、かつ両者が安定
動作する高周波モジュールを提供することができる。ま
た、第八並びに第十の実施形態においては、誘電体層３
層分を貫通する空洞25を設けているが、空洞25の深さは
これに限ったものではないことはいうまでもなく、電力
増幅素子1からの発熱量、電力増幅素子1とSAW素子2の間
の距離などに応じて、適宜変化させても良いことは言う
までもない。 ＜発明の実施の形態十一＞図２１は本発明の第十一の実
施形態を示す高周波モジュールの断面図である。本実施
形態では、モジュール基板5は、7層の誘電体層6-31，6-
32，6-33，6-34，6-35，6-36，6-37より構成されてい
る。半導体素子1は、誘電体層6-36，6-37の一部に設け
た溝の中に金属蓋9-1に覆われて配置されている。一
方、SAW素子2は、半導体素子1が配置されている基板位
置の略上部に相当する基板位置の誘電体層6-31，6-32に
設けた溝の中に金属蓋9-2に覆われて配置されている。
本実施形態においては、電力増幅の半導体素子1とSAW素
子2をガラスセラミックス多層基板5の上下方向に重ねて
配置することにより、高周波モジュールをさらに小型に
することができる。
【００６５】本実施形態では、半導体素子1とSAW素子2
の中間に存在する誘電体層6-34の一部に空気を充填した
空洞25を設けることにより、半導体素子1からガラスセ
ラミックス多層基板5を伝わってSAW素子2に届く熱が弱
められる。従って、本実施形態のように、半導体素子1
とSAW素子2を上下に配置し、実装密度を更に上げた場合
でも、熱の伝達を低減し、両素子を安定に動作させるこ
とができる。また、空洞25の中には空気の変わりに熱抵
抗の高い物質、例えば、ガラスや有機材料を充填しても
良い。
【００６６】また、本実施形態では、半導体素子1とSAW
素子2との間の誘電体層6-34に空洞を設けることによっ
て両者の間の熱抵抗を高くしているが、空洞を設ける代
わりに誘電体層6-34を、他の誘電体層よりも熱伝達率の
小さな材料を用いて形成しても同様の効果を得ることが
できる。また、誘電体層6-34のみならず、図２１におい
て、半導体素子１が接する誘電体層6-36，6-37以外の全
ての誘電体層を熱伝達率の小さい材料を用いて形成して
も良い。このような構成とすることにより、半導体素子
1からの発熱をモジュールの外部に効果的に放熱させる
ことができ、SAW素子２への熱伝達を小さくすることが
できる。 ＜発明の実施の形態十二＞図２２は本発明の第十二の実
施形態を示す高周波モジュールの断面図である。本実施
形態では、モジュール基板は６層の誘電体層6a，6b，6
c，6d，6e，6f並びに７層の導体層7a，7b，7c，7d，7
e，7f，7gより構成されている。本実施形態では、図２
２に示すように、電力増幅素子1は誘電体層6fの一部に
設けた溝22aの中に配置されており、図２２に示す形状
の放熱板7g-1により熱の一部を放熱している。一方、SA
W素子2は電力増幅素子1が配置されている基板位置の略
上部に相当する基板位置の誘電体層6a，6bに設けた溝22
bの中に配置されている。本実施形態においては、電力
増幅素子1とSAW素子2をセラミクス多層基板5の上下方向
に重ねて配置することにより、高周波モジュールを図１
８、図２０に示した実施形態より、さらに小型にするこ
とができる。
【００６７】本実施形態では、電力増幅素子1とSAW素子
2の中間に存在する誘電体層6dの一部に空気を充填した
空洞25を設けることによって放熱板7g-1からの熱がセラ
ミクス多層基板5を伝わって、SAW素子2に伝わることを
防いでいる。従って、本実施形態のように、電力増幅素
子1とSAW素子2を上下に配置し、実装密度をさらに上げ
た場合でも、熱の伝導を防ぎ、両素子を安定に動作させ
ることができる。また本実施形態では、電力増幅素子1
とSAW素子2の間に更に多くの誘電体層を設けることが可
能であり、その場合、空洞25は、誘電体層6dに相当する
中央の誘電体層に限らず、電力増幅素子1を設置する誘
電体層及びSAW素子2を設置する誘電体層以外の他の誘電
体層に設けても同様の効果が得られることは明白であ
る。また、空洞の中には空気の代わりに、熱抵抗の高い
物質を充填しても良い。
【００６８】また、本実施形態では電力増幅素子1とSAW
素子2との間の誘電体層6dに空洞を設けることによって
両者の間の熱抵抗を高くしているが、空洞の代わりに誘
電体層6dを、他の誘電体層よりも熱伝導率の小さな材料
を用いて形成しても同様の効果を得ることができる。ま
た、誘電体層6dのみならず、図２２において、放熱板7g
-1が接する誘電体層6e，6f以外の全ての誘電体層を熱伝
導率の小さな材料を用いて形成しても良い。このような
構成とすることにより、電力増幅素子1からの発熱を、
放熱板7g-1とそれに接する誘電体層6e，6fなどを通し
て、モジュール外部に放熱させることができ、SAW素子2
への熱伝導を小さくすることができる。 ＜発明の実施の形態十三＞図２３を用いて、本発明の第
十三の実施形態を述べる。図２３は、複数の半導体素子
１と複数のSAW素子2とが集積化されている場合の上面図
である。図２３においては、多層基板のなかで、半導体
素子１の接地として機能する導体層7-22とSAW素子2の接
地として機能する導体層7-21、並びに半導体素子1、SAW
素子2の配置関係を分かり易く示すために、モジュール
の構成要素の一部を抜き出して示したものである。
【００６９】半導体素子１とSAW素子2は、第七の実施形
態と同様にガラスセラミックス多層基板5に配置されて
いる。そして、図２３に示すように、同種の素子が並べ
て基板上に配置されている。複数の半導体素子１が配置
されている基板部分と複数のSAW素子2が配置されている
基板部分の間の基板の一部に空洞25が設けられている。
本実施形態では複数個の空洞25を設けているが、連続し
た空洞25としても、同様の効果が得られる。これは、第
十の実施形態に限ったことではなく、他の実施形態にお
いても同様である。
【００７０】半導体素子１の接地となる導体層7-22とSA
W素子2の接地となる導体層7-21とは、他の実施形態と同
様に分離して設けられているが、図２３に示すように同
種の素子の接地導体層は共通にしても構わない。本実施
形態では、導体層からの熱伝達を回避すべく、半導体素
子１の接地とSAW素子2の接地を分離し、かつ図２０に示
すように、SAW素子2の周辺の接地導体層の三方に切れ目
を設ける構成が採用される。SAW素子2と半導体素子1の
接地電位は、マザーボード上で等しくすることができ
る。
【００７１】以上に述べた各実施形態では、モジュール
の基板としてガラスセラミックス多層基板、又はセラミ
ックス多層基板が採用されているが、樹脂基板を用いて
も同様の効果を得ることが可能である。
【００７２】また、本発明により、温度による特性変化
の大きいSAW素子の安定動作が可能になったが、このSAW
素子を、温度による特性変化が大きいその他の素子、特
に固体の超音波を利用する素子（超音波素子）に置き換
えても、これらの素子に対して同様に安定動作が得られ
ることは明白である。特に、ニオブ酸リチウム、タンタ
ル酸リチウム、酸化亜鉛又はガリウム砒素を圧電材料に
用いた超音波素子で最も大きい効果が得られる。また、
硼酸リチウム、窒化アルミニウム、ランガサイトでも効
果が得られる。なお、SAW素子は超音波素子の一種であ
る。
【００７３】更に、各実施形態におけるSAW素子は、温
度の上昇に対して動作特性が変化する、又は電力増幅素
子よりも動作範囲の上限の温度が低い等の特性を有する
素子とすることが可能であり、同様の効果を得ることが
できることは言うまでもない。
【００７４】次に、各実施形態において、半導体素子1と
SAW素子2は、それぞれ半導体基板及び圧電基板に形成し
たままのベアチップであったが、本発明はそれに限定さ
れることはない。上述の各実施形態におけるSAW素子2
(超音波素子)を超音波モジュールに置き換えても同様の
効果が得られることは明白である。超音波モジュール
は、ベアチップ(超音波チップ)をセラミックス、ガラス
セラミックス、樹脂などに実装して形成したものであ
る。
【００７５】なお、本明細書では、超音波チップ及び超
音波チップを有する超音波モジュールを総称して超音波
素子と云うこととする。図２４において、26は、そのよ
うな実装によって構成されたSAW素子即ち超音波素子で
ある。SAW素子2は、図２５及び図２６に示すように、セ
ラミックス基板5-1に実装され、SAW素子2を実装したセ
ラミックス基板5-1即ちSAW素子26が図２４に示すように
セラミックス基板5に実装される。なお、図２５及び図
２６において、27はSAW素子2の入出力端子に接続される
入出力用の導体層である。
【００７６】また、半導体素子1も同様に構成すること
が可能である。即ち、半導体素子1は、半導体チップ又
は半導体チップを有する半導体モジュールの何れかの半
導体素子であっても良い。従って、各実施形態におい
て、半導体素子1及びSAW素子2をセラミックス基板など
に実装された素子（モジュール）に置き換えても構わな
い。
【００７７】一方、発熱する素子である半導体素子につ
いては、その電力消費量が100mW以上、特に移動通信端
末の送信用電力増幅器のように電力消費量が1W以上であ
る場合に本発明の効果が発揮される。
【００７８】また、複数の個別部品を用いて端末を組み
立てる場合に比較して、それらの部品を、本発明の実施
形態のように、一体化してモジュールとすることによ
り、高周波回路部分の設計の手間を省き、かつ組み立て
の工数を削減でき、結果として端末のコストを低減する
ことができる。
【００７９】更に、高周波モジュールの小型化により、
無線通信端末を小型化することが可能になる。そして、
モジュールの小型化によって生じたスペースを利用して
新機能を追加することが可能となり、同じサイズで機能
を高めた端末を提供することができる。
【００８０】
【発明の効果】本発明によれば、発熱の大きい半導体素
子から温度による特性変化の大きい超音波素子への温度
の伝達を抑える冷却構造が採用されるので、半導体素子
と超音波素子を同一の基板に実装した高周波モジュール
において、超音波素子の安定動作が可能になり、温度上
昇による電気特性の劣化が少ない高周波モジュールを実
現することができる。そして、半導体素子と超音波素子
を接近して配置することが可能になるので、高周波モジ
ュールを小型化することができる。また、発熱の大きい
電力増幅素子と温度の上昇に対して動作特性が変化す
る、または電力増幅素子よりも動作範囲の上限の温度が
低い等の特性を有する素子を１つのモジュール上に集積
化した場合であっても、電力増幅素子からの発熱が、他
の素子に伝導されにくいモジュール構造としているた
め、両素子を高密度に集積し小型、低コストな高周波モ
ジュールを実現することができる。本発明の高周波モジ
ュールを移動体無線通信や無線LANなどにおける無線通
信端末に用いることにより、無線通信端末を小型化、低
コスト化することができる。
【図面の簡単な説明】
【図１】本発明に係る高周波モジュールの第一の発明の
実施の形態を説明するための断面図。
【図２】図１に示した高周波モジュールのマザーボード
実装面の構成を説明するための平面図。
【図３】本発明の高周波モジュールの熱伝導の原理を説
明するための図。
【図４】本発明の高周波モジュールの第二の発明の実施
の形態を説明するための断面図。
【図５】本発明の高周波モジュールの第三の発明の実施
の形態を説明するための構成図。
【図６】図５に示した高周波モジュールの電力増幅器を
説明するための構成図。
【図７】図５に示した高周波モジュールのフィルタを説
明するための構成図。
【図８】図５に示した高周波モジュールの実装構成を説
明するための上面図。
【図９】図５に示した高周波モジュールのSAW素子の実
装形態を説明するための断面図。
【図１０】図５に示した高周波モジュールのSAW素子の
実装形態を説明するための平面図。
【図１１】図５に示した高周波モジュールのSAW素子の
実装形態を説明するための別の平面図。
【図１２】図５に示した高周波モジュールのSAW素子の
実装形態を説明するための別の平面図。
【図１３】図５に示した高周波モジュールのSAW素子の
実装形態を説明するための別の平面図。
【図１４】本発明の高周波モジュールの第四の発明の実
施の形態を説明するための断面図。
【図１５】本発明の高周波モジュールの第五の発明の実
施の形態を説明するための断面図。
【図１６】本発明の高周波モジュールの第六の発明の実
施の形態を説明するための断面図。
【図１７】本発明の高周波モジュールの第七の発明の実
施の形態を説明するための断面図。
【図１８】本発明の高周波モジュールの第八の発明の実
施の形態を説明するための断面図。
【図１９】本発明の高周波モジュールの第九の発明の実
施の形態を説明するための断面図。
【図２０】本発明の高周波モジュールの第十の発明の実
施の形態を説明するための断面図。
【図２１】本発明の高周波モジュールの第十一の発明の
実施の形態を説明するための断面図。
【図２２】本発明の高周波モジュールの第十二の発明の
実施の形態を説明するための断面図。
【図２３】本発明の高周波モジュールの第十三の発明の
実施の形態を説明するための断面図。
【図２４】本発明の高周波モジュールに用いるSAW素子
の別の実装形態を説明するための断面図。
【図２５】図２４に示したSAW素子の構造を説明するた
めの断面図。
【図２６】図２４に示したSAW素子の別の構造を説明す
るための断面図。
【図２７】従来の高周波集積回路装置を説明するための
断面図。
【図２８】従来の別の高周波集積回路装置を説明するた
めの断面図。
【符号の説明】
1：半導体素子、2：SAW素子、3：チップ部品、4：金属
キャップ、5：多層基板、6：誘電体基板、7：導体層、
8：接着剤、9：蓋、12：ビアホール、14：ボンディング
ワイヤ、15：側面端子、21，27：入出力導体層、22：
溝、23：放熱導体層、24：金バンプ、25：空洞、26：基
板に実装されたSAW素子。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡部 寛 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 松本 秀俊 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 田上 知紀 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 田中 聡 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 関根 健治 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 Ｆターム(参考） 5K011 AA13 AA16 JA01 KA18

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】電力増幅機能を有する半導体素子と、少な
    くとも一部が圧電体で構成された超音波素子と、該半導
    体素子及び該超音波素子をそれぞれ第１の金属層及び第
    ２の金属層を介して保持する少なくとも１層の誘電体層
    からなる誘電体基板と、該誘電体基板を別の誘電体基板
    に固定した場合に該別の誘電体基板側となる該誘電体基
    板の面に設けた第３の金属層及び第４の金属層と、該第
    １の金属層と第３の金属層の間に設けた双方に接する第
    １の金属体と、該第２の金属層と第４の金属層の間に設
    けた双方に接する第２の金属体とを備え、 該第１の金属層と該第３の金属層と該第１の金属体と
    は、該半導体素子の接地端子と電気的に接続されかつ該
    半導体素子の発する熱を該第３の金属層に伝える放熱構
    造をなし、該第２の金属層と該第４の金属層と該第２の
    金属体とは、該超音波素子の接地端子と電気的に接続さ
    れかつ該超音波素子の熱を該第４の金属層に伝える放熱
    構造をなしていることを特徴とする高周波モジュール。
  2. 【請求項２】前記半導体素子と前記第３の金属層の間の
    熱抵抗及び前記超音波素子と前記第４の金属層の間の熱
    抵抗のいずれもが該半導体素子と該超音波素子の間の熱
    抵抗よりも低いことを特徴とする請求項１に記載の高周
    波モジュール。
  3. 【請求項３】前記高周波モジュールの消費電力が100mW
    以上18W以下であることを特徴とする請求項１に記載の
    高周波モジュール。
  4. 【請求項４】前記超音波素子と前記第４の金属層の間の
    熱抵抗の値が42.4K/W以下に設定されていることを特徴
    とする請求項２に記載の高周波モジュール。
  5. 【請求項５】前記超音波素子と前記半導体素子との間の
    最短距離が5mm以下1mm以上に設定されていることを特徴
    とする請求項２に記載の高周波モジュール。
  6. 【請求項６】電力増幅機能を有する半導体素子と、 少なくとも一部が圧電体で構成された超音波素子と、 該半導体素子及び該超音波素子と電気的に接続しかつ機
    械的に支える、導体層を有する基板と、 該半導体素子が接している第1の基板部分と該超音波素
    子が接している第２の基板部分との間の中間部分に具備
    した、該中間部分以外の上記基板の部分よりも熱抵抗を
    高くする手段とを備えていることを特徴とする高周波モ
    ジュール。
  7. 【請求項７】前記第１の基板部分に、前記半導体素子の
    発する熱を放熱するための放熱手段を備えていることを
    特徴とする請求項６に記載の高周波モジュール。
  8. 【請求項８】前記手段は、前記基板の一部に設けた上部
    が開放している空洞であることを特徴とする請求項６に
    記載の高周波モジュール。
  9. 【請求項９】前記手段は、該基板内部の一部に設けた、
    閉じた空洞であることを特徴とする請求項６に記載の高
    周波モジュール。
  10. 【請求項１０】前記半導体素子の接地端子と前記超音波
    素子の接地端子とは、電気的に絶縁されていることを特
    徴とする請求項１〜請求項９のいずれか一に記載の高周
    波モジュール。
  11. 【請求項１１】少なくとも１層の第１の誘電体層と、第
    1の誘電体層の第１の面に形成された第１の配線層と、
    第１の誘電体層の第２の面に接する少なくとも１層の第
    ２の誘電体層と、第１の誘電体層の第２の面と第２の誘
    電体層の第１の面との間に形成された第２の配線層と、
    第２の誘電体層の第２の面に形成された第１の金属層
    と、第２の誘電体層を貫き、第１の誘電体層の第２の面
    と金属板とにより密封された空洞と、該空洞の内部に設
    置された、少なくとも一部が圧電体で構成された超音波
    素子と、該超音波素子の第1の面に形成された入出力端
    子及び接地端子と第２の配線層を電気的及び熱伝導的に
    接続するバンプと、高周波電力増幅機能を有する半導体
    素子と、上記第１の誘電体層及び上記第２の誘電体層を
    含む、該半導体素子を第２の金属層を介して保持する誘
    電体基板とを備え、該超音波素子の第２の面は導電性物
    質によって該金属板に接続され、該超音波素子の接地端
    子は第1の金属層に電気的に接続され、該半導体素子の
    接地端子は第２の金属層に接続され、上記金属板は該第
    1の金属層に電気的に接続され、更に第1の金属層は第２
    の金属層と電気的に絶縁されていることを特徴とする高
    周波モジュール。
  12. 【請求項１２】前記導電性物質は、シリコーン系接着
    剤、インジウム、水銀、複数の金属ワイヤ及び半田から
    なる群から選択された導電材料による接着材であること
    を特徴とする請求項１１に記載の高周波モジュール。
  13. 【請求項１３】少なくとも１層の第１の誘電体層と、第
    １の誘電体層の第１の面に形成された第１の配線層と、
    第１の誘電体層の第２の面に接する少なくとも１層の第
    ２の誘電体層と、第２の誘電体層の第２の面に形成され
    た第１の金属層と、第１の誘電体層の第２の面と第２の
    誘電体層の第１の面との間に形成された第２の配線層
    と、第２の誘電体層を貫いて形成された空洞と、該空洞
    の内部に設置された、少なくとも一部が圧電体で構成さ
    れた超音波素子と、該超音波素子の第１の面に形成され
    た入出力端子及び接地端子と第２の配線層を電気的及び
    熱伝導的に接続するバンプと、高周波電力増幅機能を有
    する半導体素子と、上記第１の誘電体層及び上記第２の
    誘電体層を含む、該半導体素子を第２の金属層を介して
    保持する誘電体基板とを備え、該超音波素子は、該超音
    波素子の第２の面と該空洞の側面とに接して充填された
    導電性物質によって密閉され、該超音波素子の接地端子
    は第１の金属層に電気的に接続され、該半導体素子の接
    地端子は第２の金属層に接続され、該導電性物質は該第
    １の金属層に電気的に接続され、更に第1の金属層は第
    ２の金属層と電気的に絶縁されていることを特徴とする
    高周波モジュール。
  14. 【請求項１４】少なくとも、電力増幅機能を有する第一
    の素子と、温度の上昇に対して動作特性が変化する、ま
    たは前記第一の素子の動作範囲の上限の温度よりも動作
    範囲の上限の温度が低い第二の素子と、前記第一並びに
    第二の素子と電気的に接続し、かつ機械的に支える基板
    とから構成されており、前記第一の素子と接している基
    板の一部分である基板部分と前記第二の素子が接してい
    る基板の一部分である基板部分との間の中間部分に、該
    中間部分以外の上記基板の部分よりも熱抵抗を高くする
    手段が設けられていることを特徴とする高周波モジュー
    ル。
JP2001295443A 2001-09-27 2001-09-27 高周波モジュール Pending JP2003100989A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001295443A JP2003100989A (ja) 2001-09-27 2001-09-27 高周波モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001295443A JP2003100989A (ja) 2001-09-27 2001-09-27 高周波モジュール

Publications (1)

Publication Number Publication Date
JP2003100989A true JP2003100989A (ja) 2003-04-04

Family

ID=19116880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001295443A Pending JP2003100989A (ja) 2001-09-27 2001-09-27 高周波モジュール

Country Status (1)

Country Link
JP (1) JP2003100989A (ja)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129771A (ja) * 2003-10-24 2005-05-19 Kyocera Corp 多層配線基板およびマイクロ化学チップ
JP2005317847A (ja) * 2004-04-30 2005-11-10 Taiyo Yuden Co Ltd 高周波回路モジュールおよび無線通信機器
JP2006253834A (ja) * 2005-03-08 2006-09-21 Kyocera Corp 高周波モジュ−ル及びそれを搭載した無線通信装置
JP2006303160A (ja) * 2005-04-20 2006-11-02 Matsushita Electric Ind Co Ltd 多層プリント配線基板
JP2006527499A (ja) * 2003-06-12 2006-11-30 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 高周波電子装置用パッケージ
JP2007142620A (ja) * 2005-11-16 2007-06-07 Matsushita Electric Ind Co Ltd モジュールとその製造方法
JP2008172278A (ja) * 2008-04-03 2008-07-24 Taiyo Yuden Co Ltd 高周波回路モジュール
JP2008206173A (ja) * 2008-03-21 2008-09-04 Matsushita Electric Ind Co Ltd 高周波モジュールとその製造方法
JP2008249470A (ja) * 2007-03-30 2008-10-16 Olympus Corp 容器および分析装置
JP2009504040A (ja) * 2005-08-05 2009-01-29 エプコス アクチエンゲゼルシャフト 電気素子
US7515879B2 (en) 2004-02-05 2009-04-07 Renesas Technology Corp. Radio frequency circuit module
JP2010022030A (ja) * 2009-09-24 2010-01-28 Renesas Technology Corp 高周波回路モジュール
JP2010080749A (ja) * 2008-09-26 2010-04-08 Kyocera Corp 回路基板構造及び電子機器
JP2010232313A (ja) * 2009-03-26 2010-10-14 Tdk Corp 電子部品モジュール
JP2011160021A (ja) * 2010-01-29 2011-08-18 Kyocera Kinseki Corp フィルタ装置
JP2011198866A (ja) * 2010-03-18 2011-10-06 Renesas Electronics Corp 半導体装置およびその製造方法
JP2012142458A (ja) * 2010-12-30 2012-07-26 Zycube:Kk インターポーザ及びそれを用いた半導体モジュール
WO2012137574A1 (ja) * 2011-04-01 2012-10-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法ならびに携帯電話機
JP2013093456A (ja) * 2011-10-26 2013-05-16 Nippon Dempa Kogyo Co Ltd 電子モジュールとその製造方法
JPWO2013002089A1 (ja) * 2011-06-28 2015-02-23 株式会社村田製作所 高周波モジュール
KR20160118781A (ko) * 2015-04-03 2016-10-12 엘지이노텍 주식회사 임베디드 인쇄회로기판
JP2016219616A (ja) * 2015-05-21 2016-12-22 京セラ株式会社 電子素子実装用基板および電子装置
CN107248513A (zh) * 2017-06-19 2017-10-13 苏州博海创业微系统有限公司 北斗一体化封装电路
WO2018216557A1 (ja) * 2017-05-26 2018-11-29 京セラ株式会社 移動体および無線通信モジュール
CN113327904A (zh) * 2021-04-29 2021-08-31 中国电子科技集团公司第二十九研究所 一种双面高效散热气密封装结构及其制备方法
CN114823360A (zh) * 2022-04-18 2022-07-29 华天科技(南京)有限公司 一种半导体的封装方法及封装结构

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006527499A (ja) * 2003-06-12 2006-11-30 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 高周波電子装置用パッケージ
JP2005129771A (ja) * 2003-10-24 2005-05-19 Kyocera Corp 多層配線基板およびマイクロ化学チップ
US7515879B2 (en) 2004-02-05 2009-04-07 Renesas Technology Corp. Radio frequency circuit module
JP2005317847A (ja) * 2004-04-30 2005-11-10 Taiyo Yuden Co Ltd 高周波回路モジュールおよび無線通信機器
US7409190B2 (en) 2004-04-30 2008-08-05 Taiyo Yuden Co., Ltd Radio-frequency circuit module and radio communication apparatus
JP2006253834A (ja) * 2005-03-08 2006-09-21 Kyocera Corp 高周波モジュ−ル及びそれを搭載した無線通信装置
JP2006303160A (ja) * 2005-04-20 2006-11-02 Matsushita Electric Ind Co Ltd 多層プリント配線基板
US8436248B2 (en) 2005-08-05 2013-05-07 Epcos Ag Electrical component
JP2009504040A (ja) * 2005-08-05 2009-01-29 エプコス アクチエンゲゼルシャフト 電気素子
JP2007142620A (ja) * 2005-11-16 2007-06-07 Matsushita Electric Ind Co Ltd モジュールとその製造方法
JP2008249470A (ja) * 2007-03-30 2008-10-16 Olympus Corp 容器および分析装置
JP2008206173A (ja) * 2008-03-21 2008-09-04 Matsushita Electric Ind Co Ltd 高周波モジュールとその製造方法
JP2008172278A (ja) * 2008-04-03 2008-07-24 Taiyo Yuden Co Ltd 高周波回路モジュール
JP2010080749A (ja) * 2008-09-26 2010-04-08 Kyocera Corp 回路基板構造及び電子機器
JP2010232313A (ja) * 2009-03-26 2010-10-14 Tdk Corp 電子部品モジュール
JP2010022030A (ja) * 2009-09-24 2010-01-28 Renesas Technology Corp 高周波回路モジュール
JP2011160021A (ja) * 2010-01-29 2011-08-18 Kyocera Kinseki Corp フィルタ装置
JP2011198866A (ja) * 2010-03-18 2011-10-06 Renesas Electronics Corp 半導体装置およびその製造方法
JP2012142458A (ja) * 2010-12-30 2012-07-26 Zycube:Kk インターポーザ及びそれを用いた半導体モジュール
WO2012137574A1 (ja) * 2011-04-01 2012-10-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法ならびに携帯電話機
CN103444080A (zh) * 2011-04-01 2013-12-11 瑞萨电子株式会社 半导体器件及其制造方法以及便携式电话机
US9299914B2 (en) 2011-04-01 2016-03-29 Renesas Electronics Corporation Semiconductor device, manufacturing method of the same, and mobile phone
CN103444080B (zh) * 2011-04-01 2016-07-27 瑞萨电子株式会社 半导体器件及其制造方法以及便携式电话机
US9906205B2 (en) 2011-04-01 2018-02-27 Renesas Electronics Corporation Semiconductor device, manufacturing method of the same, and mobile phone
JPWO2013002089A1 (ja) * 2011-06-28 2015-02-23 株式会社村田製作所 高周波モジュール
US9319026B2 (en) 2011-06-28 2016-04-19 Murata Manufacturing Co., Ltd. High-frequency module
JP2013093456A (ja) * 2011-10-26 2013-05-16 Nippon Dempa Kogyo Co Ltd 電子モジュールとその製造方法
KR20160118781A (ko) * 2015-04-03 2016-10-12 엘지이노텍 주식회사 임베디드 인쇄회로기판
KR102536256B1 (ko) * 2015-04-03 2023-05-25 엘지이노텍 주식회사 임베디드 인쇄회로기판
JP2016219616A (ja) * 2015-05-21 2016-12-22 京セラ株式会社 電子素子実装用基板および電子装置
CN110663192A (zh) * 2017-05-26 2020-01-07 京瓷株式会社 移动体以及无线通信模块
JP2018201131A (ja) * 2017-05-26 2018-12-20 京セラ株式会社 移動体および無線通信モジュール
WO2018216557A1 (ja) * 2017-05-26 2018-11-29 京セラ株式会社 移動体および無線通信モジュール
EP3633862A4 (en) * 2017-05-26 2020-12-16 Kyocera Corporation MOBILE BODY AND WIRELESS COMMUNICATION MODULE
US11024591B2 (en) 2017-05-26 2021-06-01 Kyocera Corporation Mobile object and wireless communication module
CN107248513A (zh) * 2017-06-19 2017-10-13 苏州博海创业微系统有限公司 北斗一体化封装电路
CN113327904A (zh) * 2021-04-29 2021-08-31 中国电子科技集团公司第二十九研究所 一种双面高效散热气密封装结构及其制备方法
CN114823360A (zh) * 2022-04-18 2022-07-29 华天科技(南京)有限公司 一种半导体的封装方法及封装结构

Similar Documents

Publication Publication Date Title
JP2003100989A (ja) 高周波モジュール
US7362576B2 (en) Radio frequency module
JP3982876B2 (ja) 弾性表面波装置
JP4418250B2 (ja) 高周波回路モジュール
KR100197187B1 (ko) 고주파전력 증폭회로장치
KR100839067B1 (ko) 전자 회로 모듈과 그 제조 방법
JP3554310B2 (ja) 電子回路モジュール
JP2003087149A (ja) 高周波複合スイッチモジュール
CN111342797B (zh) 压电滤波器及具有其的电子设备
JP2005311230A (ja) 回路モジュールおよびこの回路モジュールを用いた回路装置
JP4173308B2 (ja) Ｓａｗフィルタ
EP1250717A2 (en) Ldmos power package with a plurality of ground signal paths
JP3515854B2 (ja) 高周波電力増幅回路装置
EP1259988A2 (en) Functional lid for rf power package
JP3744828B2 (ja) 半導体装置
WO2011104774A1 (ja) 半導体装置
JP2004140134A (ja) ハイブリッド半導体装置
JP4050186B2 (ja) 電子部品実装基板の製造方法
CN117296150A (zh) 高频模块以及通信装置
JP2000133765A (ja) 高周波集積回路装置
CN111864050A (zh) 半导体器件、半导体组件及电子设备
JP2003229521A (ja) 半導体モジュール及びその製造方法
JP2004172247A (ja) 半導体装置
KR100893028B1 (ko) 반도체 소자 패키지 및 그 제조방법
JP5720261B2 (ja) 電子回路及び送受信システム