JP2003167561A - 表示装置およびこれを用いた携帯端末装置 - Google Patents

Abstract

(57)【要約】 【課題】 画素回路のメモリ部への画像データの書き込
みの際に、メモリデータを行単位ですべて書き換えてし
まうシーケンスを採った場合、書き換える必要がないメ
モリデータについてまで書き換え動作が行われることに
なるため、不要な電流消費が生じる。 【解決手段】 メモリ内蔵画素搭載の液晶表示装置にお
いて、各画素回路１１に水平走査に同期してメモリ回路
２３への画像データの書き込みを許可する画素選択用ス
イッチ２４を設け、メモリ回路２３への画像データの書
き込みを画素単位で制御できるようにして、メモリデー
タの書き換えが不要な画素についてはデータの書き換え
を行わず、それまでのデータをそのままメモリ回路２３
に保持するようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表示装置およびこ
れを用いた携帯端末装置に関し、特に画素ごとにメモリ
部を有する表示装置およびこれを出力表示部として用い
た携帯端末装置に関する。

【０００２】

【従来の技術】表示装置、例えば液晶表示装置は、電界
の有無によって液晶の分子配列の形態を変え、光の透過
／遮断の制御を行うことによって画像表示を行うもので
ある。この液晶表示装置は、原理的に、駆動するための
電力をあまり必要とせず、消費電力が少なくて済む低消
費電力の表示デバイスであることから、特にバッテリを
主電源とする携帯電話機やＰＤＡ（Personal Digital A
ssistants)等の携帯端末装置の出力表示部として広く用
いられている。

【０００３】このように、携帯電話機やＰＤＡ等の携帯
端末装置に搭載される液晶表示装置では、一回の充電で
バッテリを長時間使用できるようにするために、駆動電
圧の低電圧化や駆動周波数の低周波数化によって低消費
電力化が進められている。また、さらなる低消費電力化
を可能とするために、その画素構造として、１画素ごと
にメモリ部を有する構造を採用した液晶表示装置も知ら
れている（特開平９−２１２１４０号公報等を参照）。

【０００４】このように、画素ごとにメモリ部を有する
画素構造を採用した液晶表示装置においては、静止画に
ついては、１度画像データを各画素のメモリ部に書き込
んでしまえば、その後は当該メモリ部に保持されている
画像データでその画素の表示駆動を繰り返して行えば良
いことから、その都度信号線を充放電駆動する必要がな
く、理論上、極性反転のために必要な電力を消費するだ
けで済むため、消費電力のさらなる低減が可能となるの
である。

【０００５】

【発明が解決しようとする課題】ところで、液晶表示装
置において、画素への信号の書き込み方式としては、一
般的に、垂直走査によって行単位で画素を選択する一
方、その選択した行の画素に対して１ライン分（１行
分）の信号を行単位で一斉に書き込む線順次方式または
１ライン分の信号を画素単位で順に書き込む点順次方式
が採られる。これらの書き込み方式は、上述したメモリ
内蔵画素搭載の液晶表示装置の場合においても同様に採
用されている。

【０００６】ここで、メモリ内蔵画素搭載の液晶表示装
置の利点は、一度書き込まれた画像データをメモリ部に
保持し、その保持データを用いて画像表示を繰り返して
行える点である。このような利点を持つにも拘わらず、
従来のメモリ内蔵画素搭載の液晶表示装置においては、
上述したように、画像データの書き込みの際には、メモ
リ回路のデータ（メモリデータ）を行単位ですべて書き
換えてしまうシーケンスが採られていた。

【０００７】このように、新たにデータを書き込むシー
ケンスを採る液晶表示装置では、例えば、前回書き込ん
だデータと今回書き込むデータとが同じ場合にはメモリ
データの書き換えが不要であるにも拘わらず、書き換え
る必要がないメモリデータについてまで書き換え動作が
行われることになるため、動画などの連続した画像デー
タが入力された際に、信号線の充放電による不要な電流
消費が生じ、装置全体の消費電力低減の妨げとなる。し
たがって、特に携帯電話機やＰＤＡ等の携帯端末装置へ
の用途を考えた場合、携帯端末装置の低消費電力化をさ
らに押し進めていく上で、液晶表示装置自体の消費電力
低減は重要な解決課題となる。

【０００８】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、特に信号線の充放電
による電流消費分を低減し、装置全体の低消費電力化を
可能とした表示装置およびこれを用いた携帯端末装置を
提供することにある。

【０００９】

【課題を解決するための手段】本発明による表示装置
は、メモリ部を含む複数の画素回路が基板上に行列状に
配置されてなり、これら複数の画素回路の各々が、列単
位で配線された信号線から供給されるデジタル画像信号
のメモリ部への書き込みを垂直走査に同期して許可する
第１選択スイッチと、信号線から供給されるデジタル画
像信号のメモリ部への書き込みを水平走査に同期して許
可する第２選択スイッチとを有する構成となっている。
この表示装置は、携帯電話機やＰＤＡ等の携帯端末装置
において、その出力表示部として用いられる。

【００１０】上記構成の表示装置またはこれを出力表示
部として用いた携帯端末装置において、各画素回路の第
１選択スイッチは、垂直走査によって行単位で選択駆動
されることにより、その選択行の画素回路のメモリ部へ
の信号の書き込みを許可する。一方、第２選択スイッチ
は、水平走査によって列単位で選択駆動されることによ
り、その選択列の画素回路のメモリ部への信号の書き込
みを許可する。その結果、水平選択スイッチを画素単位
で選択的に駆動することで、各画素回路のメモリ部に対
する信号の書き込みが画素単位で制御可能となる。

【００１１】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は、本発明の一
実施形態に係る表示装置、例えば液晶表示装置の構成の
概略を示すブロック図である。

【００１２】図１から明らかなように、本実施形態に係
る液晶表示装置は、後述する画素構造の画素回路（以
下、単に「画素」と略称する場合もある）１１が行列状
にｎ行ｍ列分配列されてなる画素部１２と、この画素部
１２の各画素回路１１を行単位で選択駆動する垂直駆動
回路１３と、この垂直駆動回路１３によって選択駆動さ
れた行の画素回路１１を画素単位で適宜選択駆動すると
ともに、その選択した画素回路１１に対して画像信号を
供給する水平駆動回路１４とを有する構成となってい
る。

【００１３】画素部１２のｎ行ｍ列の画素配列に対し
て、ｎ本の走査線１５−１〜１５−ｎおよびｍ本の信号
線１６−１〜１６−ｍがマトリクス状に配線され、その
交差部分に画素回路１１が配置されている。さらに、画
素回路１１の各々に対して列ごとに画素選択線１７−１
〜１７−ｍが信号線１６−１〜１６−ｍに沿って配線さ
れている。ここで、垂直駆動回路１３および水平駆動回
路１４は、画素部１２が形成された基板（以下、「液晶
表示パネル」と称す）１８上に一体的に形成されたいわ
ゆる駆動回路一体型の構成となっている。

【００１４】液晶表示パネル１８は、各画素回路１１の
スイッチング素子である例えば薄膜トランジスタ(Thin
Film Transistor；ＴＦＴ)が形成されたＴＦＴ基板と、
カラーフィルタや対向電極などが形成された対向基板と
が重ね合わされ、これら基板間に液晶材料が封入された
構造となっている。そして、画素部１２において、垂直
駆動回路１３による行単位での各画素回路１１のＴＦＴ
のスイッチング制御と、水平駆動回路１４から信号線１
６−１〜１６−ｍを通して供給される画像信号に基づく
電圧印加によって液晶の配向を制御し、光の透過率を変
えることによって画像表示が行われる。

【００１５】［画素回路の第１回路例］図２は、画素回
路の第１回路例を示す回路図であり、ｉ行ｉ列目の１画
素分の回路構成のみを示している。この第１回路例に係
る画素回路１１Ａは、液晶セル２１、保持容量２２、メ
モリ回路２３、画素選択用スイッチ２４および行選択用
スイッチ２５を有する構成となっている。

【００１６】液晶セル２１および保持容量２２はその各
一端が互いに共通に接続され、かつメモリ回路２３の入
出力端に接続されている。液晶セル２１の他端にはコモ
ン電圧ＶＣＯＭが印加され、保持容量２２の他端には１
水平走査期間（または、１フィールド期間）ごとに極性
が反転する電位Ｃｓが印加される。画素選択用スイッチ
２４および行選択用スイッチ２５は、信号線１６−ｉと
メモリ回路２３の入出力端との間に互いに直列に接続さ
れている。

【００１７】具体的には、画素選択用スイッチ２４はそ
の一端が信号線１６−ｉに接続されており、水平駆動回
路１４から画素選択線１７−ｉを通して与えられるメモ
リデータ書き換え許可信号（水平選択信号）ｈＧＡＴＥ
に応答してオン（閉）状態となり、水平駆動回路１４か
ら信号線１６−ｉを通して与えられる画像データを通過
させることにより、メモリ回路２３に保持されているデ
ータの書き換えを許可する。行選択用スイッチ２５は、
その一端が画素選択用スイッチ２４の他端に、その他端
がメモリ回路２３の入出力端にそれぞれ接続されてお
り、垂直駆動回路１５から走査線１５−ｉを通して与え
られる走査信号ｖＧＡＴＥに応答してオン状態となるこ
とにより、データ書き換えを許可する画素を行単位で選
択する。

【００１８】なお、本回路例では、信号線１６−ｉとメ
モリ回路２３の入出力端との間に、画素選択用スイッチ
２４および行選択用スイッチ２５をその順で直列に接続
するとしたが、その接続順序は相互に入れ替わっても良
く、回路動作上何ら違いは無い。また、画素選択用スイ
ッチ２４および行選択用スイッチ２５としては、例えば
ＴＦＴが用いられる。

【００１９】［駆動系］ （垂直駆動回路１３）垂直駆動回路１３は、例えばシフ
トレジスタなどによって構成され、走査信号ｖＧＡＴＥ
を所定の周期で順次出力し、ｎ行ｍ列の画素配列に対し
て走査線１５−１〜１５−ｎを通して順に与えることに
よって各画素回路１１を行単位で選択駆動する。

【００２０】（水平駆動回路１４）水平駆動回路１４
は、画素部１２における各画素回路１１のメモリ回路２
３に書き込む画像データ（以下、「メモリデータ」と略
称する場合もある）を、１ライン分（１行分）を単位と
して処理するとともに、１フィールド前の同じラインの
画像データとを画素単位で比較処理する。

【００２１】この比較処理において、水平駆動回路１４
は、現フィールドの画像データと前フィールドの画像デ
ータとが異なる画素についてはメモリデータの書き換え
が必要と判断し、その画素に対して信号線１６−ｉを通
して画像データを供給するとともに、画素選択線１７−
ｉを通してメモリデータ書き換え許可信号ｈＧＡＴＥを
供給する。一方、現フィールドの画像データと前フィー
ルドの画像データとが同じ画素については、メモリデー
タを書き換える必要がないことから、その画素に対して
は画像データおよびメモリデータ書き換え許可信号ｈＧ
ＡＴＥの供給を共に停止する。

【００２２】次に、第１回路例に係る画素回路１１Ａを
搭載した上記構成の液晶表示装置の動作について、図３
の模式図を参照しつつ図４のタイミングチャートを用い
て説明する。

【００２３】本例の場合には、図３に示すように、ｉ行
目においては、１列目〜ｊ列目およびｋ列目〜ｍ列目の
各画素についてメモリデータを書き換え、ｊ＋１列目〜
ｋ−１列目の各画素についてはメモリデータを書き換え
ず、それまでのデータをそのまま保持するものとする。
このｉ行目におけるメモリデータの書き換え／保持の動
作について、以下に具体的に説明する。

【００２４】ｉ行目のスキャン時において、垂直駆動回
路１３はｉ行目の走査線１５−ｉに対して与える走査信
号ｖＧＡＴＥ（ｉ）をアクティブ（高レベル）とする。
これにより、行選択用スイッチ２５がオン（閉）状態と
なるため、ｉ行目の１行分の画素回路１１が選択された
状態となる。このとき、水平駆動回路１４には、ｉ行目
に書き込むための１ライン分の画像データが入力され
る。なお、水平駆動回路１４は例えば画像メモリを内蔵
し、当該メモリに前フィールドの画像データを保持して
いるものとする。

【００２５】水平駆動回路１４は内蔵メモリに保持して
いる前フィールドのｉ行目の画像データとこれから書き
込む現フィールドのｉ行目の画像データとを画素単位で
比較する。そして、両データが異なる画素についてはメ
モリデータを書き換える必要があると判断し、同じ画素
についてはメモリデータを書き換える必要がないと判断
する。本例の場合には、水平駆動回路１４は、１列目〜
ｊ列目およびｋ列目〜ｍ列目の各画素についてはメモリ
データを書き換えが必要であり、ｊ＋１列目〜ｋ−１列
目の各画素についてはメモリデータの書き換えが不要と
なる。

【００２６】そして、その判断結果に基づいて水平駆動
回路１４は、１列目〜ｊ列目の各画素に対応する信号線
１６−１〜１６−ｊおよびｋ列目〜ｍ列目の各画素に対
応する信号線１６−ｋ〜１６−ｍに対して画像データを
供給するとともに、１列目〜ｊ列目の各画素の書き込み
期間およびｋ列目〜ｍ列目の各画素の書き込み期間に亘
ってメモリデータ書き換え許可信号ｈＧＡＴＥをアクテ
ィブとする。

【００２７】これにより、１列目〜ｊ列目およびｋ列目
〜ｍ列目の各画素回路において、画素選択用スイッチ２
４がオン状態となるため、信号線１６−１〜１６−ｊお
よび信号線１６−ｋ〜１６−ｍを通して水平駆動回路１
４から供給される画像データが、画素選択用スイッチ２
４および行選択用スイッチ２５を介してメモリ回路２３
に供給される。その結果、１列目〜ｊ列目およびｋ列目
〜ｍ列目の各画素回路では、メモリ回路２３に対する画
像データの書き換えが行われる。

【００２８】一方、ｊ＋１列目〜ｋ−１列目の各画素に
対応する信号線１６−ｊ＋１〜１６−ｋ−１に対して、
水平駆動回路１４は画像データの供給を停止するととも
に、ｊ＋１列目〜ｋ−１列目の各画素の書き込み期間に
亘ってメモリデータ書き換え許可信号ｈＧＡＴＥを非ア
クティブ（低レベル）とする。これにより、ｊ＋１列目
〜ｋ−１列目の各画素回路では、画素選択用スイッチ２
４がオフ（開）状態となるため、メモリ回路２３に対す
る画像データの書き換えは行われず、それまでのデータ
がそのままメモリ回路２３に保持される。

【００２９】以降、ｉ＋１行目、ｉ＋２行目、……、ｎ
行目の各走査期間において、同様のシーケンスによって
メモリ回路２３に対する画像データの書き込み／保持の
制御が順に実行される。なお、１ライン分の画像データ
が前フィールドと現フィールドと全く同じ場合にはその
１行の全画素についてメモリデータの書き込みを行う必
要がないことから、当然のことながら、その行の走査期
間においては、全画素に対して画像データの供給を停止
するとともに、メモリデータ書き換え許可信号ｈＧＡＴ
Ｅを非アクティブにすれば良い。

【００３０】上述したように、メモリ内蔵画素搭載の液
晶表示装置において、各画素回路１１に水平走査に同期
してメモリ回路２３への画像データの書き込みを許可す
る画素選択用スイッチ２４を設けることにより、メモリ
回路２３への画像データの書き込みを画素単位で制御で
きるため、メモリデータの書き換えが不要な画素につい
ては書き換えを行わず、それまでのデータをそのままメ
モリ回路２３に保持する、という制御が画素単位で実現
可能となる。

【００３１】これにより、動画などの連続した画像デー
タが入力された場合であっても、前フィールドと画像デ
ータが同じ画素についてはメモリデータの書き換えを行
わずに、そのままメモリデータを保持するシーケンスを
採ることにより、その画素ではメモリ回路２３に対する
画像データの書き込みを行わなくて済むため、その書き
込みに伴う電流消費分だけ消費電力を低減できる。特
に、メモリデータの書き換えを行わない画素に対しては
画像データの供給を停止することで、その画素に対応す
る信号線の充放電による電流消費分がなくなるため、装
置全体の消費電力をさらに低減できる。

【００３２】静止画時には、当然のことながら、メモリ
データをそのまま保持すれば良く、フィールド単位でメ
モリデータの書き換えが不要となるため、原理的に、信
号線の充放電による電流消費分をなくすことができる。

【００３３】［画素回路の第２回路例］図５は、画素回
路の第２回路例を示す回路図であり、図中、図２と同等
部分には同一符号を付して示している。

【００３４】先述した第１回路例に係る画素回路１１Ａ
では、信号線１６−ｉから画素選択用スイッチ２４およ
び行選択用スイッチ２５を介して入力される画像データ
を液晶セル２１および保持容量２２に直接供給するとと
もに、メモリ回路２３に記憶する構成を採っていた。そ
して、デジタル画像データだけでなく、アナログ画像信
号にも対応可能となっていた。

【００３５】これに対して、第２回路例に係る画素回路
１１Ｂでは、画素選択用スイッチ２４および行選択用ス
イッチ２５を介して入力される画像データを一旦メモリ
回路２３に記憶し、しかる後にデータ読み出し用バッフ
ァ２６を介して液晶セル２１および保持容量２２に読み
出すことで、メモリ回路２３に画像データを書き込む経
路とメモリ回路２３から画像データを読み出す経路とを
別にした構成を採っている。そして、アナログ画像信号
には対応できず、デジタル画像データのみに対応可能と
なっている。

【００３６】このように、メモリ回路２３に画像データ
を書き込む経路とメモリ回路２３から画像データを読み
出す経路とを別系統にするとともに、読み出し側の経路
にデータ読み出し用バッファ２６を設けた構成を採る画
素回路１１Ｂでは、メモリ回路２３内のデータに対する
液晶セル部の画素電位の影響を排除でき、その影響を受
けてメモリデータが書き換わってしまうのを回避できる
ため、画素回路を構成するＴＦＴに対して大きいマージ
ンを持たせることができる。

【００３７】このデータ読み出し用バッファ２６を有す
るメモリ内蔵画素搭載の液晶表示装置においても、各画
素回路１１に画素選択用スイッチ２４を設けることによ
り、メモリ回路２３への画像データの書き込みを画素単
位で制御できるため、メモリ回路２３に対する画像デー
タの書き換え／保持の制御シーケンスが画素単位で実現
可能となる。

【００３８】［画素回路の第３回路例］図６は、画素回
路の第３回路例を示す回路図であり、図中、図５と同等
部分には同一符号を付して示している。

【００３９】この第３回路例に係る画素回路１１Ｃで
は、第２回路例に係る画素回路１１Ｂの構成に加えて、
信号線１６−ｉと液晶セル２１および保持容量２２の共
通接続点との間に接続された書き込みスイッチ２７を有
する構成を採っている。書き込みスイッチ２７は、アナ
ログ画像信号を書き込むためのスイッチであり、例えば
薄膜トランジスタからなり、垂直走査回路１３から第２
の走査線２８−ｉを介して供給される第２の走査信号ｖ
ＧＡＴＥ２によって駆動される。

【００４０】すなわち、第２回路例に係る画素回路１１
Ｂの場合には、デジタル画像データのみに対応可能な構
成であったのに対して、第３回路例に係る画素回路１１
Ｃの場合には、デジタル画像データおよびアナログ画像
信号の双方に対応可能な構成となっている。ここで、ア
ナログ画像信号は書き込みスイッチ２７を介して直接液
晶セル部に与えられ、デジタル画像データは画素選択用
スイッチ２４および行選択用スイッチ２５を介して一旦
メモリ回路２３に記憶された後、データ読み出し用バッ
ファ２６を介して液晶セル部に与えられることになる。

【００４１】このように、データ読み出し用バッファ２
６を有し、かつアナログ画像信号にも対応可能なメモリ
内蔵画素搭載の液晶表示装置においても、各画素回路１
１に画素選択用スイッチ２４を設けることにより、メモ
リ回路２３への画像データの書き込みを画素単位で制御
できるため、メモリ回路２３に対する画像データの書き
換え／保持の制御シーケンスが画素単位で実現可能とな
る。

【００４２】［画素回路の第４回路例］図７は、画素回
路の第４回路例を示す回路図であり、図中、図６と同等
部分には同一符号を付して示している。

【００４３】この第４回路例に係る画素回路１１Ｄで
は、第３回路例に係る画素回路１１Ｃの構成に加えて、
メモリ回路２３の出力端とデータ読み出し用バッファ２
６の入力端との間に接続されたデータ読み出し用スイッ
チ２９を有する構成となっている。データ読み出し用ス
イッチ２９は、メモリ回路２３から画像データを読み出
すためのスイッチであり、例えば薄膜トランジスタから
なり、垂直走査回路１３からデータ読み出し制御線３０
−ｉを介して供給されるデータ読み出し制御信号ｄｒＧ
ＡＴＥによって駆動される。

【００４４】なお、本例では、メモリ回路２３の出力端
と液晶セル部との間に、データ読み出し用スイッチ２９
およびデータ読み出し用バッファ２６をその順番で接続
した構成を採っているが、その接続順序は相互に入れ替
わっても良く、回路動作上何ら違いは無い。

【００４５】このように、アナログ画像信号にも対応可
能であるとともに、データ読み出し用バッファ２６に加
えてデータ読み出し用スイッチ２９を有するメモリ内蔵
画素搭載の液晶表示装置においても、各画素回路１１に
画素選択用スイッチ２４を設けることにより、メモリ回
路２３への画像データの書き込みを画素単位で制御でき
るため、メモリ回路２３に対する画像データの書き換え
／保持の制御シーケンスが画素単位で実現可能となる。

【００４６】なお、上記実施形態では、画素回路の表示
素子として液晶セルを用いた液晶表示装置に適用した場
合を例に採って説明したが、液晶表示装置への適用に限
られるものではなく、画素回路の表示素子としてエレク
トロルミネッセンス(liquidcrystal display;ＥＬ)素子
を用いたＥＬ表示装置など、画素ごとにメモリ部を有す
る表示装置全般に適用可能である。

【００４７】［適用例］図８は、本発明に係る携帯端末
装置、例えば携帯電話機の構成の概略を示す外観図であ
る。

【００４８】本例に係る携帯電話機は、装置筐体３１の
前面側に、スピーカ部３２、出力表示部３３、操作部３
４およびマイク部３５を上部側から順に配置された構成
となっている。かかる構成の携帯電話機において、出力
表示部３３には液晶表示装置が用いられ、この液晶表示
装置として先述した実施形態に係る液晶表示装置、即ち
メモリ内蔵画素搭載の液晶表示装置が用いられる。

【００４９】このように、メモリ内蔵画素搭載の液晶表
示装置を出力表示部８３として用いた携帯電話機におい
て、画素回路の各々のメモリ部に対する画像データの書
き込みを画素単位で制御できるようにすることにより、
書き換えの不要な画素ではメモリ部に対する画像データ
の書き込みを行わなくて済み、その分だけ消費電力を低
減できるため、主電源であるバッテリの一回の充電での
使用時間の長時間化が図れる。

【００５０】なお、ここでは、携帯電話機に適用した場
合を例に採って説明したが、これに限られるものではな
く、親子電話の子機やＰＤＡなど携帯端末装置全般に適
用可能である。

【００５１】

【発明の効果】以上説明したように、本発明によれば、
メモリ内蔵画素を搭載した表示装置において、各画素回
路に水平走査に同期してメモリ部への画像データの書き
込みを許可する選択スイッチを設けたことにより、画素
回路の各々のメモリ部に対する画像データの書き込みを
画素単位で制御でき、書き換えの不要な画素ではメモリ
部に対する画像データの書き込みを行わなくて済む分だ
け消費電流を削減できるため、装置全体の低消費電力化
が可能となる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係る液晶表示装置の全体
構成の概略を示すブロック図である。

【図２】画素回路の第１回路例を示す回路図である。

【図３】メモリデータの書き換え／保持の制御シーケン
スを示す概念図である。

【図４】メモリデータの書き換え／保持の制御シーケン
スを説明するためのタイミングチャートである。

【図５】画素回路の第２回路例を示す回路図である。

【図６】画素回路の第３回路例を示す回路図である。

【図７】画素回路の第４回路例を示す回路図である。

【図８】本発明に係る携帯電話機の構成の概略を示す外
観図である。

【符号の説明】

１１，１１Ａ，１１Ｂ，１１Ｃ，１１Ｄ…画素回路、１
２…画素部、１３…垂直駆動回路、１４…水平駆動回
路、１８…液晶表示パネル、２１…液晶セル、２２…保
持容量、２３…メモリ回路、２４…画素選択用スイッ
チ、２５…行選択用スイッチ、２６…データ読み出し用
バッファ、２７…書き込み用スイッチ、２９…データ読
み出し用スイッチ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６８０ Ｇ０９Ｇ 3/20 ６８０Ｔ 3/30 3/30 Ｊ Ｈ０４Ｍ 1/00 Ｈ０４Ｍ 1/00 Ａ Ｆターム(参考） 2H093 NA16 NC13 NC15 NC27 NC34 NC35 NC40 ND39 ND49 ND52 ND53 ND58 NE07 5C006 AA01 AF42 AF43 AF51 AF53 AF69 BB16 BC03 BC06 BC11 BC20 BF09 BF24 FA47 5C080 AA06 AA10 BB05 DD26 EE19 FF11 JJ02 JJ03 JJ04 KK07 KK47 5K027 AA11 BB17 FF22 MM15 MM17

Claims (11)

【特許請求の範囲】
1. 【請求項１】 メモリ部を含む複数の画素回路が基板上
   に行列状に配置されてなり、 前記複数の画素回路の各々は、 列単位で配線された信号線から供給されるデジタル画像
   信号の前記メモリ部への書き込みを垂直走査に同期して
   許可する第１選択スイッチと、 前記信号線から供給されるデジタル画像信号の前記メモ
   リ部への書き込みを水平走査に同期して許可する第２選
   択スイッチとを有することを特徴とする表示装置。
2. 【請求項２】 前記第１、第２選択スイッチは、前記信
   号線と前記メモリ部との間に互いに直列に接続されてい
   ることを特徴とする請求項１記載の表示装置。
3. 【請求項３】 前記複数の画素回路内の前記第１選択ス
   イッチを行単位で選択駆動する垂直駆動手段と、 前記複数の画素回路内の前記第２選択スイッチを画素単
   位で選択駆動するとともに、その画素回路に対して書き
   込み信号を供給する水平駆動手段とを備えることを特徴
   とする請求項１記載の表示装置。
4. 【請求項４】 前記水平駆動手段は、前記第２選択スイ
   ッチを非選択状態にするとき、その画素回路に対する書
   き込み信号の供給を停止することを特徴とする請求項３
   記載の表示装置。
5. 【請求項５】 前記画素回路の表示素子が液晶セルであ
   ることを特徴とする請求項１記載の表示装置。
6. 【請求項６】 前記画素回路の表示素子がエレクトロル
   ミネッセンス素子であることを特徴とする請求項１記載
   の表示装置。
7. 【請求項７】 前記出力表示部として、 メモリ部と、列単位で配線された信号線から供給される
   デジタル画像信号の前記メモリ部への書き込みを垂直走
   査に同期して許可する第１選択スイッチと、前記信号線
   から供給されるデジタル画像信号の前記メモリ部への書
   き込みを水平走査に同期して許可する第２選択スイッチ
   とを有する複数の画素回路が、基板上に行列状に配列さ
   れてなる表示装置を用いたことを特徴とする携帯端末装
   置。
8. 【請求項８】 前記表示装置は、前記複数の画素回路内
   の前記第１選択スイッチを行単位で選択駆動する垂直駆
   動手段と、前記複数の画素回路内の前記第２選択スイッ
   チを画素単位で選択駆動するとともに、その画素回路に
   対して書き込み信号を供給する水平駆動手段とを備える
   ことを特徴とする請求項７記載の携帯端末装置。
9. 【請求項９】 前記水平駆動手段は、前記第２選択スイ
   ッチを非選択状態にするとき、その画素回路に対する書
   き込み信号の供給を停止することを特徴とする請求項８
   記載の携帯端末装置。
10. 【請求項１０】 前記表示装置は、前記画素回路の表示
    素子として液晶セルを用いた液晶表示装置であることを
    特徴とする請求項７記載の携帯端末装置。
11. 【請求項１１】 前記表示装置は、前記画素回路の表示
    素子としてエレクトロルミネッセンス素子を用いたエレ
    クトロルミネッセンス表示装置であることを特徴とする
    請求項７記載の携帯端末装置。