JP2003150660A - Design method for electronic appliance provided with clock frequency modulation circuit - Google Patents
Design method for electronic appliance provided with clock frequency modulation circuitInfo
- Publication number
- JP2003150660A JP2003150660A JP2001348890A JP2001348890A JP2003150660A JP 2003150660 A JP2003150660 A JP 2003150660A JP 2001348890 A JP2001348890 A JP 2001348890A JP 2001348890 A JP2001348890 A JP 2001348890A JP 2003150660 A JP2003150660 A JP 2003150660A
- Authority
- JP
- Japan
- Prior art keywords
- frequency modulation
- clock frequency
- modulation circuit
- electromagnetic interference
- emi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、クロック周波数変
調回路を有する電子機器の設計方法に係わり、特に電磁
妨害(以下EMIという)抑制を考慮したクロック周波
数変調回路設計方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of designing an electronic device having a clock frequency modulation circuit, and more particularly to a method of designing a clock frequency modulation circuit in consideration of suppression of electromagnetic interference (hereinafter referred to as EMI).
【0002】[0002]
【従来の技術】電子機器装置では、デジタル回路で使用
されるクロック信号がEMI放射をより顕著にすること
がある。このクロック信号が要因となるEMI放射のス
ペクトラム成分は、通常、クロック信号の基本周波数の
高調波でピークの値を示す。EMIに関する規制では、
このEMIの放出量に関する試験方法と許容値について
規定しており、市場に出回る製品についてはこの規制を
原則的に尊守する必要がある。BACKGROUND OF THE INVENTION In electronic equipment, clock signals used in digital circuits can make EMI emissions more pronounced. The spectrum component of EMI radiation caused by this clock signal usually exhibits a peak value at a harmonic of the fundamental frequency of the clock signal. EMI regulations
It specifies the test method and the allowable value for this EMI emission amount, and in principle, it is necessary to respect this regulation for products on the market.
【0003】このEMI放射に関する規制を尊守するた
めにさまざまな方法が検討されているが、その中のひと
つに、クロック信号が要因で発生する基本周波数の高調
波でのEMI放射に対して広周波数帯域での効果が期待
できるクロック周波数変調方式がある。Various methods have been studied in order to respect the regulations on EMI radiation. One of them is widely used for the EMI radiation at the harmonic of the fundamental frequency generated by the clock signal. There is a clock frequency modulation method that can be expected to be effective in the frequency band.
【0004】一定周波数のクロック信号を使用した場合
には、基本周波数の高調波において図10の非変調時ス
ペクトラム波形101に示すようなインパルス状のEM
Iスペクトラム成分が発生する。When a clock signal with a constant frequency is used, an impulse-shaped EM as shown in the non-modulation spectrum waveform 101 of FIG.
I spectrum component is generated.
【0005】これに対して、クロック周波数変調回路に
より図11のように変調信号103にしたがって周波数
変調を加え、時間経過に伴い周波数が変化する変調クロ
ック信号104を使用した場合には、図10の変調時ス
ペクトラム波形102のように周波数的に拡散したEM
Iスペクトラム成分となり、そのピーク値は一定周波数
のクロック信号を使用した場合に比べ低減する。On the other hand, when the clock frequency modulation circuit applies frequency modulation according to the modulation signal 103 as shown in FIG. 11 and the modulation clock signal 104 whose frequency changes with the passage of time is used, as shown in FIG. EM spread in frequency like the spectrum waveform 102 at the time of modulation
It becomes an I spectrum component, and its peak value is reduced as compared with the case where a clock signal having a constant frequency is used.
【0006】電子機器装置に対してEMI抑制のために
前述したクロック周波数変調回路を適用する場合の従来
の設計方法について図9を参照して説明する。A conventional design method in the case of applying the above-mentioned clock frequency modulation circuit to the electronic equipment for suppressing EMI will be described with reference to FIG.
【0007】装置仕様決定11で決定される装置仕様5
1に基づき回路仕様52が回路仕様決定12で決定され
ることでクロックの周波数誤差や立ち上がり・立下り時
間などのクロック仕様53がクロック仕様決定13で決
定される。Device specification 5 determined in device specification determination 11
The circuit specification 52 is determined in the circuit specification determination 12 on the basis of 1. Therefore, the clock specification 53 such as the clock frequency error and the rise / fall time is determined in the clock specification determination 13.
【0008】次にクロック仕様決定13で決定したクロ
ック仕様53を満足する範囲内において任意にクロック
周波数変調回路の設計仕様であるSSC仕様54をSS
C仕様決定14で決定する。Next, the SSC specification 54, which is the design specification of the clock frequency modulation circuit, is arbitrarily set to SS within the range that satisfies the clock specification 53 determined in the clock specification determination 13.
Determined by C specification determination 14.
【0009】その後、回路設計15を行い、装置製造1
6を経てクロック周波数変調回路を適用したことによる
EMI抑制効果が、従来装置の評価などをもとにした従
来評価データ17からEMI効果目標値決定18で求め
たEMI効果目標値58を満たしているかどうかの評価
を効果確認19で行う。そこでもし条件を満たしていな
い場合にはSSC仕様決定14に戻りクロック周波数変
調回路の設計仕様の決定から再び行う。条件を満たして
いる場合にはクロックを周波数変調したことによるクロ
ック仕様への弊害がないかどうかの確認を性能確認20
で行う。After that, circuit design 15 is carried out, and device manufacturing 1
Does the EMI suppression effect by applying the clock frequency modulation circuit after 6 satisfy the EMI effect target value 58 determined by the EMI effect target value determination 18 from the conventional evaluation data 17 based on the evaluation of the conventional device? An effect confirmation 19 is performed to evaluate whether or not. If the conditions are not satisfied, the process returns to SSC specification determination 14 to determine the clock frequency modulation circuit design specification again. If the conditions are satisfied, the performance is confirmed by checking whether the clock specifications are not adversely affected by the frequency modulation of the clock.
Done in.
【0010】ここでも条件を満たしていない場合にはS
SC仕様決定14に戻りクロック周波数変調回路の設計
仕様の決定から再び行う。条件を満たしている場合には
装置のEMIに関する評価を完了しEMI規格適合試験
21へと移る。If the condition is not satisfied here as well, S
Returning to SC specification determination 14, the design specification of the clock frequency modulation circuit is determined again. If the conditions are satisfied, the evaluation of the EMI of the device is completed and the process moves to the EMI standard conformance test 21.
【0011】[0011]
【発明が解決しようとする課題】以上の従来の設計方法
では、クロック周波数変調回路の設計仕様を決定する際
にクロック仕様だけを基準にして、これを満足する範囲
で任意にクロック周波数変調回路の設計仕様の決定が行
われる。したがって、クロック周波数変調回路によるE
MI抑制効果量は装置完成後のEMI評価まで分からな
いため、評価の結果目標とする効果が得られなかった場
合には、再びクロック周波数変調回路の設計仕様の決定
から繰り返すことになり装置開発期間遅延の原因とな
る。According to the above conventional design method, when the design specification of the clock frequency modulation circuit is determined, only the clock specification is used as a reference, and the clock frequency modulation circuit is arbitrarily selected within the range satisfying this. Design specifications are determined. Therefore, E by the clock frequency modulation circuit
Since the amount of MI suppression effect is not known until the EMI evaluation after the device is completed, if the target effect is not obtained as a result of the evaluation, it will be repeated from the determination of the design specifications of the clock frequency modulation circuit again. It causes delay.
【0012】また、以上の従来の設計方法では、クロッ
ク仕様に対してクロック周波数変調回路の設計仕様を任
意に決定していることから、装置完成後にクロック周波
数変調回路によるEMI抑制効果量の評価とともにクロ
ック仕様に対する評価も行う必要性がありこれも装置開
発期間の遅延の原因となる。Further, in the above conventional design method, since the design specifications of the clock frequency modulation circuit are arbitrarily determined with respect to the clock specifications, the EMI suppression effect amount by the clock frequency modulation circuit is evaluated after the device is completed. It is necessary to evaluate the clock specifications, which also causes a delay in the device development period.
【0013】したがって本発明の目的は、EMI対策を
目的としたクロック周波数変調回路を設計する過程にお
いて、クロック周波数変調回路の設計仕様を決定する段
階で装置完成後のEMI規格適合試験におけるクロック
周波数変調回路によるEMI抑制効果量の推定値を求め
ることにより、クロック仕様とEMI抑制効果量の両方
を考慮した最適なクロック周波数変調回路の設計仕様を
決定しクロック周波数変調回路を適用する装置の開発期
間を短縮することである。Therefore, an object of the present invention is to perform clock frequency modulation in an EMI standard conformance test after completion of the device at the stage of determining the design specifications of the clock frequency modulation circuit in the process of designing the clock frequency modulation circuit for the purpose of EMI countermeasures. By determining the estimated value of the EMI suppression effect amount by the circuit, the optimum design specifications of the clock frequency modulation circuit considering both the clock specifications and the EMI suppression effect amount are determined, and the development period of the device to which the clock frequency modulation circuit is applied is determined. It is to shorten.
【0014】[0014]
【課題を解決するための手段】本発明の特徴は、クロッ
ク周波数変調回路を有する電子機器装置の開発過程にお
いて、所定の電磁妨害抑制効果、好ましくは電磁妨害規
格適合試験を満足する電磁妨害抑制効果を推定した結果
をもとにクロック周波数変調回路の設計仕様を決定する
電子機器の設計方法にある。The feature of the present invention is that, in the process of developing an electronic device having a clock frequency modulation circuit, a predetermined electromagnetic interference suppressing effect, preferably an electromagnetic interference suppressing effect satisfying an electromagnetic interference standard conformance test. Is a method of designing an electronic device that determines the design specifications of a clock frequency modulation circuit based on the result of the estimation.
【0015】ここで、前記クロック周波数変調回路の設
計仕様決定において、クロック周波数変調回路を有する
クロック信号発生器の候補を抽出し、候補となったクロ
ック信号発生器の仕様から電磁妨害抑制効果を推測し
て、推定した電磁妨害抑制効果が目標とする効果を満足
したクロック信号発生器を選択して使用することができ
る。Here, in determining the design specifications of the clock frequency modulation circuit, candidates for the clock signal generator having the clock frequency modulation circuit are extracted, and the electromagnetic interference suppressing effect is estimated from the specifications of the candidate clock signal generator. Then, it is possible to select and use the clock signal generator that satisfies the target effect of the estimated electromagnetic interference suppression effect.
【0016】あるいは、前記クロック周波数変調回路の
設計仕様決定において、クロック周波数変調回路の仮設
計仕様を決定し、この仮設計仕様から電磁妨害抑制効果
を推測して、推定した電磁妨害抑制効果が目標とする効
果を満足した場合に仮設計仕様を正式なクロック周波数
変調回路の設計仕様に決定し、この仕様に基づきクロッ
ク周波数変調回路を設計することができる。Alternatively, in determining the design specifications of the clock frequency modulation circuit, a temporary design specification of the clock frequency modulation circuit is determined, an electromagnetic interference suppressing effect is estimated from the temporary design specification, and the estimated electromagnetic interference suppressing effect is a target. When the above effect is satisfied, the provisional design specification can be determined as the formal design specification of the clock frequency modulation circuit, and the clock frequency modulation circuit can be designed based on this specification.
【0017】また、クロック信号を周波数変調した場合
のスペクトラム分布を算出して電磁妨害抑制効果の理論
値を求めることにより前記電磁妨害抑制効果を推定する
ことができる。The electromagnetic interference suppressing effect can be estimated by calculating the spectrum distribution when the clock signal is frequency-modulated to obtain the theoretical value of the electromagnetic interference suppressing effect.
【0018】さらに、電磁妨害抑制効果の理論値に対し
て電磁妨害規格適合試験の分解能帯域設定条件で測定し
た場合の理論値と測定値の差分を補正することにより前
記電磁妨害抑制効果を推定することができる。Further, the electromagnetic interference suppressing effect is estimated by correcting the difference between the theoretical value of the electromagnetic interference suppressing effect and the theoretical value when measured under the resolution band setting condition of the electromagnetic interference standard conformance test. be able to.
【0019】また、電磁妨害抑制効果の理論値に対して
電磁妨害規格適合試験の検波方式で測定した場合の理論
値と測定値の差分を補正すること前記電磁妨害抑制効果
を推定することができる。The electromagnetic interference suppression effect can be estimated by correcting the difference between the theoretical value of the electromagnetic interference suppression effect and the theoretical value when measured by the detection method of the electromagnetic interference standard conformance test. .
【0020】このようは本発明によれば、クロック周波
数変調回路の設計段階でEMI規格適合試験におけるE
MI抑制効果量を推定することで、クロック仕様とEM
I抑制効果量の両方を考慮した最適なクロック周波数変
調回路の設計仕様を選択することができるため、EMI
評価での効果不足による再設計等はなくなり、装置完成
後の評価も簡素化されて装置開発期間の短縮が図れる。As described above, according to the present invention, E in the EMI standard conformance test is performed at the design stage of the clock frequency modulation circuit.
By estimating the MI suppression effect amount, clock specifications and EM
Since it is possible to select the optimum design specification of the clock frequency modulation circuit in consideration of both the I suppression effect amount, the EMI
There is no need to redesign due to lack of effectiveness in the evaluation, and the evaluation after the device is completed can be simplified and the device development period can be shortened.
【0021】[0021]
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。BEST MODE FOR CARRYING OUT THE INVENTION Next, embodiments of the present invention will be described in detail with reference to the drawings.
【0022】図1を参照すると、本発明の実施の形態は
クロック周波数変調回路を有する電子機器装置の開発過
程において、装置仕様決定11は、装置仕様51を決定
し、回路仕様決定12は、装置仕様51に基づき回路仕
様52を決定する。Referring to FIG. 1, in the process of developing an electronic device having a clock frequency modulation circuit according to the embodiment of the present invention, the device specification determination 11 determines the device specification 51 and the circuit specification determination 12 determines the device. The circuit specification 52 is determined based on the specification 51.
【0023】クロック仕様決定13は、回路仕様52に
基づきクロック仕様53を決定する。EMI効果目標値
決定18は従来評価データ17をもとにEMI効果目標
値58を決定する。SSC仕様決定14は、クロック仕
様53およびEMI効果目標値58によりSSC仕様5
4を決定する。回路設計15は、回路仕様52、クロッ
ク仕様53、SSC仕様54などに基づき回路設計を行
い、装置製造16で装置が組み立てられた後にEMI規
格適合試験21を実施する。The clock specification determination 13 determines the clock specification 53 based on the circuit specification 52. The EMI effect target value determination 18 determines the EMI effect target value 58 based on the conventional evaluation data 17. The SSC specification determination 14 is based on the clock specification 53 and the EMI effect target value 58.
Determine 4. The circuit design 15 performs a circuit design based on the circuit specifications 52, the clock specifications 53, the SSC specifications 54, and the like, and performs the EMI standard conformance test 21 after the devices are assembled in the device manufacturing 16.
【0024】図2を参照すると、図1に示すSSC仕様
決定14の詳細が示されている。図2において、SSC
G候補抽出31は、クロック仕様53に基づきクロック
周波数変調回路を有するクロック信号発生器(SSC
G)候補71を抽出する。SSCG仕様抽出32は、S
SCG候補71のSSCG仕様72を抽出する。EMI
効果推定33は、SSCG仕様72によりEMI効果推
定値73を求める。推定効果判定34は、EMI効果推
定値73とEMI効果目標値58を比較し条件を満足し
ていなければSSCG候補抽出31に戻る。満足してい
ればSSCG選択35に進みSSCG候補71を選択し
て回路設計15へ移行する。Referring to FIG. 2, details of the SSC specification determination 14 shown in FIG. 1 are shown. In FIG. 2, SSC
The G candidate extraction 31 is a clock signal generator (SSC) having a clock frequency modulation circuit based on the clock specification 53.
G) Extract the candidate 71. The SSCG specification extraction 32 is S
The SSCG specification 72 of the SCG candidate 71 is extracted. EMI
The effect estimation 33 obtains the EMI effect estimated value 73 according to the SSCG specification 72. The estimated effect determination 34 compares the EMI effect estimated value 73 with the EMI effect target value 58, and returns to the SSCG candidate extraction 31 if the conditions are not satisfied. If satisfied, the process proceeds to SSCG selection 35 to select the SSCG candidate 71 and shift to the circuit design 15.
【0025】図3を参照すると、図2に示すEMI効果
推定33の詳細が示されている。スペクトラム分布算出
41は、SSCG仕様72により、あるいは後から説明
する図4のSSCG仮仕様76により、変調スペクトラ
ム分布81を算出する。EMI効果算出42は、変調ス
ペクトラム分布81からEMI効果理論値82を算出す
る。RBW測定補正43は、EMI効果理論値82に対
してEMI測定時の周波数分解能帯域(RBW)の設定
による測定データの差分を補正し、RWB補正EMI効
果83を算出する。検波方式測定補正44は、RWB補
正EMI効果83に対してEMI測定時の検波方式の違
いによる測定データの差分を補正し、EMI効果推定値
73を算出する。Referring to FIG. 3, details of the EMI effect estimation 33 shown in FIG. 2 are shown. The spectrum distribution calculation 41 calculates the modulation spectrum distribution 81 according to the SSCG specification 72 or according to the SSCG provisional specification 76 of FIG. 4 which will be described later. The EMI effect calculation 42 calculates the EMI effect theoretical value 82 from the modulation spectrum distribution 81. The RBW measurement correction 43 corrects the difference in the measurement data due to the setting of the frequency resolution band (RBW) at the time of EMI measurement with respect to the EMI effect theoretical value 82, and calculates the RWB correction EMI effect 83. The detection method measurement correction 44 corrects the difference in the measurement data due to the difference in the detection method at the time of EMI measurement with respect to the RWB correction EMI effect 83, and calculates the EMI effect estimated value 73.
【0026】次に本発明の動作について説明する。Next, the operation of the present invention will be described.
【0027】図1において、装置仕様決定11は装置仕
様51を決定し、回路仕様決定12は装置仕様51に基
づき回路仕様52を決定する。クロック仕様決定13は
回路仕様52に基づきクロック信号の周波数誤差や立ち
上がり、立下り時間など電気的仕様であるクロック仕様
53を決定する。EMI効果目標値決定18は、従来装
置の評価で採取した従来評価データ17に基づきクロッ
ク周波数変調回路に期待するEMI抑制効果量(EMI
効果目標値58)を決定する。SSC仕様決定14にお
いて、クロック仕様53を考慮しながらクロック周波数
変調回路によるEMI抑制効果を推定し、EMI効果目
標値58を満足するようなクロック周波数変調回路の設
計仕様(SSC仕様54)を決定する。回路設計15
は、回路仕様52、クロック仕様53、SSC仕様54
などをもとに回路設計を行い、装置製造16で装置が組
み立てられた後にEMI規格適合試験21を実施する。
図2において、図1に示すSSC仕様決定14の詳細を
説明する。図2において、SSCG候補抽出31は、ク
ロック仕様53を考慮して汎用品として市販されている
クロック周波数変調回路を有するクロック信号発生器
(SSCG)の中から条件に合うSSCG候補71を抽
出する。In FIG. 1, a device specification determination 11 determines a device specification 51, and a circuit specification determination 12 determines a circuit specification 52 based on the device specification 51. The clock specification decision 13 decides a clock specification 53 which is an electrical specification such as a frequency error of the clock signal, a rise time and a fall time based on the circuit specification 52. The EMI effect target value determination 18 determines the amount of EMI suppression effect (EMI) expected for the clock frequency modulation circuit based on the conventional evaluation data 17 collected in the evaluation of the conventional device.
The effect target value 58) is determined. In SSC specification determination 14, the EMI suppression effect by the clock frequency modulation circuit is estimated while considering the clock specification 53, and the design specification (SSC specification 54) of the clock frequency modulation circuit that satisfies the EMI effect target value 58 is determined. . Circuit design 15
Are circuit specifications 52, clock specifications 53, SSC specifications 54
The circuit is designed based on the above, and after the device is assembled in the device manufacturing 16, the EMI standard conformance test 21 is performed.
Details of the SSC specification determination 14 shown in FIG. 1 will be described with reference to FIG. In FIG. 2, the SSCG candidate extraction 31 extracts an SSCG candidate 71 that meets the conditions from a clock signal generator (SSCG) having a clock frequency modulation circuit commercially available as a general-purpose product in consideration of the clock specification 53.
【0028】SSCG仕様抽出32は、SSCG候補7
1からEMI抑制効果を推定するために必要な仕様(S
SCG仕様72)を抽出する。EMI効果推定33は、
SSCG仕様72等に基づきクロック周波数変調回路に
よるEMI抑制効果を推定しEMI効果推定値73を求
める。推定効果判定34は、EMI効果推定値73がE
MI効果目標値58を満足しているかどうかの判断を行
い、満足していなければSSCG候補抽出31に戻り他
のSSCG候補を抽出して条件を満たすまで繰り返し行
い、満足していればSSCG候補71をSSCG選択3
5にて選択し回路設計15へ移行する。The SSCG specification extraction 32 is performed by the SSCG candidate 7
Specifications required to estimate the EMI suppression effect from 1 (S
Extract the SCG specification 72). The EMI effect estimation 33 is
The EMI suppression effect by the clock frequency modulation circuit is estimated based on the SSCG specifications 72 and the like to obtain the EMI effect estimated value 73. In the estimated effect determination 34, the EMI effect estimated value 73 is E
It is judged whether or not the MI effect target value 58 is satisfied, and if it is not satisfied, the process returns to the SSCG candidate extraction 31 to extract another SSCG candidate and repeat until the condition is satisfied, and if satisfied, the SSCG candidate 71. Select SSCG 3
The selection is made at 5, and the process proceeds to the circuit design 15.
【0029】図3において、図2に示すEMI効果推定
33の詳細を説明する。図3において、スペクトラム分
布算出41は、SSCG仕様72に基づき、あるいは後
から説明する図4のSSCG仮仕様76により、クロッ
ク周波数を変調した場合の変調スペクトラム分布81を
算出する。変調スペクトラム分布81を算出する方法の
一例として、図5に示すようなベッセル関数を係数とす
る周波数変調信号を表す式を用いる方法がある。Details of the EMI effect estimation 33 shown in FIG. 2 will be described with reference to FIG. In FIG. 3, the spectrum distribution calculation 41 calculates a modulation spectrum distribution 81 when the clock frequency is modulated based on the SSCG specification 72 or according to the SSCG provisional specification 76 of FIG. 4 described later. As an example of a method of calculating the modulation spectrum distribution 81, there is a method of using an expression representing a frequency modulation signal having a Bessel function as a coefficient as shown in FIG.
【0030】この式の最大周波数偏移△fと変調信号周
波数fmをパラメータとする各項の係数Jn(△f/f
m){n=0,1,2,・・・}は非変調時のスペクト
ラム分布のピーク値“1”に対する変調時におけるスペ
クトラム分布の各側波帯の値を示している。これにより
図6に示すようにスペクトラム分布が求められる。EM
I効果算出42は、変調スペクトラム分布81とクロッ
ク周波数を変調していない場合の非変調時スペクトラム
分布の差分よりEMI効果理論値82を算出する。The coefficient Jn (Δf / f) of each term using the maximum frequency deviation Δf and the modulation signal frequency fm of this equation as parameters.
m) {n = 0, 1, 2, ...} Indicates the value of each sideband of the spectrum distribution at the time of modulation with respect to the peak value “1” of the spectrum distribution at the time of non-modulation. As a result, the spectrum distribution is obtained as shown in FIG. EM
In the I effect calculation 42, the theoretical EMI effect value 82 is calculated from the difference between the modulation spectrum distribution 81 and the non-modulation spectrum distribution when the clock frequency is not modulated.
【0031】RBW測定補正43は、EMI効果理論値
82に対してEMI測定時の周波数分解能帯域(RB
W)の設定値による測定データの差分を補正し、RWB
補正EMI効果83を算出する。EMI効果理論値82
に対してRBWの設定値によって補正が必要な理由は、
クロック周波数を変調した時の高調波スペクトラム分布
を測定する場合、測定器の分解能帯域RBWがクロック
周波数変調回路の変調信号周波数fmより狭帯域である
場合の測定値は理論値とほぼ一致するが、RBWがfm
より広帯域に設定された場合の測定値は理論値とは異な
る値となる。The RBW measurement correction 43 is a frequency resolution band (RB) for EMI measurement with respect to the theoretical EMI effect value 82.
WWB is corrected by correcting the difference of the measured data according to the setting value.
The corrected EMI effect 83 is calculated. EMI effect theoretical value 82
The reason why correction is required according to the set value of RBW is
When measuring the harmonic spectrum distribution when the clock frequency is modulated, the measured value when the resolution band RBW of the measuring instrument is narrower than the modulation signal frequency fm of the clock frequency modulation circuit is almost the same as the theoretical value, RBW is fm
When set to a wider band, the measured value is different from the theoretical value.
【0032】EMI規格適合試験ではRBWは120k
Hzと定められており、一般的なクロック周波数変調回
路やSSCGのfmは数十kHzであるため、通常RB
Wがfmより広帯域に設定された状態で測定される。し
たがって、EMI抑制効果についてもEMI規格適合試
験におけるRBW設定条件で測定した場合、その測定値
は理論値と異なる値となるため補正データを準備して補
正する必要がある。In the EMI standard conformance test, RBW is 120k
Since the fm of a general clock frequency modulation circuit and SSCG is several tens of kHz, it is usually RB.
It is measured with W set to a wider band than fm. Therefore, as for the EMI suppression effect, when measured under the RBW setting condition in the EMI standard conformance test, the measured value is different from the theoretical value, so it is necessary to prepare and correct the correction data.
【0033】ここで行う補正方法の一例として図7に示
す補正用グラフを使用する方法がある。図7のグラフ
は、測定器のRBWをEMI規格適合試験条件である1
20kHzに設定した状態で変調信号周波数fmに対す
るEMI抑制効果の値を測定し、EMI抑制効果の理論
値との差分を表したものである。As an example of the correction method performed here, there is a method using the correction graph shown in FIG. The graph in FIG. 7 shows the RBW of the measuring instrument as the EMI standard conformance test condition 1
The value of the EMI suppressing effect with respect to the modulation signal frequency fm is measured in the state of being set to 20 kHz, and the difference from the theoretical value of the EMI suppressing effect is represented.
【0034】このグラフから使用している変調信号周波
数fmに対する値を読み取り、その値をEMI効果理論
値82から差引いた値がRBW補正EMI効果83とな
る。検波方式測定補正44は、RWB補正EMI効果8
3に対してEMI測定時の検波方式の違いにより発生す
る測定データの差分を補正しEMI効果推定値73を算
出する。RWB補正EMI効果83に対して検波方式に
よって補正が必要な理由は、理論値はスペクトラム分布
のピーク値を求めているのに対して、EMI規格適合試
験における測定条件ではピーク値より若干低めの値を測
定するQP検波方式(準尖頭値検波方式)が用いられる
ためである。The value for the modulation signal frequency fm used is read from this graph, and the value obtained by subtracting the value from the theoretical value EMI effect 82 is the RBW correction EMI effect 83. The detection method measurement correction 44 is the RWB correction EMI effect 8
For 3, the difference in the measurement data generated due to the difference in the detection method during the EMI measurement is corrected, and the EMI effect estimated value 73 is calculated. The reason why the RWB correction EMI effect 83 needs to be corrected by the detection method is that the theoretical value requires the peak value of the spectrum distribution, whereas the measurement value in the EMI standard conformance test is slightly lower than the peak value. This is because the QP detection method (quasi-peak value detection method) for measuring is used.
【0035】したがって、EMI抑制効果についてもE
MI規格適合試験における検波方式では理論値とは異な
る値となるために補正データを準備して補正する必要が
ある。ここで行う補正方法の一例として、図8に示す補
正用グラフを使用する方法がある。Therefore, the EMI suppression effect is also E
Since the detection method in the MI standard conformance test has a value different from the theoretical value, it is necessary to prepare and correct the correction data. An example of the correction method performed here is to use the correction graph shown in FIG.
【0036】図8のグラフは、クロック周波数の変調度
に対するEMI抑制効果をスペクトラム分布のピーク値
測定(理論値)とQP検波方式により測定し、この差分
を表したものである。このグラフから使用している変調
度に対する値を読み取り、その値をRWB補正EMI効
果83に加えた値がEMI効果推定値73となる。The graph of FIG. 8 shows the difference between the EMI suppressing effect on the modulation factor of the clock frequency measured by the peak value (theoretical value) of the spectrum distribution and the QP detection method. The value for the modulation factor used is read from this graph, and the value added to the RWB correction EMI effect 83 is the EMI effect estimated value 73.
【0037】本発明の他の実施の形態として、図1に示
すSSC仕様決定14の他の詳細な構成及び動作を図4
に示す。As another embodiment of the present invention, another detailed configuration and operation of the SSC specification determination 14 shown in FIG. 1 will be described with reference to FIG.
Shown in.
【0038】図4において、SSCG仕様仮決定36
は、クロック仕様53を考慮してSSCG仮仕様76を
決定する。EMI効果推定33は、SSCG仮仕様76
等に基づきクロック周波数変調回路によるEMI抑制効
果を推定しEMI効果推定値73を求める。In FIG. 4, the SSCG specification provisional decision 36 is made.
Determines the SSCG temporary specification 76 in consideration of the clock specification 53. EMI effect estimation 33 is based on SSCG provisional specification 76
Based on the above, the EMI suppression effect by the clock frequency modulation circuit is estimated and the EMI effect estimated value 73 is obtained.
【0039】推定効果判定34は、EMI効果推定値7
3がEMI効果目標値58を満足しているかどうかの判
断を行い、満足していなければSSCG仕様仮決定36
に戻り他のSSCG仮仕様を決定して条件を満たすまで
繰り返し行い、満足していればSSCG仮仕様76をS
SCG仕様決定37にてSSCG仕様77に決定する。
SSCG回路設計38は、SSCG仕様77に基づきS
SCG回路設計38にてSSCG回路を設計した後に回
路設計15へ移行する。The estimated effect judgment 34 is the EMI effect estimated value 7
3 determines whether the EMI effect target value 58 is satisfied, and if not satisfied, the SSCG specification provisional decision 36
Return to and repeat other SSCG tentative specifications until the conditions are satisfied.
The SCG specification decision 37 decides on the SSCG specification 77.
The SSCG circuit design 38 is S based on the SSCG specification 77.
After designing the SSCG circuit in the SCG circuit design 38, the process proceeds to the circuit design 15.
【0040】[0040]
【発明の効果】本発明により、クロック周波数変調回路
を適用した場合のEMI抑制効果量が設計段階で推定で
きるため、従来のように装置完成後のEMI評価でEM
I抑制効果量の不足が発覚し設計からやり直すというよ
うな事態がなくなり装置開発期間の短縮が図れる。According to the present invention, the amount of EMI suppression effect when the clock frequency modulation circuit is applied can be estimated at the design stage.
It is possible to shorten the device development period by eliminating the situation that the shortage of the I suppression effect amount is discovered and the design is restarted.
【0041】さらに、EMI抑制効果を推測しながらク
ロック周波数変調回路の設計仕様を決定できるため、設
計段階において回路仕様に対するマージンも十分考慮し
て設計できるため、装置完成後の回路仕様に対する性能
評価を簡素化できるため装置開発期間の短縮が図れる。Further, since the design specifications of the clock frequency modulation circuit can be determined while estimating the EMI suppression effect, the margin for the circuit specifications can be sufficiently taken into consideration during the design stage, so that the performance evaluation of the circuit specifications after the device is completed can be performed. Since it can be simplified, the device development period can be shortened.
【図1】本発明の実施の形態に係わるクロック周波数変
調回路を有する電子機器装置の開発フローを表す流れ図
である。FIG. 1 is a flow chart showing a development flow of an electronic device apparatus having a clock frequency modulation circuit according to an embodiment of the present invention.
【図2】本発明の実施の形態に係わるクロック周波数変
調回路を有する電子機器装置の開発フローの一部(クロ
ック周波数変調回路仕様決定フロー)を表す流れ図であ
る。FIG. 2 is a flowchart showing a part of a development flow (clock frequency modulation circuit specification determination flow) of the electronic device apparatus having the clock frequency modulation circuit according to the embodiment of the present invention.
【図3】本発明の実施の形態に係わるクロック周波数変
調回路を有する電子機器装置の開発フローの一部(EM
I効果推定フロー)を表す流れ図である。FIG. 3 is a part of a development flow (EM) of an electronic device having a clock frequency modulation circuit according to an embodiment of the present invention.
It is a flowchart showing (I effect estimation flow).
【図4】本発明の他の実施の形態に係わるクロック周波
数変調回路を有する電子機器装置の開発フローの一部
(クロック周波数変調回路仕様決定フロー)を表す流れ
図である。FIG. 4 is a flowchart showing a part of a development flow (clock frequency modulation circuit specification determination flow) of an electronic device apparatus having a clock frequency modulation circuit according to another embodiment of the present invention.
【図5】周波数変調されたスペクトラム分布算出式の一
例を示す演算式である。FIG. 5 is an arithmetic expression showing an example of a frequency-modulated spectrum distribution calculation expression.
【図6】スペクトラム分布算出式より求められたスペク
トラム分布の一例を示す図である。FIG. 6 is a diagram showing an example of a spectrum distribution obtained by a spectrum distribution calculation formula.
【図7】EMI規格適合試験における分解能帯域設定条
件下でのEMI抑制効果補正値の一例を示すグラフであ
る。FIG. 7 is a graph showing an example of an EMI suppression effect correction value under a resolution band setting condition in an EMI standard conformance test.
【図8】EMI規格適合試験における検波方式でのEM
I抑制効果補正値の一例を示すグラフである。FIG. 8: EM in detection method in EMI standard conformance test
It is a graph which shows an example of an I suppression effect correction value.
【図9】従来のクロック周波数変調回路を有する電子機
器装置の開発フローを表す流れ図である。FIG. 9 is a flowchart showing a development flow of an electronic device apparatus having a conventional clock frequency modulation circuit.
【図10】非変調時および変調時のスペクトラム波形の
一例を示す図である。FIG. 10 is a diagram showing an example of spectrum waveforms at the time of non-modulation and at the time of modulation.
【図11】クロック周波数変調回路における変調信号と
変調クロック信号の一例を示す図である。FIG. 11 is a diagram showing an example of a modulation signal and a modulation clock signal in a clock frequency modulation circuit.
11 装置仕様決定 12 回路仕様決定 13 クロック仕様決定 14 SSC仕様決定 15 回路設計 16 装置製造 17 従来評価データ 18 EMI効果目標値決定 19 効果確認 20 性能確認 21 EMI規格適合試験 31 SSCG候補抽出 32 SSCG仕様抽出 33 EMI効果推定 34 推定効果判定 35 SSCG選択 36 SSCG仕様仮決定 37 SSCG仕様決定 38 SSCG回路設計 41 スペクトラム分布算出 42 EMI効果算出 43 RBW測定補正 44 検波方式測定補正 51 装置仕様 52 回路仕様 53 クロック仕様 54 SSC仕様 58 EMI効果目標値 71 SSCG候補 72 SSCG仕様 73 EMI効果推定値 76 SSCG仮仕様 77 SSCG仕様 81 変調スペクトラム分布 82 EMI効果理論値 83 RBW補正EMI効果 101 非変調時のスペクトラム波形 102 変調時のスペクトラム波形 103 変調信号 104 変調クロック信号 11 Device specification decision 12 Circuit specification decision 13 Clock specification decision 14 SSC specification decision 15 Circuit design 16 Equipment manufacturing 17 Conventional evaluation data 18 EMI effect target value determination 19 Effect confirmation 20 Performance check 21 EMI standard conformance test 31 SSCG candidate extraction 32 SSCG specification extraction 33 EMI effect estimation 34 Estimated effect judgment 35 SSCG selection 36 SSCG specifications provisional decision 37 SSCG specification decision 38 SSCG circuit design 41 Calculation of spectrum distribution 42 EMI effect calculation 43 RBW measurement correction 44 Detection method measurement correction 51 Device specifications 52 Circuit specifications 53 clock specifications 54 SSC specifications 58 EMI effect target value 71 SSCG candidates 72 SSCG specifications 73 EMI effect estimated value 76 SSCG provisional specifications 77 SSCG specifications 81 Modulation spectrum distribution 82 EMI effect theoretical value 83 RBW correction EMI effect 101 Spectrum waveform without modulation 102 Spectrum waveform during modulation 103 modulated signal 104 modulated clock signal
Claims (7)
器装置の開発過程において、所定の電磁妨害抑制効果を
推定した結果をもとにクロック周波数変調回路の設計仕
様を決定することを特徴とする電子機器の設計方法。1. An electronic device, characterized in that, in a process of developing an electronic device having a clock frequency modulation circuit, a design specification of the clock frequency modulation circuit is determined based on a result of estimating a predetermined electromagnetic interference suppressing effect. Design method.
害規格適合試験を満足する電磁妨害抑制効果であること
を特徴とする請求項1記載の電子機器の設計方法。2. The method of designing an electronic device according to claim 1, wherein the predetermined electromagnetic interference suppressing effect is an electromagnetic interference suppressing effect satisfying an electromagnetic interference standard conformance test.
決定において、クロック周波数変調回路を有するクロッ
ク信号発生器の候補を抽出し、候補となったクロック信
号発生器の仕様から電磁妨害抑制効果を推測して、推定
した電磁妨害抑制効果が目標とする効果を満足したクロ
ック信号発生器を選択して使用することを特徴とする請
求項1記載の電子機器の設計方法。3. In determining the design specifications of the clock frequency modulation circuit, a candidate of a clock signal generator having a clock frequency modulation circuit is extracted, and the electromagnetic interference suppressing effect is estimated from the specifications of the candidate clock signal generator. 2. The method of designing an electronic device according to claim 1, further comprising selecting and using a clock signal generator whose estimated electromagnetic interference suppression effect satisfies a target effect.
決定において、クロック周波数変調回路の仮設計仕様を
決定し、この仮設計仕様から電磁妨害抑制効果を推測し
て、推定した電磁妨害抑制効果が目標とする効果を満足
した場合に仮設計仕様を正式なクロック周波数変調回路
の設計仕様に決定し、この仕様に基づきクロック周波数
変調回路を設計することを特徴とする請求項1記載の電
子機器の設計方法。4. In determining the design specifications of the clock frequency modulation circuit, a temporary design specification of the clock frequency modulation circuit is determined, an electromagnetic interference suppressing effect is estimated from the temporary design specification, and the estimated electromagnetic interference suppressing effect is a target. The design of electronic equipment according to claim 1, wherein the provisional design specification is determined as a formal design specification of the clock frequency modulation circuit when the effect is satisfied, and the clock frequency modulation circuit is designed based on this specification. Method.
ペクトラム分布を算出して電磁妨害抑制効果の理論値を
求めることにより前記電磁妨害抑制効果を推定すること
を特徴とする請求項1記載の電子機器の設計方法。5. The electronic device according to claim 1, wherein the electromagnetic interference suppressing effect is estimated by calculating a spectrum distribution when a clock signal is frequency-modulated to obtain a theoretical value of the electromagnetic interference suppressing effect. Design method.
妨害規格適合試験の分解能帯域設定条件で測定した場合
の理論値と測定値の差分を補正することにより前記電磁
妨害抑制効果を推定することを特徴とする請求項1記載
の電子機器の設計方法。6. The electromagnetic interference suppression effect is estimated by correcting the difference between the theoretical value of the electromagnetic interference suppression effect and the theoretical value when measured under the resolution band setting condition of the electromagnetic interference standard conformance test. The method of designing an electronic device according to claim 1, wherein:
妨害規格適合試験の検波方式で測定した場合の理論値と
測定値の差分を補正すること前記電磁妨害抑制効果を推
定することを特徴とする請求項1記載の電子機器の設計
方法。7. The electromagnetic interference suppression effect is estimated by correcting the difference between the theoretical value of the electromagnetic interference suppression effect and the theoretical value when measured by a detection method of an electromagnetic interference standard conformance test. The method for designing an electronic device according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001348890A JP2003150660A (en) | 2001-11-14 | 2001-11-14 | Design method for electronic appliance provided with clock frequency modulation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001348890A JP2003150660A (en) | 2001-11-14 | 2001-11-14 | Design method for electronic appliance provided with clock frequency modulation circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003150660A true JP2003150660A (en) | 2003-05-23 |
Family
ID=19161639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001348890A Pending JP2003150660A (en) | 2001-11-14 | 2001-11-14 | Design method for electronic appliance provided with clock frequency modulation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003150660A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007128339A (en) * | 2005-11-04 | 2007-05-24 | Matsushita Electric Ind Co Ltd | Semiconductor device package design method, layout design tool for implementing the method, and semiconductor prosecution manufacturing method using the same |
| JP2009015678A (en) * | 2007-07-06 | 2009-01-22 | Nec Corp | Differential line emi analysis system, differential line emi analysis method, and differential line emi analysis program |
| JP2009508096A (en) * | 2005-09-09 | 2009-02-26 | アイイーイー インターナショナル エレクトロニクス アンド エンジニアリング エス.エイ. | 3D imaging method and apparatus |
| US7643534B2 (en) | 2005-10-26 | 2010-01-05 | Kyocera Mita Corporation | Clock signal controlling device |
| US9673727B2 (en) | 2015-07-31 | 2017-06-06 | Fuji Electric Co., Ltd. | Switching power supply control circuit and switching power supply |
| US10069427B2 (en) | 2016-04-06 | 2018-09-04 | Fuji Electric Co., Ltd. | Switching power supply apparatus |
-
2001
- 2001-11-14 JP JP2001348890A patent/JP2003150660A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009508096A (en) * | 2005-09-09 | 2009-02-26 | アイイーイー インターナショナル エレクトロニクス アンド エンジニアリング エス.エイ. | 3D imaging method and apparatus |
| US7643534B2 (en) | 2005-10-26 | 2010-01-05 | Kyocera Mita Corporation | Clock signal controlling device |
| JP2007128339A (en) * | 2005-11-04 | 2007-05-24 | Matsushita Electric Ind Co Ltd | Semiconductor device package design method, layout design tool for implementing the method, and semiconductor prosecution manufacturing method using the same |
| JP2009015678A (en) * | 2007-07-06 | 2009-01-22 | Nec Corp | Differential line emi analysis system, differential line emi analysis method, and differential line emi analysis program |
| US9673727B2 (en) | 2015-07-31 | 2017-06-06 | Fuji Electric Co., Ltd. | Switching power supply control circuit and switching power supply |
| US10069427B2 (en) | 2016-04-06 | 2018-09-04 | Fuji Electric Co., Ltd. | Switching power supply apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20130204555A1 (en) | Method and Apparatus for Electrically Locating a Fault in a Cable | |
| CN100552462C (en) | Method and apparatus for measuring jitter | |
| Yang et al. | A simple frequency response compensation method for current probe measurements of ESD currents | |
| Remley et al. | Phase detrending for measured multisine signals | |
| CN100585413C (en) | Calculation method of electromagnetic interference reduction amount and electromagnetic interference reduction amount calculation device | |
| JP2003150660A (en) | Design method for electronic appliance provided with clock frequency modulation circuit | |
| Dörlemann et al. | FPGA-based adaptive notch filters for the active cancellation of varying electromagnetic emissions of power electronic inverter systems | |
| Derviškadić et al. | Iterative-interpolated DFT for synchrophasor estimation in M-class compliant PMUs | |
| Wübbeler et al. | Determination of the complex residual error parameters of a calibrated one-port vector network analyzer | |
| García-Bermúdez et al. | Evaluation of spectral estimation parameters for direct sampling FFT-based measuring receivers | |
| US20060268971A1 (en) | Testing circuit for measuring a frequency of signal output from clock generator | |
| EP2388606B1 (en) | Phase transient response measurements using automatic frequency estimation | |
| US20240022339A1 (en) | Intermodulation measurement method, intermodulation measuring apparatus and computer program for ascertaining an intermodulation source in a transmission link | |
| CN120275891A (en) | Method and device for monitoring metering error of intelligent electric energy meter by electromagnetic signals | |
| Keller et al. | A new method of emission measurement | |
| JP2006292749A (en) | Separation of random and deterministic jitter components | |
| US8271219B2 (en) | Deterministic component model identifying apparatus, identifying method, program, recording medium, test system and electronic device | |
| Remley et al. | Measurement bandwidth extension using multisine signals: Propagation of error | |
| TWI237697B (en) | Digital measurements of spread spectrum clocking | |
| JP2007127644A (en) | Jitter measuring device, jitter measuring method, testing device and electronic device | |
| US20040017873A1 (en) | Analog delay locked loop characterization technique | |
| US6968278B1 (en) | Reducing the occurrence of spurs when analyzing signals | |
| US10468967B2 (en) | Estimating an average value of an inductor current for switched-mode power converters | |
| RU2194357C2 (en) | Method and device for detecting phase of broadband phase-modulated digital signals | |
| US20050075812A1 (en) | Systems and methods for performing analysis of a multi-tone signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060808 |