JP2003037162A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003037162A JP2003037162A JP2001221897A JP2001221897A JP2003037162A JP 2003037162 A JP2003037162 A JP 2003037162A JP 2001221897 A JP2001221897 A JP 2001221897A JP 2001221897 A JP2001221897 A JP 2001221897A JP 2003037162 A JP2003037162 A JP 2003037162A
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer insulating
- hard mask
- insulating film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 239000011229 interlayer Substances 0.000 claims abstract description 83
- 238000000034 method Methods 0.000 claims abstract description 20
- 230000004888 barrier function Effects 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 13
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 238000001020 plasma etching Methods 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 239000010410 layer Substances 0.000 abstract description 14
- 230000009977 dual effect Effects 0.000 abstract description 6
- 239000007789 gas Substances 0.000 description 22
- 239000010949 copper Substances 0.000 description 14
- 238000012545 processing Methods 0.000 description 12
- 238000001312 dry etching Methods 0.000 description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 101100366711 Arabidopsis thaliana SSL13 gene Proteins 0.000 description 1
- 101100350458 Oryza sativa subsp. japonica RR25 gene Proteins 0.000 description 1
- 101100366561 Panax ginseng SS11 gene Proteins 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000016507 interphase Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000009291 secondary effect Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 製造工程数が少なく効率的な半導体装置の製
造方法を提供する。 【解決手段】 デュアルダマシン法を利用した多層配線
構造を有する半導体装置の製造方法において、実質的に
は第一のハードマスク膜２７０をマスクとして、第二の
層間絶縁膜２６０を除去し、開口部２６０Ａを形成す
る。さらに、エッチングストッパ膜２５０を除去し、そ
の後、第一の層間絶縁膜２４０を除去して、第一の層間
絶縁膜２４０にヴィアホール２４０Ａを形成する。
造方法を提供する。 【解決手段】 デュアルダマシン法を利用した多層配線
構造を有する半導体装置の製造方法において、実質的に
は第一のハードマスク膜２７０をマスクとして、第二の
層間絶縁膜２６０を除去し、開口部２６０Ａを形成す
る。さらに、エッチングストッパ膜２５０を除去し、そ
の後、第一の層間絶縁膜２４０を除去して、第一の層間
絶縁膜２４０にヴィアホール２４０Ａを形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、より詳細には、製造工程数が少なく効率的
な多層配線構造を有する半導体装置の製造方法に関す
る。
方法に関し、より詳細には、製造工程数が少なく効率的
な多層配線構造を有する半導体装置の製造方法に関す
る。
【０００２】
【従来の技術】半導体装置の微細化に伴い、今日の先端
的な半導体装置では基板上に数多くの半導体素子が形成
されている。かかる半導体装置にて、基板上の半導体素
子間を接続させるには、一層の配線層では不十分であ
り、複数の配線層を層間絶縁膜を介して積層させた、い
わゆる多層配線構造が利用されている。
的な半導体装置では基板上に数多くの半導体素子が形成
されている。かかる半導体装置にて、基板上の半導体素
子間を接続させるには、一層の配線層では不十分であ
り、複数の配線層を層間絶縁膜を介して積層させた、い
わゆる多層配線構造が利用されている。
【０００３】特に、最近では、層間絶縁膜中に配線部分
となる溝（以下、「配線溝」という）と、ヴィアコンタ
クトになる孔（以下、「ヴィアホール」という）とを予
め形成しておき、上記配線溝及びヴィアホールを導体で
埋めることにより配線層を形成する、いわゆるデュアル
ダマシン法による多層配線構造の研究・開発が盛んに行
われている。
となる溝（以下、「配線溝」という）と、ヴィアコンタ
クトになる孔（以下、「ヴィアホール」という）とを予
め形成しておき、上記配線溝及びヴィアホールを導体で
埋めることにより配線層を形成する、いわゆるデュアル
ダマシン法による多層配線構造の研究・開発が盛んに行
われている。
【０００４】デュアルダマシン法には種々な変形法が存
在するが、特開２０００−１２４３０６号公報には、層
間絶縁膜を利用した半導体装置の製造方法が開示されて
いる。層間絶縁膜を使ったデュアルダマシン構造の多層
配線構造の形成方法を、図１（A）〜図２（Ｃ）に示
す。
在するが、特開２０００−１２４３０６号公報には、層
間絶縁膜を利用した半導体装置の製造方法が開示されて
いる。層間絶縁膜を使ったデュアルダマシン構造の多層
配線構造の形成方法を、図１（A）〜図２（Ｃ）に示
す。
【０００５】図１（A）を参照するに、基板１０上に
は、図示しない絶縁膜を介してＣｕよりなる第一の配線
パターン１１が形成されており、前記配線パターン１１
上には、バリア膜１２としてＳｉＮ膜が形成されてい
る。次に、前記バリア膜１２上に、第一の層間絶縁膜１
３としての有機ＳＯＧ膜が形成され、さらに前記第一の
層間絶縁膜１３上に絶縁膜１４としてＳｉＯ２膜が形成
されている。
は、図示しない絶縁膜を介してＣｕよりなる第一の配線
パターン１１が形成されており、前記配線パターン１１
上には、バリア膜１２としてＳｉＮ膜が形成されてい
る。次に、前記バリア膜１２上に、第一の層間絶縁膜１
３としての有機ＳＯＧ膜が形成され、さらに前記第一の
層間絶縁膜１３上に絶縁膜１４としてＳｉＯ２膜が形成
されている。
【０００６】さらに、第二の層間絶縁膜１５が前記絶縁
膜１４上に設けられ、次に、前記第二の層間絶縁膜１５
上に２層構造のハードマスク膜１６、１７が形成され
る。具体的には、約２０ｎｍのＳｉＮよりなる第一のハ
ードマスク膜１６と、約１００ｎｍのＳｉＯ２からなる
第二のハードマスク膜１７とが形成されている。これら
ハードマスク１６、１７は、エッチングストッパと呼ば
れることもある。
膜１４上に設けられ、次に、前記第二の層間絶縁膜１５
上に２層構造のハードマスク膜１６、１７が形成され
る。具体的には、約２０ｎｍのＳｉＮよりなる第一のハ
ードマスク膜１６と、約１００ｎｍのＳｉＯ２からなる
第二のハードマスク膜１７とが形成されている。これら
ハードマスク１６、１７は、エッチングストッパと呼ば
れることもある。
【０００７】前記第二のハードマスク膜１７の形成後、
図１（Ｂ）の工程において、前記第二のハードマスク膜
１７上に、前記第二の層間絶縁膜中に形成したい配線溝
に対応した開口部２０Ａを有するレジストパターン２０
が形成される。図１（Ｃ）の工程にて、前記レジストパ
ターン２０をマスクとして、前記第二のハードマスク膜
１７を、例えば、ＣＦ４/Ａｒ系のドライエッチングに
よりパターニングし、その後前記レジストパターン２０
をアッシングにより除去する。前記第二のハードマスク
膜１７のパターニングにより、前記マスク１７中には前
記開口部２０Ａに対応した開口部１７Ａが形成される。
前記開口部１７Ａにおいて、第一のハードマスク膜１６
が露出される。
図１（Ｂ）の工程において、前記第二のハードマスク膜
１７上に、前記第二の層間絶縁膜中に形成したい配線溝
に対応した開口部２０Ａを有するレジストパターン２０
が形成される。図１（Ｃ）の工程にて、前記レジストパ
ターン２０をマスクとして、前記第二のハードマスク膜
１７を、例えば、ＣＦ４/Ａｒ系のドライエッチングに
よりパターニングし、その後前記レジストパターン２０
をアッシングにより除去する。前記第二のハードマスク
膜１７のパターニングにより、前記マスク１７中には前
記開口部２０Ａに対応した開口部１７Ａが形成される。
前記開口部１７Ａにおいて、第一のハードマスク膜１６
が露出される。
【０００８】つぎに、図１（Ｄ）に示すように、前記第
一の層間絶縁膜１３に形成したいヴィアホールに対応し
た開口部２１Ａを有するレジストパターン２１が形成さ
れる。図１（Ｅ）の工程において、前記レジストパター
ン２１をマスクとして、前記第一のハードマスク膜１６
をパターニングし、続いて前記第二の層間絶縁膜１５を
ドライエッチングする。その際に、前記絶縁膜１４がエ
ッチングストッパとして働く。しかる後に、前記レジス
トパターン２１をアッシング等により除去する。
一の層間絶縁膜１３に形成したいヴィアホールに対応し
た開口部２１Ａを有するレジストパターン２１が形成さ
れる。図１（Ｅ）の工程において、前記レジストパター
ン２１をマスクとして、前記第一のハードマスク膜１６
をパターニングし、続いて前記第二の層間絶縁膜１５を
ドライエッチングする。その際に、前記絶縁膜１４がエ
ッチングストッパとして働く。しかる後に、前記レジス
トパターン２１をアッシング等により除去する。
【０００９】図２（Ａ）の工程にて、前記第二のハード
マスク膜１７をマスクとして、その下層の表出した前記
第一のハードマスク膜１６をドライエッチングにより除
去する。その際同時に、前記絶縁膜１４も除去される。
マスク膜１７をマスクとして、その下層の表出した前記
第一のハードマスク膜１６をドライエッチングにより除
去する。その際同時に、前記絶縁膜１４も除去される。
【００１０】次に、図２（Ｂ）の工程で、残留している
前記第二のハードマスク膜１７をマスクとして、前記第
二及び第一の層間絶縁膜１５、１３をドライエッチング
によりパターニングして、配線溝２５及びヴィアホール
２６を同時に開口させる。その際、前記絶縁膜１４はヴ
ィアホールを形成する際のマスクとして作用する。
前記第二のハードマスク膜１７をマスクとして、前記第
二及び第一の層間絶縁膜１５、１３をドライエッチング
によりパターニングして、配線溝２５及びヴィアホール
２６を同時に開口させる。その際、前記絶縁膜１４はヴ
ィアホールを形成する際のマスクとして作用する。
【００１１】さらに、図２（Ｃ）に示す工程で、前記ヴ
ィアホール２６の底部に表出したバリア膜１２をドライ
エッチングにより除去する。その後、図２（Ｄ）の工程
にて、図２（Ｃ）の構造上に前記ヴィアホール２６及び
配線溝２５を埋めるようにＣｕ膜３０を堆積させて、化
学機械研磨法（以下、「ＣＭＰ法」という）により前記
第二のハードマスク膜１７上にある余分なＣｕ膜を除去
して、前記ヴィアホール２６及び配線溝２５を埋めるＣ
ｕ配線パターンを形成することができる。
ィアホール２６の底部に表出したバリア膜１２をドライ
エッチングにより除去する。その後、図２（Ｄ）の工程
にて、図２（Ｃ）の構造上に前記ヴィアホール２６及び
配線溝２５を埋めるようにＣｕ膜３０を堆積させて、化
学機械研磨法（以下、「ＣＭＰ法」という）により前記
第二のハードマスク膜１７上にある余分なＣｕ膜を除去
して、前記ヴィアホール２６及び配線溝２５を埋めるＣ
ｕ配線パターンを形成することができる。
【００１２】
【発明が解決しようとする課題】しかしながら、前記製
造方法では半導体装置の製造工程の数が多く、そのため
歩留まりに悪影響を及ぼし、半導体装置の製造コストの
増大が避けられない。
造方法では半導体装置の製造工程の数が多く、そのため
歩留まりに悪影響を及ぼし、半導体装置の製造コストの
増大が避けられない。
【００１３】本発明は上述の点に鑑みてなされたもので
あり、上記の問題点を解決した新規で有用であり、かつ
従来の製造方法と比較して製造工程数を削減させた、半
導体装置の製造方法を提供することを包括的課題とす
る。
あり、上記の問題点を解決した新規で有用であり、かつ
従来の製造方法と比較して製造工程数を削減させた、半
導体装置の製造方法を提供することを包括的課題とす
る。
【００１４】本発明のより具体的な課題は、デュアルダ
マシン構造を有する半導体装置の効率的な製造方法を提
供することである。
マシン構造を有する半導体装置の効率的な製造方法を提
供することである。
【００１５】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、基板上にあるバリア膜上に第一の層間絶
縁膜を形成する工程と、前記第一の層間絶縁膜上に第二
の層間絶縁膜を形成する工程と、前記第二の層間絶縁膜
上に第一のハードマスク膜を形成する工程と、前記第一
のハードマスク膜上に、前記第一のハードマスク膜とは
異なる第二のハードマスク膜を形成する工程とを含む半
導体装置の製造方法であって、前記第二のハードマスク
膜上に形成させた所望のレジストパターンをマスクとし
て、前記第一のハードマスク膜が露出するように、前記
第二のハードマスク膜に第一の開口部を形成する工程
と、前記第二のハードマスク膜及び前記第一のハードマ
スク膜上に形成させた所望のレジストパターンをマスク
として、前記露出した第一のハードマスク膜中に第二の
開口部を形成する工程と、前記第一のハードマスク膜を
マスクとして、前記第二の層間絶縁膜に前記第二の開口
部に対応した開口部を形成するように、前記第二の層間
絶縁膜を除去する第一の除去工程と、前記第一のハード
マスク膜をマスクとして、前記第一の層間絶縁膜に前記
第二の開口部に対応したヴィアホールを形成し、前記バ
リア膜が露出するように前記第一の層間絶縁膜を除去す
る第二の除去工程と、前記第二のハードマスク膜をマス
クとして、前記第一のハードマスク膜及び前記ヴィアホ
ールの底部に露出したバリア膜を同時に除去する第三の
除去工程と、前記第二のハードマスク膜をマスクとし
て、前記第二の層間絶縁膜に前記第一の開口部に対応し
た配線溝を形成するように、前記第二の層間絶縁膜を除
去する第四の除去工程と、を具備することを特徴とす
る。
の製造方法は、基板上にあるバリア膜上に第一の層間絶
縁膜を形成する工程と、前記第一の層間絶縁膜上に第二
の層間絶縁膜を形成する工程と、前記第二の層間絶縁膜
上に第一のハードマスク膜を形成する工程と、前記第一
のハードマスク膜上に、前記第一のハードマスク膜とは
異なる第二のハードマスク膜を形成する工程とを含む半
導体装置の製造方法であって、前記第二のハードマスク
膜上に形成させた所望のレジストパターンをマスクとし
て、前記第一のハードマスク膜が露出するように、前記
第二のハードマスク膜に第一の開口部を形成する工程
と、前記第二のハードマスク膜及び前記第一のハードマ
スク膜上に形成させた所望のレジストパターンをマスク
として、前記露出した第一のハードマスク膜中に第二の
開口部を形成する工程と、前記第一のハードマスク膜を
マスクとして、前記第二の層間絶縁膜に前記第二の開口
部に対応した開口部を形成するように、前記第二の層間
絶縁膜を除去する第一の除去工程と、前記第一のハード
マスク膜をマスクとして、前記第一の層間絶縁膜に前記
第二の開口部に対応したヴィアホールを形成し、前記バ
リア膜が露出するように前記第一の層間絶縁膜を除去す
る第二の除去工程と、前記第二のハードマスク膜をマス
クとして、前記第一のハードマスク膜及び前記ヴィアホ
ールの底部に露出したバリア膜を同時に除去する第三の
除去工程と、前記第二のハードマスク膜をマスクとし
て、前記第二の層間絶縁膜に前記第一の開口部に対応し
た配線溝を形成するように、前記第二の層間絶縁膜を除
去する第四の除去工程と、を具備することを特徴とす
る。
【００１６】また、本発明に係る半導体装置の製造方法
は、前記第四の除去工程は、Ｎ及びＨを含むガスを利用
したプラズマエッチングにより行われることを特徴とす
る。
は、前記第四の除去工程は、Ｎ及びＨを含むガスを利用
したプラズマエッチングにより行われることを特徴とす
る。
【００１７】また、本発明に係る半導体装置の製造方法
は、前記第二の層間絶縁膜は有機低誘電率膜であること
を特徴とする。
は、前記第二の層間絶縁膜は有機低誘電率膜であること
を特徴とする。
【００１８】また、本発明に係る半導体装置の製造方法
は、前記第一の層間絶縁膜を形成する工程と前記第二の
層間絶縁膜を形成する工程との間にエッチングストッパ
膜を形成する工程をさらに有し、前記第二の除去工程に
おいて、前記第一の層間絶縁膜とともに前記エッチング
ストッパ膜を除去することを特徴とする。 ［作用］本発明によれば、基板と、前記基板上に形成さ
れたバリア膜と、前記バリア膜上に形成された第一の層
間絶縁膜と、前記第一の層間絶縁膜上に形成された第二
の層間絶縁膜と、前記第二の層間絶縁膜上に形成された
第一のハードマスク膜と、前記第一のハードマスク膜上
に形成された第二のハードマスク膜とを有する多層配線
構造からなる半導体装置の製造方法において、開口部を
有する前記第一のハードマスク膜を実質的にマスクとし
て、開口部を形成するように前記第二の層間絶縁膜を除
去し、次いで、バリア膜が露出するように前記第一の層
間絶縁膜を除去する。次に、開口部を有する前記第二の
ハードマスク膜をマスクとして、前記第一のハードマス
ク膜及び前記ヴィアホールの底部に露出したバリア膜を
同時に除去する。したがって製造工程全体の工程数が従
来に比べて低減する。しかる後に、配線溝を形成するよ
うに第二の層間絶縁膜を除去することにより、配線溝と
ヴィアホールを有する構造が形成される。第二の層間絶
縁膜を除去する工程は、Ｎを含むガスを利用したプラズ
マエッチングにより実行することにより、エッチング時
に前記バリア膜の下に位置する導体であるＣｕの、露出
する表面に損傷を与えずに配線溝を形成することができ
る。
は、前記第一の層間絶縁膜を形成する工程と前記第二の
層間絶縁膜を形成する工程との間にエッチングストッパ
膜を形成する工程をさらに有し、前記第二の除去工程に
おいて、前記第一の層間絶縁膜とともに前記エッチング
ストッパ膜を除去することを特徴とする。 ［作用］本発明によれば、基板と、前記基板上に形成さ
れたバリア膜と、前記バリア膜上に形成された第一の層
間絶縁膜と、前記第一の層間絶縁膜上に形成された第二
の層間絶縁膜と、前記第二の層間絶縁膜上に形成された
第一のハードマスク膜と、前記第一のハードマスク膜上
に形成された第二のハードマスク膜とを有する多層配線
構造からなる半導体装置の製造方法において、開口部を
有する前記第一のハードマスク膜を実質的にマスクとし
て、開口部を形成するように前記第二の層間絶縁膜を除
去し、次いで、バリア膜が露出するように前記第一の層
間絶縁膜を除去する。次に、開口部を有する前記第二の
ハードマスク膜をマスクとして、前記第一のハードマス
ク膜及び前記ヴィアホールの底部に露出したバリア膜を
同時に除去する。したがって製造工程全体の工程数が従
来に比べて低減する。しかる後に、配線溝を形成するよ
うに第二の層間絶縁膜を除去することにより、配線溝と
ヴィアホールを有する構造が形成される。第二の層間絶
縁膜を除去する工程は、Ｎを含むガスを利用したプラズ
マエッチングにより実行することにより、エッチング時
に前記バリア膜の下に位置する導体であるＣｕの、露出
する表面に損傷を与えずに配線溝を形成することができ
る。
【００１９】
【発明の実施の形態】図３は、本発明の各実施例で使用
されるプラズマ処理装置１００の構成を示す。図３を参
照するに、プラズマ処理装置１００は被処理基板Ｗを保
持する保持台１０６を収納した処理室１０２を形成する
反応容器１０４を具備する。前記反応容器１０４の上部
には、絶縁部材１０５により電気的に絶縁されている。
ライン１２２からプラズマガスを供給させるシャワーヘ
ッド１１４が、前記保持台１０６上の被処理基板Ｗに対
面するように配設されている。前記シャワーヘッド１１
４は数多の開口部１１４ａを備え、かかる開口部１１４
ａを介して前記ライン１２２から供給されたプラズマガ
スが前記保持台１０６上に保持されている被処理基板Ｗ
に向けて流される。一方、前記処理室１０２は排気ポー
ト１２４を介して排気される。
されるプラズマ処理装置１００の構成を示す。図３を参
照するに、プラズマ処理装置１００は被処理基板Ｗを保
持する保持台１０６を収納した処理室１０２を形成する
反応容器１０４を具備する。前記反応容器１０４の上部
には、絶縁部材１０５により電気的に絶縁されている。
ライン１２２からプラズマガスを供給させるシャワーヘ
ッド１１４が、前記保持台１０６上の被処理基板Ｗに対
面するように配設されている。前記シャワーヘッド１１
４は数多の開口部１１４ａを備え、かかる開口部１１４
ａを介して前記ライン１２２から供給されたプラズマガ
スが前記保持台１０６上に保持されている被処理基板Ｗ
に向けて流される。一方、前記処理室１０２は排気ポー
ト１２４を介して排気される。
【００２０】前記保持台１０６には、コントローラ１１
２により制御されるバイアス電源１１０から整合器１０
８を介して、２ＭＨｚの高周波電力が供給される。一
方、前記シャワーヘッド１１４には同じくコントローラ
１１２により制御されるプラズマ励起電源１２０から整
合器１１８を介して、６０ＭＨｚの高周波電力が供給さ
れる。その結果、下側電極として作用する保持台１０６
と上側電極として作用するシャワーヘッド１１４との間
に、プラズマが形成される。
２により制御されるバイアス電源１１０から整合器１０
８を介して、２ＭＨｚの高周波電力が供給される。一
方、前記シャワーヘッド１１４には同じくコントローラ
１１２により制御されるプラズマ励起電源１２０から整
合器１１８を介して、６０ＭＨｚの高周波電力が供給さ
れる。その結果、下側電極として作用する保持台１０６
と上側電極として作用するシャワーヘッド１１４との間
に、プラズマが形成される。
【００２１】本発明においては、かかるプラズマによ
り、前記被処理基板Ｗ上に形成された層間絶縁膜等が処
理される。 ［実施例］図４（Ａ）から図６（Ｂ）には、本発明によ
る多層配線構造を有する半導体装置の製造工程を示す。
ただし、説明を簡潔にするため、多層配線構造が形成さ
れる部分のみを図示し、能動素子が形成される部分の説
明は省略する。
り、前記被処理基板Ｗ上に形成された層間絶縁膜等が処
理される。 ［実施例］図４（Ａ）から図６（Ｂ）には、本発明によ
る多層配線構造を有する半導体装置の製造工程を示す。
ただし、説明を簡潔にするため、多層配線構造が形成さ
れる部分のみを図示し、能動素子が形成される部分の説
明は省略する。
【００２２】図４（Ａ）を参照するに、ＭＯＳトランジ
スタ等、図示しない能動素子が形成されたＳｉ基板２０
０はＣＶＤ−ＳｉＯ２などの層間絶縁膜２１０により覆
われており、前記層間絶縁膜２１０上にはＣｕからなる
配線パターン２２０Ａが形成されている。前記配線パタ
ーン２２０Ａは、前記層間絶縁膜２１０上に形成された
層間絶縁膜２２０中に埋め込まれている。前記配線パタ
ーン２２０Ａ及び層間絶縁膜２２０Ｂによりなる配線層
２２０は、プラズマＣＶＤ法により形成されたＳｉＮ等
のバリア膜２３０により覆われている。
スタ等、図示しない能動素子が形成されたＳｉ基板２０
０はＣＶＤ−ＳｉＯ２などの層間絶縁膜２１０により覆
われており、前記層間絶縁膜２１０上にはＣｕからなる
配線パターン２２０Ａが形成されている。前記配線パタ
ーン２２０Ａは、前記層間絶縁膜２１０上に形成された
層間絶縁膜２２０中に埋め込まれている。前記配線パタ
ーン２２０Ａ及び層間絶縁膜２２０Ｂによりなる配線層
２２０は、プラズマＣＶＤ法により形成されたＳｉＮ等
のバリア膜２３０により覆われている。
【００２３】前記バリア膜２３０は、さらに第一の層間
絶縁膜２４０により覆われ、前記層間絶縁膜２４０上に
は、ＳｉＮ等のエッチングストッパ膜２５０が形成され
ている。エッチングストッパ膜として、ＳｉＮ膜のほか
に、ＳｉＯＮ膜やＳｉＯＣ膜からなるものでもかまわな
い。
絶縁膜２４０により覆われ、前記層間絶縁膜２４０上に
は、ＳｉＮ等のエッチングストッパ膜２５０が形成され
ている。エッチングストッパ膜として、ＳｉＮ膜のほか
に、ＳｉＯＮ膜やＳｉＯＣ膜からなるものでもかまわな
い。
【００２４】図示の例では、前記エッチングストッパ膜
２５０上にはさらに第二の層間絶縁膜２６０が形成さ
れ、さらに前記第二の層間絶縁膜２６０には第一のハー
ドマスク膜２７０と、前記第一のハードマスク膜２７０
とは異なる第二のハードマスク膜２８０により順次覆わ
れている。前記ハードマスク膜２７０、２８０の具体例
として、ＳｉＮ膜からなる第一のハードマスク膜２７０
とＳｉＯ２膜からなる第二のハードマスク膜２８０との
組合せ、ＳｉＯＮ膜からなる第一のハードマスク膜２７
０とＳｉＯ２膜からなる第二のハードマスク膜２８０と
の組合せ、ＳｉＯ ２膜、ＳｉＯＮ膜、ＳｉＮ膜あるいは
ＳｉＣ膜からなる群から選択された第一のハードマスク
膜２７０と、アモルファスＳｉ膜からなる第二のハード
マスク膜２８０との組合せ、ＳｉＯ２膜、ＳｉＮ膜、Ｓ
ｉＣ膜からなる群から選択された第一のハードマスク膜
２７０と、ＴｉＮ膜からなる第二のハードマスク膜２８
０との組合せ等があるが、上記の組合せに限定されるも
のではない。前記ハードマスクの形成方法として、典型
的にはプラズマＣＶＤ法により実行することができる
が、他の成膜方法を使用してもよい。
２５０上にはさらに第二の層間絶縁膜２６０が形成さ
れ、さらに前記第二の層間絶縁膜２６０には第一のハー
ドマスク膜２７０と、前記第一のハードマスク膜２７０
とは異なる第二のハードマスク膜２８０により順次覆わ
れている。前記ハードマスク膜２７０、２８０の具体例
として、ＳｉＮ膜からなる第一のハードマスク膜２７０
とＳｉＯ２膜からなる第二のハードマスク膜２８０との
組合せ、ＳｉＯＮ膜からなる第一のハードマスク膜２７
０とＳｉＯ２膜からなる第二のハードマスク膜２８０と
の組合せ、ＳｉＯ ２膜、ＳｉＯＮ膜、ＳｉＮ膜あるいは
ＳｉＣ膜からなる群から選択された第一のハードマスク
膜２７０と、アモルファスＳｉ膜からなる第二のハード
マスク膜２８０との組合せ、ＳｉＯ２膜、ＳｉＮ膜、Ｓ
ｉＣ膜からなる群から選択された第一のハードマスク膜
２７０と、ＴｉＮ膜からなる第二のハードマスク膜２８
０との組合せ等があるが、上記の組合せに限定されるも
のではない。前記ハードマスクの形成方法として、典型
的にはプラズマＣＶＤ法により実行することができる
が、他の成膜方法を使用してもよい。
【００２５】また、図示の例では前記第一の層間絶縁膜
２４０は有機膜及び/又は無機膜でもよく、その成膜方
法としてはスピンコート法やプラズマＣＶＤ法により行
うことができる。最終的に配線層を構成することになる
前記第二の層間絶縁膜２６０はＮ（窒素）とＨ（水素）
を含むガスによりエッチングできるものが好ましい。特
に、近年の配線遅延の問題を解決するために、従来の層
間絶縁膜と比して誘電率の低い有機層間絶縁膜がより好
ましい。具体的には、ダウ・ケミカル社製のＳｉＬＫ
（商標名）などがある。
２４０は有機膜及び/又は無機膜でもよく、その成膜方
法としてはスピンコート法やプラズマＣＶＤ法により行
うことができる。最終的に配線層を構成することになる
前記第二の層間絶縁膜２６０はＮ（窒素）とＨ（水素）
を含むガスによりエッチングできるものが好ましい。特
に、近年の配線遅延の問題を解決するために、従来の層
間絶縁膜と比して誘電率の低い有機層間絶縁膜がより好
ましい。具体的には、ダウ・ケミカル社製のＳｉＬＫ
（商標名）などがある。
【００２６】以下の説明では、第一の層間絶縁膜と第二
の層間絶縁膜との間にエッチングストッパ膜２５０を有
する多層配線構造を利用して説明するが、本発明による
製造方法によれば、前記エッチングストッパ膜２５０を
有しない多層配線構造にも適用可能である。
の層間絶縁膜との間にエッチングストッパ膜２５０を有
する多層配線構造を利用して説明するが、本発明による
製造方法によれば、前記エッチングストッパ膜２５０を
有しない多層配線構造にも適用可能である。
【００２７】図４（Ｂ）の工程では、前記第二のハード
マスク膜２８０上にフォトリソグラフィー工程により所
望の配線溝に対応した開口部３００Ａを有するレジスト
パターン３００が形成され、前記レジストパターン３０
０をマスクにして、前記第二のハードマスク膜２８０
を、例えばＣＦ４/Ａｒ系のドライエッチングにより除
去する。その結果、前記配線溝に対応した開口部２８０
Ａが第二のハードマスク膜２８０中に形成される。その
後、前記レジストパターン３００を酸素ラジカル雰囲気
下に晒すことによるアッシングにより剥離させる。第二
のハードマスク膜２８０の開口部２８０Ａを介して、第
一のハードマスク膜２７０が露出される。
マスク膜２８０上にフォトリソグラフィー工程により所
望の配線溝に対応した開口部３００Ａを有するレジスト
パターン３００が形成され、前記レジストパターン３０
０をマスクにして、前記第二のハードマスク膜２８０
を、例えばＣＦ４/Ａｒ系のドライエッチングにより除
去する。その結果、前記配線溝に対応した開口部２８０
Ａが第二のハードマスク膜２８０中に形成される。その
後、前記レジストパターン３００を酸素ラジカル雰囲気
下に晒すことによるアッシングにより剥離させる。第二
のハードマスク膜２８０の開口部２８０Ａを介して、第
一のハードマスク膜２７０が露出される。
【００２８】図４（Ｃ）の工程にて、前記第二のハード
マスク膜２８０及び前記第一のハードマスク膜２７０上
にフォトリソグラフィー工程により所望のヴィアホール
に対応した開口部３１０Ａを有するレジストパターン３
１０が形成され、前記レジストパターン３１０をマスク
にして、前記第一のハードマスク膜２７０を、例えばＣ
Ｆ４/Ａｒ系のドライエッチングにより除去する。その
結果、前記ヴィアホールに対応した開口部２７０Ａが第
一のハードマスク膜２７０中に形成され、第二の層間絶
縁膜２６０が露出される。
マスク膜２８０及び前記第一のハードマスク膜２７０上
にフォトリソグラフィー工程により所望のヴィアホール
に対応した開口部３１０Ａを有するレジストパターン３
１０が形成され、前記レジストパターン３１０をマスク
にして、前記第一のハードマスク膜２７０を、例えばＣ
Ｆ４/Ａｒ系のドライエッチングにより除去する。その
結果、前記ヴィアホールに対応した開口部２７０Ａが第
一のハードマスク膜２７０中に形成され、第二の層間絶
縁膜２６０が露出される。
【００２９】次に、図５（Ａ）の工程で、図３に示した
プラズマ処理装置にてＮ（窒素）とＨ（水素）を含むガ
ス系で、ドライエッチングすることにより、図４（Ｃ）
の工程のレジストパターン３１０をマスクとして、言い
かえれば、実質的には第一のハードマスク膜２７０をマ
スクとして、第二の層間絶縁膜２６０を除去し、前記開
口部３１０Ａに対応した開口部２６０Ａが形成される。
このとき、レジストパターン３００が同時に除去され
る。
プラズマ処理装置にてＮ（窒素）とＨ（水素）を含むガ
ス系で、ドライエッチングすることにより、図４（Ｃ）
の工程のレジストパターン３１０をマスクとして、言い
かえれば、実質的には第一のハードマスク膜２７０をマ
スクとして、第二の層間絶縁膜２６０を除去し、前記開
口部３１０Ａに対応した開口部２６０Ａが形成される。
このとき、レジストパターン３００が同時に除去され
る。
【００３０】しかる後に、図５（Ｂ）の工程に示すよう
に、図３に示すプラズマ処理装置にてドライエッチング
することにより、前記第一のハードマスク膜２７０をマ
スクとして、前記第一のハードマスク膜２７０中に形成
された開口部２７０Ａに対応させて前記エッチングスト
ッパ膜２５０をＣＦ系のガスで除去し、その後、前記第
一の層間絶縁膜２４０を除去する。したがって、前記第
一の層間絶縁膜２４０に前記開口部２７０Ａに対応した
ヴィアホール２４０Ａを形成することができる。図示し
た例では、第二の層間絶縁膜２６０と第一の層間絶縁膜
との間にエッチンストッパ膜２５０が存在している場合
で説明したが、前記膜２５０が存在しない場合は、より
簡便にエッチングすることが可能である。
に、図３に示すプラズマ処理装置にてドライエッチング
することにより、前記第一のハードマスク膜２７０をマ
スクとして、前記第一のハードマスク膜２７０中に形成
された開口部２７０Ａに対応させて前記エッチングスト
ッパ膜２５０をＣＦ系のガスで除去し、その後、前記第
一の層間絶縁膜２４０を除去する。したがって、前記第
一の層間絶縁膜２４０に前記開口部２７０Ａに対応した
ヴィアホール２４０Ａを形成することができる。図示し
た例では、第二の層間絶縁膜２６０と第一の層間絶縁膜
との間にエッチンストッパ膜２５０が存在している場合
で説明したが、前記膜２５０が存在しない場合は、より
簡便にエッチングすることが可能である。
【００３１】図５（Ｂ）に示す工程にて、エッチングス
トッパ膜２５０が存在しない場合には、上記エッチング
条件を調整することにより、図５（Ｂ）に示すような処
理をすることが可能であることは、当業者には理解でき
る。
トッパ膜２５０が存在しない場合には、上記エッチング
条件を調整することにより、図５（Ｂ）に示すような処
理をすることが可能であることは、当業者には理解でき
る。
【００３２】さらに、図５（Ｃ）の工程に示すように、
前記第二のハードマスク膜２８０をマスクとして、前記
第一のハードマスク膜２７０と前記バリア膜２３０を、
図３に示すプラズマ処理装置にて、ＣＦ系のガスを用い
たドライエッチングにより同時に除去する。これによ
り、前記開口部２８０に対応した、前記開口部２７０Ａ
よりも大きな開口部２７０Ｂが形成される。かかる工程
により、半導体装置の製造工程を減少させ、当該製造工
程の効率化を図ることができ、本発明の目的を達成する
ことが可能となる。
前記第二のハードマスク膜２８０をマスクとして、前記
第一のハードマスク膜２７０と前記バリア膜２３０を、
図３に示すプラズマ処理装置にて、ＣＦ系のガスを用い
たドライエッチングにより同時に除去する。これによ
り、前記開口部２８０に対応した、前記開口部２７０Ａ
よりも大きな開口部２７０Ｂが形成される。かかる工程
により、半導体装置の製造工程を減少させ、当該製造工
程の効率化を図ることができ、本発明の目的を達成する
ことが可能となる。
【００３３】次に、図５（Ｄ）の工程にて、前記第二の
ハードマスク膜２８０をマスクとして、前記第二の層間
絶縁膜２６０を、図３に示すプラズマ処理装置にてドラ
イエッチングにより除去し、前記膜２６０中に前記開口
部２７０Ｂに対応した配線溝２６０Ｂが形成される。
ハードマスク膜２８０をマスクとして、前記第二の層間
絶縁膜２６０を、図３に示すプラズマ処理装置にてドラ
イエッチングにより除去し、前記膜２６０中に前記開口
部２７０Ｂに対応した配線溝２６０Ｂが形成される。
【００３４】前述したように、本発明の第二の層間絶縁
膜２８０は有機膜であることが好ましい。一般的に、有
機絶縁膜からなる層間絶縁膜のエッチングには、Ｏ２系
ガスが利用されるが、本発明には好ましくない。本発明
のプラズマエッチングのガスとしては、酸素を含まず、
Ｎを含むガスを利用することが好ましい。なぜならば、
前記ドライエッチング中に、図５（Ｃ）の工程で露出し
た銅２２０Ａの表面が酸化され易いので、露出される銅
の表面を酸化させないために、酸素を含まずＮを含むガ
スを利用する。また、エッチング中に露出された銅の表
面は、Ｎを含むガスにより銅の表面に窒素と銅が反応し
た保護膜が同時に形成されるという利点がある。かかる
保護膜が形成されると、半導体装置類の大気搬送中に、
Ｃｕへの損傷を受けることがなくなるという副次的効果
も得られる。
膜２８０は有機膜であることが好ましい。一般的に、有
機絶縁膜からなる層間絶縁膜のエッチングには、Ｏ２系
ガスが利用されるが、本発明には好ましくない。本発明
のプラズマエッチングのガスとしては、酸素を含まず、
Ｎを含むガスを利用することが好ましい。なぜならば、
前記ドライエッチング中に、図５（Ｃ）の工程で露出し
た銅２２０Ａの表面が酸化され易いので、露出される銅
の表面を酸化させないために、酸素を含まずＮを含むガ
スを利用する。また、エッチング中に露出された銅の表
面は、Ｎを含むガスにより銅の表面に窒素と銅が反応し
た保護膜が同時に形成されるという利点がある。かかる
保護膜が形成されると、半導体装置類の大気搬送中に、
Ｃｕへの損傷を受けることがなくなるという副次的効果
も得られる。
【００３５】具体的にＮを含むガスとしては、Ｎ２、Ｎ
Ｈ３及びそれらの混合物がある。また、プラズマエッチ
ングを行う際のガスとして、Ｎを含むガスのほかに、Ｈ
を含むガスを利用することも好ましい。具体的にＨを含
むガスとしては、Ｈ２およびその混合物を挙げることが
できる。
Ｈ３及びそれらの混合物がある。また、プラズマエッチ
ングを行う際のガスとして、Ｎを含むガスのほかに、Ｈ
を含むガスを利用することも好ましい。具体的にＨを含
むガスとしては、Ｈ２およびその混合物を挙げることが
できる。
【００３６】プラズマエッチングの際に、ＮおよびＨを
含むガスを利用すると、前記第一及び第二の層間絶縁膜
のエッチング時に不純物として残存する有機物が容易に
除去されるという効果もある。
含むガスを利用すると、前記第一及び第二の層間絶縁膜
のエッチング時に不純物として残存する有機物が容易に
除去されるという効果もある。
【００３７】その後、図６（Ａ）の工程に示すように、
配線溝２６０Ｂ及びヴィアホール２４０ＡにＡｌあるい
はＣｕ等の導体３５０を、ＣＶＤ法やＰＶＤ法などによ
り埋設する。次いで、図６（Ｂ）の工程にて、不必要な
導体部分をＣＭＰ法により研磨することにより、配線パ
ターン２２０Ａがヴィアホール２４０Ａにより接続され
た配線パターンが得られる。以上の工程をさらに繰り返
すことにより、３層目、４層目の配線パターンを形成す
ることが可能である。
配線溝２６０Ｂ及びヴィアホール２４０ＡにＡｌあるい
はＣｕ等の導体３５０を、ＣＶＤ法やＰＶＤ法などによ
り埋設する。次いで、図６（Ｂ）の工程にて、不必要な
導体部分をＣＭＰ法により研磨することにより、配線パ
ターン２２０Ａがヴィアホール２４０Ａにより接続され
た配線パターンが得られる。以上の工程をさらに繰り返
すことにより、３層目、４層目の配線パターンを形成す
ることが可能である。
【００３８】以上、本発明を好適な実施態様について説
明したが、本発明はかかる特定の実施態様に限定される
ものではなく、特許請求の範囲に記載した要旨内におい
て、種々の変形及び変更態様が可能である。
明したが、本発明はかかる特定の実施態様に限定される
ものではなく、特許請求の範囲に記載した要旨内におい
て、種々の変形及び変更態様が可能である。
【００３９】
【発明の効果】上述の如く、本発明によれば、次に述べ
る効果を奏することができる。請求項１ないし８に記載
の発明によれば、多層配線構造を有する半導体装置の、
デュアルダマシン法を利用した製造方法において、第一
のハードマスク膜と配線パターンのバリア膜とを同時に
エッチングすることにより、製造工程数を減少させるこ
とができ、半導体装置を高い歩留まり率で製造すること
が実現できる。さらに、次に行うべき第二の層間絶縁膜
を除去する際に、Ｎを有するガスを利用してエッチング
するので、バリア膜の下の存在するＣｕからなる配線パ
ターンに損傷を与えずに保護することが可能となる。
る効果を奏することができる。請求項１ないし８に記載
の発明によれば、多層配線構造を有する半導体装置の、
デュアルダマシン法を利用した製造方法において、第一
のハードマスク膜と配線パターンのバリア膜とを同時に
エッチングすることにより、製造工程数を減少させるこ
とができ、半導体装置を高い歩留まり率で製造すること
が実現できる。さらに、次に行うべき第二の層間絶縁膜
を除去する際に、Ｎを有するガスを利用してエッチング
するので、バリア膜の下の存在するＣｕからなる配線パ
ターンに損傷を与えずに保護することが可能となる。
【図１】図１（Ａ）〜図１（Ｄ）は、従来の半導体装置
の製造工程の前半部分を示す図である。
の製造工程の前半部分を示す図である。
【図２】図２（Ａ）〜図２（Ｄ）は、従来の半導体装置
の製造工程の後半部分を示す図である。
の製造工程の後半部分を示す図である。
【図３】本発明で利用されるプラズマ処理装置の構成を
示す断面図である。
示す断面図である。
【図４】図４（Ａ）〜図４（Ｃ）は、本発明の実施例に
よる半導体装置の製造工程の前段部分を示す図である。
よる半導体装置の製造工程の前段部分を示す図である。
【図５】図５（Ａ）〜図５（Ｄ）は、本発明の実施例に
よる半導体装置の製造工程の中段部分を示す図である。
よる半導体装置の製造工程の中段部分を示す図である。
【図６】図６（Ａ）及び図６（Ｂ）は、本発明の実施例
による半導体装置の製造工程の後段部分を示す図であ
る。
による半導体装置の製造工程の後段部分を示す図であ
る。
１００ プラズマ処理装置
１０２ 処理室
１０４ 反応器
１０５ 絶縁部材
１０６ ウェーハ保持台
１０８、１１８ インピーダンス整合器
１１０、１２０ 高周波電源
１１２ コントローラ
１１４ シャワーヘッド
１１４ａ 開口部
１２２ プラズマガスライン
１２４ 排気ポート
２００ Ｓｉ基板
２１０ 層間絶縁膜
２２０ 配線層
２２０Ａ 配線パターン
２３０ バリア膜
２４０ 第一の層間絶縁膜
２５０ エッチングストッパ膜
２６０ 第二の層間絶縁膜
２７０ 第一のハードマスク膜
２８０ 第二のハードマスク膜
３００、３１０ レジストパターン
３５０ 導体（Ｃｕ膜）
フロントページの続き
Ｆターム(参考） 5F004 AA08 DA00 DA24 DB23 EB01
EB03
5F033 HH08 HH11 HH33 JJ01 JJ08
JJ11 KK11 MM02 PP06 PP14
QQ09 QQ10 QQ11 QQ12 QQ15
QQ25 QQ27 QQ28 QQ30 QQ37
QQ48 RR01 RR04 RR06 RR08
RR25 SS11 SS15 SS21 TT02
TT04 XX24 XX33
Claims (4)
- 【請求項１】 基板上にあるバリア膜上に第一の層間絶
縁膜を形成する工程と、 前記第一の層間絶縁膜上に第二の層間絶縁膜を形成する
工程と、 前記第二の層間絶縁膜上に第一のハードマスク膜を形成
する工程と、 前記第一のハードマスク膜上に、前記第一のハードマス
ク膜とは異なる第二のハードマスク膜を形成する工程と
を含む半導体装置の製造方法であって、 前記第二のハードマスク膜上に形成させた所望のレジス
トパターンをマスクとして、前記第一のハードマスク膜
が露出するように、前記第二のハードマスク膜に第一の
開口部を形成する工程と、 前記第二のハードマスク膜及び前記第一のハードマスク
膜上に形成させた所望のレジストパターンをマスクとし
て、前記露出した第一のハードマスク膜中に第二の開口
部を形成する工程と、 前記第一のハードマスク膜をマスクとして、前記第二の
層間絶縁膜に前記第二の開口部に対応した開口部を形成
するように、前記第二の層間絶縁膜を除去する第一の除
去工程と、 前記第一のハードマスク膜をマスクとして、前記第一の
層間絶縁膜に前記第二の開口部に対応したヴィアホール
を形成し、前記バリア膜が露出するように前記第一の層
間絶縁膜を除去する第二の除去工程と、 前記第二のハードマスク膜をマスクとして、前記第一の
ハードマスク膜及び前記ヴィアホールの底部に露出した
バリア膜を同時に除去する第三の除去工程と、 前記第二のハードマスク膜をマスクとして、前記第二の
層間絶縁膜に前記第一の開口部に対応した配線溝を形成
するように、前記第二の層間絶縁膜を除去する第四の除
去工程と、を具備することを特徴とする半導体装置の製
造方法。 - 【請求項２】 前記第四の除去工程は、Ｎ及びＨを含む
ガスを利用したプラズマエッチングにより行われること
を特徴とする請求項１に記載の半導体装置の製造方法。 - 【請求項３】 前記第二の層間絶縁膜は有機低誘電率膜
であることを特徴とする請求項１に記載の半導体装置の
製造方法。 - 【請求項４】 前記第一の層間絶縁膜を形成する工程と
前記第二の層間絶縁膜を形成する工程との間にエッチン
グストッパ膜を形成する工程をさらに有し、前記第二の
除去工程において、前記第一の層間絶縁膜とともに前記
エッチングストッパ膜を除去することを特徴とする請求
項１に記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001221897A JP2003037162A (ja) | 2001-07-23 | 2001-07-23 | 半導体装置の製造方法 |
| CNB028103378A CN1305125C (zh) | 2001-07-23 | 2002-07-23 | 半导体装置的制造方法 |
| US10/476,006 US6893954B2 (en) | 2001-07-23 | 2002-07-23 | Method for patterning a semiconductor wafer |
| KR1020047000780A KR100584187B1 (ko) | 2001-07-23 | 2002-07-23 | 반도체 장치의 제조 방법 |
| PCT/JP2002/007452 WO2003010814A1 (en) | 2001-07-23 | 2002-07-23 | Production method for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001221897A JP2003037162A (ja) | 2001-07-23 | 2001-07-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003037162A true JP2003037162A (ja) | 2003-02-07 |
Family
ID=19055487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001221897A Pending JP2003037162A (ja) | 2001-07-23 | 2001-07-23 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6893954B2 (ja) |
| JP (1) | JP2003037162A (ja) |
| KR (1) | KR100584187B1 (ja) |
| CN (1) | CN1305125C (ja) |
| WO (1) | WO2003010814A1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005051214A (ja) * | 2003-07-28 | 2005-02-24 | Internatl Business Mach Corp <Ibm> | 電気的相互接続構造およびその形成方法 |
| JP2008135641A (ja) * | 2006-11-29 | 2008-06-12 | Renesas Technology Corp | 下地層における溝パターン形成方法 |
| US7435673B2 (en) | 2005-09-28 | 2008-10-14 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit devices having metal interconnect structures therein |
| JP2010135624A (ja) * | 2008-12-05 | 2010-06-17 | Tokyo Electron Ltd | 半導体装置の製造方法 |
| JP2014082400A (ja) * | 2012-10-18 | 2014-05-08 | Renesas Electronics Corp | 半導体装置の製造方法 |
| KR20240144448A (ko) | 2022-03-01 | 2024-10-02 | 도쿄엘렉트론가부시키가이샤 | 하드마스크, 기판 처리 방법 및 하드마스크의 제거 방법 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006058150A2 (en) * | 2004-11-23 | 2006-06-01 | Massachusetts Institute Of Technology | Multilevel fabrication processing by functional regrouping of material deposition, lithography, and etching |
| KR100625170B1 (ko) * | 2005-07-13 | 2006-09-15 | 삼성전자주식회사 | 전극 구조체, 이의 제조 방법, 이를 포함하는 상변화메모리 장치 및 그 제조 방법 |
| US7902066B2 (en) * | 2006-09-26 | 2011-03-08 | Chartered Semiconductor Manufacturing, Ltd. | Damascene contact structure for integrated circuits |
| KR100907890B1 (ko) * | 2007-12-03 | 2009-07-15 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
| US20090200674A1 (en) * | 2008-02-07 | 2009-08-13 | International Business Machines Corporation | Structure and method of forming transitional contacts between wide and thin beol wirings |
| DE102008016425B4 (de) * | 2008-03-31 | 2015-11-19 | Advanced Micro Devices, Inc. | Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials |
| KR101044237B1 (ko) * | 2010-03-26 | 2011-06-27 | 주식회사 브이티엔 | 웨이퍼 에지부 검사장치 |
| US8216939B2 (en) | 2010-08-20 | 2012-07-10 | Micron Technology, Inc. | Methods of forming openings |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60170238A (ja) * | 1984-02-15 | 1985-09-03 | Toyota Central Res & Dev Lab Inc | ドライエツチング方法 |
| JP2000012546A (ja) * | 1998-06-24 | 2000-01-14 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JP2000036484A (ja) * | 1998-05-11 | 2000-02-02 | Tokyo Electron Ltd | プラズマ処理方法 |
| JP2000124306A (ja) * | 1998-10-14 | 2000-04-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2001053151A (ja) * | 1999-08-17 | 2001-02-23 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2002043419A (ja) * | 2000-07-24 | 2002-02-08 | Nec Corp | 半導体装置の製造方法及び半導体装置 |
| JP2002064140A (ja) * | 2000-08-22 | 2002-02-28 | Nec Corp | 半導体装置およびその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6197681B1 (en) * | 1999-12-31 | 2001-03-06 | United Microelectronics Corp. | Forming copper interconnects in dielectric materials with low constant dielectrics |
| JP3764639B2 (ja) * | 2000-09-13 | 2006-04-12 | 株式会社日立製作所 | プラズマ処理装置および半導体装置の製造方法 |
| TW544855B (en) * | 2001-06-25 | 2003-08-01 | Nec Electronics Corp | Dual damascene circuit with upper wiring and interconnect line positioned in regions formed as two layers including organic polymer layer and low-permittivity layer |
| US6696222B2 (en) * | 2001-07-24 | 2004-02-24 | Silicon Integrated Systems Corp. | Dual damascene process using metal hard mask |
-
2001
- 2001-07-23 JP JP2001221897A patent/JP2003037162A/ja active Pending
-
2002
- 2002-07-23 WO PCT/JP2002/007452 patent/WO2003010814A1/ja not_active Ceased
- 2002-07-23 CN CNB028103378A patent/CN1305125C/zh not_active Expired - Fee Related
- 2002-07-23 US US10/476,006 patent/US6893954B2/en not_active Expired - Fee Related
- 2002-07-23 KR KR1020047000780A patent/KR100584187B1/ko not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60170238A (ja) * | 1984-02-15 | 1985-09-03 | Toyota Central Res & Dev Lab Inc | ドライエツチング方法 |
| JP2000036484A (ja) * | 1998-05-11 | 2000-02-02 | Tokyo Electron Ltd | プラズマ処理方法 |
| JP2000012546A (ja) * | 1998-06-24 | 2000-01-14 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JP2000124306A (ja) * | 1998-10-14 | 2000-04-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP2001053151A (ja) * | 1999-08-17 | 2001-02-23 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2002043419A (ja) * | 2000-07-24 | 2002-02-08 | Nec Corp | 半導体装置の製造方法及び半導体装置 |
| JP2002064140A (ja) * | 2000-08-22 | 2002-02-28 | Nec Corp | 半導体装置およびその製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005051214A (ja) * | 2003-07-28 | 2005-02-24 | Internatl Business Mach Corp <Ibm> | 電気的相互接続構造およびその形成方法 |
| US7435673B2 (en) | 2005-09-28 | 2008-10-14 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit devices having metal interconnect structures therein |
| JP2008135641A (ja) * | 2006-11-29 | 2008-06-12 | Renesas Technology Corp | 下地層における溝パターン形成方法 |
| JP2010135624A (ja) * | 2008-12-05 | 2010-06-17 | Tokyo Electron Ltd | 半導体装置の製造方法 |
| JP2014082400A (ja) * | 2012-10-18 | 2014-05-08 | Renesas Electronics Corp | 半導体装置の製造方法 |
| KR20240144448A (ko) | 2022-03-01 | 2024-10-02 | 도쿄엘렉트론가부시키가이샤 | 하드마스크, 기판 처리 방법 및 하드마스크의 제거 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040015369A (ko) | 2004-02-18 |
| CN1305125C (zh) | 2007-03-14 |
| WO2003010814A1 (en) | 2003-02-06 |
| CN1592962A (zh) | 2005-03-09 |
| US20040132277A1 (en) | 2004-07-08 |
| US6893954B2 (en) | 2005-05-17 |
| KR100584187B1 (ko) | 2006-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7326650B2 (en) | Method of etching dual damascene structure | |
| US7811926B2 (en) | Multilayer hardmask scheme for damage-free dual damascene processing of SiCOH dielectrics | |
| US7242096B2 (en) | Semiconductor device and method for manufacturing the same | |
| US20080182405A1 (en) | Self-aligned air-gap in interconnect structures | |
| KR20150018592A (ko) | 하드마스크 개구 및 하드마스크 개구에 의한 에칭 프로파일 제어 | |
| KR100584187B1 (ko) | 반도체 장치의 제조 방법 | |
| US7030028B2 (en) | Etching method | |
| US10269567B2 (en) | Multi-layer mask and method of forming same | |
| KR100442962B1 (ko) | 반도체소자의 금속배선 콘택플러그 형성방법 | |
| CN1661799B (zh) | 半导体器件 | |
| US6645864B1 (en) | Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning | |
| US6881661B2 (en) | Manufacturing method of semiconductor device | |
| US20070042600A1 (en) | Method for fabricating semiconductor device | |
| US7338897B2 (en) | Method of fabricating a semiconductor device having metal wiring | |
| JP4260764B2 (ja) | 半導体装置の製造方法 | |
| US7384823B2 (en) | Method for manufacturing a semiconductor device having a stabilized contact resistance | |
| US7253116B2 (en) | High ion energy and reative species partial pressure plasma ash process | |
| KR100327580B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| WO2007043634A1 (ja) | 多層配線の製造方法 | |
| KR100613384B1 (ko) | 반도체 소자의 배선 형성방법 | |
| US20240387248A1 (en) | Semiconductor devices and methods of manufacture | |
| KR20050083644A (ko) | 다층 배선 구조를 갖는 반도체 장치 및 그 제조 방법 | |
| KR20040103553A (ko) | 싱글 다마신 공정 | |
| KR20030052479A (ko) | 반도체 소자의 콘택 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100817 |