[go: up one dir, main page]

JP2003017518A - 混成集積回路装置の製造方法 - Google Patents

混成集積回路装置の製造方法

Info

Publication number
JP2003017518A
JP2003017518A JP2001196987A JP2001196987A JP2003017518A JP 2003017518 A JP2003017518 A JP 2003017518A JP 2001196987 A JP2001196987 A JP 2001196987A JP 2001196987 A JP2001196987 A JP 2001196987A JP 2003017518 A JP2003017518 A JP 2003017518A
Authority
JP
Japan
Prior art keywords
integrated circuit
hybrid integrated
circuit device
substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001196987A
Other languages
English (en)
Other versions
JP4614586B2 (ja
Inventor
Junichi Iimura
純一 飯村
Katsumi Okawa
克実 大川
Yasuhiro Koike
保広 小池
Hideshi Saito
秀史 西塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001196987A priority Critical patent/JP4614586B2/ja
Priority to TW91113851A priority patent/TW538661B/zh
Priority to US10/183,757 priority patent/US6593169B2/en
Priority to CNB021251444A priority patent/CN1249798C/zh
Publication of JP2003017518A publication Critical patent/JP2003017518A/ja
Application granted granted Critical
Publication of JP4614586B2 publication Critical patent/JP4614586B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 モールドの工程で、金型キャビティ内での混
成集積回路基板の水平方向の位置を固定する。 【解決手段】 間隔が一定に保たれた特定のリード３９
ａ、３９ｂが第１の連結部５３と連続する部分を、金型
に設けられたガイドピン４６ａ、４６ｂに当接させるこ
とにより、混成集積回路基板３１の位置を固定すること
ができる。また、特定のリード３９ａ、３９ｂの間隔
は、混成集積回路基板３１の端子の数に依らないので、
端子の数の異なる場合でも金型を共通して使用できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、混成集積回路装置
の製造方法に関し、混成集積回路基板にトランスファー
モールドにより樹脂封止体を形成する混成集積回路装置
の製造方法に関するものである。
【０００２】
【従来の技術】一般に、混成集積回路装置に採用される
封止方法は、主に２種類の方法がある。
【０００３】第１の方法は、半導体素子等の回路素子が
実装された混成集積回路基板の上に蓋をかぶせるような
形状の手段、一般にはケース材と呼ばれているものを採
用して封止しているものがある。この構造は、中空構造
やこの中に別途樹脂が注入されているものがある。
【０００４】第２の方法は、半導体ＩＣのモールド方法
としてインジェクションモールドである。例えば、特開
平１１−３３０３１７号公報に示してある。このインジ
ェクションモールドは、一般的に熱可塑性樹脂を採用
し、例えば、３００℃に熱した樹脂を高射出圧力で注入
し一度に金型内に樹脂を充填することで樹脂を封止する
ものである。また、トランスファーモールドと比較する
と、金型内に樹脂を充填した後の樹脂の重合時間を必要
としないため作業時間が短縮できるメリットがある。
【０００５】以下に、インジェクションモールドを用い
た従来の混成集積回路装置およびその製造方法につい
て、図９から図１２を参照して説明する。
【０００６】先ず、図９に示すように、金属基板として
は、ここではアルミニウム（以下、Ａｌという）基板１
を採用して説明してゆく。
【０００７】このＡｌ基板１は、表面が陽極酸化され、
その上に更に絶縁性の優れた樹脂２が全面に形成されて
いる。但し、耐圧を考慮しなければ、この酸化物は省略
しても良い。
【０００８】そして、樹脂封止体１０は、支持部材１０
ａと熱可塑性樹脂により形成されている。つまり、支持
部材１０ａに載置された基板１をインジェクションモー
ルドにより熱可塑性樹脂で被覆している。そして、支持
部材１０ａと熱可塑性樹脂との当接部は、注入された高
熱の熱可塑性樹脂により支持部材１０ａの当接部が溶け
フルモールド構造を実現している。
【０００９】ここで、熱可塑性樹脂として採用したもの
は、ＰＰＳ（ポリフェニルサルファイド）と呼ばれるも
のである。
【００１０】そして、熱可塑性樹脂の注入温度が約３０
０℃と非常に高く、高温の樹脂により半田１２が溶けて
半田不良が発生する問題がある。そのため、予め半田の
接合部、金属細線７、能動素子５および受動素子６を覆
う様に熱硬化性樹脂（例えば、エポキシ樹脂）でポッテ
ィングし、オーバーコート９を形成している。このこと
で、熱可塑性樹脂の成型時、注入樹脂圧により、特に細
線（約30〜80μm）が倒れるのを防止したり、断線を防
止している。
【００１１】そして、樹脂封止体１０としては、２段階
形成により形成されている。１段階目としては、基板１
裏面と金型の間に隙間を設けその間に高射出圧力に樹脂
を充填する際の基板１裏面の厚みの確保することを考慮
して、基板１裏面には支持部材１０ａを載置している。
２段階目としては、支持部材１０ａに載置された基板１
をインジェクションモールドにより熱可塑性樹脂で被覆
している。そして、支持部材１０ａと熱可塑性樹脂との
当接部は、注入された高熱の熱可塑性樹脂により支持部
材１０ａの当接部が溶けフルモールド構造を実現してい
る。ここで、支持部材１０ａの熱可塑性樹脂としては、
基板１の熱膨張係数と同等のものが好ましい。
【００１２】次に、インジェクションモールドを用いた
従来の混成集積回路装置の製造方法について、図１０か
ら図１２を参照して説明する。
【００１３】図１０は工程フロー図であり、金属基板を
準備する工程、絶縁層形成工程、Ｃｕ箔圧着工程、部分
Ｎｉメッキ工程、Ｃｕ箔エッチング工程、ダイボンディ
ング工程、ワイヤーボンディング工程、ポッティング工
程、リード接続工程、支持部材取り付け工程、インジェ
クションモールド工程、リードカット工程の各工程から
構成されている。
【００１４】図１１および図１２に、各工程の断面図を
示す。なお、図示しなくても明確な工程は図面を省略し
ている。
【００１５】先ず、図１１（Ａ）および（Ｂ）では、金
属基板を準備する工程、絶縁層形成工程、Ｃｕ箔圧着工
程、部分Ｎｉメッキ工程、Ｃｕ箔エッチング工程につい
て示す。
【００１６】金属基板を準備する工程では、基板の役割
として熱放散性、基板強度性、基板シールド性等考慮し
て準備する。そして、本実施例では、熱放散性に優れ
た、例えば、厚さ１．５ｍｍ程度のＡｌ基板１を用い
る。
【００１７】次に、アルミ基板１上に更に絶縁性の優れ
た樹脂２を全面に形成する。そして、絶縁性樹脂２上に
は、混成集積回路を構成するＣｕの導電箔３を圧着す
る。Ｃｕ箔３上には、例えば、取り出し電極となるＣｕ
箔３と能動素子５とを電気的に接続する金属細線７との
接着性を考慮し、Ｎｉメッキ４を全面に施す。
【００１８】その後、公知のスクリーン印刷等を用いＮ
ｉメッキ４ａおよび導電路３ａを形成する。
【００１９】次に、図１１（Ｃ）では、ダイボンディン
グ工程、ワイヤボンディング工程について示す。
【００２０】前工程において形成された導電路３ａ上に
は、半田ペースト１２等の導電性ペーストを介して能動
素子５、受動素子６を実装し、所定の回路を実現する。
【００２１】次に、図１２（Ａ）、（Ｂ）では、ポッテ
ィング工程、リード接続工程および支持部材取り付け工
程について示す。
【００２２】図１２（Ａ）に示すように、ポッティング
工程では、後のインジェクションモールド工程の前に、
予め、半田の接合部、金属細線７、能動素子５および受
動素子６を熱硬化性樹脂（例えば、エポキシ樹脂）でポ
ッティングし、オーバーコート９を形成する。
【００２３】次に、上記した混成集積回路からの信号を
出力及び入力するための外部リード８を準備する。その
後、外部リード８を基板１の外周部に形成された外部接
続端子１１と半田１２を介して接続する。
【００２４】次に、図１２（Ｂ）に示すように、外部リ
ード８等を接続した混成集積回路基板１に支持部材１０
ａを載置する。基板１を支持部材１０ａ上に載置するこ
とで、次工程で説明するインジェクションモールドの際
における基板１裏面の樹脂封止体１０の厚みを確保する
ことができる。
【００２５】次に、図１２（Ｃ）では、インジェクショ
ンモールド工程およびリードカット工程について示す。
【００２６】図示したように、基板１上を熱硬化性樹脂
でポッティングし、オーバーコート９を形成した後イン
ジェクションモールドにより樹脂封止体１０を形成す
る。このとき、支持部材１０ａと熱可塑性樹脂との当接
部は、注入された高熱の熱可塑性樹脂により支持部材１
０ａの当接部が溶けフルモールド構造の樹脂封止体１０
となる。
【００２７】最後に、外部リード８を使用目的に応じて
カットし、外部リード８の長さの調整する。
【００２８】上記した工程により、図９に示した混成集
積回路装置が完成する。
【００２９】一方、半導体チップは、トランスファーモ
ールド法が一般に行われている。このトランスファーモ
ールドによる混成集積回路装置では、例えば、Ｃｕから
成るリードフレーム上に半導体素子が固着される。そし
て、半導体素子とリードとは金（以下、Ａｕという）線
を介して電気的に接続されている。これは、Ａｌ細線が
折れ曲がり易い点、ボンディング時間が超音波を必要と
するため時間を要する点で採用できないためである。そ
のため、従来において、一枚の金属板から成り、金属板
上に回路が形成され、更に、Ａｌ細線によりワイヤーボ
ンディングされた金属基板を直接トランスファーモール
ドする混成集積回路装置は存在しなかった。
【００３０】
【発明が解決しようとする課題】インジェクションモー
ルド型の混成集積回路装置では、モールド時の注入圧力
により、金属細線７が折れ曲がったり、断線するのを防
ぎ、また、インジェクションモールド時の温度により半
田１２が流れるのを防ぐ必要があった。そのため、図９
に示した従来構造においては、ポッティングによるオー
バーコート９を採用して上記した問題に対処していた。
【００３１】しかし、熱硬化性樹脂（例えば、エポキシ
樹脂）でポッティングしオーバーコート９を形成した後
インジェクションモールドを行っていたため、熱硬化性
樹脂分の材料コストおよび作業コストが掛かるという問
題があった。
【００３２】また、従来のリードフレームを用いたトラ
ンスファーモールドによる混成集積回路装置では、アイ
ランド上に半導体素子等固着していたため、半導体素子
等から発生した熱は固着領域から発散するが、熱発散領
域に限りがあり熱放散性が悪いという問題があった。
【００３３】更に、上記したように、樹脂封止体のワイ
ヤーボンディングには樹脂注入圧に強いＡｕ線が用いら
れ、Ａｌ細線を採用したトランスファーモールドは現在
でも行われていない。そして、Ａｌ細線は超音波ボンデ
ィングで行われネックの部分が弱いこと、更には、弾性
率が低く樹脂の注入圧力に耐えられない等のことが原因
ですぐに曲がってしまう問題があった。
【００３４】更に、トランスファーモールドにより混成
集積回路基板を一括して封止する場合、金型内で混成集
積回路基板の水平および厚み方向の位置固定を行う必要
があるが、固定ピンを混成集積回路基板の裏面に当接し
て位置決めすると、パッケージされた後、該基板裏面が
露出し耐圧劣化を招く問題があった。
【００３５】本発明では、トランスファーモールドの工
程に於いて、混成集積回路基板を金型内で所定の位置に
固定する手段を提供するのが課題である。
【００３６】
【課題を解決するための手段】上記した課題を解決する
ために、本発明の半導体集積回路装置の製造方法では、
少なくとも表面が絶縁処理された混成集積回路基板を準
備する工程と、前記基板上に導電パターンを形成する工
程と、前記導電パターン上に半導体素子または受動素子
を実装する工程と、前記基板にリードを電気的に接続す
る工程と、前記基板の少なくとも表面にトランスファー
モールドにより熱硬化性樹脂をモールドする工程とを有
することを特徴とする。
【００３７】また本発明では、モールドの工程におい
て、混成集積回路基板に半田付けされるリードフレーム
の特定のリードの間隔を一定にし、前記特定のリードが
リード終端に設けられた連結部と連続する部分を金型に
設けられたガイドピンに当接させることを特徴とする。
このことにより前記リードフレームの位置固定を行い、
更には混成集積回路基板の位置固定を行えるので、従来
の問題を解決することができる。更に、混成集積回路基
板の位置固定を行うことにより、混成集積回路基板の裏
面を放熱性の良い樹脂を用いて一定の厚さで被覆するこ
とができ、混成集積回路装置の放熱性を向上させること
ができる。
【００３８】
【発明の実施の形態】以下に、本発明の第１の実施形態
に係る混成集積回路装置を図１および図２を参照しなが
ら説明する。
【００３９】先ず、本混成集積回路装置の構造を図２を
参照して説明する。図２（Ａ）に示したように、混成集
積回路基板３１は、基板３１上に固着される半導体素子
等から発生する熱が考慮され、放熱性の優れた基板が採
用される。本実施例では、アルミニウム基板３１を用い
た場合について説明する。尚、本実施例では、基板３１
としてアルミニウム（以下、Ａｌという）基板を用いた
が、特に限定する必要はない。例えば、基板３１として
は、プリント基板、セラミック基板、金属基板等を用い
ても本実施例を実現することができる。そして、金属基
板としては、Ｃｕ基板、Ｆｅ基板、Ｆｅ−Ｎｉ基板また
はＡｌＮ（窒化アルミニウム）基板等を用いても良い。
【００４０】Ａｌ基板３１は、表面が陽極酸化され、そ
の上に更に絶縁性の優れた、例えば、エポキシ樹脂から
なる絶縁樹脂３２が全面に形成されている。但し、耐圧
を考慮しなければ、この金属酸化物は省略しても問題は
ない。
【００４１】そして、この樹脂３２上には、Ｃｕ箔３３
（図５参照）より成る導電路３３ａが形成され、導電路
３３ａを保護するようにＡｌ基板３１上には、例えば、
エポキシ系樹脂が電気的接続箇所を除いてオーバーコー
トされている。そして、導電路３３ａ上にはパワートラ
ンジスタ、小信号トランジスタやＩＣ等の能動素子３
５、チップ抵抗、チップコンデンサ等の受動素子３６が
半田４０を介して実装され、所定の回路が実現されてい
る。ここで一部半田を採用せず、Ａｇペースト等で電気
的に接続されても良い。また、半導体素子等の能動素子
８がフェイスアップで実装される場合は、金属細線３７
を介して接続されている。金属細線３７としては、パワ
ー系の半導体素子の場合は、例えば、約１５０〜５００
μｍφのＡｌ線が用いられる。一般にはこれを太線と呼
んでいる。また、セミパワー系や小信号系の半導体素子
の場合は、例えば、約３０〜８０μｍφのＡｌ線が用い
られている。一般にこれを細線と呼んでいる。そして、
Ａｌ基板３１の外周部に設けられている外部接続用端子
３８には、ＣｕやＦｅ−Ｎｉ等の導電性部材からなる外
部リード３９が半田４０を介して接続されている。
【００４２】本発明の特徴は、混成集積回路基板３１上
の能動素子３５、受動素子３６、Ａｌ細線３７等に、樹
脂封止体が直接形成されている。
【００４３】つまり、樹脂封止体４１において、トラン
スファーモールドに用いられる熱硬化性樹脂は、粘性が
低く、かつ、硬化温度が上記した接続手段に用いられた
半田４０等の融点、例えば、１８３℃よりも低いことに
特徴がある。そのことにより、図９に示したように、従
来の混成集積回路装置における熱硬化性樹脂（例えば、
エポキシ樹脂）のポッティングによるオーバーコート９
を除去することができる。
【００４４】その結果、特に、小信号系のＩＣ等を導電
路３３ａと電気的に接続する、例えば、約４０μｍ程度
の径の金属細線等にトランスファーモールド時の熱硬化
性樹脂を直接充填しても倒れたり、断線したり、折れ曲
がったりすることは無くなる。特にＡｌ細線において折
れ曲がりを防止できたことがポイントとなる。
【００４５】次に、図２（Ｂ）に示すように、樹脂封止
体４１の外部には、外部リード３９が導出されており、
外部リード３９は、使用目的に応じて長さが調整されて
いる。そして、樹脂封止体４１には、外部リード３９が
導出している側辺と対向する側に２箇所押さえピンの跡
としてホール４２が形成されている。ホール４２は、上
記したトランスファーモールド時に押さえピン４７（図
６参照）が基板３１を固定しているため発生するもので
あり、樹脂封止体４１形成後も存在する。
【００４６】しかし、図１（Ａ）に示したように、基板
３１の外周部４３、つまり、基板３１上の回路等が形成
されていない部分にホール４２は形成されている。そし
て、ホール４２は基板３１の外周部４３で、かつ、絶縁
樹脂３２上に形成されているので、品質性、耐湿性の面
でも問題のない構造となっている。ここで、外周部４３
は基板３１を個々にプレスする際、回路領域との距離の
確保をする為に設けられているマージンである。
【００４７】次に、図１（Ａ）、（Ｂ）に示したよう
に、Ａｌ基板３１上には導電路３３ａが入り組んで形成
されており、その導電路３３ａ上にはパワートランジス
タ、小信号トランジスタやＩＣ等の能動素子３５、チッ
プ抵抗、チップコンデンサ等の受動素子３６が半田４０
等を介して実装されており、また、外部接続用端子３８
を介して外部リード３９が接続されており所定の回路が
実現されている。
【００４８】図示したように、基板３１上には小さいス
ペースで複雑な回路が形成されている。本発明の混成集
積回路装置の特徴は、Ａｌ基板３１全面に絶縁樹脂３２
を形成した後樹脂３２上に複雑な回路を形成し、その
後、基板３１に外部リード３９を接着しトランスファー
モールドにより直接樹脂封止体４１を一体に形成してい
ることである。
【００４９】従来において、トランスファーモールドに
より混成集積回路装置を形成する場合は、例えば、Ｃｕ
からなるリードフレームは、エッチング、パンチングま
たはプレス等で加工をし、配線、ランド等を形成してい
たため、混成集積回路の導電パターンの如き複雑な回路
を形成できなかった。また、トランスファーモールドに
よるリードフレームでは、図１（Ａ）のような配線を形
成する場合、リードの反りを防止するためにいろいろな
場所に吊りリードによる固定が必要となる。このよう
に、一般のリードフレームを使った混成集積回路では、
せいぜい能動部品が数個実装されるのみであり、図１
（Ａ）のような導電パターンを持つ混成集積回路を形成
するには限界があった。
【００５０】つまり、本発明の混成集積回路装置の構造
をとることで、複雑な回路を有した基板３１をトランス
ファーモールドにより形成することができる。更に、本
発明では、基板３１として熱伝導率の良い基板を使用し
てトランスファーモールドしているので基板３１全体で
発生する熱を発散することができる。よって、トランス
ファーモールドされた従来のリードフレームによる混成
集積回路装置に比べ、金属基板３１が直接モールドされ
ているため、この基板が大きなヒートシンクとして働
き、放熱性が優れ、回路特性の改善を実現することがで
きる。
【００５１】次に、本発明の混成集積回路装置の製造方
法を図３から図８を参照して説明する。尚、図４から図
８に於いて、図示しなくても明確な工程は図面を省略し
ている。
【００５２】図３は工程フロー図であり、金属基板を準
備する工程、絶縁層形成工程、Ｃｕ箔圧着工程、部分Ｎ
ｉメッキ工程、Ｃｕ箔エッチング工程、ダイボンディン
グ工程、ワイヤーボンディング工程、リード接続工程、
トランスファーモールド工程、リードカット工程の各工
程から構成されている。このフローから明確なように、
従来は、インジェクションモールドにより樹脂封止体を
形成していたが、トランスファーモールドによる樹脂封
止体を形成する工程を実現している。
【００５３】本発明の第１の工程は、図４（Ａ）に示す
如く、金属基板の準備、絶縁層形成、Ｃｕ箔圧着、Ｎｉ
メッキを行うことにある。
【００５４】金属基板を準備する工程では、基板の役割
として熱放散性、基板強度性、基板シールド性等考慮し
て準備する。このとき、特に、パワートランジスタ、大
規模化されるＬＳＩ、デジタル信号処理回路等を１つの
小型ハイブリットＩＣに集積すると、熱が集中するので
熱放散性が重要視される。そのため、本実施例では、熱
放散性に優れた、例えば、厚さ１．５ｍｍ程度のＡｌ基
板３１を用いる。また、本実施例では、基板３１として
Ａｌ基板を用いるが、特に限定する必要はない。
【００５５】例えば、基板３１としては、プリント基
板、セラミック基板、金属基板等を用いても本実施例を
実現することができる。そして、金属基板としては、Ｃ
ｕ基板、Ｆｅ−Ｎｉ基板または導電性の優れた金属より
成る化学物等が考えられる。
【００５６】次に、アルミ基板３１は、表面が陽極酸化
され酸化物が生成し、その上に更に絶縁性の優れた、例
えば、エポキシ樹脂からなる樹脂３２を全面に形成す
る。但し、耐圧を考慮しなければ、この金属酸化物は省
略しても問題はない。そして、絶縁性樹脂３２上には、
混成集積回路を構成するＣｕの導電箔３３を圧着する。
Ｃｕ箔３３上には、例えば、取り出し電極となるＣｕ箔
３３と能動素子３５とを電気的に接続する金属細線３７
との接着性を考慮し、Ｎｉメッキ３４を全面に施す。
【００５７】本発明の第２の工程は、図４（Ｂ）に示す
如く、エッチングによる部分Ｎｉメッキ形成、Ｃｕ箔エ
ッチングを行うことにある。
【００５８】Ｎｉメッキ３４上には、公知のスクリーン
印刷等によりＮｉメッキ３４を必要とする部分にレジス
トを残存させ、選択マスクとして形成する。そして、エ
ッチングにより、例えば、取り出し電極となる箇所にＮ
ｉメッキ３４ａを形成する。その後、レジストを除去
し、再度、公知のスクリーン印刷等によりＣｕ箔３３に
よる導電パターン３３ａとして必要とする部分にのみレ
ジストを残存させ、選択マスクとして形成する。そし
て、エッチングにより、絶縁性樹脂３２上にはＣｕ箔３
３の導電パターン３３ａを形成する。その後、導電パタ
ーン上には、例えば、スクリーン印刷によりエポキシ樹
脂から成る樹脂コーティングをする。もちろん、電気的
接続を行う所には樹脂コーティングは行われない。
【００５９】本発明の第３の工程は、図４（Ｃ）に示す
如く、ダイボンディング、ワイヤボンディングを行うこ
とにある。
【００６０】前工程において形成された導電パターン３
３ａ上には、半田ペースト４０等の導電性ペーストを介
してパワートランジスタ、小信号トランジスタやＩＣ等
の能動素子３５、チップ抵抗、チップコンデンサ等の受
動素子３６を実装し、所定の回路を実現する。ここで一
部半田を採用せず、Ａｇペースト等で電気的に接続して
も良い。また、パワートランジスタ、セミパワートラン
ジスタ等の能動素子３５を実装する際は、能動素子３５
と導電路３３ａとの間には熱放散性を考慮してヒートシ
ンクを設置する場合もある。
【００６１】次に、半導体素子等の能動素子３５フェイ
スアップで実装する場合は、ボンディングにより金属細
線３７を介して電気的に接続する。そして、上記したよ
うに、能動素子３５と導電路３３ａとを電気的に接着す
る金属細線３７は、Ｃｕ箔３３からなる導電路３３ａと
の接着性が考慮され、Ｎｉメッキ３４ａを介してワイヤ
ボンディングされる。
【００６２】ここで、金属細線３７としては、特に、Ａ
ｌ細線３７が使用されるが、Ａｌ細線３７は空気中で真
球状にボールアップすることが困難でステッチボンディ
ング法が使用される。しかし、ステッチボンディング法
では、ステッチ部が樹脂の応力により破壊されやすく、
また、Ａｕ細線と比較すると弾性係数が小さく樹脂圧に
より押し倒されやすいという特徴がある。そこで、Ａｌ
細線３７を使用する際は、特に、樹脂封止体４１形成時
に注意を要する。この点については後述する。
【００６３】本発明の第４の工程は、図５（Ａ）、
（Ｂ）に示す如く、リード接続を行うことにある。
【００６４】図５（Ａ）に示すように、上記した混成集
積回路からの信号を出力および入力するための外部リー
ド３９を準備する。外部リード３９としては、出力およ
び入力端子として用いるために導電性であるＣｕ、Ｆｅ
−Ｎｉ等の材質からなり、更に、電流容量等考慮して外
部リード３９の幅や厚さを決定する。そして、本発明の
実施例では、次工程であるトランスファーモールド工程
において詳細は説明するが、外部リード３９の強度、バ
ネ性が必要とされる。ここでは、例えば、０．４〜０．
５ｍｍ程度の厚さのＦｅ−Ｎｅ材の外部リード３９を準
備する。その後、外部リード３９を基板３１の外周部に
形成された外部接続用端子３８と半田４０を介して接続
する。このとき、接続手段としては半田に限定する必要
はなく、スポット溶接などによっても接続することがで
きる。
【００６５】ここで、図５（Ｂ）に示すように、本発明
の特徴は外部リード３９を基板３１の実装面に対してや
や斜めに接続することにある。例えば、図５に於いて基
板裏面と外部リード３９の裏面間は約１０度をもって接
続する。また、外部リード３９と外部接続用の電極３８
とを接続する半田４０の融点は、次工程であるトランス
ファーモールド工程で用いる熱硬化性樹脂の硬化温度よ
りも高い。
【００６６】本発明の第５の工程は、図６、図７に示す
如く、トランスファーモールドを行うことにある。
【００６７】本工程は、本発明の特徴とする工程であ
り、混成集積回路基板３１をトランスファーモールドに
より一括して熱硬化性樹脂４９で覆うことにある。
【００６８】トランスファーモールドで一括して混成集
積回路基板３１を封止するためには、混成集積回路基板
３１が、図６（Ｂ）に示す如く、金型のキャビティ７０
内で位置固定されなければならない。しかし本発明で
は、混成集積回路基板３１を裏面も含めて一括して樹脂
モールドするため、混成集積回路基板３１を直接下金型
に当接できない。そのため前述したようにリードフレー
ム３９に角度を持たせてある。図６（Ｂ）に示すよう
に、押さえピン４７で混成集積回路基板３１の裏面に空
間が設けられ、且つ固定される構造となる。それと同様
にピン数が異なっても共通で使用できるリードフレーム
を採用している。
【００６９】具体的にいうと、最初に、図６（Ａ）に示
す如く、リードフレーム３９が半田付けされた混成集積
回路基板３１を金型４４及び４５に搬送する。
【００７０】次に、図７を参照して、リードフレーム３
９の特定の部分をガイドピン４６に当接させることによ
り混成集積回路基板３１の水平方向の位置固定を行い、
更に、図６（Ｂ）を参照して、押さえピン４７で混成集
積回路基板３１の外周部４３を押圧することにより混成
集積回路基板３１の厚み方向の位置を固定する。
【００７１】リードフレームは、図５（Ａ）に示す如
く、複数個のリード３９が第１の連結部３９ｄと第２の
連結部３９ｃの２カ所にて連結され、枠体として保持さ
れている。また、混成集積回路基板３１から導出される
リードの数は混成集積回路基板３１が必要とする入力及
び出力端子の数によって決まる。しかし、リードフレー
ム３９の水平方向の位置固定を行うために、ガイドピン
４６に当接する特定のリード３９ａと３９ｂは必ず設け
られ、その間隔は、基板サイズにより一定であり、ピン
数により、またその位置により任意の所が歯抜けとなっ
ている。更に、図５（Ｂ）に示す如く、リードフレーム
３９は混成集積回路基板３１に対して平行ではなく、上
向きに傾斜を付けて接続されている。このことにより、
後述するように、リードフレーム３９の弾性を利用した
混成集積回路基板３１の厚み方向の位置固定が行える。
【００７２】ガイドピン４６は、図６及び図７に示す如
く、下金型４４に設けられた突起物である。ガイドピン
４６は、図７（Ａ）を参照して、特定のリード３９ａお
よび３９ｂと第１の連結部３９ｄが連続する部分に当接
するガイドピン４６ａおよび４６ｂと、第１の連結部に
外側から当接するガイドピン４６ｃおよび４６ｄから形
成される。つまり、これら４つのガイドピンをリードフ
レーム３９の特定の部分に当接させることによりリード
フレーム３９の図の紙面方向が固定される。よって、混
成集積回路基板３１も紙面方向に固定される。
【００７３】更に、出力及び入力端子の数が異なる混成
集積回路基板をトランスファーモールドする場合でも、
特定のリード３９ａおよび３９ｂが一定間隔で、その中
のリードは歯抜けにしてあるので、金型を共通して使用
することができる。
【００７４】また、図６（Ａ）、（Ｂ）に示す如く、上
金型４５には押さえピン４７が設けられており、リード
フレーム３９は前述したように混成集積回路基板３１に
対して上向きに傾斜を付けて半田付けされている。従っ
て、図６（Ｂ）に示す如く、上金型４５と下金型４４を
嵌合させると、混成集積回路基板３１が押さえピン４７
により下方向に押圧され、下金型４４の底面に対して平
行になる。このことにより、金型のキャビティ７０内で
の混成集積回路基板３１は、厚み方向の位置固定が成さ
れる。
【００７５】次に、図７（Ｂ）に示す如く、ゲートから
金型キャビティ７０内に注入する熱硬化性樹脂を、最初
に基板３１の側面にあたるように注入する。そして、矢
印４９に示すように注入される熱硬化性樹脂は、基板３
１により矢印４９ａに示すように基板３１の上部方向お
よび下部方向に分岐して流れる。このとき、基板３１の
上部への流入幅５６と基板３１の下部への流入幅５５と
がほぼ同等の幅で形成されているので、基板３１下部へ
の熱硬化性樹脂の流入も円滑に行うことができる。特に
混成集積回路基板３１裏面の樹脂が先に埋まるため、混
成集積回路基板３１が下方向に傾くことが無い。更に、
熱硬化性樹脂の注入速度および注入圧力も１度基板３１
側面にあてることで低減され、Ａｌ細線３７の折れ曲が
り、断線等の影響を抑止することができる。
【００７６】以上のことにより、本工程では、金型キャ
ビティ７０内で混成集積回路基板３１の位置固定を行っ
てから一括してトランスファーモールドすることがで
き、熱硬化性樹脂４９の注入圧による混成集積回路基板
３１の移動もない。従って、熱伝導性の良い熱硬化性樹
脂により混成集積回路基板３１の裏面を一定の厚みで封
止することができるので、耐圧性に優れ、且つ熱放散性
に優れた混成集積回路装置を製造することができる。
【００７７】更に、パワートランジスタ、小信号トラン
ジスタやＩＣ等の能動素子３５、チップ抵抗、チップコ
ンデンサ等の受動素子３６および外部リード３９を接続
する半田４０の融点は熱硬化性樹脂の融点よりも高いた
め、従来の混成集積回路装置によるポッティング樹脂９
（図９参照）により保護しなくてもトランスファーモー
ルド時の熱により再溶融され固着位置がずれることはな
い。
【００７８】尚、リードフレームの第２の連結部３９ｃ
はトランスファーモールドを行う際に熱硬化性樹脂が金
型外部に流出するのを防止する役割を有する。従って、
トランスファーモールド終了直後においては、図８に示
す如く、封止された樹脂は第２の連結部３９ｃまで連続
している。
【００７９】本発明の第６の工程は、図８に示す如く、
リードカットを行うことにある。
【００８０】前工程であるトランスファーモールド工程
で金型４４、４５から外部リードの厚み分だけ流出した
樹脂は外部リード３９に形成された第２の連結部３９ｃ
で堰き止められ、そのまま硬化する。つまり、外部リー
ド３９の第２の連結部３９ｃより樹脂封止体４１側のリ
ード間は流出樹脂５０で充填されるが、外部リード３９
の第２の連結部より先端にあるリード間には樹脂が流出
されない構造になっている。
【００８１】そして、第２の連結部３９ｃを打ち抜くと
同時に流出樹脂５０も除去し、また使用目的に応じて外
部リード３９の長さを調整、例えば、点線５１の位置で
外部リード３９をカットすることで、個々のリードに独
立させ、入出力端子として機能可能となる。
【００８２】上記した工程により、図１に示した混成集
積回路装置が完成する。
【００８３】上記したように、本発明の混成集積回路装
置の製造方法としては、トランスファーモールド工程
で、特定のリードを金型に設けられたガイドピンに当接
させることにより混成集積回路装置の金型内での位置固
定を行うことに特徴がある。そのことにより、本発明の
混成集積回路装置の製造方法では、従来の混成集積回路
装置の製造方法における支持部材の載置を省略すること
ができ、更に、完成した混成集積回路装置の熱放散性を
大幅に向上させることができる。
【００８４】本発明の混成集積回路装置およびその製造
方法は、フルモールド型の混成集積回路装置について説
明してきたが上記の実施の形態には限定されない。例え
ば、混成集積回路基板の裏面が全面露出した形態の混成
集積回路装置も形成することができる。この場合は、上
記した効果の他に、更に、熱放散性の効果を得ることが
できる。
【００８５】更に、本実施例では、外部リードが基板の
１側面から導出される片側リード場合について説明した
がこの構造に限定されることはなく、両側リードや４方
向リードにおいても上記の効果の他に、更に、基板を安
定させた状態でトランスファーモールド工程を実現でき
る。その他、本発明の要旨を逸脱しない範囲で、種々の
変更が可能である。
【００８６】更に、リード３９ａを電気信号用の端子と
して用いない時は、図７ａに示す如く、第２の連結部３
９ｃより基板３１側に向かったリードが取り除かれても
良い。
【００８７】
【発明の効果】以上、説明したように本発明の混成集積
回路装置の製造方法によれば、以下に示すような優れた
効果を奏し得る。
【００８８】モールドの工程において、リードフレーム
の位置固定を、特定のリードがリード終端の連結部と連
続する部分を、金型に設けられたガイドピンに当接さ
せ、リードフレームに接続している混成集積回路基板
を、金型キャビティ内で位置固定してから熱硬化性樹脂
で一括してトランスファーモールドすることができる。
このことにより、混成集積回路基板の裏面を一定の厚さ
で熱伝導性に優れた熱硬化性樹脂で封止することがで
き、熱放散性に優れた混成集積回路装置を作成すること
ができる。また、特定のリードの間隔を混成集積回路基
板の端子の数に関係なく一定にすることにより、端子の
数が異なる混成集積回路基板をトランスファーモールド
する場合でも金型を共通して使用できる。
【００８９】また、リードフレームが上下金型と当接す
る部分に連結部を設けることにより、モールドの工程に
おいて熱硬化性樹脂がリード間の隙間から金型の外部に
流出するのを防止することができる。また、この連結部
の長さを混成集積回路基板の端子の数に関係なく一定に
することにより、端子の数が異なる混成集積回路基板を
トランスファーモールドする場合でも金型を共通して使
用できる。
【図面の簡単な説明】
【図１】本発明の混成集積回路装置の（Ａ）断面図、
（Ｂ）平面図を説明する図である。
【図２】本発明の混成集積回路装置の（Ａ）平面図、
（Ｂ）断面図を説明する図である。
【図３】本発明の混成集積回路装置の製造方法のフロー
図である。
【図４】本発明の混成集積回路装置の製造方法を説明す
る図である。
【図５】本発明の混成集積回路装置の製造方法を説明す
る図である。
【図６】本発明の混成集積回路装置の製造方法を説明す
る図である。
【図７】本発明の混成集積回路装置の製造方法を説明す
る図である。
【図８】本発明の混成集積回路装置の製造方法を説明す
る図である。
【図９】従来の混成集積回路装置の断面図である。
【図１０】従来の混成集積回路装置の製造方法のフロー
図である。
【図１１】従来の混成集積回路装置の製造方法を説明す
る図である。
【図１２】従来の混成集積回路装置の製造方法を説明す
る図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小池 保広 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 西塔 秀史 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 5F061 AA01 BA03 CA21 DA01

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 回路素子が電気的に接続された混成集積
    回路基板を用意する工程と、 入力または出力端子となって外部へ延在される導電手段
    を所望の前記導電パターンに半田で固定する工程と、 モールドの上下金型で前記導電手段を狭持して位置を固
    定することにより間接的に前記混成集積回路基板の位置
    を固定する工程と、 熱硬化性樹脂を用いたトランスファーモールドにより前
    記混成集積回路を一括してモールドする工程を具備する
    ことを特徴とする混成集積混成集積回路装置の製造方
    法。
  2. 【請求項２】 前記導電手段は、複数個のリードである
    ことを特徴とする請求項１記載の混成集積回路装置の製
    造方法。
  3. 【請求項３】 複数個の前記リードは少なくも２カ所の
    連結部で連結され、モールドの工程が終了するまで１体
    のリードフレームとして保持されることを特徴とする請
    求項２記載の混成集積回路装置の製造方法。
  4. 【請求項４】 前記リードフレームは、前記リードの外
    部に導出する方の終端部に第１の連結部を有し、前記モ
    ールド時に上下金型に当接する部分に第２の連結部を有
    することを特徴とする請求項３記載の混成集積回路装置
    の製造方法。
  5. 【請求項５】 前記モールド工程において、前記リード
    フレームの特定の部分を金型に当接させることにより、
    間接的に前記混成集積回路の位置を固定することを特徴
    とする請求項１記載の混成集積回路装置の製造方法。
  6. 【請求項６】 前記第２の連結部は、前記モールドの工
    程が終了した後に除去されることを特徴とする請求項２
    記載の混成集積回路装置の製造方法。
  7. 【請求項７】 前記リードフレームの前記金型に当接す
    る特定の前記リードの間隔は、前記混成集積回路基板か
    ら導出されるリードの数に関係なく一定であることを特
    徴とする請求項２記載の混成集積回路装置の製造方法。
  8. 【請求項８】 前記モールド工程において、実質連続し
    ている前記第２の連結部が、前記上下金型に当接するこ
    とにより、熱硬化性樹脂が外部に流出するのを防ぐこと
    を特徴とする請求項１記載の混成集積回路装置の製造方
    法。
JP2001196987A 2001-06-28 2001-06-28 混成集積回路装置の製造方法 Expired - Lifetime JP4614586B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001196987A JP4614586B2 (ja) 2001-06-28 2001-06-28 混成集積回路装置の製造方法
TW91113851A TW538661B (en) 2001-06-28 2002-06-25 Method for making a hybrid integated circuit device
US10/183,757 US6593169B2 (en) 2001-06-28 2002-06-27 Method of making hybrid integrated circuit device
CNB021251444A CN1249798C (zh) 2001-06-28 2002-06-28 混合集成电路装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001196987A JP4614586B2 (ja) 2001-06-28 2001-06-28 混成集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003017518A true JP2003017518A (ja) 2003-01-17
JP4614586B2 JP4614586B2 (ja) 2011-01-19

Family

ID=19034691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001196987A Expired - Lifetime JP4614586B2 (ja) 2001-06-28 2001-06-28 混成集積回路装置の製造方法

Country Status (4)

Country Link
US (1) US6593169B2 (ja)
JP (1) JP4614586B2 (ja)
CN (1) CN1249798C (ja)
TW (1) TW538661B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004241729A (ja) * 2003-02-07 2004-08-26 Matsushita Electric Ind Co Ltd 発光光源、照明装置、表示装置及び発光光源の製造方法
JP2008270455A (ja) * 2007-04-19 2008-11-06 Hitachi Ltd パワー半導体モジュール
US9472538B2 (en) 2013-07-04 2016-10-18 Mitsubishi Electric Corporation Semiconductor device manufacturing method and semiconductor device

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3896029B2 (ja) 2002-04-24 2007-03-22 三洋電機株式会社 混成集積回路装置の製造方法
JP4413054B2 (ja) * 2004-03-29 2010-02-10 三洋電機株式会社 混成集積回路装置の製造方法
JP4969113B2 (ja) 2006-02-22 2012-07-04 オンセミコンダクター・トレーディング・リミテッド 回路装置の製造方法
US7557421B1 (en) * 2006-07-20 2009-07-07 Rf Micro Devices, Inc. Hybrid radio frequency integrated circuit using gallium nitride epitaxy layers grown on a donor substrate
JP4356768B2 (ja) * 2007-05-18 2009-11-04 株式会社デンソー 電子装置及びその成形金型
US9093420B2 (en) 2012-04-18 2015-07-28 Rf Micro Devices, Inc. Methods for fabricating high voltage field effect transistor finger terminations
US9124221B2 (en) 2012-07-16 2015-09-01 Rf Micro Devices, Inc. Wide bandwidth radio frequency amplier having dual gate transistors
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
US8988097B2 (en) 2012-08-24 2015-03-24 Rf Micro Devices, Inc. Method for on-wafer high voltage testing of semiconductor devices
US9142620B2 (en) 2012-08-24 2015-09-22 Rf Micro Devices, Inc. Power device packaging having backmetals couple the plurality of bond pads to the die backside
US9202874B2 (en) 2012-08-24 2015-12-01 Rf Micro Devices, Inc. Gallium nitride (GaN) device with leakage current-based over-voltage protection
US9917080B2 (en) 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
US9070761B2 (en) 2012-08-27 2015-06-30 Rf Micro Devices, Inc. Field effect transistor (FET) having fingers with rippled edges
US9129802B2 (en) 2012-08-27 2015-09-08 Rf Micro Devices, Inc. Lateral semiconductor device with vertical breakdown region
US9325281B2 (en) 2012-10-30 2016-04-26 Rf Micro Devices, Inc. Power amplifier controller
US9980702B2 (en) * 2012-12-31 2018-05-29 Volcano Corporation Wirebonding fixture and casting mold
US20140187957A1 (en) 2012-12-31 2014-07-03 Volcano Corporation Ultrasonic Transducer Electrode Assembly
US9455327B2 (en) 2014-06-06 2016-09-27 Qorvo Us, Inc. Schottky gated transistor with interfacial layer
US9536803B2 (en) 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
US9408301B2 (en) 2014-11-06 2016-08-02 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US11437304B2 (en) 2014-11-06 2022-09-06 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US9397017B2 (en) 2014-11-06 2016-07-19 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
CN108321151A (zh) 2018-01-24 2018-07-24 矽力杰半导体技术(杭州)有限公司 芯片封装组件及其制造方法
CN113284871B (zh) * 2020-02-19 2024-05-17 珠海格力电器股份有限公司 一种dbc基板框架结构及其成型治具、成型方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224241A (ja) * 1993-01-25 1994-08-12 Toyota Autom Loom Works Ltd 樹脂封止回路装置の成形方法
JPH11163011A (ja) * 1997-11-26 1999-06-18 Sanken Electric Co Ltd 樹脂封止型半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5096852A (en) * 1988-06-02 1992-03-17 Burr-Brown Corporation Method of making plastic encapsulated multichip hybrid integrated circuits
US6133070A (en) * 1996-05-27 2000-10-17 Dai Nippon Printing Co., Ltd. Circuit member for semiconductor device, semiconductor device using the same, and method for manufacturing them
JP3255646B2 (ja) * 1997-02-10 2002-02-12 松下電器産業株式会社 樹脂封止型半導体装置の製造方法
US5918112A (en) * 1997-07-24 1999-06-29 Motorola, Inc. Semiconductor component and method of fabrication
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JP2000294692A (ja) * 1999-04-06 2000-10-20 Hitachi Ltd 樹脂封止型電子装置及びその製造方法並びにそれを使用した内燃機関用点火コイル装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224241A (ja) * 1993-01-25 1994-08-12 Toyota Autom Loom Works Ltd 樹脂封止回路装置の成形方法
JPH11163011A (ja) * 1997-11-26 1999-06-18 Sanken Electric Co Ltd 樹脂封止型半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004241729A (ja) * 2003-02-07 2004-08-26 Matsushita Electric Ind Co Ltd 発光光源、照明装置、表示装置及び発光光源の製造方法
JP2008270455A (ja) * 2007-04-19 2008-11-06 Hitachi Ltd パワー半導体モジュール
US9472538B2 (en) 2013-07-04 2016-10-18 Mitsubishi Electric Corporation Semiconductor device manufacturing method and semiconductor device

Also Published As

Publication number Publication date
US20030003630A1 (en) 2003-01-02
CN1395301A (zh) 2003-02-05
CN1249798C (zh) 2006-04-05
US6593169B2 (en) 2003-07-15
JP4614586B2 (ja) 2011-01-19
TW538661B (en) 2003-06-21

Similar Documents

Publication Publication Date Title
JP4614586B2 (ja) 混成集積回路装置の製造方法
JP3526788B2 (ja) 半導体装置の製造方法
US7816187B2 (en) Method for fabricating semiconductor package free of substrate
JP3793628B2 (ja) 樹脂封止型半導体装置
JP4614584B2 (ja) 混成集積回路装置およびその製造方法
US7939383B2 (en) Method for fabricating semiconductor package free of substrate
JPWO2001026147A1 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
CN100463169C (zh) 混合集成电路装置及其制造方法
US7423340B2 (en) Semiconductor package free of substrate and fabrication method thereof
JP2000243875A (ja) 半導体装置
JP4614585B2 (ja) 混成集積回路装置の製造方法
JP2003017631A (ja) 混成集積回路装置およびその製造方法
US20050194667A1 (en) Semiconductor package free of substrate and fabrication method thereof
JP3297959B2 (ja) 半導体装置
JP4614579B2 (ja) 混成集積回路装置の製造方法
KR100391124B1 (ko) 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법
JP3745106B2 (ja) 半導体装置およびその製造方法
JP2002237559A (ja) 半導体装置の製造方法およびそれを用いた混成集積回路装置の製造方法
JP2568057B2 (ja) 集積回路装置
JPH08181168A (ja) 半導体装置
JP2002237545A (ja) 回路装置の製造方法
JPH05166971A (ja) 半導体装置
JP2001160603A (ja) 半導体装置およびその製造方法
JPH0992767A (ja) 複合リードフレームおよび半導体装置
JPH0837345A (ja) チップキャリアおよびその製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100921

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101019

R151 Written notification of patent or utility model registration

Ref document number: 4614586

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term