JP2003008054A - Silicon-based light emitting and receiving element, method of manufacturing the same, silicon-based opto-electric integrated circuit, and silicon-based opto-electric integrated circuit system - Google Patents
Silicon-based light emitting and receiving element, method of manufacturing the same, silicon-based opto-electric integrated circuit, and silicon-based opto-electric integrated circuit systemInfo
- Publication number
- JP2003008054A JP2003008054A JP2001194702A JP2001194702A JP2003008054A JP 2003008054 A JP2003008054 A JP 2003008054A JP 2001194702 A JP2001194702 A JP 2001194702A JP 2001194702 A JP2001194702 A JP 2001194702A JP 2003008054 A JP2003008054 A JP 2003008054A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- light emitting
- semiconductor
- layer
- receiving element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Optical Couplings Of Light Guides (AREA)
Abstract
(57)【要約】
【課題】 シリコン系集積回路における光配線を実現す
るための半導体発光/受光素子と光導波路を提供する。
【解決手段】 このシリコン系発光受光素子は、酸化膜
層11上のSOI層12と真性シリコン・エピタキシャ
ル層16とがなす第2のシリコン結晶層の中に、ゲルマ
ニウムからなる微粒子15を有するから、量子サイズ効
果を利用した効率の良い発光受光素子となるとともに、
この微粒子15が発光する光は、上記第2のシリコン結
晶層と酸化膜層11との界面と、酸化膜層11と反対側
の第2のシリコン結晶層の界面との間に閉じ込められ
る。これにより、上記第2のシリコン結晶層内へ光を効
率良く伝播させることができる。
(57) [Problem] To provide a semiconductor light emitting / receiving element and an optical waveguide for realizing optical wiring in a silicon-based integrated circuit. The silicon-based light-emitting and light-receiving element has fine particles made of germanium in a second silicon crystal layer formed by an SOI layer on an oxide film layer and an intrinsic silicon epitaxial layer. An efficient light emitting and receiving device utilizing the quantum size effect,
The light emitted by the fine particles 15 is confined between the interface between the second silicon crystal layer and the oxide film layer 11 and the interface between the second silicon crystal layer and the second silicon crystal layer on the side opposite to the oxide film layer 11. Thereby, light can be efficiently propagated into the second silicon crystal layer.
Description
【0001】[0001]
【発明の属する技術分野】この発明は、光を用いて情報
を伝達するための、シリコン系発光受光素子およびその
製造方法およびシリコン系光電気集積回路およびシリコ
ン系光電気集積回路システムにに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a silicon-based light emitting / receiving element, a method for manufacturing the same, a silicon-based optoelectronic integrated circuit, and a silicon-based optoelectronic integrated circuit system for transmitting information using light.
【0002】[0002]
【従来の技術】半導体素子の動作速度は、MOSFET
(メタルオキサイドセミコンダクタ・電解効果トランジ
スタ)ではチャネル長に反比例し、バイポーラトランジ
スタではベース長に反比例する。したがって、微細加工
技術の進歩に伴い、半導体素子の動作速度は高速化する
ことになる。2. Description of the Related Art The operation speed of a semiconductor device is MOSFET
(Metal oxide semiconductor / field effect transistor) is inversely proportional to the channel length, and bipolar transistor is inversely proportional to the base length. Therefore, as the fine processing technology advances, the operating speed of semiconductor devices will increase.
【0003】集積回路全体の速度は、集積回路を構成す
る素子の動作速度と素子間の信号の伝達速度によって決
定される。したがって、素子単体が高速化しても、信号
の伝達速度がそれに追随しないと、微細化による素子の
高速化の長所を享受できないこととなる。The speed of the entire integrated circuit is determined by the operating speed of the elements that form the integrated circuit and the transmission speed of signals between the elements. Therefore, even if the speed of the element alone is increased, the advantage of speeding up the element due to miniaturization cannot be enjoyed unless the signal transmission speed follows it.
【0004】素子間の相互接続には、金属配線が一般に
使用されているが、素子の高速化にともない、金属配線
の抵抗と容量によって決まる遅延時間が問題となってき
ている。そのような課題を克服するために、多層金属配
線が行われており、銅のような低抵抗材料による金属配
線も検討されている。Although metal wiring is generally used for interconnection between elements, a delay time determined by resistance and capacitance of the metal wiring has become a problem as the speed of the element increases. In order to overcome such a problem, multi-layer metal wiring has been carried out, and metal wiring made of a low resistance material such as copper has also been studied.
【0005】しかしながら、今後、さらに微細な半導体
構造が加工できるようになり、素子がさらに高速化する
と、多層金属配線構造の更なる多層化や金属材料のより
一層の低抵抗化が必要となるが、限界に近づいている。However, in the future, as finer semiconductor structures can be processed and the speed of the device further increases, it is necessary to further increase the multilayer metal wiring structure and further reduce the resistance of the metal material. , Approaching the limit.
【0006】そこで、このような金属配線の代替案とし
て、光を伝送する光配線が考えられる。この光配線で
は、信号が光速で伝播するので、金属配線における遅延
の問題が解決される。Therefore, an optical wiring for transmitting light is considered as an alternative to such a metal wiring. Since signals propagate at the speed of light in this optical wiring, the problem of delay in metal wiring is solved.
【0007】III−V族半導体技術、特に、ガリウム砒
素ベース技術の直接バンドギャップ材料では、効率のよ
い発光素子と受光素子が形成可能である。このガリウム
砒素ベース技術を応用して、電子素子による信号処理と
発光受光素子による信号伝送とを組み合わせた光電気集
積回路(OEIC)が提案されている。Direct bandgap materials based on III-V semiconductor technology, especially gallium arsenide-based technology, can form efficient light emitting elements and light receiving elements. Applying this gallium arsenide-based technology, an optoelectronic integrated circuit (OEIC) has been proposed which combines signal processing by an electronic element and signal transmission by a light emitting and receiving element.
【0008】しかしながら、III−V族化合物半導体等
の直接バンドギャップ半導体とは対照的に、シリコン等
のIV族半導体はエネルギーバンド構造が間接遷移型で
あるためにバンド間遷移の確率が小さいので、効率のよ
い発光素子やそれを利用した光配線を形成することが困
難であった。However, in contrast to a direct bandgap semiconductor such as a III-V group compound semiconductor, a group IV semiconductor such as silicon has an indirect transition type energy band structure, and therefore the probability of interband transition is small. It has been difficult to form an efficient light emitting device and an optical wiring using the same.
【0009】ところが、特開平6−326359公報で
は、図12に示すようなシリコンのp-i-n多層構造に
おいて、化学気相成長(CVD)法や分子線ビームエピタ
キシー(MBE)法を用いたエピタキシャル成長によっ
て、ゲルマニウムとシリコンの格子不整合を利用したゲ
ルマニウム・アイランドを、真正シリコン層114中に
微粒子113を形成したシリコン系発光受光素子が提案
されている。この半導体微粒子113における量子サイ
ズ効果を利用することで、シリコンでも効率のよい発光
および受光素子が形成できる。However, in Japanese Unexamined Patent Publication No. 6-326359, a chemical vapor deposition (CVD) method or a molecular beam epitaxy (MBE) method is used in a silicon pin structure as shown in FIG. A silicon-based light emitting and receiving device has been proposed in which fine particles 113 are formed in a genuine silicon layer 114 by using germanium islands that utilize the lattice mismatch between germanium and silicon by epitaxial growth. By utilizing the quantum size effect in the semiconductor fine particles 113, an efficient light emitting and receiving element can be formed even with silicon.
【0010】[0010]
【発明が解決しようとする課題】ところで、上記図12
の従来例における発光受光素子では、シリコン中の微粒
子113は、形成された量子閉じ込め準位間の遷移によ
って、バルクシリコンのバンドギャップよりも低エネル
ギーの光を発光する。この光はバンドギャップよりも低
いエネルギーなので、シリコン中を伝播することが可能
となる。また、キャリアが存在しない半導体微粒子がバ
ンドギャップに相当するエネルギーの光を吸収すると、
この半導体微粒子内に電子と正孔が形成される。そのた
めに、半導体微粒子からの光が3次元の全ての方向に放
射されてしまうので、情報伝達効率が悪くなるという問
題がある。このため、金属配線の替わりとして任意の素
子間を制御するのが困難となる可能性があるという問題
がある。By the way, the above-mentioned FIG.
In the light emitting and receiving element in the conventional example, the fine particles 113 in silicon emit light with energy lower than the band gap of bulk silicon due to the transition between the formed quantum confinement levels. Since this light has energy lower than the band gap, it can propagate in silicon. In addition, when semiconductor fine particles having no carrier absorb light with energy corresponding to the band gap,
Electrons and holes are formed in the semiconductor particles. Therefore, the light from the semiconductor fine particles is emitted in all three-dimensional directions, which causes a problem that the information transmission efficiency deteriorates. Therefore, there is a problem in that it may be difficult to control between arbitrary elements as a substitute for the metal wiring.
【0011】そこで、この発明の目的は、情報伝達効率
が良いシリコン系発光受光素子およびその製造方法およ
びシリコン系光電気集積回路およびシリコン系光電気集
積回路システムを提供することにある。Therefore, an object of the present invention is to provide a silicon-based light emitting / receiving element having a high information transmission efficiency, a method of manufacturing the same, a silicon-based optoelectronic integrated circuit, and a silicon-based optoelectronic integrated circuit system.
【0012】[0012]
【課題を解決するための手段】上記目的を達成するた
め、この発明のシリコン系発光受光素子は、第1のシリ
コン結晶層と、上記第1のシリコン結晶層上の酸化膜層
と、上記酸化膜層上の第2のシリコン結晶層とが構成す
るシリコンオンインシュレータ構造を有する基板を備
え、上記第2のシリコン結晶層は、半導体からなる微粒
子を有する。In order to achieve the above object, a silicon-based light emitting and receiving element according to the present invention comprises a first silicon crystal layer, an oxide film layer on the first silicon crystal layer, and the oxide film. A substrate having a silicon-on-insulator structure formed by a second silicon crystal layer on the film layer is provided, and the second silicon crystal layer has fine particles made of a semiconductor.
【0013】この発明のシリコン系発光受光素子では、
上記酸化膜層上の第2のシリコン結晶層の中に、半導体
からなる微粒子を有するから、量子サイズ効果を利用し
た効率の良い発光受光素子となるとともに、この微粒子
が発光する光は、上記第2のシリコン結晶層と酸化膜層
との界面と、上記酸化膜層と反対側の上記第2のシリコ
ン結晶層の界面との間に閉じ込められる。これにより、
上記第2のシリコン結晶層内へ光を効率良く伝播させる
ことができる。In the silicon-based light emitting and receiving element of the present invention,
Since the second silicon crystal layer on the oxide film layer contains fine particles made of a semiconductor, the light emitting element has a high efficiency utilizing the quantum size effect, and the light emitted by the fine particles is It is confined between the interface between the second silicon crystal layer and the oxide film layer and the interface between the second silicon crystal layer on the side opposite to the oxide film layer. This allows
Light can be efficiently propagated into the second silicon crystal layer.
【0014】また、上記第2のシリコン結晶層中に、上
記半導体からなる微粒子のバンドギャップと共鳴する光
が入射すると、光学遷移によって、上記半導体からなる
微粒子にキャリア(電子と正孔)が発生する。このキャリ
アを所定の電極へ出力することで、光による信号を電気
信号に変換することが可能となる。Further, when light that resonates with the band gap of the fine particles made of the semiconductor enters the second silicon crystal layer, carriers (electrons and holes) are generated in the fine particles made of the semiconductor by optical transition. To do. By outputting this carrier to a predetermined electrode, it becomes possible to convert the optical signal into an electrical signal.
【0015】また、一実施形態のシリコン系光電気集積
回路は、上記シリコン系発光受光素子を備え、このシリ
コン系発光受光素子で、光による半導体素子間の信号伝
送機構を構成した。A silicon-based optoelectronic integrated circuit according to one embodiment includes the above-mentioned silicon-based light emitting / receiving element, and the silicon-based light emitting / receiving element constitutes a signal transmission mechanism between semiconductor elements by light.
【0016】この一実施形態のシリコン系光電気集積回
路では、このシリコン系発光受光素子で、光による半導
体素子間の信号伝送機構を構成したことによって、半導
体素子間の効率の良い情報伝達が可能となる。In the silicon optoelectronic integrated circuit according to this embodiment, the silicon light emitting / receiving element constitutes a signal transmission mechanism between semiconductor elements by light, so that efficient information transmission between the semiconductor elements is possible. Becomes
【0017】また、一実施形態のシリコン系集積回路シ
ステムは、上記シリコン系発光受光素子を備え、このシ
リコン系発光受光素子で、光による集積回路間の信号伝
送機構を構成した。The silicon-based integrated circuit system of one embodiment comprises the above-mentioned silicon-based light emitting / receiving element, and the silicon-based light emitting / receiving element constitutes a signal transmission mechanism between the integrated circuits by light.
【0018】この実施形態のシリコン系光電気集積回路
システムでは、このシリコン系発光受光素子で、光によ
る集積回路間の信号伝送機構を構成したことによって、
集積回路間の効率の良い情報伝達が可能となる。In the silicon-based optoelectronic integrated circuit system of this embodiment, the silicon-based light emitting / receiving element constitutes a signal transmission mechanism between the integrated circuits by light.
Information can be efficiently transmitted between integrated circuits.
【0019】また、一実施形態の発光受光素子は、上記
シリコン系発光受光素子において、上記第2のシリコン
結晶層上に、シリコン酸化膜が形成されている。In the light emitting and receiving element of one embodiment, in the above silicon based light emitting and receiving element, a silicon oxide film is formed on the second silicon crystal layer.
【0020】この実施形態のシリコン系発光受光素子で
は、上記第2のシリコン結晶層上のシリコン酸化膜と上
記第2のシリコン結晶層との界面と、上記第2のシリコ
ン結晶層下の酸化膜層と上記第2のシリコン結晶層との
界面との間に、上記半導体からなる微粒子が発光する光
を閉じ込めるので、上記発光を上記第2のシリコン結晶
層内に効率良く伝播させることができる。In the silicon-based light emitting / receiving element of this embodiment, the interface between the silicon oxide film on the second silicon crystal layer and the second silicon crystal layer, and the oxide film under the second silicon crystal layer. Light emitted by the fine particles of the semiconductor is confined between the layer and the interface between the second silicon crystal layer and the light emission can be efficiently propagated in the second silicon crystal layer.
【0021】また、一実施形態のシリコン系発光受光素
子は、上記シリコン系発光受光素子において、上記シリ
コン酸化膜は、このシリコン酸化膜における発光の減衰
距離よりも、膜厚を薄くした。In the silicon-based light-emitting / receiving element of one embodiment, in the silicon-based light-emitting / receiving element, the thickness of the silicon oxide film is smaller than the attenuation distance of light emission in the silicon oxide film.
【0022】この実施形態のシリコン系発光受光素子で
は、上記シリコン酸化膜における発光の減衰距離より
も、上記シリコン酸化膜の膜厚を薄くしたから、空気の
屈折率が略1であることを利用して、半導体微粒子が発
光する光を、第2のシリコン結晶層の界面で、より効率
の高い全反射をさせることができる。したがって、より
一層、光の伝播効率を高めることができる。In the silicon-based light emitting / receiving element of this embodiment, since the thickness of the silicon oxide film is thinner than the light emission attenuation distance of the silicon oxide film, the fact that the refractive index of air is approximately 1 is utilized. Then, the light emitted by the semiconductor fine particles can be more efficiently totally reflected at the interface of the second silicon crystal layer. Therefore, the light propagation efficiency can be further enhanced.
【0023】また、一実施形態のシリコン系発光受光素
子は、上記第2のシリコン結晶層上に、シリコン窒化膜
が形成されている。In the silicon-based light emitting and receiving device of one embodiment, a silicon nitride film is formed on the second silicon crystal layer.
【0024】この実施形態のシリコン系発光受光素子で
は、上記第2のシリコン結晶層上に、シリコン窒化膜が
形成されていることで、このシリコン窒化膜と上記第2
シリコン結晶層との界面と、上記第2シリコン結晶層と
酸化膜との界面との間に、半導体微粒子が発光する光を
閉じ込めて、効率良く光信号を伝播させることができ
る。In the silicon-based light emitting and receiving element of this embodiment, since the silicon nitride film is formed on the second silicon crystal layer, this silicon nitride film and the second silicon crystal film are formed.
The light emitted from the semiconductor fine particles can be confined between the interface with the silicon crystal layer and the interface between the second silicon crystal layer and the oxide film to efficiently propagate the optical signal.
【0025】また、一実施形態のシリコン系発光受光素
子は、上記シリコン系発光受光素子において、上記第2
のシリコン結晶層上に、シリコン酸化膜とシリコン窒化
膜の積層膜が形成されている。The silicon-based light emitting / receiving element according to one embodiment is the same as the silicon-based light emitting / receiving element according to the second aspect.
A laminated film of a silicon oxide film and a silicon nitride film is formed on the silicon crystal layer.
【0026】この実施形態のシリコン系発光受光素子で
は、上記第2のシリコン結晶層上に、シリコン酸化膜と
シリコン窒化膜の積層膜が形成されていることで、各層
の膜厚,層数を制御することで、この積層膜と上記第2
のシリコン結晶層との界面での反射に波長依存性を持た
せることができ、上記第2のシリコン結晶層中に伝播さ
せる光信号の波長に依存した導波特性を持たせることが
できる。In the silicon-based light emitting / receiving element of this embodiment, since the laminated film of the silicon oxide film and the silicon nitride film is formed on the second silicon crystal layer, the film thickness and the number of layers can be reduced. By controlling this laminated film and the second
The reflection at the interface with the silicon crystal layer can be made wavelength dependent, and the waveguiding characteristic can be made dependent on the wavelength of the optical signal propagated in the second silicon crystal layer.
【0027】また、一実施形態のシリコン系発光受光素
子は、上記第2のシリコン結晶層面内の光の進行方向を
制御する制御構造を有する。Further, the silicon-based light emitting / receiving element of one embodiment has a control structure for controlling the traveling direction of light in the plane of the second silicon crystal layer.
【0028】この実施形態のシリコン系発光受光素子で
は、上記第2のシリコン結晶層面内の光の進行方向を制
御する制御構造を有することにより、この制御構造を、
発光の光導波路とすることができる。The silicon-based light emitting / receiving element of this embodiment has a control structure for controlling the traveling direction of light in the plane of the second silicon crystal layer, and thus this control structure is
It can be an optical waveguide for light emission.
【0029】また、一実施形態のシリコン系発光受光素
子は、上記シリコン系発光受光素子において、上記制御
構造を、トレンチ構造とした。Further, in the silicon-based light emitting / receiving element of the one embodiment, in the above silicon-based light emitting / receiving element, the control structure is a trench structure.
【0030】この実施形態のシリコン系発光受光素子で
は、上記トレンチ構造でもって、上記光の進行方向の制
御構造を構築できる。In the silicon-based light emitting / receiving element of this embodiment, the control structure of the traveling direction of the light can be constructed by the trench structure.
【0031】また、一実施形態のシリコン系発光受光素
子は、上記シリコン系発光受光素子において、上記制御
構造を、LOCOS(ローカル・オキシデーション・オ
ブ・シリコン)構造とした。Further, in the silicon-based light emitting / receiving element of one embodiment, the control structure in the silicon light emitting / receiving element is a LOCOS (local oxidation of silicon) structure.
【0032】この実施形態のシリコン系発光受光素子で
は、上記LOCOS構造でもって、上記光の進行方向の
制御構造を構築できる。In the silicon-based light emitting / receiving element of this embodiment, the control structure of the traveling direction of the light can be constructed by the LOCOS structure.
【0033】また、一実施形態のシリコン系発光受光素
子は、上記シリコン系発光受光素子において、上記半導
体からなる微粒子は、ゲルマニウムからなる。In the silicon-based light emitting / receiving element according to one embodiment, in the silicon-based light emitting / receiving element, the fine particles made of the semiconductor are made of germanium.
【0034】この実施形態のシリコン系発光受光素子で
は、上記半導体からなる微粒子は、ゲルマニウムからな
る。ゲルマニウムは間接型半導体であるので、発光効率
が低いが、微粒子にすることで、量子閉じ込め効果によ
って、直接遷移型になって、発光効率が高くなる。In the silicon-based light emitting / receiving element of this embodiment, the fine particles made of the semiconductor are made of germanium. Since germanium is an indirect semiconductor, it has a low emission efficiency, but when it is made into fine particles, it becomes a direct transition type due to the quantum confinement effect, and the emission efficiency becomes high.
【0035】また、一実施形態のシリコン系発光受光素
子は、上記シリコン系発光受光素子において、上記半導
体からなる微粒子は、シリコン・ゲルマニウム混晶半導
体からなる。Further, in the silicon-based light emitting / receiving element of the one embodiment, in the silicon light emitting / receiving element, the fine particles made of the semiconductor are made of a silicon-germanium mixed crystal semiconductor.
【0036】この実施形態のシリコン系発光受光素子で
は、上記半導体からなる微粒子は、シリコン・ゲルマニ
ウム混晶半導体からなるので、微粒子のサイズだけでな
く、混晶比によっても、バンドギャップを制御できる。In the silicon-based light emitting and receiving element of this embodiment, the fine particles made of the above semiconductor are made of a silicon-germanium mixed crystal semiconductor, so that the band gap can be controlled not only by the size of the fine particles but also by the mixed crystal ratio.
【0037】また、一実施形態のシリコン系発光受光素
子は、上記シリコン系発光受光素子において、上記半導
体からなる微粒子は、シリコンのバンドギャップよりも
小さいバンドギャップを有するインジウム砒素やインジ
ウムアンチモン等の化合物半導体からなる。In the silicon-based light emitting / receiving element of the one embodiment, in the silicon-based light emitting / receiving element, the fine particles made of the semiconductor are compounds such as indium arsenide and indium antimony having a band gap smaller than that of silicon. Made of semiconductor.
【0038】この実施形態のシリコン系発光受光素子で
は、上記半導体からなる微粒子は、シリコンのバンドギ
ャップよりも小さいバンドギャップを有するインジウム
砒素やインジウムアンチモンの化合物半導体からなるか
ら、直接遷移型半導体の特性を生かしながら、微粒子サ
イズと混晶の組成比によって、バンドギャップを制御で
きる。In the silicon-based light emitting / receiving device of this embodiment, the fine particles made of the above semiconductor are made of a compound semiconductor of indium arsenide or indium antimony having a band gap smaller than that of silicon. While utilizing the above, the band gap can be controlled by the particle size and the composition ratio of the mixed crystal.
【0039】また、一実施形態のシリコン系発光受光素
子は、上記シリコン系発光受光素子において、上記半導
体からなる微粒子は、インジウム,ガリウム,砒素,リン
およびアンチモンの内の少なくとも3種類以上の元素か
ら構成される混晶化合物半導体である。Further, in the silicon-based light-emitting / receiving element of one embodiment, in the silicon-based light-emitting / receiving element, the fine particles made of the semiconductor are made of at least three kinds of elements selected from indium, gallium, arsenic, phosphorus and antimony. It is a mixed crystal compound semiconductor.
【0040】この実施形態のシリコン系発光受光素子で
は、上記半導体からなる微粒子は、インジウム,ガリウ
ム,砒素,リンおよびアンチモンの内の少なくとも3種類
以上の元素から構成される混晶化合物半導体であるか
ら、直接遷移型半導体の特性を生かしながら、微粒子サ
イズと混晶の組成比によって、バンドギャップを制御で
きる。In the silicon-based light emitting and receiving device of this embodiment, the fine particles made of the semiconductor are a mixed crystal compound semiconductor composed of at least three kinds of elements of indium, gallium, arsenic, phosphorus and antimony. The band gap can be controlled by the particle size and the composition ratio of the mixed crystal while making the most of the characteristics of the direct transition type semiconductor.
【0041】また、一実施形態のシリコン系光電気集積
回路は、上記シリコン系光電気集積回路において、波長
の異なる複数の光が、それぞれ異なる信号情報を伝送す
ることで、同一の光導波路内で、上記波長の異なる複数
の光による波長多重並列伝送を行う。In the silicon optoelectronic integrated circuit according to one embodiment, in the above silicon optoelectronic integrated circuit, a plurality of lights having different wavelengths transmit different signal information, respectively, so that the same optical waveguide is formed. , Wavelength division multiplexing parallel transmission is performed by a plurality of lights having different wavelengths.
【0042】この実施形態のシリコン系光電気集積回路
では、波長の異なる複数の光が、それぞれ異なる信号情
報を伝送することで、同一の光導波路内で、上記波長の
異なる複数の光による波長多重並列伝送を行う。これに
より、同一の光導波路内で、複数の信号情報を並列伝送
できる。In the silicon-based optoelectronic integrated circuit of this embodiment, a plurality of lights having different wavelengths transmit different signal information, respectively, so that a plurality of lights having different wavelengths are wavelength-multiplexed in the same optical waveguide. Perform parallel transmission. Thereby, a plurality of signal information can be transmitted in parallel within the same optical waveguide.
【0043】また、一実施形態のシリコン系光電気集積
回路システムは、上記シリコン系光電気集積回路システ
ムにおいて、波長の異なる複数の光が、それぞれ異なる
信号情報を伝送することで、同一の光導波路内で、上記
波長の異なる複数の光による波長多重並列伝送を行う。Further, the silicon-based optoelectronic integrated circuit system of one embodiment is the same as the silicon-based optoelectronic integrated circuit system, in which a plurality of lights having different wavelengths transmit different signal information, respectively, so that the same optical waveguide. In the inside, wavelength division multiplexing parallel transmission is performed by a plurality of lights having different wavelengths.
【0044】この実施形態のシリコン系光電気集積回路
システムでは、波長の異なる複数の光が、それぞれ異な
る信号情報を伝送することで、同一の光導波路内で、複
数の信号情報を並列伝送できる。In the silicon-based optoelectronic integrated circuit system of this embodiment, a plurality of lights having different wavelengths transmit different signal information, so that a plurality of signal information can be transmitted in parallel in the same optical waveguide.
【0045】また、一実施形態のシリコン系光電気集積
回路は、上記シリコン系光電気集積回路において、複数
のシリコン系発光受光素子を備え、この複数のシリコン
系発光受光素子は、それぞれ、大きさの異なる半導体か
らなる微粒子を有しており、この複数のシリコン系発光
受光素子によって、同一の光導波路内で、波長の異なる
複数の光による波長多重並列伝送を行う。The silicon-based optoelectronic integrated circuit of one embodiment is the same as the above-described silicon-based optoelectronic integrated circuit, and is provided with a plurality of silicon-based light emitting / receiving elements, and the plurality of silicon-based light emitting / receiving elements each have a size. The fine particles made of different semiconductors are used, and the plurality of silicon-based light emitting / receiving elements perform wavelength-multiplexed parallel transmission by a plurality of lights having different wavelengths in the same optical waveguide.
【0046】この実施形態のシリコン系光電気集積回路
では、複数のシリコン系発光受光素子が、それぞれ、大
きさの異なる半導体からなる微粒子を有していること
で、この複数のシリコン系発光受光素子によって、同一
の光導波路内で、波長の異なる複数の光による波長多重
並列伝送を行うことができる。In the silicon-based optoelectronic integrated circuit according to this embodiment, the plurality of silicon-based light emitting / receiving elements have fine particles made of semiconductors of different sizes. Thus, it is possible to perform wavelength division multiplexing parallel transmission using a plurality of lights having different wavelengths in the same optical waveguide.
【0047】また、一実施形態のシリコン系光電気集積
回路は、上記シリコン系光電気集積回路において、複数
のシリコン系発光受光素子を備え、上記複数のシリコン
系発光受光素子の半導体からなる微粒子が、混晶化合物
半導体からなり、この複数のシリコン系発光受光素子
は、それぞれ、混晶比が異なる混晶化合物半導体からな
る微粒子を有しており、この複数のシリコン系発光受光
素子によって、同一の光導波路内で、波長の異なる複数
の光による波長多重並列伝送を行う。The silicon-based optoelectronic integrated circuit of one embodiment is the same as the above-mentioned silicon-based optoelectronic integrated circuit, and is provided with a plurality of silicon-based light emitting and receiving elements, and fine particles made of semiconductor of the plurality of silicon-based light emitting and receiving elements , A mixed crystal compound semiconductor, and the plurality of silicon-based light emitting / receiving elements each have fine particles made of a mixed crystal compound semiconductor having a different mixed crystal ratio. Wavelength multiplex parallel transmission is performed by a plurality of lights having different wavelengths in the optical waveguide.
【0048】この実施形態のシリコン系光電気集積回路
では、上記複数のシリコン系発光受光素子の半導体から
なる微粒子が、混晶化合物半導体からなるので、この複
数のシリコン系発光受光素子によって、同一の光導波路
内で、波長の異なる複数の光による波長多重並列伝送を
行うことができる。In the silicon-based optoelectronic integrated circuit of this embodiment, since the fine particles made of the semiconductor of the plurality of silicon-based light emitting / receiving elements are made of the mixed crystal compound semiconductor, the same silicon-based light emitting / receiving elements are used. Wavelength multiplex parallel transmission can be performed by a plurality of lights having different wavelengths in the optical waveguide.
【0049】また、一実施形態のシリコン系光電気集積
回路は、上記シリコン系光電気集積回路において、外部
システムに接続した光導波路を有し、この光導波路を介
して、波長の異なる複数の光による波長多重並列伝送
で、信号を入出力する。The silicon-based optoelectronic integrated circuit of one embodiment has an optical waveguide connected to an external system in the above-described silicon-based optoelectronic integrated circuit, and a plurality of light beams having different wavelengths are transmitted via the optical waveguide. Input and output signals by WDM parallel transmission.
【0050】この実施形態のシリコン系光電気集積回路
では、外部システムに接続した光導波路を有し、この光
導波路を介して、波長の異なる複数の光による波長多重
並列伝送で、信号を入出力することができる。In the silicon optoelectronic integrated circuit of this embodiment, an optical waveguide connected to an external system is provided, and signals are input / output through the optical waveguide by wavelength division parallel transmission using a plurality of lights having different wavelengths. can do.
【0051】また、一実施形態のシリコン系光電気集積
回路システムは、上記シリコン系光電気集積回路システ
ムにおいて、複数の集積回路の間に光導波路を接続し、
この光導波路を経由して、波長の異なる複数の光による
波長多重並列伝送で、信号を入出力する。The silicon optoelectronic integrated circuit system of one embodiment is the same as the silicon optoelectronic integrated circuit system, in which an optical waveguide is connected between a plurality of integrated circuits.
Signals are input and output through the optical waveguide by wavelength division parallel transmission using a plurality of lights having different wavelengths.
【0052】この実施形態のシリコン系光電気集積回路
システムでは、集積回路と集積回路との間に光導波路を
接続し、この光導波路を経由して、波長の異なる複数の
光による波長多重並列伝送で、信号を入出力することが
できる。In the silicon-based optoelectronic integrated circuit system of this embodiment, an optical waveguide is connected between the integrated circuits, and wavelength-multiplexed parallel transmission of a plurality of lights having different wavelengths is performed via the optical waveguide. It is possible to input and output signals.
【0053】また、一実施形態のシリコン系光電気集積
回路は、上記光導波路を、光ファイバーとした。In the silicon optoelectronic integrated circuit of one embodiment, the optical waveguide is an optical fiber.
【0054】この実施形態のシリコン系光電気集積回路
では、光ファイバーからなる光導波路でもって、波長の
異なる複数の光による波長多重並列伝送で、信号を入出
力することができる。In the silicon-based optoelectronic integrated circuit of this embodiment, signals can be input / output by wavelength-multiplexed parallel transmission using a plurality of lights having different wavelengths by using an optical waveguide formed of an optical fiber.
【0055】また、一実施形態のシリコン系発光受光素
子を製造する方法は、第1の導電型にドープされたシリ
コンオンインシュレータ層の上に、請求項11乃至14
のいずれか1つに記載の半導体からなる微粒子を少なく
とも1つ形成する工程と、上記ドープされたシリコンオ
ンインシュレータ層および上記半導体からなる微粒子上
に、真性シリコン・エピタキシャル層を形成して、上記
半導体からなる微粒子を埋込む工程と、上記真性シリコ
ン・エピタキシャル層上に、第2の導電型のドープシリ
コン層を形成する工程と、上記シリコンオンインシュレ
ータ層および上記半導体からなる微粒子を有する発光受
光素子を形成する工程とを備える。According to another aspect of the present invention, there is provided a method of manufacturing a silicon-based light emitting / receiving element, wherein the silicon-on-insulator layer doped with the first conductivity type is formed on the silicon-on-insulator layer.
A step of forming at least one fine particle made of the semiconductor according to any one of 1. above, and forming an intrinsic silicon epitaxial layer on the doped silicon-on-insulator layer and the fine particle made of the semiconductor, And a step of forming a second conductive type doped silicon layer on the intrinsic silicon epitaxial layer, and a light emitting and receiving device having the silicon on insulator layer and the fine particles of the semiconductor. And a step of forming.
【0056】この実施形態のシリコン系発光受光素子の
製造方法では、上記半導体からなる微粒子を、第1導電
型のシリコンオンインシュレータ層と真性シリコンエピ
タキシャル層との間に埋め込んでから、上記真性シリコ
ンエピタキシャル層上に第2導電型のドープシリコン層
を形成することで、p-i-nあるいは、n-i-p構造を
持ったシリコン系発光受光素子を作製できる。In the method for manufacturing a silicon-based light emitting / receiving element of this embodiment, the fine particles of the above semiconductor are embedded between the silicon-on-insulator layer of the first conductivity type and the intrinsic silicon epitaxial layer, and then the intrinsic silicon epitaxial layer is formed. By forming a second conductivity type doped silicon layer on the layer, a silicon-based light emitting / receiving element having a pin or an nip structure can be manufactured.
【0057】また、一実施形態のシリコン系発光受光素
子の製造方法は、第1の導電型にドープされたシリコン
オンインシュレータ層の上に、真性シリコン・第1エピ
タキシャル層もしくは、上記シリコンオンインシュレー
タ層と同じ導電型のドープシリコン・第1エピタキシャ
ル層を形成する工程と、上記真性シリコン・第1エピタ
キシャル層もしくは、上記ドープシリコン・第1エピタ
キシャル層上に、請求項11乃至14のいずれか1つに
記載の半導体からなる微粒子を少なくとも1つ形成する
工程と、上記真性シリコン・第1エピタキシャル層もし
くは上記ドープシリコン・第1エピタキシャル層、およ
び、上記半導体からなる微粒子上に、真性シリコン・第
2エピタキシャル層を形成して、上記半導体からなる微
粒子を埋込む工程と、上記真性シリコン・第2エピタキ
シャル層上に、第2の導電型のドープシリコン層を形成
する工程と、上記シリコンオンインシュレータ層と、上
記真性シリコン・第1エピタキシャル層もしくは上記ド
ープシリコン・第1エピタキシャル層と、上記ドープシ
リコン層と、上記半導体からなる微粒子とを有するシリ
コン系発光受光素子を形成する工程とを備える。In the method for manufacturing a silicon-based light emitting and receiving element according to one embodiment, the intrinsic silicon first epitaxial layer or the silicon on insulator layer is formed on the silicon on insulator layer doped with the first conductivity type. 15. A step of forming a doped silicon first epitaxial layer having the same conductivity type as, and the intrinsic silicon first epitaxial layer or the doped silicon first epitaxial layer, according to any one of claims 11 to 14. The step of forming at least one fine particle made of the semiconductor described above, the intrinsic silicon second epitaxial layer on the intrinsic silicon first epitaxial layer or the doped silicon first epitaxial layer, and the fine particle made of the semiconductor. And forming the fine particles of the semiconductor Forming a second conductivity type doped silicon layer on the intrinsic silicon second epitaxial layer, the silicon-on-insulator layer, the intrinsic silicon first epitaxial layer or the doped silicon first epitaxial layer. A step of forming a silicon-based light emitting / receiving element having a layer, the doped silicon layer, and fine particles made of the semiconductor.
【0058】この実施形態のシリコン系発光受光素子の
製造方法では、上記SOI層上の真性シリコン・第1エ
ピタキシャル層(もしくは上記SOI層と同じ導電型の
ドープシリコン・第1エピタキシャル層)と、真性シリ
コン・第2エピタキシャル層との間に、上記半導体から
なる微粒子を埋め込み、次に、上記真性シリコン・第2
エピタキシャル層上に、第2の導電型のドープシリコン
層を形成する。これにより、p-i-nあるいは、n-i-
p構造を持ったシリコン系発光受光素子を作製できる。In the method for manufacturing a silicon-based light emitting / receiving element of this embodiment, the intrinsic silicon / first epitaxial layer on the SOI layer (or the doped silicon / first epitaxial layer having the same conductivity type as the SOI layer), and the intrinsic silicon / first epitaxial layer The fine particles made of the semiconductor are embedded between the silicon and the second epitaxial layer, and then the intrinsic silicon and the second epitaxial layer are formed.
A second conductivity type doped silicon layer is formed on the epitaxial layer. As a result, p-i-n or n-i-
A silicon-based light emitting / receiving element having a p-structure can be manufactured.
【0059】また、この製造方法によれば、SOI層上
に形成される、平坦な真性シリコン・第1エピタキシャ
ル層(もしくは上記ドープシリコン・第1エピタキシャ
ル層)上に、半導体からなる微粒子を形成することがで
きる。これにより、深さ方向における半導体微粒子の分
布の制御や表面の凹凸や欠陥の低減が可能となる。According to this manufacturing method, fine particles made of a semiconductor are formed on the flat intrinsic silicon first epitaxial layer (or the doped silicon first epitaxial layer) formed on the SOI layer. be able to. This makes it possible to control the distribution of semiconductor particles in the depth direction and reduce surface irregularities and defects.
【0060】また、一実施形態のシリコン系発光受光素
子の製造方法は、アンドープシリコンオンインシュレー
タ層に、n型領域を形成する工程と、上記アンドープシ
リコンオンインシュレータ層に、p型領域を形成する工
程と、上記n型領域とp型領域の間のアンドープ領域
に、半導体をイオン注入する工程と、上記イオン注入後
に、半導体からなる微粒子を形成するための熱処理工程
と、上記アンドープシリコンオンインシュレータ層およ
び上記半導体からなる微粒子を有するシリコン系発光受
光素子を形成する工程とを備える。In the method for manufacturing a silicon-based light emitting / receiving element of one embodiment, a step of forming an n-type region in the undoped silicon-on-insulator layer and a step of forming a p-type region in the undoped silicon-on-insulator layer. A step of ion-implanting a semiconductor into the undoped region between the n-type region and the p-type region, a heat treatment step for forming fine particles of a semiconductor after the ion implantation, the undoped silicon-on-insulator layer and And a step of forming a silicon-based light emitting and receiving element having fine particles made of the above semiconductor.
【0061】この実施形態のシリコン系発光受光素子の
製造方法は、MOSFETの標準的な製造プロセスのみ
で構成されているので、製造プロセスの点で、MOSF
ETと相性がよい。Since the method of manufacturing the silicon-based light emitting / receiving element of this embodiment is constituted only by the standard manufacturing process of the MOSFET, the MOSF is in view of the manufacturing process.
Good compatibility with ET.
【0062】ここで、この発明の原理を説明する。シリ
コン基板中に形成された半導体からなる微粒子では、シ
リコンのバンドギャップ内に量子閉じ込め準位が形成さ
れる。この量子閉じ込め準位間の遷移による発光のエネ
ルギーは、バルクのバンドギャップよりも小さいので、
バルクシリコンに吸収されることなく伝播することが可
能である。Now, the principle of the present invention will be described. In fine particles made of a semiconductor formed in a silicon substrate, a quantum confinement level is formed in the band gap of silicon. Since the energy of light emission due to the transition between the quantum confinement levels is smaller than the bulk band gap,
It can propagate without being absorbed by bulk silicon.
【0063】i層(真正シリコンエピタキシャル層)に、
この半導体微粒子を形成したp-i-n発光素子もしくは
受光素子と、MOSFETもしくはバイポーラトランジ
スタを組み合わせて形成することで、電気信号から光信
号への変換および光信号から電気信号への変換が可能と
なる。In the i layer (genuine silicon epitaxial layer),
By combining the p-i-n light emitting element or the light receiving element formed with the semiconductor fine particles and the MOSFET or the bipolar transistor, it is possible to convert an electric signal into an optical signal and an optical signal into an electric signal. Become.
【0064】これによって、シリコン系集積回路中の半
導体素子間、集積回路間もしくは集積回路と外部システ
ム間の信号伝達が可能となる。As a result, signals can be transmitted between semiconductor elements in a silicon-based integrated circuit, between integrated circuits, or between an integrated circuit and an external system.
【0065】ところで、シリコン基板中に形成した微粒
子は、バルクシリコンのバンドギャップよりも低いエネ
ルギーの光を発光する。したがって、上記発光は、バル
クシリコンに吸収されることなく、シリコン中を伝播す
ることが可能であるという長所を持つ。ところが、その
ために、上記発光は、バルクシリコン内の3次元の全て
の方向に伝播してしまい、素子間の金属配線の替わりに
使用することが不可能となる。By the way, the fine particles formed in the silicon substrate emit light having energy lower than the band gap of bulk silicon. Therefore, the light emission has an advantage that it can propagate in silicon without being absorbed by bulk silicon. However, for that reason, the above-mentioned light emission propagates in all three-dimensional directions in the bulk silicon, and it becomes impossible to use it instead of the metal wiring between the elements.
【0066】ここで、Si,SiO2およびSi2N3
の屈折率と臨界角をまとめると、表1のようになる。シ
リコン酸化膜(SiO2)やシリコン窒化膜(Si2N3)
の屈折率は、シリコン(Si)の屈折率に比べて小さい。
したがって、シリコンとシリコン酸化膜もしくはシリコ
ン窒化膜の界面では、光の全反射がおこる。スネルの法
則より全反射を起こす臨界角(θC)を計算すると表1の
ようになる。Here, Si, SiO 2 and Si 2 N 3
Table 1 summarizes the refractive index and the critical angle. Silicon oxide film (SiO 2 ) and silicon nitride film (Si 2 N 3 )
Has a smaller refractive index than that of silicon (Si).
Therefore, total reflection of light occurs at the interface between silicon and the silicon oxide film or the silicon nitride film. Table 1 shows the calculation of the critical angle (θ C ) that causes total reflection from Snell's law.
【0067】[0067]
【表1】 [Table 1]
【0068】したがって、図10に示すようなシリコン
層91と絶縁膜層92の界面において、臨界角よりも大
きい入射角で光が界面に入射すると光の上記絶縁層92
への屈折光成分は無くなり、上記シリコン領域91への
反射成分のみ(全反射)となる。したがって、SOI(シ
リコン・オン・インシュレータ)基板のSOI(シリコン
・オン・インシュレータ)層に半導体からなる微粒子を
形成し、SOI層の上にシリコン酸化膜か、シリコン窒
化膜、もしくはこれらの積層膜による絶縁膜を形成する
ことで、SOI層の下の埋め込み酸化膜と上記絶縁膜に
挟まれたSOI層の2次元空間内に、半導体からなる微
粒子からの発光が閉じ込められる。Therefore, at the interface between the silicon layer 91 and the insulating film layer 92 as shown in FIG. 10, when light is incident on the interface at an incident angle larger than the critical angle, the insulating layer 92 of the light is incident.
There is no refracted light component to the silicon region 91, and only the reflected component to the silicon region 91 (total reflection). Therefore, fine particles made of a semiconductor are formed on an SOI (silicon on insulator) layer of an SOI (silicon on insulator) substrate, and a silicon oxide film, a silicon nitride film, or a laminated film of these is formed on the SOI layer. By forming the insulating film, light emission from the fine particles made of semiconductor is confined in the two-dimensional space of the SOI layer sandwiched between the buried oxide film below the SOI layer and the insulating film.
【0069】特に、上記積層膜は、各層の膜厚と層数を
制御することによって、反射に波長依存性を持たせるこ
とが可能となるので、SOI層中に波長に依存した導波
特性をさらに持たせることが可能となる。In particular, in the above-mentioned laminated film, reflection can be made wavelength-dependent by controlling the film thickness and the number of layers of each layer. It is possible to have more.
【0070】また、空気の屈折率は、ほぼn≒1であ
り、シリコン酸化膜やシリコン窒化膜よりも小さい。し
たがって、シリコンと空気の界面における全反射角もθ
C≒17.0゜と小さくなる。Further, the refractive index of air is approximately n≈1, which is smaller than that of a silicon oxide film or a silicon nitride film. Therefore, the total reflection angle at the interface between silicon and air is also θ.
It becomes as small as C ≈ 17.0 °.
【0071】また、素子の保護膜としてシリコン酸化膜
の形成が必要である。Further, it is necessary to form a silicon oxide film as a protective film for the device.
【0072】しかし、このシリコン酸化膜中での光の染
み出しよりも、上記シリコン酸化膜の膜厚が薄ければ、
空気の屈折率がn≒1であることを利用した場合も、効
率の高い全反射を起こすことが可能となる。図11に、
シリコン領域101に閉じ込められた光の電界強度分布
103を示す。この光の電界強度分布103は、シリコ
ン酸化膜領域102では減衰する。このシリコン酸化膜
領域102での光の染み出し距離は、光の波長と入射角
によって決まる。However, if the film thickness of the silicon oxide film is thinner than the exudation of light in the silicon oxide film,
Even when the fact that the refractive index of air is n≈1, it is possible to cause total reflection with high efficiency. In Figure 11,
The electric field intensity distribution 103 of the light confined in the silicon region 101 is shown. The electric field intensity distribution 103 of this light is attenuated in the silicon oxide film region 102. The light seeping distance in the silicon oxide film region 102 is determined by the light wavelength and the incident angle.
【0073】ゲルマニウムやシリコン・ゲルマニウム
は、間接型半導体であるので、発光効率が低い。しか
し、これらは、微粒子にすることで、量子閉じ込め効果
によって、直接遷移型になるために、発光効率が高くな
る。Since germanium and silicon-germanium are indirect semiconductors, their luminous efficiency is low. However, when they are made into fine particles, they are of a direct transition type due to the quantum confinement effect, so that the luminous efficiency is increased.
【0074】さらに、ガリウム・砒素をはじめとする化
合物半導体によって微粒子を形成すれば、元々直接遷移
型半導体であるので、より効率の高い発光受光素子を形
成できる。この直接遷移型半導体を用いるならば、微粒
子ではなくバルクのままでも、高効率の発光受光素子を
形成することができると考えられる。Furthermore, if the fine particles are formed of a compound semiconductor such as gallium / arsenic, since it is originally a direct transition type semiconductor, a light emitting / receiving element with higher efficiency can be formed. If this direct transition type semiconductor is used, it is considered that a highly efficient light emitting and receiving element can be formed even if it is not a particle but a bulk.
【0075】しかし、ほとんどの化合物半導体が、シリ
コンと格子定数が異なるので、格子不整合に伴う欠陥の
無い安定したヘテロ構造を形成することは困難である。
逆に、この歪み(格子不整合)を積極的に利用すると、半
導体からなる微粒子を自己組織化的に形成することが可
能となる。さらに、格子不整合があっても半導体微粒子
であるならば、基板のほとんどがシリコンであることか
ら、一部分にのみ歪みが存在するだけであるので、安定
したシリコン系発光受光素子を形成することができる。However, since most compound semiconductors have different lattice constants from that of silicon, it is difficult to form a stable heterostructure without defects due to lattice mismatch.
On the contrary, by positively utilizing this strain (lattice mismatch), it becomes possible to form fine particles made of a semiconductor in a self-organizing manner. Further, even if there is a lattice mismatch, if the semiconductor fine particles are used, most of the substrate is silicon, so that only a part of the substrate has strain. Therefore, it is possible to form a stable silicon-based light emitting / receiving element. it can.
【0076】[0076]
【発明の実施の形態】以下、この発明を図示の実施の形
態に基いて詳細に説明する。BEST MODE FOR CARRYING OUT THE INVENTION The present invention will now be described in detail with reference to the illustrated embodiments.
【0077】(第1実施形態:エピタキシャル法による
素子形成方法)図1,図2を参照して、この発明の第1実
施形態として、シリコン系発光受光素子の製造方法を説
明する。(First Embodiment: Element Forming Method by Epitaxial Method) With reference to FIGS. 1 and 2, a method of manufacturing a silicon-based light emitting and receiving element will be described as a first embodiment of the present invention.
【0078】まず、図1(A)に示すSOI(シリコン・
オン・インシュレータ)層12の厚さが、30〜70n
m程度のSOI基板を用意する。このSOI基板は、シ
リコン単結晶層10と、このシリコン単結晶層10上の
埋め込み酸化膜11と、この酸化膜11上のSOI層1
2とを有する。First, the SOI (silicon) shown in FIG.
The thickness of the on-insulator layer 12 is 30 to 70 n.
An SOI substrate of about m is prepared. This SOI substrate includes a silicon single crystal layer 10, a buried oxide film 11 on the silicon single crystal layer 10, and an SOI layer 1 on the oxide film 11.
2 and.
【0079】このSOI基板に対し、30〜40keV
程度のエネルギーで、1014〜1×1015cm−2
程度のドーズで、例えば、砒素等のn型不純物を、SO
I層12にイオン注入する。このSOI層12は、微粒
子に電子を供給するので、最終的な不純物濃度が1×1
019〜1×1021cm−3程度となるように、上記
エネルギーやドーズ等の注入条件を調整する。For this SOI substrate, 30-40 keV
Energy of about 10 14 to 1 × 10 15 cm −2
For example, an n-type impurity such as arsenic is added to the SO
Ions are implanted into the I layer 12. Since the SOI layer 12 supplies electrons to the fine particles, the final impurity concentration is 1 × 1.
The implantation conditions such as the above energy and dose are adjusted so as to be about 0 19 to 1 × 10 21 cm −3 .
【0080】次に、SOI層12上に、レジスト(図示
せず)を、膜厚が、例えば、50〜300nmとなるよ
うに塗布する。ついで、紫外線露光機によってパターン
形状を露光し、引き続いて、これを現像して、レジスト
パターン(図示せず)を形成する。このSOI基板に、ス
パッタリング法によって、シリコン酸化膜を、例えば、
50〜300nm程度の厚さに堆積する。これによっ
て、上記レジストパターンのスペース部(窓部)では、S
OI基板上に、シリコン酸化膜が形成される。Next, a resist (not shown) is applied on the SOI layer 12 so that the film thickness is, for example, 50 to 300 nm. Then, the pattern shape is exposed by an ultraviolet exposure device, and subsequently, this is developed to form a resist pattern (not shown). A silicon oxide film is formed on the SOI substrate by a sputtering method, for example,
It is deposited to a thickness of about 50 to 300 nm. As a result, in the space portion (window portion) of the resist pattern, S
A silicon oxide film is formed on the OI substrate.
【0081】次いで、リフトオフによって、上記レジス
トパターン上に堆積したシリコン酸化膜のみを除去する
と、図1(A)に示すように、上記SOI層12上に、シ
リコン酸化膜からなるマスクパターン13が形成され
る。Then, by lift-off, only the silicon oxide film deposited on the resist pattern is removed. As shown in FIG. 1A, a mask pattern 13 made of a silicon oxide film is formed on the SOI layer 12. To be done.
【0082】次に、化学気相成長(CVD)法もしくは分
子線エピタキシー(MBE)法によって、約1〜30nm
の例えばゲルマニウムを、上記SOI基板上に堆積させ
る。図1(B)に示すように、このゲルマニウムとシリコ
ンの間の格子不整合によって生じた応力によって、上記
SOI基板上に堆積したゲルマニウムは平坦な薄膜とは
ならず、結晶またはアモルファス状のアイランド14が
SOI層12上およびマスクパターン13上に形成され
る。Next, by chemical vapor deposition (CVD) method or molecular beam epitaxy (MBE) method, about 1 to 30 nm is applied.
Germanium, for example, is deposited on the SOI substrate. As shown in FIG. 1B, due to the stress caused by the lattice mismatch between the germanium and silicon, the germanium deposited on the SOI substrate does not become a flat thin film, and a crystalline or amorphous island 14 is formed. Are formed on the SOI layer 12 and the mask pattern 13.
【0083】なお、この図1(B)に示すゲルマニウムか
らなる複数のアイランド14は、その大きさと個数によ
っては、個々に分離された状態で存在する場合と、複数
個が連結した状態で存在する場合とがある。このゲルマ
ニウムからなるアイランド14が形成された後に、フッ
酸によってマスクパターン13を取り除く。The plurality of germanium islands 14 shown in FIG. 1 (B) exist in a state where they are individually separated or in a state where a plurality of them are connected, depending on the size and the number thereof. There are cases. After the island 14 made of germanium is formed, the mask pattern 13 is removed by hydrofluoric acid.
【0084】次に、図1(C)に示すように、上記エピタ
キシャル成長法を用いて、上記SOI基板上に、真性シ
リコン・エピタキシャル層(i層)16を形成し、上記S
OI基板を、例えば、500〜700℃程度でアニール
処理を行う。これによって、上記アイランド14が結晶
化し、上記SOI層12の表面上のゲルマニウム微粒子
15が真性シリコン・エピタキシャル層16中に形成さ
れる。この真性シリコン・エピタキシャル層16と上記
SOI層12とが第2のシリコン結晶層をなす。Next, as shown in FIG. 1C, an intrinsic silicon epitaxial layer (i layer) 16 is formed on the SOI substrate by the epitaxial growth method, and the S
The OI substrate is annealed at, for example, about 500 to 700 ° C. As a result, the island 14 is crystallized and germanium particles 15 on the surface of the SOI layer 12 are formed in the intrinsic silicon epitaxial layer 16. The intrinsic silicon epitaxial layer 16 and the SOI layer 12 form a second silicon crystal layer.
【0085】次に、上記真性シリコン・エピタキシャル
層16上に、不純物濃度が1×10 19〜1×1021
cm−2程度のp型シリコン層17をエピタキシャル成
長すると、図1(C)に示すように、i層16中にゲルマ
ニウム微粒子15を有するp-i-n構造が形成される。Next, the intrinsic silicon epitaxial
An impurity concentration of 1 × 10 is formed on the layer 16. 19~ 1 x 1021
cm-2Epitaxial layer of p-type silicon layer 17
Then, as shown in FIG. 1 (C), the germanium is contained in the i layer 16.
A p-i-n structure having the fine titanium particles 15 is formed.
【0086】この実施形態を用いると、SOI層12上
に、半導体微粒子15を形成することで、光の伝播方向
を2次元的なSOI層12内に制御するシリコン系発光
受光素子が構成可能となる。また、後述の第3実施形態
で説明するように、このシリコン系発光受光素子に、M
OSFETもしくはバイポーラトランジスタを組み合わ
せることで、電気配線よりも高速な光を用いた情報伝達
が可能となる。なお、この半導体微粒子15のサイズ
は、量子サイズ効果が現われるサイズであり、たとえ
ば、ナノメータのオーダである。By using this embodiment, by forming the semiconductor fine particles 15 on the SOI layer 12, a silicon-based light emitting / receiving element for controlling the propagation direction of light in the two-dimensional SOI layer 12 can be constructed. Become. In addition, as described in a third embodiment to be described later, the silicon-based light emitting / receiving element is
By combining an OSFET or a bipolar transistor, it is possible to transmit information using light at a speed higher than that of electric wiring. The size of the semiconductor fine particles 15 is a size in which the quantum size effect appears, and is on the order of nanometers, for example.
【0087】さらに、次の変形例で説明するように、S
OI層12にトレンチ構造やLOCOS構造を形成する
ことによって、SOI層12内での光の伝播方向が制御
可能となり、素子間の信号伝達を選択的に行うことが可
能となる。Further, as will be described in the next modification, S
By forming a trench structure or a LOCOS structure in the OI layer 12, the propagation direction of light in the SOI layer 12 can be controlled, and signal transmission between elements can be selectively performed.
【0088】(第1実施形態の変形例)なお、上記第1実
施形態では、SOI層12の上に、直接、ゲルマニウム
からなるアイランド14を堆積しているが、SOI層1
2の表面は、SOI基板の製造プロセスによっては、凹
凸や欠陥が生じる場合がある。(Modification of the First Embodiment) In the first embodiment, the island 14 made of germanium is directly deposited on the SOI layer 12, but the SOI layer 1
The surface of 2 may have irregularities or defects depending on the manufacturing process of the SOI substrate.
【0089】この場合には、図2(A)に示すように、S
OI層12の上に、真正(もしくはn型)のシリコンエピ
タキシャル層21をエピタキシャル成長してから、この
シリコンエピタキシャル層21上に、上記ゲルマニウム
からなるアイランド14を形成してもよい。なお、SO
I層12は、埋め込み酸化膜11上に形成され、この埋
め込み酸化膜11は、シリコン単結晶層10上に形成さ
れている点は、上述の図1のSOI基板と同じである。In this case, as shown in FIG.
A true (or n-type) silicon epitaxial layer 21 may be epitaxially grown on the OI layer 12, and then the germanium island 14 may be formed on the silicon epitaxial layer 21. In addition, SO
The I layer 12 is formed on the buried oxide film 11, and the buried oxide film 11 is formed on the silicon single crystal layer 10, which is the same as the SOI substrate of FIG. 1 described above.
【0090】このように、SOI層12の上に、シリコ
ンエピタキシャル層21を形成することによって、SO
I基板の表面を平坦とすることができる。これによっ
て、深さ方向におけるゲルマニウムからなるアイランド
14の分布の制御や表面の凹凸や欠陥の低減が可能とな
る。その後、上記第1実施形態と同じプロセスを行え
ば、図2(B)に示すように、ゲルマニウム微粒子15が
シリコンエピタキシャル層21上の真性シリコン・エピ
タキシャル層16内に形成されたp-i-n構造を形成で
きる。この変形例では、SOI層12,エピタキシャル
層21,16が第2のシリコン結晶層をなす。By thus forming the silicon epitaxial layer 21 on the SOI layer 12, the SO
The surface of the I substrate can be made flat. This makes it possible to control the distribution of the germanium islands 14 in the depth direction and reduce surface irregularities and defects. After that, if the same process as that of the first embodiment is performed, as shown in FIG. 2B, germanium fine particles 15 are formed in the intrinsic silicon epitaxial layer 16 on the silicon epitaxial layer 21. Can form a structure. In this modification, the SOI layer 12 and the epitaxial layers 21 and 16 form a second silicon crystal layer.
【0091】なお、上記第1実施形態では、SOI層1
2がn型である場合について説明したが、SOI層12
がp型の場合には、エピタキシャル成長するドープシリ
コン層17をn型にすることによって、上記第1実施形
態と同じ方法で、p-i-n構造を形成できる。In the first embodiment, the SOI layer 1
Although the case where 2 is an n-type has been described, the SOI layer 12
In the case of p-type, a p-i-n structure can be formed by the same method as in the first embodiment by making the doped silicon layer 17 epitaxially grown into n-type.
【0092】また、上記第1実施形態では、ゲルマニウ
ムからなる微粒子15の位置を制御するために、マスク
パターン13を形成したが、積層型のp-i-n構造であ
るので、マスクパターン13を無くして、SOI層12
の表面全体に、ゲルマニウムからなる微粒子15を形成
することも可能である。In the first embodiment, the mask pattern 13 is formed in order to control the position of the fine particles 15 made of germanium. However, since the mask pattern 13 has a laminated pin structure, the mask pattern 13 is not used. Lost, SOI layer 12
It is also possible to form the fine particles 15 made of germanium on the entire surface of the.
【0093】また、上記SOI層12、真性シリコン・
エピタキシャル層16、p型シリコン層17からなるp
-i-n構造を形成した後に、トレンチ構造もしくはLO
COS構造を形成することでも、SOI層12の面内に
おけるゲルマニウムからなる微粒子15の分布を制御す
ることが可能となる。In addition, the SOI layer 12, intrinsic silicon
P consisting of the epitaxial layer 16 and the p-type silicon layer 17
After forming the -i-n structure, the trench structure or the LO structure is formed.
The formation of the COS structure also makes it possible to control the distribution of the germanium particles 15 in the plane of the SOI layer 12.
【0094】(第2実施形態)
(イオン注入法による素子形成方法)次に、図3,図4を
参照して、この発明の第2実施形態であるシリコン系発
光受光素子の製造方法を説明する。(Second Embodiment) (Device Forming Method by Ion Implantation Method) Next, with reference to FIGS. 3 and 4, a description will be given of a method of manufacturing a silicon-based light emitting and receiving device according to a second embodiment of the present invention. To do.
【0095】この第2実施形態では、SOI層31が、
真正もしくは1017cm−3以下の低濃度の不純物が
ドーピングされているSOI基板を形成する。上記不純
物は、低濃度であるならば、n型であってもp型であっ
ても、特に制限はない。In the second embodiment, the SOI layer 31 is
An SOI substrate which is doped with impurities of low concentration, which is true or 10 17 cm −3 or less, is formed. The impurity is not particularly limited, whether it is n-type or p-type, as long as it has a low concentration.
【0096】図3(A)に示すSOI層31上に、膜厚
が、例えば50〜300nmとなるように、レジスト
(図示せず)を塗布する。次いで、紫外線露光機によっ
て、上記レジストをパターン形状に露光し、引き続い
て、このパターン形状に露光したレジストを現像して、
レジストパターン(図示せず)を形成する。A resist is formed on the SOI layer 31 shown in FIG. 3A so that the film thickness is, for example, 50 to 300 nm.
Apply (not shown). Then, the resist is exposed to a pattern shape by an ultraviolet exposure device, and subsequently, the resist exposed to the pattern shape is developed,
A resist pattern (not shown) is formed.
【0097】次に、このSOI基板に、スパッタリング
法によって、シリコン酸化膜を、例えば、50〜300
nm程度の膜厚に堆積する。上記レジストパターンのス
ペース部(窓部)では、SOI基板のSOI層31上に、
シリコン酸化膜が形成される。次いで、リフトオフによ
って、上記レジストパターン上に堆積したシリコン酸化
膜のみを除去することで、上記シリコン酸化膜からなる
マスクパターン32が形成される。この状態を、図3
(A)に示している。Then, a silicon oxide film, for example, 50 to 300 is formed on the SOI substrate by a sputtering method.
Deposit to a film thickness of about nm. In the space portion (window portion) of the resist pattern, on the SOI layer 31 of the SOI substrate,
A silicon oxide film is formed. Then, by lift-off, only the silicon oxide film deposited on the resist pattern is removed to form the mask pattern 32 made of the silicon oxide film. This state is shown in FIG.
It is shown in (A).
【0098】次に、図3(A)に矢印で示すように、上記
SOI基板上に、例えば、ボロンなどのp型不純物をイ
オン注入した後、フッ酸によってマスクパターン32を
取り除く。これにより、上記SOI層31にp型シリコ
ン領域33となる領域を形成する。Next, as shown by the arrow in FIG. 3A, after p-type impurities such as boron are ion-implanted on the SOI substrate, the mask pattern 32 is removed by hydrofluoric acid. As a result, a region to be the p-type silicon region 33 is formed in the SOI layer 31.
【0099】次に、上記SOI基板に対して、上述と同
様の方法で、レジストのパターニングを行い、図3(B)
に示すような、シリコン酸化膜からなるマスクパターン
34を形成する。このマスクパターン34は、上記p型
シリコン領域33となる領域およびそれに隣接する領域
を覆っている。Next, resist patterning is performed on the SOI substrate in the same manner as described above, and then, as shown in FIG.
A mask pattern 34 made of a silicon oxide film is formed as shown in FIG. The mask pattern 34 covers the region to be the p-type silicon region 33 and the region adjacent thereto.
【0100】そして、図3(B)に矢印で示すように、上
記SOI基板上に、例えば、砒素等のn型不純物をイオ
ン注入する。これにより、上記p型シリコン領域33と
なる領域から所定の寸法だけ離隔したn型シリコン領域
35となる領域が、SOI層31に形成される。次い
で、このSOI基板にアニール処理を行うことによっ
て、上記n型およびp型領域の不純物を活性化させて、
図3(B)に示すように、SOI層31に、p型シリコン
領域33とn型シリコン領域35を形成する。Then, as shown by an arrow in FIG. 3B, an n-type impurity such as arsenic is ion-implanted onto the SOI substrate. As a result, a region to be the n-type silicon region 35, which is separated from the region to be the p-type silicon region 33 by a predetermined dimension, is formed in the SOI layer 31. Then, the SOI substrate is annealed to activate the impurities in the n-type and p-type regions,
As shown in FIG. 3B, a p-type silicon region 33 and an n-type silicon region 35 are formed in the SOI layer 31.
【0101】次に、図3(C)に示すように、マスクパタ
ーン36を、上述と同様の方法で形成し、図3(C)に矢
印で示すように、ゲルマニウムイオンを、例えば、50
keV程度の低エネルギーで、SOI基板にイオン注入
する。このように、低エネルギーで、ゲルマニウムイオ
ンをイオン注入することによって、ゲルマニウムのイオ
ン打ち込み層37が形成される。このゲルマニウムのイ
オン打ち込み層37は、図3(C)に示すように、SOI
層31の最表面から深さ約20nm付近を中心に8nm
程度の幅を持った領域に形成される。Next, as shown in FIG. 3 (C), a mask pattern 36 is formed by the same method as described above, and germanium ions, for example, 50 as shown by the arrow in FIG. 3 (C) are formed.
Ions are implanted into the SOI substrate with low energy of about keV. Thus, by implanting germanium ions with low energy, the germanium ion-implanted layer 37 is formed. As shown in FIG. 3C, the germanium ion-implanted layer 37 has an SOI
8 nm centered around the depth of about 20 nm from the outermost surface of the layer 31
It is formed in a region having a certain width.
【0102】その後、このSOI基板を、例えば、50
0〜700℃程度でアニール処理することによって、S
OI層31中のゲルマニウムイオン打ち込み層37を結
晶化させる。これにより、図4に示すように、上記ゲル
マニウムイオン打ち込み層37からゲルマニウム微粒子
38を形成する。Thereafter, this SOI substrate is, for example, 50
By annealing at about 0 to 700 ° C, S
The germanium ion implantation layer 37 in the OI layer 31 is crystallized. Thereby, as shown in FIG. 4, germanium fine particles 38 are formed from the germanium ion-implanted layer 37.
【0103】このゲルマウム微粒子38が形成された
後、フッ酸によって、上記マスクパターン36を取り除
くことで、SOI層31内に、p-i-n構造が形成され
る。このp-i-n構造は、p型シリコン領域33とn型
シリコン領域35および、この領域33と35の間の領
域39からなる。After the germanium fine particles 38 are formed, the mask pattern 36 is removed with hydrofluoric acid to form a pin structure in the SOI layer 31. The pin structure has a p-type silicon region 33 and an n-type silicon region 35, and a region 39 between the regions 33 and 35.
【0104】なお、この第2実施形態では、図3(A)お
よび図3(B)に示す工程において、p型不純物イオンお
よびn型不純物イオンを、30〜40keV程度のエネ
ルギーで、1014〜1016cm−2程度のドーズで
注入する。[0104] In the second embodiment, in the step shown in FIG. 3 (A) and FIG. 3 (B), the p-type impurity ions and the n-type impurity ions, at an energy of about 30~40keV, 10 14 ~ Implant with a dose of about 10 16 cm −2 .
【0105】ゲルマニウムからなる微粒子38が存在す
るi層(領域39)に、電子や正孔のキャリアを供給する
必要があるので、p層(p型シリコン領域33)およびn
層(n型シリコン領域35)の最終的な不純物濃度n
dが、nd=1×1019〜1×1021cm−3程度
となるように、上記注入のエネルギーやドーズ等の注入
条件を調整する。Since it is necessary to supply carriers of electrons and holes to the i layer (region 39) where the fine particles 38 made of germanium are present, it is necessary to supply the p layer (p type silicon region 33) and the n layer.
Final impurity concentration n of the layer (n-type silicon region 35)
d is, n d = 1 × such that 10 19 ~1 × 10 21 cm -3 or so, adjusting the injection conditions such as energy and dose of the injection.
【0106】p型のイオン注入およびn型のイオン注入
が終わった時点で、それぞれ、活性化アニールを行う
と、i型領域39にゲルマニウム微粒子38を有するp
-i-n構造が形成される。At the time when the p-type ion implantation and the n-type ion implantation are finished, activation annealing is performed respectively, so that the p-type germanium fine particles 38 in the i-type region 39 are formed.
-i-n structure is formed.
【0107】なお、上記すべてのイオン(p型イオン,n
型イオン,ゲルマニウムイオン)注入後に、アニール処理
をまとめて行うことでも、上述と同じp-i-n構造を形
成することができる。All of the above ions (p-type ion, n
The same p-i-n structure as described above can also be formed by performing annealing treatment collectively after implantation of (type ions, germanium ions).
【0108】この実施形態では、SOI層31へのゲル
マニウムイオンの注入によるイオンの深さ方向分布が重
要となる。注入するゲルマニウムイオンの深さ方向プロ
ファイルは、イオンのドーズやエネルギーで決定され
る。S.M.Sze著VLSI Technology 2nd ed. McGra
wHill出版(1988)によると、イオン注入の深さ方向
プロファイルは、イオンの投影飛程Rpと投影分散△R
pおよび3次のモーメントm3から、LSS(Lindhar
d、Scharaff、Schiott)理論に基づいて概算することが
可能である。J.F.Gibsons、W.S.Johnson、S.M.
Mylrorie著Projected Ranges Statics:Semicond
uctors and Related Materials,2nded.Dowden,Hut
chinson & Ross出版社(1975)には、上記Rpおよ
び△Rpおよびm3について表にまとまっている。SO
I層の最表面から深さRpを中心に△Rp程度の幅で、
ゲルマニウムの打ち込み層が形成される。イオンの注入
エネルギーを変えることで、打ち込み層の幅△Rpが変
わり、形成される半導体微粒子のサイズが制御可能とな
る。例えば、30keVの場合には、Rp=21.8n
m、△Rp=8.2nmである。In this embodiment, the ion depth distribution of germanium ions implanted into the SOI layer 31 is important. The depth profile of the germanium ion to be implanted is determined by the dose and energy of the ion. SM Sze VLSI Technology 2nd ed. McGra
According to wHill Publishing (1988), the depth profile of ion implantation is the projection range Rp of ions and the projection dispersion ΔR.
From p and the third moment m3, LSS (Lindhar
d, Scharaff, Schiott) theory. J. F. Gibsons, W. S. Johnson, S. M.
By Mylrorie Projected Ranges Statics: Semicond
uctors and Related Materials, 2nd.Dowden, Hut
The chinson & Ross publisher (1975) has compiled a table for Rp and ΔRp and m3 above. SO
With a width of about ΔRp centered on the depth Rp from the outermost surface of the I layer,
A germanium implant layer is formed. By changing the ion implantation energy, the width ΔRp of the implantation layer is changed, and the size of the formed semiconductor fine particles can be controlled. For example, in the case of 30 keV, Rp = 21.8n
m, ΔRp = 8.2 nm.
【0109】上述の第1もしくは第2実施形態で形成し
た上記p-i-n構造において、p層およびn層に電極を
形成することによって、外部からキャリアを注入するこ
とが可能な発光受光素子が形成できる。さらに、上記p
-i-n構造を、MOSFETのドレイン領域、もしくは
バイポーラトランジスタのコレクタ側に形成し、上記ド
レインもしくは上記コレクタからのキャリアと逆の極性
のキャリアを供給する電極を形成し、電子と正孔をi層
中の微粒子に供給すれば半導体素子の出力電気信号を光
信号に変えることが可能となる。このことを以下の実施
形態において詳細に説明する。In the p-i-n structure formed in the first or second embodiment, the light emitting / receiving element capable of injecting carriers from the outside by forming electrodes in the p layer and the n layer. Can be formed. Furthermore, the above p
-i-n structure is formed on the drain region of the MOSFET or on the collector side of the bipolar transistor to form an electrode for supplying a carrier having a polarity opposite to that of the carrier from the drain or the collector, thereby forming electrons and holes By supplying the particles in the layer, the output electric signal of the semiconductor element can be converted into an optical signal. This will be described in detail in the following embodiments.
【0110】(第3実施形態)
(半導体素子間の信号の光伝送)図5に、この発明の第3
実施形態としてのシリコン系光電気集積回路を示す。こ
のシリコン系光電気集積回路は、n-p-n型バイポーラ
トランジスタB1と、i層16に微粒子15が形成され
たp-i-n型発光素子L1とを組み合わせたものであ
る。このシリコン系光電気集積回路は、上記バイポーラ
トランジスタB1のコレクタ42と上記発光素子L1の
n型領域41とを共通にしている。このコレクタ42と
n型領域41とは、埋め込み酸化層11上に形成されて
いる。また、この埋め込み酸化層11は、シリコン単結
晶層10上に形成されている。(Third Embodiment) (Optical Transmission of Signal Between Semiconductor Elements) FIG. 5 shows a third embodiment of the present invention.
1 illustrates a silicon-based optoelectronic integrated circuit as an embodiment. This silicon-based opto-electric integrated circuit is a combination of an npn type bipolar transistor B1 and a pin type light emitting element L1 in which fine particles 15 are formed on an i layer 16. In this silicon-based optoelectronic integrated circuit, the collector 42 of the bipolar transistor B1 and the n-type region 41 of the light emitting element L1 are made common. The collector 42 and the n-type region 41 are formed on the buried oxide layer 11. The buried oxide layer 11 is formed on the silicon single crystal layer 10.
【0111】この第3実施形態における上記バイポーラ
トランジスタB1は、前述の第1実施形態と同様の方法
で、形成可能である。The bipolar transistor B1 in the third embodiment can be formed by the same method as in the first embodiment.
【0112】上記バイポーラトランジスタB1とp-i-
n型発光受光素子L1との間には、シリコン酸化膜48
が形成され、このシリコン酸化膜48がバイポーラトラ
ンジスタB1と発光素子L1を分離している。また、発
光素子L1のp型シリコン層17上には、発光素子金属
コンタクト45が形成され、トランジスタB1のエミッ
タ44上にはエミッタ金属コンタクト46が形成され、
ベース43上にはベース金属コンタクト47が形成され
ている。The bipolar transistors B1 and p-i-
A silicon oxide film 48 is provided between the n-type light emitting and receiving element L1.
Is formed, and this silicon oxide film 48 separates the bipolar transistor B1 and the light emitting element L1. A light emitting element metal contact 45 is formed on the p-type silicon layer 17 of the light emitting element L1, and an emitter metal contact 46 is formed on the emitter 44 of the transistor B1.
A base metal contact 47 is formed on the base 43.
【0113】発光素子L1は、n型領域41と、n型領
域41上の真性シリコンエピタキシャル層16と、この
エピタキシャル層16上のp型シリコンエピタキシャル
層17とを有し、上記真性シリコンエピタキシャル層1
6は、ゲルマニウムからなる微粒子15を含んでいる。The light emitting device L1 has an n-type region 41, an intrinsic silicon epitaxial layer 16 on the n-type region 41, and a p-type silicon epitaxial layer 17 on this epitaxial layer 16, and the intrinsic silicon epitaxial layer 1
6 includes fine particles 15 made of germanium.
【0114】また、上記バイポーラトランジスタB1
は、エミッタ44,ベース43,コレクタ42で構成され
ている。このベース43にベース電流が流れると、上記
バイポーラトランジスタB1はオンとなり、コレクタ4
2に電子が注入される。そして、この電子が、発光素子
L1のn型シリコン領域41に注入され、金属コンタク
ト45を介して、発光素子L1のp型シリコン領域17
に正孔が注入されると、真性シリコン・エピタキシャル
層16中のゲルマニウムからなる半導体微粒子15が発
光する。Further, the bipolar transistor B1
Is composed of an emitter 44, a base 43, and a collector 42. When a base current flows through the base 43, the bipolar transistor B1 is turned on and the collector 4
Electrons are injected into 2. Then, the electrons are injected into the n-type silicon region 41 of the light emitting element L1, and through the metal contact 45, the p-type silicon region 17 of the light emitting element L1.
When holes are injected into the semiconductor particles 15, the semiconductor fine particles 15 made of germanium in the intrinsic silicon epitaxial layer 16 emit light.
【0115】なお、この実施形態において、上記発光素
子L1の各層17,16,領域41と、上記バイポーラト
ランジスタB1の深さ方向で対応する各領域(エミッタ
44,ベース43,コレクタ42)との間で、導電型や不
純物濃度が異なる。例えば、発光素子L1では、エピタ
キシャル層16は真正シリコンであるのに対し、ベース
43はp型である。また、発光素子L1のp型シリコン
領域17はp型シリコンであるのに対し、バイポーラト
ランジスタB1のエミッタ44はn型である必要があ
る。In this embodiment, between the layers 17, 16 and the region 41 of the light emitting element L1 and the corresponding regions (emitter 44, base 43, collector 42) in the depth direction of the bipolar transistor B1. Therefore, the conductivity type and the impurity concentration are different. For example, in the light emitting device L1, the epitaxial layer 16 is genuine silicon, while the base 43 is p-type. Further, while the p-type silicon region 17 of the light emitting element L1 is p-type silicon, the emitter 44 of the bipolar transistor B1 needs to be n-type.
【0116】これらの構造は、リソグラフィーとエッチ
ングもしくはリフトオフを組み合わせて作製できる。例
えば、シリコン酸化膜からなるマスクパターンを形成
し、シリコン酸化膜が無い領域に選択的にイオン注入す
ることによって、各領域の導電型と不純物濃度が制御可
能となる。These structures can be manufactured by combining lithography and etching or lift-off. For example, the conductivity type and the impurity concentration of each region can be controlled by forming a mask pattern made of a silicon oxide film and selectively ion-implanting the region without the silicon oxide film.
【0117】(第3実施形態の変形例)次に、図6に、上
記第3実施形態の変形例を示す。この変形例は、n−M
OSFET50と真性シリコン領域(i層)31に半導体
微粒子38が形成されたp-i-n発光素子60とを半導
体基板に一体的に組み込んだシリコン系光電気集積回路
である。(Modification of Third Embodiment) Next, FIG. 6 shows a modification of the third embodiment. This modification is n−M
This is a silicon-based optoelectronic integrated circuit in which an OSFET 50 and a pin light emitting element 60 in which semiconductor particles 38 are formed in an intrinsic silicon region (i layer) 31 are integrally incorporated in a semiconductor substrate.
【0118】このp-i-n発光素子60は、シリコン単
結晶層10上の埋め込み酸化層11上に形成されたn型
領域53,真性シリコン領域31,p型領域35を備え、
この真性シリコン領域31は半導体微粒子38を含んで
いる。また、このp型領域35上には、金属コンタクト
57が形成されている。The pin light emitting device 60 includes an n-type region 53, an intrinsic silicon region 31, and a p-type region 35 formed on the buried oxide layer 11 on the silicon single crystal layer 10.
The intrinsic silicon region 31 contains semiconductor fine particles 38. A metal contact 57 is formed on the p-type region 35.
【0119】図6に示すn型領域53は、n−MOSF
ET50のドレイン領域53と発光素子60のn型領域
53との2つの役目を果す。The n-type region 53 shown in FIG. 6 is an n-MOSF.
The drain region 53 of the ET 50 and the n-type region 53 of the light emitting element 60 play two roles.
【0120】この変形例のMOSFET50は、前述の
第2実施形態で述べたの同様の方法で形成できる。この
MOSFET50は、ソース領域51、チャネル領域5
2、ドレイン領域53、ゲート酸化膜54、ゲート電極
55で構成されている。上記ゲート電極55に電圧が印
加されると、上記MOSFETはオンとなり、上記ドレ
イン領域53に電子が注入される。電子がn型領域53
から真性シリコン領域31に注入されるので、金属コン
タクト57から上記発光素子60のp型領域35を介し
て上記真性シリコン領域31に正孔を注入すると、真性
シリコン層31中の半導体微粒子38が発光する。The MOSFET 50 of this modification can be formed by the same method as that described in the second embodiment. This MOSFET 50 has a source region 51 and a channel region 5
2, a drain region 53, a gate oxide film 54, and a gate electrode 55. When a voltage is applied to the gate electrode 55, the MOSFET turns on and electrons are injected into the drain region 53. Electron is n-type region 53
From the metal contact 57 into the intrinsic silicon region 31 through the p-type region 35 of the light emitting element 60, the semiconductor fine particles 38 in the intrinsic silicon layer 31 emit light. To do.
【0121】なお、この第3実施形態およびその変形例
では、n-p-n型バイポーラトランジスタB1と発光素
子L1との組み合わせ、および、n−MOSFET50
と発光素子60との組み合わせについて説明したが、p
-n-p型バイポーラトランジスタやp−MOSFETと
発光素子L1あるいは60とを組み合わせてもよい。こ
の場合は、各領域の導電型を入れ替えることで構成可能
である。In the third embodiment and its modification, the combination of the npn bipolar transistor B1 and the light emitting element L1 and the n-MOSFET 50 are used.
The combination of the light emitting element 60 with the
The -np type bipolar transistor or p-MOSFET and the light emitting element L1 or 60 may be combined. In this case, it can be configured by exchanging the conductivity type of each region.
【0122】また、上記説明とは逆に、上記図5,図6
に示した発光素子L1,60におけるp-i-n構造に、
i層16,31中に形成された半導体からなる微粒子1
5,38のバンドギャップと共鳴する光が入ると、光学
遷移によって微粒子15,38で電子と正孔が発生す
る。これにより、上記発光素子L1,60が有するp-i
-n構造のn型領域41,53もしくは、p型領域17,
35からキャリアを取り出すことが可能であり、片方の
キャリアを電極を介して他のトランジスタに流せばよ
い。Contrary to the above description, the above FIG. 5 and FIG.
In the p-i-n structure of the light emitting device L1, 60 shown in
Fine particles 1 made of semiconductor formed in the i layers 16 and 31
When light that resonates with the band gaps of 5, 38 enters, electrons and holes are generated in the fine particles 15, 38 by optical transition. As a result, the p-i included in the light emitting elements L1 and 60 are
-n-type n-type regions 41, 53 or p-type regions 17,
It is possible to take out the carrier from 35, and one carrier may be made to flow to another transistor through the electrode.
【0123】さらにまた、上記p-i-n構造を、図5に
示すバイポーラトランジスタB1のエミッタ44側もし
くは、図6に示すMOSFET50のソース51側に組
み込めば、上記バイポーラトランジスタB1もしくは上
記MOSFET50がオンのときだけ、光による信号を
電気信号に変換することが可能になる。Furthermore, by incorporating the pin structure into the emitter 44 side of the bipolar transistor B1 shown in FIG. 5 or the source 51 side of the MOSFET 50 shown in FIG. 6, the bipolar transistor B1 or the MOSFET 50 is turned on. Only in the case of, it becomes possible to convert the optical signal into an electrical signal.
【0124】この光から電気信号への信号変換機能は、
図5に示す構造において、バイポーラトランジスタB1
のエミッタ44とベース43を入れ替えることによっ
て、実現可能である。また、図6に示す構造において
は、MOSFET50のソース51とドレイン53を入
れ替えることによって、実現可能である。The signal conversion function from this light to an electrical signal is
In the structure shown in FIG. 5, the bipolar transistor B1
This can be realized by exchanging the emitter 44 and the base 43 of the. Further, the structure shown in FIG. 6 can be realized by exchanging the source 51 and the drain 53 of the MOSFET 50.
【0125】ところで、特に、前述した第1実施形態の
シリコン系発光受光素子の製造方法では、バイポーラト
ランジスタの標準的な製造プロセスのみで、シリコン系
発光受光素子が構成されているので、バイポーラトラン
ジスタと製造プロセスの点で相性がよい。したがって、
前述の第1実施形態の製造方法によれば、上記第3実施
形態におけるバイポーラトランジスタB1と上記発光受
光素子L1とを同一のプロセスで同時に並行して形成す
ることができる。By the way, in particular, in the method for manufacturing a silicon-based light emitting / receiving element of the first embodiment described above, since the silicon-based light emitting / receiving element is configured only by the standard manufacturing process of the bipolar transistor, Good compatibility in terms of manufacturing process. Therefore,
According to the manufacturing method of the first embodiment described above, the bipolar transistor B1 and the light emitting / receiving element L1 in the third embodiment can be simultaneously formed in parallel in the same process.
【0126】また、前述の第2実施形態の製造方法は、
MOSFETの標準的な製造プロセスのみで構成されて
いるので、製造プロセスの点でMOSFETと相性がよ
い。したがって、前述の第2実施形態の製造方法によれ
ば、上記変形例におけるMOSFET50と上記発光受
光素子60とを、同一のプロセスで同時に並行して形成
することができる。The manufacturing method of the second embodiment described above is
Since it is constituted only by the standard manufacturing process of the MOSFET, it is compatible with the MOSFET in terms of the manufacturing process. Therefore, according to the manufacturing method of the second embodiment described above, the MOSFET 50 and the light emitting / receiving element 60 in the modified example can be simultaneously formed in parallel in the same process.
【0127】さらにまた、微細加工の進歩によって、バ
イポーラトランジスタの製造プロセスにおいても、従来
のエピタキシャルに替え、MOSFETと同様のリソグ
ラフィーとイオン注入によるプロセスが現在検討されて
きている。したがって、今後この製造プロセスの進展に
よって、上記第2実施形態の製造方法は、バイポーラト
ランジスタの製造プロセスとも相性が良くなる可能性が
高い。Furthermore, due to the progress of fine processing, a process similar to that of MOSFET, which uses lithography and ion implantation, is now being considered in the manufacturing process of a bipolar transistor instead of the conventional epitaxial process. Therefore, with the progress of this manufacturing process in the future, the manufacturing method of the second embodiment is likely to be compatible with the manufacturing process of the bipolar transistor.
【0128】(第4実施形態)
(トレンチ構造やLOCOS構造による光の伝播方向制
御)前述の第1および第2の実施形態で形成した発光受
光素子では、発光素子からの光は、SOI層12,31
の面内を伝播する。しかし、SOI層12,31では、
面内の方向性を有さない。このため、このSOI層を、
素子間の配線に用いるには、以下に述べるようにして、
SOI層に方向性を持たせることが必要となる。(Fourth Embodiment) (Control of Light Propagation Direction by Trench Structure or LOCOS Structure) In the light emitting and receiving elements formed in the first and second embodiments, the light from the light emitting element is emitted from the SOI layer 12 , 31
Propagate in the plane of. However, in the SOI layers 12 and 31,
It has no in-plane directionality. Therefore, this SOI layer is
To use for wiring between elements, as described below,
It is necessary to give directionality to the SOI layer.
【0129】すなわち、リソグラフィー技術および、エ
ッチングもしくはリフトオフを用いたパターニング技術
を用いて、SOI層に、溝(トレンチ)を形成して、1次
元構造を形成する。次に、第1または第2実施形態の製
造方法を実行し、発光受光素子を形成する。これによ
り、SOI層の2次元空間内で、光の伝播方向に方向性
を持たすことができる。That is, by using a lithography technique and a patterning technique using etching or lift-off, a trench is formed in the SOI layer to form a one-dimensional structure. Next, the manufacturing method of the first or second embodiment is executed to form a light emitting / receiving element. Accordingly, it is possible to give directionality to the light propagation direction in the two-dimensional space of the SOI layer.
【0130】なお、上記トレンチ構造の代わりに、導波
路領域以外のSOI層領域を酸化するLOCOS構造を
用いて、SOI層を1次元化することによっても、光の
伝播方向を制御することができる。The light propagation direction can also be controlled by making the SOI layer one-dimensional by using a LOCOS structure that oxidizes the SOI layer region other than the waveguide region instead of the trench structure. .
【0131】また、最初に、前述の第1もしくは第2実
施形態の製造方法を実行して形成したSOI基板に、ト
レンチもしくはLOCOS構造を形成することによって
も、光の伝播方向を制御することが可能である。Further, the propagation direction of light can also be controlled by first forming a trench or a LOCOS structure in the SOI substrate formed by executing the manufacturing method of the first or second embodiment described above. It is possible.
【0132】図7に、上記第1または第2実施形態で形
成した発光受光素子を組み込んだ素子を有する集積回路
のSOI層の平面的な断面を、基板上方から見た様子を
示す。FIG. 7 shows a plane cross section of the SOI layer of an integrated circuit having an element incorporating the light emitting / receiving element formed in the first or second embodiment, as seen from above the substrate.
【0133】この集積回路は、2個のMOSFET60
1と602を備え、このMOSFET601と602
は、光導波路631で接続されている。そして、この光
導波路631以外の領域に、トレンチ構造を形成して、
酸化膜を堆積する。あるいは、光導波路631以外の領
域に、LOCOS構造を形成する。This integrated circuit has two MOSFETs 60.
1 and 602, and MOSFETs 601 and 602
Are connected by an optical waveguide 631. Then, a trench structure is formed in a region other than the optical waveguide 631,
Deposit an oxide film. Alternatively, a LOCOS structure is formed in a region other than the optical waveguide 631.
【0134】これにより、図7に示すように、光導波路
631で結合された2個のMOSFET601,602
が形成される。図7において、上記光導波路631と上
記2個のMOSFET601,602以外の領域632
は、シリコン酸化膜である。As a result, as shown in FIG. 7, the two MOSFETs 601, 602 coupled by the optical waveguide 631 are connected.
Is formed. In FIG. 7, a region 632 other than the optical waveguide 631 and the two MOSFETs 601 and 602.
Is a silicon oxide film.
【0135】nチャネルMOSFET601は、ソース
領域611、チャネル領域612、ドレイン領域613
からなり、nチャネルMOSFET602は、ソース領
域621、チャネル領域622、ドレイン領域623か
らなる。FET601のドレイン領域613は、発光受
光素子603のn型領域613を兼ねている。また、F
ET602のドレイン領域623は、発光受光素子60
4のn型領域623を兼ねている。The n-channel MOSFET 601 has a source region 611, a channel region 612 and a drain region 613.
The n-channel MOSFET 602 includes a source region 621, a channel region 622, and a drain region 623. The drain region 613 of the FET 601 also serves as the n-type region 613 of the light emitting / receiving element 603. Also, F
The drain region 623 of the ET 602 is the light emitting / receiving element 60.
4 also serves as an n-type region 623.
【0136】この発光受光素子603は、上記n型領域
613とp型領域615と発光領域614とを有し、上
記発光受光素子604は、上記n型領域623と受光領
域624とp型領域625とを有している。The light emitting / receiving element 603 has the n-type region 613, the p-type region 615 and the light emitting region 614, and the light emitting / receiving element 604 has the n type region 623, the light receiving region 624 and the p type region 625. And have.
【0137】なお、各領域の上には、図5に示すような
電極が形成されている。すなわち、MOSFET60
1,602のチャネル領域612,622上には、ゲート
酸化膜を介してゲート電極が形成され、ソース領域61
1,621上には、ソース電極が形成されている。An electrode as shown in FIG. 5 is formed on each area. That is, the MOSFET 60
A gate electrode is formed on the channel regions 612 and 622 of the 1,602 via a gate oxide film, and the source region 61 is formed.
A source electrode is formed on 1,621.
【0138】この第4実施形態の集積回路では、上記n
チャネルMOSFET601がオンになると、発光領域
614が発光し、この光は、SOI層からなる光導波路
631を経由して、矢印で示すように伝播する。そし
て、この光は、発光受光素子604の受光領域624で
キャリアを形成し、nチャネルMOSFET602をオ
ンにする。このようにして、nチャネルMOSFET6
01とnチャネルMOSFET602との間の情報の伝
播を光で行うことが可能となる。In the integrated circuit of the fourth embodiment, the above n
When the channel MOSFET 601 is turned on, the light emitting region 614 emits light, and this light propagates through the optical waveguide 631 formed of the SOI layer as indicated by an arrow. Then, this light forms carriers in the light receiving region 624 of the light emitting and receiving element 604 and turns on the n-channel MOSFET 602. In this way, the n-channel MOSFET 6
It is possible to optically propagate information between 01 and the n-channel MOSFET 602.
【0139】なお、この第4実施形態では、2個のMO
SFET間の情報の伝播を光で行う集積回路について説
明したが、この第3実施形態において、2個のMOSF
ET601,602に替えて、2個のバイポーラトラン
ジスタを備えれば、2個のバイポーラトランジスタ間の
情報の伝播を光で行う集積回路となる。In the fourth embodiment, two MOs are used.
The integrated circuit in which information is propagated between SFETs by light has been described. In the third embodiment, two MOSFs are used.
If two bipolar transistors are provided in place of the ETs 601 and 602, an integrated circuit that optically propagates information between the two bipolar transistors can be obtained.
【0140】(第5実施形態)
(集積回路およびシステム間の信号の光伝送)前述の第
1,第2実施形態で作製した発光受光素子もしくは、前
述の第3実施形態のシリコン系光電気集積回路を用い
て、集積回路の出力信号を、光に変換することができ
る。(Fifth Embodiment) (Optical Transmission of Signal between Integrated Circuit and System) Light emitting / receiving element manufactured in the first and second embodiments or the silicon-based optoelectronic integrated circuit in the third embodiment. The circuit can be used to convert the output signal of the integrated circuit into light.
【0141】図8に示すように、SOI基板からなる集
積回路71に溝73を形成し、この溝73の外周回路内
部の光導波路部分の中心を、光ファイバー72のコアの
中心に合わせて接続する。この接続部分には、必要に応
じてレンズ等の光学系を導入する。この光ファイバー7
2を用いることにより、集積回路71の出力信号を上記
集積回路71の外部に、光で出力することが可能とな
る。As shown in FIG. 8, a groove 73 is formed in an integrated circuit 71 made of an SOI substrate, and the center of the optical waveguide portion inside the outer peripheral circuit of the groove 73 is aligned with the center of the core of the optical fiber 72 for connection. . An optical system such as a lens is introduced into this connecting portion as needed. This optical fiber 7
By using 2, the output signal of the integrated circuit 71 can be output to the outside of the integrated circuit 71 by light.
【0142】例えば、図9に示す集積回路システムは、
集積回路81と82が光ファイバー84で接続され、こ
の集積回路82は光ファイバー85でキーボード85に
接続されている。For example, the integrated circuit system shown in FIG.
The integrated circuits 81 and 82 are connected by the optical fiber 84, and the integrated circuit 82 is connected to the keyboard 85 by the optical fiber 85.
【0143】この集積回路81,82としては、前述の
第1,第2実施形態で作製した発光受光素子を組み込ん
だ素子あるいは上記第3実施形態の集積回路からなるシ
リコン系光電気集積回路である。The integrated circuits 81 and 82 are elements incorporating the light emitting and receiving elements produced in the first and second embodiments or silicon-based optoelectronic integrated circuits comprising the integrated circuits of the third embodiment. .
【0144】上記集積回路81と82は、光ファイバー
84を通して、情報の入出力が可能となっている。Information can be input to and output from the integrated circuits 81 and 82 through the optical fiber 84.
【0145】また、同様に、光ファイバー85を、この
光ファイバーコアの中心と、この集積回路85内部の光
導波路の中心とが合うように接続したことによって、こ
の光ファイバー85に、外部から入力された光信号を、
上記集積回路85でもって、電気信号に変換し、この集
積回路85の内部に入力することができる。たとえば、
図9において、キーボード83からの入カデータを、光
ファイバー85を介して、集積回路82に入力すること
で、集積回路82と外部システムと間の信号の入出力が
可能となる。なお、この外部システムとしては、キーボ
ード83以外に、マウス、コンピュータ、モニター、オ
ーディオ等でも構わない。Similarly, by connecting the optical fiber 85 so that the center of the optical fiber core is aligned with the center of the optical waveguide inside the integrated circuit 85, the light input from the outside to the optical fiber 85 is connected. Signal
With the integrated circuit 85, it can be converted into an electric signal and inputted into the integrated circuit 85. For example,
In FIG. 9, input data from the keyboard 83 is input to the integrated circuit 82 via the optical fiber 85, whereby signals can be input / output between the integrated circuit 82 and an external system. The external system may be a mouse, a computer, a monitor, an audio or the like in addition to the keyboard 83.
【0146】この2つの光ファイバー84と85との組
み合わせでもって、集積回路81と82との間、および
集積回路82と外部システム(図ではキーボード83)と
の間における情報伝送を光で行うことが可能となる。こ
れによって、情報伝達速度が高速になる。With the combination of these two optical fibers 84 and 85, information transmission between the integrated circuits 81 and 82 and between the integrated circuit 82 and an external system (keyboard 83 in the figure) can be performed by light. It will be possible. This increases the information transmission speed.
【0147】(第6実施形態)
(信号情報の並列伝送)半導体微粒子のバンドギャップ
は、この半導体微粒子のサイズによって制御可能であ
る。半導体微粒子の半径をRとし、電子の有効質量をm
eとし、正孔の有効質量をmhとし、電子と正孔の波動
関数が上記半導体微粒子境界で0となる近似と、有効質
量近似とを導入すると、この半導体微粒子のバンドギャ
ップEgmi croは、次式で算出できる。(Sixth Embodiment) (Parallel Transmission of Signal Information) The band gap of semiconductor fine particles can be controlled by the size of the semiconductor fine particles. Let R be the radius of the semiconductor particles and m be the effective mass of electrons.
e , the effective mass of holes is m h, and the approximation in which the wave function of electrons and holes is 0 at the boundary of the semiconductor particles and the effective mass approximation are introduced, the band gap Eg mi cro of the semiconductor particles is , Can be calculated by the following formula.
【0148】
Egmicro=Egbulk+h2φ1 2/2μR2 … (1)
なお、式(1)において、hはブランク定数であり、μは
電子と正孔の換算質量μである。μ=memh/(me
+mh)、また、Egbulkは、バルクにおけるバンドギ
ャップであり、φ1=πである。[0148] Eg micro = Eg bulk + h 2 φ 1 2 / 2μR 2 ... (1) In the expression (1), h is the blank constant, the μ is the reduced mass μ of electrons and holes. μ = m e m h / (m e
+ M h ), and Eg bulk is a band gap in the bulk, and φ 1 = π.
【0149】また、ゲルマニウムの代わりに、シリコン
・ゲルマニウム混晶で微粒子を形成すると、サイズだけ
でなく、混晶比によってもバンドギャップを制御するこ
とが可能になる。例えば、シリコンのバンドギャップを
EgSiとし、ゲルマニウムのバンドギャップをEg
Geとし、Siの組成比をxとすると、シリコン・ゲル
マニウムのバンドギャップEgSiGeは、次式で算出
できる。If fine particles are formed of a silicon-germanium mixed crystal instead of germanium, the band gap can be controlled not only by the size but also by the mixed crystal ratio. For example, the bandgap of silicon is Eg Si and the bandgap of germanium is Eg Si.
The band gap Eg SiGe of silicon-germanium can be calculated by the following formula, where Ge is the composition ratio of Si.
【0150】
EgSiGe=xEgSi+(1−x)EgGe … (2)
他の混晶系においても、上記式(2)と同様の関係が成り
立つことが知られている。組成比が、整数比となる化合
物半導体の代わりに、インジウム、ガリウム、砒素、リ
ンおよびアンチモンの内の少なくとも3種類以上の元素
から構成される混晶半導体で微粒子を形成すれば、直接
遷移型半導体の特性を生かしながら、微粒子サイズと混
晶の組成比によって、バンドギャップを制御することが
可能となる。Eg SiGe = xEg Si + (1-x) Eg Ge (2) It is known that the same relation as in the above formula (2) holds in other mixed crystal systems. If the fine particles are formed of a mixed crystal semiconductor composed of at least three kinds of elements among indium, gallium, arsenic, phosphorus and antimony, instead of the compound semiconductor having a composition ratio of an integer ratio, a direct transition type semiconductor can be obtained. It is possible to control the band gap by controlling the particle size and the composition ratio of the mixed crystal while utilizing the above characteristics.
【0151】同一の配線で、複数の信号情報を並列伝送
することは、従来の金属配線では困難であったが、信号
として光を使用する場合では、異なる波長の光毎に、異
なる信号情報を伝送することで、複数の信号情報を並列
伝送することが可能となる。Although it is difficult to transmit a plurality of signal information in parallel on the same wiring with the conventional metal wiring, when light is used as a signal, different signal information is transmitted for each light having a different wavelength. By transmitting, a plurality of signal information can be transmitted in parallel.
【0152】たとえば、第3実施形態にしたがって、半
導体からなる微粒子のサイズや混晶の組成比を制御し
て、バンドギャップの異なる微粒子による発光受光素子
を集積回路の各素子として組み込み、上記発光受光素子
からなる受光素子部もしくは上記発光素子部を、同一の
SOI導波路内に形成する。このことによって、複数の
異なる信号情報を、共通のSOI導波路において、波長
の異なる光でもって、同時に並列伝送することが可能と
なる。For example, according to the third embodiment, the size of the fine particles made of semiconductor and the composition ratio of the mixed crystal are controlled, and the light emitting and receiving elements made of the fine particles having different band gaps are incorporated as the respective elements of the integrated circuit. The light-receiving element portion including the element or the light-emitting element portion is formed in the same SOI waveguide. This makes it possible to simultaneously transmit a plurality of different pieces of signal information in parallel in the common SOI waveguide with light having different wavelengths.
【0153】さらに、この第6実施形態と前記第5実施
形態とを組み合わせることによって、 集積回路から
出力される複数の光信号を、1本の光ファイバーで外部
に入力することができ、 光からなる複数の外部信号
を、1本の光ファイバーで、集積回路に入力することが
できる。その上、1本の光ファイバーで集積回路間お
よび集積回路と外部システム間の情報の入出力を行うこ
とが可能となる。この光ファイバーは、複数でも構わな
いが、現在の電気信号では数十から数百本程度入出力ピ
ンを必要とする信号の入出力が、それよりも少ない数の
光ファイバーで可能となる。Furthermore, by combining the sixth embodiment and the fifth embodiment, it is possible to input a plurality of optical signals output from the integrated circuit to the outside through a single optical fiber, which is composed of light. Multiple external signals can be input to the integrated circuit with a single optical fiber. Moreover, it becomes possible to input and output information between integrated circuits and between the integrated circuit and an external system with one optical fiber. A plurality of optical fibers may be used, but a signal requiring a few tens to several hundreds of input / output pins for current electrical signals can be input / output with a smaller number of optical fibers.
【0154】このように、この実施形態の光電気集積回
路システムによれば、数百本の入出力ピンに相当する入
出力信号が、それよりも少ない本数の光ファイバーによ
って、外部からの上記集積回路に信号入力でき、上記集
積回路から外部へ信号出力できる。したがって、ピンの
配置に伴うコストや開発の負担が低減され、上記集積回
路を組み込むプリント基板の配線を簡略することが可能
となる。さらに、上記集積回路と他の集積回路との間の
光信号の入出力や、上記集積回路と外部システムと間の
光信号の入出力を行うことができる。As described above, according to the optoelectronic integrated circuit system of this embodiment, the input / output signals corresponding to hundreds of input / output pins are externally provided by the optical fibers of which the number is smaller than that. Signal can be input to and output from the integrated circuit to the outside. Therefore, the cost and development burden associated with the arrangement of the pins are reduced, and the wiring of the printed circuit board incorporating the integrated circuit can be simplified. Further, it is possible to input / output an optical signal between the integrated circuit and another integrated circuit or input / output an optical signal between the integrated circuit and an external system.
【0155】尚、上記第1,第2実施形態で示した発光
受光素子の製造方法は、一例であり、同様の構造が形成
されるならば、この製造方法に限定されるものではな
い。例えば、パターニングの方法は、紫外線露光に限定
されるものではなく、電子線、エキシマレーザ、X線レ
ーザやシンクロトロン放射光等によるリソグラフィーで
も、同様にして、同じ構造のSOIMOSFETを形成
できる。The manufacturing method of the light emitting and receiving element shown in the first and second embodiments is an example, and the manufacturing method is not limited to this as long as a similar structure is formed. For example, the patterning method is not limited to UV exposure, and SOI MOSFETs having the same structure can be similarly formed by lithography using electron beams, excimer lasers, X-ray lasers, synchrotron radiation, or the like.
【0156】また、上記第1,第2実施形態では、フォ
トリソグラフィーとリフトオフとの組み合わせでもっ
て、マスクパターンの形成を行ったが、フォトリソグラ
フィーとエッチングとの組み合わせでも、同じ構造のマ
スクパターンを形成できる。Further, in the first and second embodiments, the mask pattern is formed by the combination of photolithography and lift-off, but the mask pattern of the same structure is formed by the combination of photolithography and etching. it can.
【0157】また、上記実施形態では、微粒子を構成す
る半導体としては、ゲルマニウムを一例にして、説明し
たが、シリコンのバンドギャップよりも小さいバンドギ
ャップの他の半導体による微粒子を採用してもよく、上
記実施形態と同じ製造方法でもって、作製することが可
能である。In the above embodiments, germanium was taken as an example of the semiconductor constituting the fine particles, but fine particles of another semiconductor having a band gap smaller than that of silicon may be adopted. It can be manufactured by the same manufacturing method as in the above embodiment.
【0158】このように、この実施形態によれば、半導
体素子、集積回路、システム等の間の信号伝達を光で行
うことで、今後の微細加工の発展に伴う半導体素子の高
速化に対応した信号伝達が可能となり、画像処理を始め
とする高い処理能力を要求される高度な情報処理がより
高速に実現可能となる。また、従来のシリコンプロセス
技術の延長で作製したシリコン系発光受光素子でもっ
て、高速かつ多重の光による情報伝達が、素子間、集積
回路間、集積回路・システム間で可能となる。As described above, according to this embodiment, the signal transmission between the semiconductor element, the integrated circuit, the system, and the like is performed by light, so that the speeding up of the semiconductor element due to the development of future fine processing can be coped with. Signal transmission becomes possible, and advanced information processing that requires high processing capability such as image processing can be realized at higher speed. In addition, with a silicon-based light emitting / receiving element manufactured by an extension of the conventional silicon process technology, high-speed and multiple-light information transmission can be performed between elements, between integrated circuits, and between integrated circuits / systems.
【0159】[0159]
【発明の効果】以上より明らかなように、この発明のシ
リコン系発光受光素子は、酸化膜層上の第2のシリコン
結晶層の中に、半導体からなる微粒子を有するから、量
子サイズ効果を利用した効率の良い発光受光素子となる
とともに、この微粒子が発光する光は、上記第2のシリ
コン結晶層と酸化膜層との界面と、上記酸化膜層と反対
側の上記第2のシリコン結晶層の界面との間に閉じ込め
られる。これにより、上記第2のシリコン結晶層内へ光
を効率良く伝播させることができる。As is apparent from the above, since the silicon-based light emitting and receiving element of the present invention has fine particles made of a semiconductor in the second silicon crystal layer on the oxide film layer, the quantum size effect is utilized. And the light emitted by the fine particles is emitted from the interface between the second silicon crystal layer and the oxide film layer and the second silicon crystal layer on the opposite side of the oxide film layer. Trapped between the interface and. As a result, light can be efficiently propagated into the second silicon crystal layer.
【0160】また、第2のシリコン結晶層中に、上記半
導体からなる微粒子のバンドギャップと共鳴する光が入
射すると、光学遷移によって、上記半導体からなる微粒
子にキャリア(電子と正孔)が発生する。このキャリアを
所定の電極へ出力することで、光による信号を電気信号
に変換することが可能となる。When light that resonates with the band gap of the fine particles made of the semiconductor enters the second silicon crystal layer, carriers (electrons and holes) are generated in the fine particles made of the semiconductor by optical transition. . By outputting this carrier to a predetermined electrode, it becomes possible to convert the optical signal into an electrical signal.
【0161】また、一実施形態のシリコン系光電気集積
回路は、上記シリコン系発光受光素子を備え、このシリ
コン系発光受光素子で、光による半導体素子間の信号伝
送機構を構成したことによって、半導体素子間の効率の
良い情報伝達が可能となる。The silicon-based optoelectronic integrated circuit of one embodiment includes the above-described silicon-based light emitting / receiving element, and the silicon-based light-emitting / receiving element constitutes a signal transmission mechanism between semiconductor elements by light. Information can be efficiently transmitted between the elements.
【0162】また、一実施形態のシリコン系集積回路シ
ステムは、上記シリコン系発光受光素子で、光による集
積回路間の信号伝送機構を構成したことによって、集積
回路間の効率の良い情報伝達が可能となる。Further, in the silicon-based integrated circuit system of one embodiment, the above-mentioned silicon-based light emitting / receiving element constitutes a signal transmission mechanism between the integrated circuits by light, so that efficient information transmission between the integrated circuits is possible. Becomes
【0163】また、一実施形態の発光受光素子は、上記
第2のシリコン結晶層上に、シリコン酸化膜が形成され
ている。このシリコン系発光受光素子では、上記第2の
シリコン結晶層上のシリコン酸化膜と上記第2のシリコ
ン結晶層との界面と、上記第2のシリコン結晶層下の酸
化膜層と上記第2のシリコン結晶層との界面との間に、
上記半導体からなる微粒子が発光する光を閉じ込めるの
で、上記発光を上記シリコン結晶層内に効率良く伝播さ
せることができる。Further, in the light emitting / receiving element of one embodiment, a silicon oxide film is formed on the second silicon crystal layer. In this silicon-based light emitting / receiving element, the interface between the silicon oxide film on the second silicon crystal layer and the second silicon crystal layer, the oxide film layer under the second silicon crystal layer, and the second silicon crystal layer are formed. Between the interface with the silicon crystal layer,
Since the fine particles made of the semiconductor confine the emitted light, the emitted light can be efficiently propagated into the silicon crystal layer.
【0164】また、一実施形態のシリコン系発光受光素
子は、上記シリコン酸化膜における発光の減衰距離より
も、上記シリコン酸化膜の膜厚を薄くしたから、空気の
屈折率が略1であることを利用して、半導体微粒子が発
光する光を、第2のシリコン結晶層の界面で、より効率
の高い全反射をさせることができる。したがって、より
一層、光の伝播効率を高めることができる。Further, in the silicon-based light emitting / receiving element of one embodiment, since the thickness of the silicon oxide film is smaller than the attenuation distance of light emission in the silicon oxide film, the refractive index of air is approximately 1. By utilizing, the light emitted from the semiconductor fine particles can be more efficiently totally reflected at the interface of the second silicon crystal layer. Therefore, the light propagation efficiency can be further enhanced.
【0165】また、一実施形態のシリコン系発光受光素
子は、上記第2のシリコン結晶層上に、シリコン窒化膜
が形成されていることで、このシリコン窒化膜と上記第
2のシリコン結晶層との界面と、上記第2のシリコン結
晶層と酸化膜との界面との間に、半導体微粒子が発光す
る光を閉じ込めて、効率良く光信号を伝播させることが
できる。In the silicon-based light emitting / receiving element of the one embodiment, since the silicon nitride film is formed on the second silicon crystal layer, the silicon nitride film and the second silicon crystal layer are formed. The light emitted by the semiconductor fine particles can be confined between the interface of 1) and the interface of the second silicon crystal layer and the oxide film to efficiently propagate the optical signal.
【0166】また、一実施形態のシリコン系発光受光素
子は、上記第2シリコン結晶層上に、シリコン酸化膜と
シリコン窒化膜の積層膜が形成されているから、各層の
膜厚,層数を制御することで、この積層膜と上記第2シ
リコン結晶層との界面での反射に波長依存性を持たせる
ことができ、上記第2シリコン結晶層中に伝播させる光
信号の波長に依存した導波特性を持たせることができ
る。Further, in the silicon-based light emitting and receiving element of one embodiment, since the laminated film of the silicon oxide film and the silicon nitride film is formed on the second silicon crystal layer, the thickness of each layer and the number of layers are set. By controlling, the reflection at the interface between this laminated film and the second silicon crystal layer can be made wavelength dependent, and the wavelength dependence of the optical signal propagated in the second silicon crystal layer can be obtained. Can have wave characteristics.
【0167】また、一実施形態のシリコン系発光受光素
子は、上記第2のシリコン結晶層面内の光の進行方向を
制御する制御構造を有することにより、この制御構造
を、発光の光導波路とすることができる。Further, the silicon-based light emitting and receiving element of one embodiment has a control structure for controlling the traveling direction of light in the plane of the second silicon crystal layer, and thus this control structure is used as an optical waveguide for light emission. be able to.
【0168】また、一実施形態のシリコン系発光受光素
子は、上記制御構造を、トレンチ構造とした。このシリ
コン系発光受光素子では、上記トレンチ構造でもって、
上記光の進行方向の制御構造を構築できる。In the silicon-based light emitting / receiving element of one embodiment, the control structure is a trench structure. In this silicon-based light emitting and receiving element, with the above trench structure,
The control structure of the traveling direction of the light can be constructed.
【0169】また、一実施形態のシリコン系発光受光素
子は、上記制御構造を、LOCOS構造とした。このシ
リコン系発光受光素子では、上記LOCOS構造でもっ
て、上記光の進行方向の制御構造を構築できる。In the silicon-based light emitting / receiving element of the one embodiment, the control structure is a LOCOS structure. In this silicon-based light emitting / receiving element, a control structure for the traveling direction of the light can be constructed with the LOCOS structure.
【0170】また、一実施形態のシリコン系発光受光素
子は、上記半導体からなる微粒子は、ゲルマニウムから
なる。ゲルマニウムは間接型半導体であるので、発光効
率が低いが、微粒子にすることで、量子閉じ込め効果に
よって、直接遷移型になって、発光効率が高くなる。Further, in the silicon-based light emitting and receiving element of one embodiment, the fine particles made of the semiconductor are made of germanium. Since germanium is an indirect semiconductor, it has a low emission efficiency, but when it is made into fine particles, it becomes a direct transition type due to the quantum confinement effect, and the emission efficiency becomes high.
【0171】また、一実施形態のシリコン系発光受光素
子は、上記半導体からなる微粒子は、シリコン・ゲルマ
ニウム混晶半導体からなるので、微粒子のサイズだけで
なく、混晶比によっても、バンドギャップを制御でき
る。In the silicon-based light emitting and receiving device of one embodiment, since the fine particles made of the semiconductor are made of a silicon-germanium mixed crystal semiconductor, the band gap is controlled not only by the size of the fine particles but also by the mixed crystal ratio. it can.
【0172】また、一実施形態のシリコン系発光受光素
子では、上記半導体からなる微粒子は、シリコンのバン
ドギャップよりも小さいバンドギャップを有するインジ
ウム砒素やインジウムアンチモン等の化合物半導体から
なるから、直接遷移型半導体の特性を生かしながら、微
粒子サイズと混晶の組成比によって、バンドギャップを
制御できる。Further, in the silicon-based light emitting and receiving element of one embodiment, since the fine particles made of the above semiconductor are made of a compound semiconductor such as indium arsenide or indium antimony having a band gap smaller than that of silicon, the direct transition type is used. The band gap can be controlled by the particle size and the composition ratio of the mixed crystal while making the most of the characteristics of the semiconductor.
【0173】また、一実施形態のシリコン系発光受光素
子では、上記半導体からなる微粒子は、インジウム,ガ
リウム,砒素,リンおよびアンチモンの内の少なくとも3
種類以上の元素から構成される混晶化合物半導体である
から、直接遷移型半導体の特性を生かしながら、微粒子
サイズと混晶の組成比によって、バンドギャップを制御
できる。Further, in the silicon-based light emitting and receiving element of one embodiment, the fine particles made of the above semiconductor are at least 3 out of indium, gallium, arsenic, phosphorus and antimony.
Since it is a mixed crystal compound semiconductor composed of more than one kind of element, the band gap can be controlled by the particle size and the composition ratio of the mixed crystal while making the most of the characteristics of the direct transition type semiconductor.
【0174】また、一実施形態のシリコン系光電気集積
回路では、波長の異なる複数の光が、それぞれ異なる信
号情報を伝送することで、同一の光導波路内で、上記波
長の異なる複数の光による波長多重並列伝送を行う。こ
れにより、同一の光導波路内で、複数の信号情報を並列
伝送できる。In the silicon-based optoelectronic integrated circuit according to the embodiment, a plurality of lights having different wavelengths transmit different signal information, so that a plurality of lights having different wavelengths are generated in the same optical waveguide. WDM parallel transmission is performed. Thereby, a plurality of signal information can be transmitted in parallel within the same optical waveguide.
【0175】また、一実施形態のシリコン系光電気集積
回路システムでは、波長の異なる複数の光が、それぞれ
異なる信号情報を伝送することで、同一の光導波路内
で、複数の信号情報を並列伝送できる。In the silicon-based optoelectronic integrated circuit system according to the embodiment, a plurality of lights having different wavelengths transmit different signal information, so that a plurality of signal information are transmitted in parallel in the same optical waveguide. it can.
【0176】また、一実施形態のシリコン系光電気集積
回路では、複数のシリコン系発光受光素子が、それぞ
れ、大きさの異なる半導体からなる微粒子を有している
ことで、この複数のシリコン系発光受光素子によって、
同一の光導波路内で、波長の異なる複数の光による波長
多重並列伝送を行うことができる。Further, in the silicon-based optoelectronic integrated circuit according to the embodiment, the plurality of silicon-based light emitting / receiving elements have fine particles made of semiconductors having different sizes. Depending on the light receiving element,
Wavelength multiplex parallel transmission can be performed by a plurality of lights having different wavelengths in the same optical waveguide.
【0177】また、一実施形態のシリコン系光電気集積
回路では、上記複数のシリコン系発光受光素子の半導体
からなる微粒子が、混晶化合物半導体からなるので、こ
の複数のシリコン系発光受光素子によって、同一の光導
波路内で、波長の異なる複数の光による波長多重並列伝
送を行うことができる。Further, in the silicon optoelectronic integrated circuit of one embodiment, since the fine particles made of the semiconductor of the plurality of silicon light emitting / receiving elements are made of the mixed crystal compound semiconductor, the plurality of silicon light emitting / receiving elements are Wavelength multiplex parallel transmission can be performed by a plurality of lights having different wavelengths in the same optical waveguide.
【0178】また、一実施形態のシリコン系光電気集積
回路では、外部システムに接続した光導波路を有し、こ
の光導波路を介して、波長の異なる複数の光による波長
多重並列伝送で、信号を入出力することができる。Further, the silicon optoelectronic integrated circuit of one embodiment has an optical waveguide connected to an external system, and a signal is transmitted through the optical waveguide by wavelength-multiplexed parallel transmission by a plurality of lights having different wavelengths. Can be input and output.
【0179】また、一実施形態のシリコン系光電気集積
回路システムでは、複数の集積回路間に光導波路を接続
し、この光導波路を経由して、波長の異なる複数の光に
よる波長多重並列伝送で、信号を入出力することができ
る。Further, in the silicon optoelectronic integrated circuit system of one embodiment, an optical waveguide is connected between a plurality of integrated circuits, and wavelength multiplexing parallel transmission of a plurality of lights having different wavelengths is performed via the optical waveguide. , Can input and output signals.
【0180】また、一実施形態では、光ファイバーから
なる光導波路でもって、波長の異なる複数の光による波
長多重並列伝送で、信号を入出力することができる。Further, in one embodiment, signals can be input / output by wavelength-multiplexed parallel transmission using a plurality of lights having different wavelengths using an optical waveguide formed of an optical fiber.
【0181】また、一実施形態のシリコン系発光受光素
子の製造方法では、半導体からなる微粒子を、第1導電
型のシリコンオンインシュレータ層と真性シリコンエピ
タキシャル層との間に埋め込んでから、上記真性シリコ
ンエピタキシャル層上に第2導電型のドープシリコン層
を形成することで、p-i-nあるいは、n-i-p構造を
持ったシリコン系発光受光素子を作製できる。Further, in the method for manufacturing a silicon-based light emitting and receiving element according to one embodiment, the fine particles made of a semiconductor are embedded between the first conductivity type silicon-on-insulator layer and the intrinsic silicon epitaxial layer, and then the intrinsic silicon is formed. By forming a second conductivity type doped silicon layer on the epitaxial layer, a silicon-based light emitting / receiving element having a pin or nip structure can be manufactured.
【0182】また、一実施形態のシリコン系発光受光素
子の製造方法では、上記SOI層上の真性シリコン・第
1エピタキシャル層(もしくは上記SOI層と同じ導電
型のドープシリコン・第1エピタキシャル層)と、真性
シリコン・第2エピタキシャル層との間に、上記半導体
からなる微粒子を埋め込み、次に、上記真性シリコン・
第2エピタキシャル層上に、第2の導電型のドープシリ
コン層を形成する。これにより、p-i-nあるいは、n
-i-p構造を持ったシリコン系発光受光素子を作製でき
る。Further, in the method for manufacturing a silicon-based light emitting / receiving element of one embodiment, an intrinsic silicon / first epitaxial layer on the SOI layer (or a doped silicon / first epitaxial layer of the same conductivity type as the SOI layer) is formed. , The intrinsic silicon / second epitaxial layer is filled with fine particles of the above semiconductor, and then the intrinsic silicon /
A second conductivity type doped silicon layer is formed on the second epitaxial layer. As a result, p-i-n or n
-A silicon-based light emitting / receiving device having an ip structure can be manufactured.
【0183】また、この製造方法によれば、SOI層上
に形成される、平坦な真性シリコン・第1エピタキシャ
ル層(もしくは上記ドープシリコン・第1エピタキシャ
ル層)上に、半導体からなる微粒子を形成することがで
きる。これにより、深さ方向における半導体微粒子の分
布の制御や表面の凹凸や欠陥の低減が可能となる。Further, according to this manufacturing method, fine particles made of a semiconductor are formed on the flat intrinsic silicon first epitaxial layer (or the doped silicon first epitaxial layer) formed on the SOI layer. be able to. This makes it possible to control the distribution of semiconductor particles in the depth direction and reduce surface irregularities and defects.
【0184】また、一実施形態のシリコン系発光受光素
子の製造方法は、MOSFETの標準的な製造プロセス
のみで構成されているので、製造プロセスの点で、MO
SFETと相性がよい。Further, since the method for manufacturing the silicon-based light emitting / receiving element of the embodiment is constituted only by the standard manufacturing process of the MOSFET, in terms of the manufacturing process, MO
Good compatibility with SFET.
【図1】 図1(A)〜図1(C)は、この発明の第1実施
形態としてのシリコン系発光受光素子の製造方法(エピ
タキシャル法による微粒子の形成方法)を工程順に示す
模式断面図である。1 (A) to 1 (C) are schematic cross-sectional views showing a method of manufacturing a silicon-based light emitting / receiving element (a method of forming fine particles by an epitaxial method) according to a first embodiment of the present invention in the order of steps. Is.
【図2】 図2(A),図2(B)は、上記第1実施形態の
変形例(エピタキシャル法による微粒子の形成方法)を説
明する模式断面図である。2 (A) and 2 (B) are schematic cross-sectional views illustrating a modified example (a method of forming fine particles by an epitaxial method) of the first embodiment.
【図3】 図3(A)〜図3(C)は、この発明の第2実施
形態としてのシリコン系発光受光素子の製造方法(イオ
ン注入法による微粒子の形成方法)を順に示す模式断面
図である。3 (A) to 3 (C) are schematic cross-sectional views sequentially showing a method of manufacturing a silicon-based light emitting / receiving element (a method of forming fine particles by an ion implantation method) according to a second embodiment of the present invention. Is.
【図4】 上記第2実施形態で作製されたp-i-n構造
を持つSOI層31を有するSOI基板の断面図であ
る。FIG. 4 is a sectional view of an SOI substrate having an SOI layer 31 having a p-i-n structure manufactured in the second embodiment.
【図5】 この発明の第3実施形態であるシリコン系発
光受光素子を含んだシリコン系光電気集積回路(バイポ
ーラトランジスタに発光素子を組み込んだ例)の構造を
示す断面図である。FIG. 5 is a sectional view showing the structure of a silicon-based optoelectronic integrated circuit including a silicon-based light emitting / receiving element (an example in which a light emitting element is incorporated in a bipolar transistor) according to a third embodiment of the present invention.
【図6】 上記第3実施形態の変形例(MOSFETに
発光素子を組み込んだ例)の構造を示す断面図である。FIG. 6 is a cross-sectional view showing a structure of a modified example of the third embodiment (an example in which a light emitting element is incorporated in a MOSFET).
【図7】 この発明の第4実施形態であるシリコン系光
電気集積回路の構造を示す平面的断面図である。FIG. 7 is a plan sectional view showing the structure of a silicon-based optoelectronic integrated circuit according to a fourth embodiment of the present invention.
【図8】 この発明の第5実施形態であるシリコン系光
電気集積回路システムが備える光ファイバーと集積回路
との接続を示す斜視図である。FIG. 8 is a perspective view showing a connection between an optical fiber and an integrated circuit included in the silicon-based optoelectronic integrated circuit system according to the fifth embodiment of the present invention.
【図9】 上記第5実施形態のシステムでの光ファイバ
ーによる接続を示す模式図である。FIG. 9 is a schematic diagram showing a connection by an optical fiber in the system of the fifth embodiment.
【図10】 シリコン/絶縁膜界面における全反射の様
子を示す模式図である。FIG. 10 is a schematic diagram showing a state of total reflection at a silicon / insulating film interface.
【図11】 シリコン/シリコン酸化膜界面における光
の電界強度分布を示す模式図である。FIG. 11 is a schematic diagram showing the electric field intensity distribution of light at the silicon / silicon oxide film interface.
【図12】 従来のシリコン系発光受光素子の構造を示
す模式断面図である。FIG. 12 is a schematic cross-sectional view showing the structure of a conventional silicon-based light emitting and receiving element.
11…埋め込み酸化膜、12…n型SOI層、13…シ
リコン酸化膜からなるマスクパターン、14…ゲルマニ
ウムアイランド、15…ゲルマニウム微粒子、16…真
性シリコン・エピタキシャル層、17…p型シリコン・
エピタキシャル層、21…シリコン・エピタキシャル層
(真性もしくはn型)、31…SOI層、32…マスクパ
ターン、33…n型シリコン領域、34…マスクパター
ン、35…p型シリコン領域、36…マスクパターン、
37…ゲルマニウムイオン打ち込み層、38…ゲルマニ
ウム微粒子、41…発光素子部n型領域、42…コレク
タ部n型領域、43…ベース、44…エミッタ、45…
発光素子部金属コンタクト、46…エミッタ金属コンタ
クト、47…ベース金属コンタクト、48…シリコン酸
化膜、51…ソース(n型)、52…チャネル領域(p
型)、53…ドレインおよび発光素子部n型領域共用領
域、54…ゲート酸化膜、55…ゲート電極、56…ソ
ース金属コンタクト、57…発光素子部p型領域金属コ
ンタクト、611…ソース領域、612…チャネル領
域、613…ドレイン領域および発光素子n型領域、6
14…発光領域、615…発光素子p型領域、621…
ソース領域、622…チャネル領域、623…ドレイン
領域および発光素子n型領域、624…発光領域、62
5…発光素子p型領域、631…光導波路、632…シ
リコン酸化膜、71…SOI基板、72:光ファイバ
ー、73…溝、81…集積回路、82…集積回路、83
…キーボード、84…光ファイバー、85…光ファイバ
ー、91…屈折率がn=3.42のシリコン、92…屈
折率nの絶縁膜、101…シリコン、102…シリコン
酸化膜、103…光の電界強度、111…n+シリコン
層、112…第1のエピタキシャル層、113…半導体
微粒子、114…第2のエピタキシャル層、115…p
+エピタキシャル層。11 ... Buried oxide film, 12 ... N-type SOI layer, 13 ... Mask pattern made of silicon oxide film, 14 ... Germanium island, 15 ... Germanium fine particles, 16 ... Intrinsic silicon epitaxial layer, 17 ... P-type silicon.
Epitaxial layer, 21 ... Silicon epitaxial layer
(Intrinsic or n-type), 31 ... SOI layer, 32 ... Mask pattern, 33 ... N-type silicon region, 34 ... Mask pattern, 35 ... P-type silicon region, 36 ... Mask pattern,
37 ... Germanium ion-implanted layer, 38 ... Germanium fine particles, 41 ... Light emitting element section n-type region, 42 ... Collector section n-type region, 43 ... Base, 44 ... Emitter, 45 ...
Light emitting element part metal contact, 46 ... Emitter metal contact, 47 ... Base metal contact, 48 ... Silicon oxide film, 51 ... Source (n type), 52 ... Channel region (p
Type), 53 ... Drain and light emitting element section n-type area common area, 54 ... Gate oxide film, 55 ... Gate electrode, 56 ... Source metal contact, 57 ... Light emitting element section p-type area metal contact, 611 ... Source area, 612 Channel region, 613 ... Drain region and light emitting element n-type region, 6
14 ... Light emitting region, 615 ... Light emitting element p-type region, 621 ...
Source region, 622 ... Channel region, 623 ... Drain region and light emitting element n-type region, 624 ... Light emitting region, 62
5 ... Light emitting element p-type region, 631 ... Optical waveguide, 632 ... Silicon oxide film, 71 ... SOI substrate, 72: Optical fiber, 73 ... Groove, 81 ... Integrated circuit, 82 ... Integrated circuit, 83
... keyboard, 84 ... optical fiber, 85 ... optical fiber, 91 ... silicon with refractive index n = 3.42, 92 ... insulating film with refractive index n, 101 ... silicon, 102 ... silicon oxide film, 103 ... electric field intensity of light, 111 ... n + silicon layer, 112 ... first epitaxial layer, 113 ... semiconductor fine particles, 114 ... second epitaxial layer, 115 ... p
+ Epitaxial layer.
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H037 AA01 BA02 BA11 DA04 DA06 DA12 DA16 5F041 CA05 CA08 CA33 CA57 CA71 CA74 CB32 CB33 EE01 FF16 5F089 AA06 AB03 AB15 AC02 AC05 AC16 CA03 DA02 ─────────────────────────────────────────────────── ─── Continued front page F term (reference) 2H037 AA01 BA02 BA11 DA04 DA06 DA12 DA16 5F041 CA05 CA08 CA33 CA57 CA71 CA74 CB32 CB33 EE01 FF16 5F089 AA06 AB03 AB15 AC02 AC05 AC16 CA03 DA02
Claims (24)
リコン結晶層上の酸化膜層と、上記酸化膜層上の第2の
シリコン結晶層とが構成するシリコンオンインシュレー
タ構造を有する基板を備え、 上記第2のシリコン結晶層は、半導体からなる微粒子を
有することを特徴とするシリコン系発光受光素子。1. A substrate having a silicon-on-insulator structure comprising a first silicon crystal layer, an oxide film layer on the first silicon crystal layer, and a second silicon crystal layer on the oxide film layer. Wherein the second silicon crystal layer has fine particles made of a semiconductor.
子を備え、 このシリコン系発光受光素子で、光による半導体素子間
の信号伝送機構を構成したことを特徴とするシリコン系
光電気集積回路。2. A silicon-based optoelectronic integrated circuit comprising the silicon-based light-emitting / receiving element according to claim 1, wherein the silicon-based light-emitting / receiving element constitutes a signal transmission mechanism between semiconductor elements by light. .
子を備え、 このシリコン系発光受光素子で、光による集積回路間の
信号伝送機構を構成したことを特徴とするシリコン系集
積回路システム。3. A silicon based integrated circuit system comprising the silicon based light emitting and receiving element according to claim 1, wherein the silicon based light emitting and receiving element constitutes a signal transmission mechanism between integrated circuits by light.
子において、 上記第2のシリコン結晶層上に、シリコン酸化膜が形成
されていることを特徴とするシリコン系発光受光素子。4. The silicon-based light emitting / receiving device according to claim 1, wherein a silicon oxide film is formed on the second silicon crystal layer.
子において、 上記シリコン酸化膜は、このシリコン酸化膜における発
光の減衰距離よりも、膜厚が薄いことを特徴とするシリ
コン系発光受光素子。5. The silicon-based light emitting / receiving element according to claim 4, wherein the silicon oxide film has a thickness smaller than a light emission attenuation distance of the silicon oxide film. .
子において、 上記第2のシリコン結晶層上に、シリコン窒化膜が形成
されていることを特徴とするシリコン系発光受光素子。6. The silicon-based light emitting / receiving element according to claim 1, wherein a silicon nitride film is formed on the second silicon crystal layer.
子において、 上記第2のシリコン結晶層上に、シリコン酸化膜とシリ
コン窒化膜の積層膜が形成されていることを特徴とする
シリコン系発光受光素子。7. The silicon-based light emitting and receiving element according to claim 1, wherein a laminated film of a silicon oxide film and a silicon nitride film is formed on the second silicon crystal layer. Light emitting and receiving elements.
載のシリコン系発光受光素子において、 上記シリコン結晶層面内の光の進行方向を制御する制御
構造を有することを特徴とするシリコン系発光受光素
子。8. The silicon-based light emitting and receiving element according to claim 1, further comprising a control structure for controlling a traveling direction of light within the plane of the silicon crystal layer. System light emitting and receiving element.
子において、 上記制御構造を、トレンチ構造としたことを特徴とする
シリコン系発光受光素子。9. The silicon-based light emitting / receiving device according to claim 8, wherein the control structure is a trench structure.
素子において、 上記制御構造を、LOCOS構造としたことを特徴とす
るシリコン系発光受光素子。10. The silicon-based light emitting / receiving element according to claim 8, wherein the control structure is a LOCOS structure.
素子において、 上記半導体からなる微粒子は、ゲルマニウムからなるこ
とを特徴とするシリコン系発光受光素子。11. The silicon-based light emitting / receiving element according to claim 1, wherein the fine particles made of a semiconductor are made of germanium.
素子において、 上記半導体からなる微粒子は、シリコン・ゲルマニウム
混晶半導体からなることを特徴とするシリコン系発光受
光素子。12. The silicon-based light emitting / receiving element according to claim 1, wherein the fine particles made of a semiconductor are made of a silicon-germanium mixed crystal semiconductor.
素子において、 上記半導体からなる微粒子は、シリコンのバンドギャッ
プよりも小さいバンドギャップを有するインジウム砒素
やインジウムアンチモンの化合物半導体からなることを
特徴とするシリコン系発光受光素子。13. The silicon-based light emitting and receiving device according to claim 1, wherein the fine particles made of a semiconductor are made of a compound semiconductor of indium arsenide or indium antimony having a band gap smaller than that of silicon. Silicon light emitting and receiving element.
素子において、 上記半導体からなる微粒子は、インジウム,ガリウム,砒
素,リンおよびアンチモンの内の少なくとも3種類以上
の元素から構成される混晶化合物半導体であることを特
徴とするシリコン系発光受光素子。14. The silicon-based light emitting and receiving device according to claim 1, wherein the fine particles made of a semiconductor are a mixed crystal compound composed of at least three or more elements of indium, gallium, arsenic, phosphorus and antimony. A silicon-based light emitting / receiving element, which is a semiconductor.
積回路において、 波長の異なる複数の光が、それぞれ異なる信号情報を伝
送することで、同一の光導波路内で、上記波長の異なる
複数の光による波長多重並列伝送を行うことを特徴とす
るシリコン系光電気集積回路。15. The silicon-based optoelectronic integrated circuit according to claim 2, wherein a plurality of lights having different wavelengths transmit different signal information, respectively, so that a plurality of lights having different wavelengths are transmitted in the same optical waveguide. A silicon-based optoelectronic integrated circuit characterized by performing wavelength division parallel transmission by light.
積回路システムにおいて、 波長の異なる複数の光が、それぞれ異なる信号情報を伝
送することで、同一の光導波路内で、上記波長の異なる
複数の光による波長多重並列伝送を行うことを特徴とす
るシリコン系光電気集積回路システム。16. The silicon-based optoelectronic integrated circuit system according to claim 3, wherein a plurality of lights having different wavelengths transmit different signal information, so that a plurality of different wavelengths are provided in the same optical waveguide. A silicon-based optoelectronic integrated circuit system characterized by performing wavelength-division-multiplexed parallel transmission using light.
集積回路において、複数のシリコン系発光受光素子を備
え、 この複数のシリコン系発光受光素子は、それぞれ、大き
さの異なる半導体からなる微粒子を有しており、 この複数のシリコン系発光受光素子によって、同一の光
導波路内で、波長の異なる複数の光による波長多重並列
伝送を行うことを特徴とするシリコン系光電気集積回
路。17. The silicon-based optoelectronic integrated circuit according to claim 15, further comprising a plurality of silicon-based light emitting / receiving elements, wherein each of the plurality of silicon-based light emitting / receiving elements comprises fine particles made of semiconductors of different sizes. A silicon-based optoelectronic integrated circuit having a plurality of silicon-based light-emitting and light-receiving elements for performing wavelength-multiplexed parallel transmission of a plurality of lights having different wavelengths in the same optical waveguide.
集積回路において、複数のシリコン系発光受光素子を備
え、 上記複数のシリコン系発光受光素子の半導体からなる微
粒子が、混晶化合物半導体からなり、 この複数のシリコン系発光受光素子は、それぞれ、混晶
比が異なる混晶化合物半導体からなる微粒子を有してお
り、 この複数のシリコン系発光受光素子によって、同一の光
導波路内で、波長の異なる複数の光による波長多重並列
伝送を行うことを特徴とするシリコン系光電気集積回
路。18. The silicon-based optoelectronic integrated circuit according to claim 15, further comprising a plurality of silicon-based light emitting / receiving elements, wherein the fine particles made of semiconductor of the plurality of silicon-based light emitting / receiving elements are made of a mixed crystal compound semiconductor. The plurality of silicon-based light emitting / receiving elements have fine particles made of mixed crystal compound semiconductors having different mixed crystal ratios, respectively. A silicon-based optoelectronic integrated circuit characterized by performing wavelength division multiplexing parallel transmission using a plurality of different lights.
に記載のシリコン系光電気集積回路において、 外部システムに接続した光導波路を有し、 この光導波路を介して、波長の異なる複数の光による波
長多重並列伝送で、信号を入出力することを特徴とする
シリコン系光電気集積回路。19. The silicon-based optoelectronic integrated circuit according to claim 15, further comprising an optical waveguide connected to an external system, and a plurality of different wavelengths being provided via the optical waveguide. A silicon-based optoelectronic integrated circuit characterized by inputting and outputting signals by wavelength division multiplexing parallel transmission using light.
集積回路システムにおいて、 複数の集積回路の間に光導波路を接続し、この光導波路
を経由して、波長の異なる複数の光による波長多重並列
伝送で、信号を入出力することを特徴とするシリコン系
光電気集積回路システム。20. The silicon-based optoelectronic integrated circuit system according to claim 16, wherein an optical waveguide is connected between a plurality of integrated circuits, and wavelength multiplexing is performed by a plurality of lights having different wavelengths via the optical waveguide. A silicon-based optoelectronic integrated circuit system, which inputs and outputs signals by parallel transmission.
集積回路において、 上記光導波路を、光ファイバーとしたことを特徴とする
シリコン系光電気集積回路。21. The silicon-based optoelectronic integrated circuit according to claim 20, wherein the optical waveguide is an optical fiber.
素子を製造する方法であって、 第1の導電型にドープされたシリコンオンインシュレー
タ層の上に、請求項11乃至14のいずれか1つに記載
の半導体からなる微粒子を少なくとも1つ形成する工程
と、 上記ドープされたシリコンオンインシュレータ層および
上記半導体からなる微粒子上に、真性シリコン・エピタ
キシャル層を形成して、上記半導体からなる微粒子を埋
込む工程と、 上記真性シリコン・エピタキシャル層上に、第2の導電
型の第2のドープシリコン層を形成する工程と、 上記シリコンオンインシュレータ層および上記半導体か
らなる微粒子を有する発光受光素子を形成する工程とを
備えることを特徴とするシリコン系発光受光素子の製造
方法。22. A method of manufacturing a silicon-based light emitting / receiving element according to claim 1, wherein the silicon-on-insulator layer doped to the first conductivity type is provided. Forming at least one fine particle made of a semiconductor, and forming an intrinsic silicon epitaxial layer on the doped silicon-on-insulator layer and the fine particle made of the semiconductor to form the fine particle made of the semiconductor. Step of burying, step of forming second doped silicon layer of second conductivity type on the intrinsic silicon epitaxial layer, and formation of light emitting / receiving element having fine particles of the silicon-on-insulator layer and the semiconductor A method of manufacturing a silicon-based light emitting / receiving element, comprising:
素子を製造する方法であって、 第1の導電型にドープされたシリコンオンインシュレー
タ層の上に、真性シリコン・第1エピタキシャル層もし
くは、上記シリコンオンインシュレータ層と同じ導電型
のドープシリコン・第1エピタキシャル層を形成する工
程と、 上記真性シリコン・第1エピタキシャル層もしくは、上
記ドープシリコン・第1エピタキシャル層上に、請求項
11乃至14のいずれか1つに記載の半導体からなる微
粒子を少なくとも1つ形成する工程と、 上記真性シリコン・第1エピタキシャル層もしくは上記
ドープシリコン・第1エピタキシャル層、および、上記
半導体からなる微粒子上に、真性シリコン・第2エピタ
キシャル層を形成して、上記半導体からなる微粒子を埋
込む工程と、 上記真性シリコン・第2エピタキシャル層上に、第2の
導電型のドープシリコン層を形成する工程と、 上記シリコンオンインシュレータ層と、上記真性シリコ
ン・第1エピタキシャル層もしくは上記ドープシリコン
・第1エピタキシャル層と、上記ドープシリコン層と、
上記半導体からなる微粒子とを有するシリコン系発光受
光素子を形成する工程とを備えることを特徴とするシリ
コン系発光受光素子の製造方法。23. A method of manufacturing a silicon-based light emitting / receiving element according to claim 1, wherein an intrinsic silicon / first epitaxial layer is formed on the silicon-on-insulator layer doped to the first conductivity type, or The step of forming a doped silicon / first epitaxial layer having the same conductivity type as that of the silicon-on-insulator layer; A step of forming at least one fine particle made of the semiconductor described in any one of the above, and an intrinsic silicon on the intrinsic silicon / first epitaxial layer or the doped silicon / first epitaxial layer and the fine particle made of the semiconductor. · Fine particles made of the above semiconductor by forming a second epitaxial layer And a step of forming a second conductive type doped silicon layer on the intrinsic silicon / second epitaxial layer, the silicon-on-insulator layer, and the intrinsic silicon / first epitaxial layer or the doped layer. A silicon first epitaxial layer, the above-mentioned doped silicon layer,
And a step of forming a silicon-based light emitting / receiving element having the fine particles made of a semiconductor.
素子の製造方法であって、 アンドープシリコンオンインシュレータ層に、n型領域
を形成する工程と、 上記アンドープシリコンオンインシュレータ層に、p型
領域を形成する工程と、 上記n型領域とp型領域の間のアンドープ領域に、半導
体をイオン注入する工程と、 上記イオン注入後に、半導体からなる微粒子を形成する
ための熱処理工程と、 上記アンドープシリコンオンインシュレータ層および上
記半導体からなる微粒子を有するシリコン系発光受光素
子を形成する工程とを備えることを特徴とするシリコン
系発光受光素子の製造方法。24. The method for manufacturing a silicon-based light-emitting / receiving element according to claim 1, wherein an n-type region is formed in the undoped silicon-on-insulator layer, and a p-type region is formed in the undoped silicon-on-insulator layer. A step of forming a semiconductor, a step of ion-implanting a semiconductor into an undoped region between the n-type region and the p-type region, a heat treatment step for forming fine particles of a semiconductor after the ion-implantation, the undoped silicon And a step of forming a silicon-based light emitting / receiving element having an on-insulator layer and fine particles made of the above semiconductor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001194702A JP2003008054A (en) | 2001-06-27 | 2001-06-27 | Silicon-based light emitting and receiving element, method of manufacturing the same, silicon-based opto-electric integrated circuit, and silicon-based opto-electric integrated circuit system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001194702A JP2003008054A (en) | 2001-06-27 | 2001-06-27 | Silicon-based light emitting and receiving element, method of manufacturing the same, silicon-based opto-electric integrated circuit, and silicon-based opto-electric integrated circuit system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003008054A true JP2003008054A (en) | 2003-01-10 |
Family
ID=19032792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001194702A Pending JP2003008054A (en) | 2001-06-27 | 2001-06-27 | Silicon-based light emitting and receiving element, method of manufacturing the same, silicon-based opto-electric integrated circuit, and silicon-based opto-electric integrated circuit system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003008054A (en) |
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006228916A (en) * | 2005-02-17 | 2006-08-31 | Sony Corp | Light emitting element |
| WO2007066854A1 (en) * | 2005-12-09 | 2007-06-14 | Electronics And Telecommunications Research Institute | Silicon-based light emitting diode for enhancing light extraction efficiency and method of fabricating the same |
| JP2008305914A (en) * | 2007-06-06 | 2008-12-18 | Sharp Corp | Light emitting device, semiconductor chip, chip module, and method for manufacturing light emitting device |
| US7574090B2 (en) | 2006-05-12 | 2009-08-11 | Toshiba America Electronic Components, Inc. | Semiconductor device using buried oxide layer as optical wave guides |
| US7772587B2 (en) | 2005-12-09 | 2010-08-10 | Electronics And Telecommunications Research Institute | Silicon-based light emitting diode for enhancing light extraction efficiency and method of fabricating the same |
| US8633067B2 (en) | 2010-11-22 | 2014-01-21 | International Business Machines Corporation | Fabricating photonics devices fully integrated into a CMOS manufacturing process |
| WO2014073296A1 (en) * | 2012-11-08 | 2014-05-15 | 株式会社ブイ・テクノロジー | Optical interconnection device |
| US8867868B2 (en) | 2006-10-03 | 2014-10-21 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
| USD789367S1 (en) | 2016-02-29 | 2017-06-13 | Microsoft Corporation | Computer input device |
| USD789366S1 (en) | 2016-02-29 | 2017-06-13 | Microsoft Corporation | Computer input device |
| USD789363S1 (en) | 2016-02-29 | 2017-06-13 | Microsoft Corporation | Computer input device |
| USD789364S1 (en) | 2016-02-29 | 2017-06-13 | Microsoft Corporation | Computer input device |
| USD789365S1 (en) | 2016-02-29 | 2017-06-13 | Microsoft Corporation | Computer input device |
| USD805130S1 (en) | 2016-05-13 | 2017-12-12 | Microsoft Corporation | Electronic console for gaming and/or entertainment purposes |
| USD826336S1 (en) | 2017-06-09 | 2018-08-21 | Microsoft Corporation | Electronic housing |
| USD826335S1 (en) | 2017-06-09 | 2018-08-21 | Microsoft Corporation | Electronic housing |
| USD826334S1 (en) | 2017-06-09 | 2018-08-21 | Microsoft Corporation | Electronic housing |
| USD826337S1 (en) | 2017-06-09 | 2018-08-21 | Microsoft Corporation | Electronic housing |
| USD827032S1 (en) | 2017-06-09 | 2018-08-28 | Microsoft Corporation | Electronic housing |
| USD839355S1 (en) | 2017-06-09 | 2019-01-29 | Microsoft Corporation | Electronic housing |
| USD839353S1 (en) | 2017-06-09 | 2019-01-29 | Microsoft Corporation | Electronic housing with removable support stand |
| USD839354S1 (en) | 2017-06-09 | 2019-01-29 | Microsoft Corporation | Electronic housing with removable support stand |
| USD845278S1 (en) | 2017-06-09 | 2019-04-09 | Microsoft Corporation | Support stand for an electronic housing |
| USD924334S1 (en) | 2019-08-30 | 2021-07-06 | Microsoft Corporation | Gaming console |
| USD924335S1 (en) | 2019-08-30 | 2021-07-06 | Microsoft Corporation | Console with illumination |
-
2001
- 2001-06-27 JP JP2001194702A patent/JP2003008054A/en active Pending
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006228916A (en) * | 2005-02-17 | 2006-08-31 | Sony Corp | Light emitting element |
| WO2007066854A1 (en) * | 2005-12-09 | 2007-06-14 | Electronics And Telecommunications Research Institute | Silicon-based light emitting diode for enhancing light extraction efficiency and method of fabricating the same |
| US7772587B2 (en) | 2005-12-09 | 2010-08-10 | Electronics And Telecommunications Research Institute | Silicon-based light emitting diode for enhancing light extraction efficiency and method of fabricating the same |
| US7574090B2 (en) | 2006-05-12 | 2009-08-11 | Toshiba America Electronic Components, Inc. | Semiconductor device using buried oxide layer as optical wave guides |
| US8867875B2 (en) | 2006-05-12 | 2014-10-21 | Kabushiki Kaisha Toshiba | Semiconductor device using buried oxide layer as optical wave guides |
| US8867868B2 (en) | 2006-10-03 | 2014-10-21 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit |
| JP2008305914A (en) * | 2007-06-06 | 2008-12-18 | Sharp Corp | Light emitting device, semiconductor chip, chip module, and method for manufacturing light emitting device |
| US8633067B2 (en) | 2010-11-22 | 2014-01-21 | International Business Machines Corporation | Fabricating photonics devices fully integrated into a CMOS manufacturing process |
| US9006048B2 (en) | 2010-11-22 | 2015-04-14 | International Business Machines Corporation | Fabricating photonics devices fully integrated into a CMOS manufacturing process |
| US9006049B2 (en) | 2010-11-22 | 2015-04-14 | International Business Machines Corporation | Fabricating photonics devices fully integrated into a CMOS manufacturing process |
| WO2014073296A1 (en) * | 2012-11-08 | 2014-05-15 | 株式会社ブイ・テクノロジー | Optical interconnection device |
| CN104769472A (en) * | 2012-11-08 | 2015-07-08 | 株式会社V技术 | Optical interconnection device |
| USD789363S1 (en) | 2016-02-29 | 2017-06-13 | Microsoft Corporation | Computer input device |
| USD789366S1 (en) | 2016-02-29 | 2017-06-13 | Microsoft Corporation | Computer input device |
| USD789367S1 (en) | 2016-02-29 | 2017-06-13 | Microsoft Corporation | Computer input device |
| USD789364S1 (en) | 2016-02-29 | 2017-06-13 | Microsoft Corporation | Computer input device |
| USD789365S1 (en) | 2016-02-29 | 2017-06-13 | Microsoft Corporation | Computer input device |
| USD805130S1 (en) | 2016-05-13 | 2017-12-12 | Microsoft Corporation | Electronic console for gaming and/or entertainment purposes |
| USD826337S1 (en) | 2017-06-09 | 2018-08-21 | Microsoft Corporation | Electronic housing |
| USD826335S1 (en) | 2017-06-09 | 2018-08-21 | Microsoft Corporation | Electronic housing |
| USD826334S1 (en) | 2017-06-09 | 2018-08-21 | Microsoft Corporation | Electronic housing |
| USD826336S1 (en) | 2017-06-09 | 2018-08-21 | Microsoft Corporation | Electronic housing |
| USD827032S1 (en) | 2017-06-09 | 2018-08-28 | Microsoft Corporation | Electronic housing |
| USD839355S1 (en) | 2017-06-09 | 2019-01-29 | Microsoft Corporation | Electronic housing |
| USD839353S1 (en) | 2017-06-09 | 2019-01-29 | Microsoft Corporation | Electronic housing with removable support stand |
| USD839354S1 (en) | 2017-06-09 | 2019-01-29 | Microsoft Corporation | Electronic housing with removable support stand |
| USD845278S1 (en) | 2017-06-09 | 2019-04-09 | Microsoft Corporation | Support stand for an electronic housing |
| USD924334S1 (en) | 2019-08-30 | 2021-07-06 | Microsoft Corporation | Gaming console |
| USD924335S1 (en) | 2019-08-30 | 2021-07-06 | Microsoft Corporation | Console with illumination |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003008054A (en) | Silicon-based light emitting and receiving element, method of manufacturing the same, silicon-based opto-electric integrated circuit, and silicon-based opto-electric integrated circuit system | |
| US20250248092A1 (en) | Superlattice materials and applications | |
| CN105122469B (en) | Semiconductor light-receiving device and its manufacture method | |
| US7616904B1 (en) | Waveguide photodetector with integrated electronics | |
| US9653639B2 (en) | Laser using locally strained germanium on silicon for opto-electronic applications | |
| US7297569B2 (en) | Semiconductor devices with reduced active region defects and unique contacting schemes | |
| JP2817703B2 (en) | Optical semiconductor device | |
| US8958678B2 (en) | Electro-optice device comprising a ridge waveguide and a PN junction and method of manufacturing said device | |
| US7279699B2 (en) | Integrated circuit comprising a waveguide having an energy band engineered superlattice | |
| US20070104441A1 (en) | Laterally-integrated waveguide photodetector apparatus and related coupling methods | |
| US11353654B2 (en) | Waveguide absorbers | |
| JPS6329418B2 (en) | ||
| JP2017147352A (en) | Semiconductor light receiving element, photoelectric fusion module, method for manufacturing semiconductor light receiving element | |
| JP4879411B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2002299598A (en) | Semiconductor device | |
| EP4390479A1 (en) | Photodetectors with a tapered interface | |
| US5221633A (en) | Method of manufacturing a distributed drive optoelectronic integrated circuit | |
| JP7275843B2 (en) | Optical semiconductor device | |
| US20250275261A1 (en) | Avalanche photodetectors for parallel optical interconnects | |
| US20240266806A1 (en) | Laser, fabrication method therefor, and laser device | |
| JPH05218379A (en) | Optical / electronic integrated circuit device | |
| JPH04342175A (en) | Integrated photoelectric receiving circuit |