[go: up one dir, main page]

JP2003007998A - Low resistance nitride semiconductor and method for manufacturing the same - Google Patents

Low resistance nitride semiconductor and method for manufacturing the same

Info

Publication number
JP2003007998A
JP2003007998A JP2001190357A JP2001190357A JP2003007998A JP 2003007998 A JP2003007998 A JP 2003007998A JP 2001190357 A JP2001190357 A JP 2001190357A JP 2001190357 A JP2001190357 A JP 2001190357A JP 2003007998 A JP2003007998 A JP 2003007998A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
nitride semiconductor
doped
low resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001190357A
Other languages
Japanese (ja)
Inventor
Kazuhide Kumakura
一英 熊倉
Toshiki Makimoto
俊樹 牧本
Naoki Kobayashi
小林  直樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2001190357A priority Critical patent/JP2003007998A/en
Publication of JP2003007998A publication Critical patent/JP2003007998A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】高い正孔濃度で、低抵抗のp型窒化物半導体構
造およびその作製方法を提供すること。 【解決手段】p型不純物をドーピングした窒化物半導体
で構成され、格子定数a1を有する半導体1とa1とは
異なる格子定数a2を有する半導体2が格子歪を含んだ
状態で接合し、窒化物半導体1のドーパントが5%以上
活性化していることを特徴とする。接合状態で600℃
以上の温度で活性化熱処理を行う。
(57) Abstract: Provided is a p-type nitride semiconductor structure having a high hole concentration and a low resistance, and a method for manufacturing the same. SOLUTION: A semiconductor 1 composed of a nitride semiconductor doped with a p-type impurity and having a lattice constant a1 and a semiconductor 2 having a lattice constant a2 different from a1 are joined in a state containing lattice strain, thereby forming a nitride semiconductor. One dopant is activated by 5% or more. 600 ° C in the joined state
The activation heat treatment is performed at the above temperature.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】窒化物半導体をべースとした緑〜
紫外領域発光デバイスや高出力電子デバイス等を作製す
る際には、p型窒化物半導体のキャリア濃度を高くし抵
抗を下げることが、デバイス特性向上のためにも必要で
ある。とくに禁制帯幅の広い半導体において高濃度化を
図ることは、光や電子の閉じ込めに対しても有効であ
る。本発明は、このような窒化物半導体の高濃度p型層
を作製するための構造およびその作製方法に関するもの
である。
[Industrial application] Green based on nitride semiconductors
When manufacturing an ultraviolet light emitting device, a high-power electronic device, or the like, it is necessary to increase the carrier concentration of the p-type nitride semiconductor and reduce the resistance in order to improve device characteristics. In particular, increasing the concentration of a semiconductor having a wide band gap is effective for confining light and electrons. The present invention relates to a structure and a method for manufacturing such a high-concentration p-type layer of a nitride semiconductor.

【0002】[0002]

【従来の技術】高濃度p型窒化物半導体の作製に関する
研究が盛んに行われている。これは、p型窒化物半導体
層は、その抵抗が高いため発熱したり、キャリア濃度が
低いため良好なオーミック接合の形成が困難となりデバ
イスの閾値が上昇したり、デバイス特性に悪影響を及ぼ
すからである。これまで、p型窒化物半導体の作製に
は、アクセプタとしてMg原子が用いられている。ま
た、このアクセプタの活性化のために、以下のような方
法が報告されている。
2. Description of the Related Art Researches on fabrication of high-concentration p-type nitride semiconductors have been actively conducted. This is because the p-type nitride semiconductor layer has a high resistance and thus generates heat, and because the carrier concentration is low, it is difficult to form a good ohmic junction and the threshold value of the device increases, which adversely affects the device characteristics. is there. Heretofore, Mg atoms have been used as acceptors in the production of p-type nitride semiconductors. The following methods have been reported for activating the acceptor.

【0003】電子線励起により励起する。It is excited by electron beam excitation.

【0004】高周波を印加する。A high frequency is applied.

【0005】窒素雰囲気下で熱処理する。Heat treatment is performed in a nitrogen atmosphere.

【0006】からのいずれの方法も、Mg−Hの結
合を断ち切り、Mgアクセプタを活性化する方法であ
る。現状では、最も簡便な方法であるが主流となって
いる。
[0006] Any of the above methods is a method of terminating the bond of Mg-H and activating the Mg acceptor. At present, it is the most convenient method, but it is the mainstream.

【0007】また、Mgアクセプタの活性化のために半
導体表面に金属触媒層を用いる方法が報告されている
(脇、藤岡、尾嶋 平成13年春季第48回応用物理学
関係連合講演会 講演予稿集p.416−31p−K−
3)。この方法は、MgをドーピングしたGaN表面に
Niを薄く真空蒸着した後、熱処理を行うものである。
従来の熱処理では、その温度が約600度以上でないと
Mgアクセプタは活性化しなかったが、薄いNi触媒層
を用いる方法では、200度という低温でもMgアクセ
プタが活性化する。これは、薄いNiが金属触媒層とし
て働き、GaN表面で水素の脱離を促進するため、低温
でもMgアクセプタが活性化するものと考えられてい
る。しかしながら、Ni触媒層を用いた場合でも、得ら
れる正孔濃度は触媒層を用いない場合と同じである。
Further, a method of using a metal catalyst layer on the semiconductor surface for activation of the Mg acceptor has been reported (Waki, Fujioka, Ojima, Proceedings of the 48th Joint Spring Conference on Applied Physics, Spring 2001). p.416-31p-K-
3). In this method, Ni is thinly vacuum-deposited on the GaN surface doped with Mg, and then heat treatment is performed.
In the conventional heat treatment, the Mg acceptor was not activated unless the temperature was about 600 ° C. or higher, but in the method using the thin Ni catalyst layer, the Mg acceptor was activated even at a low temperature of 200 ° C. It is considered that this is because the thin Ni acts as a metal catalyst layer and promotes desorption of hydrogen on the GaN surface, so that the Mg acceptor is activated even at a low temperature. However, even when the Ni catalyst layer is used, the obtained hole concentration is the same as when the catalyst layer is not used.

【0008】一方、高濃度p型層を作製するための方法
としては、以下のような報告がある。
On the other hand, as a method for producing a high-concentration p-type layer, there are the following reports.

【0009】禁制帯幅の狭い(誘電率の大きい)窒化
物半導体を用いる。
A nitride semiconductor having a narrow band gap (having a large dielectric constant) is used.

【0010】同時ドーピング法を用いる方法。つま
り、n型のドーパントとp型のドーパント(n型ドーパ
ント<P型ドーパント)を同時にドーピングし、ドナー
・アクセプタペアを形成し安定化させるとともに、過剰
なアクセプタを高濃度まで安定化させる方法である。
A method using a co-doping method. That is, it is a method of simultaneously doping an n-type dopant and a p-type dopant (n-type dopant <P-type dopant) to form and stabilize a donor-acceptor pair, and to stabilize excess acceptors to a high concentration. .

【0011】の方法では、一般的にGaNよりも禁制
帯幅の狭いInGaNが用いられる。InGaNはGa
Nよりも誘電率が大きいために、水素原子モデルから計
算される正孔の束縛エネルギーが小さくなる。このた
め、アクセプタの活性化エネルギーは、GaNよりもI
nGaNのほうが小さくなることが予想される。実験的
にもInGaNの正孔濃度の温度特性から求めたアクセ
プタの活性化エネルギーは、GaNよりも小さく、室温
で1018cm−3を超える正孔濃度が実現されている
(K.Kumakura,T.Makimoto and N.Kobayashi,Jpn.App1.Ph
ys-39(2000)L337.)。
In the method (1), InGaN having a narrower band gap than GaN is generally used. InGaN is Ga
Since the dielectric constant is larger than N, the binding energy of holes calculated from the hydrogen atom model becomes small. Therefore, the activation energy of the acceptor is higher than that of GaN by I.
It is expected that nGaN will be smaller. Experimentally, the activation energy of the acceptor obtained from the temperature characteristics of the hole concentration of InGaN is smaller than that of GaN, and a hole concentration exceeding 10 18 cm −3 has been realized at room temperature.
(K.Kumakura, T.Makimoto and N.Kobayashi, Jpn.App1.Ph
ys-39 (2000) L337.).

【0012】しかしながら、この方法では禁制帯幅の狭
い半導体を用いるため、半導体で光あるいは電子を閉じ
込める構造、例えば半導体レーザーの光閉じ込め層や、
電子デバイスにおける電子や正孔を閉じ込める為の障壁
層に利用することができない。
However, since a semiconductor having a narrow band gap is used in this method, a structure for confining light or electrons in the semiconductor, for example, an optical confinement layer of a semiconductor laser,
It cannot be used as a barrier layer for confining electrons and holes in electronic devices.

【0013】また、の方法では、ドナー・アクセプタ
対を形成するために、p型不純物だけでなく、ほぼ同量
のn型不純物を半導体中にドーピングする。このため、
高濃度のp型層を作製するためには通常の作製方法の2
倍以上の不純物をドーピングしなければならい。その結
果、成長表面の平坦性が悪くなり、デバイスの活性層近
傍には利用できない。
In the above method, in order to form a donor-acceptor pair, not only p-type impurities but also n-type impurities of substantially the same amount are doped into the semiconductor. For this reason,
In order to produce a high-concentration p-type layer
It is necessary to dope more than twice as many impurities. As a result, the flatness of the growth surface deteriorates, and it cannot be used near the active layer of the device.

【0014】一方、MgドープGaN上に薄いMgドー
プInGaN層を成長した構造によって、電極と半導体
との間の接触抵抗を低減する報告もなされている(熊
倉、牧本、小林 平成13年春季第48回応用物理学
関係連合講演会 講演予稿集p.415−31a−K−
11)。一般的に、半導体のキャリア濃度が増加するこ
とで接触抵抗は減少する。この系では、薄い歪InGa
N層において発生する分極電界によって、半導体表面で
バンド構造が急峻に変化する。その結果、金属−半導体
界面に発生する障壁の幅が薄くなり、電流が流れ易くな
る。そのため金属−半導体界面での接触抵抗が減少する
ことになる。つまりこの方法は、MgドープGaN自体
の抵抗の減少とは関係なく、半導体表面でのバンド構造
がその抵抗を決定していると言うものである。
On the other hand, it has also been reported that the structure in which a thin Mg-doped InGaN layer is grown on Mg-doped GaN reduces the contact resistance between the electrode and the semiconductor (Kumakura, Makimoto, Kobayashi, Spring 2001, No. 48). Proceedings of the Annual Joint Lecture on Applied Physics p.415-31a-K-
11). Generally, the contact resistance decreases as the carrier concentration of the semiconductor increases. In this system, thin strain InGa
The band structure sharply changes on the semiconductor surface due to the polarization electric field generated in the N layer. As a result, the width of the barrier generated at the metal-semiconductor interface becomes thin, and the current easily flows. Therefore, the contact resistance at the metal-semiconductor interface is reduced. That is, in this method, the band structure on the semiconductor surface determines the resistance regardless of the decrease in the resistance of the Mg-doped GaN itself.

【0015】[0015]

【発明が解決しようとする課題】発明の目的は、窒化物
半導体において、Mgアクセプタの活性化エネルギーが
大きいために(GaNで170meV)、室温で高い正
孔濃度が得られなかった点を解決し、高い正孔濃度で、
p型の低抵抗窒化物半導体及びその作製方法を提供する
ことにある。
SUMMARY OF THE INVENTION An object of the invention is to solve the problem that a high hole concentration cannot be obtained at room temperature in a nitride semiconductor because the activation energy of Mg acceptor is large (170 meV in GaN). , With high hole concentration,
A p-type low resistance nitride semiconductor and a method for manufacturing the same are provided.

【0016】[0016]

【課題を解決するための手段】本発明の低抵抗窒化物半
導体は、p型不純物をドーピングした窒化物半導体で構
成され、格子定数a1を有する半導体1とa1とは異な
る格子定数a2を有する半導体2とが格子歪を含んだ状
態で接合し、半導体1のドーパントが5%以上活性化し
ていることを特徴とする。
The low resistance nitride semiconductor of the present invention is composed of a nitride semiconductor doped with a p-type impurity and has a lattice constant a1 and a semiconductor having a lattice constant a2 different from a1. And 2 are bonded together in a state including lattice strain, and the dopant of the semiconductor 1 is activated by 5% or more.

【0017】本発明の低抵抗窒化物半導体の作製方法
は、p型不純物をドーピングした格子定数a1を有する
半導体1上に、a1とは異なる格子定数a2を有する半
導体2を格子歪を含んだ状態で接合し、次いで、ドーパ
ントを活性化するための熱処理を行うことを特徴とす
る。
According to the method for producing a low-resistance nitride semiconductor of the present invention, a semiconductor 2 having a lattice constant a2 different from a1 contains a lattice strain on a semiconductor 1 having a lattice constant a1 doped with a p-type impurity. And then heat treatment for activating the dopant is performed.

【0018】[0018]

【作用】MgをドービングしたGaNの表面に薄いMg
をドーピングしたInGaNを成長すると、膜厚が薄い
場合、InGaNは格子緩和せずに歪んだ状態を保つ。
この表面での歪の効果により、MgをドーピングしたG
aN中におけるMgは格子間などの不適切な位置に入ら
ず、格子欠陥が減少する。したがって、アクセプタとし
て働くMg原子の濃度が増加し正孔濃度が増加するよう
になる。
[Function] A thin Mg film is formed on the surface of GaN on which Mg is dubbed.
When InGaN doped with is grown, InGaN maintains a strained state without lattice relaxation when the film thickness is thin.
Due to the effect of strain on this surface, Mg-doped G
Mg in aN does not enter an inappropriate position such as between lattices, and lattice defects are reduced. Therefore, the concentration of Mg atoms acting as an acceptor increases, and the hole concentration increases.

【0019】従来の技術とは、半導体表面に薄い半導体
格子歪層が存在する点が異なる。従来の技術において
は、活性化熱処理を行ったとしても活性化率はよくても
2%程度であり、従って、高濃度の正孔密度を達成しよ
うとすると、初期の不純物のドープ量を高くしなければ
ならない。しかるに、ドープ量が多くなると、格子間に
不純物が入り込み、半導体層の品質の劣化を招いてしま
う。
It differs from the prior art in that a thin semiconductor lattice strain layer is present on the semiconductor surface. In the conventional technique, the activation rate is at most about 2% even if the activation heat treatment is performed. Therefore, in order to achieve a high concentration of hole density, the doping amount of the initial impurity is increased. There must be. However, when the doping amount is large, impurities enter between the lattices, which causes deterioration of the quality of the semiconductor layer.

【0020】本発明においては、活性化率が5%以上と
高いため、少ないドープ量で(従って、結晶性の劣化を
招くことなく)、高い正孔密度を達成することができ
る。
In the present invention, since the activation rate is as high as 5% or more, a high hole density can be achieved with a small doping amount (thus, without causing deterioration of crystallinity).

【0021】[0021]

【発明の実施の形態】本発明においては、格子定数a1
を有する半導体1とa1とは異なる格子定数a2を有す
る半導体2が格子歪を含んだ状態で接合する。
BEST MODE FOR CARRYING OUT THE INVENTION In the present invention, the lattice constant a1
And the semiconductor 2 having a lattice constant a2 different from that of a1 are bonded together in a state including lattice strain.

【0022】半導体1を形成する基板の種類は特に限定
されない。例えばサファイア基板が好適に用いられる。
基板と半導体1との間には、緩衝層、アンドープ層を介
在せしめることが好ましい。
The type of substrate on which the semiconductor 1 is formed is not particularly limited. For example, a sapphire substrate is preferably used.
A buffer layer and an undoped layer are preferably interposed between the substrate and the semiconductor 1.

【0023】半導体1は窒化物半導体であるが、例え
ば、AlInGa(0≦a、b、c、d≦
1)およびBAl(0≦x、y、z≦1)その
他の窒化物半導体が用いられる。
Although the semiconductor 1 is a nitride semiconductor, for example, Al a In b Ga c N d (0 ≦ a, b, c, d ≦
1) and B x Al y N z (0 ≦ x, y, z ≦ 1) and other nitride semiconductors are used.

【0024】半導体1の形成方法も特に限定されない
が、例えば、有機金属気相成長法が好ましい。
The method of forming the semiconductor 1 is not particularly limited, but for example, a metal organic chemical vapor deposition method is preferable.

【0025】この半導体1には、p型不純物をドープす
る。
The semiconductor 1 is doped with p-type impurities.

【0026】ドープする不純物としては、例えば、M
g、Cなどが上げられる。特に、Mgは活性化されやす
く低濃度ドープで高い正孔密度を達成する上で好まし
い。
The impurities to be doped are, for example, M
g, C, etc. can be raised. In particular, Mg is preferable because it is easily activated and achieves a high hole density with low concentration doping.

【0027】本発明においては、活性化の効率が極めて
高いため、過剰に不純物をドープする必要がなく、従っ
て、良好な結晶性を維持しつつ高い正孔濃度を有する半
導体を作製することができる。
In the present invention, since the activation efficiency is extremely high, it is not necessary to dope impurities excessively, and therefore a semiconductor having a high hole concentration while maintaining good crystallinity can be manufactured. .

【0028】本発明においては、p型不純物がドープ半
導体1上に、半導体1の格子定数a1とは異なる格子定
数a2を有する半導体2を格子歪を含んだ状態で接合す
る。
In the present invention, the semiconductor 2 having the lattice constant a2 different from the lattice constant a1 of the semiconductor 1 is bonded to the doped semiconductor 1 on the doped semiconductor 1 in a state including the lattice strain.

【0029】「格子歪を含んだ状態」には部分格子緩和
状態も含まれる。半導体2が格子歪を含んだ状態になる
かどうかは、半導体1と半導体2との組成・組成比及び
半導体2の膜厚により左右される。
The "state including lattice strain" also includes a partial lattice relaxation state. Whether or not the semiconductor 2 is in a state including lattice strain depends on the composition / composition ratio between the semiconductor 1 and the semiconductor 2 and the film thickness of the semiconductor 2.

【0030】例えば、GaN上にInGaNを接合した
場合を図3に、AlGaN上にGaNを接合した場合を
図5に、AlGaN上にInGaNを接合した場合を図
7に示すが、半導体1と半導体2との組成・組成比及び
半導体2の膜厚により変化することがわかる。半導体
1、半導体2としてこれら以外のものを使用する場合に
も予め実験により、組成・組成比と膜厚による歪状態の
図を求めておき、それに基づき格子歪を含んだ状態を実
現すればよい。
For example, FIG. 3 shows the case where InGaN is joined to GaN, FIG. 5 shows the case where GaN is joined to AlGaN, and FIG. 7 shows the case where InGaN is joined to AlGaN. It can be seen that it changes depending on the composition and composition ratio with respect to No. Even when other than these are used as the semiconductor 1 and the semiconductor 2, it is sufficient to obtain a diagram of the strain state due to the composition / composition ratio and the film thickness by an experiment in advance and realize the state including the lattice strain based on the figure. .

【0031】なお、図3,5,7における「歪」領域は
接合後における格子定数が異なる半導体1と半導体2と
の格子定数の差が約0の場合における領域である。「部
分格子緩和」領域は、格子定数の差が−2%〜+2%の
領域である。
The "strained" regions in FIGS. 3, 5 and 7 are regions where the difference in lattice constant between the semiconductor 1 and the semiconductor 2 having different lattice constants after bonding is about 0. The “partial lattice relaxation” region is a region where the difference in lattice constant is −2% to + 2%.

【0032】格子歪を含んだ状態で半導体2を接合した
後、活性化熱処理を行う。活性化熱処理の温度として
は、600℃以上の温度で行えば十分である。すなわ
ち、600℃以上の熱処理によりドーパントが5%以上
活性化する。ただ、950℃以下が好ましい。950℃
を超えると半導体の表面が荒れてしまうことがある。
After the semiconductor 2 is bonded in a state including the lattice strain, activation heat treatment is performed. A temperature of 600 ° C. or higher is sufficient as the temperature of the activation heat treatment. That is, the dopant is activated by 5% or more by heat treatment at 600 ° C. or more. However, it is preferably 950 ° C or lower. 950 ° C
If it exceeds, the surface of the semiconductor may be roughened.

【0033】熱処理時間としては、1〜30分が好まし
く、5〜15分がより好ましい。熱処理時間が短すぎる
と活性化が十分行われない場合があり、長すぎても効果
が飽和してしまう。
The heat treatment time is preferably 1 to 30 minutes, more preferably 5 to 15 minutes. If the heat treatment time is too short, activation may not be performed sufficiently, and if it is too long, the effect will be saturated.

【0034】半導体1あるいは半導体2において、In
GaN、AlGaNを用いる場合、In,Alの組成比
は、0.1〜0.2が好ましい。なお、In、Alの比
を制御するには、有機金属気相成長時に、原材料中にお
けるIn、Alの量を制御するか、あるいは、成長温度
の制御を行えばよい。
In the semiconductor 1 or the semiconductor 2, In
When GaN and AlGaN are used, the composition ratio of In and Al is preferably 0.1 to 0.2. In order to control the ratio of In and Al, the amount of In and Al in the raw material may be controlled or the growth temperature may be controlled during the metal organic chemical vapor deposition.

【0035】また、半導体2の膜厚は、例えば、図3、
5、7に示す、組成比との関係から歪を有する領域内入
るように設定すればよい。ただ、半導体2の膜厚が薄す
ぎると、熱処理時に半導体2が消失する場合もあるた
め、単原子層以上の厚さが好ましい。
The film thickness of the semiconductor 2 is, for example, as shown in FIG.
From the relationship with the composition ratio shown in Nos. 5 and 7, it may be set so as to enter the region having the strain. However, if the film thickness of the semiconductor 2 is too thin, the semiconductor 2 may disappear during the heat treatment. Therefore, the thickness is preferably a monoatomic layer or more.

【0036】また、半導体2にも不純物をドーピングす
ることが好ましい。半導体2中に不純物をドーピングす
ることにより、オーミックな電気的接触を取ることが可
能となる。ドーピング量としては、1019〜1020
cm−1が好ましい。
It is also preferable that the semiconductor 2 be doped with impurities. By doping the semiconductor 2 with impurities, ohmic electrical contact can be established. The doping amount is 10 19 to 10 20
cm −1 is preferred.

【0037】[0037]

【実施例】(実施例1)有機金属気相成長法を用いて、
サファイア基板上にアンドープGaN層を成長した後、
MgドープGaN層を成長した。このときのMgのドー
ピング濃度は2×1019cm−3である。その後、膜
厚を変えてMgドープInGaNを成長している。In
GaNのIn組成は0.14である。サファイア基板上
にMgドープGaN層およびInGaN層を成長した場
合の層構造を図1に示す。
[Example] (Example 1) Using the metal organic chemical vapor deposition method,
After growing the undoped GaN layer on the sapphire substrate,
A Mg-doped GaN layer was grown. The doping concentration of Mg at this time is 2 × 10 19 cm −3 . Thereafter, the film thickness is changed to grow Mg-doped InGaN. In
The In composition of GaN is 0.14. FIG. 1 shows the layer structure when an Mg-doped GaN layer and an InGaN layer are grown on a sapphire substrate.

【0038】MgドープGaN層までの層構造や成長条
件は基板の種類によって異なるが、Mgドープ層の成長
条件は基板の種類に依存しない。このため、Mgドープ
GaN層の特性も基板に依存しないものとなる。
The layer structure up to the Mg-doped GaN layer and the growth conditions differ depending on the type of substrate, but the growth conditions for the Mg-doped layer do not depend on the type of substrate. Therefore, the characteristics of the Mg-doped GaN layer also do not depend on the substrate.

【0039】成長後、Mgアクセプタの活性化のため、
窒素雰囲気において700℃で熱処理を施した。熱処理
時間は10分とした。なお、窒化物半導体の熱処理は6
00℃以上の温度で行えば十分である。歪を誘起させた
MgドープInGaN層の電気伝導の影響を無くすため
に、熱処理後ECRプラズマエッチングによってInG
aN層は取り除いている。
After the growth, in order to activate the Mg acceptor,
Heat treatment was performed at 700 ° C. in a nitrogen atmosphere. The heat treatment time was 10 minutes. The heat treatment of the nitride semiconductor is 6
It is sufficient to carry out at a temperature of 00 ° C. or higher. In order to eliminate the influence of electric conduction of the Mg-doped InGaN layer in which strain is induced, InG is formed by ECR plasma etching after heat treatment.
The aN layer is removed.

【0040】半導体への電気的な接触を得るために、P
d/Au電極を蒸着し、電気的な特性を評価した。図2
に、MgドープInGaN層の膜厚を変えたときのMg
ドープGaN層中の抵抗率の変化を示す。通常の方法
は、InGaN層の膜厚が0の時である。MgドープG
aN中の正孔濃度は8×1017cm−3であるが、I
nGaN層を2nmあるいは5nm成長した場合は、正
孔濃度が通常の3倍の2.4×1018cm−3と増加
した。
To obtain electrical contact to the semiconductor, P
A d / Au electrode was vapor-deposited and the electrical characteristics were evaluated. Figure 2
In addition, when the thickness of the Mg-doped InGaN layer is changed,
4 shows a change in resistivity in a doped GaN layer. The usual method is when the thickness of the InGaN layer is zero. Mg-doped G
The hole concentration in aN is 8 × 10 17 cm −3 , but I
When the nGaN layer was grown to 2 nm or 5 nm, the hole concentration increased to 2.4 × 10 18 cm −3, which is three times the normal concentration.

【0041】さらに、移動度も同様に2.2cm/V
−sから2.5cm/V−sと増加している。抵抗率
は、[正孔濃度×移動度]の逆数に比例するため、歪I
nGaN層があることによりGaN層の抵抗率は1/3
以下となった。―方、InGaN層の膜厚を厚くすると
正孔濃度は減少し、InGaN層がない場合と同じとな
る。
Further, the mobility is similarly 2.2 cm 2 / V
It increased from −s to 2.5 cm 2 / V−s. Since the resistivity is proportional to the reciprocal of [hole concentration × mobility], the strain I
Due to the presence of the nGaN layer, the resistivity of the GaN layer is 1/3
It became the following. On the other hand, when the thickness of the InGaN layer is increased, the hole concentration decreases, which is the same as the case without the InGaN layer.

【0042】図3に、InGaN層中のIn組成と膜厚
を変えた場合の、InGaN層の歪・格子緩和の状態を
計算した結果を示す。In組成が0.14の場合、その
膜厚が2nmの場合は、InGaN層は歪んだ状態であ
る。
FIG. 3 shows the calculation results of the strain / lattice relaxation state of the InGaN layer when the In composition and the film thickness in the InGaN layer are changed. When the In composition is 0.14 and the film thickness is 2 nm, the InGaN layer is in a distorted state.

【0043】膜厚が5nmを超えるとInGaN層は部
分的に格子緩和しはじめ、さらに厚くなり15nmの場
合は完全にInGaN層は格子緩和している。したがっ
て、MgドープGaN中の正孔濃度のInGaN層の膜
厚依存性は、熱処理中の表面での格子歪に敏感であるこ
とが分かる。このように表面に歪んだ層が存在すること
により、Mgアクセプタの濃度自体が増加したものと考
えられる。
When the film thickness exceeds 5 nm, the InGaN layer begins to partially relax the lattice, and when the film thickness is further increased to 15 nm, the InGaN layer is completely relaxed. Therefore, it can be seen that the dependency of the hole concentration in the Mg-doped GaN on the thickness of the InGaN layer is sensitive to the lattice strain on the surface during the heat treatment. It is considered that the presence of the strained layer on the surface increases the Mg acceptor concentration itself.

【0044】このように、MgドープGaN中の正孔濃
度を増加させるためには、図3に示すIn組成と膜厚に
よる歪・格子緩和図で、歪領域もしくは部分格子緩和領
域にあるInGaN層をMgドープGaN層上に成長
し、熱処理によってMgアクセプタを活性化することが
望ましい。
As described above, in order to increase the hole concentration in Mg-doped GaN, the InGaN layer in the strain region or the partial lattice relaxation region is shown in the strain / lattice relaxation diagram depending on the In composition and film thickness shown in FIG. Is grown on the Mg-doped GaN layer and the Mg acceptor is activated by heat treatment.

【0045】本実施例においては、初期のドープ量が、
2×1019cm−3であり、熱処理後における正孔濃
度が2.4×1018cm−3である。従って、Mgの
活性化率は、 {(2.4×1018cm−3)/(2×1019cm
−3)}×100(%)=12% と極めて高い値が得られた。
In this embodiment, the initial doping amount is
It is 2 × 10 19 cm −3 , and the hole concentration after heat treatment is 2.4 × 10 18 cm −3 . Therefore, the activation rate of Mg is {(2.4 × 10 18 cm −3 ) / (2 × 10 19 cm
-3 )} × 100 (%) = 12%, which is an extremely high value.

【0046】(実施例2)実施例1から容易に推測され
るように、MgドープGaN上のMgドープInGaN
の代わりにMgドープAlGaN上のMgドープGaN
でも同様な効果が得られる。構造図を図4に示す。A1
GaN上のGaNの場合の、GaN層の歪・格子緩和の
状態を図5に示す。図5のA1組成とGaN膜厚に示す
ように、歪んだGaN層をMgドープAlGaN層上に
成長し、熱処理によってMgアクセプタを活性化するこ
とが望ましい。
(Embodiment 2) As easily inferred from Embodiment 1, Mg-doped InGaN on Mg-doped GaN.
Instead of Mg-doped GaN on Mg-doped AlGaN
However, the same effect can be obtained. A structural diagram is shown in FIG. A1
FIG. 5 shows the strain / lattice relaxation state of the GaN layer in the case of GaN on GaN. As shown in the A1 composition and GaN film thickness of FIG. 5, it is desirable to grow a strained GaN layer on the Mg-doped AlGaN layer and activate the Mg acceptor by heat treatment.

【0047】本実施例においてもMgの5%以上が活性
化していた。
Also in this example, 5% or more of Mg was activated.

【0048】(実施例3)実施例1から容易に推測され
るように、MgドープGaN上のMgドープInGaN
の代わりにMgドープAlGaN上のMgドープInG
aNでも同様な効果が得られる。構造図を図6に示す。
A1GaN上のInGaNの場合の、InGaN層の歪
・格子緩和の状態を図7に示す。図7のA1組成とIn
GaN膜厚に示すように、歪んだInGaN層をMgド
ープAlGaN層上に成長し、熱処理によってMgアク
セプタを活性化することが望ましい。本実施例において
もMgの5%以上が活性化していた。
(Embodiment 3) As is easily inferred from Embodiment 1, Mg-doped InGaN on Mg-doped GaN.
Instead of Mg, Mg-doped InG on Mg-doped AlGaN
The same effect can be obtained with aN. The structural drawing is shown in FIG.
FIG. 7 shows the strain / lattice relaxation state of the InGaN layer in the case of InGaN on A1GaN. A1 composition and In of FIG.
It is desirable to grow a strained InGaN layer on the Mg-doped AlGaN layer as shown in GaN film thickness and activate the Mg acceptor by heat treatment. Also in this example, 5% or more of Mg was activated.

【0049】(実施例4)本例では、Mgに代えCのド
ープを行った。他の点は、実施例1と同様とした。本例
においては、Cの5%以上が活性化していた。
Example 4 In this example, C was doped instead of Mg. The other points were the same as in Example 1. In this example, 5% or more of C was activated.

【0050】[0050]

【発明の効果】以上説明したように、MgドープGaN
層の上に歪MgドープInGaN層を成長し、あるい
は、MgドープAlGaN層の上に歪MgドープGaN
層を成長し、熱処理することにより、通常の1/3以下
の抵抗率を得ることができる利点がある。
As described above, Mg-doped GaN
A strained Mg-doped InGaN layer is grown on the layer, or strained Mg-doped GaN is grown on the Mg-doped AlGaN layer.
By growing the layer and heat-treating it, there is an advantage that a resistivity of 1/3 or less of the usual value can be obtained.

【0051】さらに本発明方法では、Mgアクセプタの
実効的な濃度が増加しているため、Mgのドーピング量
を実質的に抑えることが可能となり、窒化物半導体自体
の結晶性の向上が見込まれる。
Further, in the method of the present invention, since the effective concentration of Mg acceptor is increased, it becomes possible to substantially suppress the doping amount of Mg, and it is expected that the crystallinity of the nitride semiconductor itself is improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】サファイア基板上にMgドープGaN層および
InGaN層を成長した場合の構造図を示している。
FIG. 1 shows a structural diagram when a Mg-doped GaN layer and an InGaN layer are grown on a sapphire substrate.

【図2】MgドープInGaN層の膜厚を変えたときの
MgドープGaN層中の正孔濃度の変化を示している。
FIG. 2 shows changes in the hole concentration in the Mg-doped GaN layer when the film thickness of the Mg-doped InGaN layer is changed.

【図3】InGaN層中のIn組成と膜厚を変えた場合
の、InGaN層の歪・格子緩和の状態を計算した結果
を示している。
FIG. 3 shows the calculation results of strain / lattice relaxation states of the InGaN layer when the In composition and the film thickness in the InGaN layer are changed.

【図4】サファイア基板上にMgドープAlGaN層お
よびGaN層を成長した場合の構造図を示している。
FIG. 4 shows a structural diagram when an Mg-doped AlGaN layer and a GaN layer are grown on a sapphire substrate.

【図5】AlGaN層のAl組成とその上のGaNの膜
厚を変えた場合の、GaN層の歪・格子緩和の状態を計
算した結果を示している。
FIG. 5 shows the calculation results of the strain / lattice relaxation state of the GaN layer when the Al composition of the AlGaN layer and the film thickness of GaN on the AlGaN layer are changed.

【図6】サファイア基板上にMgドープAlGaN層お
よびInGaN層を成長した場合の構造図を示してい
る。
FIG. 6 shows a structural diagram when an Mg-doped AlGaN layer and an InGaN layer are grown on a sapphire substrate.

【図7】AlGaN層のAl組成とその上のInGaN
の膜厚を変えた場合の、InGaN層の歪・格子緩和の
状態を計算した結果を示している。
FIG. 7: Al composition of AlGaN layer and InGaN thereon
2 shows the calculation results of the strain / lattice relaxation state of the InGaN layer when the film thickness is changed.

フロントページの続き (72)発明者 小林 直樹 東京都千代田区大手町二丁目3番1号日本 電信電話株式会社内 Fターム(参考) 5F041 AA21 CA34 CA40 CA46 CA49 CA57 CA65 CA73 5F073 CA07 CB05 CB07 CB19 DA05 DA12 DA35 EA29 Continued front page    (72) Inventor Naoki Kobayashi             2-3-1, Otemachi, Chiyoda-ku, Tokyo Japan             Telegraph and Telephone Corporation F-term (reference) 5F041 AA21 CA34 CA40 CA46 CA49                       CA57 CA65 CA73                 5F073 CA07 CB05 CB07 CB19 DA05                       DA12 DA35 EA29

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 p型不純物をドーピングした窒化物半導
体で構成され、格子定数a1を有する半導体1とa1と
は異なる格子定数a2を有する半導体2とが格子歪を含
んだ状態で接合し、半導体1のドーパントが5%以上活
性化していることを特徴とする低抵抗窒化物半導体。
1. A semiconductor composed of a nitride semiconductor doped with a p-type impurity and having a lattice constant a1 and a semiconductor 2 having a lattice constant a2 different from a1 are bonded together in a state containing lattice strain, 1. A low resistance nitride semiconductor, wherein the dopant 1 is activated by 5% or more.
【請求項2】 半導体1がGaNで半導体2がInGa
Nであることを特徴とする請求項1記載の低抵抗窒化物
半導体。
2. The semiconductor 1 is GaN and the semiconductor 2 is InGa.
The low resistance nitride semiconductor according to claim 1, wherein the low resistance nitride semiconductor is N.
【請求項3】 半導体1がA1GaNで半導体2がGa
Nであることを特徴とする請求項1記載の低抵抗窒化物
半導体。
3. The semiconductor 1 is A1GaN and the semiconductor 2 is Ga.
The low resistance nitride semiconductor according to claim 1, wherein the low resistance nitride semiconductor is N.
【請求項4】 半導体1がA1GaNで半導体2がIn
GaNであることを特徴とする請求項1記載の低抵抗窒
化物半導体。
4. The semiconductor 1 is A1GaN and the semiconductor 2 is In
The low resistance nitride semiconductor according to claim 1, which is GaN.
【請求項5】 前記ドーパントはMgもしくはCである
ことを特徴とする請求項1ないし3のいずれか1項記載
の低抵抗窒化物半導体。
5. The low resistance nitride semiconductor according to claim 1, wherein the dopant is Mg or C.
【請求項6】 p型不純物をドーピングした格子定数a
1を有する半導体1上に、a1とは異なる格子定数a2
を有する半導体2を格子歪を含んだ状態で接合し、次い
で、ドーパントを活性化するための熱処理を行うことを
特徴とする低抵抗窒化物半導体の作製方法。
6. A lattice constant a doped with a p-type impurity
On a semiconductor 1 having a lattice constant a2 different from a1
A method for manufacturing a low-resistance nitride semiconductor, comprising: bonding the semiconductor 2 having the above-mentioned condition in a state containing a lattice strain, and then performing a heat treatment for activating the dopant.
【請求項7】 前記熱処理を600℃以上の温度で行う
ことを特徴とする請求項6記載の低抵抗窒化物半導体の
作成方法。
7. The method for producing a low resistance nitride semiconductor according to claim 6, wherein the heat treatment is performed at a temperature of 600 ° C. or higher.
【請求項8】 半導体1がGaNで半導体2がInGa
Nであることを特徴とする請求項6又は7記載の低抵抗
窒化物半導体の作製方法。
8. The semiconductor 1 is GaN and the semiconductor 2 is InGa.
N is N, The manufacturing method of the low resistance nitride semiconductor of Claim 6 or 7 characterized by the above-mentioned.
【請求項9】 半導体1がA1GaNで半導体2がGa
Nであることを特徴とする請求項6又は7記載の低抵抗
窒化物半導体の作製方法。
9. The semiconductor 1 is A1GaN and the semiconductor 2 is Ga.
N is N, The manufacturing method of the low resistance nitride semiconductor of Claim 6 or 7 characterized by the above-mentioned.
【請求項10】 半導体1がA1GaNで半導体2がI
nGaNであることを特徴とする請求項6又は7記載の
低抵抗窒化物半導体の作製方法。
10. The semiconductor 1 is A1GaN and the semiconductor 2 is I.
8. The method for producing a low resistance nitride semiconductor according to claim 6, which is nGaN.
【請求項11】 前記ドーパントはMgもしくはCであ
ることを特徴とする請求項6ないし10のいずれか1項
記載の低抵抗窒化物半導体の作製方法。
11. The method for manufacturing a low resistance nitride semiconductor according to claim 6, wherein the dopant is Mg or C.
JP2001190357A 2001-06-22 2001-06-22 Low resistance nitride semiconductor and method for manufacturing the same Pending JP2003007998A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001190357A JP2003007998A (en) 2001-06-22 2001-06-22 Low resistance nitride semiconductor and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001190357A JP2003007998A (en) 2001-06-22 2001-06-22 Low resistance nitride semiconductor and method for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2003007998A true JP2003007998A (en) 2003-01-10

Family

ID=19029136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001190357A Pending JP2003007998A (en) 2001-06-22 2001-06-22 Low resistance nitride semiconductor and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP2003007998A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7804106B2 (en) 2003-01-06 2010-09-28 Nippon Telegraph And Telephone Corporation P-type nitride semiconductor structure and bipolar transistor
US7822088B2 (en) 2007-07-12 2010-10-26 Opnext Japan, Inc. Nitride semiconductor light emitting device and method for manufacturing the same
CN102227008A (en) * 2011-05-18 2011-10-26 湘能华磊光电股份有限公司 Preparation method of P type GaN layer of LED chip

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7804106B2 (en) 2003-01-06 2010-09-28 Nippon Telegraph And Telephone Corporation P-type nitride semiconductor structure and bipolar transistor
US7822088B2 (en) 2007-07-12 2010-10-26 Opnext Japan, Inc. Nitride semiconductor light emitting device and method for manufacturing the same
CN102227008A (en) * 2011-05-18 2011-10-26 湘能华磊光电股份有限公司 Preparation method of P type GaN layer of LED chip

Similar Documents

Publication Publication Date Title
US7919791B2 (en) Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same
JP2872096B2 (en) Vapor phase growth method of low resistance p-type gallium nitride based compound semiconductor
US7760785B2 (en) Group-III nitride semiconductor device
JP3457511B2 (en) Semiconductor device and manufacturing method thereof
US6531383B1 (en) Method for manufacturing a compound semiconductor device
US20080135829A1 (en) Nitride Semiconductor Light Emitting Device and Fabrication Method Thereof
JP2001210863A (en) Semiconductor device having selectively doped iii-v nitride layers
JP3408413B2 (en) Semiconductor manufacturing method and semiconductor device
CN111063776A (en) Nitride semiconductor element
JPH11214800A (en) Semiconductor device and manufacturing method thereof
EP1710841A2 (en) Gallium nitride based semiconductor device and method of manufacturing same
JP2016058693A (en) Semiconductor device, semiconductor wafer, and manufacturing method of semiconductor device
JP3244980B2 (en) Method for manufacturing semiconductor device
JP3361964B2 (en) Semiconductor light emitting device and method of manufacturing the same
JP3812452B2 (en) Dry etching method
JP2006059956A (en) Manufacturing method of semiconductor device
JP2001308196A (en) Insulated gate type semiconductor device
JPH11204833A (en) Method for manufacturing semiconductor light emitting device
JP2003007998A (en) Low resistance nitride semiconductor and method for manufacturing the same
JP2013102182A (en) Semiconductor optical element
CN108336192B (en) Preparation method of light-emitting diode epitaxial wafer
US5828087A (en) AlInAs semiconductor device contaning Si and P
JP4315701B2 (en) Nitride III-V compound semiconductor electrode and method for producing the same
Kumakura et al. Low Resistance Non‐Alloy Ohmic Contact to p‐Type GaN Using Mg‐Doped InGaN Contact Layer
JP4759923B2 (en) Semiconductor device