[go: up one dir, main page]

JP2003007976A - 半導体装置及びモジュール装置 - Google Patents

半導体装置及びモジュール装置

Info

Publication number
JP2003007976A
JP2003007976A JP2001190991A JP2001190991A JP2003007976A JP 2003007976 A JP2003007976 A JP 2003007976A JP 2001190991 A JP2001190991 A JP 2001190991A JP 2001190991 A JP2001190991 A JP 2001190991A JP 2003007976 A JP2003007976 A JP 2003007976A
Authority
JP
Japan
Prior art keywords
silicon carbide
electrode
semiconductor device
region
carbide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001190991A
Other languages
English (en)
Inventor
Katsumi Sato
克己 佐藤
Shinichi Ishizawa
慎一 石沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001190991A priority Critical patent/JP2003007976A/ja
Priority to US09/976,157 priority patent/US6670687B2/en
Priority to DE10205870A priority patent/DE10205870B4/de
Priority to DE10262345.7A priority patent/DE10262345B4/de
Publication of JP2003007976A publication Critical patent/JP2003007976A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【課題】 炭化シリコン層内にｐｎ接合を形成すること
なく、スイッチング機能とダイオード機能（逆方向の電
圧阻止能力）とを兼ね備えた、高耐圧・低損失の、炭化
シリコン層を利用したスイッチング素子を実現し、以て
モジュールの小型化・軽量化を図る。 【解決手段】 ｎ型炭化シリコン層１０１の表面１０１
Ｓ１の第１領域Ｒ１上には、ショットキードレイン電極
１０２が形成されている。又、第２領域Ｒ２上にはオー
ミックソース電極１０３が形成されている。更に、第３
領域Ｒ３上にはショットキーゲート電極１０４が形成さ
れている。この構成により、両電極１０２、１０３間に
は、ショットキーバリアダイオードが形成されている状
態が実現される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、炭化シリコンを
母材料とする半導体装置及び当該半導体装置を内蔵する
モジュール装置に関するものである。尚、以下では高圧
用半導体装置を例にとり本発明を記載しているが、この
発明は、その様な用途に限定されるものではなく、あら
ゆる用途に使用可能な半導体装置に適用可能である。
【０００２】
【従来の技術】既知の通り、電流型インバータは、逆方
向の電圧阻止能力を必要とする。そのため、逆方向に関
して電圧阻止能力を持たないスイッチング素子（例えば
ＩＧＢＴやパワーＭＯＳＦＥＴ）を有する電流型インバ
ータにおいては、一般的に、当該スイッチング素子に直
列に接続されたダイオードを使用している。
【０００３】図７は、電流型インバータに使用されてい
る従来のモジュール型素子の縦断面図である。図７に示
す様に、密閉容器６１７内には、共にシリコンを母材料
とする、スイッチングデバイス６０１とダイオード６０
２とが配置されている。
【０００４】ここで、スイッチングデバイス６０１は、
その表面上に形成された陰極電極６０３及び制御電極６
０４と、その裏面上に形成された陽極電極６０５とを、
有する。又、ダイオード６０２は、その表面上に形成さ
れた陽極電極６０６と、その裏面上に形成された陰極電
極６０７とを、有する。そして、スイッチングデバイス
６０１の陽極電極６０５及びダイオード６０２の陰極電
極６０７は、共に導通板６０８に半田付けされている。
従って、両電極６０５、６０７は、半田層６０９及び導
通板６０８を介して、相互に電気的に接続されている。
これに対して、スイッチングデバイス６０１の陰極電極
６０３及び制御電極６０４は、それぞれ、ボンディング
ワイヤ６１３によって、陰極導通バー６１０及び制御導
通バー６１１に接続されている。又、ダイオード６０２
の陽極電極６０６は、ボンディングワイヤ６１３によっ
て、陽極導通バー６１２に接続されている。
【０００５】他方、導通板６０８は、絶縁基板６１４を
介して、中空の溝６１６を備える金属体６１５に接続さ
れている。そして、溝６１６内には、水等の冷却媒体が
循環されている。この構成によって、各デバイス６０
１、６０２の損失によって発生する熱は、裏面上の対応
する電極６０５、６０７、半田層６０９、導通板６０
８、絶縁基板６１４、金属体６１５及び冷却媒体を介し
て、放出される。
【０００６】ここで、炭化シリコンは、シリコンに較べ
て、大きなバンド間エネルギーギャップを有するため、
熱的に高い安定性を有する。このため、炭化シリコンを
用いて作られたデバイスは、１０００ケルビン迄の高温
においても、動作可能である。その上、炭化シリコン
は、シリコンに較べて、大きな熱伝導度を有するので、
炭化シリコンデバイスを高密度で配置することが出来
る。更に、炭化シリコンはシリコンのそれよりも約１０
倍も大きい降伏電圧を有するので、炭化シリコンは、デ
バイスの阻止状態において高い電圧が発生するかもしれ
ない条件で動作するデバイスの母材料に適している。換
言すれば、ある電圧を維持するために必要とされる炭化
シリコンデバイスの厚みは、シリコンを母材料とするデ
バイスの厚みよりも、大幅に薄くて良く、そのため、炭
化シリコンデバイスは、スイッチング損失と定常損失と
の間に成立する二律背反の関係を改善出来ると、期待さ
れている。
【０００７】
【発明が解決しようとする課題】炭化シリコンはシリコ
ンのそれよりも約１０倍も大きい降伏電圧を持つことか
ら、炭化シリコンデバイスでは、ある電圧阻止能力に必
要な空乏層の幅は非常に薄くなる。従って、陽極電極と
陰極電極との距離は短くなり、電極間距離にほぼ比例す
る、電流通電時の電圧降下は小さくなる。言い換えれ
ば、炭化シリコンを母材料に用いることは、電流通電時
に発生する定常損失を小さくすることを可能にする。こ
の効果により、炭化シリコンを利用した、スイッチング
デバイス又はダイオードは、シリコンを利用した、スイ
ッチングデバイス又はダイオードと較べて、スイッチン
グ損失と定常損失との間に成立する二律背反の関係を大
幅に改善出来ると言う利点を有する。
【０００８】更に、炭化シリコンデバイスは高温で動作
可能であるので、炭化シリコンデバイスは、ヒートシン
ク等の素子冷却機構を簡素化することが出来ると言う利
点をも有する。
【０００９】しかしながら、炭化シリコン内にｐｎ接合
を作る場合には、シリコン内にｐｎ接合を作る場合より
も、非常に高温の熱処理が必要になり、既存のシリコン
用製造設備を利用することが出来ないと言う問題点があ
る。
【００１０】更に、炭化シリコンの表面上に形成された
電極にワイヤを超音波ボンディングする際には、ボンデ
ィング時の荷重等の条件によって発生するストレスが当
該電極に加わり、このために炭化シリコンと当該電極と
の接合状態が変化し、期待した性能が得られないと言う
問題点がある。
【００１１】更に、炭化シリコンと電気的に接触する導
電板を有する炭化シリコンデバイスにおいて、炭化シリ
コンの熱膨張係数と導電板の熱膨張係数との間に差があ
る場合には、ヒートサイクルに起因して生じるストレス
によってデバイスの性能に変化が生じると言う問題点が
ある。
【００１２】本発明はこれらの問題点を解決するために
なされたものであり、炭化シリコンをその母材料として
利用する半導体装置の性能の向上を図ることを、その目
的とする。
【００１３】より具体的には、本発明の第１目的は、ス
イッチング機能とダイオード機能とを兼ね備えた、低損
失な炭化シリコンデバイスを開発することによって、モ
ジュール装置の小型化及び軽量化を図ることにある。
【００１４】更に本発明の第２目的は、ワイヤボンディ
ング又はヒートサイクルに起因してストレスが発生して
も、性能の変化が起き難い高信頼性の炭化シリコンデバ
イスを開発することにある。
【００１５】
【課題を解決するための手段】請求項１の発明は、半導
体装置であって、第１領域、第２領域及び前記第１領域
と前記第２領域とで挟まれた第３領域を有する表面を備
える所定の導電型の炭化シリコン層と、前記第１領域と
のショットキー接触を有する陽極電極と、前記第２領域
とのオーミック接触を有する陰極電極と、前記第３領域
とのショットキー接触を有する制御電極とを備えること
を特徴とする。
【００１６】請求項２の発明は、請求項１記載の半導体
装置であって、前記陽極電極及び前記制御電極の内の少
なくとも一方のショットキー障壁電極の厚みは５μｍ以
上であることを特徴とする。
【００１７】請求項３の発明は、請求項１又は２記載の
半導体装置であって、前記炭化シリコン層は前記表面に
対向する裏面を更に備えており、前記半導体装置は、前
記炭化シリコン層の前記裏面上に形成された半絶縁性基
板と、前記半絶縁性基板の表面上に形成された金属層と
を更に備えていることを特徴とする。
【００１８】請求項４の発明は、モジュール装置であっ
て、導通板と、半田層を介して前記導通板の表面上に形
成された前記金属層を有する請求項３記載の前記半導体
装置と、前記導通板及び前記半導体装置を密閉する密閉
容器とを備え、前記導通板の前記表面上には前記半導体
装置のみが形成されていることを特徴とする。
【００１９】請求項５の発明は、所定の導電型の炭化シ
リコン層と、前記炭化シリコン層の表面の所定の領域と
のショットキー接触を有するショットキー障壁電極とを
備え、前記ショットキー障壁電極の厚みは５μｍ以上で
あることを特徴とする。
【００２０】請求項６の発明は、半導体装置であって、
所定の導電型の炭化シリコン層と、前記炭化シリコン層
の表面上に形成された複数の電極と、外部からの押圧に
よって、前記複数の電極の内の少なくとも一つの電極と
電気的に接触する基板とを備え、前記基板の主成分は、
炭素、炭化シリコン、アルミニウム、金、銀、及び銅の
内の何れか一つのものであることを特徴とする。
【００２１】請求項７の発明は、請求項６記載の半導体
装置であって、前記少なくとも一つの電極はショットキ
ー障壁電極であり、前記ショットキー障壁電極の厚みは
５μｍ以上であることを特徴とする。
【００２２】請求項８の発明は、請求項７記載の半導体
装置であって、前記複数の電極は、前記炭化シリコン層
の第１表面上に形成された前記ショットキー障壁電極
と、前記第１表面に対向する前記炭化シリコン層の第２
表面上に形成されたオーミック電極とを備え、前記半導
体装置は、外部からの押圧によって、前記ショットキー
障壁電極と電気的に接触する第１基板と、外部からの押
圧によって、前記オーミック電極と電気的に接触する第
２基板とを更に備え、前記第１基板の主成分は、炭素、
炭化シリコン、アルミニウム、金、銀、及び銅の内の何
れか一つのものであり、前記第２基板の主成分は、炭
素、炭化シリコン、アルミニウム、金、銀、及び銅の内
の何れか一つのものであることを特徴とする。
【００２３】
【発明の実施の形態】実施の形態１は既述した第１目的
を実現するものであり、実施の形態２及び３は既述した
第２目的を実現するものに関する。以下、図面に基づ
き、本発明の各実施の形態を記載する。
【００２４】（実施の形態１）本実施の形態に係る半導
体装置の特徴点は、炭化シリコン層上に形成されたスイ
ッチング素子（ＭＥＳＦＥＴ）の陽極電極を、炭化シリ
コン層の表面とのショットキー接触を有する金属で構成
することにある。以下、この特徴点を図１に基づき詳述
する。
【００２５】ここで図１は、本実施の形態に係る半導体
装置１００の構造を示す縦断面図である。同装置１００
は、炭化シリコンをその母材料とするスイッチング素子
ないしはＭＥＳＦＥＴを有しており、しかも、当該スイ
ッチング素子は逆方向電圧阻止能力を有する。
【００２６】図１のＭＥＳＦＥＴは、所定の導電型（こ
こではｎ型）の炭化シリコン層１０１を、その母材ない
しは下地として、有する。このｎ型炭化シリコン層１０
１の表面ないしは主面１０１Ｓ１は、第１領域Ｒ１と、
第１領域Ｒ１に対向する第２領域Ｒ２と、第１領域Ｒ１
と第２領域Ｒ２とで挟まれた第３領域Ｒ３とを、部分的
に有する。更に、本ＭＥＳＦＥＴは、表面１０１Ｓ１の
第１領域Ｒ１とのショットキー接触を有する陽極電極な
いしはショットキードレイン電極１０２を有する。即
ち、ショットキードレイン電極１０２は、ショットキー
障壁電極である。更に、本ＭＥＳＦＥＴは、表面１０１
Ｓ１の第２領域Ｒ２とのオーミック接触を有する陰極電
極ないしはオーミックソース電極１０３を有する。即
ち、オーミックソース電極１０３は、オーミック電極で
ある。更に、本ＭＥＳＦＥＴは、表面１０１Ｓ１の第３
領域Ｒ３とのショットキー接触を有する制御電極ないし
はショットキーゲート電極１０４を有する。即ち、ショ
ットキーゲート電極１０４は、ショットキー障壁電極で
ある。
【００２７】又、ｎ型炭化シリコン層１０１の表面１０
１Ｓ１に対向する裏面１０１Ｓ２上には、例えば半絶縁
性ＧａＡｓ基板より成る半絶縁性基板１０５が形成され
ている。更に、半絶縁性基板１０５の表面上には、例え
ば蒸着法によって、金属層１０６が形成されている。
【００２８】以上の様に構成された本ＭＥＳＦＥＴは、
ショットキー障壁を形成する金属から成るドレイン電極
１０２を有するので、ドレイン電極１０２とソース電極
１０３間には、ショットキーバリアダイオードが形成さ
れている状態が実現されている。従って、本ＭＥＳＦＥ
Ｔは、スイッチング機能とダイオード機能とを兼ね備え
ている。換言すれば、本ＭＥＳＦＥＴは、スイッチング
素子とダイオードとを一体化した構造を備える。このた
め、本半導体装置１００は、炭化シリコン層内にｐｎ接
合を形成することなく、逆方向の電圧阻止能力を有して
おり、従来は必要とされた直列ダイオードを必要とはし
ない。しかも、本半導体装置１００は、炭化シリコン層
１０１をスイッチング素子の母材として有しているの
で、高耐圧で低損失のスイッチング素子と言う利点をも
維持している。
【００２９】図２は、図１の半導体装置１００のみをそ
の内部に有するモジュール型素子ないしはモジュール装
置の構造を示す縦断面図である。
【００３０】炭化シリコンを利用した半導体装置１００
は、次の通りの構成によって、密閉容器１１０内に配置
されている。即ち、半導体装置１００の金属層１０６
は、導通板１０８の表面１０８Ｓ上に半田付けされてお
り、これにより、金属層１０６から半田層１０７を介し
て導通板１０８にまで至る放熱経路が形成されている。
又、導通板１０８は、ヒートシンクとして機能する中空
の溝１０９を有しており、各溝１０９内には水等の冷却
媒体が循環されている。他方、ＭＥＳＦＥＴのドレイン
電極１０２とソース電極１０３とゲート電極１０４と
は、それぞれ、ボンディングワイヤ１１４によって、ド
レイン電極導通バー１１１とソース電極導通バー１１３
とゲート電極導通バー１１２とに接続されている。ＭＥ
ＳＦＥＴの損失によって発生した熱は、上記の放熱経路
及び上記の冷却媒体から成る経路を通じて放熱される。
【００３１】以上の通り、本モジュール装置において
は、密閉容器１１０は導通板１０８及び半導体装置１０
０を密閉しており、しかも、導通板１０８の表面１０８
Ｓ上には、半導体装置１００のみが配置されており、従
来必要とされた直列ダイオードは密閉容器１１０内に配
置されてはいない。このため、本モジュール装置は、図
７に示すモジュール装置と較べて、小型・軽量であると
いう利点を有する。
【００３２】（変形例）図１に示すドレイン電極１０２
及びゲート電極１０４の内の少なくとも一方のショット
キー障壁電極の厚みを５μｍ以上となる様に設定しても
良い（厚みの上限値は製造能力によって画される）。そ
の様な構成を採用する着眼点は、後述する実施の形態２
の記載によって明らかとなる。
【００３３】本変形例によれば、少なくとも一方のショ
ットキー障壁電極にワイヤをボンディングする際に当該
ショットキー障壁電極に印加されるストレスを有効に分
散・緩和することが出来る結果、ショットキー接触界面
に於ける性能の変化が少ない、信頼性の高い半導体装置
を実現することが出来る。
【００３４】（実施の形態２）炭化シリコン層上に形成
されたショットキー障壁電極にワイヤをボンディングす
る際に当該ショットキー障壁電極に印加されるストレス
は、接触界面の状態に左右される電位障壁（ショットキ
ーバリア）の高さを微妙に変化させる。この変化によ
り、スイッチング素子（ＭＥＳＦＥＴ）の性能が変化す
る。そこで、本実施の形態では、ショットキー障壁電極
と炭化シリコン層との接触界面に加わるワイヤボンディ
ング時のストレスがスイッチング素子の性能に影響を及
ぼさない様にする改善を施している。即ち、本実施の形
態に係る半導体装置は、所定の導電型の炭化シリコン層
と、炭化シリコン層の表面内の所定の領域とのショット
キー接触を有するショットキー障壁電極とを備え、ショ
ットキー障壁電極の厚みは５μｍ以上に設定されてい
る。以下、図面に基づき、本実施の形態を記載する。
【００３５】図３は、本実施の形態に係る半導体装置３
００の構成を示す縦断面図である。本半導体装置３００
は、半絶縁性基板３０５上に形成された金属・半導体電
界効果トランジスタを有する。先ず、半絶縁性基板３０
５の表面３０１Ｓ２上には、ｎ型炭化シリコン層３０１
が下地として形成されている。そして、このｎ型炭化シ
リコン層３０１の表面ないしは主面３０１Ｓ１は、第１
領域Ｒ１と、第１領域Ｒ１に対向する第２領域Ｒ２と、
第１領域Ｒ１と第２領域Ｒ２とで挟まれた第３領域Ｒ３
とを、部分的に有する。更に、表面３０１Ｓ１の第１領
域Ｒ１上には、第１領域Ｒ１とのオーミック接触を有す
る陽極電極ないしはオーミックドレイン電極３０２が、
形成されている。更に、表面３０１Ｓ１の第２領域Ｒ２
上にも、第２領域Ｒ２とのオーミック接触を有する陰極
電極ないしはオーミックソース電極３０３が、形成され
ている。更に、表面３０１Ｓ１の第３領域Ｒ３上には、
第３領域Ｒ３とのショットキー接触を有するショットキ
ーゲート電極３０４が、形成されている。即ち、ゲート
電極３０４は、ショットキー障壁電極である。このゲー
ト電極３０４の厚みＴは、約５μｍ以上である。他方、
半絶縁性基板３０５の裏面上には、蒸着法等によって形
成された金属層３０６が配設されている。
【００３６】図４は、ゲート電極厚み（横軸）と、ショ
ットキーゲート電極３０４に所定の条件でワイヤをボン
ディングする前後における、オーミックソース電極３０
３とショットキーゲート電極３０４間にある一定の電圧
を印加した場合に流れるリーク電流の比（ワイヤボンデ
ィング後のリーク電流／ワイヤボンディング前のリーク
電流）（縦軸）との関係の実測値を示すグラフである。
図４に示す様に、リーク電流の比はゲート電極厚みの影
響を受ける。図４の実測値において、リーク電流の比の
許容値を２倍以下と設定するときには、これを実現し得
るゲート電極厚みは約５μｍ以上でなければならない
（上限値は製造装置の能力によって画される）。即ち、
ゲート電極厚みを約５μｍ以上に設定するときには、ワ
イヤボンディング前後でのリーク電流の変化は殆ど見ら
れなくなることを、実験により見出した。
【００３７】以上の結果より、ゲート電極３０４の厚み
Ｔを約５μｍ以上に設定することにより、ワイヤボンデ
ィングによって発生するストレスを分散・緩和すること
が出来、当該ストレスはショットキー接触界面に対して
影響を及ぼさないことになる。これにより、ゲート電極
３０４へのワイヤボンディングによって発生する不良率
の低減を図ることが出来、ゲート特性に関して信頼性の
高い製品を実現することが出来る。
【００３８】図５は、本実施の形態に係るモジュール装
置の内部構成を示す縦断面図である。図５中、図７の参
照符号と同一の参照符号は同一の構成要素を示す。図５
に示す通り、図３の半導体装置３００と、当該半導体装
置３００に直列に接続すべきダイオード６０２とは、共
に導通板１０８上に配設されていると共に、密閉容器３
１０内に密閉配置されている。
【００３９】（実施の形態３）炭化シリコン層を母材料
とするスイッチング素子は、シリコンを母材料とするス
イッチング素子よりも小さな損失を有するけれども、大
電流を制御する場合には、炭化シリコンスイッチング素
子はかなり発熱するので、熱をヒートシンク等によって
逃がす必要性がある。そして、炭化シリコンスイッチン
グ素子は動作時に発熱し、動作停止時にその温度は周囲
温度になるので、この繰り返しによって、炭化シリコン
スイッチング素子にはヒートサイクルが加わる。ここ
で、外部からの押圧によって炭化シリコンスイッチング
素子の電極と電気的に接触する媒体ないしは基板は主た
る放熱経路となるが、その放熱経路の大部分は電流の通
路であるため、上記媒体での損失が小さいこと、従っ
て、上記媒体の電気導電率が高いことが望まれる。他方
で、ヒートサイクルに起因して炭化シリコンスイッチン
グ素子に加わる応力を抑えるには、炭化シリコンスイッ
チング素子の材質とほぼ同等の熱膨張係数を有する材質
で以て、放熱経路を成す上記媒体を形成することが必要
である。
【００４０】そこで、本実施の形態では、放熱経路を成
す上記基板を、炭素グラファイト又は炭化シリコン（Ｓ
ｉＣ）の何れか一方を主成分とする材料で以て形成する
こととしている。これらの材料は、炭化シリコンと同等
の熱膨張係数を有し、高い電気導電率を有すると共に、
低コスト性をも有している。
【００４１】あるいは、本実施の形態では、放熱経路を
成す上記基板を、アルミニウム、金、銀、及び銅の内の
何れか一つのものを主成分とする材料で以て形成するこ
ととしている。これらの材料は、高電気伝導率を有し、
しかも、軟らかい金属であるため、炭化シリコン層と上
記基板との間の熱膨張率の差異を自己の変位で以て吸収
することが出来る。
【００４２】以下、図面を参照しつつ、本実施の形態に
係る半導体装置の構成・効果を具体的に説明すると共
に、上記の材料を選定した根拠を記載する。
【００４３】図６は、本実施の形態に係る半導体装置５
００を示す縦断面図である。本半導体装置５００は、炭
化シリコンダイオードを有する。図６において、ｎ型炭
化シリコン層５０１を成すｎ型炭化シリコン基板の第１
表面５０１Ｓ１上には、ｎ型炭化シリコンとの界面にシ
ョットキー障壁を作る金属から成るショットキーアノー
ド電極５０２が形成されている。又、第１表面５０１Ｓ
１と対向する第２表面（裏面に相当）５０１Ｓ２上に
は、当該裏面とオーミック接触を成すオーミックカソー
ド電極５０３が形成されている。
【００４４】この様な構造を有するダイオードは、次の
様にして、密閉容器５０８内に配置される。即ち、ダイ
オードのアノード電極５０２は、ｎ型炭化シリコン層５
０１と第１基板５０４Ａとでサンドイッチされ、同様
に、カソード電極５０３は、ｎ型炭化シリコン層５０１
と第２基板５０４Ｂとでサンドイッチされる。ここで、
第１及び第２基板５０４Ａ、５０４Ｂは、例えば炭素グ
ラファイト板より成る。更に、アノード電極５０２及び
カソード電極５０３は、共に銅製の外部アノード電極５
０５及び外部カソード電極５０６によって、サンドイッ
チされている。そして、外部アノード電極５０５と外部
カソード電極５０６間に外部から荷重が加えられてお
り、この際に生じる押圧によって、第１及び第２基板５
０４Ａ、５０４Ｂはそれぞれアノード電極５０２及びカ
ソード電極５０３と電気的に接触し、その結果、アノー
ド電極５０２及びカソード電極５０３はそれぞれ外部ア
ノード電極５０５及び外部カソード電極５０６と電気的
に導通する。
【００４５】又、外部アノード電極５０５及び外部カソ
ード電極５０６の各々の内部には、中空の溝５０７が形
成されており、各溝５０７内には水等の冷却媒体が循環
されている。この構成により、ダイオードに電流を流す
ことにより生じる損失に起因して発生する熱は、第１基
板５０４Ａ、外部アノード電極５０５及び冷却媒体から
成る第１放熱経路を介して、あるいは、第２基板５０４
Ｂ、外部カソード電極５０６及び冷却媒体から成る第２
放熱経路を介して、放熱される。
【００４６】ここで、ショットキーアノード電極５０２
の厚みＴは、５μｍ以上に設定されている。この設定に
より、上記荷重によってショットキーアノード電極５０
２に加わる外部ストレスによる影響を軽減することが出
来る。この点は、実施の形態２で既述した通りである。
【００４７】以上に記載した様な押圧で電気的接触を得
る構造は、両側の外部電極に放熱することが出来る点
で、優れた冷却効率を有する。しかしながら、繰り返さ
れるヒートサイクル下では、各材料の熱膨張係数差に起
因して発生するストレスがダイオードに加わり、ダイオ
ードの性能に変化が起き得る。
【００４８】この様なヒートサイクルに起因した性能の
変化を軽減するべく、第１及び第２基板５０４Ａ、５０
４Ｂに用いる材料の選定試験を実施した。即ち、７００
Ｖ程度の電圧阻止能力ないしは降伏電圧を有する炭化シ
リコンダイオードを用いると共に、第１及び第２基板５
０４Ａ、５０４Ｂの材質に電気導電率の比較的高い色々
な材質を適用することで、様々な被試験用ダイオードを
製作した。そして、各被試験用ダイオードに逆方向電圧
を印加して、各ダイオードが６００Ｖ以上の電圧阻止能
力を有することを確認した上で、各ダイオードを９８０
Ｎ／ｃｍ2 の荷重で押圧し、その押圧状態に維持された
各ダイオードに対して、０℃（５分）から１５０℃（５
分）を経て０℃（５分）に至るサイクルを１サイクルと
するヒートサイクルを１０００サイクル印加する試験を
実施した。各材質のサンプル数は５個である。そのヒー
トサイクル試験結果を表１に示す。
【００４９】
【表１】
【００５０】表１は、各材質毎に、試験終了後の電圧阻
止能力が６００Ｖ未満となったサンプル数を示してい
る。
【００５１】表１より明らかな通り、第１及び第２基板
が、炭素、炭化シリコン、アルミニウム、金、銀、及び
銅の内の何れか一つのものを主成分とする材質からなる
場合には、試験終了後の電圧阻止能力が６００Ｖ未満と
なったサンプルは皆無であり、その様な材質からなる基
板は耐ヒートサイクル能力に優れていることが見出され
た。
【００５２】ここで、炭化シリコン板を第１及び第２基
板に採用する場合には、基板の熱膨張係数は炭化シリコ
ンダイオードの母材料のそれと等しいので、その様な第
１及び第２基板は熱ストレスをダイオード自体にそれほ
ど与えないものと、考えられる。又、炭素を主成分とす
る板を第１及び第２基板に採用する場合には、基板内の
炭素の多結晶体はそれ自体が微粒粉末になることで熱膨
張係数差に起因するストレスを容易に吸収しているもの
と、思われる。更に、アルミニウム、金、銀、及び銅の
内の何れか一つのものを主成分とする板を第１及び第２
基板に採用する場合には、それらの金属の熱膨張係数は
何れも炭化シリコンのそれとは異なるものの、それらの
金属は軟金属であるために、各金属自体が容易に変形す
ることで、熱膨張係数差に起因するストレスを容易に吸
収している結果、上記ストレスはさほどダイオードに影
響を及ぼしていないものと、考えられる。
【００５３】以上の結果より、炭素、炭化シリコン、ア
ルミニウム、金、銀、及び銅の内の何れか一つのものを
主成分とする材料によって、第１及び第２基板５０４
Ａ、５０４Ｂを形成し、外部からの押圧によって各基板
５０４Ａ、５０４Ｂを対応する電極５０２、５０３に電
気的に接触させれば良い。この構成を採ることによっ
て、ヒートサイクルに起因して炭化シリコンデバイスに
加わる応力を格段に軽減させて、性能変化が起き難い、
信頼性の高い炭化シリコンデバイスを提供することが可
能となる。
【００５４】尚、第１及び第２基板５０４Ａ、５０４Ｂ
の何れか一方のみを、炭素、炭化シリコン、アルミニウ
ム、金、銀、及び銅の内の何れか一つのものを主成分と
する材料によって構成することとしても良い。この場合
には、上記の一方の基板についてのみ、上記の効果が得
られる。即ち、本発明においては、炭化シリコン層の表
面上に形成された複数の電極の内の少なくとも一つの電
極と外部からの押圧によって電気的に接触する基板の主
成分が、炭素、炭化シリコン、アルミニウム、金、銀、
及び銅の内の何れか一つのものであれば良い。
【００５５】
【発明の効果】請求項１の発明によれば、ｐｎ接合を内
部に形成する必要無く、スイッチング機能とダイオード
機能（逆方向の電圧阻止能力）とを兼ね備えた、高耐圧
・低損失の半導体装置を提供することが出来、従来は必
要とされた直列接続されたダイオードを不要とすること
が可能となる。
【００５６】請求項２の発明によれば、少なくとも一方
のショットキー障壁電極にワイヤをボンディングする際
に当該ショットキー障壁電極に印加されるストレスを有
効に分散・緩和することが出来るので、ショットキー接
触界面に於ける性能の変化が少ない、信頼性の高い半導
体装置を実現することが出来る。
【００５７】請求項３の発明によれば、半絶縁性基板上
に、逆方向の電圧阻止能力を有すると共に、低スイッチ
ング損失及び低定常損失を有する高耐圧のスイッチング
素子を実現することが出来る。
【００５８】請求項４の発明によれば、密閉容器内にダ
イオードを配設する必要がないので、モジュール装置の
小型化及び軽量化を図ることが出来る。
【００５９】請求項５の発明によれば、ショットキー障
壁電極にワイヤをボンディングする際にショットキー障
壁電極に印加されるストレスを有効に分散・緩和するこ
とによって、ショットキー障壁の高さの変化及び性能の
変化を防止することが出来、以て信頼性の高い半導体装
置を提供することが可能となる。
【００６０】請求項６の発明によれば、基板はヒートサ
イクルに起因して発生するストレスを軽減することが出
来るので、性能の変化が起き難い信頼性の高い半導体装
置を提供することが出来る。
【００６１】請求項７の発明によれば、ショットキー障
壁電極を外部から押圧する際に当該電極に印加されるス
トレスをショットキー障壁電極自体が有効に分散・緩和
することが出来るため、より一層性能の変化が起き難
く、より一層信頼性の高い半導体装置を提供することが
出来る。
【００６２】請求項８の発明によれば、ヒートサイクル
に起因して発生するストレス及び外部からの押圧に起因
して発生するストレスの何れによっても性能の変化を引
き起こしにくいので、高信頼性を有する、炭化シリコン
層を利用したダイオードを実現することが出来る。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る半導体装置の構
成を示す縦断面図である。
【図２】 本発明の実施の形態１に係るモジュール装置
の構成を示す縦断面図である。
【図３】 本発明の実施の形態２に係る半導体装置の構
成を示す縦断面図である。
【図４】 ゲート電極の厚みとリーク電流比との関係の
実測値を示すグラフである。
【図５】 本発明の実施の形態２に係るモジュール装置
の構成を示す縦断面図である。
【図６】 本発明の実施の形態３に係る半導体装置の構
成を示す縦断面図である。
【図７】 従来技術に係るモジュール装置の構成を示す
縦断面図である。
【符号の説明】
１０１，３０１，５０１ ｎ型炭化シリコン層、１０
２，３０２，５０２ 陽極電極、１０３，３０３，５０
３ 陰極電極、１０４，３０４ 制御電極、１０５，３
０５ 半絶縁性基板、１０６，３０６ 金属層、１０７
半田層、１０８導通板、１１０，３１０，５０８ 密
閉容器、５０４Ａ，５０４Ｂ 基板、Ｒ１ 第１領域、
Ｒ２ 第２領域、Ｒ３ 第３領域、Ｔ 電極厚み。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 AA03 CC03 FF00 GG12 GG18 HH20 5F102 FA00 FA01 GA14 GB01 GC01 GD01 GJ05 GL02

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 第１領域、第２領域及び前記第１領域と
    前記第２領域とで挟まれた第３領域を有する表面を備え
    る所定の導電型の炭化シリコン層と、 前記第１領域とのショットキー接触を有する陽極電極
    と、 前記第２領域とのオーミック接触を有する陰極電極と、 前記第３領域とのショットキー接触を有する制御電極と
    を備えることを特徴とする、半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置であって、 前記陽極電極及び前記制御電極の内の少なくとも一方の
    ショットキー障壁電極の厚みは５μｍ以上であることを
    特徴とする、半導体装置。
  3. 【請求項３】 請求項１又は２記載の半導体装置であっ
    て、 前記炭化シリコン層は前記表面に対向する裏面を更に備
    えており、 前記半導体装置は、 前記炭化シリコン層の前記裏面上に形成された半絶縁性
    基板と、 前記半絶縁性基板の表面上に形成された金属層とを更に
    備えていることを特徴とする、半導体装置。
  4. 【請求項４】 導通板と、 半田層を介して前記導通板の表面上に形成された前記金
    属層を有する請求項３記載の前記半導体装置と、 前記導通板及び前記半導体装置を密閉する密閉容器とを
    備え、 前記導通板の前記表面上には前記半導体装置のみが形成
    されていることを特徴とする、モジュール装置。
  5. 【請求項５】 所定の導電型の炭化シリコン層と、 前記炭化シリコン層の表面の所定の領域とのショットキ
    ー接触を有するショットキー障壁電極とを備え、 前記ショットキー障壁電極の厚みは５μｍ以上であるこ
    とを特徴とする、半導体装置。
  6. 【請求項６】 所定の導電型の炭化シリコン層と、 前記炭化シリコン層の表面上に形成された複数の電極
    と、 外部からの押圧によって、前記複数の電極の内の少なく
    とも一つの電極と電気的に接触する基板とを備え、 前記基板の主成分は、炭素、炭化シリコン、アルミニウ
    ム、金、銀、及び銅の内の何れか一つのものであること
    を特徴とする、半導体装置。
  7. 【請求項７】 請求項６記載の半導体装置であって、 前記少なくとも一つの電極はショットキー障壁電極であ
    り、 前記ショットキー障壁電極の厚みは５μｍ以上であるこ
    とを特徴とする、半導体装置。
  8. 【請求項８】 請求項７記載の半導体装置であって、 前記複数の電極は、前記炭化シリコン層の第１表面上に
    形成された前記ショットキー障壁電極と、前記第１表面
    に対向する前記炭化シリコン層の第２表面上に形成され
    たオーミック電極とを備え、 前記半導体装置は、 外部からの押圧によって、前記ショットキー障壁電極と
    電気的に接触する第１基板と、 外部からの押圧によって、前記オーミック電極と電気的
    に接触する第２基板とを更に備え、 前記第１基板の主成分は、炭素、炭化シリコン、アルミ
    ニウム、金、銀、及び銅の内の何れか一つのものであ
    り、 前記第２基板の主成分は、炭素、炭化シリコン、アルミ
    ニウム、金、銀、及び銅の内の何れか一つのものである
    ことを特徴とする、半導体装置。
JP2001190991A 2001-06-25 2001-06-25 半導体装置及びモジュール装置 Pending JP2003007976A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001190991A JP2003007976A (ja) 2001-06-25 2001-06-25 半導体装置及びモジュール装置
US09/976,157 US6670687B2 (en) 2001-06-25 2001-10-15 Semiconductor device having silicon carbide layer of predetermined conductivity type and module device having the same
DE10205870A DE10205870B4 (de) 2001-06-25 2002-02-13 Moduleinheit mit SiC-Halbleiterbauelement mit Schottky-Kontakten
DE10262345.7A DE10262345B4 (de) 2001-06-25 2002-02-13 Halbleiterbauelement mit einer Siliziumcarbidschicht mit vorbestimmtem Leitfähigkeitstyp

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001190991A JP2003007976A (ja) 2001-06-25 2001-06-25 半導体装置及びモジュール装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010281270A Division JP2011091424A (ja) 2010-12-17 2010-12-17 半導体装置

Publications (1)

Publication Number Publication Date
JP2003007976A true JP2003007976A (ja) 2003-01-10

Family

ID=19029681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001190991A Pending JP2003007976A (ja) 2001-06-25 2001-06-25 半導体装置及びモジュール装置

Country Status (3)

Country Link
US (1) US6670687B2 (ja)
JP (1) JP2003007976A (ja)
DE (2) DE10205870B4 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311653A (ja) * 2003-08-22 2008-12-25 Kansai Electric Power Co Inc:The 半導体装置
JP2009176804A (ja) * 2008-01-22 2009-08-06 Nippon Steel Corp 電力変換素子
JP2010212596A (ja) * 2009-03-12 2010-09-24 Sharp Corp 電界効果型トランジスタ
WO2011115891A3 (en) * 2010-03-15 2011-12-22 University Of Florida Research Foundation Inc. Graphite and/or graphene semiconductor devices
US8552471B2 (en) 2009-01-16 2013-10-08 Nec Corporation Semiconductor apparatus having reverse blocking characteristics and method of manufacturing the same

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030183369A1 (en) * 2002-04-02 2003-10-02 John Makaran Heat sink and method of removing heat from power electronics components
US7265399B2 (en) * 2004-10-29 2007-09-04 Cree, Inc. Asymetric layout structures for transistors and methods of fabricating the same
JP4650224B2 (ja) * 2004-11-19 2011-03-16 日亜化学工業株式会社 電界効果トランジスタ
US20090030779A1 (en) * 2005-02-04 2009-01-29 Preston Tollinger Electronic coupon filtering and delivery
US20060190331A1 (en) * 2005-02-04 2006-08-24 Preston Tollinger Delivering targeted advertising to mobile devices
US7740804B2 (en) * 2005-04-12 2010-06-22 Chromedx Inc. Spectroscopic sample holder
US20070250383A1 (en) * 2006-04-20 2007-10-25 Preston Tollinger Paying for placement for advertising on mobile devices
US20080212625A1 (en) * 2007-01-15 2008-09-04 Kabusiki Kaisha Y.Y.L. Semiconductor device
US20090070207A1 (en) * 2007-09-10 2009-03-12 Cellfire Electronic coupon display system and method
JP5206102B2 (ja) * 2008-05-08 2013-06-12 トヨタ自動車株式会社 半導体装置
US20100088166A1 (en) * 2008-10-06 2010-04-08 Cellfire, Inc. Electronic Coupons
CN102646648B (zh) * 2012-03-30 2014-12-03 台达电子企业管理（上海）有限公司 半导体开关绝缘保护装置以及电源组件
JP6384944B2 (ja) * 2012-05-31 2018-09-05 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10192976B2 (en) * 2016-04-28 2019-01-29 The Trustees Of Princeton University Semiconductor quantum dot device and method for forming a scalable linear array of quantum dots

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6439072A (en) * 1987-08-05 1989-02-09 Sumitomo Electric Industries Compound semiconductor device
JPS6489527A (en) * 1987-09-30 1989-04-04 Nec Corp Schottky diode
JPH01202870A (ja) * 1988-02-08 1989-08-15 Nec Corp 電界効果トランジスタ
JPH05175239A (ja) * 1991-06-14 1993-07-13 Cree Res Inc 高電力、高周波金属−半導体電界効果トランジスタ
JPH05275501A (ja) * 1992-03-27 1993-10-22 Sanyo Electric Co Ltd 半導体装置
JPH10233507A (ja) * 1996-03-13 1998-09-02 Seiko Instr Inc 半導体集積回路とその製造方法
JPH11214405A (ja) * 1998-01-28 1999-08-06 Sanyo Electric Co Ltd ＳｉＣ半導体装置及びその製造方法
JP2000294802A (ja) * 1999-04-09 2000-10-20 Fuji Electric Co Ltd 半導体装置
JP2001007149A (ja) * 1999-06-24 2001-01-12 Nec Corp 高出力半導体装置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4066855B1 (en) * 1976-11-22 1997-05-13 St Clair Intellectual Property Vented membrane-type touch panel
FR2386903A1 (fr) * 1977-04-08 1978-11-03 Thomson Csf Transistor a effet de champ sur support a grande bande interdite
US4343082A (en) * 1980-04-17 1982-08-10 Bell Telephone Laboratories, Incorporated Method of making contact electrodes to silicon gate, and source and drain regions, of a semiconductor device
US4868614A (en) * 1981-02-09 1989-09-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting semiconductor device matrix with non-single-crystalline semiconductor
FR2505092A1 (fr) * 1981-04-30 1982-11-05 Thomson Csf Dispositif de dephasage variable, a commande electronique, comportant un transistor a effet de champ a grille longue et circuit d'utilisation d'un tel dispositif
JPH0626242B2 (ja) * 1983-12-05 1994-04-06 富士通株式会社 半導体集積回路装置
JPH0666335B2 (ja) 1983-12-29 1994-08-24 シャープ株式会社 炭化珪素ショットキ接合型電界効果トランジスタの製造方法
US4602965A (en) * 1984-03-13 1986-07-29 Communications Satellite Corporation Method of making FETs in GaAs by dual species implantation of silicon and boron
US4651168A (en) * 1984-10-11 1987-03-17 Yokogawa Hokushin Electric Corporation Thermal print head
DE3635462A1 (de) * 1985-10-21 1987-04-23 Sharp Kk Feldeffekt-drucksensor
JPH0679122B2 (ja) * 1986-10-22 1994-10-05 セイコー電子工業株式会社 電気光学装置
CA1274900A (en) * 1987-01-05 1990-10-02 Nec Corporation Field-effect transistor and the same associated with an optical semiconductor device
US5229623A (en) * 1988-10-21 1993-07-20 Hitachi, Ltd. Electric circuit using multiple differential negative resistance elements, semiconductor device and neuro chip using the same
US5270252A (en) * 1988-10-25 1993-12-14 United States Of America As Represented By The Secretary Of The Navy Method of forming platinum and platinum silicide schottky contacts on beta-silicon carbide
JP2817995B2 (ja) * 1990-03-15 1998-10-30 富士通株式会社 ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置
US5192987A (en) * 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US5550408A (en) * 1992-11-18 1996-08-27 Matsushita Electronics Corporation Semiconductor device
JPH07201885A (ja) * 1993-12-28 1995-08-04 Fujitsu Ltd 半導体装置の製造方法
JP3436278B2 (ja) * 1994-09-16 2003-08-11 住友電気工業株式会社 電界効果トランジスタ
JP3241251B2 (ja) * 1994-12-16 2001-12-25 キヤノン株式会社 電子放出素子の製造方法及び電子源基板の製造方法
JP3136252B2 (ja) 1995-05-08 2001-02-19 オリオン機械株式会社 冷凍機部品の取付構造
US5559822A (en) * 1995-06-07 1996-09-24 The Regents Of The University Of Colorado Silicon quantum dot laser
US5714766A (en) * 1995-09-29 1998-02-03 International Business Machines Corporation Nano-structure memory device
US6031250A (en) * 1995-12-20 2000-02-29 Advanced Technology Materials, Inc. Integrated circuit devices and methods employing amorphous silicon carbide resistor materials
JPH09307100A (ja) 1996-01-16 1997-11-28 Matsushita Electron Corp 電界効果型半導体装置
JPH09258893A (ja) * 1996-03-25 1997-10-03 Toshiba Corp 座標入力装置、およびこれを備えた入力表示装置
JP3209925B2 (ja) * 1996-07-11 2001-09-17 富士通株式会社 プラズマディスプレイパネル及びその隔壁形成方法
JPH10335637A (ja) * 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
EP0942392A3 (en) * 1998-03-13 2000-10-18 Kabushiki Kaisha Toshiba Chip card
US6313482B1 (en) * 1999-05-17 2001-11-06 North Carolina State University Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein
US6191447B1 (en) * 1999-05-28 2001-02-20 Micro-Ohm Corporation Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same
US6469439B2 (en) * 1999-06-15 2002-10-22 Toray Industries, Inc. Process for producing an organic electroluminescent device
JP2001085076A (ja) * 1999-09-10 2001-03-30 Fuji Photo Film Co Ltd 光電変換素子および光電池
WO2001022498A1 (de) * 1999-09-22 2001-03-29 Siced Electronics Development Gmbh & Co. Kg Sic-halbleitervorrichtung mit einem schottky-kontakt und verfahren zu deren herstellung
JP4965756B2 (ja) * 2000-04-12 2012-07-04 株式会社東芝 半導体装置
US6524900B2 (en) * 2001-07-25 2003-02-25 Abb Research, Ltd Method concerning a junction barrier Schottky diode, such a diode and use thereof

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6439072A (en) * 1987-08-05 1989-02-09 Sumitomo Electric Industries Compound semiconductor device
JPS6489527A (en) * 1987-09-30 1989-04-04 Nec Corp Schottky diode
JPH01202870A (ja) * 1988-02-08 1989-08-15 Nec Corp 電界効果トランジスタ
JPH05175239A (ja) * 1991-06-14 1993-07-13 Cree Res Inc 高電力、高周波金属−半導体電界効果トランジスタ
JPH05275501A (ja) * 1992-03-27 1993-10-22 Sanyo Electric Co Ltd 半導体装置
JPH10233507A (ja) * 1996-03-13 1998-09-02 Seiko Instr Inc 半導体集積回路とその製造方法
JPH11214405A (ja) * 1998-01-28 1999-08-06 Sanyo Electric Co Ltd ＳｉＣ半導体装置及びその製造方法
JP2000294802A (ja) * 1999-04-09 2000-10-20 Fuji Electric Co Ltd 半導体装置
JP2001007149A (ja) * 1999-06-24 2001-01-12 Nec Corp 高出力半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311653A (ja) * 2003-08-22 2008-12-25 Kansai Electric Power Co Inc:The 半導体装置
JP2009176804A (ja) * 2008-01-22 2009-08-06 Nippon Steel Corp 電力変換素子
US8552471B2 (en) 2009-01-16 2013-10-08 Nec Corporation Semiconductor apparatus having reverse blocking characteristics and method of manufacturing the same
JP2010212596A (ja) * 2009-03-12 2010-09-24 Sharp Corp 電界効果型トランジスタ
WO2011115891A3 (en) * 2010-03-15 2011-12-22 University Of Florida Research Foundation Inc. Graphite and/or graphene semiconductor devices
US8890277B2 (en) 2010-03-15 2014-11-18 University Of Florida Research Foundation Inc. Graphite and/or graphene semiconductor devices

Also Published As

Publication number Publication date
US20030006471A1 (en) 2003-01-09
US6670687B2 (en) 2003-12-30
DE10262345B4 (de) 2014-09-04
DE10205870A1 (de) 2003-01-09
DE10205870B4 (de) 2013-06-27

Similar Documents

Publication Publication Date Title
JP2003007976A (ja) 半導体装置及びモジュール装置
JP4988784B2 (ja) パワー半導体装置
US9324645B2 (en) Method and system for co-packaging vertical gallium nitride power devices
Wang et al. Status and trend of SiC power semiconductor packaging
US8937317B2 (en) Method and system for co-packaging gallium nitride electronics
US20250149432A1 (en) Packaged electronic devices having dielectric substrates with thermally conductive adhesive layers
US20220102342A1 (en) Semiconductor device
US7012332B2 (en) Semiconductor device having sealing structure for wide gap type semiconductor chip
JP2014127538A (ja) 半導体モジュール
JP2018022892A (ja) パワー半導体モジュール
US20070007614A1 (en) Schottky diode with improved surge capability
CN101223638A (zh) 具有改进的浪涌能力的肖特基二极管
Chen et al. Design and application of high-voltage SiC JFET and its power modules
JP2013033876A (ja) 半導体モジュール及びスペーサ
JP2013102065A (ja) 半導体モジュール及び電極部材
Zhao et al. Advanced packaging and thermal management for high power density GaN devices
JP2011091424A (ja) 半導体装置
JP2011176087A (ja) 半導体モジュール、及び電力変換装置
US20230215776A1 (en) Semiconductor device
US12094791B2 (en) Power semiconductor device with free-floating packaging concept
JP2015002187A (ja) 半導体モジュール
Bhunia et al. Device scale heat removal for high power density GaN devices
US20250273536A1 (en) Integrated Active Cooling in Power Packages
JP2004214368A (ja) 半導体装置
Herzer et al. MiniSKiiP II-benchmark for 600V CIB modules

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060919

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101217

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110412