JP2003051671A - 実装構造体の製造方法および実装構造体 - Google Patents
実装構造体の製造方法および実装構造体Info
- Publication number
- JP2003051671A JP2003051671A JP2002048026A JP2002048026A JP2003051671A JP 2003051671 A JP2003051671 A JP 2003051671A JP 2002048026 A JP2002048026 A JP 2002048026A JP 2002048026 A JP2002048026 A JP 2002048026A JP 2003051671 A JP2003051671 A JP 2003051671A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- mounting structure
- electronic component
- structure according
- solder paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 229910000679 solder Inorganic materials 0.000 claims abstract description 236
- 238000000034 method Methods 0.000 claims abstract description 103
- 238000001816 cooling Methods 0.000 claims abstract description 101
- 238000002844 melting Methods 0.000 claims abstract description 50
- 230000008018 melting Effects 0.000 claims abstract description 39
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 33
- 239000000956 alloy Substances 0.000 claims abstract description 33
- 238000010438 heat treatment Methods 0.000 claims abstract description 30
- 239000000843 powder Substances 0.000 claims abstract description 11
- 238000005476 soldering Methods 0.000 claims description 27
- 229910020994 Sn-Zn Inorganic materials 0.000 claims description 14
- 229910009069 Sn—Zn Inorganic materials 0.000 claims description 14
- 239000011810 insulating material Substances 0.000 claims description 12
- 238000007747 plating Methods 0.000 claims description 12
- 230000000873 masking effect Effects 0.000 claims description 6
- 238000005304 joining Methods 0.000 claims description 2
- 229910001152 Bi alloy Inorganic materials 0.000 claims 1
- 238000007664 blowing Methods 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 70
- FPWNLURCHDRMHC-UHFFFAOYSA-N 4-chlorobiphenyl Chemical compound C1=CC(Cl)=CC=C1C1=CC=CC=C1 FPWNLURCHDRMHC-UHFFFAOYSA-N 0.000 abstract description 58
- 229910009071 Sn—Zn—Bi Inorganic materials 0.000 abstract description 20
- 229910052797 bismuth Inorganic materials 0.000 abstract description 2
- 229910000743 fusible alloy Inorganic materials 0.000 abstract 1
- 238000005204 segregation Methods 0.000 description 22
- 230000007246 mechanism Effects 0.000 description 13
- UTMWFJSRHLYRPY-UHFFFAOYSA-N 3,3',5,5'-tetrachlorobiphenyl Chemical compound ClC1=CC(Cl)=CC(C=2C=C(Cl)C=C(Cl)C=2)=C1 UTMWFJSRHLYRPY-UHFFFAOYSA-N 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 238000005111 flow chemistry technique Methods 0.000 description 9
- 229910052745 lead Inorganic materials 0.000 description 8
- 229910020816 Sn Pb Inorganic materials 0.000 description 7
- 229910020836 Sn-Ag Inorganic materials 0.000 description 7
- 229910020922 Sn-Pb Inorganic materials 0.000 description 7
- 229910020988 Sn—Ag Inorganic materials 0.000 description 7
- 229910008783 Sn—Pb Inorganic materials 0.000 description 7
- 230000007723 transport mechanism Effects 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 239000000203 mixture Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910007563 Zn—Bi Inorganic materials 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 230000032258 transport Effects 0.000 description 4
- 241000981595 Zoysia japonica Species 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 230000007613 environmental effect Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- ZHBBDTRJIVXKEX-UHFFFAOYSA-N 1-chloro-2-(3-chlorophenyl)benzene Chemical compound ClC1=CC=CC(C=2C(=CC=CC=2)Cl)=C1 ZHBBDTRJIVXKEX-UHFFFAOYSA-N 0.000 description 1
- 102100030886 Complement receptor type 1 Human genes 0.000 description 1
- 101000727061 Homo sapiens Complement receptor type 1 Proteins 0.000 description 1
- 101000935043 Homo sapiens Integrin beta-1 Proteins 0.000 description 1
- 101000917826 Homo sapiens Low affinity immunoglobulin gamma Fc region receptor II-a Proteins 0.000 description 1
- 101000917824 Homo sapiens Low affinity immunoglobulin gamma Fc region receptor II-b Proteins 0.000 description 1
- 102100025304 Integrin beta-1 Human genes 0.000 description 1
- 102100029204 Low affinity immunoglobulin gamma Fc region receptor II-a Human genes 0.000 description 1
- 102100024616 Platelet endothelial cell adhesion molecule Human genes 0.000 description 1
- 229910020888 Sn-Cu Inorganic materials 0.000 description 1
- 229910019204 Sn—Cu Inorganic materials 0.000 description 1
- 229910009038 Sn—P Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000110 cooling liquid Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003912 environmental pollution Methods 0.000 description 1
- -1 generally Inorganic materials 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 231100000331 toxic Toxicity 0.000 description 1
- 230000002588 toxic effect Effects 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3494—Heating methods for reflowing of solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/06—Thermal details
- H05K2201/062—Means for thermal insulation, e.g. for protection of parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/08—Treatments involving gases
- H05K2203/081—Blowing of gas, e.g. for cooling or for providing heat during solder reflowing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1121—Cooling, e.g. specific areas of a PCB being cooled during reflow soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3468—Applying molten solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/53—Means to assemble or disassemble
- Y10T29/5313—Means to assemble electrical device
- Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 ランドとはんだとの界面に低強度・低融点合
金層が形成されることを抑制し、はんだ接合の品質や信
頼性を充分に確保する。 【解決手段】 リフロー処理では、ＰＣＢ３上に付着さ
れたはんだペーストを加熱溶融するための加熱工程と、
この加熱工程により加熱溶融されたはんだペーストを溶
融状態から１．５℃／秒以上の冷却速度をもって強制的
に冷却、凝固する冷却工程とを経る。なお、はんだペー
ストとしては、Ｂｉ含有量が３％未満のＳｎ−Ｚｎ−Ｂ
ｉ系合金を用い、好適には２種類以上のはんだ粉末を組
み合わせてペースト化したものを用いる。なお、その後
にフロー処理を行う場合は、リフロー処理で先に実装さ
れた電子部品のはんだ接続部分の温度を１７０℃以下と
してフロー処理を行うフロー工程を経る。
金層が形成されることを抑制し、はんだ接合の品質や信
頼性を充分に確保する。 【解決手段】 リフロー処理では、ＰＣＢ３上に付着さ
れたはんだペーストを加熱溶融するための加熱工程と、
この加熱工程により加熱溶融されたはんだペーストを溶
融状態から１．５℃／秒以上の冷却速度をもって強制的
に冷却、凝固する冷却工程とを経る。なお、はんだペー
ストとしては、Ｂｉ含有量が３％未満のＳｎ−Ｚｎ−Ｂ
ｉ系合金を用い、好適には２種類以上のはんだ粉末を組
み合わせてペースト化したものを用いる。なお、その後
にフロー処理を行う場合は、リフロー処理で先に実装さ
れた電子部品のはんだ接続部分の温度を１７０℃以下と
してフロー処理を行うフロー工程を経る。
Description
【０００１】
【発明の属する技術分野】本発明は、プリント配線基板
（Printed Circuit Board：以下ＰＣＢと称する。）に
各種の電子部品がはんだ付けされて実装された実装構造
体の製造方法および実装構造体に関し、特に、ＰＣＢの
少なくとも一方の面側で電子部品がリフローによりはん
だ付けされた実装構造体の製造方法および実装構造体に
関する。
（Printed Circuit Board：以下ＰＣＢと称する。）に
各種の電子部品がはんだ付けされて実装された実装構造
体の製造方法および実装構造体に関し、特に、ＰＣＢの
少なくとも一方の面側で電子部品がリフローによりはん
だ付けされた実装構造体の製造方法および実装構造体に
関する。
【０００２】
【従来の技術】従来から、各種の電子部品をＰＣＢ上に
実装するためにはんだ付けが用いられている。このよう
に、はんだ付けを用いて電子部品を実装するための電子
部品の実装方法について図面を参照して以下に説明す
る。
実装するためにはんだ付けが用いられている。このよう
に、はんだ付けを用いて電子部品を実装するための電子
部品の実装方法について図面を参照して以下に説明す
る。
【０００３】最初に、ＰＣＢの両面に対してリフローに
よりはんだ付けを行う両面リフロープロセスの一例につ
いて図８を参照して説明する。
よりはんだ付けを行う両面リフロープロセスの一例につ
いて図８を参照して説明する。
【０００４】まず、ＰＣＢ８０のランド（不図示）に対
応する位置にだけ開口が設けられた印刷用マスク（不図
示）を用いて、はんだペースト８１をランドに印刷する
（図８（ａ））。
応する位置にだけ開口が設けられた印刷用マスク（不図
示）を用いて、はんだペースト８１をランドに印刷する
（図８（ａ））。
【０００５】次に、ランドに印刷されたはんだペースト
８１の上に、チップ部品、ＱＦＰ（Quad Flat Packag
e）、ＳＯＰ（Small Outline Package）等の表面実装部
品８２を搭載する（図８（ｂ））。
８１の上に、チップ部品、ＱＦＰ（Quad Flat Packag
e）、ＳＯＰ（Small Outline Package）等の表面実装部
品８２を搭載する（図８（ｂ））。
【０００６】そして、表面実装部品８２を搭載したＰＣ
Ｂ８０を高温の炉室内を通過させることではんだペース
ト８１を溶融させ、表面実装部品８２のリードとＰＣＢ
８０の銅箔とのはんだ付けを行う（図８（ｃ））。ここ
までの各工程によりＰＣＢ８０の一方の面に対するリフ
ローによるはんだ付けが終了する。
Ｂ８０を高温の炉室内を通過させることではんだペース
ト８１を溶融させ、表面実装部品８２のリードとＰＣＢ
８０の銅箔とのはんだ付けを行う（図８（ｃ））。ここ
までの各工程によりＰＣＢ８０の一方の面に対するリフ
ローによるはんだ付けが終了する。
【０００７】次に、ＰＣＢ８０を反転させ、電子部品が
未だ実装されていない他方の面に対し、図８（ａ）、図
８（ｂ）と同様の工程により、はんだペースト８３の印
刷（図８（ｄ））、表面実装部品８４の搭載（図８
（ｅ））を行った後に、図８（ｃ）の工程と同様にして
ＰＣＢ８０を炉室内を通過させて表面実装部品８４のは
んだ付けを行う（図８（ｆ））。
未だ実装されていない他方の面に対し、図８（ａ）、図
８（ｂ）と同様の工程により、はんだペースト８３の印
刷（図８（ｄ））、表面実装部品８４の搭載（図８
（ｅ））を行った後に、図８（ｃ）の工程と同様にして
ＰＣＢ８０を炉室内を通過させて表面実装部品８４のは
んだ付けを行う（図８（ｆ））。
【０００８】なお、上述のリフロー処理の炉室による高
温に耐えることができない電子部品については、リフロ
ー処理終了後に手作業ではんだ付けを行う。
温に耐えることができない電子部品については、リフロ
ー処理終了後に手作業ではんだ付けを行う。
【０００９】次に、ＰＣＢの一方の面に対してリフロー
によりはんだ付けを行った後、ＰＣＢの他方の面に対し
てフローによりはんだ付けを行うリフロー・フロー複合
プロセスの一例について図９を参照して説明する。
によりはんだ付けを行った後、ＰＣＢの他方の面に対し
てフローによりはんだ付けを行うリフロー・フロー複合
プロセスの一例について図９を参照して説明する。
【００１０】まず、図８（ａ）、図８（ｂ）と同様の工
程により、ＰＣＢ８０の一方の面に対し、はんだペース
ト８１の印刷（図９（ａ））、表面実装部品８２の搭載
（図９（ｂ））を行った後に、図８（ｃ）の工程と同様
にしてＰＣＢ８０を炉室内を通過させて表面実装部品８
２のはんだ付けを行う（図９（ｃ））。ここまでの各工
程によりＰＣＢ８０の一方の面に対するリフローによる
はんだ付けが終了する。
程により、ＰＣＢ８０の一方の面に対し、はんだペース
ト８１の印刷（図９（ａ））、表面実装部品８２の搭載
（図９（ｂ））を行った後に、図８（ｃ）の工程と同様
にしてＰＣＢ８０を炉室内を通過させて表面実装部品８
２のはんだ付けを行う（図９（ｃ））。ここまでの各工
程によりＰＣＢ８０の一方の面に対するリフローによる
はんだ付けが終了する。
【００１１】次に、ＰＣＢ８０の表面実装部品８２が実
装された一方の面側から、電子部品８５（以下、スルー
ホール部品と称する。）のリードをＰＣＢ８０のスルー
ホールに挿通し、スルーホール部品８５を搭載する（図
９（ｄ））。
装された一方の面側から、電子部品８５（以下、スルー
ホール部品と称する。）のリードをＰＣＢ８０のスルー
ホールに挿通し、スルーホール部品８５を搭載する（図
９（ｄ））。
【００１２】その後、スルーホール部品８５が搭載され
たＰＣＢ８０を炉室内のはんだ槽の上方を通過させ、は
んだ槽からＰＣＢ８０の他方の面上のスルーホール部品
８５のリード部分に溶融状態のはんだ８６を噴射して、
スルーホール部品８５のリードとＰＣＢ８０の銅箔との
はんだ付けを行う（図９（ｅ））。
たＰＣＢ８０を炉室内のはんだ槽の上方を通過させ、は
んだ槽からＰＣＢ８０の他方の面上のスルーホール部品
８５のリード部分に溶融状態のはんだ８６を噴射して、
スルーホール部品８５のリードとＰＣＢ８０の銅箔との
はんだ付けを行う（図９（ｅ））。
【００１３】なお、上述のリフロー処理の炉室内による
高温に耐えることができない電子部品やフロー処理での
実装が困難な電子部品については、フロー処理終了後に
手作業ではんだ付けを行う。
高温に耐えることができない電子部品やフロー処理での
実装が困難な電子部品については、フロー処理終了後に
手作業ではんだ付けを行う。
【００１４】上述した従来の電子部品の実装方法では、
Ｓｎ−Ｐｂ系はんだが一般的に使用されてきた。しか
し、このＳｎ−Ｐｂ系はんだは、毒性を有する重金属で
あるＰｂを含有しているため、使用後の電子機器が適切
に廃棄されない場合に、地球環境に悪影響を及ぼすとい
う問題を有していた。このため、近年では、このような
問題を解決して環境汚染を未然に防ぐためにＰｂを含ま
ないＰｂフリーはんだ（Ｐｂレスはんだ）の使用が望ま
れている。
Ｓｎ−Ｐｂ系はんだが一般的に使用されてきた。しか
し、このＳｎ−Ｐｂ系はんだは、毒性を有する重金属で
あるＰｂを含有しているため、使用後の電子機器が適切
に廃棄されない場合に、地球環境に悪影響を及ぼすとい
う問題を有していた。このため、近年では、このような
問題を解決して環境汚染を未然に防ぐためにＰｂを含ま
ないＰｂフリーはんだ（Ｐｂレスはんだ）の使用が望ま
れている。
【００１５】このＰｂフリーはんだとしては、一般に、
Ｓｎ−Ａｇ系はんだが広く知られている。このＳｎ−Ａ
ｇ系はんだは、特性が比較的安定しているため、Ｓｎ−
Ｐｂ系はんだの代わりとして電子部品の実装のために使
用した場合にも従来と同程度の信頼性を確保することが
できる。しかし、Ｓｎ−Ｐｂ系はんだの融点が約１８３
℃程度であるのに対して、Ｓｎ−Ａｇ系はんだの融点は
２２０℃弱程度と高くなってしまう。そのため、Ｓｎ−
Ｐｂ系はんだを使用していた実装装置や実装方法をその
まま使用することが困難であった。特に、一般的な電子
部品は、耐熱温度が約２３０℃程度であるため、融点が
２２０℃にもなるＳｎ−Ａｇ系はんだを炉室内で溶融さ
せてはんだ付けを行ったとき、場合によっては電子部品
の温度が２４０℃以上にもなってしまうことがあり得
る。そのため、Ｓｎ−Ａｇ系はんだを用いて電子部品の
実装を行おうとする場合には、使用する各種の電子部品
の耐熱温度を上げなければならないという問題が生じて
しまう。
Ｓｎ−Ａｇ系はんだが広く知られている。このＳｎ−Ａ
ｇ系はんだは、特性が比較的安定しているため、Ｓｎ−
Ｐｂ系はんだの代わりとして電子部品の実装のために使
用した場合にも従来と同程度の信頼性を確保することが
できる。しかし、Ｓｎ−Ｐｂ系はんだの融点が約１８３
℃程度であるのに対して、Ｓｎ−Ａｇ系はんだの融点は
２２０℃弱程度と高くなってしまう。そのため、Ｓｎ−
Ｐｂ系はんだを使用していた実装装置や実装方法をその
まま使用することが困難であった。特に、一般的な電子
部品は、耐熱温度が約２３０℃程度であるため、融点が
２２０℃にもなるＳｎ−Ａｇ系はんだを炉室内で溶融さ
せてはんだ付けを行ったとき、場合によっては電子部品
の温度が２４０℃以上にもなってしまうことがあり得
る。そのため、Ｓｎ−Ａｇ系はんだを用いて電子部品の
実装を行おうとする場合には、使用する各種の電子部品
の耐熱温度を上げなければならないという問題が生じて
しまう。
【００１６】このような融点が高いＳｎ−Ａｇ系はんだ
とは別のＰｂフリーはんだとして、Ｓｎ−Ｚｎ系はんだ
がある。このＳｎ−Ｚｎ系はんだの融点は２００℃弱程
度であるため、このＳｎ−Ｚｎ系はんだを用いて電子部
品の実装を行うことにより、従来の設備、電子部品をそ
のまま使用することができる。
とは別のＰｂフリーはんだとして、Ｓｎ−Ｚｎ系はんだ
がある。このＳｎ−Ｚｎ系はんだの融点は２００℃弱程
度であるため、このＳｎ−Ｚｎ系はんだを用いて電子部
品の実装を行うことにより、従来の設備、電子部品をそ
のまま使用することができる。
【００１７】しかしながら、上述したＳｎ−Ｚｎ系はん
だは、従来から使用されてきたＳｎ−Ｐｂ系はんだに比
較して、Ｚｎが酸化し易く、ぬれ性が乏しいという問題
点を有しており、従来の設備や実装方法により電子部品
の実装を行った場合に、従来と同様なはんだ付け品質や
信頼性を確保することが困難であった。
だは、従来から使用されてきたＳｎ−Ｐｂ系はんだに比
較して、Ｚｎが酸化し易く、ぬれ性が乏しいという問題
点を有しており、従来の設備や実装方法により電子部品
の実装を行った場合に、従来と同様なはんだ付け品質や
信頼性を確保することが困難であった。
【００１８】
【発明が解決しようとする課題】ところで、Ｓｎ−Ｚｎ
系はんだのぬれ性を改善する方法として、Ｓｎ−Ｚｎ系
はんだにＢｉを含有させる方法が一般に知られており、
このようなＳｎ−Ｚｎ−Ｂｉ系はんだを用いてリフロー
処理を行う技術が一部で開示されている。
系はんだのぬれ性を改善する方法として、Ｓｎ−Ｚｎ系
はんだにＢｉを含有させる方法が一般に知られており、
このようなＳｎ−Ｚｎ−Ｂｉ系はんだを用いてリフロー
処理を行う技術が一部で開示されている。
【００１９】しかしながら、従来のリフロー処理では、
Ｓｎ−Ｚｎ−Ｂｉ系はんだをリフロー処理する際、電子
部品として、現時点で最も一般的なＳｎ−Ｐｂメッキが
施されたリードを有するものを使用した場合に、このメ
ッキ膜の成分であるＰｂとＳｎ−Ｚｎ−Ｂｉ系はんだの
成分であるＳｎ−Ｚｎ−ＢｉとによるＳｎ−Ｚｎ−Ｐｂ
やＳｎ−Ｐｂ−Ｂｉが、ランドとはんだとの界面付近に
偏析し、これらの界面部分の低強度・低融点合金層が実
装品質や信頼性に悪影響を及ぼすという問題があった。
Ｓｎ−Ｚｎ−Ｂｉ系はんだをリフロー処理する際、電子
部品として、現時点で最も一般的なＳｎ−Ｐｂメッキが
施されたリードを有するものを使用した場合に、このメ
ッキ膜の成分であるＰｂとＳｎ−Ｚｎ−Ｂｉ系はんだの
成分であるＳｎ−Ｚｎ−ＢｉとによるＳｎ−Ｚｎ−Ｐｂ
やＳｎ−Ｐｂ−Ｂｉが、ランドとはんだとの界面付近に
偏析し、これらの界面部分の低強度・低融点合金層が実
装品質や信頼性に悪影響を及ぼすという問題があった。
【００２０】特に、上述の両面リフロープロセスにおけ
る２回目のリフロー処理や、リフロー・フロー複合プロ
セスにおけるフロー処理では、先に実装した一方の面側
でＳｎ−Ｚｎ−ＰｂやＳｎ−Ｐｂ−Ｂｉ等の低融点合金
の偏析現象がより進行してしまう。このため、両面リフ
ロープロセスにおける２回目のリフロー処理や、リフロ
ー・フロー複合プロセスにおけるフロー処理では、その
冷却過程において前述の低融点合金のみがランドとはん
だとの界面に未凝固のまま存在する状態が発生し、ＰＣ
Ｂに反りや捻れが発生した場合に、この界面部分で部分
的に剥離もしくは完全に未接合となってしまうという問
題が発生し易くなる。この現象は、ＰＣＢの反りや捻れ
による応力の影響を受け易いＱＦＰ、ＳＯＰ等の電子部
品の四隅に位置するリードで顕著に発生する。
る２回目のリフロー処理や、リフロー・フロー複合プロ
セスにおけるフロー処理では、先に実装した一方の面側
でＳｎ−Ｚｎ−ＰｂやＳｎ−Ｐｂ−Ｂｉ等の低融点合金
の偏析現象がより進行してしまう。このため、両面リフ
ロープロセスにおける２回目のリフロー処理や、リフロ
ー・フロー複合プロセスにおけるフロー処理では、その
冷却過程において前述の低融点合金のみがランドとはん
だとの界面に未凝固のまま存在する状態が発生し、ＰＣ
Ｂに反りや捻れが発生した場合に、この界面部分で部分
的に剥離もしくは完全に未接合となってしまうという問
題が発生し易くなる。この現象は、ＰＣＢの反りや捻れ
による応力の影響を受け易いＱＦＰ、ＳＯＰ等の電子部
品の四隅に位置するリードで顕著に発生する。
【００２１】本発明の目的は、ランドとはんだとの界面
付近に前述の低強度・低融点合金層が形成されることを
抑制して、はんだ接合の品質や信頼性を十分に確保する
ことができる実装構造体の製造方法および実装構造体を
提供することにある。
付近に前述の低強度・低融点合金層が形成されることを
抑制して、はんだ接合の品質や信頼性を十分に確保する
ことができる実装構造体の製造方法および実装構造体を
提供することにある。
【００２２】
【課題を解決するための手段】上述した目的を達成する
ため、本発明に係る実装構造体の製造方法は、プリント
基板に電子部品がはんだ付けされて実装された実装構造
体を製造する実装構造体の製造方法において、前記プリ
ント基板にはんだペーストを付着するとともに前記電子
部品を搭載する搭載工程と、前記プリント基板上に付着
された前記はんだペーストを加熱溶融する加熱工程と、
前記加熱工程により加熱溶融された前記はんだペースト
を溶融状態から１．５℃／秒以上の冷却速度をもって強
制的に冷却、凝固する冷却工程とを経ることを特徴とす
るものである。
ため、本発明に係る実装構造体の製造方法は、プリント
基板に電子部品がはんだ付けされて実装された実装構造
体を製造する実装構造体の製造方法において、前記プリ
ント基板にはんだペーストを付着するとともに前記電子
部品を搭載する搭載工程と、前記プリント基板上に付着
された前記はんだペーストを加熱溶融する加熱工程と、
前記加熱工程により加熱溶融された前記はんだペースト
を溶融状態から１．５℃／秒以上の冷却速度をもって強
制的に冷却、凝固する冷却工程とを経ることを特徴とす
るものである。
【００２３】以上のように構成した実装構造体の製造方
法においては、加熱工程により加熱溶融されたはんだペ
ーストを１．５℃／秒以上の冷却速度をもって急速に冷
却、凝固させることにより、前述の低強度・低融点合金
層のランドとはんだとの界面部分への偏析が抑制され、
はんだ接合の品質や信頼性が確保される。
法においては、加熱工程により加熱溶融されたはんだペ
ーストを１．５℃／秒以上の冷却速度をもって急速に冷
却、凝固させることにより、前述の低強度・低融点合金
層のランドとはんだとの界面部分への偏析が抑制され、
はんだ接合の品質や信頼性が確保される。
【００２４】この場合、前記加熱工程は、はんだペース
トを２１０℃以上に加熱することとしても良く、また、
前記冷却工程は、はんだペーストを１９０℃以下に冷却
することとしても良い。
トを２１０℃以上に加熱することとしても良く、また、
前記冷却工程は、はんだペーストを１９０℃以下に冷却
することとしても良い。
【００２５】また、前記はんだペーストは、Ｓｎ−Ｚｎ
系合金からなることが、Ｐｂフリーの観点から好まし
く、さらに、Ｓｎ−Ｚｎ−Ｂｉ系合金からなることが、
Ｓｎ−Ｚｎ系はんだのぬれ性を改善できる点で好まし
い。
系合金からなることが、Ｐｂフリーの観点から好まし
く、さらに、Ｓｎ−Ｚｎ−Ｂｉ系合金からなることが、
Ｓｎ−Ｚｎ系はんだのぬれ性を改善できる点で好まし
い。
【００２６】なお、はんだペーストとして、Ｓｎ−Ｚｎ
−Ｂｉ系合金を用い、電子部品として、リードのメッキ
膜にＰｂが被覆されているものを用いた場合には、前述
の低強度・低融点合金層として、Ｓｎ−Ｚｎ−Ｐｂ（融
点１７７℃）やＳｎ−Ｐｂ−Ｂｉ（融点９８℃）の偏析
が抑えられることになる。
−Ｂｉ系合金を用い、電子部品として、リードのメッキ
膜にＰｂが被覆されているものを用いた場合には、前述
の低強度・低融点合金層として、Ｓｎ−Ｚｎ−Ｐｂ（融
点１７７℃）やＳｎ−Ｐｂ−Ｂｉ（融点９８℃）の偏析
が抑えられることになる。
【００２７】また、前記はんだペーストは、前記Ｓｎ−
Ｚｎ−Ｂｉ系合金のＢｉ含有量が３％未満であることが
好ましく、これにより、Ｓｎ−Ｐｂ−Ｂｉの偏析をさら
に抑えることが可能である。
Ｚｎ−Ｂｉ系合金のＢｉ含有量が３％未満であることが
好ましく、これにより、Ｓｎ−Ｐｂ−Ｂｉの偏析をさら
に抑えることが可能である。
【００２８】また、前記はんだペーストは、２種類以上
のはんだ粉末を組み合わせてペースト化したものである
ことが好ましく、これにより、液相線と固相線との温度
差が大きくなるため、チップ立ち不良を抑制することが
可能となる。
のはんだ粉末を組み合わせてペースト化したものである
ことが好ましく、これにより、液相線と固相線との温度
差が大きくなるため、チップ立ち不良を抑制することが
可能となる。
【００２９】また、前記プリント基板の一方の面に前記
搭載工程を経て搭載された電子部品を、前記加熱工程お
よび前記冷却工程を経てはんだ付けして実装する第１の
リフロー工程と、前記プリント基板の他方の面に前記搭
載工程を経て搭載された電子部品を、前記加熱工程およ
び前記冷却工程を経てはんだ付けして実装する第２のリ
フロー工程とを有し、前記第２のリフロー工程における
前記冷却工程は、前記第２のリフロー工程における前記
加熱工程により加熱溶融された前記プリント基板の両方
の面側のはんだを、溶融状態から前記冷却速度をもって
強制的に冷却、凝固することとしても良い。
搭載工程を経て搭載された電子部品を、前記加熱工程お
よび前記冷却工程を経てはんだ付けして実装する第１の
リフロー工程と、前記プリント基板の他方の面に前記搭
載工程を経て搭載された電子部品を、前記加熱工程およ
び前記冷却工程を経てはんだ付けして実装する第２のリ
フロー工程とを有し、前記第２のリフロー工程における
前記冷却工程は、前記第２のリフロー工程における前記
加熱工程により加熱溶融された前記プリント基板の両方
の面側のはんだを、溶融状態から前記冷却速度をもって
強制的に冷却、凝固することとしても良い。
【００３０】この場合、第１のリフロー工程により先に
電子部品が実装された前記プリント基板の一方の面側で
は、第２のリフロー工程を経た後にも、Ｓｎ−Ｚｎ−Ｐ
ｂやＳｎ−Ｐｂ−Ｂｉ等の低強度・低融点合金層のラン
ドとはんだとの界面部分への偏析が抑制され、はんだ接
合の品質や信頼性が確保される。
電子部品が実装された前記プリント基板の一方の面側で
は、第２のリフロー工程を経た後にも、Ｓｎ−Ｚｎ−Ｐ
ｂやＳｎ−Ｐｂ−Ｂｉ等の低強度・低融点合金層のラン
ドとはんだとの界面部分への偏析が抑制され、はんだ接
合の品質や信頼性が確保される。
【００３１】また、前記プリント基板の一方の面に前記
搭載工程を経て搭載された電子部品を、前記加熱工程お
よび前記冷却工程を経てはんだ付けして実装するリフロ
ー工程と、前記プリント基板の一方の面側から当該プリ
ント基板のスルーホールにリードを挿通して搭載した電
子部品を、前記プリント基板の一方の面側のはんだの温
度を１７０℃以下とした状態でフローによりはんだ付け
するフロー工程とを有することとしても良い。
搭載工程を経て搭載された電子部品を、前記加熱工程お
よび前記冷却工程を経てはんだ付けして実装するリフロ
ー工程と、前記プリント基板の一方の面側から当該プリ
ント基板のスルーホールにリードを挿通して搭載した電
子部品を、前記プリント基板の一方の面側のはんだの温
度を１７０℃以下とした状態でフローによりはんだ付け
するフロー工程とを有することとしても良い。
【００３２】この場合、リフロー工程により先に電子部
品が実装された前記プリント基板の一方の面側では、微
量に形成されたＳｎ−Ｚｎ−Ｐｂがフロー工程により再
溶融することが抑えられるため、フロー工程を経た後に
も、はんだ接合の品質や信頼性が確保される。
品が実装された前記プリント基板の一方の面側では、微
量に形成されたＳｎ−Ｚｎ−Ｐｂがフロー工程により再
溶融することが抑えられるため、フロー工程を経た後に
も、はんだ接合の品質や信頼性が確保される。
【００３３】なお、前記フロー工程は、前記プリント基
板の一方の面側の前記はんだに冷却風を送風すること
で、前記はんだの温度調整を行うこととしても良く、そ
の場合、前記冷却風は、Ｎ２ガスであることが好まし
い。
板の一方の面側の前記はんだに冷却風を送風すること
で、前記はんだの温度調整を行うこととしても良く、そ
の場合、前記冷却風は、Ｎ２ガスであることが好まし
い。
【００３４】また、前記フロー工程は、前記プリント基
板の一方の面側に実装された電子部品を前記プリント基
板の他方の面側から覆うように、該他方の面側に断熱材
を配置することで、前記はんだの温度調整を行うことと
しても良い。また、前記断熱材は、前記プリント基板に
貼り付けられるマスキングテープであることとしても良
く、前記プリント基板が設置されるトレイであることと
しても良い。
板の一方の面側に実装された電子部品を前記プリント基
板の他方の面側から覆うように、該他方の面側に断熱材
を配置することで、前記はんだの温度調整を行うことと
しても良い。また、前記断熱材は、前記プリント基板に
貼り付けられるマスキングテープであることとしても良
く、前記プリント基板が設置されるトレイであることと
しても良い。
【００３５】なお、本発明は、前記プリント基板に、リ
ードにＰｂ系のメッキ膜が形成された電子部品が実装さ
れているものに適用されて好適である。
ードにＰｂ系のメッキ膜が形成された電子部品が実装さ
れているものに適用されて好適である。
【００３６】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。
いて図面を参照して説明する。
【００３７】（第１の実施形態）本実施形態では、ＰＣ
Ｂの両面に対してリフローによりはんだ付けを行う両面
リフロープロセスで実装構造体を製造する。
Ｂの両面に対してリフローによりはんだ付けを行う両面
リフロープロセスで実装構造体を製造する。
【００３８】図１は、本実施形態に係るリフロー処理で
用いるリフロー装置を示す図である。なお、このリフロ
ー装置は、前工程ではんだペーストがランドに印刷され
て各種の電子部品が搭載されたＰＣＢをリフロー処理す
る。また、はんだペーストとしては、Ｓｎ−Ｚｎ系合金
にＢｉを含有したＳｎ−Ｚｎ−Ｂｉ系合金が用いられて
いる。また、ＰＣＢに実装される電子部品としては、Ｐ
ｂを含有するメッキ膜がリードに被覆された電子部品が
用いられる。
用いるリフロー装置を示す図である。なお、このリフロ
ー装置は、前工程ではんだペーストがランドに印刷され
て各種の電子部品が搭載されたＰＣＢをリフロー処理す
る。また、はんだペーストとしては、Ｓｎ−Ｚｎ系合金
にＢｉを含有したＳｎ−Ｚｎ−Ｂｉ系合金が用いられて
いる。また、ＰＣＢに実装される電子部品としては、Ｐ
ｂを含有するメッキ膜がリードに被覆された電子部品が
用いられる。
【００３９】図１に示すように、リフロー装置１は、Ｐ
ＣＢ３のリフロー処理を行う炉室６を備えている。炉室
６は、一端側にリフロー処理されるＰＣＢ３が搬入され
る搬入口７が設けられており、他端側にリフロー処理さ
れたＰＣＢ３が搬出される搬出口８が設けられている。
この炉室６は、室内の気密性が確保されている。
ＣＢ３のリフロー処理を行う炉室６を備えている。炉室
６は、一端側にリフロー処理されるＰＣＢ３が搬入され
る搬入口７が設けられており、他端側にリフロー処理さ
れたＰＣＢ３が搬出される搬出口８が設けられている。
この炉室６は、室内の気密性が確保されている。
【００４０】また、リフロー装置１は、炉室６内でＰＣ
Ｂ３を搬送する搬送機構１１と、ＰＣＢ３のはんだペー
ストを加熱溶融する加熱部１２と、加熱溶融されたＰＣ
Ｂ３上の溶融状態のはんだペーストを冷却、凝固する冷
却部１３とを備えている。
Ｂ３を搬送する搬送機構１１と、ＰＣＢ３のはんだペー
ストを加熱溶融する加熱部１２と、加熱溶融されたＰＣ
Ｂ３上の溶融状態のはんだペーストを冷却、凝固する冷
却部１３とを備えている。
【００４１】搬送機構１１は、ＰＣＢ３が載置される搬
送台１５と、この搬送台１５を搬送路に沿って図１中矢
印ａ方向に所定の搬送速度で駆動する駆動機構（図示せ
ず）とを有している。炉室６内には、搬送台１５の搬送
路が搬入口７から搬出口８に亘って設けられている。こ
の搬送機構１１は、例えば０．７ｍ／分程度の搬送速度
でＰＣＢ３を搬送する。
送台１５と、この搬送台１５を搬送路に沿って図１中矢
印ａ方向に所定の搬送速度で駆動する駆動機構（図示せ
ず）とを有している。炉室６内には、搬送台１５の搬送
路が搬入口７から搬出口８に亘って設けられている。こ
の搬送機構１１は、例えば０．７ｍ／分程度の搬送速度
でＰＣＢ３を搬送する。
【００４２】加熱部１２および冷却部１３は、炉室６内
の搬送路に沿ってそれぞれ配設されている。加熱部１２
は、搬入口７側に位置されて、搬送路を挟んで対向する
位置にそれぞれ設けられている。冷却部１３は、搬出口
８側に位置されて、搬送路を挟んで対向する位置にそれ
ぞれ設けられている。
の搬送路に沿ってそれぞれ配設されている。加熱部１２
は、搬入口７側に位置されて、搬送路を挟んで対向する
位置にそれぞれ設けられている。冷却部１３は、搬出口
８側に位置されて、搬送路を挟んで対向する位置にそれ
ぞれ設けられている。
【００４３】加熱部１２は、搬送機構１１による搬送路
順に、はんだペーストを所定の温度に予備的に加熱して
保温する予備加熱ヒータ１６と、はんだペーストを溶融
させる融点以上に加熱する加熱ヒータ１７とを有してい
る。
順に、はんだペーストを所定の温度に予備的に加熱して
保温する予備加熱ヒータ１６と、はんだペーストを溶融
させる融点以上に加熱する加熱ヒータ１７とを有してい
る。
【００４４】冷却部１３は、ＰＣＢ３に冷却風を送風す
る冷却ファン１８と、この冷却ファン１８から送風され
た冷却風を冷却するため冷却回路（図示せず）とを有し
ている。冷却回路は、所定の冷却液が巡回する回路を構
成している。そして、この冷却部１３は、およそ２１０
℃以上に加熱されたＰＣＢ３上のはんだペーストを、
１．５℃／秒以上の冷却速度をもって冷却、凝固するよ
うに設定されている。
る冷却ファン１８と、この冷却ファン１８から送風され
た冷却風を冷却するため冷却回路（図示せず）とを有し
ている。冷却回路は、所定の冷却液が巡回する回路を構
成している。そして、この冷却部１３は、およそ２１０
℃以上に加熱されたＰＣＢ３上のはんだペーストを、
１．５℃／秒以上の冷却速度をもって冷却、凝固するよ
うに設定されている。
【００４５】以下に、図１に示したリフロー装置１を用
いた両面リフロープロセス、およびリフロー処理時の温
度変化について図面を参照して説明する。なお、図２に
おいて、縦軸がＰＣＢ３上の電子部品のリード近傍のは
んだペーストの温度（℃）を示し、横軸が時間（秒）を
示す。また、図２において、本実施形態に係るリフロー
装置１の温度変化曲線を実線Ｌ1で示し、従来のリフロ
ー装置の温度変化曲線を破線Ｌ2で示す。
いた両面リフロープロセス、およびリフロー処理時の温
度変化について図面を参照して説明する。なお、図２に
おいて、縦軸がＰＣＢ３上の電子部品のリード近傍のは
んだペーストの温度（℃）を示し、横軸が時間（秒）を
示す。また、図２において、本実施形態に係るリフロー
装置１の温度変化曲線を実線Ｌ1で示し、従来のリフロ
ー装置の温度変化曲線を破線Ｌ2で示す。
【００４６】まず、リフロー装置１の炉室６には、前工
程で一方の面側にはんだペーストが印刷されて電子部品
が搭載されたＰＣＢ３が搬入される。
程で一方の面側にはんだペーストが印刷されて電子部品
が搭載されたＰＣＢ３が搬入される。
【００４７】炉室６に搬入されたＰＣＢ３は搬送機構１
１によって搬送路に沿って搬送されて、加熱部１２によ
ってＰＣＢ３上のはんだペーストが加熱される。
１によって搬送路に沿って搬送されて、加熱部１２によ
ってＰＣＢ３上のはんだペーストが加熱される。
【００４８】図２中の実線Ｌ1に示すように、ＰＣＢ３
に印刷されたはんだペーストとして例えば融点が２００
℃弱のＳｎ−Ｚｎ−Ｂｉ系はんだが用いられた場合、搬
送機構１１によって搬入口７から搬入されたＰＣＢ３上
のはんだペーストは、加熱部１２の予備加熱ヒータ１６
により加熱されて、搬入から１３５秒〜１４５秒（時間
ｔ1）後に例えば１５０℃〜１７０℃（温度ｘ1）程度ま
で加熱される。温度ｘ 1程度まで加熱されたＰＣＢ３上
のはんだペーストは、予備加熱ヒータ１６によって温度
ｘ1程度で８０秒〜１００秒間保温される。
に印刷されたはんだペーストとして例えば融点が２００
℃弱のＳｎ−Ｚｎ−Ｂｉ系はんだが用いられた場合、搬
送機構１１によって搬入口７から搬入されたＰＣＢ３上
のはんだペーストは、加熱部１２の予備加熱ヒータ１６
により加熱されて、搬入から１３５秒〜１４５秒（時間
ｔ1）後に例えば１５０℃〜１７０℃（温度ｘ1）程度ま
で加熱される。温度ｘ 1程度まで加熱されたＰＣＢ３上
のはんだペーストは、予備加熱ヒータ１６によって温度
ｘ1程度で８０秒〜１００秒間保温される。
【００４９】そして、搬入から２１５秒〜２４５秒（時
間ｔ2）後に予備加熱が完了し、保温されたＰＣＢ３が
搬送機構１１によって更に搬送されて、搬入から２６５
秒〜３０５秒（時間ｔ3）後、加熱部１２の加熱ヒータ
１７によりおよそ２１０℃（温度ｘ3）以上まで加熱さ
れて、はんだペーストが溶融される。
間ｔ2）後に予備加熱が完了し、保温されたＰＣＢ３が
搬送機構１１によって更に搬送されて、搬入から２６５
秒〜３０５秒（時間ｔ3）後、加熱部１２の加熱ヒータ
１７によりおよそ２１０℃（温度ｘ3）以上まで加熱さ
れて、はんだペーストが溶融される。
【００５０】その後、ＰＣＢ３上の溶融状態のはんだペ
ーストは、温度ｘ3まで加熱された後、搬送機構１１に
よって更に搬送されて、冷却部１３の冷却ファン１８に
よりおよそ１９０℃（温度ｘ2）以下まで１３秒程度
（冷却時間Ｔ）で冷却される。このとき、冷却部１３
は、ＰＣＢ３上のはんだペーストを、１．５℃／秒以上
の冷却速度をもって冷却して凝固させる。
ーストは、温度ｘ3まで加熱された後、搬送機構１１に
よって更に搬送されて、冷却部１３の冷却ファン１８に
よりおよそ１９０℃（温度ｘ2）以下まで１３秒程度
（冷却時間Ｔ）で冷却される。このとき、冷却部１３
は、ＰＣＢ３上のはんだペーストを、１．５℃／秒以上
の冷却速度をもって冷却して凝固させる。
【００５１】ＰＣＢ３は、溶融状態のはんだペーストが
冷却部１３によって融点以下に冷却されて凝固されるこ
とで、電子部品が実装される。リフロー装置１は、搬入
から２７８秒〜３１８秒（時間ｔ4）後、冷却されたＰ
ＣＢ３が搬出口８から搬出されて、常温で所定の時間放
置される。ＰＣＢ３に実装された電子部品は、リードの
メッキ膜の成分であるＰｂとＳｎ−Ｚｎ−Ｂｉ系はんだ
の成分であるＳｎ−Ｚｎ−ＢｉとによるＳｎ−Ｚｎ−Ｐ
ｂ（融点１７７℃）やＳｎ−Ｐｂ−Ｂｉ（融点９８℃）
が偏析することによってランドとはんだとの界面に低強
度・低融点合金層が形成されることが抑制されて、確実
に接合される。
冷却部１３によって融点以下に冷却されて凝固されるこ
とで、電子部品が実装される。リフロー装置１は、搬入
から２７８秒〜３１８秒（時間ｔ4）後、冷却されたＰ
ＣＢ３が搬出口８から搬出されて、常温で所定の時間放
置される。ＰＣＢ３に実装された電子部品は、リードの
メッキ膜の成分であるＰｂとＳｎ−Ｚｎ−Ｂｉ系はんだ
の成分であるＳｎ−Ｚｎ−ＢｉとによるＳｎ−Ｚｎ−Ｐ
ｂ（融点１７７℃）やＳｎ−Ｐｂ−Ｂｉ（融点９８℃）
が偏析することによってランドとはんだとの界面に低強
度・低融点合金層が形成されることが抑制されて、確実
に接合される。
【００５２】一方、図２中破線Ｌ2で示すように、従来
のリフロー処理によれば、冷却部１３によってＰＣＢ３
上のはんだペーストが０．５℃〜０．８℃／秒程度の冷
却速度をもって冷却、凝固されていた。この冷却速度を
もってはんだペーストが冷却、凝固されたＰＣＢ３に
は、Ｓｎ−Ｚｎ−ＰｂやＳｎ−Ｐｂ−Ｂｉが、ランドと
はんだとの界面に偏析して低強度・低融点合金層が形成
されてしまった。
のリフロー処理によれば、冷却部１３によってＰＣＢ３
上のはんだペーストが０．５℃〜０．８℃／秒程度の冷
却速度をもって冷却、凝固されていた。この冷却速度を
もってはんだペーストが冷却、凝固されたＰＣＢ３に
は、Ｓｎ−Ｚｎ−ＰｂやＳｎ−Ｐｂ−Ｂｉが、ランドと
はんだとの界面に偏析して低強度・低融点合金層が形成
されてしまった。
【００５３】すなわち、本実施形態に係るリフロー処理
では、冷却速度である冷却曲線の勾配が、従来のリフロ
ー処理による冷却曲線の勾配に比較して急峻とされてお
り、従来に比して２倍弱〜３倍程度の冷却速度をもって
急速に冷却、凝固を行っている。このため、ＰＣＢ３に
実装される電子部品のリードのメッキ膜からＰｂが拡散
し、このメッキ膜のＰｂとはんだペーストのＳｎ−Ｚｎ
−ＢｉとによるＳｎ−Ｚｎ−ＰｂやＳｎ−Ｐｂ−Ｂｉが
ランドとはんだとの界面に偏析する前に、はんだペース
トを均一な組成のまま凝固させることが可能となる。
では、冷却速度である冷却曲線の勾配が、従来のリフロ
ー処理による冷却曲線の勾配に比較して急峻とされてお
り、従来に比して２倍弱〜３倍程度の冷却速度をもって
急速に冷却、凝固を行っている。このため、ＰＣＢ３に
実装される電子部品のリードのメッキ膜からＰｂが拡散
し、このメッキ膜のＰｂとはんだペーストのＳｎ−Ｚｎ
−ＢｉとによるＳｎ−Ｚｎ−ＰｂやＳｎ−Ｐｂ−Ｂｉが
ランドとはんだとの界面に偏析する前に、はんだペース
トを均一な組成のまま凝固させることが可能となる。
【００５４】これにより、ランドとはんだとの界面にＳ
ｎ−Ｚｎ−ＰｂやＳｎ−Ｐｂ−Ｂｉの偏析による低強度
・低融点合金層が形成されることが抑えられるため、Ｐ
ＣＢ３の一方の面に実装された電子部品は、はんだによ
る充分な接合強度が確保されて、はんだ付け不良が発生
することが防止される。
ｎ−Ｚｎ−ＰｂやＳｎ−Ｐｂ−Ｂｉの偏析による低強度
・低融点合金層が形成されることが抑えられるため、Ｐ
ＣＢ３の一方の面に実装された電子部品は、はんだによ
る充分な接合強度が確保されて、はんだ付け不良が発生
することが防止される。
【００５５】続いて、リフロー装置１の炉室６には、前
工程で一方の面側にリフローにより電子部品が実装さ
れ、他方の面側にはんだペーストが印刷されて別の電子
部品が搭載されたＰＣＢ３が搬入される。
工程で一方の面側にリフローにより電子部品が実装さ
れ、他方の面側にはんだペーストが印刷されて別の電子
部品が搭載されたＰＣＢ３が搬入される。
【００５６】以降、リフロー装置１の炉室６内で、ＰＣ
Ｂ３の一方の面に対する上述のリフロー処理と同様に、
ＰＣＢ３の他方の面に対してリフロー処理を行うことに
より、ＰＣＢ３の他方の面に実装された電子部品も、は
んだによる充分な接合強度が確保され、はんだ付け不良
が発生することが防止される。
Ｂ３の一方の面に対する上述のリフロー処理と同様に、
ＰＣＢ３の他方の面に対してリフロー処理を行うことに
より、ＰＣＢ３の他方の面に実装された電子部品も、は
んだによる充分な接合強度が確保され、はんだ付け不良
が発生することが防止される。
【００５７】このとき、ＰＣＢ３の一方の面にリフロー
で先に実装された電子部品のリードのはんだペースト
も、冷却部１３によって１．５℃／秒以上の冷却速度を
もって急速に冷却される。そのため、このはんだペース
トは加熱部１２による加熱によって再溶融したとして
も、急速に冷却され凝固することになる。それにより、
ＰＣＢ３の一方の面に先に実装された電子部品は、その
後に行われるＰＣＢ３の他方の面に対するリフロー処理
を経た後にも、はんだによる充分な接合強度が確保され
て、はんだ付け不良が発生することが防止される。
で先に実装された電子部品のリードのはんだペースト
も、冷却部１３によって１．５℃／秒以上の冷却速度を
もって急速に冷却される。そのため、このはんだペース
トは加熱部１２による加熱によって再溶融したとして
も、急速に冷却され凝固することになる。それにより、
ＰＣＢ３の一方の面に先に実装された電子部品は、その
後に行われるＰＣＢ３の他方の面に対するリフロー処理
を経た後にも、はんだによる充分な接合強度が確保され
て、はんだ付け不良が発生することが防止される。
【００５８】なお、ＰＣＢ３の他方の面に対する２回目
のリフロー処理時には、ＰＣＢ３の一方の面に対する１
回目のリフロー処理で実装された電子部品の影響によ
り、１回目のリフロー処理時よりもＰＣＢ３全体として
の熱容量が大きくなり、はんだペーストの温度が下がり
にくい状態になっている。そのため、冷却部１３の設定
を１回目のリフロー処理と２回目のリフロー処理とで単
純に同一とした場合、冷却速度は２回目のリフロー処理
の方が小さくなってしまう。そこで、２回目のリフロー
処理時には、冷却部１３の設定を、１回目のリフロー処
理時よりも冷却速度が高くなるようにすることが望まし
い。
のリフロー処理時には、ＰＣＢ３の一方の面に対する１
回目のリフロー処理で実装された電子部品の影響によ
り、１回目のリフロー処理時よりもＰＣＢ３全体として
の熱容量が大きくなり、はんだペーストの温度が下がり
にくい状態になっている。そのため、冷却部１３の設定
を１回目のリフロー処理と２回目のリフロー処理とで単
純に同一とした場合、冷却速度は２回目のリフロー処理
の方が小さくなってしまう。そこで、２回目のリフロー
処理時には、冷却部１３の設定を、１回目のリフロー処
理時よりも冷却速度が高くなるようにすることが望まし
い。
【００５９】本実施形態に係るリフロー処理において
は、冷却部１３による冷却速度を１．５℃／秒以上とす
ることによって、Ｓｎ−Ｚｎ−Ｐｂ（融点１７７℃）や
Ｓｎ−Ｐｂ−Ｂｉ（融点９８℃）の偏析を抑えている
が、このうちＳｎ−Ｐｂ−Ｂｉの偏析については、Ｓｎ
−Ｚｎ−Ｂｉ系はんだのＢｉ含有量を３ｗｔ％未満に低
減することによって、さらに抑えることができる。
は、冷却部１３による冷却速度を１．５℃／秒以上とす
ることによって、Ｓｎ−Ｚｎ−Ｐｂ（融点１７７℃）や
Ｓｎ−Ｐｂ−Ｂｉ（融点９８℃）の偏析を抑えている
が、このうちＳｎ−Ｐｂ−Ｂｉの偏析については、Ｓｎ
−Ｚｎ−Ｂｉ系はんだのＢｉ含有量を３ｗｔ％未満に低
減することによって、さらに抑えることができる。
【００６０】ここで、はんだペーストとして、Ｂｉの含
有量が３ｗｔ％であるＳｎ−Ｚｎ−Ｂｉ系はんだを用
い、電子部品のリードに被覆するメッキ膜として、Ｓｎ
−Ｐｂ系合金を用いた場合の、電子部品のリードのはん
だ接続部分の状態について、図３および図４を参照して
説明する。
有量が３ｗｔ％であるＳｎ−Ｚｎ−Ｂｉ系はんだを用
い、電子部品のリードに被覆するメッキ膜として、Ｓｎ
−Ｐｂ系合金を用いた場合の、電子部品のリードのはん
だ接続部分の状態について、図３および図４を参照して
説明する。
【００６１】図３は、電子部品のリードのはんだ接続部
分の組成を説明する図である。なお、図３は、ＰＣＢの
一方の面に対する１回目のリフロー処理で実装された電
子部品のリードのはんだ接続部分の組成を、ＰＣＢの他
方の面に対する２回目のリフロー処理を行う前に確認し
たものである。ここでは、Ｓｎ−Ｚｎ−Ｂｉ系はんだの
最適なＢｉ含有量を確認するために、リフロー装置とし
て、溶融状態のはんだペーストを０．５℃／秒〜０．８
℃／秒程度の冷却速度をもって冷却、凝固する従来のリ
フロー装置を用いている。また、図３において、一番上
の図面は、電子部品のリードのはんだ接続部分の拡大断
面図であり、「ＳＥＭ」と付された図面は、一番上の図
面において点線で囲まれた部分（ＰＡＤ）のさらなる拡
大断面図である。また、「Ｐｂ」等の元素名が付された
図面は、「ＳＥＭ」と付された図面が示す領域におい
て、当該元素が存在しているか否かを示す図面であり、
白っぽく見える部分に当該元素が存在していることを示
している。
分の組成を説明する図である。なお、図３は、ＰＣＢの
一方の面に対する１回目のリフロー処理で実装された電
子部品のリードのはんだ接続部分の組成を、ＰＣＢの他
方の面に対する２回目のリフロー処理を行う前に確認し
たものである。ここでは、Ｓｎ−Ｚｎ−Ｂｉ系はんだの
最適なＢｉ含有量を確認するために、リフロー装置とし
て、溶融状態のはんだペーストを０．５℃／秒〜０．８
℃／秒程度の冷却速度をもって冷却、凝固する従来のリ
フロー装置を用いている。また、図３において、一番上
の図面は、電子部品のリードのはんだ接続部分の拡大断
面図であり、「ＳＥＭ」と付された図面は、一番上の図
面において点線で囲まれた部分（ＰＡＤ）のさらなる拡
大断面図である。また、「Ｐｂ」等の元素名が付された
図面は、「ＳＥＭ」と付された図面が示す領域におい
て、当該元素が存在しているか否かを示す図面であり、
白っぽく見える部分に当該元素が存在していることを示
している。
【００６２】図３に示すように、電子部品のリードのは
んだ接続部分には、Ｓｎ、Ｚｎ、Ｐｂの他、Ｂｉも微量
ながら検出されていることから、Ｓｎ−Ｚｎ−Ｐｂの
他、Ｓｎ−Ｐｂ−Ｂｉの偏析も起こっていることがわか
る。なお、図３において、Ｃｕ，Ｆｅ，Ｎｉも検出され
ているが、これは、ＰＣＢの銅箔部分の成分である銅
や、電子部品のリードの成分であるＦｅ，Ｎｉが検出さ
れたことを示している。
んだ接続部分には、Ｓｎ、Ｚｎ、Ｐｂの他、Ｂｉも微量
ながら検出されていることから、Ｓｎ−Ｚｎ−Ｐｂの
他、Ｓｎ−Ｐｂ−Ｂｉの偏析も起こっていることがわか
る。なお、図３において、Ｃｕ，Ｆｅ，Ｎｉも検出され
ているが、これは、ＰＣＢの銅箔部分の成分である銅
や、電子部品のリードの成分であるＦｅ，Ｎｉが検出さ
れたことを示している。
【００６３】図４は、図３の電子部品が一方の面に実装
されたＰＣＢの他方の面に対する２回目のリフロー処理
を行った後に、図３の電子部品のリードのはんだ接続部
分を拡大した図である。
されたＰＣＢの他方の面に対する２回目のリフロー処理
を行った後に、図３の電子部品のリードのはんだ接続部
分を拡大した図である。
【００６４】図４に示すように、図３の電子部品のリー
ドのはんだ接続部分では、ＰＣＢに対する２回目のリフ
ロー処理を行った後、剥離が発生していることがわか
る。
ドのはんだ接続部分では、ＰＣＢに対する２回目のリフ
ロー処理を行った後、剥離が発生していることがわか
る。
【００６５】このように、Ｓｎ−Ｚｎ−Ｂｉ系はんだの
Ｂｉ含有量を３ｗｔ％とした場合には、Ｓｎ−Ｚｎ−Ｐ
ｂの他、Ｓｎ−Ｐｂ−Ｂｉの偏析が起こるが、このとき
のＢｉ検出量は微量であることから、Ｓｎ−Ｐｂ−Ｂｉ
の偏析をさらに抑えるためには、Ｂｉ含有量は３ｗｔ％
未満が好適な範囲である。
Ｂｉ含有量を３ｗｔ％とした場合には、Ｓｎ−Ｚｎ−Ｐ
ｂの他、Ｓｎ−Ｐｂ−Ｂｉの偏析が起こるが、このとき
のＢｉ検出量は微量であることから、Ｓｎ−Ｐｂ−Ｂｉ
の偏析をさらに抑えるためには、Ｂｉ含有量は３ｗｔ％
未満が好適な範囲である。
【００６６】ただし、Ｓｎ−Ｚｎ−Ｂｉ系はんだは、表
１に示すように、Ｂｉの含有量が少なくなるにしたがっ
て、液相線と固相線との温度差が小さくなる。
１に示すように、Ｂｉの含有量が少なくなるにしたがっ
て、液相線と固相線との温度差が小さくなる。
【００６７】
【表１】
【００６８】例えば、２極の電極を備える電子部品に対
してリフローによりはんだ付けを行う際、ＰＣＢ上の温
度差によりどちらか一方の電極側のはんだが先に溶解を
開始した場合に、溶融したはんだの表面張力に他方の電
極が引っ張られることで電子部品が浮き上がる、いわゆ
るチップ立ち不良が発生する。そのため、液相線と固相
線との温度差が大きいほど、溶け始めのはんだ量を小さ
くし、はんだの表面張力を小さくすることができるた
め、チップ立ちの抑制には有利となる。
してリフローによりはんだ付けを行う際、ＰＣＢ上の温
度差によりどちらか一方の電極側のはんだが先に溶解を
開始した場合に、溶融したはんだの表面張力に他方の電
極が引っ張られることで電子部品が浮き上がる、いわゆ
るチップ立ち不良が発生する。そのため、液相線と固相
線との温度差が大きいほど、溶け始めのはんだ量を小さ
くし、はんだの表面張力を小さくすることができるた
め、チップ立ちの抑制には有利となる。
【００６９】そこで本実施形態においては、Ｓｎ−Ｚｎ
−Ｂｉ系はんだペーストを作成する際、２種類以上のは
んだ粉末を組み合わせ、これらをペースト化すること
で、Ｓｎ−Ｚｎ−Ｂｉ系はんだにおけるＢｉの含有量を
３ｗｔ％未満に調整し、液相線と固相線との温度差を大
きくすることとしている。
−Ｂｉ系はんだペーストを作成する際、２種類以上のは
んだ粉末を組み合わせ、これらをペースト化すること
で、Ｓｎ−Ｚｎ−Ｂｉ系はんだにおけるＢｉの含有量を
３ｗｔ％未満に調整し、液相線と固相線との温度差を大
きくすることとしている。
【００７０】具体的には、Ｂｉの含有量が２％であるＳ
ｎ−Ｚｎ−Ｂｉ系のはんだペーストを作成する場合、例
えば、次のような重量比で２つのはんだ粉末をブレンド
してペースト化することではんだペーストを作成する。 Ｓｎ−８Ｚｎ−３Ｂｉ：６７ｗｔ％ Ｓｎ−９Ｚｎ：３３ｗｔ％ また、Ｂｉの含有量が１％であるＳｎ−Ｚｎ−Ｂｉ系の
はんだペーストを作成する場合、例えば、次のような重
量比で２つのはんだ粉末をブレンドしてペースト化する
ことではんだペーストを作成する。 Ｓｎ−８Ｚｎ−３Ｂｉ：３３ｗｔ％ Ｓｎ−９Ｚｎ：６７ｗｔ％ 上記の例で作成されたはんだペーストは、Ｂｉの含有量
が１％もしくは２％であるにもかかわらず、液相線と固
相線との温度差がＳｎ−８Ｚｎ−３Ｂｉと同じになり、
溶け始めのはんだ量を少なくすることができるため、は
んだの表面張力を小さくすることができ、それにより、
チップ立ち不良を抑制することができる。なお、上記の
組成および重量比はあくまで一例であり、その他の組成
および重量比であっても、上記と同様の効果を得られる
ことは言うまでもない。
ｎ−Ｚｎ−Ｂｉ系のはんだペーストを作成する場合、例
えば、次のような重量比で２つのはんだ粉末をブレンド
してペースト化することではんだペーストを作成する。 Ｓｎ−８Ｚｎ−３Ｂｉ：６７ｗｔ％ Ｓｎ−９Ｚｎ：３３ｗｔ％ また、Ｂｉの含有量が１％であるＳｎ−Ｚｎ−Ｂｉ系の
はんだペーストを作成する場合、例えば、次のような重
量比で２つのはんだ粉末をブレンドしてペースト化する
ことではんだペーストを作成する。 Ｓｎ−８Ｚｎ−３Ｂｉ：３３ｗｔ％ Ｓｎ−９Ｚｎ：６７ｗｔ％ 上記の例で作成されたはんだペーストは、Ｂｉの含有量
が１％もしくは２％であるにもかかわらず、液相線と固
相線との温度差がＳｎ−８Ｚｎ−３Ｂｉと同じになり、
溶け始めのはんだ量を少なくすることができるため、は
んだの表面張力を小さくすることができ、それにより、
チップ立ち不良を抑制することができる。なお、上記の
組成および重量比はあくまで一例であり、その他の組成
および重量比であっても、上記と同様の効果を得られる
ことは言うまでもない。
【００７１】上述したように本実施形態においては、リ
フロー装置１の冷却部１３による冷却速度を１．５℃／
秒以上とすることによって、Ｓｎ−Ｚｎ−Ｐｂ（融点１
７７℃）やＳｎ−Ｐｂ−Ｂｉ（融点９８℃）が偏析する
前に、溶融状態のはんだペーストを急速に冷却、凝固し
ている。
フロー装置１の冷却部１３による冷却速度を１．５℃／
秒以上とすることによって、Ｓｎ−Ｚｎ−Ｐｂ（融点１
７７℃）やＳｎ−Ｐｂ−Ｂｉ（融点９８℃）が偏析する
前に、溶融状態のはんだペーストを急速に冷却、凝固し
ている。
【００７２】したがって、Ｓｎ−Ｐｂ−ＢｉやＳｎ−Ｚ
ｎ−Ｐｂの偏析により、ランドとはんだとの界面に低強
度・低融点合金層が形成されることが抑えられるため、
ＰＣＢ３に実装される電子部品は、はんだ接合の品質や
信頼性が確保される。
ｎ−Ｐｂの偏析により、ランドとはんだとの界面に低強
度・低融点合金層が形成されることが抑えられるため、
ＰＣＢ３に実装される電子部品は、はんだ接合の品質や
信頼性が確保される。
【００７３】また、はんだペーストとして、Ｂｉの含有
量が３ｗｔ％未満のＳｎ−Ｚｎ−Ｂｉ系はんだを用いた
場合には、Ｓｎ−Ｐｂ−Ｂｉの偏析をさらに抑えること
ができる。また、Ｂｉの含有量が多くなると、硬くて脆
くなるために柔軟性が損なわれ、環境変化に対する耐性
が劣化してしまうが、Ｂｉの含有量を３ｗｔ％未満とす
ることで、柔軟性を向上させることができるため、周囲
温度などの環境変化に対する耐性をも改善することがで
きる。
量が３ｗｔ％未満のＳｎ−Ｚｎ−Ｂｉ系はんだを用いた
場合には、Ｓｎ−Ｐｂ−Ｂｉの偏析をさらに抑えること
ができる。また、Ｂｉの含有量が多くなると、硬くて脆
くなるために柔軟性が損なわれ、環境変化に対する耐性
が劣化してしまうが、Ｂｉの含有量を３ｗｔ％未満とす
ることで、柔軟性を向上させることができるため、周囲
温度などの環境変化に対する耐性をも改善することがで
きる。
【００７４】また、２種類以上のはんだ粉末を組み合わ
せてペースト化してＢｉ含有量が３ｗｔ％未満のＳｎ−
Ｚｎ−Ｂｉ系はんだペーストを作成する場合には、液相
線と固相線との温度差が大きくなるため、チップ立ち不
良を抑制することができる。
せてペースト化してＢｉ含有量が３ｗｔ％未満のＳｎ−
Ｚｎ−Ｂｉ系はんだペーストを作成する場合には、液相
線と固相線との温度差が大きくなるため、チップ立ち不
良を抑制することができる。
【００７５】なお、本実施形態は、ＰＣＢの両面に対し
てリフローで電子部品を実装する両面リフロープロセス
に適用されたが、ＰＣＢの片面のみに対してリフローで
電子部品を実装する片面リフロープロセスに適用されて
好適である。
てリフローで電子部品を実装する両面リフロープロセス
に適用されたが、ＰＣＢの片面のみに対してリフローで
電子部品を実装する片面リフロープロセスに適用されて
好適である。
【００７６】また、本実施形態は、リードのメッキ膜が
Ｓｎ−Ｐｂ等のＰｂを含有する電子部品を接合するため
に適用されたが、はんだペーストが付着する箇所にＰｂ
を含有する他の部品を接合するために適用されて好適で
ある。
Ｓｎ−Ｐｂ等のＰｂを含有する電子部品を接合するため
に適用されたが、はんだペーストが付着する箇所にＰｂ
を含有する他の部品を接合するために適用されて好適で
ある。
【００７７】（第２の実施形態）本実施形態では、ＰＣ
Ｂ３の一方の面に対してリフローによりはんだ付けを行
った後、ＰＣＢ３の他方の面に対してフローによりはん
だ付けを行うリフロー・フロー複合プロセスで実装構造
体を製造する。
Ｂ３の一方の面に対してリフローによりはんだ付けを行
った後、ＰＣＢ３の他方の面に対してフローによりはん
だ付けを行うリフロー・フロー複合プロセスで実装構造
体を製造する。
【００７８】図５は、本実施形態に係るフロー処理で用
いるフロー装置を示す図である。なお、このフロー装置
は、ＰＣＢのスルーホールに各種の電子部品のリードが
挿通されて当該電子部品が搭載されたＰＣＢをフロー処
理する。また、フロー処理に用いるはんだとしては、Ｐ
ｂフリーの観点から、Ｓｎ−Ａｇ系合金、Ｓｎ−Ｃｕ系
合金、Ｓｎ−Ｚｎ合金等が好適に用いられる。また、Ｐ
ＣＢに実装される電子部品としては、Ｐｂを含有するメ
ッキ膜がリードに被覆された電子部品が用いられる。
いるフロー装置を示す図である。なお、このフロー装置
は、ＰＣＢのスルーホールに各種の電子部品のリードが
挿通されて当該電子部品が搭載されたＰＣＢをフロー処
理する。また、フロー処理に用いるはんだとしては、Ｐ
ｂフリーの観点から、Ｓｎ−Ａｇ系合金、Ｓｎ−Ｃｕ系
合金、Ｓｎ−Ｚｎ合金等が好適に用いられる。また、Ｐ
ＣＢに実装される電子部品としては、Ｐｂを含有するメ
ッキ膜がリードに被覆された電子部品が用いられる。
【００７９】図５に示すように、フロー装置２０は、Ｐ
ＣＢ３のフロー処理を行う炉室２１を備えている。炉室
２１は、一端側にフロー処理されるＰＣＢ３が搬入され
る搬入口２２が設けられており、他端側にフロー処理さ
れたＰＣＢ３が搬出される搬出口２３が設けられてい
る。
ＣＢ３のフロー処理を行う炉室２１を備えている。炉室
２１は、一端側にフロー処理されるＰＣＢ３が搬入され
る搬入口２２が設けられており、他端側にフロー処理さ
れたＰＣＢ３が搬出される搬出口２３が設けられてい
る。
【００８０】また、フロー装置２０は、炉室２１内でＰ
ＣＢ３を搬送する搬送機構２４と、内部に貯蔵している
はんだを溶融状態でＰＣＢ３に向けて噴射するはんだ槽
２５と、ＰＣＢ３上の溶融状態のはんだを冷却、凝固す
る冷却部２６とを備えている。
ＣＢ３を搬送する搬送機構２４と、内部に貯蔵している
はんだを溶融状態でＰＣＢ３に向けて噴射するはんだ槽
２５と、ＰＣＢ３上の溶融状態のはんだを冷却、凝固す
る冷却部２６とを備えている。
【００８１】搬送機構２４は、ＰＣＢ３が載置される搬
送台２７と、この搬送台２７を搬送路に沿って図５中矢
印ｂ方向に所定の搬送速度で駆動する駆動機構（図示せ
ず）とを有している。炉室２１内には、搬送台２７の搬
送路が搬入口２２から搬出口２３に亘って設けられてい
る。この搬送機構２４は、例えば１．０ｍ／分程度の搬
送速度でＰＣＢ３を搬送する。
送台２７と、この搬送台２７を搬送路に沿って図５中矢
印ｂ方向に所定の搬送速度で駆動する駆動機構（図示せ
ず）とを有している。炉室２１内には、搬送台２７の搬
送路が搬入口２２から搬出口２３に亘って設けられてい
る。この搬送機構２４は、例えば１．０ｍ／分程度の搬
送速度でＰＣＢ３を搬送する。
【００８２】はんだ槽２５は、炉室２１内の搬送路の下
方に配設されている。このはんだ槽２５は、ノズル２
８，２９を備えており、ノズル２８からのはんだの噴流
（１次噴流）とノズル２９からのはんだの噴流（２次噴
流）とのダブルウェーブ方式で、ＰＣＢ３に向けて溶融
状態のはんだを噴射する。
方に配設されている。このはんだ槽２５は、ノズル２
８，２９を備えており、ノズル２８からのはんだの噴流
（１次噴流）とノズル２９からのはんだの噴流（２次噴
流）とのダブルウェーブ方式で、ＰＣＢ３に向けて溶融
状態のはんだを噴射する。
【００８３】冷却部２６は、炉室２１内の搬送路に沿っ
て、搬出口２３側に配設されている。この冷却部２６
は、例えば、冷却ファンを用いて構成することができる
が、ＰＣＢ３に冷却風を送風するものであれば、その他
の構成としても良い。
て、搬出口２３側に配設されている。この冷却部２６
は、例えば、冷却ファンを用いて構成することができる
が、ＰＣＢ３に冷却風を送風するものであれば、その他
の構成としても良い。
【００８４】なお、本実施形態に係るリフロー処理で用
いるリフロー装置およびはんだペーストは、上述の第１
の実施形態と同様のものを使用する。
いるリフロー装置およびはんだペーストは、上述の第１
の実施形態と同様のものを使用する。
【００８５】以下に、図１に示したリフロー装置１およ
び図２に示したフロー装置２０を用いたリフロー・フロ
ー複合プロセスについて説明する。
び図２に示したフロー装置２０を用いたリフロー・フロ
ー複合プロセスについて説明する。
【００８６】まず、図１に示したリフロー装置１の炉室
６に、前工程で一方の面側にはんだペーストが印刷され
て電子部品が搭載されたＰＣＢ３が搬入される。
６に、前工程で一方の面側にはんだペーストが印刷され
て電子部品が搭載されたＰＣＢ３が搬入される。
【００８７】炉室６内に搬入されたＰＣＢ３は搬送機構
１１によって搬送路に沿って搬送されて、ＰＣＢ３上の
はんだペーストが加熱部１２によって融点以上に加熱溶
融される。
１１によって搬送路に沿って搬送されて、ＰＣＢ３上の
はんだペーストが加熱部１２によって融点以上に加熱溶
融される。
【００８８】次に、搬送機構１１によって搬送されるＰ
ＣＢ３は、溶融状態のはんだペーストが冷却部１３によ
って１．５℃／秒以上の冷却速度をもって融点以下に急
速に冷却されて凝固されることで、電子部品が実装され
る。
ＣＢ３は、溶融状態のはんだペーストが冷却部１３によ
って１．５℃／秒以上の冷却速度をもって融点以下に急
速に冷却されて凝固されることで、電子部品が実装され
る。
【００８９】これにより、ＰＣＢ３の一方の面側では、
Ｓｎ−Ｐｂ−Ｂｉ（融点９８℃）やＳｎ−Ｚｎ−Ｐｂ
（融点１７７℃）の偏析を抑えることができる。また、
はんだペーストとして、Ｂｉの含有量が３ｗｔ％未満の
Ｓｎ−Ｚｎ−Ｂｉ系はんだを用いた場合には、Ｓｎ−Ｐ
ｂ−Ｂｉの偏析をさらに抑えることができ、さらに、２
種類以上のはんだ粉末をペースト化してＳｎ−Ｚｎ−Ｂ
ｉ系はんだペーストを作成した場合には、チップ立ち不
良を抑制することができる。
Ｓｎ−Ｐｂ−Ｂｉ（融点９８℃）やＳｎ−Ｚｎ−Ｐｂ
（融点１７７℃）の偏析を抑えることができる。また、
はんだペーストとして、Ｂｉの含有量が３ｗｔ％未満の
Ｓｎ−Ｚｎ−Ｂｉ系はんだを用いた場合には、Ｓｎ−Ｐ
ｂ−Ｂｉの偏析をさらに抑えることができ、さらに、２
種類以上のはんだ粉末をペースト化してＳｎ−Ｚｎ−Ｂ
ｉ系はんだペーストを作成した場合には、チップ立ち不
良を抑制することができる。
【００９０】続いて、フロー装置２０の炉室２１に、前
工程で一方の面側にリフローにより電子部品が実装さ
れ、その一方の面側からＰＣＢ３のスルーホールに別の
電子部品のリードが挿通されて当該別の電子部品が搭載
されたＰＣＢ３が搬入される。
工程で一方の面側にリフローにより電子部品が実装さ
れ、その一方の面側からＰＣＢ３のスルーホールに別の
電子部品のリードが挿通されて当該別の電子部品が搭載
されたＰＣＢ３が搬入される。
【００９１】炉室２１内に搬入されたＰＣＢ３は、搬送
機構２４によって炉室２１内の搬送路に沿ってはんだ槽
２５の上方に搬送される。
機構２４によって炉室２１内の搬送路に沿ってはんだ槽
２５の上方に搬送される。
【００９２】そして、ＰＣＢ３の一方の面にリフローに
より実装された電子部品のはんだ接続部分の温度を１７
０℃以下とした状態で、はんだ槽２５のノズル２８，２
９から溶融状態のはんだがＰＣＢ３に噴射される。
より実装された電子部品のはんだ接続部分の温度を１７
０℃以下とした状態で、はんだ槽２５のノズル２８，２
９から溶融状態のはんだがＰＣＢ３に噴射される。
【００９３】前述のリフロー処理での冷却速度の調整に
よりＳｎ−Ｚｎ−Ｐｂ（融点１７７℃）の偏析は抑制さ
れるが、完全には抑えきれない。このため、フロー処理
でのＰＣＢ３の一方の面側の先に実装された電子部品の
はんだ接続部分を１７０℃以下にすることで、この一方
の面側に微量に形成されたＳｎ−Ｚｎ−Ｐｂが再溶融す
ることを防止し、はんだ接続部分の品質・信頼性を確保
することができる。なお、Ｓｎ−Ｐｂ−Ｂｉ（融点９８
℃）の偏析については、上述したようにＢｉの含有量が
３ｗｔ％未満のＳｎ−Ｚｎ−Ｂｉ系はんだを用いること
で、抑えることができる。
よりＳｎ−Ｚｎ−Ｐｂ（融点１７７℃）の偏析は抑制さ
れるが、完全には抑えきれない。このため、フロー処理
でのＰＣＢ３の一方の面側の先に実装された電子部品の
はんだ接続部分を１７０℃以下にすることで、この一方
の面側に微量に形成されたＳｎ−Ｚｎ−Ｐｂが再溶融す
ることを防止し、はんだ接続部分の品質・信頼性を確保
することができる。なお、Ｓｎ−Ｐｂ−Ｂｉ（融点９８
℃）の偏析については、上述したようにＢｉの含有量が
３ｗｔ％未満のＳｎ−Ｚｎ−Ｂｉ系はんだを用いること
で、抑えることができる。
【００９４】その後、搬送機構２４によって搬送される
ＰＣＢ３は、冷却部２６によって溶融状態のはんだが融
点以下に冷却されて凝固されることで、電子部品が実装
される。
ＰＣＢ３は、冷却部２６によって溶融状態のはんだが融
点以下に冷却されて凝固されることで、電子部品が実装
される。
【００９５】ここで、リフロー・フロー複合プロセスに
おけるフロー処理時に、ＰＣＢ３の一方の面側のはんだ
接続部分を上記温度に調整する方法について説明する。
おけるフロー処理時に、ＰＣＢ３の一方の面側のはんだ
接続部分を上記温度に調整する方法について説明する。
【００９６】図６は、リフロー・フロー複合プロセスに
おけるフロー処理時に、ＰＣＢの一方の面側のはんだ接
続部分の温度を調整する方法の一例を説明する図であ
る。
おけるフロー処理時に、ＰＣＢの一方の面側のはんだ接
続部分の温度を調整する方法の一例を説明する図であ
る。
【００９７】図６に示したフロー装置３０は、フロー装
置３０内に、ＰＣＢ３を上方から冷却するための冷却部
３１を設けた点が、図５のフロー装置２０とは異なる。
この冷却部３１は、例えば、冷却ファンを用いて構成す
ることができるが、ＰＣＢ３に冷却風を送風するもので
あれば、その他の構成としても良い。なお、図６におい
て、図５と同様の部分については同一の符号を付し説明
を省略する。
置３０内に、ＰＣＢ３を上方から冷却するための冷却部
３１を設けた点が、図５のフロー装置２０とは異なる。
この冷却部３１は、例えば、冷却ファンを用いて構成す
ることができるが、ＰＣＢ３に冷却風を送風するもので
あれば、その他の構成としても良い。なお、図６におい
て、図５と同様の部分については同一の符号を付し説明
を省略する。
【００９８】図６に示した例では、冷却部３１によっ
て、ＰＣＢ３の一方の面に先にリフローで実装した電子
部品のはんだ接続部分に対して上方から冷却風を吹きつ
けた状態でフロー処理を行うことにより、はんだ槽２５
から噴射されたはんだの熱によりはんだ接続部分の温度
が上昇することを抑制している。なお、フロー装置の炉
室内は、リフロー装置の炉室内とは異なり、室内の気密
性が確保されていない。そこで、冷却風により、はんだ
槽２５内部のはんだが酸化されることを防止するため、
冷却風としてＮ２ガスを用いることが好ましい。
て、ＰＣＢ３の一方の面に先にリフローで実装した電子
部品のはんだ接続部分に対して上方から冷却風を吹きつ
けた状態でフロー処理を行うことにより、はんだ槽２５
から噴射されたはんだの熱によりはんだ接続部分の温度
が上昇することを抑制している。なお、フロー装置の炉
室内は、リフロー装置の炉室内とは異なり、室内の気密
性が確保されていない。そこで、冷却風により、はんだ
槽２５内部のはんだが酸化されることを防止するため、
冷却風としてＮ２ガスを用いることが好ましい。
【００９９】図７は、リフロー・フロー複合プロセスに
おけるフロー処理時に、ＰＣＢの一方の面側のはんだ接
続部分の温度を調整する方法の他の例を説明する図であ
る。
おけるフロー処理時に、ＰＣＢの一方の面側のはんだ接
続部分の温度を調整する方法の他の例を説明する図であ
る。
【０１００】図７に示した例では、ＰＣＢ３の一方の面
側に先に実装された表面実装部品７０をＰＣＢ３の他方
の面側から覆うように、当該他方の面側に断熱材を配置
した状態でフロー処理を行うことにより、はんだ槽２５
のノズルから噴射されたはんだの熱がはんだ接続部分に
伝導することを抑制している。
側に先に実装された表面実装部品７０をＰＣＢ３の他方
の面側から覆うように、当該他方の面側に断熱材を配置
した状態でフロー処理を行うことにより、はんだ槽２５
のノズルから噴射されたはんだの熱がはんだ接続部分に
伝導することを抑制している。
【０１０１】例えば、図７（ａ）に示した例では、表面
実装部品７０を覆うように、ＰＣＢ３の他方の面側に断
熱材としてのマスキングテープ７２を貼り付け、この状
態でフロー処理を行う。なお、マスキングテープ７２と
しては、熱容量が大きいもの、もしくは熱伝導率が低い
ものを使用し、例えば、紙テープやアルミテープ等が使
用可能である。
実装部品７０を覆うように、ＰＣＢ３の他方の面側に断
熱材としてのマスキングテープ７２を貼り付け、この状
態でフロー処理を行う。なお、マスキングテープ７２と
しては、熱容量が大きいもの、もしくは熱伝導率が低い
ものを使用し、例えば、紙テープやアルミテープ等が使
用可能である。
【０１０２】また、図７（ｂ）に示した例では、ＰＣＢ
３を断熱材としてのトレイ７３に設置し、この状態でフ
ロー処理を行う。なお、トレイ７３としては、熱容量が
大きいもの、もしくは熱伝導率が低いものを使用し、ス
ルーホール部品７１のリードが突出しているＰＣＢ３の
スルーホール部分に開口部を設けておく。なお、断熱材
としては、上述のマスキングテープやトレイ以外にも、
はんだ槽２５から噴射されたはんだの熱伝導を抑制する
ものであれば、その他のものを使用しても良い。
３を断熱材としてのトレイ７３に設置し、この状態でフ
ロー処理を行う。なお、トレイ７３としては、熱容量が
大きいもの、もしくは熱伝導率が低いものを使用し、ス
ルーホール部品７１のリードが突出しているＰＣＢ３の
スルーホール部分に開口部を設けておく。なお、断熱材
としては、上述のマスキングテープやトレイ以外にも、
はんだ槽２５から噴射されたはんだの熱伝導を抑制する
ものであれば、その他のものを使用しても良い。
【０１０３】その他の方法としては、搬送機構２４によ
るＰＣＢ３の搬送速度を上げる方法（標準の搬送速度が
１．０ｍ／分程度であるのに対し、例えば、１．５ｍ／
分程度）や、フロー処理で一般に用いられているノズル
２８，２９によるダブルウェーブ方式を、２次噴流（ノ
ズル２９の噴流）のみのシングルウェーブに変更する方
法等が挙げられる。なお、上述の方法は、単独で用いる
こととしても良く、複数組み合わせて用いることとして
も良い。
るＰＣＢ３の搬送速度を上げる方法（標準の搬送速度が
１．０ｍ／分程度であるのに対し、例えば、１．５ｍ／
分程度）や、フロー処理で一般に用いられているノズル
２８，２９によるダブルウェーブ方式を、２次噴流（ノ
ズル２９の噴流）のみのシングルウェーブに変更する方
法等が挙げられる。なお、上述の方法は、単独で用いる
こととしても良く、複数組み合わせて用いることとして
も良い。
【０１０４】上述したように本実施形態においては、Ｐ
ＣＢ３の一方の面に対するリフロー処理時に、冷却部１
３による冷却速度を１．５℃／秒以上とすることによっ
て、Ｓｎ−Ｚｎ−Ｐｂ（融点１７７℃）やＳｎ−Ｐｂ−
Ｂｉ（融点９８℃）の偏析により、ランドとはんだとの
界面に低強度・低融点合金層が形成されることが抑えら
れるため、ＰＣＢ３の一方の面に先に実装された電子部
品は、はんだ接合の品質や信頼性が確保される。
ＣＢ３の一方の面に対するリフロー処理時に、冷却部１
３による冷却速度を１．５℃／秒以上とすることによっ
て、Ｓｎ−Ｚｎ−Ｐｂ（融点１７７℃）やＳｎ−Ｐｂ−
Ｂｉ（融点９８℃）の偏析により、ランドとはんだとの
界面に低強度・低融点合金層が形成されることが抑えら
れるため、ＰＣＢ３の一方の面に先に実装された電子部
品は、はんだ接合の品質や信頼性が確保される。
【０１０５】また、はんだペーストとして、Ｂｉの含有
量が３ｗｔ％未満のＳｎ−Ｚｎ−Ｂｉ系はんだを用いた
場合には、Ｓｎ−Ｐｂ−Ｂｉの偏析をさらに抑えること
ができ、さらに、２種類以上のはんだ粉末をペースト化
してＳｎ−Ｚｎ−Ｂｉ系はんだペーストを作成する場合
には、チップ立ち不良を抑制することができる。
量が３ｗｔ％未満のＳｎ−Ｚｎ−Ｂｉ系はんだを用いた
場合には、Ｓｎ−Ｐｂ−Ｂｉの偏析をさらに抑えること
ができ、さらに、２種類以上のはんだ粉末をペースト化
してＳｎ−Ｚｎ−Ｂｉ系はんだペーストを作成する場合
には、チップ立ち不良を抑制することができる。
【０１０６】また、本実施形態においては、ＰＣＢ３の
他方の面に対するフロー処理時に、ＰＣＢ３の一方の面
にリフローにより先に実装された電子部品のはんだ接続
部分の温度を１７０℃以下としているため、この一方の
面側で微量に形成されたＳｎ−Ｚｎ−Ｐｂが再溶融する
ことを防止することができる。それにより、ＰＣＢ３の
一方の面側の先に実装された電子部品は、その後に行わ
れるＰＣＢ３の他方の面に対するフロー処理を経た後に
も、はんだ接合の品質や信頼性が確保される。
他方の面に対するフロー処理時に、ＰＣＢ３の一方の面
にリフローにより先に実装された電子部品のはんだ接続
部分の温度を１７０℃以下としているため、この一方の
面側で微量に形成されたＳｎ−Ｚｎ−Ｐｂが再溶融する
ことを防止することができる。それにより、ＰＣＢ３の
一方の面側の先に実装された電子部品は、その後に行わ
れるＰＣＢ３の他方の面に対するフロー処理を経た後に
も、はんだ接合の品質や信頼性が確保される。
【０１０７】なお、本実施形態は、リードのメッキ膜が
Ｓｎ−Ｐｂ等のＰｂを含有する電子部品を接合するため
に適用されたが、はんだペーストが付着する箇所にＰｂ
を含有する他の部品を接合するために適用されて好適で
ある。
Ｓｎ−Ｐｂ等のＰｂを含有する電子部品を接合するため
に適用されたが、はんだペーストが付着する箇所にＰｂ
を含有する他の部品を接合するために適用されて好適で
ある。
【０１０８】
【発明の効果】上述したように本発明によれば、溶融状
態のはんだペーストを１．５℃／秒以上の冷却速度をも
って強制的に冷却、凝固させることにより、低強度・低
融点合金層のランドとはんだとの界面部分への偏析が抑
制されるため、はんだ接合の品質や信頼性を確保するこ
とができる。例えば、はんだペーストとして、Ｓｎ−Ｚ
ｎ系Ｐｂフリーはんだおよびぬれ性改善の観点からＳｎ
−Ｚｎ−Ｂｉ系合金からなるものを用い、電子部品とし
て、リードのメッキ膜にＰｂが被覆されているものを用
いた場合には、低強度・低融点合金層として、Ｓｎ−Ｚ
ｎ−Ｐｂ（融点１７７℃）やＳｎ−Ｐｂ−Ｂｉ（融点９
８℃）の偏析を抑えることができる。
態のはんだペーストを１．５℃／秒以上の冷却速度をも
って強制的に冷却、凝固させることにより、低強度・低
融点合金層のランドとはんだとの界面部分への偏析が抑
制されるため、はんだ接合の品質や信頼性を確保するこ
とができる。例えば、はんだペーストとして、Ｓｎ−Ｚ
ｎ系Ｐｂフリーはんだおよびぬれ性改善の観点からＳｎ
−Ｚｎ−Ｂｉ系合金からなるものを用い、電子部品とし
て、リードのメッキ膜にＰｂが被覆されているものを用
いた場合には、低強度・低融点合金層として、Ｓｎ−Ｚ
ｎ−Ｐｂ（融点１７７℃）やＳｎ−Ｐｂ−Ｂｉ（融点９
８℃）の偏析を抑えることができる。
【０１０９】また、はんだペーストとして、Ｓｎ−Ｚｎ
−Ｂｉ系合金のＢｉ含有量が３％未満であるものを用い
た場合には、Ｓｎ−Ｐｂ−Ｂｉの偏析をさらに抑えるこ
とができる。また、Ｂｉの含有量を３ｗｔ％未満とした
場合には、Ｓｎ−Ｐｂ−Ｂｉ系はんだの柔軟性を向上さ
せることができるため、周囲温度などの環境変化に対す
る耐性も改善することができる。
−Ｂｉ系合金のＢｉ含有量が３％未満であるものを用い
た場合には、Ｓｎ−Ｐｂ−Ｂｉの偏析をさらに抑えるこ
とができる。また、Ｂｉの含有量を３ｗｔ％未満とした
場合には、Ｓｎ−Ｐｂ−Ｂｉ系はんだの柔軟性を向上さ
せることができるため、周囲温度などの環境変化に対す
る耐性も改善することができる。
【０１１０】また、はんだペーストとして、２種類以上
のはんだ粉末を組み合わせてペースト化したものを用い
た場合には、液相線と固相線との温度差が大きくなるた
め、チップ立ち不良を抑制することができる。
のはんだ粉末を組み合わせてペースト化したものを用い
た場合には、液相線と固相線との温度差が大きくなるた
め、チップ立ち不良を抑制することができる。
【０１１１】また、プリント基板の一方の面に対する第
１のリフロー工程と、他方の面に対する第２のリフロー
工程とによる両面リフロープロセスを行う際、第２のリ
フロー工程で、プリント基板の両方の面側のはんだを、
溶融状態から１．５℃／秒以上の冷却速度をもって強制
的に冷却、凝固する場合には、第１のリフロー工程によ
り先に電子部品が実装されたプリント基板の一方の面側
で、第２のリフロー工程を経た後にも、Ｓｎ−Ｚｎ−Ｐ
ｂやＳｎ−Ｐｂ−Ｂｉ等の低強度・低融点合金層のラン
ドとはんだとの界面部分への偏析が抑制されるため、は
んだ接合の品質や信頼性を確保することができる。
１のリフロー工程と、他方の面に対する第２のリフロー
工程とによる両面リフロープロセスを行う際、第２のリ
フロー工程で、プリント基板の両方の面側のはんだを、
溶融状態から１．５℃／秒以上の冷却速度をもって強制
的に冷却、凝固する場合には、第１のリフロー工程によ
り先に電子部品が実装されたプリント基板の一方の面側
で、第２のリフロー工程を経た後にも、Ｓｎ−Ｚｎ−Ｐ
ｂやＳｎ−Ｐｂ−Ｂｉ等の低強度・低融点合金層のラン
ドとはんだとの界面部分への偏析が抑制されるため、は
んだ接合の品質や信頼性を確保することができる。
【０１１２】また、プリント基板の一方の面に対するリ
フロー工程と、他方の面に対するフロー工程とによるリ
フロー・フロー複合プロセスを行う際、フロー工程で、
プリント基板の一方の面側のはんだの温度を１７０℃以
下とした状態でフロー処理する場合には、リフロー工程
で先に電子部品が実装されたプリント基板の一方の面側
で、微量に形成されたＳｎ−Ｚｎ−Ｐｂが再溶融するこ
とを防止することができる。そのため、プリント基板の
一方の面側では、フロー工程を経た後にも、はんだ接合
の品質や信頼性を確保することができる。
フロー工程と、他方の面に対するフロー工程とによるリ
フロー・フロー複合プロセスを行う際、フロー工程で、
プリント基板の一方の面側のはんだの温度を１７０℃以
下とした状態でフロー処理する場合には、リフロー工程
で先に電子部品が実装されたプリント基板の一方の面側
で、微量に形成されたＳｎ−Ｚｎ−Ｐｂが再溶融するこ
とを防止することができる。そのため、プリント基板の
一方の面側では、フロー工程を経た後にも、はんだ接合
の品質や信頼性を確保することができる。
【図１】第１および第２の実施形態で用いるリフロー装
置を示す模式図である。
置を示す模式図である。
【図２】図１に示したリフロー装置における温度変化曲
線を示す図である。
線を示す図である。
【図３】電子部品のリードのはんだ接続部分の組成を説
明する図である。
明する図である。
【図４】図３の電子部品のリードのはんだ接続部分の拡
大図である。
大図である。
【図５】第２の実施形態で用いるフロー装置を示す模式
図である。
図である。
【図６】リフロー・フロー複合プロセスにおけるフロー
処理時に、ＰＣＢの一方の面にリフローにより先に実装
された電子部品のはんだ接続部分の温度を調整する方法
の一例を説明する図である。
処理時に、ＰＣＢの一方の面にリフローにより先に実装
された電子部品のはんだ接続部分の温度を調整する方法
の一例を説明する図である。
【図７】リフロー・フロー複合プロセスにおけるフロー
処理時に、ＰＣＢの一方の面にリフローにより先に実装
された電子部品のはんだ接続部分の温度を調整する方法
の他の例を説明する図である。
処理時に、ＰＣＢの一方の面にリフローにより先に実装
された電子部品のはんだ接続部分の温度を調整する方法
の他の例を説明する図である。
【図８】両面リフロープロセスの概要を説明する図であ
る。
る。
【図９】リフロー・フロー複合プロセスの概要を説明す
る図である。
る図である。
１ リフロー装置
３ ＰＣＢ
６ 炉室
７ 搬入口
８ 搬出口
１１ 搬送機構
１２ 加熱部
１３ 冷却部
１５ 搬送台
１６ 予備加熱ヒータ
１７ 加熱ヒータ
１８ 冷却ファン
２０ フロー装置
２１ 炉室
２２ 搬入口
２３ 搬出口
２４ 搬送機構
２５ はんだ槽
２６ 冷却部
２７ 搬送台
２８，２９ ノズル
３０ フロー装置
３１ 冷却部
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０５Ｋ 3/34 ５１２ Ｈ０５Ｋ 3/34 ５１２Ｃ
(72)発明者 鈴木 元治
東京都港区芝五丁目７番１号 日本電気株
式会社内
(72)発明者 五十嵐 誠
東京都港区芝五丁目７番１号 日本電気株
式会社内
(72)発明者 田中 昭広
東京都港区芝五丁目７番１号 日本電気株
式会社内
Ｆターム(参考） 5E319 AA02 AA03 AA08 AB01 AB06
AC01 BB01 BB05 BB08 CC25
CC36 CC58 CD29 CD31 CD32
CD35 GG03
Claims (30)
- 【請求項１】 プリント基板に電子部品がはんだ付けさ
れて実装された実装構造体を製造する実装構造体の製造
方法において、 前記プリント基板にはんだペーストを付着するとともに
前記電子部品を搭載する搭載工程と、 前記プリント基板上に付着された前記はんだペーストを
加熱溶融する加熱工程と、 前記加熱工程により加熱溶融された前記はんだペースト
を溶融状態から１．５℃／秒以上の冷却速度をもって強
制的に冷却、凝固する冷却工程とを経る実装構造体の製
造方法。 - 【請求項２】 前記加熱工程は、はんだペーストを２１
０℃以上に加熱する、請求項１に記載の実装構造体の製
造方法。 - 【請求項３】 前記冷却工程は、はんだペーストを１９
０℃以下に冷却する、請求項１に記載の実装構造体の製
造方法。 - 【請求項４】 前記はんだペーストは、Ｓｎ−Ｚｎ系合
金からなる、請求項１から３のいずれか１項に記載の実
装構造体の製造方法。 - 【請求項５】 前記はんだペーストは、Ｓｎ−Ｚｎ−Ｂ
ｉ系合金からなる、請求項４に記載の実装構造体の製造
方法。 - 【請求項６】 前記はんだペーストは、前記Ｓｎ−Ｚｎ
−Ｂｉ系合金のＢｉ含有量が３％未満である、請求項５
に記載の実装構造体の製造方法。 - 【請求項７】 前記はんだペーストは、２種類以上のは
んだ粉末を組み合わせてペースト化したものである、請
求項６に記載の実装構造体の製造方法。 - 【請求項８】 前記プリント基板の一方の面に前記搭載
工程を経て搭載された電子部品を、前記加熱工程および
前記冷却工程を経てはんだ付けして実装する第１のリフ
ロー工程と、 前記プリント基板の他方の面に前記搭載工程を経て搭載
された電子部品を、前記加熱工程および前記冷却工程を
経てはんだ付けして実装する第２のリフロー工程とを有
し、 前記第２のリフロー工程における前記冷却工程は、前記
第２のリフロー工程における前記加熱工程により加熱溶
融された前記プリント基板の両方の面側のはんだを、溶
融状態から前記冷却速度をもって強制的に冷却、凝固す
る、請求項１から７のいずれか１項に記載の実装構造体
の製造方法。 - 【請求項９】 前記プリント基板の一方の面に前記搭載
工程を経て搭載された電子部品を、前記加熱工程および
前記冷却工程を経てはんだ付けして実装するリフロー工
程と、 前記プリント基板の一方の面側から当該プリント基板の
スルーホールにリードを挿通して搭載した電子部品を、
前記プリント基板の一方の面側のはんだの温度を１７０
℃以下とした状態でフローによりはんだ付けするフロー
工程とを有する、請求項６または７に記載の実装構造体
の製造方法。 - 【請求項１０】 前記フロー工程は、前記プリント基板
の一方の面側の前記はんだペーストに冷却風を送風する
ことで、前記はんだの温度調整を行う、請求項９に記載
の実装構造体の製造方法。 - 【請求項１１】 前記冷却風は、Ｎ２ガスである、請求
項１０に記載の実装構造体の製造方法。 - 【請求項１２】 前記フロー工程は、前記プリント基板
の一方の面側に実装された電子部品を前記プリント基板
の他方の面側から覆うように、該他方の面側に断熱材を
配置することで、前記はんだの温度調整を行う、請求項
９から１１のいずれか１項に記載の実装構造体の製造方
法。 - 【請求項１３】 前記断熱材は、前記プリント基板に貼
り付けられるマスキングテープである、請求項１２に記
載の実装構造体の製造方法。 - 【請求項１４】 前記断熱材は、前記プリント基板が設
置されるトレイである、請求項１２に記載の実装構造体
の製造方法。 - 【請求項１５】 前記プリント基板には、リードにＰｂ
系のメッキ膜が形成された電子部品が実装される、請求
項１から１４のいずれか１項に記載の実装構造体の製造
方法。 - 【請求項１６】 プリント基板に電子部品がはんだ付け
されて実装された実装構造体において、 前記プリント基板に前記電子部品を接合するためのはん
だペーストは、溶融状態から１．５℃／秒以上の冷却速
度をもって冷却、凝固されたことを特徴とする実装構造
体。 - 【請求項１７】 前記はんだペーストは、２１０℃以上
に加熱されて溶融状態となる、請求項１６に記載の実装
構造体。 - 【請求項１８】 前記はんだペーストは、前記冷却速度
で１９０℃以下に冷却された、請求項１６に記載の実装
構造体。 - 【請求項１９】 前記はんだペーストは、Ｓｎ−Ｚｎ系
合金からなる、請求項１６から１８のいずれか１項に記
載の実装構造体。 - 【請求項２０】 前記はんだペーストは、Ｓｎ−Ｚｎ−
Ｂｉ系合金からなる、請求項１９に記載の実装構造体。 - 【請求項２１】 前記はんだペーストは、前記Ｓｎ−Ｚ
ｎ−Ｂｉ系合金のＢｉ含有量が３％未満である、請求項
２０に記載の実装構造体。 - 【請求項２２】 前記はんだペーストは、２種類以上の
はんだ粉末を組み合わせてペースト化したものである、
請求項２１に記載の実装構造体。 - 【請求項２３】 前記プリント基板の一方の面側には、
前記はんだペーストにより前記電子部品が接合され、 前記プリント基板の他方の面側には、前記一方の面側で
前記電子部品が接合された後、前記はんだペーストによ
り前記電子部品が接合され、 前記他方の面側のはんだが前記冷却速度をもって冷却さ
れる際に、前記一方の面側のはんだも前記冷却速度をも
って冷却された、請求項１６から２２のいずれか１項に
記載の実装構造体。 - 【請求項２４】 前記プリント基板の一方の面側には、
前記はんだペーストにより前記電子部品が接合され、 前記プリント基板の他方の面側には、前記一方の面側で
前記電子部品が接合された後、前記一方の面側から前記
プリント基板のスルーホールにリードが挿通されて搭載
された電子部品が、前記一方の面側のはんだの温度を１
７０℃以下とした状態でフローにより接合された、請求
項２１または２２に記載の実装構造体。 - 【請求項２５】 前記フロー処理時の前記はんだの温度
は、当該はんだに冷却風を送風することで調整された、
請求項２４に記載の実装構造体。 - 【請求項２６】 前記冷却風は、Ｎ２ガスである、請求
項２５に記載の実装構造体。 - 【請求項２７】 前記フロー処理時の前記はんだの温度
は、前記プリント基板の一方の面側に実装された電子部
品を前記プリント基板の他方の面側から覆うように、該
他方の面側に断熱材を配置することで調整された、請求
項２４から２６のいずれか１項に記載の実装構造体。 - 【請求項２８】 前記断熱材は、前記プリント基板に貼
り付けられるマスキングテープである、請求項２７に記
載の実装構造体。 - 【請求項２９】 前記断熱材は、前記プリント基板が設
置されるトレイである、請求項２７に記載の実装構造
体。 - 【請求項３０】 前記プリント基板には、リードにＰｂ
系のメッキ膜が形成された電子部品が実装される、請求
項１６から２９のいずれか１項に記載の実装構造体。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002048026A JP2003051671A (ja) | 2001-06-01 | 2002-02-25 | 実装構造体の製造方法および実装構造体 |
| TW091110754A TW551018B (en) | 2001-06-01 | 2002-05-22 | Method of manufacturing mount structure without introducing degraded bonding strength of electronic parts due to segregation of low-strength/low-melting point alloy |
| EP02011614A EP1295665B1 (en) | 2001-06-01 | 2002-05-28 | Method of manufacturing mount structure without introducing degraded bonding strength of electronic parts due to segregation of low-strength/low-melting point alloy |
| DE60213173T DE60213173T2 (de) | 2001-06-01 | 2002-05-28 | Verfahren zum Herstellen von Aufbauanordnungen ohne Verminderung von Bindekraft von elektronischen Teilen durch Trennung von niederfesten/niedrig schmelzenden Legierungen |
| US10/156,098 US6915942B2 (en) | 2001-06-01 | 2002-05-29 | Method of manufacturing mount structure without introducing degraded bonding strength of electronic parts due to segregation of low-strength/low-melting point alloy |
| KR1020020030515A KR100593774B1 (ko) | 2001-06-01 | 2002-05-31 | 저강도/저용융점 합금의 분리로 인한 전자 소자의 결합강도 저하 없이 장착 구조물을 제조하는 방법 |
| CNB021221790A CN100340141C (zh) | 2001-06-01 | 2002-06-03 | 管脚结构制造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001166970 | 2001-06-01 | ||
| JP2001-166970 | 2001-06-01 | ||
| JP2002048026A JP2003051671A (ja) | 2001-06-01 | 2002-02-25 | 実装構造体の製造方法および実装構造体 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004064263A Division JP2004158898A (ja) | 2001-06-01 | 2004-03-08 | 実装構造体の構造方法および実装構造体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003051671A true JP2003051671A (ja) | 2003-02-21 |
Family
ID=26616218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002048026A Pending JP2003051671A (ja) | 2001-06-01 | 2002-02-25 | 実装構造体の製造方法および実装構造体 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6915942B2 (ja) |
| EP (1) | EP1295665B1 (ja) |
| JP (1) | JP2003051671A (ja) |
| KR (1) | KR100593774B1 (ja) |
| CN (1) | CN100340141C (ja) |
| DE (1) | DE60213173T2 (ja) |
| TW (1) | TW551018B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007013365A1 (ja) * | 2005-07-28 | 2007-02-01 | Sharp Kabushiki Kaisha | 半田付け実装構造およびその製造方法、並びにその利用 |
| JP2010080533A (ja) * | 2008-09-24 | 2010-04-08 | Asahi Kasei E-Materials Corp | 電子部品接合構造体の製造方法及び該製造方法により得られた電子部品接合構造体 |
| WO2018061207A1 (ja) * | 2016-09-30 | 2018-04-05 | 富士機械製造株式会社 | 対基板作業機、および挿入方法 |
| JP2018126750A (ja) * | 2017-02-07 | 2018-08-16 | 富士通株式会社 | はんだ付け方法、はんだ付け装置、及び噴流ノズルのはんだ濡れの保持方法 |
| CN111975313A (zh) * | 2020-08-07 | 2020-11-24 | 梁华娇 | 一种易拉罐底部安装设备 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003051671A (ja) * | 2001-06-01 | 2003-02-21 | Nec Corp | 実装構造体の製造方法および実装構造体 |
| FR2854761A1 (fr) * | 2003-05-05 | 2004-11-12 | Sagem | Procede de fixation de cosses de connexion sur un circuit imprime |
| US7026582B2 (en) * | 2003-05-07 | 2006-04-11 | Visteon Global Technologies, Inc. | Vector transient reflow of lead free solder for controlling substrate warpage |
| DE102005039829A1 (de) * | 2005-08-22 | 2007-03-08 | Endress + Hauser Gmbh + Co. Kg | Verfahren zum Löten von SMD-Bauteilen, Leiterplatte und Reflow-Lötofen dazu |
| CN102131352A (zh) * | 2010-01-13 | 2011-07-20 | 鸿富锦精密工业（深圳）有限公司 | 一种制造印刷电路板的方法 |
Family Cites Families (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60124947A (ja) * | 1983-12-12 | 1985-07-04 | Nippon Telegr & Teleph Corp <Ntt> | リフロ−ボンデイング方法 |
| JPS6254996A (ja) * | 1985-09-04 | 1987-03-10 | アルプス電気株式会社 | 電子部品の実装方法 |
| DE3720912A1 (de) * | 1986-07-03 | 1988-01-07 | Licentia Gmbh | Verfahren und anordnung zum reflow-loeten und reflow-entloeten von leiterplatten |
| JPH0666544B2 (ja) | 1988-06-11 | 1994-08-24 | 太陽誘電株式会社 | 回路基板の製造方法 |
| JP2866392B2 (ja) | 1989-05-24 | 1999-03-08 | 株式会社タムラ製作所 | はんだ付け方法 |
| JPH03268386A (ja) | 1990-03-16 | 1991-11-29 | Sharp Corp | 両面プリント配線板への部品実装方法 |
| JP2509373B2 (ja) | 1990-07-25 | 1996-06-19 | 権士 近藤 | プリント基板のリフロ―はんだ付け方法およびその装置 |
| JPH0548376A (ja) | 1991-08-20 | 1993-02-26 | Murata Mfg Co Ltd | 圧電部品 |
| JP3225979B2 (ja) | 1992-09-30 | 2001-11-05 | ソニー株式会社 | 電子回路の製造方法 |
| US5433368A (en) * | 1992-11-10 | 1995-07-18 | Spigarelli; Donald J. | Soldering system |
| CA2131256A1 (en) * | 1993-09-07 | 1995-03-08 | Dongkai Shangguan | Lead-free solder alloy |
| JPH0878837A (ja) | 1994-09-06 | 1996-03-22 | Matsushita Electric Ind Co Ltd | 実装ハンダ付け工法及び実装ハンダ付け済みプリント基板 |
| US5560531A (en) * | 1994-12-14 | 1996-10-01 | O.K. Industries, Inc. | Reflow minioven for electrical component |
| KR0156649B1 (ko) * | 1995-05-19 | 1998-11-16 | 서상기 | 납이 함유되지 않은 땜질용 주석-아연-비스므스-안티몬 합금 |
| JPH0929480A (ja) | 1995-07-19 | 1997-02-04 | Fujitsu Ltd | はんだペースト |
| JP3243684B2 (ja) | 1995-09-12 | 2002-01-07 | シャープ株式会社 | デバイスの実装構造 |
| WO1997012719A1 (en) | 1995-09-29 | 1997-04-10 | Matsushita Electric Industrial Co., Ltd. | Lead-free solder |
| JPH09266373A (ja) | 1996-01-25 | 1997-10-07 | Fujitsu Ltd | 電子部品及びその接合方法、並びに回路基板 |
| JPH09206983A (ja) | 1996-02-02 | 1997-08-12 | Sony Corp | はんだ材料 |
| JP3220635B2 (ja) * | 1996-02-09 | 2001-10-22 | 松下電器産業株式会社 | はんだ合金及びクリームはんだ |
| JP3643008B2 (ja) | 1996-02-09 | 2005-04-27 | 松下電器産業株式会社 | はんだ付け方法 |
| DE19615338C2 (de) * | 1996-04-18 | 1998-08-20 | Helmut W Leicht | Verfahren zum Abkühlen von Lötgut |
| JPH09326554A (ja) * | 1996-06-06 | 1997-12-16 | Matsushita Electric Ind Co Ltd | 電子部品接合用電極のはんだ合金及びはんだ付け方法 |
| US6231691B1 (en) * | 1997-02-10 | 2001-05-15 | Iowa State University Research Foundation, Inc. | Lead-free solder |
| US5928404A (en) * | 1997-03-28 | 1999-07-27 | Ford Motor Company | Electrical solder and method of manufacturing |
| JP3688429B2 (ja) * | 1997-04-25 | 2005-08-31 | 株式会社東芝 | 電子部品実装用基板および電子部品実装基板 |
| JPH1126924A (ja) | 1997-07-01 | 1999-01-29 | Sumitomo Wiring Syst Ltd | フレキシブルプリント配線板のはんだ付け方法およびはんだ付け用治具 |
| JPH11138292A (ja) | 1997-11-10 | 1999-05-25 | Showa Denko Kk | 無鉛ソルダペースト |
| JPH11245079A (ja) | 1998-02-27 | 1999-09-14 | Toshiba Corp | ソルダペースト用金属粉末とその製造方法 |
| US6204490B1 (en) | 1998-06-04 | 2001-03-20 | Hitachi, Ltd. | Method and apparatus of manufacturing an electronic circuit board |
| JP3414263B2 (ja) | 1998-06-04 | 2003-06-09 | 株式会社日立製作所 | 電子回路基板の製造方法 |
| US7771547B2 (en) * | 1998-07-13 | 2010-08-10 | Board Of Trustees Operating Michigan State University | Methods for producing lead-free in-situ composite solder alloys |
| US6214131B1 (en) * | 1998-10-29 | 2001-04-10 | Agilent Technologies, Inc. | Mixed solder pastes for low-temperature soldering process |
| JP2000188464A (ja) * | 1998-12-21 | 2000-07-04 | Senju Metal Ind Co Ltd | 自動はんだ付け装置 |
| FR2787737B1 (fr) * | 1998-12-23 | 2001-01-19 | Commissariat Energie Atomique | Composition de brasure, procede d'assemblage de pieces en materiaux a base d'alumine par brasage refractaire avec ladite composition de brasure, assemblage et joint refractaire ainsi obtenus |
| US6095403A (en) * | 1999-01-22 | 2000-08-01 | International Business Machines Corporation | Circuit board component retention |
| JP2000244108A (ja) | 1999-02-22 | 2000-09-08 | Senju Metal Ind Co Ltd | プリント基板のはんだ付け方法、プリント基板のはんだ付け装置およびはんだ付け装置用冷却装置 |
| JP2001007507A (ja) | 1999-06-25 | 2001-01-12 | Fujitsu Ltd | リフロー装置 |
| JP2001244123A (ja) * | 2000-02-28 | 2001-09-07 | Kawatetsu Mining Co Ltd | 表面実装型平面磁気素子及びその製造方法 |
| JP4332281B2 (ja) | 2000-04-26 | 2009-09-16 | 株式会社日立製作所 | 電子装置の製造方法およびはんだ付け装置 |
| JP2001358456A (ja) | 2000-06-12 | 2001-12-26 | Hitachi Ltd | 鉛フリーはんだを用いて接続した電子機器 |
| US6617195B1 (en) * | 2000-07-24 | 2003-09-09 | Advanced Micro Devices, Inc. | Method of reflowing organic packages using no-clean flux |
| JP2002043734A (ja) * | 2000-07-24 | 2002-02-08 | Senju Metal Ind Co Ltd | プリント基板のはんだ付け方法およびその装置 |
| US6648216B2 (en) * | 2000-08-21 | 2003-11-18 | Matsushita Electric Industrial Co., Ltd. | Process and apparatus for flow soldering |
| JP4577974B2 (ja) * | 2000-10-31 | 2010-11-10 | パナソニック株式会社 | フローはんだ付け方法および装置 |
| FR2818088B1 (fr) * | 2000-12-11 | 2003-02-28 | Air Liquide | Procede de realisation d'une brasure entre des billes metalliques d'un composant electronique et des plages d'accueil d'un circuit et four de brasage pour la mise en oeuvre de ce procede |
| JP4656275B2 (ja) * | 2001-01-15 | 2011-03-23 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2003051671A (ja) * | 2001-06-01 | 2003-02-21 | Nec Corp | 実装構造体の製造方法および実装構造体 |
| DE10133217A1 (de) * | 2001-07-09 | 2003-01-23 | Seho Systemtechnik Gmbh | Verfahren und Vorrichtung zum Verlöten von elektrischen Bauteilen auf Kunststofffolie |
| JP4073183B2 (ja) * | 2001-08-01 | 2008-04-09 | 株式会社日立製作所 | Ｐｂフリーはんだを用いた混載実装方法及び実装品 |
| US6610559B2 (en) * | 2001-11-16 | 2003-08-26 | Indium Corporation Of America | Integrated void-free process for assembling a solder bumped chip |
| US6642485B2 (en) * | 2001-12-03 | 2003-11-04 | Visteon Global Technologies, Inc. | System and method for mounting electronic components onto flexible substrates |
| JP2003198117A (ja) * | 2001-12-28 | 2003-07-11 | Matsushita Electric Ind Co Ltd | はんだ付け方法および接合構造体 |
| US6805974B2 (en) * | 2002-02-15 | 2004-10-19 | International Business Machines Corporation | Lead-free tin-silver-copper alloy solder composition |
-
2002
- 2002-02-25 JP JP2002048026A patent/JP2003051671A/ja active Pending
- 2002-05-22 TW TW091110754A patent/TW551018B/zh active
- 2002-05-28 DE DE60213173T patent/DE60213173T2/de not_active Expired - Lifetime
- 2002-05-28 EP EP02011614A patent/EP1295665B1/en not_active Expired - Lifetime
- 2002-05-29 US US10/156,098 patent/US6915942B2/en not_active Expired - Fee Related
- 2002-05-31 KR KR1020020030515A patent/KR100593774B1/ko not_active Expired - Fee Related
- 2002-06-03 CN CNB021221790A patent/CN100340141C/zh not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007013365A1 (ja) * | 2005-07-28 | 2007-02-01 | Sharp Kabushiki Kaisha | 半田付け実装構造およびその製造方法、並びにその利用 |
| JP2010080533A (ja) * | 2008-09-24 | 2010-04-08 | Asahi Kasei E-Materials Corp | 電子部品接合構造体の製造方法及び該製造方法により得られた電子部品接合構造体 |
| WO2018061207A1 (ja) * | 2016-09-30 | 2018-04-05 | 富士機械製造株式会社 | 対基板作業機、および挿入方法 |
| JPWO2018061207A1 (ja) * | 2016-09-30 | 2019-07-18 | 株式会社Ｆｕｊｉ | 対基板作業機、および挿入方法 |
| JP2018126750A (ja) * | 2017-02-07 | 2018-08-16 | 富士通株式会社 | はんだ付け方法、はんだ付け装置、及び噴流ノズルのはんだ濡れの保持方法 |
| CN111975313A (zh) * | 2020-08-07 | 2020-11-24 | 梁华娇 | 一种易拉罐底部安装设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE60213173D1 (de) | 2006-08-31 |
| EP1295665B1 (en) | 2006-07-19 |
| KR100593774B1 (ko) | 2006-07-03 |
| KR20020092230A (ko) | 2002-12-11 |
| DE60213173T2 (de) | 2007-07-12 |
| EP1295665A3 (en) | 2004-09-15 |
| US20030005581A1 (en) | 2003-01-09 |
| CN1396802A (zh) | 2003-02-12 |
| EP1295665A2 (en) | 2003-03-26 |
| US6915942B2 (en) | 2005-07-12 |
| TW551018B (en) | 2003-09-01 |
| CN100340141C (zh) | 2007-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7681777B2 (en) | Solder paste and printed circuit board | |
| JP4438974B2 (ja) | ソルダペ−スト | |
| JP4073183B2 (ja) | Ｐｂフリーはんだを用いた混載実装方法及び実装品 | |
| JP2003198117A (ja) | はんだ付け方法および接合構造体 | |
| JP2003051671A (ja) | 実装構造体の製造方法および実装構造体 | |
| JP3918779B2 (ja) | 非耐熱部品のはんだ付け方法 | |
| KR100671394B1 (ko) | Ｐｂ프리 땜납 합금을 이용한 리플로우 납땜 방법 및 혼재실장 방법 및 혼재 실장 구조체 | |
| JP2002043734A (ja) | プリント基板のはんだ付け方法およびその装置 | |
| JP2004241542A (ja) | はんだ付け方法およびこのはんだ付け方法により接合される部品および接合された接合構造体 | |
| JP3867768B2 (ja) | ハンダ付け方法及びハンダ付け装置並びに電子回路モジュールの製造方法及び製造装置 | |
| JP2001168519A (ja) | 混載実装構造体及び混載実装方法並びに電子機器 | |
| US6702175B1 (en) | Method of soldering using lead-free solder and bonded article prepared through soldering by the method | |
| JP2004034134A (ja) | 線はんだおよび電子機器の製造方法 | |
| JP2004158898A (ja) | 実装構造体の構造方法および実装構造体 | |
| JPH11245079A (ja) | ソルダペースト用金属粉末とその製造方法 | |
| JP2000332403A (ja) | 電子部品の実装構造及び電子部品の実装方法 | |
| JP4435663B2 (ja) | はんだ材料、電子部品、及び電子部品の製造方法 | |
| JP3918763B2 (ja) | 非耐熱部品のはんだ付け方法 | |
| JP2004095907A (ja) | ハンダ接合構造およびハンダペースト | |
| JP2003198116A (ja) | はんだ付け方法および接合構造体 | |
| JP2004237297A (ja) | クリームはんだ材料、はんだ付け方法及び部品実装基板の製造方法 | |
| JP2001358446A (ja) | 実装構造体および電子機器 | |
| JP2004311679A (ja) | はんだ付け方法とそのプリント配線板 | |
| JP2004022709A (ja) | プリント基板のはんだ付け方法および自動はんだ付け装置 | |
| JPH04298097A (ja) | 低融点クリームはんだを用いた電子部品の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031128 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20031128 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040206 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040206 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040308 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040415 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040521 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050323 |