[go: up one dir, main page]

JP2002335051A - 窒化物系半導体素子および窒化物系半導体の形成方法 - Google Patents

窒化物系半導体素子および窒化物系半導体の形成方法

Info

Publication number
JP2002335051A
JP2002335051A JP2001140825A JP2001140825A JP2002335051A JP 2002335051 A JP2002335051 A JP 2002335051A JP 2001140825 A JP2001140825 A JP 2001140825A JP 2001140825 A JP2001140825 A JP 2001140825A JP 2002335051 A JP2002335051 A JP 2002335051A
Authority
JP
Japan
Prior art keywords
nitride
layer
based semiconductor
forming
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001140825A
Other languages
English (en)
Other versions
JP3819730B2 (ja
Inventor
Tatsuya Kunisato
竜也 國里
Yasuhiko Nomura
康彦 野村
Takashi Kano
隆司 狩野
Hiroki Daiho
広樹 大保
Masayuki Hata
雅幸 畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001140825A priority Critical patent/JP3819730B2/ja
Priority to US10/138,420 priority patent/US6720196B2/en
Publication of JP2002335051A publication Critical patent/JP2002335051A/ja
Application granted granted Critical
Publication of JP3819730B2 publication Critical patent/JP3819730B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00Nanooptics, e.g. quantum optics or photonic crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02496Layer structure
    • H01L21/02505Layer structure consisting of more than two layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647Lateral overgrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】薄い厚みで、かつ、低転位の窒化物系半導体層
を形成することが可能な窒化物系半導体の形成方法を提
供する。 【解決手段】この窒化物系半導体の形成方法は、第1G
aN層3の上面上に、第2GaN層5を選択横方向成長
させる工程と、選択横方向成長された第2GaN層5上
に、量子ドット6を形成する工程とを備えている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、窒化物系半導体
素子および窒化物系半導体の形成方法に関し、より特定
的には、GaN(窒化ガリウム)、AlN(窒化アルミ
ニウム)、InN(窒化インジウム)、BN(窒化ホウ
素)もしくはTlN(窒化タリウム)、または、これら
の混晶などのIII−V族窒化物系半導体(以下、窒化物
系半導体と呼ぶ)、および、これらの混晶にAs、Pお
よびSbの少なくとも1つの元素を含む混晶などのIII
−V族窒化物系半導体からなる化合物半導体層を有する
窒化物系半導体素子および窒化物系半導体の形成方法に
関する。
【0002】
【従来の技術】近年、発光ダイオード素子などの半導体
発光素子やトランジスタなどの電子素子に用いられる半
導体素子として、GaN系化合物半導体を利用した半導
体素子の開発が盛んに行われている。このようなGaN
系半導体素子の製造の際には、GaNからなる基板の製
造が困難であるため、サファイア、SiC、Siまたは
GaAsなどからなる基板上に、GaN系半導体層をエ
ピタキシャル成長させている。
【0003】この場合、サファイアなどの基板とGaN
とでは、格子定数が異なるため、サファイアなどの基板
上に成長させたGaN系半導体層では、基板から上下方
向に延びる貫通転位(格子欠陥)が存在している。この
格子欠陥の転位密度は、10 9cm-2程度である。この
ようなGaN系半導体層における転位は、半導体素子の
素子特性の劣化および信頼性の低下を招く。
【0004】そこで、上記のようなGaN系半導体層に
おける転位を低減する方法として、従来、選択横方向成
長(ELO:Epitaxyial Lateral
Overgrowth)が提案されている。この選択横
方向成長については、たとえば、応用電子物性分科会誌
第4巻(1998)の第53頁〜第58頁および第21
0頁〜第215頁などに開示されている。
【0005】上記のような選択横方向成長を用いたGa
N系半導体層の形成方法としては、まず、下地上の所定
領域に、選択成長用マスクを形成する。そして、下地の
露出した部分からGaN系半導体層を選択横方向成長さ
せる。この場合、下地の露出した部分から、断面が三角
形状のファセット構造を有するGaN系半導体層が上方
向に成長された後、そのファセットが選択成長マスク上
を横方向成長する。それによって、ファセットが選択成
長マスク上で合体して、連続膜となる。これにより、下
地および選択成長用マスク上に、平坦なGaN系半導体
層が形成される。このような選択横方向成長によって得
られるGaN系半導体層には、下地の結晶欠陥が一部し
か伝播しないため、転位密度を107cm-2程度まで低
減することができる。
【0006】また、従来、量子ドットによる転位ループ
効果を利用してGaN系半導体層の転位を低減する方法
が開発されている。この方法は、たとえば、Jpn.
J.Appl.Phys.Vol.39(2000)L
831−834などに開示されている。上記した従来の
量子ドットによる転位ループ効果を利用した方法では、
下地の転位は、量子ドットにループ状に閉じ込められる
ことによって、GaN半導体層には一部しか伝播されな
い。これにより、転位の低減されたGaN系半導体層を
形成することができる。
【0007】
【発明が解決しようとする課題】しかしながら、上記し
た従来の選択横方向成長を用いて窒化物系半導体の転位
を低減する方法および量子ドットを用いて転位を低減す
る方法では、以下のような問題点があった。
【0008】まず、上記した従来の選択横方向成長を用
いて窒化物系半導体の転位密度を低減する方法では、選
択成長マスクの中央部上で窒化物系半導体層の横方向成
長層(ファセット)が合体(結合)するため、選択成長
マスクの中央部上方(ファセットの結合部上方)に転位
密度の比較的高い部分が形成されるという不都合があっ
た。また、ファセットの頂点部付近の転位密度が比較的
高いため、選択成長マスクの開口部の中央上方(ファセ
ットの頂点部付近)に比較的転位密度の高い部分が形成
されるされるという不都合もあった。
【0009】そこで、従来、上記のような不都合を解決
するため、選択横方向成長を繰り返すことによって、転
位をより低減する方法が、たとえば、Jpn.J.Ap
pl.Phys.Vol.39(2000)L647−
650などに提案されている。この従来の提案された方
法では、下地上に形成された選択成長マスク上に、1回
目の選択横方向成長により第1GaN系半導体層を形成
した後、その第1GaN系半導体層上に選択成長マスク
層を形成する。そして、この第1GaN系半導体層上
に、2回目の選択横方向成長により第2GaN系半導体
層を形成することによって、第1GaN系半導体層に比
べて、さらに転位密度が低減された第2GaN系半導体
層を形成することができる。上記のような選択横方向成
長を繰り返して行うことによって、より転位の低減され
たGaN系半導体層を形成することができる。
【0010】しかしながら、上記した従来の提案された
方法では、選択横方向成長を繰り返し行う必要があるた
め、GaN系半導体層を形成する工程が複雑になるとい
う問題点があった。
【0011】また、上記した従来の提案された方法で
は、選択横方向成長を繰り返し行うことによって、複数
のGaN系半導体層を形成する必要があった。このた
め、ウェハの膜厚が大きくなるので、ウェハの反りを招
くという不都合が生じる。それによって、後の工程で、
ウェハの反りに起因した不良が増加し、その結果、歩留
まりが低下するという問題点があった。
【0012】また、上記した従来の量子ドットによる転
位ループ効果を利用してGaN系半導体層の転位を低減
する方法では、転位密度を108cm-2程度までしか低
減することができないという問題点があった。
【0013】この発明は、上記のような課題を解決する
ためになされたものであり、この発明の1つの目的は、
薄い厚みで、かつ、低転位の窒化物系半導体層を形成す
ることが可能な窒化物系半導体の形成方法を提供するこ
とである。
【0014】この発明のもう1つの目的は、薄い厚み
で、かつ、低転位の窒化物系半導体層を含む良好な素子
特性を有する窒化物系半導体素子を提供することであ
る。
【0015】
【課題を解決するための手段】この発明の一の局面によ
る窒化物系半導体の形成方法は、下地の上面上に、窒化
物系半導体層を選択横方向成長させる工程と、選択横方
向成長された窒化物系半導体層上に、量子ドットを形成
する工程とを備えている。
【0016】この一の局面による窒化物系半導体の形成
方法では、上記のように、下地の上面上に窒化物系半導
体層を選択横方向成長させるとともに、その選択横方向
成長された窒化物系半導体層上に量子ドットを形成する
ことによって、選択横方向成長により低減された転位
を、量子ドットによる転位ループ効果によりさらに低減
することができる。これにより、選択横方向成長のみに
よって転位低減を行う場合に比べて、より低転位の窒化
物系半導体を形成することができる。その結果、転位の
少ない高品質な窒化物系半導体を形成することができ
る。また、選択横方向成長の転位低減効果と量子ドット
の転位低減効果とによって、1回の選択横方向成長で
も、十分に転位を低減することができるので、十分な転
位低減効果を得るために選択横方向成長を繰り返す必要
がない。これにより、選択横方向成長を繰り返す場合に
比べて、窒化物系半導体層の膜厚を低減することができ
るので、ウェハの反りを少なくすることができる。その
結果、ウェハの反りに起因する後の工程での不良を低減
することができるので、歩留まりを向上させることがで
きる。
【0017】上記一の局面による窒化物系半導体の形成
方法において、好ましくは、下地の上面上に、下地の上
面の一部が露出するように、マスク層を形成する工程を
さらに備え、窒化物系半導体層を選択横方向成長させる
工程は、マスク層間に露出された下地の上面上に、窒化
物系半導体層を選択横方向成長させることによって、窒
化物系半導体層からなるファセットを形成する工程を含
み、量子ドットを形成する工程は、窒化物系半導体層か
らなるファセットの表面上に量子ドットを形成する工程
を含む。このように構成すれば、ファセットによって一
部曲げられた転位を量子ドットによる転位ループ効果に
より低減することができるので、転位低減のために大き
なファセットを形成する必要がない。これにより、より
薄い膜厚で十分転位を低減することができるので、ウェ
ハの反りをより少なくすることができる。その結果、ウ
ェハの反りに起因する後の工程での不良をより低減する
ことができるので、歩留まりをより向上させることがで
きる。また、ファセットの頂点部に残留する転位を量子
ドットによる転位ループ効果により低減することができ
るので、マスク間の開口部の中央上方に存在する転位を
低減することができる。
【0018】上記一の局面による窒化物系半導体の形成
方法において、好ましくは、下地の上面上に、下地の上
面の一部が露出するように、マスク層を形成する工程を
さらに備え、窒化物系半導体層を選択横方向成長させる
工程は、マスク層間に露出された下地の上面上およびマ
スク層上に、窒化物系半導体層を選択横方向成長させる
ことによって、実質的に平坦な上面を有する窒化物系半
導体層を形成する工程を含み、量子ドットを形成する工
程は、窒化物系半導体層の実質的に平坦な上面上の少な
くともマスク層の中央部上方およびマスク層間の中央部
上方に量子ドットを形成する工程を含む。このように構
成すれば、窒化物系半導体層の選択横方向成長によって
発生したマスク層の中央部上方とマスク間の開口部の中
央部上方とに存在する転位を、量子ドットによる転位ル
ープにより低減することができる。これにより、選択横
方向成長を繰り返すことなく、1回の選択横方向成長で
ウェハ全面の転位を低減することができる。このため、
薄い膜厚で十分転位を低減することができるので、ウェ
ハの反りを少なくすることができる。その結果、ウェハ
の反りに起因する後の工程での不良を低減することがで
きるので、歩留まりを向上させることができる。
【0019】この発明の他の局面による窒化物系半導体
の形成方法は、下地の上面上に、下地の上面の一部が露
出するように、マスク層を形成する工程と、マスク層間
に露出された下地の上面上に量子ドットを形成する工程
と、露出された下地の上面上に形成された量子ドットの
上に、窒化物系半導体層を選択横方向成長させる工程と
を備える。
【0020】この他の局面による窒化物系半導体の形成
方法では、上記のように、窒化物系半導体層の選択横方
向成長前に、窒化物系半導体層の選択横方向成長界面で
あるマスク層間に露出された下地の上面上に量子ドット
が形成されるので、量子ドットによる転位ループ効果に
よって低減された転位を、その後の選択横方向成長によ
ってより低減することができる。これにより、選択横方
向成長のみによって転位低減を行う場合に比べて、より
低転位の窒化物系半導体を形成することができる。その
結果、転位の少ない高品質な窒化物系半導体を形成する
ことができる。また、選択横方向成長の転位低減効果と
量子ドットの転位低減効果とによって、1回の選択横方
向成長でも、十分に転位を低減することができるので、
十分な転位低減効果を得るために、選択横方向成長を繰
り返す必要がない。これにより、選択横方向成長を繰り
返す場合に比べて、窒化物系半導体層の膜厚を低減する
ことができるので、ウェハの反りを少なくすることがで
きる。その結果、ウェハの反りに起因する後の工程での
不良を低減することができるので、歩留まりを向上させ
ることができる。
【0021】上記した窒化物系半導体の形成方法のいず
れかの構成において、好ましくは、量子ドットは、窒化
物系半導体を含む。このように構成すれば、量子ドット
を容易に作成することができる。
【0022】上記した窒化物系半導体の形成方法のいず
れかの構成において、好ましくは、窒化物系半導体層上
に、素子領域を有する窒化物系半導体素子層を成長させ
る工程をさらに備える。このように構成すれば、薄い膜
厚で良好に転位が低減された窒化物系半導体層を下地層
として、素子領域を有する窒化物系半導体素子層が形成
されるので、良好な素子特性を有する窒化物系半導体素
子を容易に形成することができる。
【0023】この発明のさらに他の局面による窒化物系
半導体素子は、下地の上面上に選択横方向成長により形
成された窒化物系半導体層と、窒化物系半導体層上に形
成された量子ドットと、窒化物系半導体層上に形成さ
れ、素子領域を有する窒化物系半導体素子層とを備えて
いる。
【0024】このさらに他の局面による窒化物系半導体
素子では、上記のように、選択横方向成長された窒化物
系半導体層と、窒化物系半導体層上に形成された量子ド
ットとを設けることにより、選択横方向成長により低減
された窒化物系半導体層の転位を、量子ドットによる転
位ループ効果によってさらに低減することができる。こ
れにより、選択横方向成長のみによって転位低減を行う
場合に比べて、より低転位の窒化物系半導体を形成する
ことができる。その結果、転位の少ない高品質な窒化物
系半導体を形成することができる。また、選択横方向成
長の転位低減効果と量子ドットの転位低減効果とによっ
て、1回の選択横方向成長でも、十分に転位を低減する
ことができるので、十分な転位低減効果を得るために選
択横方向成長を繰り返す必要がない。これにより、選択
横方向成長を繰り返す場合に比べて、窒化物系半導体層
の膜厚を低減することができるので、ウェハの反りを少
なくすることができる。その結果、ウェハの反りに起因
する後の工程での不良を低減することができるので、歩
留まりを向上させることができる。そして、そのような
転位の少ない高品質な窒化物系半導体層上に、素子領域
を有する窒化物系半導体素子層を成長させれば、容易
に、良好な素子特性を有する窒化物系半導体素子を得る
ことができる。
【0025】上記さらに他の局面による窒化物系半導体
素子において、好ましくは、窒化物系半導体層は、選択
横方向成長により形成された窒化物系半導体層からなる
ファセットを含み、量子ドットは、窒化物系半導体層か
らなるファセットの表面上に形成されている。このよう
に構成すれば、ファセットによって一部曲げられた転位
を量子ドットによる転位ループ効果により低減すること
ができるので、転位低減のために大きなファセットを形
成する必要がない。これにより、より薄い膜厚で十分転
位を低減することができるので、ウェハの反りをより少
なくすることができる。その結果、歩留まりをより向上
させることができる。また、ファセットの頂点部に残留
する転位を量子ドットによる転位ループ効果により低減
することができるので、マスク間の開口部の中央上方に
存在する転位を低減することができる。
【0026】上記さらに他の局面による窒化物系半導体
素子において、好ましくは、下地の上面上に、下地の上
面の一部が露出するように形成されたマスク層をさらに
備え、窒化物系半導体層は、選択横方向成長により形成
された実質的に平坦な上面を有する窒化物系半導体層を
含み、量子ドットは、窒化物系半導体層の実質的に平坦
な上面上の少なくともマスク層の中央部上方およびマス
ク層間の中央部上方に形成されている。このように構成
すれば、窒化物系半導体層の選択横方向成長によって発
生したマスク層の中央部上方とマスク開口部上方とに存
在する転位を、量子ドットによる転位ループにより低減
することができるので、選択横方向成長を繰り返すこと
なく、1回の選択横方向成長でウェハ全面の転位を低減
することができる。このため、薄い膜厚で十分転位を低
減することができるので、ウェハの反りを少なくするこ
とができる。その結果、ウェハの反りに起因する後の工
程での不良を低減することができるので、歩留まりを向
上させることができる。
【0027】この発明の別の局面による窒化物系半導体
素子は、下地の上面上に、下地の上面の一部が露出する
ように形成されたマスク層と、マスク層間に露出された
下地の上面上に形成された量子ドットと、露出された下
地の上面上に形成された量子ドットの上に、選択横方向
成長させることによって形成された窒化物系半導体層と
を備えている。
【0028】この別の局面による窒化物系半導体素子で
は、上記のように、窒化物系半導体層の選択横方向成長
界面であるマスク層間に露出された下地の上面上に量子
ドットを形成することによって、量子ドットによる転位
ループ効果によって低減された転位を、その後の選択横
方向成長によってより低減することができる。これによ
り、選択横方向成長のみによって転位低減を行う場合に
比べて、より低転位の窒化物系半導体を形成することが
できる。その結果、転位の少ない高品質な窒化物系半導
体を形成することができる。また、選択横方向成長の転
位低減効果と量子ドットの転位低減効果とによって、1
回の選択横方向成長でも、十分に転位を低減することが
できるので、十分な転位低減効果を得るために選択横方
向成長を繰り返す必要がない。これにより、選択横方向
成長を繰り返す場合に比べて、窒化物系半導体層の膜厚
を低減することができるので、ウェハの反りを少なくす
ることができる。その結果、ウェハの反りに起因する後
の工程での不良を低減することができるので、歩留まり
を向上させることができる。
【0029】上記した窒化物系半導体素子のいずれかの
構成において、好ましくは、量子ドットは、窒化物系半
導体を含む。このように構成すれば、量子ドットを容易
に作成することができる。
【0030】
【発明の実施の形態】以下、本発明を具体化した実施形
態を図面に基づいて説明する。
【0031】(第1実施形態)図1〜図5は、本発明の
第1実施形態による窒化物系半導体の形成方法を説明す
るための断面図である。図1〜図5を参照して、第1実
施形態による窒化物系半導体の形成方法について説明す
る。
【0032】まず、図1に示すように、サファイア基板
1のC(0001)面上に、MOCVD法(Metal
Organic Chemical Vapor D
eposition;有機金属気相成長法)またはHV
PE法(Hydride Vaper Phase E
pitaxy;ハライド気相成長法)などを用いて、数
十nmの膜厚を有するAlxGa1-xN(0≦x≦1)か
らなるバッファ層2、および、約3μm〜約4μmの膜
厚を有するGaNからなる第1GaN層3を順次形成す
る。そして、その第1GaN層3上に、選択成長マスク
として、約200nmの膜厚を有するSiO2からなる
ストライプ状(細長状)のマスク層4を形成する。な
お、第1GaN層3は、本発明の「下地」の一例であ
る。
【0033】次に、図2に示すように、再成長のため
に、MOCVD装置またはHVPE装置にウェハを導入
した後、GaNからなる第2GaN層5を形成する。こ
の場合、SiO2からなるマスク層4上には、GaN層
は成長しにくい。このため、成長初期の第2GaN層5
は、SiO2からなるマスク層4の間に露出した第1G
aN層3上に、上方向(c軸方向)に選択的に成長す
る。これにより、SiO2からなるマスク層4の間に露
出した第1GaN層3上にのみ、図2に示されるよう
な、断面が三角形状のファセット構造を有する第2Ga
N層5が形成される。
【0034】そして、さらに、第2GaN層5の成長が
進むと、第2GaN層5は、横方向に成長する。この横
方向成長によって、マスク層4上にも第2GaN層5が
形成される。そして、最終的には、ファセット構造の各
第2GaN層5が合体する。上記のような選択横方向成
長によって、図3に示されるような、上面が平坦な連続
膜からなる第2GaN層5が形成される。この第2Ga
N層5では、第1GaN層3に比べて、全体的な転位は
低減される。しかし、ファセットが合体するマスク層4
の中央部上方、および、ファセットの頂点部付近である
マスク層4間の開口部の中央部上方に転位が残留してい
る。なお、この第2GaN層5が、本発明の「窒化物系
半導体層」の一例である。
【0035】ここで、Gaの供給源であるTMG(トリ
メチルガリウム)の供給を停止した後、シランガス(S
iH4)などのSi源を導入する。それによって、第2
GaN層5の最表面の状態が変化する。これにより、第
2GaN層5の最表面は、後の工程で形成するGaNか
らなる量子ドット6(図4参照)が形成されやすい状態
となる。
【0036】次に、TMGを適当な条件で導入すること
によって、上記のような前処理を施した第2GaN層5
の表面上に、図4に示されるようなGaNからなる量子
ドット6を形成する。
【0037】さらに、図5に示すように、結晶成長条件
を調整することによって、第2GaN層5上に、量子ド
ット6を埋め込むように、第3GaN層7を形成する。
この場合、マスク層4の中央部上方とマスク層4間の開
口部の中央部上方とに残留する転位は、量子ドット6に
よってループ状に閉じ込められる。それによって、転位
密度が105cm-2〜106cm-2程度に低減された第3
GaN層7が得られる。
【0038】第1実施形態では、上記のように、選択横
方向成長により第2GaN層5を形成するとともに、そ
の第2GaN層5上に量子ドット6を形成した後、第2
GaN層5および量子ドット6上に、第3GaN層7を
形成することによって、選択横方向成長により第2Ga
N層5において低減された転位を、量子ドット6による
転位ループ効果によりさらに低減することができる。こ
れにより、選択横方向成長のみによって転位低減を行う
場合に比べて、より低転位の第3GaN層7を形成する
ことができる。その結果、転位の少ない高品質な第3G
aN層7を形成することができる。
【0039】また、第1実施形態では、選択横方向成長
の転位低減効果と、量子ドット6の転位低減効果とによ
って、1回の選択横方向成長でも、十分に転位を低減す
ることができるので、十分な転位低減効果を得るために
選択横方向成長を繰り返す必要がない。これにより、選
択横方向成長を繰り返す場合に比べて、窒化物系半導体
層(GaN層)の膜厚を低減することができるので、ウ
ェハの反りを少なくすることができる。その結果、ウェ
ハの反りに起因する後の工程での不良を低減することが
できるので、歩留まりを向上させることができる。
【0040】したがって、第1実施形態では、薄い厚み
で、かつ、低転位の窒化物系半導体を形成することがで
きる。
【0041】図6は、上記した第1実施形態の窒化物系
半導体の形成方法を用いて製造した半導体レーザ素子を
示した断面図である。次に、図6を参照して、第1実施
形態の窒化物系半導体の形成方法を用いて製造した半導
体レーザ素子の構造について説明する。
【0042】第1実施形態の半導体レーザ素子の構造と
しては、図5に示した第1実施形態による第3GaN層
7上に、図6に示すように、n型GaNからなるn型コ
ンタクト層8、n型AlGaNからなるn型クラッド層
9および発光層10が形成されている。発光層10上に
は、p型AlGaNからなるp型クラッド層11が凸部
を有するように形成されている。p型クラッド層11の
凸部の上面上の全面と接触するように、p型GaNから
なるp型コンタクト層12が形成されている。また、p
型コンタクト層12の露出された上面上には、p側電極
13が形成されている。また、p型クラッド層12から
n型コンタクト層8までの一部領域が除去されている。
そのn型コンタクト層8の露出した表面には、n側電極
14が形成されている。
【0043】なお、n型コンタクト層8、n型クラッド
層9、発光層10、p型クラッド層11およびp型コン
タクト層12は、本発明の「素子領域を有する窒化物系
半導体素子層」の一例である。
【0044】上記した第1実施形態の半導体レーザ素子
では、図1〜図5に示した第1実施形態の窒化物系半導
体の形成方法を用いて形成された転位の少ない高品質な
第3GaN層7を下地層として、その上に各層8〜12
を形成することによって、各層8〜12において良好な
結晶性を実現することができる。これにより、第1実施
形態では、良好な素子特性を有する半導体レーザ素子を
得ることができる。
【0045】(第2実施形態)図7および図8は、本発
明の第2実施形態による窒化物系半導体の形成方法を説
明するための断面図である。この第2実施形態では、第
1実施形態の第2GaN層5の上面上の、マスク層4の
中央部上方およびマスク層4間の開口部の中央部上方に
のみ量子ドット16を形成した例を示している。以下、
図7および図8を参照して、第2実施形態による窒化物
系半導体の形成方法について説明する。
【0046】まず、第1実施形態の図1〜図3に示すプ
ロセスと同様のプロセスを用いて、サファイア基板1上
に、AlGaNからなるバッファ層2、GaNからなる
第1GaN層3、および、SiO2からなるマスク層4
を順次形成する。そして、第1GaN層3およびマスク
層4上に、選択横方向成長によりGaNからなる第2G
aN層5を形成する。
【0047】この後、第2実施形態では、図7に示すよ
うに、電子ビーム蒸着装置内で、フォトリソグラフィ技
術を用いて、第2GaN層5上に、約30nmの膜厚を
有するSiO2からなるストライプ状のマスク層15を
形成する。このマスク層15は、第2GaN層5におい
て、マスク層4の中央部上方およびマスク層4間の開口
部の中央部上方の比較的転位密度の高い部分以外の部分
を覆うように形成する。そして、第2GaN層5上のマ
スク層15が形成されていない部分、すなわち、マスク
層4の中央部上方およびマスク層4間の開口部の上方の
比較的転位密度の高い部分を覆うように、GaNからな
る量子ドット16を形成する。その後、約1200℃以
上の温度に上昇させて、水素を流すことによって、Si
2からなるマスク層15のみを除去する。
【0048】次に、図8に示すように、結晶成長条件を
調整することによって、第2GaN層5上に、量子ドッ
ト16を埋め込むように、第3GaN層17を形成す
る。この場合、マスク層4の中央部上方とマスク層4間
の開口部の中央部上方とに残留する転位は、量子ドット
16によってループ状に閉じ込められる。それによっ
て、転位密度が105cm-2〜106cm-2程度に低減さ
れた第3GaN層17が得られる。
【0049】第2実施形態では、上記のように、第2G
aN層5上の、マスク層4の中央部上方およびマスク層
4間の開口部の中央部上方に量子ドット16を形成する
ことによって、第2GaN層5の選択横方向成長により
発生したマスク層4の中央部上方およびマスク層4間の
開口部の中央部上方とに存在する転位を、量子ドット1
6による転位ループ効果により低減することができる。
これにより、選択横方向成長を繰り返すことなく、1回
の選択横方向成長でウェハ全面の転位を低減することが
できる。このため、薄い膜厚で十分転位を低減すること
ができるので、ウェハの反りを少なくすることができ
る。その結果、ウェハの反りに起因する後の工程での不
良を低減することができるので、歩留まりを向上させる
ことができる。
【0050】また、第2実施形態では、上記のように、
選択横方向成長により第2GaN層5を形成するととも
に、その第2GaN層5上に、第2GaN層5の比較的
転位密度の高い部分を覆うように、量子ドット16を形
成した後、第2GaN層5および量子ドット16上に、
第3GaN層17を形成することによって、選択横方向
成長により第2GaN層5において低減された転位を、
量子ドット16による転位ループ効果によりさらに低減
することができる。これにより、選択横方向成長のみに
よって転位低減を行う場合に比べて、より低転位の第3
GaN層17を形成することができる。その結果、転位
の少ない高品質な第3GaN層17を形成することがで
きる。
【0051】したがって、第2実施形態では、薄い厚み
で、かつ、低転位の窒化物系半導体を形成することがで
きる。
【0052】図9は、上記した第2実施形態の窒化物系
半導体の形成方法を用いて製造した半導体レーザ素子を
示した断面図である。次に、図9を参照して、第2実施
形態の窒化物系半導体の形成方法を用いて製造した半導
体レーザ素子の構造について説明する。
【0053】第2実施形態の半導体レーザ素子の構造と
しては、図8に示した第2実施形態による第3GaN層
17上に、第1実施形態と同様、n型コンタクト層8、
n型クラッド層9、発光層10、p型クラッド層11お
よびp型コンタクト層12が形成されている。なお、各
層8〜12の組成は、第1実施形態と同様である。
【0054】また、p型コンタクト層12の上面上に
は、p側電極13が形成されるとともに、一部領域が除
去されて露出されたn型コンタクト層8の表面には、n
側電極14が形成されている。
【0055】上記した第2実施形態の半導体レーザ素子
では、図7および図8に示した第2実施形態の窒化物系
半導体の形成方法を用いて形成された転位の少ない高品
質な第3GaN層17を下地層として、その上に各層8
〜12を形成することによって、各層8〜12において
良好な結晶性を実現することができる。これにより、第
2実施形態では、良好な素子特性を有する半導体レーザ
素子を得ることができる。
【0056】(第3実施形態)図10〜図12は、本発
明の第3実施形態による窒化物系半導体の形成方法を説
明するための断面図である。この第3実施形態では、選
択成長マスクとしてのマスク層24間に露出した第1G
aN層23上に、量子ドット25を形成した後、選択横
方向成長により第2GaN層26を形成した例を示して
いる。以下、図10〜図12を参照して、第3実施形態
による窒化物系半導体の形成方法について説明する。
【0057】まず、図10に示すように、MOCVD法
またはHVPE法などを用いて、第1実施形態と同様、
サファイア基板21上に、AlGaNからなるバッファ
層22およびGaNからなる第1GaN層23を順次形
成する。そして、その第1GaN層23上に、SiO2
からなるストライプ状のマスク層24を形成する。な
お、第1GaN層23は、本発明の「下地」の一例であ
る。
【0058】この後、第3実施形態では、再成長のため
に、MOCVD装置またはHVPE装置にウェハを導入
した後、マスク層24間に露出された第1GaN層23
の上面上に、量子ドット25を形成する。
【0059】次に、図11に示すように、第1GaN層
23上に、GaNからなる第2GaN層26を形成す
る。この場合、SiO2からなるマスク層24上には、
GaN層は成長しにくい。このため、成長初期の第2G
aN層26は、量子ドット25間に露出された第1Ga
N層23から、上方向(c軸方向)に選択的に成長す
る。これにより、SiO2からなるマスク層24間の開
口部の第1GaN層23上にのみ、図11に示されるよ
うな、断面が三角形状のファセット構造を有する第2G
aN層26が形成される。
【0060】そして、さらに、第2GaN層26の成長
が進むと、第2GaN層26は、横方向に成長する。こ
の横方向成長によって、マスク層24上にも第2GaN
層26が形成される。そして、最終的には、ファセット
構造の各第2GaN層26が合体する。上記のような選
択横方向成長によって、図12に示されるような、上面
が平坦な連続膜からなる第2GaN層26が、量子ドッ
ト25を埋め込むように形成される。なお、この第2G
aN層26が、本発明の「窒化物系半導体層」の一例で
ある。
【0061】第3実施形態では、上記のように、第2G
aN層26の選択横方向成長前に、第2GaN層26の
選択横方向成長界面であるマスク層24間に露出された
第1GaN層23の上面上に、量子ドット25を形成す
ることによって、量子ドット25による転位ループ効果
によって低減された転位を、その後の選択横方向成長に
よってより低減することができる。これにより、選択横
方向成長のみによって転位低減を行う場合に比べて、よ
り低転位の第2GaN層26を形成することができる。
その結果、転位の少ない高品質な第2GaN層26を形
成することができる。
【0062】また、第3実施形態では、上記のように、
選択横方向成長の転位低減効果と量子ドット25の転位
低減効果とによって、1回の選択横方向成長でも、十分
に転位を低減することができるので、十分な転位低減効
果を得るために、選択横方向成長を繰り返す必要がな
い。これにより、選択横方向成長を繰り返す場合に比べ
て、窒化物系半導体層(GaN層)の膜厚を低減するこ
とができるので、ウェハの反りを少なくすることができ
る。その結果、ウェハの反りに起因する後の工程での不
良を低減することができるので、歩留まりを向上させる
ことができる。
【0063】したがって、第3実施形態では、薄い厚み
で、かつ、低転位の窒化物系半導体を形成することがで
きる。
【0064】図13は、上記した第3実施形態の窒化物
系半導体の形成方法を用いて製造した半導体レーザ素子
を示した断面図である。次に、図13を参照して、第3
実施形態の窒化物系半導体の形成方法を用いて製造した
半導体レーザ素子の構造について説明する。
【0065】第3実施形態の半導体レーザ素子の構造と
しては、図12に示した第3実施形態による第2GaN
層26上に、第1実施形態と同様、n型コンタクト層
8、n型クラッド層9、発光層10、p型クラッド層1
1およびp型コンタクト層12が形成されている。な
お、各層8〜12の組成は、第1実施形態と同様であ
る。
【0066】また、p型コンタクト層12の上面上に
は、p側電極13が形成されるとともに、一部領域が除
去されて露出されたn型コンタクト層8の表面には、n
側電極14が形成されている。
【0067】上記した第3実施形態の半導体レーザ素子
では、図10〜図12に示した第3実施形態の窒化物系
半導体の形成方法を用いて形成された転位の少ない高品
質な第2GaN層26を下地層として、その上に各層8
〜12を形成することによって、各層8〜12において
良好な結晶性を実現することができる。これにより、第
3実施形態では、良好な素子特性を有する半導体レーザ
素子を得ることができる。
【0068】(第4実施形態)図14〜図16は、本発
明の第4実施形態による窒化物系半導体の形成方法を説
明するための断面図である。この第4実施形態では、選
択横方向成長において、第2GaN層35からなるファ
セットを形成する際に、形成途中の台形状のファセット
の表面に量子ドット36を形成した例を示している。以
下、図14〜図16を参照して、第4実施形態による窒
化物系半導体の形成方法について説明する。
【0069】まず、図14に示すように、MOCVD法
またはHVPE法などを用いて、第1実施形態と同様、
サファイア基板31上に、AlGaNからなるバッファ
層32およびGaNからなる第1GaN層33を順次形
成する。そして、その第1GaN層33上に、SiO2
からなるストライプ状のマスク層34を形成する。な
お、第1GaN層33は、本発明の「下地」の一例であ
る。
【0070】次に、再成長のために、MOCVD装置ま
たはHVPE装置にウェハを導入した後、GaNからな
る第2GaN層35を成長させる。この場合、SiO2
からなるマスク層34上には、GaN層は成長しにくい
ため、成長初期の第2GaN層35は、SiO2からな
るマスク層34の間に露出した第1GaN層33上に、
上方向(c軸方向)に選択的に成長する。これにより、
SiO2からなるマスク層34の間に露出した第1Ga
N層33上にのみ、図14および図15に示されるよう
な、第2GaN層35からなる断面が台形状のファセッ
トが形成される。なお、この第2GaN層35が、本発
明の「窒化物系半導体層」の一例である。
【0071】この後、Gaの供給源であるTMGの供給
を停止した後、シランガスを導入する。それによって、
第2GaN層35からなるファセットの最表面の状態が
変化する。これにより、第2GaN層35からなるファ
セットの最表面は、後の工程で形成するGaNからなる
量子ドット36(図15参照)が形成されやすい状態と
なる。
【0072】次に、TMGを適当な条件で導入すること
によって、上記のような前処理を施した第2GaN層3
5からなるファセットの表面上に、図15に示されるよ
うなGaNからなる量子ドット36を形成する。
【0073】さらに、図16に示すように、結晶成長条
件を調整することによって、第2GaN層35上および
マスク層34上に、量子ドット36を埋め込むように、
第3GaN層37を成長させる。この場合、ファセット
によって一部曲げられた第2GaN層35の転位は、量
子ドット36によってループ状に閉じ込められる。それ
によって、転位密度が105cm-2〜106cm-2程度に
低減された第3GaN層37が得られる。
【0074】第4実施形態では、上記のように、第2G
aN層35からなる形成途中のファセットの表面上に、
量子ドット36を形成することによって、ファセットに
よって一部曲げられた転位を量子ドット36による転位
ループ効果により低減することができるので、転位低減
のために大きなファセットを形成する必要がない。これ
により、より薄い膜厚で十分転位を低減することができ
るので、ウェハの反りをより少なくすることができる。
その結果、ウェハの反りに起因する後の工程での不良を
より低減することができるので、歩留まりをより向上さ
せることができる。
【0075】また、第4実施形態では、上記のように、
ファセットによって一部曲げられた転位を量子ドット3
6による転位ループ効果により低減することができるの
で、選択横方向成長のみによって転位低減を行う場合に
比べて、より低転位の第3GaN層37を形成すること
ができる。その結果、転位の少ない高品質な第3GaN
層37を形成することができる。
【0076】したがって、第4実施形態では、薄い厚み
で、かつ、低転位の窒化物系半導体を形成することがで
きる。
【0077】図17は、上記した第4実施形態の窒化物
系半導体の形成方法を用いて製造した半導体レーザ素子
を示した断面図である。次に、図17を参照して、第4
実施形態の窒化物系半導体の形成方法を用いて製造した
半導体レーザ素子の構造について説明する。
【0078】第4実施形態の半導体レーザ素子の構造と
しては、図16に示した第4実施形態による第3GaN
層37上に、第1実施形態と同様、n型コンタクト層
8、n型クラッド層9、発光層10、p型クラッド層1
1およびp型コンタクト層12が形成されている。な
お、各層8〜12の組成は、第1実施形態と同様であ
る。
【0079】また、p型コンタクト層12の上面上に
は、p側電極13が形成されるとともに、一部領域が除
去されて露出されたn型コンタクト層8の表面には、n
側電極14が形成されている。
【0080】上記した第4実施形態の半導体レーザ素子
では、図14〜図16に示した第4実施形態の窒化物系
半導体の形成方法を用いて形成された転位の少ない高品
質な第3GaN層37を下地層として、その上に各層8
〜12を形成することによって、各層8〜12において
良好な結晶性を実現することができる。これにより、第
4実施形態では、良好な素子特性を有する半導体レーザ
素子を得ることができる。
【0081】(第5実施形態)図18〜図20は、本発
明の第5実施形態による窒化物系半導体の形成方法を説
明するための断面図である。この第5実施形態では、選
択横方向成長を用いて、第2GaN層45からなる三角
形状のファセットを形成し、その三角形状のファセット
の表面上に量子ドット46を形成した例を示している。
以下、図18〜図20を参照して、第5実施形態による
窒化物系半導体の形成方法について説明する。
【0082】まず、図18に示すように、MOCVD法
またはHVPE法などを用いて、第1実施形態と同様、
サファイア基板41上に、AlGaNからなるバッファ
層42およびGaNからなる第1GaN層43を順次形
成する。そして、その第1GaN層43上に、SiO2
からなるストライプ状のマスク層44を形成する。な
お、第1GaN層43は、本発明の「下地」の一例であ
る。
【0083】次に、再成長のために、MOCVD装置ま
たはHVPE装置にウェハを導入した後、GaNからな
る第2GaN層45を成長させる。この場合、成長初期
の第2GaN層45は、マスク層44間に露出した第1
GaN層43上に、上方向(c軸方向)に選択的に成長
する。これにより、マスク層44の間に露出した第1G
aN層43上にのみ、図18に示されるような、第2G
aN層45からなる断面が三角形状のファセットが形成
される。なお、この第2GaN層45が、本発明の「窒
化物系半導体層」の一例である。
【0084】ここで、Gaの供給源であるTMGの供給
を停止した後、シランガスを導入する。それによって、
第2GaN層45からなるファセットの最表面の状態が
変化する。これにより、第2GaN層45からなるファ
セットの最表面は、後の工程で形成するGaNからなる
量子ドット46(図19参照)が形成されやすい状態と
なる。
【0085】次に、TMGを適当な条件で導入すること
によって、上記のような前処理を施した第2GaN層4
5からなる三角形状のファセットの表面上に、図19に
示されるようなGaNからなる量子ドット46を形成す
る。
【0086】さらに、図20に示すように、結晶成長条
件を調整することによって、第2GaN層45上に、量
子ドット46を埋め込むように、第3GaN層47を成
長させる。この場合、ファセットの頂点部付近では、転
位は曲げられにくいので、転位が残留する。このファセ
ットの頂点部付近に残留する転位と、ファセットによっ
て一部曲げられた転位とが、量子ドット46によってル
ープ状に閉じ込められる。それによって、転位密度が1
5cm-2〜106cm-2程度に低減された第3GaN層
47が得られる。
【0087】第5実施形態では、上記のように、第2G
aN層45からなる三角形状のファセットの表面上に、
量子ドット46を形成することによって、ファセットの
頂点部に残留する転位を量子ドット46による転位ルー
プ効果により低減することができるので、マスク層44
間の開口部の上方に存在する転位を低減することができ
る。
【0088】また、第5実施形態では、第4実施形態と
同様、ファセットによって一部曲げられた転位を量子ド
ット46による転位ループ効果により低減することがで
きるので、転位低減のために大きなファセットを形成す
る必要がない。これにより、より薄い膜厚で十分転位を
低減することができるので、ウェハの反りをより少なく
することができる。その結果、ウェハの反りに起因する
後の工程での不良をより低減することができるので、歩
留まりをより向上させることができる。
【0089】また、第5実施形態では、第4実施形態と
同様、ファセットによって一部曲げられた転位を量子ド
ット46による転位ループ効果により低減することがで
きるので、選択横方向成長のみによって転位低減を行う
場合に比べて、より低転位の第3GaN層47を形成す
ることができる。その結果、転位の少ない高品質な第3
GaN層47を形成することができる。
【0090】したがって、第5実施形態では、薄い厚み
で、かつ、低転位の窒化物系半導体を形成することがで
きる。
【0091】図21は、上記した第5実施形態の窒化物
系半導体の形成方法を用いて製造した半導体レーザ素子
を示した断面図である。次に、図21を参照して、第5
実施形態の窒化物系半導体の形成方法を用いて製造した
半導体レーザ素子の構造について説明する。
【0092】第5実施形態の半導体レーザ素子の構造と
しては、図20に示した第5実施形態による第3GaN
層47上に、第1実施形態と同様、n型コンタクト層
8、n型クラッド層9、発光層10、p型クラッド層1
1およびp型コンタクト層12が形成されている。な
お、各層8〜12の組成は、第1実施形態と同様であ
る。
【0093】また、p型コンタクト層12の上面上に
は、p側電極13が形成されるとともに、一部領域が除
去されて露出されたn型コンタクト層8の表面には、n
側電極14が形成されている。
【0094】上記した第5実施形態の半導体レーザ素子
では、図18〜図20に示した第5実施形態の窒化物系
半導体の形成方法を用いて形成された転位の少ない高品
質な第3GaN層47を下地層として、その上に各層8
〜12を形成することによって、各層8〜12において
良好な結晶性を実現することができる。これにより、第
5実施形態では、良好な素子特性を有する半導体レーザ
素子を得ることができる。
【0095】なお、今回開示された実施形態は、すべて
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は、上記した実施形態の説明
ではなく特許請求の範囲によって示され、さらに特許請
求の範囲と均等の意味および範囲内でのすべての変更が
含まれる。
【0096】たとえば、上記第1〜第5実施形態では、
サファイア基板を基板として用いたが、本発明はこれに
限らず、SiC基板、Si基板、GaAs基板またはス
ピネル基板などを用いても同様の効果を得ることができ
る。
【0097】また、上記第1〜第5実施形態では、マス
ク層をSiO2によって形成したが、本発明はこれに限
らず、SiO2以外のSiNなどの誘電体や高融点金属
によってマスク層を形成しても同様の効果を得ることが
できる。この場合の高融点金属は、特に、融点が、10
00℃以上のものであることが好ましい。さらに、マス
ク層は、SiNなどの誘電体や高融点金属からなる多層
膜を用いてもよい。
【0098】また、上記第1〜第5実施形態では、横方
向成長技術として、選択横方向成長を用いたが、本発明
はこれに限らず、たとえば、Appl.Phys.Le
tt.Vol.75,No.2,12 July 19
99などに開示されているペンデオ成長(Pendeo
epitaxy)などの他の横方向成長技術を用いても
よい。
【0099】また、上記第1〜第5実施形態では、バッ
ファ層、第1GaN層、第2GaN層および第3GaN
層に不純物元素のドーピングを行っていないが、本発明
はこれに限らず、バッファ層、第1GaN層、第2Ga
N層および第3GaN層にn型不純物のドーピングを行
うことによってn型の層としてもよい。
【0100】
【発明の効果】以上のように、本発明によれば、薄い厚
みで、かつ、低転位の窒化物系半導体層を形成すること
が可能な窒化物系半導体の形成方法を提供することがで
きる。また、薄い厚みで、かつ、低転位の窒化物系半導
体層上に形成された良好な素子特性を有する窒化物系半
導体素子層を含む窒化物系半導体素子を提供することが
できる。
【図面の簡単な説明】
【図1】本発明の第1実施形態による窒化物系半導体の
形成方法を説明するための断面図である。
【図2】本発明の第1実施形態による窒化物系半導体の
形成方法を説明するための断面図である。
【図3】本発明の第1実施形態による窒化物系半導体の
形成方法を説明するための断面図である。
【図4】本発明の第1実施形態による窒化物系半導体の
形成方法を説明するための断面図である。
【図5】本発明の第1実施形態による窒化物系半導体の
形成方法を説明するための断面図である。
【図6】図1〜図5に示した第1実施形態の窒化物系半
導体の形成方法を用いて形成した半導体レーザ素子を示
した断面図である。
【図7】本発明の第2実施形態による窒化物系半導体の
形成方法を説明するための断面図である。
【図8】本発明の第2実施形態による窒化物系半導体の
形成方法を説明するための断面図である。
【図9】図7および図8に示した第2実施形態の窒化物
系半導体の形成方法を用いて形成した半導体レーザ素子
を示した断面図である。
【図10】本発明の第3実施形態による窒化物系半導体
の形成方法を説明するための断面図である。
【図11】本発明の第3実施形態による窒化物系半導体
の形成方法を説明するための断面図である。
【図12】本発明の第3実施形態による窒化物系半導体
の形成方法を説明するための断面図である。
【図13】図10〜図12に示した第3実施形態の窒化
物系半導体の形成方法を用いて形成した半導体レーザ素
子を示した断面図である。
【図14】本発明の第4実施形態による窒化物系半導体
の形成方法を説明するための断面図である。
【図15】本発明の第4実施形態による窒化物系半導体
の形成方法を説明するための断面図である。
【図16】本発明の第4実施形態による窒化物系半導体
の形成方法を説明するための断面図である。
【図17】図14〜図16に示した第4実施形態の窒化
物系半導体の形成方法を用いて形成した半導体レーザ素
子を示した断面図である。
【図18】本発明の第5実施形態による窒化物系半導体
の形成方法を説明するための断面図である。
【図19】本発明の第5実施形態による窒化物系半導体
の形成方法を説明するための断面図である。
【図20】本発明の第5実施形態による窒化物系半導体
の形成方法を説明するための断面図である。
【図21】図18〜図20に示した第5実施形態の窒化
物系半導体の形成方法を用いて形成した半導体レーザ素
子を示した断面図である。
【符号の説明】
3、23、33、43 第1GaN層(下地) 4、24、34、44 マスク層 5、26、35、45 第2GaN層(窒化物系半導体
層) 6、16、25、36、46 量子ドット 7、17、37、47 第3GaN層 8 n型コンタクト層(窒化物系半導体素子層) 9 n型クラッド層(窒化物系半導体素子層) 10 発光層(窒化物系半導体素子層) 11 p型クラッド層(窒化物系半導体素子層) 12 p型コンタクト層(窒化物系半導体素子層)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 狩野 隆司 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 大保 広樹 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 畑 雅幸 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 Fターム(参考) 5F045 AA02 AA04 AB14 AB17 AC01 AC08 BB12 CA12 DA53 DA67 DB05 5F073 CA07 CB02 DA05 DA07 EA29

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 下地の上面上に、窒化物系半導体層を選
    択横方向成長させる工程と、 前記選択横方向成長された窒化物系半導体層上に、量子
    ドットを形成する工程とを備えた、窒化物系半導体の形
    成方法。
  2. 【請求項2】 前記下地の上面上に、前記下地の上面の
    一部が露出するように、マスク層を形成する工程をさら
    に備え、 前記窒化物系半導体層を選択横方向成長させる工程は、 前記マスク層間に露出された下地の上面上に、前記窒化
    物系半導体層を選択横方向成長させることによって、前
    記窒化物系半導体層からなるファセットを形成する工程
    を含み、 前記量子ドットを形成する工程は、 前記窒化物系半導体層からなるファセットの表面上に前
    記量子ドットを形成する工程を含む、請求項1に記載の
    窒化物系半導体の形成方法。
  3. 【請求項3】 前記下地の上面上に、前記下地の上面の
    一部が露出するように、マスク層を形成する工程をさら
    に備え、 前記窒化物系半導体層を選択横方向成長させる工程は、 前記マスク層間に露出された下地の上面上および前記マ
    スク層上に、前記窒化物系半導体層を選択横方向成長さ
    せることによって、実質的に平坦な上面を有する前記窒
    化物系半導体層を形成する工程を含み、 前記量子ドットを形成する工程は、 前記窒化物系半導体層の実質的に平坦な上面上の少なく
    とも前記マスク層の中央部上方および前記マスク層間の
    中央部上方に、前記量子ドットを形成する工程を含む、
    請求項1に記載の窒化物系半導体の形成方法。
  4. 【請求項4】 下地の上面上に、前記下地の上面の一部
    が露出するように、マスク層を形成する工程と、 前記マスク層間に露出された下地の上面上に量子ドット
    を形成する工程と、 前記露出された下地の上面上に形成された量子ドットの
    上に、窒化物系半導体層を選択横方向成長させる工程と
    を備えた、窒化物系半導体の形成方法。
  5. 【請求項5】 前記量子ドットは、窒化物系半導体を含
    む、請求項1〜4のいずれか1項に記載の窒化物系半導
    体の形成方法。
  6. 【請求項6】 前記窒化物系半導体層上に、素子領域を
    有する窒化物系半導体素子層を成長させる工程をさらに
    備える、請求項1〜5のいずれか1項に記載の窒化物系
    半導体の形成方法。
  7. 【請求項7】 下地の上面上に選択横方向成長により形
    成された窒化物系半導体層と、 前記窒化物系半導体層上に形成された量子ドットと、 前記窒化物系半導体層上に形成され、素子領域を有する
    窒化物系半導体素子層とを備えた、窒化物系半導体素
    子。
  8. 【請求項8】 前記窒化物系半導体層は、選択横方向成
    長により形成された窒化物系半導体層からなるファセッ
    トを含み、 前記量子ドットは、前記窒化物系半導体層からなるファ
    セットの表面上に形成されている、請求項7に記載の窒
    化物系半導体素子。
  9. 【請求項9】 前記下地の上面上に、前記下地の上面の
    一部が露出するように形成されたマスク層をさらに備
    え、 前記窒化物系半導体層は、選択横方向成長により形成さ
    れた実質的に平坦な上面を有する窒化物系半導体層を含
    み、 前記量子ドットは、前記窒化物系半導体層の実質的に平
    坦な上面上の少なくとも前記マスク層の中央部上方およ
    び前記マスク層間の中央部上方に形成されている、請求
    項7に記載の窒化物系半導体素子。
  10. 【請求項10】 下地の上面上に、前記下地の上面の一
    部が露出するように形成されたマスク層と、 前記マスク層間に露出された下地の上面上に形成された
    量子ドットと、 前記露出された下地の上面上に形成された量子ドットの
    上に、選択横方向成長させることによって形成された窒
    化物系半導体層とを備えた、窒化物系半導体素子。
  11. 【請求項11】 前記量子ドットは、窒化物系半導体を
    含む、請求項7〜10のいずれか1項に記載の窒化物系
    半導体の形成方法。
JP2001140825A 2001-05-11 2001-05-11 窒化物系半導体素子および窒化物半導体の形成方法 Expired - Lifetime JP3819730B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001140825A JP3819730B2 (ja) 2001-05-11 2001-05-11 窒化物系半導体素子および窒化物半導体の形成方法
US10/138,420 US6720196B2 (en) 2001-05-11 2002-05-06 Nitride-based semiconductor element and method of forming nitride-based semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001140825A JP3819730B2 (ja) 2001-05-11 2001-05-11 窒化物系半導体素子および窒化物半導体の形成方法

Publications (2)

Publication Number Publication Date
JP2002335051A true JP2002335051A (ja) 2002-11-22
JP3819730B2 JP3819730B2 (ja) 2006-09-13

Family

ID=18987359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001140825A Expired - Lifetime JP3819730B2 (ja) 2001-05-11 2001-05-11 窒化物系半導体素子および窒化物半導体の形成方法

Country Status (2)

Country Link
US (1) US6720196B2 (ja)
JP (1) JP3819730B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003094214A1 (en) * 2002-04-30 2003-11-13 Sumitomo Electric Industries, Ltd. Substrate for growing gallium nitride, method for preparing substrate for growing gallium nitride and method for preparing gallium nitride substrate
WO2008114772A1 (ja) * 2007-03-22 2008-09-25 Hamamatsu Photonics K.K. 窒化物半導体基板
JP2010001192A (ja) * 2008-06-20 2010-01-07 Hamamatsu Photonics Kk 半導体デバイス、窒化物半導体基板及びその製造方法
JP2011168481A (ja) * 2010-02-19 2011-09-01 Samsung Electronics Co Ltd 窒化物半導体層の成長方法、及びそれにより形成される窒化物半導体基板
KR20150001642A (ko) * 2013-06-27 2015-01-06 가부시끼가이샤 도시바 질화물 반도체 소자, 질화물 반도체 웨이퍼 및 질화물 반도체 층의 형성 방법
JP2018088528A (ja) * 2013-06-27 2018-06-07 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP2020098283A (ja) * 2018-12-18 2020-06-25 日本電信電話株式会社 光導波路とその製造方法

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855571B1 (en) * 2003-02-14 2005-02-15 Matsushita Electric Industrial Co., Ltd. Method of producing GaN-based semiconductor laser device and semiconductor substrate used therefor
JP2007534146A (ja) * 2003-09-05 2007-11-22 ザ・ユニバーシティ・オブ・ノース・カロライナ・アット・シャーロット ナノスケールでエピタキシャル横方向成長させた量子ドット光電子デバイスおよびその製造方法
DE10347292A1 (de) * 2003-10-02 2005-05-12 Univ Berlin Humboldt Halbleitervorrichtung zum Emittieren von Licht
US20070267722A1 (en) * 2006-05-17 2007-11-22 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
EP2595175B1 (en) * 2005-05-17 2019-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a lattice-mismatched semiconductor structure with reduced dislocation defect densities
US7626246B2 (en) * 2005-07-26 2009-12-01 Amberwave Systems Corporation Solutions for integrated circuit integration of alternative active area materials
US8946674B2 (en) * 2005-08-31 2015-02-03 University Of Florida Research Foundation, Inc. Group III-nitrides on Si substrates using a nanostructured interlayer
US20070054467A1 (en) * 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
US7638842B2 (en) * 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
US9406505B2 (en) * 2006-02-23 2016-08-02 Allos Semiconductors Gmbh Nitride semiconductor component and process for its production
US7777250B2 (en) * 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
US8222057B2 (en) * 2006-08-29 2012-07-17 University Of Florida Research Foundation, Inc. Crack free multilayered devices, methods of manufacture thereof and articles comprising the same
EP2062290B1 (en) 2006-09-07 2019-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Defect reduction using aspect ratio trapping
WO2008036256A1 (en) * 2006-09-18 2008-03-27 Amberwave Systems Corporation Aspect ratio trapping for mixed signal applications
WO2008039534A2 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures
WO2008039495A1 (en) * 2006-09-27 2008-04-03 Amberwave Systems Corporation Tri-gate field-effect transistors formed by aspect ratio trapping
US8502263B2 (en) 2006-10-19 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitter-based devices with lattice-mismatched semiconductor structures
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US8329541B2 (en) * 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
JP2010538495A (ja) 2007-09-07 2010-12-09 アンバーウェーブ・システムズ・コーポレーション 多接合太陽電池
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
EP2528087B1 (en) 2008-09-19 2016-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of devices by epitaxial layer overgrowth
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
WO2010114956A1 (en) 2009-04-02 2010-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
US8592292B2 (en) * 2010-09-02 2013-11-26 National Semiconductor Corporation Growth of multi-layer group III-nitride buffers on large-area silicon substrates and other substrates
US8980730B1 (en) 2010-09-14 2015-03-17 Stc.Unm Selective nanoscale growth of lattice mismatched materials
CN102254800A (zh) * 2011-06-21 2011-11-23 清华大学 一种GaN基量子点的外延生长方法
JP5296255B1 (ja) 2012-11-21 2013-09-25 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4522661A (en) * 1983-06-24 1985-06-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Low defect, high purity crystalline layers grown by selective deposition
JP3448450B2 (ja) * 1996-04-26 2003-09-22 三洋電機株式会社 発光素子およびその製造方法
KR19980079320A (ko) * 1997-03-24 1998-11-25 기다오까다까시 고품질 쥐에이엔계층의 선택성장방법, 고품질 쥐에이엔계층 성장기판 및 고품질 쥐에이엔계층 성장기판상에 제작하는 반도체디바이스
US6051849A (en) * 1998-02-27 2000-04-18 North Carolina State University Gallium nitride semiconductor structures including a lateral gallium nitride layer that extends from an underlying gallium nitride layer
US6657232B2 (en) * 2000-04-17 2003-12-02 Virginia Commonwealth University Defect reduction in GaN and related materials
US20020136932A1 (en) * 2001-03-21 2002-09-26 Seikoh Yoshida GaN-based light emitting device

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003094214A1 (en) * 2002-04-30 2003-11-13 Sumitomo Electric Industries, Ltd. Substrate for growing gallium nitride, method for preparing substrate for growing gallium nitride and method for preparing gallium nitride substrate
CN100352004C (zh) * 2002-04-30 2007-11-28 住友电气工业株式会社 用于生长氮化镓的基片和制备氮化镓基片的方法
US7351347B2 (en) 2002-04-30 2008-04-01 Sumitomo Electric Industries, Ltd. Gallium-nitride deposition substrate, method of manufacturing gallium-nitride deposition substrate, and method of manufacturing gallium nitride substrate
US8759837B2 (en) 2007-03-22 2014-06-24 Hamamatsu Photonics K.K. Nitride semiconductor substrate
JP2008235706A (ja) * 2007-03-22 2008-10-02 Hamamatsu Photonics Kk 窒化物半導体基板
US8237194B2 (en) 2007-03-22 2012-08-07 Hamamatsu Photonics K.K. Nitride semiconductor substrate
WO2008114772A1 (ja) * 2007-03-22 2008-09-25 Hamamatsu Photonics K.K. 窒化物半導体基板
JP2010001192A (ja) * 2008-06-20 2010-01-07 Hamamatsu Photonics Kk 半導体デバイス、窒化物半導体基板及びその製造方法
JP2011168481A (ja) * 2010-02-19 2011-09-01 Samsung Electronics Co Ltd 窒化物半導体層の成長方法、及びそれにより形成される窒化物半導体基板
JP2015029042A (ja) * 2013-06-27 2015-02-12 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
KR20150001642A (ko) * 2013-06-27 2015-01-06 가부시끼가이샤 도시바 질화물 반도체 소자, 질화물 반도체 웨이퍼 및 질화물 반도체 층의 형성 방법
KR101644691B1 (ko) * 2013-06-27 2016-08-01 가부시끼가이샤 도시바 질화물 반도체 소자, 질화물 반도체 웨이퍼 및 질화물 반도체 층의 형성 방법
US9679974B2 (en) 2013-06-27 2017-06-13 Kabushiki Kaisha Toshiba Nitride semiconductor element, nitride semiconductor wafer, and method for forming nitride semiconductor layer
JP2018088528A (ja) * 2013-06-27 2018-06-07 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP2020098283A (ja) * 2018-12-18 2020-06-25 日本電信電話株式会社 光導波路とその製造方法
WO2020129664A1 (ja) * 2018-12-18 2020-06-25 日本電信電話株式会社 光導波路とその製造方法
US20220179151A1 (en) * 2018-12-18 2022-06-09 Nippon Telegraph And Telephone Corporation Optical waveguide and manufacturing method thereof

Also Published As

Publication number Publication date
US6720196B2 (en) 2004-04-13
US20020167028A1 (en) 2002-11-14
JP3819730B2 (ja) 2006-09-13

Similar Documents

Publication Publication Date Title
JP3819730B2 (ja) 窒化物系半導体素子および窒化物半導体の形成方法
JP3592553B2 (ja) 窒化ガリウム系半導体装置
US6503610B2 (en) Group III-V compound semiconductor and method of producing the same
CN1329560C (zh) 通过气相外延法制造具有低缺陷密度的氮化镓膜的方法
JP3139445B2 (ja) GaN系半導体の成長方法およびGaN系半導体膜
JP4743214B2 (ja) 半導体素子およびその製造方法
US6841410B2 (en) Method for forming group-III nitride semiconductor layer and group-III nitride semiconductor device
JP3863720B2 (ja) 窒化物系半導体素子および窒化物系半導体の形成方法
US6809351B2 (en) Group III-V compound semiconductor crystal structure and method of epitaxial growth of the same as well as semiconductor device including the same
JP3036495B2 (ja) 窒化ガリウム系化合物半導体の製造方法
US20090085165A1 (en) Group 3-5 Nitride Semiconductor Multilayer Substrate, Method for Manufacturing Group 3-5 Nitride Semiconductor Free-Standing Subtrate, and Semiconductor Element
JP2001267242A (ja) Iii族窒化物系化合物半導体及びその製造方法
JPH11126948A (ja) 半導体素子およびその製造方法ならびに半導体発光素子
JP2001196699A (ja) 半導体素子
JPH11251632A (ja) GaN系半導体素子の製造方法
JP3196833B2 (ja) Iii−v族化合物半導体の成長方法及びこの方法を用いた半導体発光素子の製造方法
JP2000223417A (ja) 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JP2001267692A (ja) 窒化物系半導体素子およびその製造方法
JP2001284266A (ja) Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子
JP3934320B2 (ja) GaN系半導体素子とその製造方法
JP4631214B2 (ja) 窒化物半導体膜の製造方法
JP4817522B2 (ja) 窒化物系半導体層素子および窒化物系半導体の形成方法
JP2001345282A (ja) Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子
JP3642001B2 (ja) 窒化物半導体素子、窒化物半導体結晶の作製方法および窒化物半導体基板
JP2002252422A (ja) 窒化物系半導体素子および窒化物半導体の形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060615

R151 Written notification of patent or utility model registration

Ref document number: 3819730

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090623

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130623

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130623

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term