[go: up one dir, main page]

JP2002362987A - 電子部品およびその製造方法 - Google Patents

電子部品およびその製造方法

Info

Publication number
JP2002362987A
JP2002362987A JP2001174690A JP2001174690A JP2002362987A JP 2002362987 A JP2002362987 A JP 2002362987A JP 2001174690 A JP2001174690 A JP 2001174690A JP 2001174690 A JP2001174690 A JP 2001174690A JP 2002362987 A JP2002362987 A JP 2002362987A
Authority
JP
Japan
Prior art keywords
glass
silver
ceramic substrate
temperature
conductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001174690A
Other languages
English (en)
Inventor
Heikichi Tanei
平吉 種井
Takeshi Fujita
毅 藤田
Masahito Kirigatani
雅人 桐ヶ谷
Yasuo Akutsu
圷　　安夫
Kaoru Uchiyama
内山　　薫
Hiroshi Soma
洋 相馬
Hiroatsu Tokuda
博厚 徳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001174690A priority Critical patent/JP2002362987A/ja
Priority to US09/941,988 priority patent/US6815073B2/en
Priority to EP01307405A priority patent/EP1265464A3/en
Publication of JP2002362987A publication Critical patent/JP2002362987A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Dispersion Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Conductive Materials (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)
  • Non-Insulated Conductors (AREA)

Abstract

(57)【要約】 【課題】ガラスセラミック基板表面の銀系導体膜の電気
的接続の信頼性を向上させる。 【解決手段】比表面積０.３ｍ２／ｇ以上３.０ｍ２／ｇ
以下の銀粒子を含み、ガラスを含まない導体ペーストを
ガラスセラミック基板に印刷する。ガラスセラミックに
含まれる非晶質硼ケイ酸ガラスの軟化温度との差が±５
０℃以内の焼成温度で、導体ペーストを焼成することに
より、ガラスセラミック基板に銀系導体膜を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ガラスを含む電子
回路基板表面の銀系導体膜の形成技術に関する。
【０００２】
【従来の技術】低温焼成セラミック多層配線基板は、焼
結温度１０００℃以下のガラス・セラミックのグリーン
シートを、導体ペースト印刷後に積層してから焼成する
ことによって形成される。
【０００３】この低温焼結セラミック多層配線基板の表
面に設けられるボンディングパッドは、例えば、厚膜法
によって形成される。具体的には、低温焼成セラミック
多層配線基板の表面に厚膜導体ペーストを印刷した後、
これを焼成する。ここで使用される厚膜導体ペーストと
して、特開平１−２９８０９０号公報には、空気中で焼
成可能な銀系金属粉末と無機結合剤(ガラスフリット、
ビスマス化合物、亜鉛および／または亜鉛化合物、ニッ
ケルおよび／またはニッケル化合物)とを混練した導体
組成物が記載されている。
【０００４】
【発明が解決しようとする課題】一般に、基板表面の導
体パターンには、電気的接続信頼性の観点から、一般
に、(１)はんだの濡れ性が良いこと、(２)基板との接着
強度が高いこと、(３)金線のワイヤボンディング性が良
いこと、が求められる。
【０００５】ところが、上記従来の低温焼成セラミック
多層配線基板の表面の導体パターンが銀系導体で形成さ
れている場合、その導体パターンに、上記３つの要求
(１)(２)(３)のすべてを満足させるのは困難である。例
えば、銀系導体で形成されたボンディングパッドは、金
線のワイヤボンディングには不向きとされている。
【０００６】そこで、本発明は、ガラスセラミック基板
表面の銀系導体パターンの電気的接続の信頼性をより向
上させることを目的とする。
【０００７】
【課題を解決するための手段】上記課題を解決するた
め、本発明においては、比表面積０.３ｍ２／ｇ以上３.
０ｍ２／ｇ以下の銀粒子を含む導体ペーストを、ガラス
の軟化温度との差が±５０℃以内の温度で焼成すること
によって、ガラスセラミック基板に導体膜を形成するこ
ととした。
【０００８】
【発明の実施の形態】以下、添付の図面を参照しなが
ら、本発明に係る実施の一形態について説明する。
【０００９】まず、セラミック基板の表面に形成された
銀系導体膜の表面状態についての検討結果について説明
する。
【００１０】アルミナ等の高融点酸化物と銀系導体と
は、焼成がなされても反応を起こしにくい。このため、
アルミナを含むセラミック基板またはグリーンシート
に、銀系導体粉末を含む導体ペーストを印刷して、それ
らを一括焼成しても、銀系導体膜とセラミック基板とが
十分な強度で接着しない。銀系導体膜とセラミック基板
との接着強度を向上させるには、硼珪酸鉛ガラス(軟化
点６６０℃)等のガラスを導体ペーストに添加すればよ
い。ところが、ガラスが添加された導体ペーストを用い
た場合に形成された銀系導体膜を観察すると、図１に示
すように、その表面からガラス１０が露出していること
が確認された。すなわち、導体ペーストのガラスの一部
が焼成中に銀系導体膜の表面にしみでることが見出され
た。特に、ベアチップＬＳＩ(Large Scale Integratio
n)の接続信頼性が高い低熱膨張の非晶質硼珪酸ガラス
(軟化点:８２０℃、熱膨張係数:２.５×１０−６／℃)
が基板材料にガラス成分として含まれている場合には、
銀系導体膜の表面にガラスがしみでやすいことがわかっ
た。
【００１１】銀系導体膜の表面からガラスが露出してい
ると、はんだが濡れ広がりにくくなり、はんだ接合部の
強度が低下する。また、銀系導体と金線との接触が妨げ
られるため、金線のボンディング強度も低下する。した
がって、焼成中の銀系導体膜表面へのガラスのしみ出し
は、銀系導体膜の電気的接続の信頼性を低下させる一因
となり得る。
【００１２】そこで、本実施の形態においては、ガラス
成分を含まない導体ペーストを用いて、電気的接続の信
頼性の高い銀系導体膜を形成するための条件を絞り込む
ため、以下に示すような実験を行った。なお、ここで
は、非晶質硼珪酸ガラスを基板材料に添加することとし
た。
【００１３】まず、以下に示す手順で試料を準備する。 (１)セラミック基板の準備 硼ケイ酸ガラス粉末(５５重量％)とアルミナ粉末(４５
重量％)との混合により、原料を調合する。この原料１
００重量部に、有機バインダ約１４重量部、水(溶剤)約
７５重量部、アクリル酸アンモニウム塩系分散剤約０.
３重量部を添加し、それをボールミルで十分に混合する
ことによってスラリーを作製する。なお、ここでは、環
境保護の観点から、変成アクリル樹脂を主成分とする水
溶性有機バインダを有機バインダとして用いている。
【００１４】そして、ボールミルからスラリーをキャリ
アテープ上に流し出し、これを、ドクターブレード法に
よって、厚さ約０.２ｍｍ、幅約４５０ｍｍのシート状
に成形してから乾燥させる。これにより、グリーンシー
トが完成する。
【００１５】このグリーンシートから一辺約６０ｍｍの
正方形のグリーンシート片を複数切り出し、それらを５
枚ずつ積層する。このように作製されたグリーンシート
積層体を、約１３０℃に加熱しながら約２０ＭＰａで約
１０分間プレスしてから、電気炉内の空気中で緻密化焼
成する。ここで行う焼成においては、炉内温度を、室温
から約５００℃まで１００℃／ｈで昇温させてから２時
間保温し、さらに最高温度約８９０℃まで１００℃／ｈ
で昇温させてから２時間保温度する。これにより、ガラ
スセラミック基板が完成する。このガラスセラミック基
板は、熱膨張係数４.６×１０−６／℃、曲げに対する
抗折強度約２５０ＭＰａであり、ＬＳＩの搭載基板等と
しての実用に耐える性能(抗折強度２００ＭＰａ以上、
熱膨張係数２.５×１０−６／℃〜５.０×１０−６／
℃)を満たしている。 (２)ガラスを含まない導体ペーストの準備 導体ペーストに含まれる銀粉末の比表面積の影響を調べ
るため、比表面積の異なる各銀粉末(下記表１)にそれぞ
れ白金粉末だけを添加し、銀９９ｗｔ％と白金１ｗｔ％
とを含む導体粉末を生成する。 表１ 銀粉末の比表面積
【００１６】各導体粉末(１)〜(７)にそれぞれ有機ビヒ
クル(セルロース等の多糖類)および有機溶剤(テルピネ
オール等)を適量ずつ添加することによって、スクリー
ン印刷に適した粘度の導体ペーストを生成する。これに
より、ガラスを含まず、かつ、含有銀粉末の比表面積が
互いに異なる複数の導体ペーストが完成する。
【００１７】なお、ここで、銀粉末に白金粉末を添加し
ているのは、銀のマイグレーションおよびはんだ喰われ
を抑止するためである。したがって、同様な効果のある
パラジウム粉末を、白金粉末の代わりに銀粉末に添加す
ることとしてもよい。
【００１８】このようにして試料の準備が完了したら、
つぎに、これらの試料を用い、以下の手順で銀系導体膜
を形成する。 (１)ガラスセラミック基板表面への導体ペーストの印刷 各導体ペーストをそれぞれガラスセラミック基板の表面
にスクリーン印刷することによって、焼成により形成さ
れる銀系導体膜の評価項目(はんだ濡れ性の評価、セラ
ミック基板との接着強度の評価、金線のワイヤボンディ
ング性評価)に応じた形状の導体パターンを各導体ペー
ストでそれぞれ形成する。
【００１９】ここでは、７枚のガラスセラミック基板
に、それぞれ、はんだ濡れ性の評価用として、約１５ｍ
ｍ角のパッド形パターンをすべての導体ペーストで印刷
した。別の７枚のガラスセラミック基板に、それぞれ、
ガラスセラミック基板との接着強度の評価用として、約
２.４ｍｍ角のパッド形パターンをすべての導体ペース
トで印刷した。さらに別の７枚のガラスセラミック基板
に、それぞれ、金線のワイヤボンディング性の評価用と
して、ピッチ約０.５ｍｍ、約０.２ｍｍ×１.０ｍｍの
パッド形パターンをすべての導体ペーストで印刷した。 (２) ガラスセラミック基板表面の導体ペーストの焼成 焼成温度の影響を調べるため、各評価項目後ごとに、７
枚のガラスセラミック基板表面の導体パターンを、それ
ぞれ、互いに異なる温度で焼成する。本実施の形態にお
いては、導体ペーストにガラスを添加していないため、
表２に示すような、ガラスセラミック基板に含まれてい
る硼珪酸ガラスの軟化点付近の温度で焼成を行う。ここ
で言う軟化点とは、粘度が１０７.６５ポイズになった
ときの温度である。 表２ 導体ペーストの焼成温度
【００２０】この焼成により、互いに異なる温度条件で
焼成された銀系導体膜が、各評価項目ごとにそれぞれ得
られる。ただし、ガラスセラミック基板との接着強度を
評価するための銀系導体膜には、さらに、その一部(約2
mm×２ｍの領域)が露出するようにガラスペーストをス
クリーン印刷し、そのガラスペーストを約５５０℃で焼
成する必要がある。
【００２１】このようにして各評価項目ごとの銀系導体
膜の準備が完了したら、以下に示すように、それらの銀
系導体膜に対応する評価項目の評価(Ａ)(Ｂ)(Ｃ)を行
う。 (Ａ)はんだ濡れ性の評価 はんだ濡れ性評価用の各銀系導体膜に、それぞれ、錫3.
5wt%銀はんだペースト(千住金属製)を直径約５mmの円形
に印刷し、それらのはんだペーストを、リフロー炉で約
240℃に加熱することによってリフローさせる。これに
より形成されたはんだ膜の直径を測定し、リフロー前後
のはんだ直径比(リフロー後の直径／リフロー前の直径
×１００)を、はんだ濡れ性評価の指標として算出す
る。
【００２２】これにより得られた算出値を、各銀粉末の
比表面積別に、銀系導体膜焼成温度と硼珪酸ガラス軟化
点との温度差を横軸としてそれぞれプロットする。これ
により、例えば、比表面積０.５ｍ２／ｇの銀粉末によ
り形成された銀系導体膜については、図２の曲線２０の
ように、リフロー前後のはんだ直径比が、焼成温度と硼
珪酸ガラス軟化点との温度差の変化に応じて変化するこ
とが判明した。そして、他の比表面積の銀粉末により形
成された銀系導体膜についても、これと同様な傾向が認
められた。すなわち、いずれの銀粉末で形成された銀系
導体膜も、焼成温度が低くなるほど、リフロー前後のは
んだ直径の割合が大きな値を示すことが判明した。
【００２３】また、銀系導体膜の焼成温度別に、銀粉末
の比表面積を横軸にとって、リフロー前後のはんだ直径
比の算出値をプロットする。これにより、例えば、焼成
温度８４５℃で焼成された銀系導体膜については、図３
の曲線３０のように、リフロー前後のはんだ直径比が、
銀粒子の比表面積に応じて変化することが判明した。そ
して、他の焼成温度で焼成された銀系導体膜について
も、これと同様な傾向が認められることが判明した。す
なわち、いずれの焼成温度においても、より小さな比表
面積の銀粉末を含む導体ペーストで形成した銀系導体膜
ほど、リフロー前後のはんだ直径の割合が小さくことが
判明した。その理由は、銀粒子の比表面積が小さくなる
ほど、銀粒子の緻密化が起こりにくくなり、ガラスセラ
ミック基板のガラス成分が銀系導体膜の表面にまで浮き
出やすくなるためと考えられる。
【００２４】以上の結果を総合的に判断すると、銀系導
体膜の焼成温度を硼ケイ酸ガラスの軟化点(８２０℃)＋
５０℃以下とすること、導体ペーストに含まれる銀粒子
の比表面積を０.３ｍ２／ｇ以上とすること、この２つ
の条件を満たすことによって、電子回路基板のボンディ
ングパッドに対する実用上の要求(リフロー前後のはん
だ直径比９５％以上)を満足するとの結論を得た。 (Ｂ)ガラスセラミック基板との接着強度の評価 ガラスセラミック基板との接着強度評価用の各銀系導体
膜の露出部(ガラスに被われていない約2mm×２ｍの領
域)に、それぞれ、直径約０.６ｍｍの軟銅線の外周部を
はんだ付けする。なお、ここで用いるはんだは、はんだ
濡れ性評価に用いたはんだと同じ錫3.5wt%銀はんだペー
スト(千住金属製)である。
【００２５】そして、セラミック基板との接着強度評価
用の各銀系導体膜にはんだ付けされた軟銅線を、それぞ
れ根元部でほぼ直角に折り曲げてから、引張り試験機
で、セラミック基板と各銀系導体膜との間に剥離が生じ
るまで、ガラスセラミック基板の表面に対して垂直方向
に引っ張る。このときの引っ張り速度は、約１０ｍｍ／
ｍｉｎである。
【００２６】これにより得られた算出値を、各銀粉末の
比表面積別に、銀系導体膜焼成温度と硼珪酸ガラス軟化
点との温度差を横軸としてそれぞれプロットする。これ
により、例えば、比表面積０.５ｍ２／ｇの銀粉末によ
り形成された銀系導体膜については、図２の曲線２１の
ように、焼成温度と硼珪酸ガラス軟化点との温度差に応
じて引っ張り強度が変化することが判明した。そして、
他の比表面積の銀粉末により形成された銀系導体膜につ
いても、これと同様な傾向が認められた。すなわち、い
ずれの銀粉末で形成された銀系導体膜の引っ張り強度に
もピークが存在することが判明した。
【００２７】また、銀系導体膜の焼成温度別に、銀粉末
の比表面積を横軸にとって引っ張り強度の測定値をプロ
ットする。これにより、例えば、焼成温度８４５℃で焼
成された銀系導体膜については、図３の曲線３１のよう
に、銀系導体膜の形成に用いられた銀粒子の比表面積に
応じて引っ張り強度が変化することが判明した。他の焼
成温度で焼成された銀系導体膜についても、これと同様
な傾向が認められることが判明した。すなわち、いずれ
の焼成温度で焼成された銀系導体膜の引っ張り強度にも
ピークがあることも判明した。その理由は、銀粒子の比
表面積が大きく、銀粒子の緻密化が起こり易くなりすぎ
ても、銀粒子の比表面積が小さく、銀粒子の緻密化が起
こりにくすぎても、ガラスセラミック基板側のガラスが
銀系導体膜の銀粒子間または銀結晶粒子間に浸入固化す
ることによるアンカー効果が十分に得られなくなるため
と考えられる。
【００２８】以上の結果を総合的に判断すると、銀系導
体膜の焼成温度を硼ケイ酸ガラスの軟化点(８２０℃)−
５０℃にすること、導体ペーストに含まれる銀粒子の比
表面積を３.０ｍ２／ｇ以下とすること、この２つの条
件を満たすことによって、電子回路基板のボンディング
パッドに対する実用上の要求(基板とパッドとの引っ張
り強度１ｋｇ以上)を満足するとの結論を得た。 (Ｃ)金線のワイヤボンディング性の評価 金線のワイヤボンディング性評価用の各銀系導体膜に、
それぞれ、超音波・熱圧着法によって直径３０μｍの金
線をボンディングする。そして、金線のワイヤボンディ
ング性評価用の各銀系導体膜にボンディングされた金線
を、それぞれ、金線と各銀系導体膜との間に破断が生じ
るまで、ガラスセラミック基板の表面に対して垂直方向
に引っ張る。このときの引っ張り速度は、約１０ｍｍ／
ｍｉｎである。
【００２９】その結果、上述の２つの評価(はんだ濡れ
性の評価、基板との接着強度の評価)により得られた４
つの条件をすべて満たす場合には、電子回路基板のボン
ディングパッドに対する実用上の要求(パッドとワイヤ
との引っ張り強度６ｇ以上)も満たすことが判明した。
【００３０】以上３つの評価(Ａ)(Ｂ)(Ｃ)の結果から、
本実施の形態においては、基板材料に含まれる硼珪酸ガ
ラスの軟化温度との差が±５０℃以内の焼成温度で焼成
すること、比表面積０.３ｍ２／ｇ以上３.０ｍ２／ｇ以
下の銀粒子を含み、ガラスを含まない導体ペーストを用
いること、これらの２つの条件を満たすことによって、
ガラスセラミック基板表面に形成される銀系導体膜の電
気的接続の信頼性を向上させることができる、との知見
を得た。これら２つの条件を満たすように形成された銀
系導体膜の断面を走査型電子顕微鏡で確認した結果、図
４に示すように、銀系導体膜の表面からのガラス露出が
防止されていることが確認された。また、ガラスセラミ
ック基板側のガラス成分が銀系導体膜の銀粒子間または
銀結晶粒子間に浸入固化することによるアンカー効果
で、ガラスセラミック基板と銀系導体膜とがしっかりと
接合されていることも確認された。
【００３１】つぎに、以上得られた知見に基づき電子部
品を製造する方法を、図５により説明する。ここでは、
厚膜法を利用する場合を例に挙げる。
【００３２】まず、硼ケイ酸ガラス粉末(５５重量％)と
アルミナ粉末(４５重量％)との混合により、原料を調合
する。この原料１００重量部に、変成アクリル樹脂を主
成分とする水溶性有機バインダ約１４重量部、水(溶剤)
約７５重量部、アクリル酸アンモニウム塩系分散剤約
０.３重量部を添加し、それをボールミルで十分に混合
する。これにより生成されたスラリーをキャリアテープ
上に流し出し、これを、ドクターブレード法によって一
様な厚さのシート状に成形してから乾燥させる。これに
より、グリーンシートが完成する。このグリーンシート
を適当な大きさのグリーンシート片に分割し、各グリー
ンシート片を電気炉で緻密化焼成する。ここで行う焼成
においては、炉内温度を、室温から約５００℃まで１０
０℃／ｈで昇温させてから２時間保温し、さらに最高温
度約８９０℃まで１００℃／ｈで昇温させてから２時間
保温度する(Ｓ５０)。
【００３３】このようにして完成した各ガラスセラミッ
ク基板の表面に、それぞれ、厚膜セラミック基板の配線
層となる導体パターンを導体ペーストでスクリーン印刷
する(Ｓ５１)。ここで用いる導体ペーストは、比表面積
０.３ｍ２／ｇ以上３.０ｍ２／ｇ以下の銀粒子９９ｗｔ
％と白金粉末またはパラジウム粉末１ｗｔ％とを含む導
体粉末に、有機ビヒクル(セルロース等の多糖類)および
有機溶剤(テルピネオール等)を適量ずつ添加することに
よって適当な粘度に調整したペーストである。もちろ
ん、ガラスは含まれない。
【００３４】つぎに、各ガラスセラミック基板に含まれ
ている硼ケイ酸ガラスの軟化点±５０℃の温度範囲で、
各ガラスセラミック基板表面の導体パターンを、空気中
において焼成する(Ｓ５２)。これにより配線層が形成さ
れたら、この配線層に抵誘電率ガラスペーストを塗布し
(Ｓ５３)、このガラスペーストを焼成する。これによ
り、配線層上に絶縁層が形成される(Ｓ５４)。このよう
な配線層形成処理(Ｓ５１,Ｓ５２)と絶縁層形成処理(Ｓ
５３,Ｓ５４)とを交互に繰り返すことによって配線多層
化が行われる。
【００３５】さらに、各ガラスセラミック基板の最上絶
縁層の表面には、配線層の形成に用いた導体ペーストと
同じ組成の導体ペーストによって、部品搭載用パッドお
よび端子パッドとなる導体パターンをスクリーン印刷す
る(Ｓ５５)。ここで用いる導体ペーストは、ペーストで
ある。そして、ガラスセラミック基板に含まれている硼
ケイ酸ガラスの軟化点±５０℃の温度範囲で導体パター
ンを焼成することによって、部品搭載用パッドおよび端
子パッドを形成する(Ｓ５６)。これにより、厚膜セラミ
ック基板が完成する。
【００３６】そして、完成後の各厚膜セラミック基板の
部品搭載用パッドに、それぞれ、錫3.5wt%銀はんだペー
ストを印刷する(Ｓ５７).。その後、それらのはんだペ
ーストにＬＳＩの搭載面を接触させた状態で、各はんだ
ペーストをリフロー炉で約240℃に加熱することによっ
てリフローさせる。これにより、各厚膜セラミック基板
にＬＳＩが搭載される(Ｓ５８)。
【００３７】さらに、各厚膜セラミック基板の端子パッ
ドとＬＳＩの端子とに、それぞれ、超音波・熱圧着法に
よって直径３０μｍの金線をボンディングする(Ｓ５
９)。これにより、電子部品が完成する。
【００３８】以上においては、焼成済みの最上絶縁層の
表面に導体ペーストをスクリーン印刷し、その導体ペー
ストを焼成することによって、ボンディングパッドを形
成しているが、必ずしも、このようにする必要はない。
例えば、図６に示すように、最上絶縁層となるガラスペ
ーストの焼成処理(図５のＳ５４に相当する処理)を省略
することによって、最上絶縁層となるガラスペースト
に、ボンディングパッドとなる導体ペーストを印刷し
(Ｓ５５')、それらのガラスペーストおよび導体ペース
トを一括焼成するようにしてもよい(Ｓ５６')。なお、
図６におけるその他の処理は、図５において同じ符号が
付されている処理と同様である。
【００３９】また、以上においては厚膜法を利用してい
るが、以下に示すように、シート積層法を利用するよう
にしてもよい。
【００４０】シート積層法を利用する場合には、まず、
厚膜法を利用した前述の場合と同様な処理によって、ガ
ラスセラミックのグリーンシートを作製する(Ｓ７０)。
このグリーンシートを適当な大きさのグリーンシート片
に分割し、これら各グリーンシート片に、それぞれ、上
下配線層を結ぶためのスルーホールを金型で打ち抜く
(Ｓ７１)。さらに、各グリーンシート片に、厚膜法を利
用した前述の場合と同じ導体ペーストを印刷することに
より、各グリーンシートのスルーホールに導体ペースト
を充填するとともに、各グリーンシートの表面に配線パ
ターンを印刷する。また、低温焼結ガラスセラミック多
層基板の最上層となるグリーンシートの表面には、この
とき、部品搭載用パッドおよび端子パッドとなる導体パ
ターンも一括形成する(Ｓ７２)。
【００４１】その後、グリーンシート片を所定の枚数積
層することによって積層体を形成し(Ｓ７３)、この積層
体を、グリーンシートに含まれている硼ケイ酸ガラスの
軟化点±５０℃の温度範囲で、空気中において焼成する
(Ｓ７６)。これにより、低温焼成ガラスセラミック多層
基板が完成する。
【００４２】完成後の低温焼成ガラスセラミック多層基
板の部品搭載用パッドには、前述の厚膜セラミック基板
の部品搭載用パッドと同様、錫3.5wt%銀はんだペースト
を印刷する(Ｓ７７).。その後、それらのはんだペース
トにＬＳＩの搭載面を接触させた状態で、各はんだペー
ストをリフロー炉で約240℃に加熱することによってリ
フローさせる。これにより、各低温焼成ガラスセラミッ
ク多層基板にＬＳＩが搭載される(Ｓ７８)。
【００４３】さらに、各低温焼成ガラスセラミック多層
基板の端子パッドとＬＳＩの端子とに、それぞれ、超音
波・熱圧着法によって直径３０μｍの金線をボンディン
グする(Ｓ７９)。これにより、電子部品が完成する。
【００４４】このように上述の知見をシート積層法に適
用すれば、セラミック多層基板のボンディングパッドも
配線パターンと同じ銀系導体で形成することができるた
め、セラミック多層基板の表層導体を、１回の印刷、１
回の焼成で形成することができる。このため、生産コス
トの低減に有用である。
【００４５】
【発明の効果】本発明によれば、ガラスセラミック基板
の銀系導体膜の電気的接続の信頼性を向上させることが
できる。
【図面の簡単な説明】
【図１】ガラスを含む導体ペーストの焼成により形成さ
れた銀系導体膜とガラスセラミック基板との断面図であ
る。
【図２】銀系導体膜のはんだ濡れ性とその銀系導体膜の
形成に用いられた銀粉末の比表面積との関係、および、
銀系導体膜―セラミック基板の接着強度とその銀系導体
膜の形成に用いられた銀粉末の比表面積との関係を示し
た図である。
【図３】銀系導体膜のはんだ濡れ性とその銀系導体膜の
焼成温度との関係、および、銀系導体膜―セラミック基
板の接着強度とその銀系導体膜の焼成温度との関係を示
した図である。
【図４】本発明の実施の形態に係るガラスセラミック基
板の銀系導体膜部の断面図である。
【図５】本発明の実施の一形態に係る電子部品の製造工
程のフローチャートである。
【図６】本発明の実施の一形態に係る電子部品の製造工
程のフローチャートである。
【図７】本発明の実施の一形態に係る電子部品の製造工
程のフローチャートである。
【符号の説明】
１０：ガラス
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｂ 13/00 ５０３ Ｈ０１Ｂ 13/00 ５０３Ｃ Ｈ０１Ｌ 21/60 ３０１ Ｈ０１Ｌ 21/60 ３０１Ｐ Ｈ０５Ｋ 3/12 ６１０ Ｈ０５Ｋ 3/12 ６１０Ｇ 3/38 3/38 Ｄ (72)発明者 桐ヶ谷 雅人 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 圷 安夫 茨城県ひたちなか市大字高場2520番地 株 式会社日立製作所自動車機器グループ内 (72)発明者 内山 薫 茨城県ひたちなか市大字高場2520番地 株 式会社日立製作所自動車機器グループ内 (72)発明者 相馬 洋 茨城県ひたちなか市大字高場2520番地 株 式会社日立製作所自動車機器グループ内 (72)発明者 徳田 博厚 茨城県ひたちなか市大字高場2520番地 株 式会社日立製作所自動車機器グループ内 Ｆターム(参考） 5E343 AA02 AA24 BB08 BB15 BB25 BB61 BB78 DD03 ER39 ER42 GG02 5F044 EE04 EE13 5G301 DA03 DA05 DA42 DD01 5G307 GA06

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】ガラスを含むセラミック基板と、 前記セラミック基板に付着した導体膜と、 を備え、 前記導体膜は、 比表面積０.３ｍ２／ｇ以上３.０ｍ２／ｇ以下の銀粒子
    を含む導体ペーストを、前記ガラスの軟化温度との差が
    ±５０℃以内の温度で焼成することによって形成され
    る、 ことを特徴とする電子部品。
  2. 【請求項２】ガラスを含むセラミック基板と、 前記セラミック基板に付着した、銀を含む導体膜と、 を備え、 前記導体膜は、 前記セラミック基板側の面から前記ガラスが浸入し、前
    記セラミック基板と反対側の面にガラスが露出していな
    い、ことを特徴とする電子部品。
  3. 【請求項３】ガラスセラミック基板に導体膜が形成され
    た電子部品を製造する、電子部品の製造方法であって、 比表面積０.３ｍ２／ｇ以上３.０ｍ２／ｇ以下の銀粒子
    を含み、ガラスを含まない導体ペーストを、未焼結また
    は焼結済みのガラスセラミックシート基板に付着させる
    処理と、 前記ガラスの軟化温度との差が±５０℃以内の温度で前
    記導体ペーストを焼成し、前記導体膜を前記ガラスセラ
    ミック基板に形成する処理と、 を含むことを特徴とする、電子部品の製造方法。
JP2001174690A 2001-06-08 2001-06-08 電子部品およびその製造方法 Pending JP2002362987A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001174690A JP2002362987A (ja) 2001-06-08 2001-06-08 電子部品およびその製造方法
US09/941,988 US6815073B2 (en) 2001-06-08 2001-08-30 Electronic component and method of manufacturing the same
EP01307405A EP1265464A3 (en) 2001-06-08 2001-08-31 Electronic component and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001174690A JP2002362987A (ja) 2001-06-08 2001-06-08 電子部品およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002362987A true JP2002362987A (ja) 2002-12-18

Family

ID=19015940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001174690A Pending JP2002362987A (ja) 2001-06-08 2001-06-08 電子部品およびその製造方法

Country Status (3)

Country Link
US (1) US6815073B2 (ja)
EP (1) EP1265464A3 (ja)
JP (1) JP2002362987A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014107326A (ja) * 2012-11-26 2014-06-09 Mitsubishi Materials Corp 回路基板及び半導体装置
KR101732444B1 (ko) 2007-07-19 2017-05-04 알파 어셈블리 솔루션스 인크. 부착방법 및 이 방법을 사용하여 제조된 디바이스
WO2019064738A1 (ja) * 2017-09-29 2019-04-04 株式会社村田製作所 導電性ペースト、ガラス物品、及びガラス物品の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007235082A (ja) * 2006-02-02 2007-09-13 E I Du Pont De Nemours & Co 太陽電池電極用ペースト
EP2866534B1 (en) * 2012-06-21 2019-05-01 Kyocera Corporation Circuit board and electronic apparatus provided with the circuit board
JP6613929B2 (ja) * 2016-02-01 2019-12-04 三菱マテリアル株式会社 Ａｇ下地層付き金属部材、Ａｇ下地層付き絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ａｇ下地層付き金属部材の製造方法
EP3503046B1 (de) * 2017-12-22 2020-10-14 CI Tech Sensors AG System, welches eine verarbeitungseinrichtung und eine daran angeschlossene kamera aufweist, zum nachweis eines maschinenlesbaren sicherheitsmerkmals eines wertdokuments sowie verfahren zum austausch einer kamera eines solchen systems

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3872360A (en) * 1973-01-08 1975-03-18 Du Pont Capacitors with nickel containing electrodes
US3929491A (en) * 1974-01-24 1975-12-30 Electro Oxide Corp Bonded silver article, composition, and method of bonding silver to a ceramic substrate
US4001146A (en) * 1975-02-26 1977-01-04 E. I. Du Pont De Nemours And Company Novel silver compositions
JPS53147968A (en) * 1977-05-30 1978-12-23 Hitachi Ltd Thick film circuit board
US4636332A (en) * 1985-11-01 1987-01-13 E. I. Du Pont De Nemours And Company Thick film conductor composition
JP2701864B2 (ja) 1988-05-24 1998-01-21 株式会社デンソー 導体組成物およびそれより成る導体を有したセラミック基板
JP3223199B2 (ja) * 1991-10-25 2001-10-29 ティーディーケイ株式会社 多層セラミック部品の製造方法および多層セラミック部品
US5527627A (en) * 1993-03-29 1996-06-18 Delco Electronics Corp. Ink composition for an ultra-thick thick film for thermal management of a hybrid circuit
US5292359A (en) * 1993-07-16 1994-03-08 Industrial Technology Research Institute Process for preparing silver-palladium powders
EP0651602B1 (en) * 1993-10-29 1999-04-07 Matsushita Electric Industrial Co., Ltd. Conductive paste compound for via hole filling, printed circuit board which uses the conductive paste, and method of manufacturing the same
JPH08162762A (ja) * 1994-12-02 1996-06-21 Sumitomo Metal Mining Co Ltd ガラスセラミック多層回路基板
US6338893B1 (en) * 1998-10-28 2002-01-15 Ngk Spark Plug Co., Ltd. Conductive paste and ceramic printed circuit substrate using the same
JP2001052930A (ja) * 1999-08-06 2001-02-23 Tdk Corp 積層インダクタとその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101732444B1 (ko) 2007-07-19 2017-05-04 알파 어셈블리 솔루션스 인크. 부착방법 및 이 방법을 사용하여 제조된 디바이스
JP2014107326A (ja) * 2012-11-26 2014-06-09 Mitsubishi Materials Corp 回路基板及び半導体装置
WO2019064738A1 (ja) * 2017-09-29 2019-04-04 株式会社村田製作所 導電性ペースト、ガラス物品、及びガラス物品の製造方法

Also Published As

Publication number Publication date
US20020197488A1 (en) 2002-12-26
EP1265464A3 (en) 2005-09-07
EP1265464A2 (en) 2002-12-11
US6815073B2 (en) 2004-11-09

Similar Documents

Publication Publication Date Title
JP3734731B2 (ja) セラミック電子部品及びその製造方法
JP4817951B2 (ja) 厚膜導体組成物ならびにｌｔｃｃ回路およびデバイスにおけるその使用
US6436316B2 (en) Conductive paste and printed wiring board using the same
JP5180443B2 (ja) マイクロ波用途におけるｌｔｃｃテープ用厚膜導体ペースト組成物
JP2001307547A (ja) 導電性組成物およびそれを用いた印刷回路板
JP3753989B2 (ja) 銅導体ペーストを用いた厚膜回路基板の製造方法
JPH05235497A (ja) 銅導電性ペースト
JP2002362987A (ja) 電子部品およびその製造方法
JP2004047856A (ja) 導体ペースト及び印刷方法並びにセラミック多層回路基板の製造方法
JP2005150120A (ja) Ｌｔｃｃテープ用厚膜導体ペースト組成物
JP3785903B2 (ja) 多層基板及びその製造方法
JP2001291959A (ja) 多層セラミック基板の製造方法および銅系導電性ペースト
JP4024787B2 (ja) フェライト多層回路基板の導電部形成用導電性ペースト及びその導電性ペーストを用いたフェライト多層回路基板
JP3929989B2 (ja) 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板。
JPH11284296A (ja) 配線基板
JP3666308B2 (ja) 導電性ペーストおよびセラミック電子部品
JP3064047B2 (ja) 多層セラミック回路基板
JPH0685466A (ja) 多層回路基板
JP4646362B2 (ja) 導体組成物およびこれを用いた配線基板
JP2816742B2 (ja) 回路基板
JPH11186727A (ja) 配線基板およびその製造方法
JP2000182435A (ja) 導電性ペースト及びセラミック電子部品
JP3652184B2 (ja) 導体ペースト、ガラスセラミック配線基板並びにその製法
JP3151920B2 (ja) セラミックス多層基板の製造方法
JP4762564B2 (ja) 導体組成物及びこれを用いた配線基板とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041018

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20041018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071211