JP2002353280A - Ｃａｄ情報に基くレイヤ合わせずれ評価方法及び装置 - Google Patents
Ｃａｄ情報に基くレイヤ合わせずれ評価方法及び装置Info
- Publication number
- JP2002353280A JP2002353280A JP2001160755A JP2001160755A JP2002353280A JP 2002353280 A JP2002353280 A JP 2002353280A JP 2001160755 A JP2001160755 A JP 2001160755A JP 2001160755 A JP2001160755 A JP 2001160755A JP 2002353280 A JP2002353280 A JP 2002353280A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- image
- cad
- wafer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 238000013461 design Methods 0.000 claims abstract description 26
- 230000007261 regionalization Effects 0.000 claims abstract description 12
- 238000001000 micrograph Methods 0.000 claims description 19
- 230000008569 process Effects 0.000 claims description 17
- 238000011156 evaluation Methods 0.000 claims description 12
- 230000000007 visual effect Effects 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 230000006872 improvement Effects 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 239000002184 metal Substances 0.000 description 22
- 230000006870 function Effects 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 238000000605 extraction Methods 0.000 description 6
- 230000004044 response Effects 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 102100033040 Carbonic anhydrase 12 Human genes 0.000 description 1
- 101000867855 Homo sapiens Carbonic anhydrase 12 Proteins 0.000 description 1
- 101100280298 Homo sapiens FAM162A gene Proteins 0.000 description 1
- 101000680262 Homo sapiens Transmembrane protein 60 Proteins 0.000 description 1
- 102100023788 Protein FAM162A Human genes 0.000 description 1
- 102100022076 Transmembrane protein 60 Human genes 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000013075 data extraction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/37—Measurements
- G05B2219/37205—Compare measured, vision data with computer model, cad data
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/45—Nc applications
- G05B2219/45031—Manufacturing semiconductor wafers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Image Processing (AREA)
- Image Analysis (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
【課題】 本発明の課題は、半導体デバイスの製造工程
において、早期段階での歩留り改善指示をおこなえるよ
うにするために、ウエハ上に形成された半導体デバイス
のパターンが後工程のパターンとの相対位置関係を含め
て設計許容範囲にあるか否かを判定できる機能を備えた
レイヤ合わせずれ評価装置を提供することにある。 【解決手段】 本発明のＣＡＤ情報に基くレイヤ合わせ
ずれ評価装置は、ＣＡＤデータを蓄積する手段と、ウエ
ハ上に形成された半導体デバイスのパターンの走査顕微
鏡画像と前記蓄積手段から読み出した設計ＣＡＤ画像と
を重ねて表示する機能を有し、ウエハ上に形成された半
導体デバイスのパターン画像と該パターンの設計ＣＡＤ
画像とを重ねて表示することにより該パターン形成の良
否を評価する機能に加え、後工程で形成されるパターン
の設計ＣＡＤ画像を重ねて表示することにより後工程で
形成されるパターンとの形状・位置関係についても形成
の良否を評価できる機能を備えるようにした。
において、早期段階での歩留り改善指示をおこなえるよ
うにするために、ウエハ上に形成された半導体デバイス
のパターンが後工程のパターンとの相対位置関係を含め
て設計許容範囲にあるか否かを判定できる機能を備えた
レイヤ合わせずれ評価装置を提供することにある。 【解決手段】 本発明のＣＡＤ情報に基くレイヤ合わせ
ずれ評価装置は、ＣＡＤデータを蓄積する手段と、ウエ
ハ上に形成された半導体デバイスのパターンの走査顕微
鏡画像と前記蓄積手段から読み出した設計ＣＡＤ画像と
を重ねて表示する機能を有し、ウエハ上に形成された半
導体デバイスのパターン画像と該パターンの設計ＣＡＤ
画像とを重ねて表示することにより該パターン形成の良
否を評価する機能に加え、後工程で形成されるパターン
の設計ＣＡＤ画像を重ねて表示することにより後工程で
形成されるパターンとの形状・位置関係についても形成
の良否を評価できる機能を備えるようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体デバイス製
造工程におけるレイヤ合わせズレを評価する装置に関す
る。
造工程におけるレイヤ合わせズレを評価する装置に関す
る。
【０００２】
【従来の技術】半導体デバイスの製造（以下これを単に
半導体製造と略称する。）は、まず、半導体のパターン
を設計してこれをＣＡＤデータとして記憶蓄積する。こ
れに基いてフォトマスクが作られるが、半導体素子は単
体毎に製造されるのではなく、一枚の半導体ウエハ上に
多数のデバイスが同時に形成されてゆく。したがって、
そのためのフォトマスクには一枚の半導体ウエハ上に作
られるデバイスと同じ数のパターンが描き込まれること
になるが、同じ画像を単純に配列したマスクでウエハを
焼き付けた場合、ウエハの中央部と周縁部では完全に同
じ回路パターンが写ることはない。それは光学系の収差
等が影響して必然的に歪みを伴うからである。したがっ
て、転写されたウエハ上の全ての領域において回路構成
が正常となるように回路パターンには、実際に転写に使
われる光学系の歪みを考慮して安全率を見込んだマージ
ンをとったパターン設計がなされる。このパターン転写
は一層ではなくウエハの厚さ方向に何層にも亘って重ね
られ実行される。そして異なる層のパターンは異なるマ
スクによって転写され形成されるものであり、個々のデ
バイスにおいて回路を構成するためにその異なる層のパ
ターン間の結線も必要となる。したがって、この異なる
マスク間のパターン形状とその位置関係は半導体デバイ
スの製造において重要な歩留まり要件となる。しかも上
述したようにウエハ上には多数のデバイスが形成される
ことになるが、その中心部でも周縁部でもそれぞれのパ
ターンの形状とお互いの位置関係が設計規格の許容範囲
（マージン内）に収まるようにする必要がある。特にマ
スクはそれを基に大量の半導体製造がなされるものであ
るから、その仕上り精度は製品の歩留まりに直接影響す
る重要事項である。
半導体製造と略称する。）は、まず、半導体のパターン
を設計してこれをＣＡＤデータとして記憶蓄積する。こ
れに基いてフォトマスクが作られるが、半導体素子は単
体毎に製造されるのではなく、一枚の半導体ウエハ上に
多数のデバイスが同時に形成されてゆく。したがって、
そのためのフォトマスクには一枚の半導体ウエハ上に作
られるデバイスと同じ数のパターンが描き込まれること
になるが、同じ画像を単純に配列したマスクでウエハを
焼き付けた場合、ウエハの中央部と周縁部では完全に同
じ回路パターンが写ることはない。それは光学系の収差
等が影響して必然的に歪みを伴うからである。したがっ
て、転写されたウエハ上の全ての領域において回路構成
が正常となるように回路パターンには、実際に転写に使
われる光学系の歪みを考慮して安全率を見込んだマージ
ンをとったパターン設計がなされる。このパターン転写
は一層ではなくウエハの厚さ方向に何層にも亘って重ね
られ実行される。そして異なる層のパターンは異なるマ
スクによって転写され形成されるものであり、個々のデ
バイスにおいて回路を構成するためにその異なる層のパ
ターン間の結線も必要となる。したがって、この異なる
マスク間のパターン形状とその位置関係は半導体デバイ
スの製造において重要な歩留まり要件となる。しかも上
述したようにウエハ上には多数のデバイスが形成される
ことになるが、その中心部でも周縁部でもそれぞれのパ
ターンの形状とお互いの位置関係が設計規格の許容範囲
（マージン内）に収まるようにする必要がある。特にマ
スクはそれを基に大量の半導体製造がなされるものであ
るから、その仕上り精度は製品の歩留まりに直接影響す
る重要事項である。
【０００３】従来、半導体製造工程でのウエハパターン
形状依存の歩留まり管理は測長ＳＥＭ（走査型電子顕微
鏡）を用いて行っている。この方法は製造工程における
その工程毎にパターン形状をＳＥＭによって測長し、パ
ターンの形状をチェックすることで歩留まり管理を行う
ものである。この方法はその都度その都度のパターン形
状はチェックできるのであるが、その後の工程で形成さ
れるパターンとの整合については評価できないため、こ
の点については最終工程終了後に電気的測定等にて工程
間に亘るパターン不良を含む綜合評価の中で行っている
のが現状である。最終工程まで済ませた後で行うこの評
価は、どの工程のどの部分に不良個所ができているのか
その特定が困難であるため、必要な修正作業に多大の時
間と労力が費やされている状況がある。
形状依存の歩留まり管理は測長ＳＥＭ（走査型電子顕微
鏡）を用いて行っている。この方法は製造工程における
その工程毎にパターン形状をＳＥＭによって測長し、パ
ターンの形状をチェックすることで歩留まり管理を行う
ものである。この方法はその都度その都度のパターン形
状はチェックできるのであるが、その後の工程で形成さ
れるパターンとの整合については評価できないため、こ
の点については最終工程終了後に電気的測定等にて工程
間に亘るパターン不良を含む綜合評価の中で行っている
のが現状である。最終工程まで済ませた後で行うこの評
価は、どの工程のどの部分に不良個所ができているのか
その特定が困難であるため、必要な修正作業に多大の時
間と労力が費やされている状況がある。
【０００４】
【発明が解決しようとする課題】本発明の課題は、半導
体デバイスの製造工程において、早期段階での歩留り改
善指示をおこなえるようにするために、ウエハ上に形成
された半導体デバイスのパターンが後工程のパターンと
の相対位置関係を含めて設計許容範囲にあるか否かを判
定できる機能を備えたレイヤ合わせずれ評価装置を提供
することにある。
体デバイスの製造工程において、早期段階での歩留り改
善指示をおこなえるようにするために、ウエハ上に形成
された半導体デバイスのパターンが後工程のパターンと
の相対位置関係を含めて設計許容範囲にあるか否かを判
定できる機能を備えたレイヤ合わせずれ評価装置を提供
することにある。
【０００５】
【課題を解決するための手段】本発明のＣＡＤ情報に基
くレイヤ合わせずれ評価装置は、ＣＡＤデータを蓄積す
る手段と、ウエハ上に形成された半導体デバイスのパタ
ーンの走査顕微鏡画像と前記蓄積手段から読み出した設
計ＣＡＤ画像とを重ねて表示する機能を有し、ウエハ上
に形成された半導体デバイスのパターン画像と該パター
ンの設計ＣＡＤ画像とを重ねて表示することにより該パ
ターン形成の良否を評価する機能に加え、後工程で形成
されるパターンの設計ＣＡＤ画像を重ねて表示すること
により後工程で形成されるパターンとの形状・位置関係
についても形成の良否を評価できる機能を備えるように
した。
くレイヤ合わせずれ評価装置は、ＣＡＤデータを蓄積す
る手段と、ウエハ上に形成された半導体デバイスのパタ
ーンの走査顕微鏡画像と前記蓄積手段から読み出した設
計ＣＡＤ画像とを重ねて表示する機能を有し、ウエハ上
に形成された半導体デバイスのパターン画像と該パター
ンの設計ＣＡＤ画像とを重ねて表示することにより該パ
ターン形成の良否を評価する機能に加え、後工程で形成
されるパターンの設計ＣＡＤ画像を重ねて表示すること
により後工程で形成されるパターンとの形状・位置関係
についても形成の良否を評価できる機能を備えるように
した。
【０００６】
【発明の実施の形態】パターン形成の良否を評価するウ
エハパターン観察装置は、ウエハ上に形成されたパター
ンのうち数〜数十μｍ角程度の面積内にある観察対象パ
ターン部分を高倍率で拡大して観察するものであるか
ら、ウエハパターン観察装置の観察視野はウエハパター
ン上の所望の観察位置に高精度に位置合わせされること
が必要である。そこで、従来においては、この位置合わ
せのためのナビゲーション方法としてＣＡＤ装置を用い
て観察対象を特定する所謂ＣＡＤナビゲーションが一般
的に用いられているところであるが、近年における半導
体製造技術の発展によりウエハ上に形成されるパターン
の寸法はサブミクロンオーダとなっており、このような
超微細パターンを観察するために数万倍の高倍率を有す
るウエハパターン観察装置が用いられるようになってき
ている。
エハパターン観察装置は、ウエハ上に形成されたパター
ンのうち数〜数十μｍ角程度の面積内にある観察対象パ
ターン部分を高倍率で拡大して観察するものであるか
ら、ウエハパターン観察装置の観察視野はウエハパター
ン上の所望の観察位置に高精度に位置合わせされること
が必要である。そこで、従来においては、この位置合わ
せのためのナビゲーション方法としてＣＡＤ装置を用い
て観察対象を特定する所謂ＣＡＤナビゲーションが一般
的に用いられているところであるが、近年における半導
体製造技術の発展によりウエハ上に形成されるパターン
の寸法はサブミクロンオーダとなっており、このような
超微細パターンを観察するために数万倍の高倍率を有す
るウエハパターン観察装置が用いられるようになってき
ている。
【０００７】本発明は、このＣＡＤナビゲーション機能
を備えたウエハパターン観察装置を用いるものであっ
て、ウエハ上に形成された半導体デバイスのパターンの
走査顕微鏡画像と蓄積手段から読み出した設計ＣＡＤ画
像とを重ねて表示する機能を有しており、ウエハ上に形
成された半導体デバイスのパターン画像と該パターンの
設計ＣＡＤ画像とを重ねて表示することにより該パター
ン形成の良否を評価する機能を有しているだけでなく、
後工程で形成されるパターンの設計ＣＡＤ画像を前記蓄
積手段から抽出して読出し、現在の顕微鏡画像に重ねて
表示することができる機能を備えるようにして、形成さ
れた現状パターンと後工程で形成されることになるパタ
ーンとの形状・位置関係についてもチェックし評価でき
るようにするものである。既に形成されたパターンが設
計パターンの許容範囲にあるか否かを単にチェックする
だけでなく、後工程で形成されることになるパターンと
の形状・位置関係についても事前のチェックが行えるよ
うにした点に本発明の特徴がある。形状欠陥を早い時点
で把握出来ることで着目パターンの形成工程に改善指示
をフィードバックし、以降の欠陥発生を未然に防止する
ことができる。また、この時点で得た形状欠陥情報は後
工程におけるパターンの位置修正などの形でフィードフ
ォアし、製品の歩留り向上に反映することも出来るし、
パターンの修正加工を行ったり、マスクパターンそのも
のの設計変更へ反映させることもできる。これらの対処
がとれることは何れもデバイスの歩留り向上に寄与する
ことになる。
を備えたウエハパターン観察装置を用いるものであっ
て、ウエハ上に形成された半導体デバイスのパターンの
走査顕微鏡画像と蓄積手段から読み出した設計ＣＡＤ画
像とを重ねて表示する機能を有しており、ウエハ上に形
成された半導体デバイスのパターン画像と該パターンの
設計ＣＡＤ画像とを重ねて表示することにより該パター
ン形成の良否を評価する機能を有しているだけでなく、
後工程で形成されるパターンの設計ＣＡＤ画像を前記蓄
積手段から抽出して読出し、現在の顕微鏡画像に重ねて
表示することができる機能を備えるようにして、形成さ
れた現状パターンと後工程で形成されることになるパタ
ーンとの形状・位置関係についてもチェックし評価でき
るようにするものである。既に形成されたパターンが設
計パターンの許容範囲にあるか否かを単にチェックする
だけでなく、後工程で形成されることになるパターンと
の形状・位置関係についても事前のチェックが行えるよ
うにした点に本発明の特徴がある。形状欠陥を早い時点
で把握出来ることで着目パターンの形成工程に改善指示
をフィードバックし、以降の欠陥発生を未然に防止する
ことができる。また、この時点で得た形状欠陥情報は後
工程におけるパターンの位置修正などの形でフィードフ
ォアし、製品の歩留り向上に反映することも出来るし、
パターンの修正加工を行ったり、マスクパターンそのも
のの設計変更へ反映させることもできる。これらの対処
がとれることは何れもデバイスの歩留り向上に寄与する
ことになる。
【０００８】図１のＡはウエハ上の１チップ内のあるパ
ターンを特定した高倍率顕微鏡画像であり、Ｂはそのパ
ターンのＣＡＤ画像である。この２つの画像をディスプ
レイ上に重ねて表示したのが図のＣである。この例で見
るパターン画像は角部が落ちているだけで設計ＣＡＤ画
像とよく整合していることが見て取れる。なお、角部が
落ちる現象はフォトリソグラフィの分野では周知の現象
であり、当初からこの変形は見込まれている。さて、こ
の観察で形成されたパターンがＣＡＤ画像と整合し適正
形状であることが判ったが、これが後工程で形成される
パターンとの関係でも適正であるか否かが図２に示す画
像で観察される。図２のＡは着目パターンに次工程以降
に形成されることになっているパターンを重ねて表示し
たＣＡＤ画像であり、Ｂは現時点の形成パターン上に該
ＡのＣＡＤ画像を重ねてディスプレイに表示させた画像
である。この図１、図２に採用したパターンはＬ字形の
メタル層の上層に矩形の第２メタル層が形成され両メタ
ル層の端部において両パターンを短絡させるビア層が形
成される設計となっているものである。図２のＢで観察
すると、後工程の第２メタル層のＣＡＤ画像は既に形成
された第１メタル層の上に重なり、両メタル層を短絡す
るビア層のＣＡＤ画像も両メタル層の重なり領域に位置
している。この第１メタル層の形成は後工程のパターン
との位置関係においても適正であることが判る。
ターンを特定した高倍率顕微鏡画像であり、Ｂはそのパ
ターンのＣＡＤ画像である。この２つの画像をディスプ
レイ上に重ねて表示したのが図のＣである。この例で見
るパターン画像は角部が落ちているだけで設計ＣＡＤ画
像とよく整合していることが見て取れる。なお、角部が
落ちる現象はフォトリソグラフィの分野では周知の現象
であり、当初からこの変形は見込まれている。さて、こ
の観察で形成されたパターンがＣＡＤ画像と整合し適正
形状であることが判ったが、これが後工程で形成される
パターンとの関係でも適正であるか否かが図２に示す画
像で観察される。図２のＡは着目パターンに次工程以降
に形成されることになっているパターンを重ねて表示し
たＣＡＤ画像であり、Ｂは現時点の形成パターン上に該
ＡのＣＡＤ画像を重ねてディスプレイに表示させた画像
である。この図１、図２に採用したパターンはＬ字形の
メタル層の上層に矩形の第２メタル層が形成され両メタ
ル層の端部において両パターンを短絡させるビア層が形
成される設計となっているものである。図２のＢで観察
すると、後工程の第２メタル層のＣＡＤ画像は既に形成
された第１メタル層の上に重なり、両メタル層を短絡す
るビア層のＣＡＤ画像も両メタル層の重なり領域に位置
している。この第１メタル層の形成は後工程のパターン
との位置関係においても適正であることが判る。
【０００９】多数のチップが同時に製造される実際の半
導体製造工程においては、パターン形成が不適正である
チップが混在し、不適なパターンに対しては不適性を解
消する対応が必要とされる。図３のIに示したものは第
１メタル層と第２メタル層とを短絡させるビア層のＣＡ
Ｄパターンと、異なるチップ（Ａ，Ｂ，Ｃ）において形
成された第１メタル層の観察像から抽出したパターン輪
郭線を重ねて表示したものである。Ａの第１メタル層パ
ターンは設計どおりに形成されており、ビア層との接触
率は100％と良好である。Ｂの第１メタル層パターンは
設計ＣＡＤ図形に対して小さめに形成されており、ビア
層との接触率は50％以下である。Ｃの第１メタル層パタ
ーンとなると設計ＣＡＤ図形に対してはるかに小さく形
成されており、ビア層との接触率は０％となっている。
これでは第１メタル層と第２メタル層とは導通をとるこ
とができず、このまま製造されればこのチップは欠陥デ
バイスとなる。デバイスの歩留まりはこの第１メタル層
とビア層との接触率と対応関係が認められ、データから
は図３のIIにグラフで示したような関係となった。
導体製造工程においては、パターン形成が不適正である
チップが混在し、不適なパターンに対しては不適性を解
消する対応が必要とされる。図３のIに示したものは第
１メタル層と第２メタル層とを短絡させるビア層のＣＡ
Ｄパターンと、異なるチップ（Ａ，Ｂ，Ｃ）において形
成された第１メタル層の観察像から抽出したパターン輪
郭線を重ねて表示したものである。Ａの第１メタル層パ
ターンは設計どおりに形成されており、ビア層との接触
率は100％と良好である。Ｂの第１メタル層パターンは
設計ＣＡＤ図形に対して小さめに形成されており、ビア
層との接触率は50％以下である。Ｃの第１メタル層パタ
ーンとなると設計ＣＡＤ図形に対してはるかに小さく形
成されており、ビア層との接触率は０％となっている。
これでは第１メタル層と第２メタル層とは導通をとるこ
とができず、このまま製造されればこのチップは欠陥デ
バイスとなる。デバイスの歩留まりはこの第１メタル層
とビア層との接触率と対応関係が認められ、データから
は図３のIIにグラフで示したような関係となった。
【００１０】次に本発明の実施の形態と処理フローにつ
いて図４を参照しながら説明する。図４は本発明で用い
られる装置の基本構成を示すブロック図で、１は所望位
置の観察視野を特定するためのナビゲーション装置であ
る。このナビゲーション装置１は、本発明者が先に出願
した特願2000-214846号「半導体装置のパターン観察の
ためのナビゲーション方法と装置」に提示したもの、す
なわち、ステージにセットされた半導体装置のパターン
の所定箇所をパターン観察装置で高倍率に拡大して観察
するため、「所定箇所を指定するための指定手段と、パ
ターンに対応するＣＡＤデータを格納しておくためのメ
モリ手段と、前記指定手段に応答し前記所定箇所の観察
中心が観察視野に入るような低倍率にて前記パターン観
察装置の観察位置合わせを行って半導体装置の低倍率パ
ターン画像データを得る低倍率パターン画像データ取得
手段と、前記低倍率パターン画像データに基づきパター
ンのエッジ抽出を行ってエッジ線分データを取り出す手
段と、前記指定手段と前記メモリ手段とに応答し前記低
倍率パターン画像データに対応するＣＡＤ線分データを
得る手段と、前記ＣＡＤ線分データと前記エッジ線分デ
ータとを比較して前記観察中心と観察視野の中心との間
のずれ量を演算する手段と、前記ずれ量に基づいて前記
ステージのステージ誤差を補償し前記観察中心と前記観
察視野の中心とを一致させるよう位置制御を行う手段と
を備えた」ナビゲーション装置を用いる。
いて図４を参照しながら説明する。図４は本発明で用い
られる装置の基本構成を示すブロック図で、１は所望位
置の観察視野を特定するためのナビゲーション装置であ
る。このナビゲーション装置１は、本発明者が先に出願
した特願2000-214846号「半導体装置のパターン観察の
ためのナビゲーション方法と装置」に提示したもの、す
なわち、ステージにセットされた半導体装置のパターン
の所定箇所をパターン観察装置で高倍率に拡大して観察
するため、「所定箇所を指定するための指定手段と、パ
ターンに対応するＣＡＤデータを格納しておくためのメ
モリ手段と、前記指定手段に応答し前記所定箇所の観察
中心が観察視野に入るような低倍率にて前記パターン観
察装置の観察位置合わせを行って半導体装置の低倍率パ
ターン画像データを得る低倍率パターン画像データ取得
手段と、前記低倍率パターン画像データに基づきパター
ンのエッジ抽出を行ってエッジ線分データを取り出す手
段と、前記指定手段と前記メモリ手段とに応答し前記低
倍率パターン画像データに対応するＣＡＤ線分データを
得る手段と、前記ＣＡＤ線分データと前記エッジ線分デ
ータとを比較して前記観察中心と観察視野の中心との間
のずれ量を演算する手段と、前記ずれ量に基づいて前記
ステージのステージ誤差を補償し前記観察中心と前記観
察視野の中心とを一致させるよう位置制御を行う手段と
を備えた」ナビゲーション装置を用いる。
【００１１】11はナビゲーションの指示を行うＣＡＤ装
置であって、12はパターン情報を格納するＣＡＤ記憶部
である。13は低倍率パターン画像データ取得部で、ナビ
ゲーション指示部となるＣＡＤ装置11から観察箇所を指
定されると、それにより出力される指示信号S11に応答
して位置設定信号S1を出力して、試料ステージ２の位置
決めが実行される。一方、倍率設定信号S12に応答して
パターン観察装置３が低倍率に設定され、パターン観察
装置で得られた低倍率パターン画像データD1がパターン
画像データ取得部13に送られ、画像メモリ14に格納され
る。そして、エッジ抽出部15において画像メモリ14に格
納されている低倍率パターン画像データに基づいてエッ
ジ抽出処理が行われ、エッジ線分データD2が出力され
る。一方、ＣＡＤ線分データ切出部16では、ナビゲーシ
ョン指示部11からの指示信号S11に応答し、指示された
観察箇所に相応したＣＡＤ線分データD3がＣＡＤ記憶部
12から読み出され、バッファメモリ17に格納される。比
較マッチング部18では、エッジ抽出部15からのエッジ線
分データD2とバッファメモリ17からのＣＡＤ線分データ
D3とが比較され、マッチング処理が実行されてずれ量が
演算される。比較マッチング部18で得られたずれ量を示
すずれ量データD4はステージ位置補正部19に送られ、こ
こで低倍率パターン画像における観察中心とパターン観
察装置３の実際の観察視野の中心とを一致させるように
ステージ２を移動させるための位置補正信号S2が作ら
れ、位置制御ユニット７に送られる。以上がステージに
セットされた半導体装置４のパターンの所定箇所をパタ
ーン観察装置で高倍率に拡大して観察するため半導体装
置のパターン観察のためのナビゲーション動作である。
この位置決めによって所定箇所の高倍率画像が画面中心
に捉えられるので、顕微鏡の倍率を高倍率に変更し、本
発明を実行する。
置であって、12はパターン情報を格納するＣＡＤ記憶部
である。13は低倍率パターン画像データ取得部で、ナビ
ゲーション指示部となるＣＡＤ装置11から観察箇所を指
定されると、それにより出力される指示信号S11に応答
して位置設定信号S1を出力して、試料ステージ２の位置
決めが実行される。一方、倍率設定信号S12に応答して
パターン観察装置３が低倍率に設定され、パターン観察
装置で得られた低倍率パターン画像データD1がパターン
画像データ取得部13に送られ、画像メモリ14に格納され
る。そして、エッジ抽出部15において画像メモリ14に格
納されている低倍率パターン画像データに基づいてエッ
ジ抽出処理が行われ、エッジ線分データD2が出力され
る。一方、ＣＡＤ線分データ切出部16では、ナビゲーシ
ョン指示部11からの指示信号S11に応答し、指示された
観察箇所に相応したＣＡＤ線分データD3がＣＡＤ記憶部
12から読み出され、バッファメモリ17に格納される。比
較マッチング部18では、エッジ抽出部15からのエッジ線
分データD2とバッファメモリ17からのＣＡＤ線分データ
D3とが比較され、マッチング処理が実行されてずれ量が
演算される。比較マッチング部18で得られたずれ量を示
すずれ量データD4はステージ位置補正部19に送られ、こ
こで低倍率パターン画像における観察中心とパターン観
察装置３の実際の観察視野の中心とを一致させるように
ステージ２を移動させるための位置補正信号S2が作ら
れ、位置制御ユニット７に送られる。以上がステージに
セットされた半導体装置４のパターンの所定箇所をパタ
ーン観察装置で高倍率に拡大して観察するため半導体装
置のパターン観察のためのナビゲーション動作である。
この位置決めによって所定箇所の高倍率画像が画面中心
に捉えられるので、顕微鏡の倍率を高倍率に変更し、本
発明を実行する。
【００１２】高倍率画像を取得してパターン画像データ
取得部13に送り、画像メモリ14に格納する。そして、エ
ッジ抽出部15において画像メモリ14に格納されている高
倍率パターン画像データに基づいてエッジ抽出処理が行
われ、エッジ線分データD2が出力される。他方、所定箇
所のＣＡＤ線分は切り出されてバッファメモリ17に格納
されているので、両線分画像をパターン観察装置３に重
ねて表示する。この位置関係は先のナビゲーションによ
り精確に合わされているので、画面上でズレ量の測定を
実行する。そして、例えば、エッジ線分データにあたる
第１メタル層の輪郭線が図３に示したようにＡ，Ｂ，Ｃ
といった輪郭線で得られたならば、ＣＡＤ線分画像との
ズレ量に応じて着目パターンの評価を行う。また、図２
のＢに示したようなパターン顕微鏡画像にそのＣＡＤ画
像と次工程における関係パターンのＣＡＤ画像を重ねて
パターン観察装置３に表示し位置関係の整合を評価す
る。これらの評価作業は特定したチップ内の所定パター
ンに対して、また、ウエハ上の中央部周辺部といった各
領域から適宜のサンプルチップを選定して実行する。こ
のサンプルに対して行った評価結果は、図５に示したよ
うなウエハのマップ表示の形態でパターン観察装置３に
表示することができる。因みに図５中の矩形は観察評価
したパターンの位置とその部分のズレ量を表示してい
る。
取得部13に送り、画像メモリ14に格納する。そして、エ
ッジ抽出部15において画像メモリ14に格納されている高
倍率パターン画像データに基づいてエッジ抽出処理が行
われ、エッジ線分データD2が出力される。他方、所定箇
所のＣＡＤ線分は切り出されてバッファメモリ17に格納
されているので、両線分画像をパターン観察装置３に重
ねて表示する。この位置関係は先のナビゲーションによ
り精確に合わされているので、画面上でズレ量の測定を
実行する。そして、例えば、エッジ線分データにあたる
第１メタル層の輪郭線が図３に示したようにＡ，Ｂ，Ｃ
といった輪郭線で得られたならば、ＣＡＤ線分画像との
ズレ量に応じて着目パターンの評価を行う。また、図２
のＢに示したようなパターン顕微鏡画像にそのＣＡＤ画
像と次工程における関係パターンのＣＡＤ画像を重ねて
パターン観察装置３に表示し位置関係の整合を評価す
る。これらの評価作業は特定したチップ内の所定パター
ンに対して、また、ウエハ上の中央部周辺部といった各
領域から適宜のサンプルチップを選定して実行する。こ
のサンプルに対して行った評価結果は、図５に示したよ
うなウエハのマップ表示の形態でパターン観察装置３に
表示することができる。因みに図５中の矩形は観察評価
したパターンの位置とその部分のズレ量を表示してい
る。
【００１３】
【発明の効果】本発明のＣＡＤ情報に基くレイヤ合わせ
ずれ評価方法は、設計ＣＡＤデータを蓄積しておき、ウ
エハ上に形成された半導体デバイスのパターンの電子顕
微鏡画像と前記蓄積された設計ＣＡＤ画像を読み出して
重ねてディスプレイに表示することにより該パターン形
成の良否を評価すると共に、後工程で形成される該パタ
ーンと関連する他のパターンの設計ＣＡＤ画像とを重ね
て表示することにより後工程で形成される他のパターン
との相対関係についての該パターン形成の良否を評価す
るようにしたので、半導体の各製造工程においてパター
ン形成の良否がその都度その都度確認でき、欠陥に対し
て早期段階での改善指示をおこなうことができるため、
歩留り向上に顕著な効果をもたらすものである。この欠
陥の早期発見はマスク修正等により着目パターン形成改
善に反映できるだけでなく、基礎となるＣＡＤ図形の設
計変更や、後工程で形成される他のパターンの位置調整
にも反映させることができ、半導体デバイスの歩留まり
向上に一層の効果を期待できる。
ずれ評価方法は、設計ＣＡＤデータを蓄積しておき、ウ
エハ上に形成された半導体デバイスのパターンの電子顕
微鏡画像と前記蓄積された設計ＣＡＤ画像を読み出して
重ねてディスプレイに表示することにより該パターン形
成の良否を評価すると共に、後工程で形成される該パタ
ーンと関連する他のパターンの設計ＣＡＤ画像とを重ね
て表示することにより後工程で形成される他のパターン
との相対関係についての該パターン形成の良否を評価す
るようにしたので、半導体の各製造工程においてパター
ン形成の良否がその都度その都度確認でき、欠陥に対し
て早期段階での改善指示をおこなうことができるため、
歩留り向上に顕著な効果をもたらすものである。この欠
陥の早期発見はマスク修正等により着目パターン形成改
善に反映できるだけでなく、基礎となるＣＡＤ図形の設
計変更や、後工程で形成される他のパターンの位置調整
にも反映させることができ、半導体デバイスの歩留まり
向上に一層の効果を期待できる。
【００１４】本発明のＣＡＤ情報に基くレイヤ合わせず
れ評価装置は、ウエハ上に形成された半導体デバイスの
パターンの電子顕微鏡画像と前記蓄積された設計ＣＡＤ
画像を読み出して重ねてディスプレイに表示して該パタ
ーン形成の良否を評価するに際し、顕微鏡画像から輪郭
線分を抽出する手段を備え、ウエハ上に形成された半導
体デバイスのパターン画像はこの輪郭線分抽出手段によ
って抽出したパターン輪郭線分を採用するようにしたの
で、顕微鏡画像そのものとの比較より顕微鏡視野におけ
る位置決めやＣＡＤ情報に基くレイヤ合わせずれ評価が
容易に実行できるものである。また、所定箇所のパター
ン画像を高倍率の顕微鏡で視野内中心に捉えるために、
位置情報に基くステージ制御で低倍率顕微鏡画像を得る
手段と、該低倍率顕微鏡画像上でＣＡＤ線分情報とマッ
チング処理によりズレ量を算出する手段と、該演算され
たズレ量に基いてステージの位置決めを実行する手段と
からなるナビゲーション装置を備えたことにより、所定
箇所の着目パターンを高倍率の顕微鏡画像として容易に
捉えることができる。
れ評価装置は、ウエハ上に形成された半導体デバイスの
パターンの電子顕微鏡画像と前記蓄積された設計ＣＡＤ
画像を読み出して重ねてディスプレイに表示して該パタ
ーン形成の良否を評価するに際し、顕微鏡画像から輪郭
線分を抽出する手段を備え、ウエハ上に形成された半導
体デバイスのパターン画像はこの輪郭線分抽出手段によ
って抽出したパターン輪郭線分を採用するようにしたの
で、顕微鏡画像そのものとの比較より顕微鏡視野におけ
る位置決めやＣＡＤ情報に基くレイヤ合わせずれ評価が
容易に実行できるものである。また、所定箇所のパター
ン画像を高倍率の顕微鏡で視野内中心に捉えるために、
位置情報に基くステージ制御で低倍率顕微鏡画像を得る
手段と、該低倍率顕微鏡画像上でＣＡＤ線分情報とマッ
チング処理によりズレ量を算出する手段と、該演算され
たズレ量に基いてステージの位置決めを実行する手段と
からなるナビゲーション装置を備えたことにより、所定
箇所の着目パターンを高倍率の顕微鏡画像として容易に
捉えることができる。
【図１】着目パターンの高倍率顕微鏡画像であり、Ａは
ウエハ上に形成されたあるパターン画像、Ｂはそのパタ
ーンのＣＡＤ画像で、Ｃはこの２つの画像をディスプレ
イ上に重ねて表示したものである。
ウエハ上に形成されたあるパターン画像、Ｂはそのパタ
ーンのＣＡＤ画像で、Ｃはこの２つの画像をディスプレ
イ上に重ねて表示したものである。
【図２】着目パターンの高倍率顕微鏡画像であり、Ａは
着目パターンに次工程以降に形成されることになってい
るパターンを重ねて表示したＣＡＤ画像であり、Ｂは現
時点の形成パターン上にＡに示したＣＡＤ画像を重ねて
ディスプレイに表示させたものである。
着目パターンに次工程以降に形成されることになってい
るパターンを重ねて表示したＣＡＤ画像であり、Ｂは現
時点の形成パターン上にＡに示したＣＡＤ画像を重ねて
ディスプレイに表示させたものである。
【図３】Iは第１メタル層と第２メタル層とを短絡させ
るビア層のＣＡＤパターンと、異なるチップ（Ａ，Ｂ，
Ｃ）において形成された第１メタル層の観察像から抽出
したパターン輪郭線を重ねて表示したものであり、IIは
第１メタル層とビア層との接触率とデバイスの歩留まり
との対応関係を示すグラフである。
るビア層のＣＡＤパターンと、異なるチップ（Ａ，Ｂ，
Ｃ）において形成された第１メタル層の観察像から抽出
したパターン輪郭線を重ねて表示したものであり、IIは
第１メタル層とビア層との接触率とデバイスの歩留まり
との対応関係を示すグラフである。
【図４】本発明で用いられる装置の基本構成を示すブロ
ック図である。
ック図である。
【図５】本発明によって評価した結果を、ウエハマップ
として表示した例を示す図である。
として表示した例を示す図である。
１ ナビゲーション装置 18 比較マッチン
グ部 11 ＣＡＤ装置 19 ステージ位置補
正部 12 ＣＡＤ記憶部 ２ ステージ 13 パターン画像データ取得部 ３ パターン観察装置 14 画像メモリ （ディスプレイ） 15 エッジ抽出部 ４ 試料（ウエハ） 16 ＣＡＤ線分データ切出部 ７ 位置制御ユニッ
ト 17 バッファメモリ S1,S11,D1,D2,D3
信号
グ部 11 ＣＡＤ装置 19 ステージ位置補
正部 12 ＣＡＤ記憶部 ２ ステージ 13 パターン画像データ取得部 ３ パターン観察装置 14 画像メモリ （ディスプレイ） 15 エッジ抽出部 ４ 試料（ウエハ） 16 ＣＡＤ線分データ切出部 ７ 位置制御ユニッ
ト 17 バッファメモリ S1,S11,D1,D2,D3
信号
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/027 Ｈ０１Ｌ 21/30 ５０２Ｖ Ｆターム(参考） 4M106 AA01 BA02 CA39 DB05 DB21 DJ04 DJ18 DJ20 DJ21 DJ23 5B057 AA03 CA02 CA12 CA16 CB02 CB12 CB16 CC01 CD02 CE03 CE08 DA03 DB02 DB05 DC16 DC32
Claims (4)
- 【請求項１】 設計ＣＡＤデータを蓄積しておき、ウエ
ハ上に形成された半導体デバイスのパターンの電子顕微
鏡画像と前記蓄積された設計ＣＡＤ画像を読み出して重
ねてディスプレイに表示することにより該パターン形成
の良否を評価すると共に、後工程で形成される該パター
ンと関連する他のパターンの設計ＣＡＤ画像とを重ねて
表示することにより、後工程で形成される他のパターン
との相対関係についての該パターン形成の良否を評価す
るようにしたＣＡＤ情報に基くレイヤ合わせずれ評価方
法。 - 【請求項２】 設計ＣＡＤデータを蓄積する手段と、ウ
エハ上に形成された半導体デバイスのパターンの走査顕
微鏡画像と前記蓄積手段から読み出した設計ＣＡＤ画像
とをディスプレイに重ねて表示させる手段を有し、ウエ
ハ上に形成された半導体デバイスのパターン画像と該パ
ターンの設計ＣＡＤ画像とを重ねて表示することにより
該パターン形成の良否を評価すると共に、後工程で形成
される該パターンと関連する他のパターンの設計ＣＡＤ
画像とを重ねて表示することにより後工程で形成される
他のパターンとの相対関係についても該パターン形成の
良否を評価できるようにしたＣＡＤ情報に基くレイヤ合
わせずれ評価装置。 - 【請求項３】 顕微鏡画像から輪郭線分を抽出する手段
を備え、ウエハ上に形成された半導体デバイスのパター
ン画像は前記輪郭線分抽出手段によって抽出したパター
ン輪郭線分である請求項２に記載のＣＡＤ情報に基くレ
イヤ合わせずれ評価装置。 - 【請求項４】 所定箇所のパターン画像を高倍率の顕微
鏡で視野内中心に捉えるために、位置情報に基くステー
ジ制御で低倍率顕微鏡画像を得る手段と、該低倍率顕微
鏡画像上でＣＡＤ線分情報とマッチング処理によりズレ
量を算出する手段と、該演算されたズレ量に基いてステ
ージの位置決めを実行する手段とからなるナビゲーショ
ン装置を備えた請求項２または３に記載のＣＡＤ情報に
基くレイヤ合わせずれ評価装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001160755A JP4510327B2 (ja) | 2001-05-29 | 2001-05-29 | Ｃａｄ情報に基くレイヤ合わせずれ評価方法及び装置 |
| US10/147,417 US6757875B2 (en) | 2001-05-29 | 2002-05-16 | Method and apparatus of evaluating layer matching deviation based on CAD information |
| US10/823,104 US7257785B2 (en) | 2001-05-29 | 2004-04-13 | Method and apparatus of evaluating layer matching deviation based on CAD information |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001160755A JP4510327B2 (ja) | 2001-05-29 | 2001-05-29 | Ｃａｄ情報に基くレイヤ合わせずれ評価方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002353280A true JP2002353280A (ja) | 2002-12-06 |
| JP4510327B2 JP4510327B2 (ja) | 2010-07-21 |
Family
ID=19004120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001160755A Expired - Lifetime JP4510327B2 (ja) | 2001-05-29 | 2001-05-29 | Ｃａｄ情報に基くレイヤ合わせずれ評価方法及び装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6757875B2 (ja) |
| JP (1) | JP4510327B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004163420A (ja) * | 2002-10-22 | 2004-06-10 | Nano Geometry Kenkyusho:Kk | パターン検査装置および方法 |
| JP2006119927A (ja) * | 2004-10-21 | 2006-05-11 | Toshiba Corp | パターンマッチング方法およびプログラム |
| JP2006126532A (ja) * | 2004-10-29 | 2006-05-18 | Hitachi High-Technologies Corp | 寸法計測走査型電子顕微鏡システム並びに回路パターン形状の評価システム及びその方法 |
| JP2006351888A (ja) * | 2005-06-17 | 2006-12-28 | Hitachi High-Technologies Corp | パターン検査装置およびそれを用いた半導体検査システム |
| JP2007294739A (ja) * | 2006-04-26 | 2007-11-08 | Toshiba Corp | パターン形状評価方法、プログラムおよび半導体装置の製造方法 |
| JP2008164593A (ja) * | 2006-12-05 | 2008-07-17 | Nano Geometry Kenkyusho:Kk | パターン検査装置および方法 |
| US7509236B2 (en) | 2004-11-05 | 2009-03-24 | Hitachi, Ltd. | Remote maintenance system, monitoring center computer used for the same, monitoring system and method of communication for maintenance |
| JP2010028136A (ja) * | 2009-10-30 | 2010-02-04 | Hitachi High-Technologies Corp | パターンレイヤーデータ生成方法、及びパターンレイヤーデータ生成装置 |
| WO2011013317A1 (ja) * | 2009-07-31 | 2011-02-03 | 株式会社 日立ハイテクノロジーズ | マッチング用テンプレートの作成方法、及びテンプレート作成装置 |
| JP2011099864A (ja) * | 2010-12-03 | 2011-05-19 | Hitachi High-Technologies Corp | パターンマッチング装置およびそれを用いた半導体検査システム |
| JP2011180136A (ja) * | 2005-04-14 | 2011-09-15 | Shimadzu Corp | 基板検査装置 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4510327B2 (ja) * | 2001-05-29 | 2010-07-21 | エスアイアイ・ナノテクノロジー株式会社 | Ｃａｄ情報に基くレイヤ合わせずれ評価方法及び装置 |
| JP4116333B2 (ja) | 2002-06-05 | 2008-07-09 | ミネベア株式会社 | 超仕上用砥石 |
| JP2004013095A (ja) * | 2002-06-11 | 2004-01-15 | Fujitsu Ltd | パターン画像比較方法、パターン画像比較装置及びプログラム |
| TWI246138B (en) * | 2003-09-08 | 2005-12-21 | Realtek Semiconductor Corp | Method for checking via density in IC layout |
| US7653260B2 (en) * | 2004-06-17 | 2010-01-26 | Carl Zeis MicroImaging GmbH | System and method of registering field of view |
| JP4916116B2 (ja) * | 2005-02-01 | 2012-04-11 | 株式会社ホロン | パターン特定方法およびパターン特定装置 |
| US7530034B2 (en) * | 2005-02-25 | 2009-05-05 | Dcg Systems, Inc. | Apparatus and method for circuit operation definition |
| US7320115B2 (en) * | 2005-07-12 | 2008-01-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for identifying a physical failure location on an integrated circuit |
| JP4950550B2 (ja) * | 2006-04-21 | 2012-06-13 | 株式会社東芝 | パターン合わせずれ計測方法およびプログラム |
| JP5150675B2 (ja) * | 2010-03-25 | 2013-02-20 | 株式会社東芝 | 半導体装置 |
| US9858379B2 (en) * | 2015-02-18 | 2018-01-02 | Toshiba Memory Corporation | Mask data generation system, mask data generation method, and recording medium |
| US12040724B2 (en) | 2020-07-16 | 2024-07-16 | Stmicroelectronics Asia Pacific Pte Ltd | LDO free wireless power receiver having regtifier |
| US12040628B2 (en) | 2020-07-16 | 2024-07-16 | Stmicroelectronics Asia Pacific Pte Ltd | LDO free wireless power receiver having regtifier |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61273088A (ja) * | 1985-05-29 | 1986-12-03 | Hitachi Ltd | 表面パタ−ン検査方法 |
| JPH0634722A (ja) * | 1992-07-17 | 1994-02-10 | Fujitsu Ltd | 電子ビーム試験装置 |
| JPH10111108A (ja) * | 1996-10-02 | 1998-04-28 | Fujitsu Ltd | パターン検査方法及び装置 |
| JP2000058410A (ja) * | 1998-08-03 | 2000-02-25 | Hitachi Ltd | 走査型荷電粒子線応用装置ならびにそれを用いた顕微方法および半導体装置製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5530372A (en) * | 1994-04-15 | 1996-06-25 | Schlumberger Technologies, Inc. | Method of probing a net of an IC at an optimal probe-point |
| US6078738A (en) * | 1997-05-08 | 2000-06-20 | Lsi Logic Corporation | Comparing aerial image to SEM of photoresist or substrate pattern for masking process characterization |
| JPH1167853A (ja) * | 1997-08-26 | 1999-03-09 | Mitsubishi Electric Corp | ウェーハマップ解析補助システムおよびウェーハマップ解析方法 |
| US6562638B1 (en) * | 1999-12-30 | 2003-05-13 | Cypress Semiconductor Corp. | Integrated scheme for predicting yield of semiconductor (MOS) devices from designed layout |
| US6493867B1 (en) * | 2000-08-08 | 2002-12-10 | Ball Semiconductor, Inc. | Digital photolithography system for making smooth diagonal components |
| JP4510327B2 (ja) * | 2001-05-29 | 2010-07-21 | エスアイアイ・ナノテクノロジー株式会社 | Ｃａｄ情報に基くレイヤ合わせずれ評価方法及び装置 |
-
2001
- 2001-05-29 JP JP2001160755A patent/JP4510327B2/ja not_active Expired - Lifetime
-
2002
- 2002-05-16 US US10/147,417 patent/US6757875B2/en not_active Expired - Lifetime
-
2004
- 2004-04-13 US US10/823,104 patent/US7257785B2/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61273088A (ja) * | 1985-05-29 | 1986-12-03 | Hitachi Ltd | 表面パタ−ン検査方法 |
| JPH0634722A (ja) * | 1992-07-17 | 1994-02-10 | Fujitsu Ltd | 電子ビーム試験装置 |
| JPH10111108A (ja) * | 1996-10-02 | 1998-04-28 | Fujitsu Ltd | パターン検査方法及び装置 |
| JP2000058410A (ja) * | 1998-08-03 | 2000-02-25 | Hitachi Ltd | 走査型荷電粒子線応用装置ならびにそれを用いた顕微方法および半導体装置製造方法 |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004163420A (ja) * | 2002-10-22 | 2004-06-10 | Nano Geometry Kenkyusho:Kk | パターン検査装置および方法 |
| JP2006119927A (ja) * | 2004-10-21 | 2006-05-11 | Toshiba Corp | パターンマッチング方法およびプログラム |
| JP2006126532A (ja) * | 2004-10-29 | 2006-05-18 | Hitachi High-Technologies Corp | 寸法計測走査型電子顕微鏡システム並びに回路パターン形状の評価システム及びその方法 |
| US7449689B2 (en) | 2004-10-29 | 2008-11-11 | Hitachi High-Technologies Corporation | Dimension measuring SEM system, method of evaluating shape of circuit pattern and a system for carrying out the method |
| US8234095B2 (en) | 2004-11-05 | 2012-07-31 | Hitachi, Ltd. | Remote maintenance system, monitoring center computer used for the same, monitoring system and method of communication for maintenance |
| US7509236B2 (en) | 2004-11-05 | 2009-03-24 | Hitachi, Ltd. | Remote maintenance system, monitoring center computer used for the same, monitoring system and method of communication for maintenance |
| US7756679B2 (en) | 2004-11-05 | 2010-07-13 | Hitachi, Ltd. | Remote maintenance system, monitoring center computer used for the same, monitoring system and method of communication for maintenance |
| JP2011180136A (ja) * | 2005-04-14 | 2011-09-15 | Shimadzu Corp | 基板検査装置 |
| JP2006351888A (ja) * | 2005-06-17 | 2006-12-28 | Hitachi High-Technologies Corp | パターン検査装置およびそれを用いた半導体検査システム |
| US8577124B2 (en) | 2005-06-17 | 2013-11-05 | Hitachi High-Technologies Corporation | Method and apparatus of pattern inspection and semiconductor inspection system using the same |
| US8115169B2 (en) | 2005-06-17 | 2012-02-14 | Hitachi High-Technologies Corporation | Method and apparatus of pattern inspection and semiconductor inspection system using the same |
| JP2007294739A (ja) * | 2006-04-26 | 2007-11-08 | Toshiba Corp | パターン形状評価方法、プログラムおよび半導体装置の製造方法 |
| US8160349B2 (en) | 2006-04-26 | 2012-04-17 | Kabushiki Kaisha Toshiba | Pattern shape evaluation method, program, and semiconductor device manufacturing method |
| JP2008164593A (ja) * | 2006-12-05 | 2008-07-17 | Nano Geometry Kenkyusho:Kk | パターン検査装置および方法 |
| US8867818B2 (en) | 2009-07-31 | 2014-10-21 | Hitachi High-Technologies Corporation | Method of creating template for matching, as well as device for creating template |
| JP2011033746A (ja) * | 2009-07-31 | 2011-02-17 | Hitachi High-Technologies Corp | マッチング用テンプレートの作成方法、及びテンプレート作成装置 |
| WO2011013317A1 (ja) * | 2009-07-31 | 2011-02-03 | 株式会社 日立ハイテクノロジーズ | マッチング用テンプレートの作成方法、及びテンプレート作成装置 |
| JP2010028136A (ja) * | 2009-10-30 | 2010-02-04 | Hitachi High-Technologies Corp | パターンレイヤーデータ生成方法、及びパターンレイヤーデータ生成装置 |
| JP2011099864A (ja) * | 2010-12-03 | 2011-05-19 | Hitachi High-Technologies Corp | パターンマッチング装置およびそれを用いた半導体検査システム |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020184605A1 (en) | 2002-12-05 |
| US6757875B2 (en) | 2004-06-29 |
| US7257785B2 (en) | 2007-08-14 |
| US20040194042A1 (en) | 2004-09-30 |
| JP4510327B2 (ja) | 2010-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002353280A (ja) | Ｃａｄ情報に基くレイヤ合わせずれ評価方法及び装置 | |
| US6841321B2 (en) | Method and system for processing a semi-conductor device | |
| US8867818B2 (en) | Method of creating template for matching, as well as device for creating template | |
| TWI534646B (zh) | 智慧型弱點圖形診斷方法、系統與電腦可讀取記憶媒體 | |
| CN113454445A (zh) | 零件检查期间对于参考未对准进行补偿 | |
| CN109659245B (zh) | 监测光掩模缺陷率的改变 | |
| JP5202110B2 (ja) | パターン形状評価方法，パターン形状評価装置，パターン形状評価データ生成装置およびそれを用いた半導体形状評価システム | |
| KR102557190B1 (ko) | 설계를 사용한 사전 층 결함 사이트 검토 | |
| US20070248258A1 (en) | Pattern misalignment measurement method, program, and semiconductor device manufacturing method | |
| JP2000236007A (ja) | 走査電子顕微鏡の自動検出シーケンスファイル作成方法及び走査電子顕微鏡の自動測長シーケンス方法 | |
| CN113272736B (zh) | 用于过程控制的管芯内量测方法和系统 | |
| US6546125B1 (en) | Photolithography monitoring using a golden image | |
| JP5323457B2 (ja) | 観察条件決定支援装置および観察条件決定支援方法 | |
| US20100181365A1 (en) | Method of teaching eyepoints for wire bonding and related semiconductor processing operations | |
| US7312880B2 (en) | Wafer edge structure measurement method | |
| US8930011B2 (en) | Method of measuring an overlay of an object | |
| CN119271834A (zh) | 用于半导体掩膜检测缺陷的可视化展示方法 | |
| JP5581835B2 (ja) | 半導体装置の検査方法及び、半導体装置の検査システム | |
| TWI409661B (zh) | 物體製造缺陷的應用方法 | |
| US20030066035A1 (en) | Photomask visual inspection system | |
| JP7686711B2 (ja) | フォトマスクのパターン検査装置及びパターン検査方法 | |
| JP2626637B2 (ja) | 位置合わせ方法 | |
| JPH0313945A (ja) | 半導体装置製造用マスクとその製造方法、さらにその検査装置と検査方法 | |
| JP3734775B2 (ja) | 半導体装置解析方法 | |
| CN121053062A (zh) | 一种tgv产品表面检测方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040303 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040526 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080212 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091105 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091112 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091118 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100416 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100427 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100430 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4510327 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |