[go: up one dir, main page]

JP2002204043A - Wiring board and method of manufacturing the same - Google Patents

Wiring board and method of manufacturing the same

Info

Publication number
JP2002204043A
JP2002204043A JP2001164634A JP2001164634A JP2002204043A JP 2002204043 A JP2002204043 A JP 2002204043A JP 2001164634 A JP2001164634 A JP 2001164634A JP 2001164634 A JP2001164634 A JP 2001164634A JP 2002204043 A JP2002204043 A JP 2002204043A
Authority
JP
Japan
Prior art keywords
wiring
wiring layer
insulating sheet
insulating
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001164634A
Other languages
Japanese (ja)
Other versions
JP4605939B2 (en
Inventor
Kenichi Ota
賢一 大田
Katsura Hayashi
桂 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001164634A priority Critical patent/JP4605939B2/en
Publication of JP2002204043A publication Critical patent/JP2002204043A/en
Application granted granted Critical
Publication of JP4605939B2 publication Critical patent/JP4605939B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】配線層の絶縁シートへの埋設させるとともに、
高密度パターンの配線層の配線幅のばらつきが少なく、
また隣接する配線層間の短絡などの発生のない高い信頼
性の配線基板を得る。 【解決手段】転写シート13の一面に形成された金属箔
14をエッチング処理して、底角が0〜45°の略台形
形状の断面を有する最小配線間隔が30μm以下のパタ
ーンの配線層16を形成し、転写シート13を軟質の絶
縁シート11の表面に圧接後、転写シート13を剥離し
て、配線層16を絶縁シート11の表面に埋設形成した
後、絶縁シート11表面に形成された配線層16の底角
が45〜85°になるまで、絶縁シート11および配線
層16の表面か、または配線層の表面のみを選択的に除
去する。
(57) [Summary] [Problem] To bury a wiring layer in an insulating sheet,
There is little variation in the wiring width of the wiring layer of the high-density pattern,
Further, a highly reliable wiring board free from occurrence of a short circuit between adjacent wiring layers can be obtained. A metal foil (14) formed on one surface of a transfer sheet (13) is subjected to an etching process to form a wiring layer (16) having a substantially trapezoidal cross section with a base angle of 0 to 45 ° and a minimum wiring interval of 30 µm or less. After the transfer sheet 13 is pressed against the surface of the soft insulating sheet 11, the transfer sheet 13 is peeled off and the wiring layer 16 is embedded and formed on the surface of the insulating sheet 11, and then the wiring formed on the surface of the insulating sheet 11 is formed. Until the bottom angle of the layer 16 becomes 45 to 85 °, only the surface of the insulating sheet 11 and the wiring layer 16 or only the surface of the wiring layer is selectively removed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えば半導体素子
収納用パッケージなどに用いられる配線基板とその製造
方法に関し、特に、絶縁シート表面に高密度の配線層を
形成した配線基板及びその製造方法に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board used for, for example, a package for accommodating a semiconductor element and a method of manufacturing the same, and more particularly to a wiring board having a high-density wiring layer formed on an insulating sheet surface and a method of manufacturing the same. Things.

【0002】[0002]

【従来技術】多層配線基板や半導体素子収納用パッケー
ジなどに使用される配線基板は、各種電子機器の高性能
化に伴って今後益々高密度化が進み、配線幅や配線ピッ
チを20μm以下にすることが要求されており、バイア
ホールもインタースティシャルバイアホール(IVH)
にする必要やICチップの実装方法もワイヤーボンディ
ングからフリップチップと代わるため、基板自体の平坦
度を小さくする必要も生じている。
2. Description of the Related Art Wiring boards used for multi-layer wiring boards and packages for housing semiconductor elements, etc., will become more and more dense in the future along with the high performance of various electronic devices, and the wiring width and wiring pitch will be reduced to 20 μm or less. Is required, and via holes are also interstitial via holes (IVH)
And the mounting method of the IC chip also changes from the wire bonding to the flip chip, so that the flatness of the substrate itself needs to be reduced.

【0003】このような配線基板としては、例えば、熱
硬化性樹脂などの有機樹脂を含有する絶縁基板の表面や
内部に配線層を形成したものが知られている。このよう
な有機系の配線基板は、例えば、絶縁基板の表面に接着
された金属箔に対して不要部分をエッチング除去して配
線パターンを形成することが行なわれている。
[0003] As such a wiring board, for example, a wiring board formed on the surface or inside of an insulating substrate containing an organic resin such as a thermosetting resin is known. In such an organic wiring substrate, for example, a wiring pattern is formed by etching and removing unnecessary portions of a metal foil adhered to the surface of an insulating substrate.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、エッチ
ング等の薬液により、絶縁基板が劣化してしまったり、
金属箔を用いて形成した配線層は、絶縁基板表面に載置
されているのみであるため、この配線層と絶縁基板とに
密着不良が生じ両者の界面に空隙が生じ易く、ひいては
配線不良に至り使用不能となるなどの問題があった。ま
た多層化にあたってはIVHを形成するのに逐次積層に
よらねばならず、一括積層を行うことができない等の問
題があった。
However, the insulating substrate may be deteriorated by a chemical such as etching,
Since the wiring layer formed using the metal foil is only placed on the surface of the insulating substrate, poor adhesion between the wiring layer and the insulating substrate occurs, so that a gap is easily generated at the interface between the two, and as a result, wiring failure is caused. There was a problem that it could not be used at all. In addition, in order to form a multi-layered structure, it is necessary to sequentially form layers to form an IVH.

【0005】さらに、絶縁基板の内部や表面に所定の厚
みをもって形成される配線層によって絶縁基板の表面は
平坦度が低く、フリップチップ実装に要求される平坦度
を満足するものではなかった。
Furthermore, the flatness of the surface of the insulating substrate is low due to the wiring layer formed with a predetermined thickness inside or on the surface of the insulating substrate, and the flatness required for flip chip mounting is not satisfied.

【0006】そこで、本発明者らは、転写シートの表面
に接着された金属箔に対してエッチング条件等を制御し
て、断面が台形形状の金属箔からなる配線層を形成し、
これを軟質状態の絶縁シート表面に圧接することによっ
て、絶縁シートの表面に断面が逆台形形状の配線層を埋
設させることができ、これによって配線層の厚みによる
平坦度の低下を防止するとともに、絶縁シートを薬液と
接触させる必要がないという効果を有する。
Accordingly, the present inventors controlled the etching conditions and the like for the metal foil adhered to the surface of the transfer sheet to form a wiring layer made of a metal foil having a trapezoidal cross section.
By pressing this against the insulating sheet surface in a soft state, a wiring layer having an inverted trapezoidal cross section can be buried in the surface of the insulating sheet, thereby preventing a decrease in flatness due to the thickness of the wiring layer, This has the effect that it is not necessary to bring the insulating sheet into contact with the chemical.

【0007】この方法は銅箔のマット面からエッチング
を行うため、通常のサブトラクティブ法で大きな問題と
なっている銅箔の足残りが発生しないため、平易な方法
で微細配線が形成できる特徴があった。
In this method, since the etching is performed from the matte surface of the copper foil, a footprint of the copper foil, which is a serious problem in the ordinary subtractive method, does not occur, so that a fine wiring can be formed by a simple method. there were.

【0008】ところが、図5(a)に示すように、転写
シート21の表面に接着された金属箔に対して、最小配
線間隔wが40μmよりも小さい高密度パターンからな
る配線層22を形成するにあたって、エッチングによっ
て断面が台形形状の配線層22を形成すると、図5
(a)に示すように、隣接する配線層22と裾部が重な
り、あるいは非常に近接してしまう結果、配線層22の
線幅に図5(b)に示すようなばらつきが大きくなった
り、場合によって隣接する配線層間で短絡してしまうな
どの問題があった。
However, as shown in FIG. 5A, a wiring layer 22 composed of a high-density pattern having a minimum wiring interval w smaller than 40 μm is formed on the metal foil adhered to the surface of the transfer sheet 21. At this time, when the wiring layer 22 having a trapezoidal cross section is formed by etching,
As shown in FIG. 5A, the adjacent wiring layer 22 and the skirt overlap or are very close to each other, resulting in a large variation in the line width of the wiring layer 22 as shown in FIG. In some cases, there is a problem that a short circuit occurs between adjacent wiring layers.

【0009】従って、本発明は、配線層の絶縁シートへ
の埋設させるとともに、高密度パターンの配線層の配線
幅のばらつきが少なく、また隣接する配線層間の短絡な
どの発生のない高い信頼性の配線基板とその製造方法を
提供することを目的とするものである。
Therefore, according to the present invention, the wiring layer is embedded in the insulating sheet, the variation in the wiring width of the wiring layer of the high-density pattern is small, and the high reliability without the short circuit between the adjacent wiring layers is obtained. It is an object of the present invention to provide a wiring board and a method of manufacturing the same.

【0010】[0010]

【課題を解決するための手段】本発明の配線基板は、絶
縁基板の表面に、金属箔からなる配線層が埋設形成され
てなる配線基板であって、前記配線層のパターンにおけ
る最小配線間隔が30μm以下であって、前記配線層が
略逆台形形状からなるとともに、該略逆台形形状におけ
る底角が45〜85°であることを特徴とするものであ
る。
A wiring board according to the present invention is a wiring board in which a wiring layer made of metal foil is buried and formed on the surface of an insulating substrate. 30 μm or less, wherein the wiring layer has a substantially inverted trapezoidal shape, and the base angle of the substantially inverted trapezoidal shape is 45 to 85 °.

【0011】また、本発明の配線基板の製造方法によれ
ば、a)転写シートの一面に形成された金属箔をエッチ
ング処理して、底角が0°〜40°の略台形形状の断面
を有する最小配線間隔が30μm以下のパターンの配線
層を形成する工程と、b)上記転写シートを軟質の絶縁
シートの表面に圧接後、前記転写シートを剥離して、前
記配線層を前記絶縁シートの表面に埋設形成する工程
と、c)絶縁シート表面に形成された前記配線層の底角
が45°〜85°になるまで絶縁シートおよび配線層の
表面を除去するか、または絶縁シート表面に形成された
前記配線層の底角が45°〜85°になるまで、配線層
の表面のみを除去する工程と、を具備することを特徴と
するものであって、さらにはd)前記a)〜c)を経て
作製された配線層を具備する絶縁シートを複数枚積層す
る工程と、を具備することを特徴とするものである。
According to the method of manufacturing a wiring board of the present invention, a) etching a metal foil formed on one surface of a transfer sheet to form a substantially trapezoidal cross section having a base angle of 0 ° to 40 °; Forming a wiring layer having a pattern having a minimum wiring interval of 30 μm or less; and b) pressing the transfer sheet against a surface of a soft insulating sheet, peeling the transfer sheet, and connecting the wiring layer to the insulating sheet. C) removing the surface of the insulating sheet and the wiring layer until the bottom angle of the wiring layer formed on the surface of the insulating sheet becomes 45 ° to 85 °, or forming the wiring layer on the surface of the insulating sheet. Removing only the surface of the wiring layer until the bottom angle of the wiring layer becomes 45 ° to 85 °, and d) the steps a) to The wiring layer manufactured through c) is provided. It is characterized in that it comprises the steps of stacking a plurality insulating sheet that, the.

【0012】即ち、本発明によれば、転写シートの表面
に底角が0°〜40°の略台形形状の高密度回路パター
ンからなる配線層を形成し、これを軟質の絶縁シートの
表面に転写した後に、その逆台形形状の配線層の底角が
45°〜85°になるまで除去することによって、配線
層の絶縁シートへの埋設性を阻害することなく、また高
密度パターンの配線層の配線幅のばらつきが少なく、ま
た隣接する配線層間の短絡などの発生のない高い信頼性
の回路パターンを具備する配線基板を得ることができ
る。
That is, according to the present invention, a wiring layer composed of a substantially trapezoidal high-density circuit pattern having a base angle of 0 ° to 40 ° is formed on the surface of a transfer sheet, and this is formed on the surface of a soft insulating sheet. After the transfer, the inverted trapezoidal wiring layer is removed until the bottom angle of the wiring layer becomes 45 ° to 85 °, so that the wiring layer can be buried in the insulating sheet without hindrance. And a wiring board having a highly reliable circuit pattern free from short-circuiting between adjacent wiring layers can be obtained.

【0013】[0013]

【発明の実施の形態】以下、本発明の配線基板を図によ
って説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a wiring board according to the present invention will be described with reference to the drawings.

【0014】図1は、本発明の配線基板の概略断面図を
示すものであり、図2は配線層形成部分の要部拡大断面
図である。
FIG. 1 is a schematic sectional view of a wiring board according to the present invention, and FIG. 2 is an enlarged sectional view of a main part of a wiring layer forming portion.

【0015】図1に示すように、本発明の配線基板は、
複数の絶縁層1a〜1cを積層してなる絶縁基板1の表
面あるいは内部に配線層2が被着形成されており、また
異なる層の配線層2間を電気的に接続するために貫通孔
に導体ペーストを充填して形成されたビアホール導体3
が形成されている。
As shown in FIG. 1, the wiring board of the present invention comprises:
A wiring layer 2 is adhered and formed on the surface or inside of an insulating substrate 1 formed by laminating a plurality of insulating layers 1a to 1c, and a through hole is formed to electrically connect the wiring layers 2 of different layers. Via-hole conductor 3 formed by filling conductor paste
Are formed.

【0016】かかる配線基板においては、配線層2の最
小配線間隔が30μm以下、特に25μm以下、さらに
は20μm以下の高密度の回路パターンが形成されてい
る。そして、このように高密度に形成された配線層2の
概略断面図に示すように、配線層2は、その配線層の配
線方向に対して直交する断面が図2に示すように上面幅
w2が下面幅w1より大きい逆台形形状を有するもので
ある。このような配線層2の断面が逆台形形状である
と、後述する製造方法で明らかなように絶縁層1a〜1
cへの埋設性を高めることができる結果、配線基板の平
坦性を高めることができる。
In such a wiring board, a high-density circuit pattern in which the minimum wiring interval of the wiring layer 2 is 30 μm or less, particularly 25 μm or less, and further 20 μm or less is formed. As shown in the schematic cross-sectional view of the wiring layer 2 formed in such a high density, the wiring layer 2 has a cross section orthogonal to the wiring direction of the wiring layer, as shown in FIG. Has an inverted trapezoidal shape larger than the lower surface width w1. When the cross section of such a wiring layer 2 has an inverted trapezoidal shape, the insulating layers 1 a to 1
As a result, the flatness of the wiring board can be improved.

【0017】また、この配線層2の逆台形形状における
底角αが45°〜85°、特に45°〜80°であるこ
とが重要である。これは底角α°が85°より大きいと
後述する製造方法から明らかなように、配線層2の厚み
が非常に薄くなってしまう。また45°より小さいと隣
接する配線層2間で絶縁不良が発生したり、配線層2の
線幅のばらつきが大きくなる。
It is important that the bottom angle α of the wiring layer 2 in the inverted trapezoidal shape is 45 ° to 85 °, particularly 45 ° to 80 °. If the base angle α ° is larger than 85 °, the thickness of the wiring layer 2 becomes extremely thin as is apparent from a manufacturing method described later. If the angle is smaller than 45 °, insulation failure occurs between the adjacent wiring layers 2 and the line width of the wiring layers 2 varies greatly.

【0018】また、絶縁層1a〜1c中に埋設されてい
る配線層2の側面2aや下面2bは表面粗さ(Ra)が
200nm以上、特に400nm以上に粗面化されてい
ることが望ましく、これによって絶縁層1a〜1cとの
間でアンカリングによって配線層2と絶縁層1a〜1c
とを強固に接着することができる。さらに、絶縁層1a
〜1c間に配置されている配線層2に対しては、その他
の絶縁層1a〜1cと接触する上面2cも上記と同様に
200nm以上、特に400nm以上に粗面化すること
によって他の絶縁層との密着性を高めることができる。
The side surface 2a and the lower surface 2b of the wiring layer 2 embedded in the insulating layers 1a to 1c are preferably roughened to have a surface roughness (Ra) of 200 nm or more, particularly 400 nm or more. Thus, the wiring layer 2 and the insulating layers 1a to 1c are anchored with the insulating layers 1a to 1c.
Can be firmly bonded. Further, the insulating layer 1a
1c, the upper surface 2c in contact with the other insulating layers 1a to 1c is roughened to 200 nm or more, particularly 400 nm or more in the same manner as described above. And the adhesiveness with the film.

【0019】配線基板Aを構成する絶縁基板1は、例え
ば有機樹脂とともに無機フィラー、無機繊維、有機繊維
から選ばれる少なくと1種含む複合材料等からなる。な
お、無機フィラー、無機繊維、有機繊維は有機樹脂中に
合計20〜80体積%の割合で均一に分散されたものを
用いると良い。
The insulating substrate 1 constituting the wiring substrate A is made of, for example, a composite material containing at least one selected from inorganic fillers, inorganic fibers, and organic fibers together with an organic resin. The inorganic filler, the inorganic fiber, and the organic fiber are preferably uniformly dispersed in the organic resin at a ratio of 20 to 80% by volume.

【0020】このような複合材料を構成する有機樹脂と
しては、PPE(ポリフェニレンエーテル樹脂)、BT
レジン(ビスマレイドトリアジン)、エポキシ樹脂、ポ
リイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミ
ノビスマレイミド等の樹脂からなり、とりわけ原料とし
て室温で液体の熱硬化性樹脂であることが望ましい。
The organic resins constituting such a composite material include PPE (polyphenylene ether resin), BT
It is made of a resin such as a resin (bismaleide triazine), an epoxy resin, a polyimide resin, a fluororesin, a phenol resin, and a polyaminobismaleimide, and it is particularly preferable that the raw material is a liquid thermosetting resin at room temperature.

【0021】他方、前記無機フィラーとしては、SiO
2、Al23、ZrO2、TiO2、AlN、SiC、B
aTiO3、SrTiO3、MgTiO3、ゼオライト、
CaTiO3、ほう酸アルミニウム等の公知の材料が使
用できる。また、その形状としては球状、針状など任意
のものとすることができる。
On the other hand, as the inorganic filler, SiO 2
2 , Al 2 O 3 , ZrO 2 , TiO 2 , AlN, SiC, B
aTiO 3, SrTiO 3, MgTiO 3 , zeolite,
Known materials such as CaTiO 3 and aluminum borate can be used. In addition, the shape can be any shape such as a spherical shape and a needle shape.

【0022】さらに、無機又は有機の繊維としては、ガ
ラス繊維、アラミド繊維、セルロース繊維等があり、織
布、不織布など任意の性状のものを用いれば良い。いず
れにしても、配線基板Aの強度を高めて高信頼性の基板
とするためには、繊維を含む絶縁層を少なくとも1層以
上含むことが望ましい。
Further, as the inorganic or organic fiber, there are glass fiber, aramid fiber, cellulose fiber and the like, and any property such as woven fabric and non-woven fabric may be used. In any case, it is desirable to include at least one or more insulating layers containing fibers in order to increase the strength of the wiring board A and obtain a highly reliable board.

【0023】また、上記配線層2を構成する低抵抗金属
材料としては、銅、アルミニウム、金、銀から選ばれる
少なくとも1種を含むことが望ましい。また、回路の必
要に応じて、Ni−Cr等の高抵抗の金属を用いる場合
もある。さらに、ビアホール導体3中に充填される金属
粉末としては、銅、アルミニウム、銀、金のうち少なく
とも1種の低抵抗金属からなることが望ましい。
It is preferable that the low-resistance metal material forming the wiring layer 2 includes at least one selected from copper, aluminum, gold and silver. A high-resistance metal such as Ni-Cr may be used as necessary for the circuit. Further, the metal powder to be filled in the via-hole conductor 3 is desirably made of at least one low-resistance metal among copper, aluminum, silver, and gold.

【0024】次に、本発明の配線基板の製造方法につい
て図3の工程図をもとに説明する。
Next, a method of manufacturing a wiring board according to the present invention will be described with reference to the process chart of FIG.

【0025】まず、絶縁シートを作製する(図3
(a))。有機樹脂と無機フィラーとからなる絶縁シー
トを作製する場合を例にとると、無機質フィラーに液状
の有機樹脂を加えた組成物を混練機(ニーダ)や3本ロ
ール等の手段によって十分に混合する。その後、その混
合物を圧延法、押し出し法、射出法、ドクターブレード
法によってシート状に成形して絶縁シート11を作製す
る。この時、絶縁シート11を半硬化させることによっ
て取り扱いを容易にすることができる。
First, an insulating sheet is prepared (FIG. 3).
(A)). Taking the case of producing an insulating sheet composed of an organic resin and an inorganic filler as an example, a composition obtained by adding a liquid organic resin to an inorganic filler is sufficiently mixed by means of a kneader (kneader) or three rolls. . Thereafter, the mixture is formed into a sheet by a rolling method, an extrusion method, an injection method, or a doctor blade method, and the insulating sheet 11 is manufactured. At this time, handling can be facilitated by semi-curing the insulating sheet 11.

【0026】絶縁性スラリーは、好適には、絶縁シート
11を構成する前述したような有機樹脂と無機フィラー
の複合材料に、トルエン、酢酸ブチル、メチルエチルケ
トン、メタノール、メチルセロソルブアセテート、イソ
プロピルアルコール、メチルイソブチルケトン、ジメチ
ルホルムアシド等の溶媒を添加して所定の粘度を有する
流動体からなる。かかる観点から、スラリーの粘度は、
形成方法にもよるが100〜3000ポイズが適当であ
る。
The insulating slurry is preferably prepared by adding the above-mentioned composite material of the organic resin and the inorganic filler constituting the insulating sheet 11 to toluene, butyl acetate, methyl ethyl ketone, methanol, methyl cellosolve acetate, isopropyl alcohol, methyl isobutyl. It is composed of a fluid having a predetermined viscosity by adding a solvent such as ketone and dimethylformamide. From such a viewpoint, the viscosity of the slurry is
Although it depends on the forming method, 100 to 3000 poise is appropriate.

【0027】半硬化には、有機樹脂は熱可塑性樹脂の場
合には、加熱下で混合したものを冷却し、熱硬化性樹脂
の場合には、完全固化するに十分な温度よりもやや低い
温度に加熱すればよい。また、織布、不織布を用いる場
合には、織布、不織布等の繊維にワニス状の樹脂を含
浸、乾燥させ半硬化のプリプレグを作製することもでき
る。
In the case of semi-curing, when the organic resin is a thermoplastic resin, the mixture thereof is cooled under heating, and in the case of a thermosetting resin, the temperature is slightly lower than a temperature sufficient for complete solidification. It may be heated to. When a woven or nonwoven fabric is used, a varnish-like resin is impregnated into fibers such as a woven or nonwoven fabric and dried to produce a semi-cured prepreg.

【0028】次に、上記のようにして作製した絶縁シー
ト11に対して、打ち抜き法やレーザー加工により所望
の貫通孔を形成して導体ペーストを充填してビアホール
導体12を形成する(図3(b))。導体ペースト中に
配合される金属粉末としては、銅、アルミニウム、銀、
金のうち少なくとも1種の低抵抗金属からなることが望
ましく、有機溶剤とバインダーを添加しペーストを得る
ことができる。
Next, a desired through-hole is formed in the insulating sheet 11 produced as described above by a punching method or laser processing, and a conductive paste is filled to form a via-hole conductor 12 (FIG. 3 ( b)). Copper, aluminum, silver,
It is desirable that the paste be made of at least one low-resistance metal among gold, and a paste can be obtained by adding an organic solvent and a binder.

【0029】次に、この半硬化状の絶縁シート11に配
線層を形成するにあたり、まず、転写シートの表面に配
線層を形成する。この配線層の形成工程を図4に示す。
まず、図4(a)に示すように樹脂フィルムからなる転
写シート13の表面に接着剤を介して銅、金、銀、アル
ミニウム等から選ばれる少なくとも1種、または2種以
上の合金からなる金属箔14を貼り合せたものを準備す
る。この時、銅または銅を含む合金が最も望ましい。
Next, in forming a wiring layer on the semi-cured insulating sheet 11, first, a wiring layer is formed on the surface of the transfer sheet. FIG. 4 shows a process of forming this wiring layer.
First, as shown in FIG. 4 (a), a metal made of at least one or two or more alloys selected from copper, gold, silver, aluminum, etc. is applied to the surface of a transfer sheet 13 made of a resin film via an adhesive A foil 14 is prepared. At this time, copper or an alloy containing copper is most desirable.

【0030】次に、図4(b)に示すように所望の高密
度回路パターンによるレジスト層15を印刷等によって
付設する。そして、エッチング法により、図4(c)に
示すようにレジスト層15形成部分に、断面形状が台形
形状となる配線層16を形成する。この時、台形の底辺
16aと横辺16bがなす角は、配線層16間の間隔が
非常に狭くなると、台形形状の裾部が近接、あるいは重
なりあうことによってこの底角βは、0〜45°とな
る。このような台形形状の配線層を形成するためには、
エッチング速度を2〜50μm/分にするのが良い。
Next, as shown in FIG. 4B, a resist layer 15 having a desired high-density circuit pattern is provided by printing or the like. Then, as shown in FIG. 4C, a wiring layer 16 having a trapezoidal cross section is formed in the portion where the resist layer 15 is formed, as shown in FIG. At this time, the angle formed by the trapezoidal base 16a and the lateral side 16b is such that when the interval between the wiring layers 16 is very narrow, the base angles β are 0 to 45 due to the trapezoidal skirts approaching or overlapping each other. °. In order to form such a trapezoidal wiring layer,
The etching rate is preferably set to 2 to 50 μm / min.

【0031】その後、レジスト層15を除去する(図4
(d))。また、配線層16を形成した後に、配線層1
6の上面16aと側面16bの表面粗さRaを200n
m以上とするために、ギ酸あるいはNaClO2、Na
OH、Na3PO4の混合液等で表面処理することが望ま
しい。この表面粗さは、粗化速度で制御でき、1μm/
分以上の粗化速度で良好に粗化できる。
Thereafter, the resist layer 15 is removed (FIG. 4).
(D)). After the wiring layer 16 is formed, the wiring layer 1 is formed.
6 has a surface roughness Ra of 200 n
m or more, formic acid or NaClO 2 , Na
It is desirable to perform a surface treatment with a mixed solution of OH and Na 3 PO 4 or the like. This surface roughness can be controlled by the roughening speed, and is 1 μm /
Can be satisfactorily roughened at a roughening rate of at least minutes.

【0032】次に、図4のようにして作製した配線層1
6を付設した転写シート13を、図3においてビアホー
ル導体12を形成した絶縁シート11に位置合わせして
積層し、10〜500kg/cm2程度の圧力で印加す
る(図3(c))。そして、転写シート13を接着層
(不図示)とともに剥離することにより断面が逆台形形
状の配線層16が絶縁シート11の表面に埋没形成され
た1層の配線基板を作製することができる(図3
(d))。
Next, the wiring layer 1 manufactured as shown in FIG.
The transfer sheet 13 provided with 6 is positioned and laminated on the insulating sheet 11 on which the via-hole conductor 12 is formed in FIG. 3, and is applied at a pressure of about 10 to 500 kg / cm 2 (FIG. 3C). Then, by peeling off the transfer sheet 13 together with the adhesive layer (not shown), a one-layer wiring board in which the wiring layer 16 having an inverted trapezoidal cross section is buried in the surface of the insulating sheet 11 can be manufactured (FIG. 3
(D)).

【0033】上記の製造方法によれば、絶縁シート11
の表面に転写する配線層16の断面形状を前記所定の台
形形状とすることにより、配線層16を絶縁シート11
表面に圧接した際に、配線層16の周辺の絶縁シート1
1の変形が抑制される結果、その圧力が配線層16の略
逆台形の側面、下面にわたって、絶縁シート11と圧接
され、配線層16の断面が矩形の場合に比較して、配線
の絶縁シート11への密着性を大幅に向上させることが
できる。
According to the above manufacturing method, the insulating sheet 11
By making the cross-sectional shape of the wiring layer 16 to be transferred onto the surface of the wiring sheet 16 into the predetermined trapezoidal shape, the wiring layer 16 is
When pressed against the surface, the insulating sheet 1 around the wiring layer 16
As a result, the pressure is pressed against the insulating sheet 11 over the substantially inverted trapezoidal side surface and lower surface of the wiring layer 16, and the wiring insulating sheet is compared with a case where the cross section of the wiring layer 16 is rectangular. 11 can be greatly improved.

【0034】しかし、最小配線幅が30μm以下の場
合、図3(d)のまま状態では、高密度回路パターンに
よる各配線層16の線幅などのばらつき等が大きく、隣
接するパターン間で短絡などが発生しやすくなる。
However, when the minimum wiring width is 30 μm or less, the variation in the line width of each wiring layer 16 due to the high-density circuit pattern is large in the state as shown in FIG. Is more likely to occur.

【0035】本発明によれば、隣接する配線層16同士
の絶縁性を保つために、配線層16の略逆台形形状の断
面形状における底角が0〜40°から、45〜85°、
特に45〜80°になるように加工することによって、
配線層16の線幅のばらつきや隣接する配線層間の短絡
などの発生を防止することができる。
According to the present invention, in order to maintain the insulation between the adjacent wiring layers 16, the bottom angle of the wiring layer 16 in the substantially inverted trapezoidal cross section is from 0 to 40 ° to 45 to 85 °,
In particular, by processing so that it becomes 45-80 degrees,
Variation in the line width of the wiring layer 16 and occurrence of a short circuit between adjacent wiring layers can be prevented.

【0036】即ち、この時の底角αが45°よりも小さ
いと線幅のばらつきや隣接する配線層間での絶縁信頼性
が低くなり、85°よりも大きいと、除去量を大きくす
る必要があるために配線層の厚みが非常に薄くなってし
まう。
That is, if the base angle α at this time is smaller than 45 °, variations in line width and the reliability of insulation between adjacent wiring layers decrease, and if it is larger than 85 °, it is necessary to increase the removal amount. For this reason, the thickness of the wiring layer becomes extremely thin.

【0037】この底角は、配線層16の断面における側
面が湾曲した面によって形成されていることから、少な
くとも配線層16の表面から平行に除去することによっ
て、底角を徐々に大きくすることができ、その除去の深
さの調整によって底角を任意の値に調整できる。
Since the bottom angle is formed by a curved side surface in the cross section of the wiring layer 16, it is possible to gradually increase the bottom angle by removing at least the bottom angle in parallel from the surface of the wiring layer 16. The base angle can be adjusted to an arbitrary value by adjusting the depth of the removal.

【0038】この除去は、a)平面研摩、b)サンドブ
ラスト、c)エッチング等で実施できる。a)b)の方
法では、図3(e1)に示すように、配線層16よび絶
縁シート11の表面を同時に除去することによって配線
層16の底角を大きくすることができる。また、c)エ
ッチングなどの化学的方法の場合には、そのエッチング
条件を調整することによって図3(e2)に示すよう
に、配線層16のみを選択的にエッチング除去すること
ができ、これによっても底角を大きくすることができ
る。
This removal can be performed by a) planar polishing, b) sand blast, c) etching or the like. In the methods a) and b), the bottom angle of the wiring layer 16 can be increased by simultaneously removing the surface of the wiring layer 16 and the surface of the insulating sheet 11 as shown in FIG. In the case of a chemical method such as c) etching, by adjusting the etching conditions, only the wiring layer 16 can be selectively removed by etching as shown in FIG. Can also increase the base angle.

【0039】特に、c)の方法では、絶縁シートの厚み
が変化することがないために、配線基板のサイズの設計
に影響を及ぼすことがない。また、絶縁シートがプリプ
レグなどのようにガラスクロスと樹脂との複合体からな
る場合、絶縁シートの強度などの特性に対しても影響を
与えることがないことから好適である。
In particular, in the method c), since the thickness of the insulating sheet does not change, it does not affect the design of the size of the wiring board. In addition, when the insulating sheet is made of a composite of glass cloth and resin, such as a prepreg, it is preferable because characteristics such as strength of the insulating sheet are not affected.

【0040】このようにして作製した1層の配線基板
は、この後に、絶縁シート11中の熱硬化性樹脂が完全
に硬化する条件で熱処理することによって、両面または
片面に配線層が形成された配線基板を作製することがで
きる。
The single-layer wiring board thus manufactured was thereafter subjected to a heat treatment under the condition that the thermosetting resin in the insulating sheet 11 was completely cured, so that a wiring layer was formed on both surfaces or one surface. A wiring substrate can be manufactured.

【0041】さらには、この配線基板をコア基板とし、
その表面に周知のビルドアップ法により感光性樹脂から
なる絶縁層と、メッキなどの薄膜形成法により形成され
た配線やビアホール導体を順次積層して高密度の配線基
板を作製することもできる。
Further, this wiring board is used as a core board,
An insulating layer made of a photosensitive resin by a well-known build-up method and wirings and via-hole conductors formed by a thin film forming method such as plating can be sequentially laminated on the surface to produce a high-density wiring board.

【0042】また、図3、図4と同様にして作製した複
数の配線基板を位置合わせして積層圧着した後に、一括
して熱硬化することによって多層構造の配線基板を作製
することができる。
Further, a plurality of wiring boards manufactured in the same manner as in FIGS. 3 and 4 are aligned, laminated and pressed, and then heat-cured collectively to manufacture a multilayer wiring board.

【0043】[0043]

【実施例】BTレジン、PPE(ポリフェニレンエーテ
ル)またはポリイミド熱硬化性樹脂に平均粒径が5μm
の球状SiO2、BaTiO3、MgTiO3を50体積
%加え、これに溶媒として酢酸ブチル、トルエン、ME
K(メチルエチルケトン)等を加え、さらに有機樹脂の
硬化を促進させるための触媒を添加し、攪拌翼が公転お
よび自転する攪拌機により1時間混合した後、スラリー
をドクターブレード法により厚さ200μmの絶縁シー
トを作製した(表1の試料1〜20)。
[Example] BT resin, PPE (polyphenylene ether) or polyimide thermosetting resin has an average particle size of 5 μm
Of SiO 2 , BaTiO 3 , and MgTiO 3 of 50% by volume, and butyl acetate, toluene, ME
K (methyl ethyl ketone) and the like are added, and a catalyst for accelerating the curing of the organic resin is further added. The mixture is mixed for 1 hour by a stirrer in which a stirring blade revolves and rotates, and then the slurry is subjected to a doctor blade method to form a 200 μm-thick insulating sheet. (Samples 1 to 20 in Table 1).

【0044】また、別の絶縁シートとしてガラス布、ガ
ラス不織布、アラミド不織布にBTレジン、ポリイミド
を50体積%含浸乾燥させ厚さ200μmの絶縁シート
を構成するための半硬化のプリプレグを作製した(表1
の試料21〜24)。
As another insulating sheet, a glass cloth, a glass nonwoven cloth, and an aramid nonwoven cloth were impregnated with BT resin and polyimide at 50% by volume and dried to prepare a semi-cured prepreg for forming a 200 μm-thick insulating sheet (Table 1). 1
Samples 21 to 24).

【0045】これらの絶縁シートを150mm□にカッ
トし、CO2レーザーにより直径100μmのビアホー
ルを形成した。このビアホールに銅−銀合金粉末を主成
分とする銅ペーストをスクリーン印刷により埋め込ん
だ。
These insulating sheets were cut into 150 mm square, and via holes having a diameter of 100 μm were formed using a CO 2 laser. A copper paste containing copper-silver alloy powder as a main component was embedded in the via hole by screen printing.

【0046】一方、ポリエチレンテレフタレート(PE
T)の転写シート表面に接着剤を塗布して厚み12μm
の電解銅箔を接着した。そして、前記絶縁スラリーをレ
ジストとして前記銅箔の表面に感光性のレジストを塗布
し、ガラスマスクを通して露光してパターンを形成した
後、これを塩化第二鉄溶液中に浸漬して非パターン部を
3μm/分のエッチング速度でエッチング除去した。レ
ジスト剥離後、配線層の上面及び側面を10%のギ酸で
処理して表面粗さRaを0.4μm以下に粗化処理し
た。なお、作製した配線層は、配線は底幅が30μm、
配線と配線との最小配線間隔(配線ピッチ)が20μm
の微細な回路パターンである。
On the other hand, polyethylene terephthalate (PE)
Applying an adhesive to the transfer sheet surface of T)
Was adhered. Then, a photosensitive resist is applied to the surface of the copper foil using the insulating slurry as a resist, and after exposing through a glass mask to form a pattern, this is immersed in a ferric chloride solution to remove a non-pattern portion. Etching was performed at an etching rate of 3 μm / min. After the resist was peeled off, the upper surface and side surfaces of the wiring layer were treated with 10% formic acid to roughen the surface roughness Ra to 0.4 μm or less. In addition, in the manufactured wiring layer, the wiring has a bottom width of 30 μm,
Minimum wiring interval (wiring pitch) between wirings is 20 μm
Is a fine circuit pattern.

【0047】そして、配線層を形成した転写シートと絶
縁シートを位置合わせして真空積層機により30kg/
cm2の圧力で30秒加圧した後、転写シートと接着層
のみを剥離して配線層を絶縁シートの表面に転写した。
転写された配線層は、ほとんどが絶縁シートの表面に埋
没されており、配線層の表面と絶縁層の表面は、ほとん
ど同一平面であった。この時の配線基板における配線層
に対して5箇所の電子顕微鏡写真をとり、その逆台形形
状の底角を測定しその平均値を除去前の底角として表1
に示した。また、この配線層および絶縁シートをバフ研
磨機でバフ研磨によって絶縁シートおよび配線層の表面
を研磨するか、または2μm/分の速度でハーフエッチ
ングして配線層のみを選択的に研磨し、その研磨量を変
化させた。
Then, the transfer sheet on which the wiring layer is formed and the insulating sheet are aligned, and 30 kg /
After applying a pressure of 30 cm 2 for 30 seconds, only the transfer sheet and the adhesive layer were peeled off, and the wiring layer was transferred to the surface of the insulating sheet.
Most of the transferred wiring layer was buried in the surface of the insulating sheet, and the surface of the wiring layer and the surface of the insulating layer were almost flush. At this time, five electron micrographs were taken of the wiring layer on the wiring board, the base angles of the inverted trapezoidal shapes were measured, and the average value was taken as the base angle before removal.
It was shown to. Further, the surface of the insulating sheet and the wiring layer is polished by buffing the wiring layer and the insulating sheet with a buffing machine, or only the wiring layer is selectively polished by half-etching at a rate of 2 μm / min. The polishing amount was changed.

【0048】その後、200〜240℃で1時間熱処理
して完全硬化させて配線基板を作製した。各配線基板の
配線層の底角を前記と同様に走査型電子顕微鏡写真に基
づき求め除去後の底角βとして表1に示した。
Thereafter, heat treatment was carried out at 200 to 240 ° C. for 1 hour to completely cure, thereby producing a wiring board. The base angle of the wiring layer of each wiring board was determined based on a scanning electron micrograph in the same manner as described above, and is shown in Table 1 as the base angle β after removal.

【0049】得られた配線基板に対して、長さ0.5m
mの配線層における最大配線幅Wmaxと最小配線幅W
minを測定し、その配線幅の差(Wmax−Wmi
n)を表1に示した。
The obtained wiring board has a length of 0.5 m.
m maximum wiring width Wmax and minimum wiring width W
min is measured, and the difference between the wiring widths (Wmax−Wmi) is measured.
n) is shown in Table 1.

【0050】[0050]

【表1】 [Table 1]

【0051】表1から明らかなように、表面を研磨除去
し、前記底角α°(=β°)を45°〜85°とするこ
とにより、配線層の配線幅の差を3μm以下にでき、高
信頼性の配線基板を得ることができた。
As is clear from Table 1, the difference in wiring width between wiring layers can be reduced to 3 μm or less by polishing and removing the surface and setting the base angle α ° (= β °) to 45 ° to 85 °. Thus, a highly reliable wiring board was obtained.

【0052】また、上記の硬化前の、配線層を転写した
絶縁シートを5枚積層し、200℃で1時間加熱し多層
配線基板を作製した。この多層配線基板について、表面
平滑性を3次元測定機で測定した結果、いずれも基板表
面のうねりは10μm以下のフリップチップ実装ができ
るレベルのものであった。
Further, five insulating sheets to which the wiring layers were transferred before the above-mentioned curing were laminated, and heated at 200 ° C. for one hour to produce a multilayer wiring board. The surface smoothness of this multilayer wiring board was measured with a three-dimensional measuring device. As a result, the waviness of the board surface was of a level that allowed flip-chip mounting of 10 μm or less.

【0053】[0053]

【発明の効果】叙上のように、本発明によれば、配線層
の絶縁シートへの埋設性を阻害することなく、最小配線
間隔が20μm以下の高密度パターンであっても、配線
層の配線幅のばらつきが小さく、隣接する配線層間で短
絡などの発生のない高い信頼性の回路パターンを具備す
る配線基板を得ることができる。
As described above, according to the present invention, even if the wiring pattern is a high-density pattern having a minimum wiring interval of 20 μm or less, the wiring layer can be formed without impairing the embedding property of the wiring layer in the insulating sheet. It is possible to obtain a wiring board having a highly reliable circuit pattern with a small variation in wiring width and no occurrence of short circuit between adjacent wiring layers.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の配線基板の概略断面図である。FIG. 1 is a schematic sectional view of a wiring board of the present invention.

【図2】図1における配線層形成部分の要部拡大断面図
である。
FIG. 2 is an enlarged sectional view of a main part of a wiring layer forming portion in FIG.

【図3】本発明の配線基板を製造方法を説明するための
工程図である。
FIG. 3 is a process chart for explaining a method for manufacturing a wiring board of the present invention.

【図4】本発明における配線層を有する転写シートの製
造方法を説明するための図である。
FIG. 4 is a view for explaining a method of manufacturing a transfer sheet having a wiring layer according to the present invention.

【図5】従来の方法における転写シート上の配線層の構
造を説明するための概略断面図(a)とこれを絶縁シー
トに転写した場合の配線層の形状を示す平面図(b)で
ある。
FIG. 5A is a schematic cross-sectional view for explaining the structure of a wiring layer on a transfer sheet in a conventional method, and FIG. 5B is a plan view showing the shape of the wiring layer when the structure is transferred to an insulating sheet. .

【符号の説明】[Explanation of symbols]

1a〜1c 絶縁層 1 絶縁基板 2 配線層 3 ビアホール導体 11 絶縁シート 12 ビアホール導体 13 転写シート 14 金属箔 15 レジスト層 16 配線層 1a to 1c Insulating layer 1 Insulating substrate 2 Wiring layer 3 Via hole conductor 11 Insulating sheet 12 Via hole conductor 13 Transfer sheet 14 Metal foil 15 Resist layer 16 Wiring layer

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/46 H01L 23/12 N Fターム(参考) 5E338 AA03 AA16 CC01 CD05 EE23 5E343 AA02 AA12 AA18 BB02 BB24 BB67 CC62 DD56 EE43 EE52 ER12 ER18 ER51 ER52 FF08 GG08 5E346 AA15 AA32 AA43 BB20 CC02 CC08 CC32 CC34 CC38 CC39 CC55 DD02 DD11 EE04 FF01 FF18 GG02 GG14 GG15 GG22 GG23 GG27 GG28 HH26 Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat II (reference) H05K 3/46 H01L 23/12 NF term (reference) 5E338 AA03 AA16 CC01 CD05 EE23 5E343 AA02 AA12 AA18 BB02 BB24 BB67 CC62 DD56 EE43 EE52 ER12 ER18 ER51 ER52 FF08 GG08 5E346 AA15 AA32 AA43 BB20 CC02 CC08 CC32 CC34 CC38 CC39 CC55 DD02 DD11 EE04 FF01 FF18 GG02 GG14 GG15 GG22 GG23 GG27 GG28 HH26

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】絶縁基板の表面に、金属箔からなる配線層
が埋設形成されてなる配線基板であって、前記配線層の
パターンにおける最小配線間隔が30μm以下であっ
て、前記配線層が略逆台形形状からなるとともに、該略
逆台形形状における底角が45°〜85°であることを
特徴とする配線基板。
1. A wiring board in which a wiring layer made of a metal foil is buried and formed on a surface of an insulating substrate, wherein a minimum wiring interval in a pattern of the wiring layer is 30 μm or less, and the wiring layer is substantially A wiring substrate having an inverted trapezoidal shape, wherein the base angle of the substantially inverted trapezoidal shape is 45 ° to 85 °.
【請求項2】a)転写シートの一面に形成された金属箔
をエッチング処理して、底角が0°〜40°の略台形形
状の断面を有する最小配線間隔が30μm以下のパター
ンの配線層を形成する工程と、 b)上記転写シートを軟質の絶縁シートの表面に圧接
後、前記転写シートを剥離して、前記配線層を前記絶縁
シートの表面に埋設形成する工程と、 c)絶縁シート表面に形成された前記配線層の底角が4
5°〜85°になるまで、絶縁シートおよび配線層の表
面を除去する工程と、を具備することを特徴とする配線
基板の製造方法。
A) a metal layer formed on one surface of the transfer sheet is subjected to an etching treatment to form a wiring layer having a substantially trapezoidal cross section having a base angle of 0 ° to 40 ° and a minimum wiring interval of 30 μm or less. B) pressing the transfer sheet against the surface of the soft insulating sheet, peeling the transfer sheet, and burying the wiring layer on the surface of the insulating sheet; c) forming the insulating sheet The bottom angle of the wiring layer formed on the surface is 4
Removing the surface of the insulating sheet and the wiring layer until the angle reaches 5 ° to 85 °.
【請求項3】a)転写シートの一面に形成された金属箔
をエッチング処理して、底角が0°〜40°の略台形形
状の断面を有する最小配線間隔が30μm以下のパター
ンの配線層を形成する工程と、 b)上記転写シートを軟質の絶縁シートの表面に圧接
後、前記転写シートを剥離して、前記配線層を前記絶縁
シートの表面に埋設形成する工程と、 c)絶縁シート表面に形成された前記配線層の底角が4
5°〜85°になるまで、配線層の表面のみを除去する
工程と、を具備することを特徴とする配線基板の製造方
法。
3. A wiring layer having a substantially trapezoidal cross section having a bottom angle of 0 ° to 40 ° and a minimum wiring interval of 30 μm or less by etching a metal foil formed on one surface of a transfer sheet. B) pressing the transfer sheet against the surface of the soft insulating sheet, peeling the transfer sheet, and burying the wiring layer on the surface of the insulating sheet; c) forming the insulating sheet The bottom angle of the wiring layer formed on the surface is 4
Removing only the surface of the wiring layer until the angle reaches 5 ° to 85 °.
【請求項4】さらに、d)前記a)〜c)を経て作製さ
れた配線層を具備する絶縁シートを複数枚積層する工程
と、を具備することを特徴とする請求項2または請求項
3記載の配線基板の製造方法。
4. The method according to claim 2, further comprising the step of: d) laminating a plurality of insulating sheets having the wiring layers produced through the steps a) to c). The method for manufacturing the wiring board according to the above.
JP2001164634A 2000-10-31 2001-05-31 Wiring board manufacturing method Expired - Fee Related JP4605939B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001164634A JP4605939B2 (en) 2000-10-31 2001-05-31 Wiring board manufacturing method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000332650 2000-10-31
JP2000-332650 2000-10-31
JP2001164634A JP4605939B2 (en) 2000-10-31 2001-05-31 Wiring board manufacturing method

Publications (2)

Publication Number Publication Date
JP2002204043A true JP2002204043A (en) 2002-07-19
JP4605939B2 JP4605939B2 (en) 2011-01-05

Family

ID=26603143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001164634A Expired - Fee Related JP4605939B2 (en) 2000-10-31 2001-05-31 Wiring board manufacturing method

Country Status (1)

Country Link
JP (1) JP4605939B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2229774C1 (en) * 2002-10-17 2004-05-27 Сухолитко Валентин Афанасьевич Printed-circuit board
JP2005311202A (en) * 2004-04-23 2005-11-04 Matsushita Electric Works Ltd Wiring board and manufacturing method thereof
JP2008235910A (en) * 2008-03-24 2008-10-02 Kyocera Corp Wiring board manufacturing method
CN102640577A (en) * 2009-11-25 2012-08-15 Lg伊诺特有限公司 Printed circuit board and manufacturing method thereof
WO2013030931A1 (en) * 2011-08-29 2013-03-07 日本碍子株式会社 Laminated sintered ceramic wiring substrate, and semiconductor package containing wiring substrate
JP2014160705A (en) * 2013-02-19 2014-09-04 Kyocera Corp Wiring board, package structure using the same, electronic device using the same and wiring board manufacturing method
CN112165767A (en) * 2020-10-27 2021-01-01 惠州市特创电子科技有限公司 Multilayer circuit board and mobile communication device
JP2022122386A (en) * 2021-02-10 2022-08-23 日本特殊陶業株式会社 wiring board

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6235693A (en) * 1985-08-09 1987-02-16 末広 照朗 Circuit board
JPH1174625A (en) * 1997-08-28 1999-03-16 Kyocera Corp Wiring board and manufacturing method thereof
JPH11163525A (en) * 1997-11-27 1999-06-18 Kyocera Corp Method for manufacturing multilayer wiring board
JPH11340367A (en) * 1998-05-29 1999-12-10 Kyocera Corp Multilayer wiring board and method of manufacturing the same
JP2000223837A (en) * 1999-02-01 2000-08-11 Kyocera Corp Wiring board mounted with electric element and method of manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6235693A (en) * 1985-08-09 1987-02-16 末広 照朗 Circuit board
JPH1174625A (en) * 1997-08-28 1999-03-16 Kyocera Corp Wiring board and manufacturing method thereof
JPH11163525A (en) * 1997-11-27 1999-06-18 Kyocera Corp Method for manufacturing multilayer wiring board
JPH11340367A (en) * 1998-05-29 1999-12-10 Kyocera Corp Multilayer wiring board and method of manufacturing the same
JP2000223837A (en) * 1999-02-01 2000-08-11 Kyocera Corp Wiring board mounted with electric element and method of manufacturing the same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2229774C1 (en) * 2002-10-17 2004-05-27 Сухолитко Валентин Афанасьевич Printed-circuit board
JP2005311202A (en) * 2004-04-23 2005-11-04 Matsushita Electric Works Ltd Wiring board and manufacturing method thereof
JP2008235910A (en) * 2008-03-24 2008-10-02 Kyocera Corp Wiring board manufacturing method
CN102640577A (en) * 2009-11-25 2012-08-15 Lg伊诺特有限公司 Printed circuit board and manufacturing method thereof
JP2013512562A (en) * 2009-11-25 2013-04-11 エルジー イノテック カンパニー リミテッド Printed circuit board and manufacturing method thereof
US9532462B2 (en) 2009-11-25 2016-12-27 Lg Innotek Co., Ltd. Printed circuit board and manufacturing method thereof
WO2013030931A1 (en) * 2011-08-29 2013-03-07 日本碍子株式会社 Laminated sintered ceramic wiring substrate, and semiconductor package containing wiring substrate
US8421215B2 (en) 2011-08-29 2013-04-16 Ngk Insulators, Ltd. Laminated and sintered ceramic circuit board, and semiconductor package including the circuit board
JP2014160705A (en) * 2013-02-19 2014-09-04 Kyocera Corp Wiring board, package structure using the same, electronic device using the same and wiring board manufacturing method
CN112165767A (en) * 2020-10-27 2021-01-01 惠州市特创电子科技有限公司 Multilayer circuit board and mobile communication device
JP2022122386A (en) * 2021-02-10 2022-08-23 日本特殊陶業株式会社 wiring board

Also Published As

Publication number Publication date
JP4605939B2 (en) 2011-01-05

Similar Documents

Publication Publication Date Title
EP1250033A2 (en) Printed circuit board and electronic component
JPH10173316A (en) Transfer sheet for forming wiring board and method for manufacturing wiring board using the same
JP4691763B2 (en) Method for manufacturing printed wiring board
JP4129166B2 (en) Electrolytic copper foil, film with electrolytic copper foil, multilayer wiring board, and manufacturing method thereof
JP3441368B2 (en) Multilayer wiring board and manufacturing method thereof
JP3085658B2 (en) Wiring board and manufacturing method thereof
JP2002204043A (en) Wiring board and method of manufacturing the same
JP4646386B2 (en) Wiring board manufacturing method
JP2000133916A (en) Transfer wiring pattern forming material, method of manufacturing transfer wiring pattern forming material, wiring board using transfer wiring pattern forming material, and method of manufacturing the same
JP3674662B2 (en) Wiring board manufacturing method
JP2001308536A (en) Multilayer wiring board and method of manufacturing the same
JP3199637B2 (en) Method for manufacturing multilayer wiring board
JP3071764B2 (en) Film with metal foil and method of manufacturing wiring board using the same
JP3631682B2 (en) Multilayer wiring board and manufacturing method thereof
JP4632514B2 (en) Wiring board and manufacturing method thereof
JPH11103165A (en) Multilayer wiring board and method of manufacturing the same
JP3728059B2 (en) Multilayer wiring board
JP2001237542A (en) Wiring board
JP2002368416A (en) Printed wiring board and manufacturing method therefor
JPH10107445A (en) Multilayer wiring board and method of manufacturing the same
JP3588888B2 (en) Method for manufacturing multilayer printed wiring board
JP3107535B2 (en) Wiring board, circuit component mounted body, and method of manufacturing wiring board
JPH1075057A (en) Method for manufacturing flexible multilayer wiring board
JP2002103494A (en) Prepreg, printed wiring board and method of manufacturing the same
JPH09321430A (en) Method for manufacturing multilayer printed wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100610

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101005

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees