[go: up one dir, main page]

JP2002299576A - Method of manufacturing ferroelectric thin film element and ferroelectric thin film element - Google Patents

Method of manufacturing ferroelectric thin film element and ferroelectric thin film element

Info

Publication number
JP2002299576A
JP2002299576A JP2001097538A JP2001097538A JP2002299576A JP 2002299576 A JP2002299576 A JP 2002299576A JP 2001097538 A JP2001097538 A JP 2001097538A JP 2001097538 A JP2001097538 A JP 2001097538A JP 2002299576 A JP2002299576 A JP 2002299576A
Authority
JP
Japan
Prior art keywords
thin film
ferroelectric thin
ferroelectric
substrate
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001097538A
Other languages
Japanese (ja)
Inventor
Hiroaki Tamura
博明 田村
Tatsuya Hara
竜弥 原
Katsuhiro Takahashi
克弘 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001097538A priority Critical patent/JP2002299576A/en
Publication of JP2002299576A publication Critical patent/JP2002299576A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 (修正有) 【課題】水素バリア薄膜材料をそれに最も適した方法で
作製し、強誘電体薄膜材料の還元による素子特性の劣化
を防止した強誘電体薄膜素子の製造方法を提供する。 【解決手段】水素バリア膜と整合性の良い別基板上に予
め結晶性の良好な水素バリア膜を成膜し、これを強誘電
体薄膜キャパシタ上に転写形成する。強誘電体薄膜キャ
パシタ上に水素バリア薄膜206を成膜する工程がA)
基板Aの表面に水素バリア薄膜であるイリジウム酸化膜
211を成膜する工程、B)水素バリア薄膜上に金属B
錫薄膜210を成膜する工程、C)強誘電体薄膜キャパ
シタの上電極209と基板Aの表面とを接合する工程、
C)基板Aを引き剥がすことにより水素バリア薄膜を強
誘電体薄膜キャパシタ上に転写する工程よりなる。
(57) [Abstract] (Modified) [Problem] A method of manufacturing a ferroelectric thin film element in which a hydrogen barrier thin film material is produced by a method most suitable for the method and deterioration of element characteristics due to reduction of the ferroelectric thin film material is prevented. I will provide a. A hydrogen barrier film having good crystallinity is formed in advance on another substrate having good matching with the hydrogen barrier film, and this is transferred and formed on a ferroelectric thin film capacitor. The step of forming the hydrogen barrier thin film 206 on the ferroelectric thin film capacitor is A).
Step of forming an iridium oxide film 211 as a hydrogen barrier thin film on the surface of the substrate A; B) Metal B on the hydrogen barrier thin film
A step of forming a tin thin film 210; a step of bonding the upper electrode 209 of the ferroelectric thin film capacitor to the surface of the substrate A;
C) a step of transferring the hydrogen barrier thin film onto the ferroelectric thin film capacitor by peeling off the substrate A.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】近年、PZT(チタン酸ジルコ
ン酸鉛)系に代表されるセラミックス薄膜及びそれらを
用いた強誘電体メモリー、マイクロアクチュエーター、
焦電センサ等のセラミックス薄膜デバイスの研究開発が
盛んにおこなわれている。
BACKGROUND OF THE INVENTION In recent years, ceramic thin films represented by PZT (lead zirconate titanate), ferroelectric memories and microactuators using them,
Research and development of ceramic thin film devices such as pyroelectric sensors have been actively conducted.

【0002】本発明は、特に半導体基板上に形成された
記憶を保持するための強誘電体薄膜キャパシタとスイッ
チングトランジスタとでメモリセルが構成される強誘電
体薄膜メモリに関する。
The present invention particularly relates to a ferroelectric thin film memory in which a memory cell is formed by a ferroelectric thin film capacitor formed on a semiconductor substrate for holding data and a switching transistor.

【0003】[0003]

【従来の技術】強誘電体特有の自発分極を利用した不揮
発性メモリ素子(強誘電体メモリ素子)は、その高速書
き込み/読み出し、低電圧動作等の特徴から、従来の不
揮発性メモリのみならず、SRAM(スタティックRAM)やD
RAM等の殆どのメモリに置き換わる可能性を持ってい
る。強誘電体材料としてはチタン酸ジルコン酸鉛(PZ
T)をはじめとするペロブスカイト型酸化物やSrBi2Ta2O
9等のビスマス層状化合物が注目されている。
2. Description of the Related Art A non-volatile memory element (ferroelectric memory element) utilizing spontaneous polarization peculiar to a ferroelectric material has characteristics such as high-speed writing / reading and low-voltage operation. , SRAM (static RAM) and D
It has the potential to replace most memories such as RAM. As a ferroelectric material, lead zirconate titanate (PZ
T) and other perovskite oxides and SrBi 2 Ta 2 O
Bismuth layered compounds such as 9 have attracted attention.

【0004】一般に上述の酸化物材料をキャパシタ絶縁
層として用いる場合、上電極形成後に、各メモリ素子間
の電気的絶縁を主目的としてSiO2等の層間絶縁膜で被覆
される。この膜を成膜する際、反応副生成物として発生
する水素が強誘電体薄膜まで到達すると、その還元作用
によって強誘電体特性が著しく劣化してしまう。また、
スイッチング素子としてのMOSトランジスタは、素子製
造工程で発生するシリコン単結晶中の格子欠陥によって
特性が劣化するため、最終段階において水素混合窒素ガ
ス中で熱処理を施す必要がある。ところがこの工程にお
ける水素濃度は上述の層間絶縁膜形成時にくらべて高濃
度であり、強誘電体薄膜に与えるダメージはより深刻と
なる。
In general, when the above-described oxide material is used as a capacitor insulating layer, it is covered with an interlayer insulating film such as SiO 2 for the main purpose of electrical insulation between the memory elements after forming the upper electrode. In forming this film, when hydrogen generated as a reaction by-product reaches the ferroelectric thin film, the ferroelectric characteristics are significantly deteriorated by the reducing action. Also,
The characteristics of a MOS transistor as a switching element are degraded by lattice defects in a silicon single crystal generated in an element manufacturing process. Therefore, it is necessary to perform a heat treatment in a hydrogen-mixed nitrogen gas in a final stage. However, the hydrogen concentration in this step is higher than that during the formation of the interlayer insulating film, and the damage to the ferroelectric thin film becomes more serious.

【0005】このような課題を克服するための手段とし
ては強誘電体薄膜キャパシタの上電極上に水素にたいし
てバリア効果を示す薄膜を形成し、強誘電体薄膜を水素
雰囲気から保護する方法が提案されている。成膜手法と
しては、特開平11-126883や特開平11-8355に示されるよ
うにスパッタリング等によって所望材料を上電極上に成
膜するのが一般的である。
As a means for overcoming such problems, a method has been proposed in which a thin film exhibiting a barrier effect against hydrogen is formed on the upper electrode of a ferroelectric thin film capacitor to protect the ferroelectric thin film from a hydrogen atmosphere. ing. As a film forming technique, as shown in JP-A-11-126883 and JP-A-11-8355, a desired material is generally formed on the upper electrode by sputtering or the like.

【0006】[0006]

【発明が解決しようとする課題】水素バリア膜の有力候
補として酸化物材料が精力的に研究されている。IrOxは
その代表例であり、耐還元性がしらべられている。たと
えば、J.Electrochem.Soc.136,1740(1989)やSurface Sc
ience 144,451(1984)では、違った成膜手法で作製され
たIrOx膜間で、還元雰囲気に対する耐性が調べられてい
る。これらの報告によれば、結晶性の違いによって還元
され易さは大きく異なり、結晶性が良いIrOxほど水素耐
性に優れている。たとえば単結晶Irの表面を酸化して得
られたIrOx薄膜は、700℃近い高温の水素雰囲気におい
ても還元されないという結果が掲載されている。このよ
うな結晶性の良好なIrOx薄膜を水素バリア膜として用い
れば、水素雰囲気中においても容易に還元され難く、水
素バリアとして十分な効果が期待できる。
Oxide materials have been energetically studied as potential candidates for hydrogen barrier films. IrOx is a typical example, and its reduction resistance has been investigated. For example, J. Electrochem. Soc. 136, 1740 (1989) and Surface Sc
In ience 144, 451 (1984), the resistance to a reducing atmosphere is examined between IrOx films formed by different film forming methods. According to these reports, the ease of reduction greatly differs depending on the crystallinity, and IrOx with better crystallinity has better hydrogen resistance. For example, it is reported that an IrOx thin film obtained by oxidizing the surface of single-crystal Ir is not reduced even in a high-temperature hydrogen atmosphere near 700 ° C. If such an IrOx thin film having good crystallinity is used as a hydrogen barrier film, it is difficult to be easily reduced even in a hydrogen atmosphere, and a sufficient effect as a hydrogen barrier can be expected.

【0007】ところが上述のように、IrOxの成膜には一
般的にスパッタリング等の手法が用いられる。通常、Ir
メタルターゲットを使用して反応性スパッタを行うが、
この場合に得られるIrOxの結晶性には限度がある。As-d
epoの状態から酸化度を向上させるにはポストアニール
が有効であるが、高温における酸素雰囲気処理はCMOS基
板にダメージを与える恐れがあるため、処理温度に制約
が課せられる。従来の方法では、水素雰囲気にたいして
十分なバリア効果を発揮する酸化膜が得られないという
問題点があった。
However, as described above, a technique such as sputtering is generally used for forming IrOx. Usually Ir
Perform reactive sputtering using a metal target.
The crystallinity of IrOx obtained in this case is limited. As-d
Although post-annealing is effective to increase the degree of oxidation from the state of epo, treatment in an oxygen atmosphere at a high temperature may damage the CMOS substrate, so that the treatment temperature is limited. The conventional method has a problem in that an oxide film exhibiting a sufficient barrier effect against a hydrogen atmosphere cannot be obtained.

【0008】本発明の強誘電体薄膜素子の製造方法は、
水素にたいしてバリア効果を示す薄膜材料をそれに最も
適した方法で作製することによって、強誘電体薄膜材料
の還元による素子特性の劣化を防止することを目的とし
ている。
The method for manufacturing a ferroelectric thin film element of the present invention comprises:
It is an object of the present invention to prevent deterioration of device characteristics due to reduction of a ferroelectric thin film material by producing a thin film material exhibiting a barrier effect against hydrogen by a method most suitable for the thin film material.

【0009】[0009]

【課題を解決するための手段】請求項1に記載の強誘電
体薄膜デバイスの製造方法は、1)CMOS回路基板上に下
電極と強誘電体薄膜および上電極を積層することによっ
て強誘電体薄膜キャパシタを作製する工程、2)前記強
誘電体薄膜キャパシタ上に水素に対してバリア効果を示
す薄膜を成膜する工程、3)前記1)工程と2)工程に
よって得られた積層構造を所望形状にパターニングする
工程、4)前記強誘電体薄膜キャパシタと前記CMOS回路
基板上に設けられた素子とを電気的に接続する工程を含
む強誘電体薄膜素子の製造方法において、前記2)工程
がA)基板Aの表面に水素に対してバリア効果を示す薄膜
を成膜する工程、B)前記水素に対してバリア効果を示す
薄膜上に金属Bを成膜する工程、C)前記強誘電体薄膜キ
ャパシタの上電極と前記基板Aの表面とを接合する工
程、C)前記基板Aを引き剥がすことによって前記水素に
対してバリア効果を示す薄膜を前記強誘電体薄膜キャパ
シタ上に転写する工程よりなることを特徴とする。
According to the present invention, there is provided a method of manufacturing a ferroelectric thin film device, comprising: 1) stacking a lower electrode, a ferroelectric thin film, and an upper electrode on a CMOS circuit board; A step of manufacturing a thin film capacitor, 2) a step of forming a thin film having a barrier effect against hydrogen on the ferroelectric thin film capacitor, and 3) a desired laminated structure obtained by the steps 1) and 2). Patterning into a shape; 4) a method of manufacturing a ferroelectric thin-film element including a step of electrically connecting the ferroelectric thin-film capacitor to an element provided on the CMOS circuit board. A) a step of forming a thin film having a barrier effect against hydrogen on the surface of the substrate A; B) a step of forming a metal B on the thin film having a barrier effect against hydrogen; C) the ferroelectric substance Upper electrode and front of thin film capacitor A step of bonding the surface of the substrate A, C), characterized by comprising the step of transferring a thin film showing a barrier effect with respect to the hydrogen on the ferroelectric thin film on the capacitor by peeling the substrate A.

【0010】上記方法によれば、水素に対してバリア効
果を示す薄膜を、それに最も適した成膜条件で作製する
ことができるため、強誘電体薄膜キャパシタ上に設けら
れたとき、水素に対するバリア効果が最大限発揮される
という効果を有する。
According to the above-mentioned method, a thin film exhibiting a barrier effect against hydrogen can be produced under the most suitable film forming conditions. It has the effect that the effect is maximized.

【0011】請求項2に記載の強誘電体薄膜素子の製造
方法は、前記基板Aが単結晶であることを特徴とする。
A method of manufacturing a ferroelectric thin film element according to a second aspect is characterized in that the substrate A is a single crystal.

【0012】上記方法によれば、水素に対してバリア効
果を示す薄膜の結晶性を向上させることができるためバ
リア効果を向上させることができるという効果を有す
る。
According to the above method, the crystallinity of a thin film exhibiting a barrier effect against hydrogen can be improved, so that the barrier effect can be improved.

【0013】請求項3に記載の強誘電体薄膜素子の製造
方法は、前記A)工程がD)基板A上に金属薄膜Dを成膜す
る工程とE)前記金属薄膜Dを酸化させる工程よりなるこ
とを特徴とする。
The method of manufacturing a ferroelectric thin film element according to claim 3, wherein the step A) comprises: D) forming a metal thin film D on a substrate A; and E) oxidizing the metal thin film D. It is characterized by becoming.

【0014】上記方法によれば、水素に対してバリア効
果を示す酸化物薄膜の結晶性を向上させることができる
ため、よりすぐれたバリア効果が得られるという効果を
有する。
According to the above method, the crystallinity of the oxide thin film exhibiting a barrier effect against hydrogen can be improved, so that an excellent barrier effect can be obtained.

【0015】請求項4に記載の強誘電体薄膜素子の製造
方法は、前記強誘電体薄膜キャパシタの上電極最表面が
錫であることを特徴とする。
According to a fourth aspect of the present invention, in the method of manufacturing a ferroelectric thin film element, the outermost surface of the upper electrode of the ferroelectric thin film capacitor is tin.

【0016】上記方法によれば、基板A上に形成された
水素に対してバリア効果を示す薄膜が再現性良く強誘電
体薄膜キャパシタ上に転写されるという効果を有する。
According to the above method, there is an effect that a thin film having a barrier effect against hydrogen formed on the substrate A is transferred onto the ferroelectric thin film capacitor with good reproducibility.

【0017】請求項5に記載の強誘電体薄膜素子の製造
方法は、前記金属Bが白金であることを特徴とする。
According to a fifth aspect of the present invention, in the method of manufacturing a ferroelectric thin film element, the metal B is platinum.

【0018】上記方法によれば、基板A上に形成された
水素に対してバリア効果を示す薄膜がさらに再現性よく
強誘電体薄膜キャパシタ上に転写されるという効果を有
する。
According to the above method, the thin film having a barrier effect against hydrogen formed on the substrate A is transferred to the ferroelectric thin film capacitor with higher reproducibility.

【0019】請求項6に記載の強誘電体薄膜素子の製造
方法は、前記金属Bが金であることを特徴とする。
According to a sixth aspect of the present invention, in the method of manufacturing a ferroelectric thin film element, the metal B is gold.

【0020】上記方法によれば、基板A上に形成された
水素に対してバリア効果を示す薄膜が再現性良く強誘電
体薄膜キャパシタ上に転写されるとともに、その後のプ
ロセス中でも安定した密着力が維持されるという効果を
有する。
According to the above method, the thin film having a barrier effect against hydrogen formed on the substrate A is transferred onto the ferroelectric thin film capacitor with good reproducibility, and a stable adhesion force is maintained even during the subsequent process. It has the effect of being maintained.

【0021】請求項7に記載の強誘電体薄膜素子の製造
方法は、前記金属Bが錫であることを特徴とする。
According to a seventh aspect of the present invention, in the method of manufacturing a ferroelectric thin film element, the metal B is tin.

【0022】上記方法によれば、基板A上に形成された
水素に対してバリア効果を示す薄膜が再現性良く強誘電
体薄膜キャパシタ上に転写されるという効果を有する。
According to the above method, there is an effect that a thin film having a barrier effect against hydrogen formed on the substrate A is transferred onto the ferroelectric thin film capacitor with good reproducibility.

【0023】請求項8に記載の強誘電体薄膜素子の製造
方法は、前記強誘電体薄膜キャパシタの上電極最表面が
白金であることを特徴とする。
[0023] A method of manufacturing a ferroelectric thin film element according to claim 8 is characterized in that the outermost surface of the upper electrode of the ferroelectric thin film capacitor is platinum.

【0024】上記方法によれば、基板A上に形成された
水素に対してバリア効果を示す薄膜がさらに再現性よく
強誘電体薄膜キャパシタ上に転写されるという効果を有
する。
According to the above-described method, there is an effect that a thin film formed on the substrate A and exhibiting a barrier effect against hydrogen is transferred onto the ferroelectric thin film capacitor with higher reproducibility.

【0025】請求項9に記載の強誘電体薄膜素子の製造
方法は、前記強誘電体薄膜キャパシタの上電極最表面が
金であることを特徴とする。
According to a ninth aspect of the present invention, in the method of manufacturing a ferroelectric thin film element, the outermost surface of the upper electrode of the ferroelectric thin film capacitor is made of gold.

【0026】上記方法によれば、基板A上に形成された
水素に対してバリア効果を示す薄膜が再現性良く強誘電
体薄膜キャパシタ上に転写されるとともに、その後のプ
ロセス中でも安定した密着力が維持されるという効果を
有する。
According to the above method, a thin film having a barrier effect against hydrogen formed on the substrate A is transferred onto the ferroelectric thin film capacitor with good reproducibility, and a stable adhesion force is maintained even during the subsequent process. It has the effect of being maintained.

【0027】請求項10に記載の強誘電体薄膜素子の製造
方法は、前記金属薄膜Dがイリジウムであることを特徴
とする。
According to a tenth aspect of the present invention, in the method of manufacturing a ferroelectric thin film element, the metal thin film D is iridium.

【0028】上記方法によれば、水素に対してバリア効
果を示す薄膜として、良好な結晶性を有するIrOxを強誘
電体薄膜キャパシタ上に設けることが可能になるという
効果を有する。
According to the above method, there is an effect that IrOx having good crystallinity can be provided on a ferroelectric thin film capacitor as a thin film having a barrier effect against hydrogen.

【0029】また、本発明の製造方法によって作製され
た強誘電体薄膜素子は、プロセス中に発生する水素に起
因した強誘電体材料の特性劣化が無いため、きわめて優
れた素子性能を発揮するという効果を有する。
Further, the ferroelectric thin-film element manufactured by the manufacturing method of the present invention exhibits extremely excellent element performance because there is no deterioration of the ferroelectric material characteristics due to hydrogen generated during the process. Has an effect.

【0030】[0030]

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0031】(実施例1)はじめに図2から図6をもちい
て強誘電体薄膜素子の積層過程を模式的に説明する。
(Embodiment 1) First, a laminating process of a ferroelectric thin film element will be schematically described with reference to FIGS.

【0032】単結晶シリコン基板201上にスイッチング
トランジスタ202となるMOSトランジスタ及び素子分離領
域203を形成し、さらに層間絶縁膜としてボロン燐ドー
プシリコン酸化膜(BPSG)204を成膜した。
On a single crystal silicon substrate 201, a MOS transistor serving as a switching transistor 202 and an element isolation region 203 were formed, and a boron phosphorus-doped silicon oxide film (BPSG) 204 was formed as an interlayer insulating film.

【0033】次にリソグラフィ工程により、コンタクト
ホール形成用のレジストパターンを形成後、ドライエッ
チング法によりコンタクトホールを開口した。ポリシリ
コン膜を堆積した後、燐をドーピングした。続けて化学
的機械的研磨によりポリシリコン膜を研磨し、コンタク
トホール内にポリシリコンプラグ205を形成した。
Next, after a resist pattern for forming a contact hole was formed by a lithography process, the contact hole was opened by a dry etching method. After depositing the polysilicon film, phosphorus was doped. Subsequently, the polysilicon film was polished by chemical mechanical polishing to form a polysilicon plug 205 in the contact hole.

【0034】次に下電極とポリシリコンプラグ205との
バリアメタル層206として窒化チタン膜をスパッタリン
グ法により成膜した。この上に下電極207としてイリジ
ウムを成膜した。
Next, a titanium nitride film was formed as a barrier metal layer 206 between the lower electrode and the polysilicon plug 205 by a sputtering method. Iridium was formed thereon as a lower electrode 207.

【0035】セラミックス薄膜の前駆体溶液としてゾル
液を調合した。溶媒の主成分として2-n-ブトキシエタノ
ールを用い、これに酢酸鉛三水和物、ジルコニウムアセ
チルアセトナートならびにチタニウムテトライソポロポ
キシドを適量溶解し、所望濃度に調整した。この原料ゾ
ル液を前記下電極207上にスピンコートによって塗布
し、適当な温度で乾燥をおこなった。ゾル液の塗布と乾
燥を繰り返すことによって所望膜厚の前駆体膜が形成さ
れる。これを最後に750℃で1分間焼成することによって
チタン酸ジルコン酸鉛(以下PZTと表記)薄膜208を得
た。さらに上電極209としてイリジウムをスパッタリン
グによって成膜した。以上の工程によって得られた薄膜
の積層構造を図2に示す。
A sol solution was prepared as a precursor solution of the ceramic thin film. 2-n-butoxyethanol was used as the main component of the solvent, and lead acetate trihydrate, zirconium acetylacetonate and titanium tetraisopolopoxide were dissolved in appropriate amounts to adjust to a desired concentration. This raw material sol was applied onto the lower electrode 207 by spin coating, and dried at an appropriate temperature. A precursor film having a desired film thickness is formed by repeating the application and drying of the sol liquid. This was finally baked at 750 ° C. for 1 minute to obtain a lead zirconate titanate (hereinafter referred to as PZT) thin film 208. Further, iridium was formed as the upper electrode 209 by sputtering. FIG. 2 shows the laminated structure of the thin films obtained by the above steps.

【0036】基板A(215)上に反応性スパッタリングに
よってイリジウム酸化膜(IrOx)211を成膜した。さら
に酸化を進行させることによって結晶性を向上させるた
め、800℃で30分間の酸素アニールをおこなった。この
上にスパッタリングによって錫薄膜210を成膜した(図
3)。
An iridium oxide film (IrOx) 211 was formed on the substrate A (215) by reactive sputtering. Oxygen annealing at 800 ° C. for 30 minutes was performed to improve the crystallinity by further oxidizing. A tin thin film 210 was formed thereon by sputtering (see FIG.
3).

【0037】基板A上に成膜された錫薄膜210の表面にた
いして弗化水素(HF)によって弗化処理を施すことにし
た。処理方法の概略を図1に示す。本実施例ではHFを生
成するための原料ガスとしてCF4をもちいている。この
ガスははじめに容器101によってH2Oと混合され、続けて
放電ユニット102へ送り込まれる。ここでH2OとCF4が分
解され、同時に二次生成物として反応性のHFが発生す
る。このHFはH2Oと共に、予め窒素によって置換されて
いる弗化処理容器103内へ送り込まれる。ヒーター104に
よって適温に加熱された試料106の表面において、 2HF+H2O→HF2 +H3O の反応が生じ、HF2 によって試料表面が弗化される。
ここでは基板A上に成膜された錫表面が弗化処理され
た。
The surface of the tin thin film 210 formed on the substrate A is fluorinated with hydrogen fluoride (HF). An outline of the processing method is shown in FIG. In this embodiment, CF 4 is used as a source gas for generating HF. This gas is first mixed with H 2 O by the container 101 and subsequently sent to the discharge unit 102. Here, H 2 O and CF 4 are decomposed, and at the same time, reactive HF is generated as a secondary product. This HF is sent together with H 2 O into the fluoridation vessel 103 which has been replaced by nitrogen in advance. The surface of the sample 106 which is heated to an appropriate temperature by the heater 104, 2HF + H 2 O → HF 2 - + H 3 O + of the reaction occurs, HF 2 - the sample surface by is fluoride.
Here, the surface of the tin film formed on the substrate A was fluorinated.

【0038】シリコン基板201と基板A(215)を重ね合
わせ、両基板を加熱しながら適当な圧力を印加した。試
料断面の模式図を図4に示す。はじめ、錫薄膜210の表面
には弗素原子が結合しているが、ある温度に達するとそ
の結合が切れ始める。代わって錫は上電極209のイリジ
ウムと結合し、錫とイリジウムの共晶が形成される。接
合面全体に共晶が形成されることによって接合がより強
固になる。充分な時間が経過した後、基板同士を引きは
がしたところ、図5に示されるように、基板A(215)とI
rOx薄膜211との界面において剥離が生じ、IrOx薄膜211
が基板A(215)上から強誘電体薄膜の上電極209上へ転
写された。
The silicon substrate 201 and the substrate A (215) were overlapped, and an appropriate pressure was applied while heating both substrates. FIG. 4 shows a schematic diagram of a cross section of the sample. First, fluorine atoms are bonded to the surface of the tin thin film 210, but when a certain temperature is reached, the bonding starts to be broken. Instead, the tin combines with iridium of the upper electrode 209 to form a eutectic of tin and iridium. The formation of a eutectic on the entire bonding surface makes the bonding stronger. After a sufficient time had elapsed, the substrates were separated from each other, and as shown in FIG. 5, the substrates A (215) and I
Separation occurs at the interface with the rOx thin film 211, and the IrOx thin film 211
Was transferred from the substrate A (215) onto the upper electrode 209 of the ferroelectric thin film.

【0039】次に下電極、PZT薄膜、上電極およびIrOx
薄膜を所望サイズにパターニングした。この上に層間絶
縁膜212としてプラズマ化学気相成長法によりTEOS(Tetr
aethylorthosilicate)膜を堆積した。強誘電体薄膜キャ
パシタの上電極と電気的コンタクトを得るための開口部
を設けた後、金属配線213を形成した。得られた素子構
造を図6に示す。これは特にスタック型と呼ばれ、高集
積化を目指したメモリセル構造のひとつである(試料
1)。
Next, a lower electrode, a PZT thin film, an upper electrode and IrOx
The thin film was patterned to a desired size. A TEOS (Tetr (Tetr)
aethylorthosilicate) film was deposited. After providing an opening for obtaining electrical contact with the upper electrode of the ferroelectric thin film capacitor, a metal wiring 213 was formed. FIG. 6 shows the obtained device structure. This is particularly called a stack type and is one of the memory cell structures aimed at high integration (sample 1).

【0040】一方、比較のため従来法によって同様な構
造の強誘電体メモリセルを作製した。すなわち、IrOx薄
膜を強誘電体薄膜キャパシタの上電極上に設ける際、こ
こではスパッタリング法によって直接堆積した。最終的
に得られるメモリ素子の構造は、錫薄膜が積層構造中に
含まれないこと以外、図6と同じである(試料2)。
On the other hand, a ferroelectric memory cell having a similar structure was manufactured by a conventional method for comparison. That is, when the IrOx thin film was provided on the upper electrode of the ferroelectric thin film capacitor, it was directly deposited here by the sputtering method. The structure of the finally obtained memory element is the same as that of FIG. 6 except that the tin thin film is not included in the laminated structure (sample 2).

【0041】それぞれの方法で得られたメモリ素子の性
能を比較することにした。本実施例では強誘電体薄膜キ
ャパシタの特性に注目するため、ヒステリシスカーブを
しらべた。結果を図7に示す。
The performance of the memory devices obtained by each method was compared. In this example, a hysteresis curve was examined to pay attention to the characteristics of the ferroelectric thin film capacitor. FIG. 7 shows the results.

【0042】図から明らかなように、本発明の方法によ
って得られた強誘電体薄膜キャパシタは従来法で得られ
たものよりも良好なヒステリシス特性を示す。特に残留
分極量は従来法で得られたキャパシタよりも格段に大き
く、このことはメモリ動作の安定性を確保する上できわ
めて有利である。
As is apparent from the figure, the ferroelectric thin film capacitor obtained by the method of the present invention shows better hysteresis characteristics than those obtained by the conventional method. In particular, the amount of remanent polarization is much larger than the capacitor obtained by the conventional method, which is extremely advantageous in securing the stability of the memory operation.

【0043】層間絶縁膜212の形成時には水素の発生が
伴う。この水素が強誘電体薄膜キャパシタに到達するの
を防ぐ目的でIrOxをバリア層として形成したが、その成
膜方法の違いによってバリア効果に顕著な差が現れたと
考えられる。本発明の方法では、IrOxを回路基板ではな
く一度別基板上に成膜している。この段階では回路側の
ダメージを考慮することなく酸素雰囲気において高温処
理をおこなうことができるため、十分酸化した膜が作製
される。このようなIrOx膜は水素にたいするバリア効果
を最大限発揮し得る。これが転写によって強誘電体キャ
パシタ上に設けられたときは、強誘電体薄膜を水素雰囲
気から完全に保護してくれる。そのため強誘電特性の劣
化は発生せず、きわめて高性能なメモリ素子が得られ
た。
When the interlayer insulating film 212 is formed, hydrogen is generated. IrOx was formed as a barrier layer for the purpose of preventing this hydrogen from reaching the ferroelectric thin film capacitor, but it is considered that a remarkable difference in the barrier effect appeared due to the difference in the film formation method. In the method of the present invention, IrOx is once deposited on another substrate instead of the circuit substrate. At this stage, the high-temperature treatment can be performed in an oxygen atmosphere without considering the damage on the circuit side, so that a sufficiently oxidized film is manufactured. Such an IrOx film can maximize the barrier effect against hydrogen. When this is provided on the ferroelectric capacitor by transfer, it completely protects the ferroelectric thin film from the hydrogen atmosphere. Therefore, the ferroelectric characteristics did not deteriorate, and an extremely high performance memory element was obtained.

【0044】(実施例2)実施例1と同様な手法によっ
て、スイッチングトランジスタが組み込まれた回路基板
上に強誘電体薄膜キャパシタを形成した(図8)。
Example 2 A ferroelectric thin film capacitor was formed on a circuit board in which a switching transistor was incorporated by the same method as in Example 1 (FIG. 8).

【0045】基板Aとして単結晶(100)Si基板415を用意
した。この上に反応性スパッタリングによってYSZ(Yttr
ia Stabilized Zirconia)416をヘテロエピタキシャル成
長させた。さらにこの上にスパッタリングによってイリ
ジウム(Ir)薄膜417を堆積させた。得られた積層構造
を図9に示す。
As a substrate A, a single crystal (100) Si substrate 415 was prepared. On top of this, YSZ (Yttr
ia Stabilized Zirconia) 416 was heteroepitaxially grown. Further, an iridium (Ir) thin film 417 was deposited thereon by sputtering. FIG. 9 shows the obtained laminated structure.

【0046】はじめにイリジウム薄膜の結晶性をしらべ
るため、広角法によるX線回折パターンを得た。観測さ
れたイリジウムの回折ピークは(100)面由来のものの
みであり、成膜されたIr薄膜は(100)配向しているこ
とが予想された。さらに結晶性の詳細をしらべるため、
Ir(200)のロッキングカーブをしらべることにした。I
r薄膜表面にたいするX線入射角をθとし、θからのずれ
をΔθと表記する。Δθ=±10°の範囲内で(200)面
からの回折強度を測定したところ、Δθ=0°を中心に
半値幅が約1°の鋭いピークが認められた。以上のこと
からYSZ上に成膜されたIr薄膜は下地基板の結晶性を反
映した(100)強配向膜であることが明らかになった。
次にこのイリジウム薄膜にたいして酸素雰囲気において
一時間の熱処理を施し、IrOx薄膜411を得た。この上に
スパッタリングによって錫薄膜410を成膜した(図1
0)。続けてこの錫薄膜410の表面にたいし、実施例1中
に記載したのと同様な方法により弗化処理を施した。
First, in order to examine the crystallinity of the iridium thin film, an X-ray diffraction pattern was obtained by a wide angle method. The observed iridium diffraction peak was only from the (100) plane, and it was expected that the formed Ir thin film was (100) oriented. In order to further investigate the crystallinity details,
I decided to study the rocking curve of Ir (200). I
r The angle of incidence of X-rays on the thin film surface is denoted by θ, and the deviation from θ is denoted by Δθ. When the diffraction intensity from the (200) plane was measured within the range of Δθ = ± 10 °, a sharp peak having a half-value width of about 1 ° around Δθ = 0 ° was observed. From the above, it became clear that the Ir thin film formed on YSZ was a (100) strongly oriented film reflecting the crystallinity of the underlying substrate.
Next, the iridium thin film was subjected to a temporary heat treatment in an oxygen atmosphere to obtain an IrOx thin film 411. A tin thin film 410 was formed thereon by sputtering (see FIG. 1).
0). Subsequently, the surface of the tin thin film 410 was subjected to a fluorination treatment in the same manner as described in Example 1.

【0047】シリコン基板401とSi(100)基板415を重ね
合わせ、両基板を加熱しながら適当な圧力を印加した。
試料断面の模式図を図11に示す。はじめ、錫薄膜410の
表面には弗素原子が結合しているが、ある温度に達する
とその結合が切れ始める。代わって錫は上電極409のイ
リジウムと結合し、錫とイリジウムの共晶が形成され
る。接合面全体に共晶が形成されることによって接合が
より強固になる。充分な時間が経過した後、基板同士を
引きはがしたところ、図12に示されるように、YSZ薄膜4
16とIrOx薄膜411との界面において剥離が生じ、IrOx薄
膜411がSi(100)基板415上から強誘電体薄膜の上電極409
上へ転写された。
The silicon substrate 401 and the Si (100) substrate 415 were overlaid, and an appropriate pressure was applied while heating both substrates.
FIG. 11 shows a schematic diagram of a cross section of the sample. First, fluorine atoms are bonded to the surface of the tin thin film 410, but when a certain temperature is reached, the bonding starts to be broken. Instead, tin combines with iridium of the upper electrode 409, and a eutectic of tin and iridium is formed. The formation of a eutectic on the entire bonding surface makes the bonding stronger. After a sufficient time had passed, the substrates were separated from each other, and as shown in FIG.
Separation occurs at the interface between the 16 and the IrOx thin film 411, and the IrOx thin film 411 is moved from the Si (100) substrate 415 to the upper electrode 409 of the ferroelectric thin film.
Transcribed up.

【0048】次に下電極、PZT薄膜、上電極およびIrOx
薄膜を所望サイズにパターニングした。この上に層間絶
縁膜412としてプラズマ化学気相成長法によりTEOS(Tetr
aethylorthosilicate)膜を堆積した。強誘電体薄膜キャ
パシタの上電極と電気的コンタクトを得るための開口部
を設けた後、金属配線413を形成した。得られた素子構
造を図13に示す。
Next, a lower electrode, a PZT thin film, an upper electrode and IrOx
The thin film was patterned to a desired size. On this, TEOS (Tetr (Tetr
aethylorthosilicate) film was deposited. After providing an opening for obtaining electrical contact with the upper electrode of the ferroelectric thin film capacitor, a metal wiring 413 was formed. FIG. 13 shows the obtained device structure.

【0049】メモリ素子の性能を実施例1の方法で得ら
れた素子と比較することにした。ここでは強誘電体薄膜
キャパシタに所定の電圧を印加した後、残留分極量(Re
manent Polarization ;Pr)の大きさをしらべた。この
値の大きいほど強誘電特性に優れているといえる。結果
を表1に示す。
The performance of the memory device was compared with the device obtained by the method of the first embodiment. Here, after applying a predetermined voltage to the ferroelectric thin film capacitor, the remanent polarization (Re
The size of manent Polarization (Pr) was examined. It can be said that the larger this value is, the more excellent the ferroelectric property is. Table 1 shows the results.

【0050】[0050]

【表1】 表1から明らかなように本実施例で得られた素子の方が
より大きなPrを示す。このことはメモリ動作の安定性を
確保する上できわめて有利である。
[Table 1] As is clear from Table 1, the device obtained in this example shows a larger Pr. This is extremely advantageous in securing the stability of the memory operation.

【0051】層間絶縁膜412の形成時には水素の発生が
伴う。この水素が強誘電体薄膜キャパシタに到達するの
を防ぐ目的で上電極の上にIrOxをバリア層として形成し
たが、その結晶性の違いによってバリア効果に差が現れ
たと考えられる。本実施例でもちいたIrOx薄膜は、基板
上に配向制御して成膜されたイリジウムを熱酸化させる
ことによって作製している。結晶性に優れたIrOxがより
効果的な水素バリア性を発現したため、素子性能はさら
に向上した。
When the interlayer insulating film 412 is formed, hydrogen is generated. IrOx was formed as a barrier layer on the upper electrode in order to prevent the hydrogen from reaching the ferroelectric thin film capacitor, but it is considered that a difference in the barrier effect appeared due to a difference in crystallinity. The IrOx thin film used in this example is manufactured by thermally oxidizing iridium formed on a substrate by controlling the orientation. The device performance was further improved because IrOx having excellent crystallinity exhibited more effective hydrogen barrier properties.

【0052】(実施例3)実施例1と同様な手法によっ
て、スイッチングトランジスタが組み込まれた回路基板
上に下電極及び強誘電体薄膜を形成した。さらに上電極
として錫(Sn)薄膜をスパッタリングによって成膜した
(図14)。続けて錫表面にたいし、実施例1中に記載し
たのと同様な方法により弗化処理を施した。
Example 3 In the same manner as in Example 1, a lower electrode and a ferroelectric thin film were formed on a circuit board having a switching transistor incorporated therein. Further, as an upper electrode, a tin (Sn) thin film was formed by sputtering (FIG. 14). Subsequently, the tin surface was fluorinated in the same manner as described in Example 1.

【0053】基板Aとして単結晶(100)Si基板515を用意
した。この上に反応性スパッタリングによってYSZ(Yttr
ia Stabilized Zirconia)516をヘテロエピタキシャル成
長させた。さらにこの上にスパッタリングによってイリ
ジウム(Ir)薄膜517を堆積させた。得られた積層構造
を図15に示す。これを酸素雰囲気において一時間程度ア
ニール処理し、IrOx薄膜511を得た。この上にスパッタ
リングによって白金510を成膜した(図16)。
As a substrate A, a single crystal (100) Si substrate 515 was prepared. On top of this, YSZ (Yttr
ia Stabilized Zirconia) 516 was heteroepitaxially grown. Further, an iridium (Ir) thin film 517 was deposited thereon by sputtering. FIG. 15 shows the obtained laminated structure. This was annealed in an oxygen atmosphere for about one hour to obtain an IrOx thin film 511. Platinum 510 was formed thereon by sputtering (FIG. 16).

【0054】シリコン基板501とSi(100)基板515を重ね
合わせ、両基板を加熱しながら適当な圧力を印加した。
試料断面の模式図を図17に示す。はじめ、錫薄膜509の
表面には弗素原子が結合しているが、ある温度に達する
とその結合が切れ始める。代わって錫は白金510と結合
し、錫と白金の共晶が形成される。接合面全体に共晶が
形成されることによって接合がより強固になる。充分な
時間が経過した後、基板同士を引きはがしたところ、図
18に示されるように、YSZ薄膜516とIrOx薄膜511との界
面において剥離が生じ、IrOx薄膜511がSi(100)基板515
上から強誘電体薄膜の上電極509上へ転写された。
The silicon substrate 501 and the Si (100) substrate 515 were overlaid, and an appropriate pressure was applied while heating both substrates.
FIG. 17 shows a schematic diagram of a cross section of the sample. Initially, fluorine atoms are bonded to the surface of the tin thin film 509, but when a certain temperature is reached, the bonding starts to be broken. Instead, the tin combines with the platinum 510 to form a eutectic of tin and platinum. The formation of a eutectic on the entire bonding surface makes the bonding stronger. After a sufficient time has passed, the boards are separated from each other.
As shown in FIG. 18, separation occurs at the interface between the YSZ thin film 516 and the IrOx thin film 511, and the IrOx thin film 511 is removed from the Si (100) substrate 515.
It was transferred onto the upper electrode 509 of the ferroelectric thin film from above.

【0055】次に下電極、PZT薄膜、上電極およびIrOx
薄膜を所望サイズにパターニングした。この上に層間絶
縁膜512としてプラズマ化学気相成長法によりTEOS(Tetr
aethylorthosilicate)膜を堆積した。強誘電体薄膜キャ
パシタの上電極と電気的コンタクトを得るための開口部
を設けた後、金属配線513を形成した。得られた素子構
造を図19に示す。
Next, a lower electrode, a PZT thin film, an upper electrode and IrOx
The thin film was patterned to a desired size. On this, TEOS (Tetr (Tetr
aethylorthosilicate) film was deposited. After providing an opening for obtaining electrical contact with the upper electrode of the ferroelectric thin film capacitor, a metal wiring 513 was formed. FIG. 19 shows the obtained device structure.

【0056】本実施例に示した方法と実施例2に示した
方法との間で素子の良品率を比較することにした。定量
的な比較のため作製された素子の数をN、これらのうち
十分な強誘電特性を観測することができた素子数をXと
定義する。XのNにたいする割合を表2に要約した。
The non-defective rate of the element was compared between the method shown in the present embodiment and the method shown in the second embodiment. The number of devices fabricated for quantitative comparison is defined as N, and the number of devices capable of observing sufficient ferroelectric properties is defined as X. Table 2 summarizes the ratio of X to N.

【0057】[0057]

【表2】 表2から明らかなように本実施例に示した素子構成の方
が良品率は高い。実施例2に記載の方法を用いて作製さ
れたメモリ素子(図19)のうち、不良であった素子の断
面を観察したところ、強誘電体薄膜キャパシタの上にIr
Oxが形成されていなかった。キャパシタのパターニング
工程において上電極上から剥離してしまった可能性が考
えられる。この場合、次工程の層間絶縁膜形成時には水
素が上電極を通過して強誘電体薄膜まで到達してしま
う。キャパシタの強誘電特性は著しく劣化することにな
り、メモリとしての素子性能は期待できない。
[Table 2] As is evident from Table 2, the non-defective product ratio is higher in the device configuration shown in this embodiment. Observation of a cross section of a defective element among the memory elements (FIG. 19) manufactured by using the method described in Example 2 showed that Ir was placed on the ferroelectric thin film capacitor.
Ox was not formed. It is conceivable that the capacitor was peeled off from the upper electrode in the patterning step. In this case, when the interlayer insulating film is formed in the next step, hydrogen passes through the upper electrode and reaches the ferroelectric thin film. The ferroelectric characteristics of the capacitor will be significantly deteriorated, and the performance of the device as a memory cannot be expected.

【0058】本実施例と実施例2とで素子構成を比べた
場合、異なる点はそれぞれの積層構造中で錫と接合する
材料である。実施例2中では錫はIrと接合していたが、
本実施例中では白金と接合している。共晶の形成され易
さの違いに起因して接合力に差が現れたと考えられる。
本実施例の素子構成のように、より接合強度が大きい白
金と錫との共晶界面を積層構造中に設けることは、IrOx
薄膜を強誘電体薄膜キャパシタ上に再現性良く形成する
上できわめて重要であることがわかった。
When the device configuration is compared between the present embodiment and the second embodiment, the difference is in the material to be bonded to tin in each laminated structure. In Example 2, tin was bonded to Ir,
In this embodiment, it is bonded to platinum. It is considered that there was a difference in the bonding strength due to the difference in the easiness of eutectic formation.
Providing a eutectic interface between platinum and tin having a higher bonding strength in the laminated structure as in the element configuration of the present embodiment is the same as IrOx.
It has been found that it is very important to form a thin film on a ferroelectric thin film capacitor with good reproducibility.

【0059】本実施例においては白金をSnと接合させた
が、金との接合であっても良い。この場合、接合強度が
さらに向上するためIrOxの転写形成がより確実なものと
なる。
In this embodiment, platinum is bonded to Sn, but it may be bonded to gold. In this case, since the bonding strength is further improved, the transfer formation of IrOx becomes more reliable.

【0060】(実施例4)実施例1と同様な手法によっ
て、スイッチングトランジスタが組み込まれた回路基板
上に下電極及び強誘電体薄膜を形成した。さらに上電極
として白金(Pt)薄膜をスパッタリングによって成膜し
た(図20)。
(Example 4) In the same manner as in Example 1, a lower electrode and a ferroelectric thin film were formed on a circuit board in which a switching transistor was incorporated. Further, a platinum (Pt) thin film was formed by sputtering as an upper electrode (FIG. 20).

【0061】基板Aとして単結晶(100)Si基板615を用意
した。この上に反応性スパッタリングによってYSZ(Yttr
ia Stabilized Zirconia)616をヘテロエピタキシャル成
長させた。さらにこの上にスパッタリングによってイリ
ジウム(Ir)薄膜617を堆積させた。得られた積層構造
を図21に示す。これを酸素雰囲気において一時間程度ア
ニール処理し、IrOx薄膜611を得た。この上にスパッタ
リングによって錫薄膜610を成膜した(図22)。この錫
表面にたいし、実施例1中に記載したのと同様な方法に
より弗化処理を施した。
As a substrate A, a single crystal (100) Si substrate 615 was prepared. On top of this, YSZ (Yttr
ia Stabilized Zirconia) 616 was heteroepitaxially grown. Further, an iridium (Ir) thin film 617 was deposited thereon by sputtering. FIG. 21 shows the obtained laminated structure. This was annealed in an oxygen atmosphere for about one hour to obtain an IrOx thin film 611. A tin thin film 610 was formed thereon by sputtering (FIG. 22). The tin surface was fluorinated in the same manner as described in Example 1.

【0062】シリコン基板601とSi(100)基板615を重ね
合わせ、両基板を加熱しながら適当な圧力を印加した。
試料断面の模式図を図23に示す。はじめ、錫薄膜610の
表面には弗素原子が結合しているが、ある温度に達する
とその結合が切れ始める。代わって錫は白金609と結合
し、錫と白金の共晶が形成される。接合面全体に共晶が
形成されることによって接合がより強固になる。充分な
時間が経過した後、基板同士を引きはがしたところ、図
24に示されるように、YSZ薄膜616とIrOx薄膜611との界
面において剥離が生じ、IrOx薄膜611がSi(100)基板615
上から強誘電体薄膜の上電極609上へ転写された。
The silicon substrate 601 and the Si (100) substrate 615 were overlaid, and an appropriate pressure was applied while heating both substrates.
FIG. 23 shows a schematic diagram of a cross section of the sample. Initially, fluorine atoms are bonded to the surface of the tin thin film 610, but when a certain temperature is reached, the bonding starts to be broken. Instead, the tin combines with the platinum 609 to form a eutectic of tin and platinum. The formation of a eutectic on the entire bonding surface makes the bonding stronger. After a sufficient time has passed, the boards are separated from each other.
As shown in FIG. 24, peeling occurs at the interface between the YSZ thin film 616 and the IrOx thin film 611, and the IrOx thin film 611 becomes a Si (100) substrate 615.
It was transferred onto the upper electrode 609 of the ferroelectric thin film from above.

【0063】次に下電極、PZT薄膜、上電極およびIrOx
薄膜を所望サイズにパターニングした。この上に層間絶
縁膜612としてプラズマ化学気相成長法によりTEOS(Tetr
aethylorthosilicate)膜を堆積した。強誘電体薄膜キャ
パシタの上電極と電気的コンタクトを得るための開口部
を設けた後、金属配線613を形成した。得られた素子構
造を図25に示す。
Next, a lower electrode, a PZT thin film, an upper electrode and IrOx
The thin film was patterned to a desired size. TEOS (Tetr (Tetr)
aethylorthosilicate) film was deposited. After providing an opening for obtaining electrical contact with the upper electrode of the ferroelectric thin film capacitor, a metal wiring 613 was formed. FIG. 25 shows the obtained device structure.

【0064】本実施例に示した方法と実施例2に示した
方法との間で素子の良品率を比較することにした。定量
的な比較のため作製された素子の数をN、これらのうち
十分な強誘電特性を観測することができた素子数をXと
定義する。XのNにたいする割合を表3に要約した。
The non-defective rate of the element was compared between the method shown in the present embodiment and the method shown in the second embodiment. The number of devices fabricated for quantitative comparison is defined as N, and the number of devices capable of observing sufficient ferroelectric properties is defined as X. Table 3 summarizes the ratio of X to N.

【0065】[0065]

【表3】 表3から明らかなように本実施例に示した素子構成の方
が良品率は高い。実施例2に記載の方法を用いて作製さ
れたメモリ素子(図25)のうち、不良であった素子の断
面を観察したところ、強誘電体薄膜キャパシタの上にIr
Oxが形成されていなかった。キャパシタのパターニング
工程において上電極上から剥離してしまった可能性が考
えられる。この場合、次工程の層間絶縁膜形成時には水
素が上電極を通過して強誘電体薄膜まで到達してしま
う。キャパシタの強誘電特性は著しく劣化することにな
り、メモリとしての素子性能は期待できない。
[Table 3] As is clear from Table 3, the non-defective rate is higher in the element configuration shown in this example. When a cross section of a defective memory device (FIG. 25) manufactured using the method described in Example 2 was observed, Ir was found to be on the ferroelectric thin film capacitor.
Ox was not formed. It is conceivable that the capacitor was peeled off from the upper electrode in the patterning step. In this case, when the interlayer insulating film is formed in the next step, hydrogen passes through the upper electrode and reaches the ferroelectric thin film. The ferroelectric characteristics of the capacitor will be significantly deteriorated, and the performance of the device as a memory cannot be expected.

【0066】本実施例と実施例2とで素子構成を比べた
場合、異なる点はそれぞれの積層構造中で錫と接合する
材料である。実施例2中では錫はIrと接合していたが、
本実施例中では白金と接合している。共晶の形成され易
さの違いに起因して接合力に差が現れたと考えられる。
本実施例の素子構成のように、より接合強度が大きい白
金と錫との共晶界面を積層構造中に設けることは、IrOx
薄膜を強誘電体薄膜キャパシタ上に再現性良く形成する
上できわめて重要であることがわかった。
When the device configuration is compared between the present embodiment and the second embodiment, the difference is in the material to be bonded to tin in each laminated structure. In Example 2, tin was bonded to Ir,
In this embodiment, it is bonded to platinum. It is considered that there was a difference in the bonding strength due to the difference in the easiness of eutectic formation.
Providing a eutectic interface between platinum and tin having a higher bonding strength in the laminated structure as in the element configuration of the present embodiment is the same as IrOx.
It has been found that it is very important to form a thin film on a ferroelectric thin film capacitor with good reproducibility.

【0067】本実施例においては白金をSnと接合させた
が、金との接合であっても良い。この場合、接合強度が
さらに向上するためIrOxの転写形成がより確実なものと
なる。
In this embodiment, platinum is bonded to Sn, but it may be bonded to gold. In this case, since the bonding strength is further improved, the transfer formation of IrOx becomes more reliable.

【図面の簡単な説明】[Brief description of the drawings]

【図1】弗化処理工程の概略を示す図。FIG. 1 is a view schematically showing a fluoridation process.

【図2】実施例1において強誘電体薄膜素子の製造工程を
示す図。
FIG. 2 is a view showing a manufacturing process of a ferroelectric thin film element in Example 1.

【図3】実施例1において強誘電体薄膜素子の製造工程を
示す図。
FIG. 3 is a diagram showing a manufacturing process of the ferroelectric thin film element in Example 1.

【図4】実施例1において強誘電体薄膜素子の製造工程を
示す図。
FIG. 4 is a diagram showing a manufacturing process of the ferroelectric thin film element in Example 1.

【図5】実施例1において強誘電体薄膜素子の製造工程を
示す図。
FIG. 5 is a diagram showing a manufacturing process of the ferroelectric thin film element in Example 1.

【図6】実施例1において強誘電体薄膜素子の製造工程を
示す図。
FIG. 6 is a diagram showing a manufacturing process of the ferroelectric thin film element in Example 1.

【図7】強誘電体薄膜キャパシタのヒステリシス特性を
示す図。
FIG. 7 is a diagram showing hysteresis characteristics of a ferroelectric thin film capacitor.

【図8】実施例2において強誘電体薄膜素子の製造工程を
示す図。
FIG. 8 is a diagram showing a manufacturing process of a ferroelectric thin film element in Example 2.

【図9】実施例2において強誘電体薄膜素子の製造工程を
示す図。
FIG. 9 is a view showing a manufacturing process of the ferroelectric thin film element in Example 2.

【図10】実施例2において強誘電体薄膜素子の製造工程
を示す図。
FIG. 10 is a diagram showing a manufacturing process of the ferroelectric thin film element in Example 2.

【図11】実施例2において強誘電体薄膜素子の製造工程
を示す図。
FIG. 11 is a diagram showing a manufacturing process of the ferroelectric thin film element in Example 2.

【図12】実施例2において強誘電体薄膜素子の製造工程
を示す図。
FIG. 12 is a diagram showing a manufacturing process of the ferroelectric thin film element in Example 2.

【図13】実施例2において強誘電体薄膜素子の製造工程
を示す図。
FIG. 13 is a diagram showing a manufacturing process of the ferroelectric thin film element in Example 2.

【図14】実施例3において強誘電体薄膜素子の製造工程
を示す図。
FIG. 14 is a diagram illustrating a manufacturing process of the ferroelectric thin-film element in the third embodiment.

【図15】実施例3において強誘電体薄膜素子の製造工程
を示す図。
FIG. 15 is a diagram showing a manufacturing process of the ferroelectric thin-film element in the third embodiment.

【図16】実施例3において強誘電体薄膜素子の製造工程
を示す図。
FIG. 16 is a diagram illustrating a manufacturing process of the ferroelectric thin film element in the third embodiment.

【図17】実施例3において強誘電体薄膜素子の製造工程
を示す図。
FIG. 17 is a diagram showing a manufacturing process of the ferroelectric thin-film element in Example 3.

【図18】実施例3において強誘電体薄膜素子の製造工程
を示す図。
FIG. 18 is a diagram illustrating a manufacturing process of the ferroelectric thin-film element in the third embodiment.

【図19】実施例3において強誘電体薄膜素子の製造工程
を示す図。
FIG. 19 is a diagram illustrating a manufacturing process of the ferroelectric thin-film element in the third embodiment.

【図20】実施例4において強誘電体薄膜素子の製造工程
を示す図。
FIG. 20 is a diagram showing a manufacturing process of the ferroelectric thin film element in Example 4.

【図21】実施例4において強誘電体薄膜素子の製造工程
を示す図。
FIG. 21 is a diagram showing a manufacturing process of the ferroelectric thin film element in Example 4.

【図22】実施例4において強誘電体薄膜素子の製造工程
を示す図。
FIG. 22 is a diagram showing a manufacturing process of the ferroelectric thin-film element in Example 4.

【図23】実施例4において強誘電体薄膜素子の製造工程
を示す図。
FIG. 23 is a diagram showing a manufacturing process of the ferroelectric thin film element in Example 4.

【図24】実施例4において強誘電体薄膜素子の製造工程
を示す図。
FIG. 24 is a diagram showing a manufacturing process of the ferroelectric thin-film element in Example 4.

【図25】実施例4において強誘電体薄膜素子の製造工程
を示す図。
FIG. 25 is a diagram illustrating a manufacturing process of the ferroelectric thin-film element in Example 4.

【符号の説明】[Explanation of symbols]

101.CF4とH2Oを混合するための容器 102.放電ユニット 103.弗化処理を施すための容器 104.試料を加熱するためのヒーター 105.除外装置 106.サンプル 201.シリコン基板 202.スイッチングトランジスタ 203.素子分離領域 204.層間絶縁膜 205.ポリシリコンプラグ 206.バリアメタル層 207.下電極 208.PZT薄膜 209.上電極 210.錫薄膜 211.IrOx薄膜 212.層間絶縁膜 213.金属配線 214.保護膜 215.基板A 401.シリコン基板 402.スイッチングトランジスタ 403.素子分離領域 404.層間絶縁膜 405.ポリシリコンプラグ 406.バリアメタル層 407.下電極 408.PZT薄膜 409.上電極 410.錫薄膜 411.IrOx薄膜 412.層間絶縁膜 413.金属配線 414.保護膜 415.Si(100)基板 416.YSZ薄膜 417.Ir薄膜 501.シリコン基板 502.スイッチングトランジスタ 503.素子分離領域 504.層間絶縁膜 505.ポリシリコンプラグ 506.バリアメタル層 507.下電極 508.PZT薄膜 509.上電極 510.白金 511.IrOx薄膜 512.層間絶縁膜 513.金属配線 514.保護膜 515.Si(100)基板 516.YSZ薄膜 517.Ir薄膜 601.シリコン基板 602.スイッチングトランジスタ 603.素子分離領域 604.層間絶縁膜 605.ポリシリコンプラグ 606.バリアメタル層 607.下電極 608.PZT薄膜 609.上電極 610.錫薄膜 611.IrOx薄膜 612.層間絶縁膜 613.金属配線 614.保護膜 615.Si(100)基板 616.YSZ薄膜 617.Ir薄膜101. Vessel for mixing CF 4 and H 2 O 102. Discharge unit 103. Container for fluorination treatment 104. Heater for heating the sample 105. Exclusion device 106. Sample 201. Silicon substrate 202. Switching transistor 203. Element isolation region 204. Interlayer insulating film 205. Polysilicon plug 206. Barrier metal layer 207. Lower electrode 208. PZT thin film 209. Upper electrode 210. Tin thin film 211. IrOx thin film 212. Interlayer insulating film 213. Metal wiring 214. Protective film 215. Substrate A 401. Silicon substrate 402. Switching transistor 403. Element isolation region 404. Interlayer insulating film 405. Polysilicon plug 406. Barrier metal layer 407. Lower electrode 408. PZT thin film 409. Upper electrode 410. Tin thin film 411. IrOx thin film 412. Interlayer insulating film 413. Metal wiring 414. Protective film 415. Si (100) substrate 416. YSZ thin film 417. Ir thin film 501. Silicon substrate 502. Switching transistor 503. Element isolation region 504. Interlayer insulating film 505. Polysilicon plug 506. Barrier metal layer 507. Lower electrode 508. PZT thin film 509. Upper electrode 510. Platinum 511. IrOx thin film 512. Interlayer insulating film 513. Metal wiring 514. Protective film 515. Si (100) substrate 516. YSZ thin film 517. Ir thin film 601. Silicon substrate 602. Switching transistor 603. Element isolation region 604. Interlayer insulating film 605. Polysilicon plug 606. Barrier metal layer 607. Lower electrode 608. PZT thin film 609. Upper electrode 610. Tin thin film 611. IrOx thin film 612. Interlayer insulating film 613. Metal wiring 614. Protective film 615. Si (100) substrate 616. YSZ thin film 617. Ir thin film

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 克弘 長野県諏訪市大和3丁目3番5号 セイコ ーエプソン株式会社内 Fターム(参考) 4M104 AA01 BB01 BB04 BB06 BB30 BB36 BB37 BB40 CC01 DD08 DD16 DD19 DD22 DD37 DD55 DD64 DD65 DD75 DD78 DD83 DD86 FF18 GG16 GG19 HH08 HH20 5F033 HH07 HH33 JJ01 JJ04 JJ07 KK01 KK07 KK13 KK35 LL04 LL07 MM05 MM08 MM13 PP15 PP16 QQ08 QQ09 QQ10 QQ11 QQ37 QQ48 QQ59 QQ65 QQ69 QQ73 QQ76 QQ86 RR04 RR15 SS04 SS15 TT02 VV10 VV16 XX00 XX13 5F083 AD21 FR02 GA21 GA25 JA15 JA39 JA40 JA43 MA06 PR18 PR22 PR23 PR25 PR33 PR40 ────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Katsuhiro Takahashi 3-5-5 Yamato, Suwa-shi, Nagano F-term in Seiko Epson Corporation (reference) 4M104 AA01 BB01 BB04 BB06 BB30 BB36 BB37 BB40 CC01 DD08 DD16 DD19 DD22 DD37 DD55 DD64 DD65 DD75 DD78 DD83 DD86 FF18 GG16 GG19 HH08 HH20 5F033 HH07 HH33 JJ01 JJ04 JJ07 KK01 KK07 KK13 KK35 LL04 LL07 MM05 MM08 MM13 PP15 PP16 QQ08 QQ09 QQ10 QQ11 QQ37 QQ48 QQ59 QQ65 QQ69 QQ73 QQ76 QQ86 RR04 RR15 SS04 SS15 TT02 VV10 VV16 XX00 XX13 5F083 AD21 FR02 GA21 GA25 JA15 JA39 JA40 JA43 MA06 PR18 PR22 PR23 PR25 PR33 PR40

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】1)CMOS回路基板上に下電極と強誘電体薄
膜および上電極を積層することによって強誘電体薄膜キ
ャパシタを作製する工程、2)前記強誘電体薄膜キャパ
シタ上に水素に対してバリア効果を示す薄膜を成膜する
工程、3)前記1)工程と2)工程によって得られた積
層構造を所望形状にパターニングする工程、4)前記強
誘電体薄膜キャパシタと前記CMOS回路基板上に設けられ
た素子とを電気的に接続する工程を含む強誘電体薄膜素
子の製造方法において、前記2)工程がA)基板Aの表面
に水素に対してバリア効果を示す薄膜を成膜する工程、
B)前記水素に対してバリア効果を示す薄膜上に金属Bを
成膜する工程、C)前記強誘電体薄膜キャパシタの上電
極と前記基板Aの表面とを接合する工程、C)前記基板A
を引き剥がすことによって前記水素に対してバリア効果
を示す薄膜を前記強誘電体薄膜キャパシタ上に転写する
工程よりなることを特徴とする強誘電体薄膜素子の製造
方法。
1) a step of fabricating a ferroelectric thin film capacitor by laminating a lower electrode, a ferroelectric thin film and an upper electrode on a CMOS circuit board; 2) preventing hydrogen on the ferroelectric thin film capacitor. 3) a step of patterning the laminated structure obtained by the steps 1) and 2) into a desired shape, 4) the ferroelectric thin film capacitor and the CMOS circuit board. In the method of manufacturing a ferroelectric thin film element including a step of electrically connecting the element provided in the step (a), the step (2) includes the step (A) of forming a thin film having a barrier effect against hydrogen on the surface of the substrate (A). Process,
B) a step of forming a metal B on the thin film having a barrier effect against hydrogen; C) a step of bonding an upper electrode of the ferroelectric thin film capacitor to a surface of the substrate A;
And transferring a thin film exhibiting a barrier effect against hydrogen to the ferroelectric thin film capacitor by peeling off the thin film on the ferroelectric thin film capacitor.
【請求項2】前記基板Aが単結晶であることを特徴とす
る請求項1に記載の強誘電体薄膜素子の製造方法。
2. The method for manufacturing a ferroelectric thin film element according to claim 1, wherein said substrate A is a single crystal.
【請求項3】前記A)工程がD)基板A上に金属薄膜Dを成
膜する工程とE)前記金属薄膜Dを酸化させる工程よりな
ることを特徴とする請求項1もしくは請求項2に記載の
強誘電体薄膜素子の製造方法。
3. The method according to claim 1, wherein the step A) comprises: D) a step of forming a metal thin film D on the substrate A; and E) a step of oxidizing the metal thin film D. The manufacturing method of the ferroelectric thin film element according to the above.
【請求項4】前記強誘電体薄膜キャパシタの上電極最表
面が錫であることを特徴とする請求項1から請求項3に
記載の強誘電体薄膜素子の製造方法。
4. The method according to claim 1, wherein the outermost surface of the upper electrode of the ferroelectric thin film capacitor is tin.
【請求項5】前記金属Bが白金であることを特徴とする
請求項1から請求項4に記載の強誘電体薄膜素子の製造
方法。
5. The method for manufacturing a ferroelectric thin film element according to claim 1, wherein said metal B is platinum.
【請求項6】前記金属Bが金であることを特徴とする請
求項1から請求項4に記載の強誘電体薄膜素子の製造方
法。
6. The method for manufacturing a ferroelectric thin film device according to claim 1, wherein said metal B is gold.
【請求項7】前記金属Bが錫であることを特徴とする請
求項1から請求項3に記載の強誘電体薄膜素子の製造方
法。
7. The method for manufacturing a ferroelectric thin film device according to claim 1, wherein said metal B is tin.
【請求項8】前記強誘電体薄膜キャパシタの上電極最表
面が白金であることを特徴とする請求項7に記載の強誘
電体薄膜素子の製造方法。
8. The method according to claim 7, wherein the outermost surface of the upper electrode of the ferroelectric thin film capacitor is platinum.
【請求項9】前記強誘電体薄膜キャパシタの上電極最表
面が金であることを特徴とする請求項7に記載の強誘電
体薄膜素子の製造方法。
9. The method according to claim 7, wherein the outermost surface of the upper electrode of the ferroelectric thin film capacitor is gold.
【請求項10】前記金属薄膜Dがイリジウムであること
を特徴とする請求項3から請求項9に記載の強誘電体薄
膜素子の製造方法。
10. The method according to claim 3, wherein said metal thin film D is iridium.
【請求項11】請求項1から請求項10に記載された方法
によって作製されることを特徴とする強誘電体薄膜素
子。
11. A ferroelectric thin-film device produced by the method according to claim 1. Description:
JP2001097538A 2001-03-29 2001-03-29 Method of manufacturing ferroelectric thin film element and ferroelectric thin film element Withdrawn JP2002299576A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001097538A JP2002299576A (en) 2001-03-29 2001-03-29 Method of manufacturing ferroelectric thin film element and ferroelectric thin film element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001097538A JP2002299576A (en) 2001-03-29 2001-03-29 Method of manufacturing ferroelectric thin film element and ferroelectric thin film element

Publications (1)

Publication Number Publication Date
JP2002299576A true JP2002299576A (en) 2002-10-11

Family

ID=18951311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001097538A Withdrawn JP2002299576A (en) 2001-03-29 2001-03-29 Method of manufacturing ferroelectric thin film element and ferroelectric thin film element

Country Status (1)

Country Link
JP (1) JP2002299576A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7223614B2 (en) 2004-06-18 2007-05-29 Seiko Epson Corporation Method for manufacturing semiconductor device, and semiconductor device
US8368132B2 (en) 2008-03-31 2013-02-05 Fujitsu Semiconductor Limited Ferroelectric memory and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7223614B2 (en) 2004-06-18 2007-05-29 Seiko Epson Corporation Method for manufacturing semiconductor device, and semiconductor device
US8368132B2 (en) 2008-03-31 2013-02-05 Fujitsu Semiconductor Limited Ferroelectric memory and manufacturing method thereof
US8633036B2 (en) 2008-03-31 2014-01-21 Fujitsu Semiconductor Limited Manufacturing method of ferroelectric capacitor

Similar Documents

Publication Publication Date Title
KR100417743B1 (en) Ferroelectric memory with ferroelectric thin film having thickness of 90 nanometers or less, and method of making same
JP3188179B2 (en) Method of manufacturing ferroelectric thin film element and method of manufacturing ferroelectric memory element
JP3319994B2 (en) Semiconductor storage element
JP3133922B2 (en) Ferroelectric thin film coated substrate, method of manufacturing the same, and capacitor structure element
US7001778B2 (en) Method of making layered superlattice material with improved microstructure
JP2001511600A (en) Process for producing a layered superlattice material and fabricating an electronic device containing the layered superlattice material without exposure to oxygen
EP0747938B1 (en) Ferroelectric thin film coated substrate, producing method thereof and capacitor structure element using thereof
JPH11502673A (en) Laminated superlattice material and low-temperature manufacturing method of electronic device including the same
JP2000174215A (en) Ferroelectric integrated circuit and method of manufacturing the same
JP2001007299A (en) Lead germanate ferroelectric structure of multilayer electrode and its deposition method
JP2003510839A (en) Integrated circuit having barrier layer and method of manufacturing the same
KR100334354B1 (en) Method for fabricating ferroelectric integrated circuits
US6245580B1 (en) Low temperature process for fabricating layered superlattice materials and making electronic devices including same
US6890768B2 (en) Method of making layered superlattice material with ultra-thin top layer
JP3594787B2 (en) Semiconductor device and manufacturing method thereof
KR20010074743A (en) Low temperature process for fabricating layered superlattice materials and making electronic devices including same
JPH104181A (en) Ferroelectric element and semiconductor device
JP2002299576A (en) Method of manufacturing ferroelectric thin film element and ferroelectric thin film element
US6312567B1 (en) Method of forming a (200)-oriented platinum layer
JPH11233734A (en) Semiconductor memory device and method of manufacturing the same
JPH10223847A (en) Method of manufacturing ferroelectric thin film element, ferroelectric thin film element, and ferroelectric memory device
JP2002299578A (en) Method of manufacturing ferroelectric thin film element and ferroelectric thin film element
JP2002299577A (en) Method of manufacturing ferroelectric thin film element and ferroelectric thin film element
JPH11186510A (en) Method for forming ferroelectric capacitor and method for manufacturing nonvolatile semiconductor storage element
JP2000349362A (en) Piezoelectric device and its manufacture

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080603