[go: up one dir, main page]

JP2002198395A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

半導体装置及びその製造方法、回路基板並びに電子機器

Info

Publication number
JP2002198395A
JP2002198395A JP2000395111A JP2000395111A JP2002198395A JP 2002198395 A JP2002198395 A JP 2002198395A JP 2000395111 A JP2000395111 A JP 2000395111A JP 2000395111 A JP2000395111 A JP 2000395111A JP 2002198395 A JP2002198395 A JP 2002198395A
Authority
JP
Japan
Prior art keywords
base substrate
semiconductor device
semiconductor chip
wiring
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000395111A
Other languages
English (en)
Inventor
Kazunori Sakurai
和徳 桜井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000395111A priority Critical patent/JP2002198395A/ja
Priority to US09/987,409 priority patent/US6846699B2/en
Priority to CNB011432926A priority patent/CN1185698C/zh
Publication of JP2002198395A publication Critical patent/JP2002198395A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 少ない工程で半導体チップを実装できる半導
体装置及びその製造方法、回路基板並びに電子機器を提
供することにある。 【解決手段】 配線２４がベース基板２２に形成されて
なる配線基板２０に、半導体チップ１０を搭載する工程
を含む半導体装置の製造方法であって、ベース基板２２
を溶かしながら半導体チップ１０に設けられたバンプ１
４を押し込んで、バンプ１４を配線２４に電気的に接続
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】ＣＳＰ（Chip Scale/Size Package）型
の半導体装置の１つの形態として、半導体チップを基板
にフェースダウン実装（フリップチップ接続）した構造
が知られている。
【０００３】この場合に、半導体チップと基板との間に
は、アンダーフィル材として樹脂を設けることが多い。
樹脂は、実装後の半導体チップと基板との間に注入した
り、実装前に予め基板に塗布して設ける。しかし、樹脂
を設ける工程は、それだけで１つの工程を費やすので半
導体装置の製造工程が多くなってしまう。
【０００４】また、近年のマルチチップモジュールの開
発に伴い、配線基板の両面に半導体チップを実装する形
態が開発されている。しかし、そのためには基板の両面
に配線を形成する必要があり、さらに両面の配線を電気
的に導通させるためのビアホールが必要であるため、コ
ストアップや製造工程の面で劣っていた。
【０００５】本発明はこの問題点を解決するためのもの
であり、その目的は、少ない工程で半導体チップを実装
できる半導体装置及びその製造方法、回路基板並びに電
子機器を提供することにある。
【０００６】
【課題を解決するための手段】（１）本発明に係る半導
体装置の製造方法は、配線がベース基板に形成されてな
る配線基板に、半導体チップを搭載する工程を含む半導
体装置の製造方法であって、前記ベース基板を溶かしな
がら前記半導体チップに設けられたバンプを押し込ん
で、前記バンプを前記配線に電気的に接続する。
【０００７】本発明によれば、ベース基板を溶かしなが
ら半導体チップの設けられたバンプを押し込んで、バン
プを配線に電気的に接続する。これによって、例えばベ
ース基板の一方の面に形成された配線を有する配線基板
で、簡単に両面に半導体チップを搭載することができ
る。そして、例えば、溶かしたベース基板の材料でバン
プなどを封止することもできるので、少ない工程で信頼
性の高い半導体装置を製造できる。
【０００８】（２）この半導体装置の製造方法におい
て、前記配線は、前記バンプとの電気的な接続部を有
し、前記電気的に接続する工程で、前記ベース基板を溶
かしてその材料で前記バンプと前記接続部とを封止して
もよい。
【０００９】これによれば、バンプを配線の接続部に電
気的に接続し、それらを封止することを１つの工程で行
うことができる。
【００１０】（３）この半導体装置の製造方法におい
て、前記電気的に接続する工程で、前記ベース基板を溶
かしてその材料を前記半導体チップの面に密着させても
よい。
【００１１】これによれば、半導体チップの面に、溶か
したベース基板の材料を密着させるので、ベース基板に
よって半導体チップに加わる応力を吸収することができ
る。
【００１２】（４）この半導体装置の製造方法におい
て、前記電気的に接続する工程で、熱によって前記ベー
ス基板を溶かしてもよい。
【００１３】これによれば、例えばバンプを配線に電気
的に接続するための熱で、ベース基板を溶かすことがで
きるので、簡単にベース基板を溶かすことができる。
【００１４】（５）この半導体装置の製造方法におい
て、前記ベース基板として熱可塑性樹脂を使用してもよ
い。
【００１５】これによれば、熱によって再度加工するこ
とが容易である。
【００１６】（６）この半導体装置の製造方法におい
て、前記電気的に接続する工程で、治具で前記半導体チ
ップを保持し、前記治具を加熱させて前記半導体チップ
の少なくとも前記バンプを加熱し、前記治具を前記ベー
ス基板に向かって押圧することによって、前記バンプを
前記ベース基板に入り込ませてもよい。
【００１７】（７）この半導体装置の製造方法におい
て、他の半導体チップを前記配線基板に搭載する工程を
さらに含んでもよい。
【００１８】（８）本発明に係る半導体装置は、上記製
造方法によって製造されてもよい。
【００１９】（９）本発明に係る半導体装置は、電極を
有し、前記電極にバンプが形成されてなる半導体チップ
と、前記半導体チップが搭載され、前記バンプとの電気
的な接続部を有する配線がベース基板に形成されてなる
配線基板と、を含み、前記バンプは、前記ベース基板に
入り込んで前記配線に電気的に接続され、前記バンプと
前記接続部とは、前記ベース基板で封止されてなる。
【００２０】本発明によれば、ベース基板によって、バ
ンプと接続部とが封止されるので、配線基板とは別に必
ずしも封止用の樹脂を設ける必要がなく、装置の部品点
数を減らせる。また、バンプは、ベース基板に入り込む
ので半導体装置を薄くすることができる。
【００２１】（１０）この半導体装置において、前記半
導体チップの面に、前記ベース基板が密着してもよい。
【００２２】これによれば、ベース基板によって半導体
チップに加わる応力を吸収することができる。
【００２３】（１１）この半導体装置において、前記ベ
ース基板は、熱可塑性樹脂であってもよい。
【００２４】（１２）この半導体装置において、前記配
線基板に搭載された他の半導体チップをさらに含んでも
よい。
【００２５】（１３）本発明に係る回路基板は、上記半
導体装置が搭載する。
【００２６】（１４）本発明に係る電子機器は、上記半
導体装置を有する。
【００２７】
【発明の実施の形態】以下、本発明の好適な実施の形態
について図面を参照して説明する。ただし、本発明は、
以下の実施の形態に限定されるものではない。
【００２８】（第１の実施の形態）図１（Ａ）〜図１
（Ｃ）は、本発明を適用した第１の実施の形態に係る半
導体装置の製造方法を示す図である。本実施の形態で
は、半導体チップ１０と、配線基板２０と、が使用され
る。
【００２９】半導体チップ１０の形状は、直方体（立方
体を含む）であってもよく、あるいは球状であってもよ
い。半導体チップ１０は、複数の電極１２を有する。電
極１２は、半導体チップ１０に形成された回路素子の外
部電極であり、アルミニウム又は銅などで薄く平らに形
成されたパッドである。電極１２は、半導体チップ１０
のいずれか一方の面に形成されることが多い。電極１２
は、半導体チップ１０の面で、回路素子が形成された能
動領域の内側に形成されてもよく、外側に形成されても
よい。
【００３０】電極１２は、半導体チップ１０の面で端部
に形成されてもよい。電極１２は、半導体チップ１０の
平行な２辺又は４辺に形成されてもよい。電極１２の少
なくとも一部を避けて半導体チップ１０には、パッシベ
ーション膜（図示しない）が形成されている。パッシベ
ーション膜は、例えば、ＳｉＯ2、ＳｉＮ、ポリイミド
樹脂などで形成することができる。
【００３１】各電極１２には、バンプ１４が設けられて
いる。バンプ１４は、金、ニッケル、銅、銀、スズなど
の少なくともいずれか１つで形成されてもよい。バンプ
１４の表面はメッキされていてもよい。バンプ１４は、
ハンダメッキされてもよい。バンプ１４の形状は特に限
定されず、平らに押し潰されてもよく、突起してもよ
く、あるいはボール状をなしていてもよい。バンプ１４
の高さは特に限定されない。バンプ１４は、電気メッキ
又は無電解メッキで形成してもよいし、ボンディングワ
イヤを溶融してボール状にして形成してもよい。図示す
る例では、バンプ１４は、１段であるが、これとは別に
複数段であってもよい。
【００３２】配線基板２０は、ベース基板２２と、ベー
ス基板２２に形成された複数の配線２４と、を含む。複
数の配線２４は、ベース基板２２にて支持されており、
例えばベース基板２２の一方の面に形成されてもよい。
配線基板２０は、配線２４が接着剤（図示しない）を介
してベース基板２２に形成されて３層基板をなしてもよ
く、あるいは配線２４が接着剤なしでベース基板２２に
形成されて２層基板をなしてもよい。
【００３３】配線２４とは、少なくとも２点の電気的な
接続を図る部分を指し、独立して形成された複数の配線
２４を配線パターンと称してもよい。配線２４は、銅
（Ｃｕ）、クローム（Ｃｒ）、チタン（Ｔｉ）、ニッケ
ル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）のうちの
いずれかを積層して、あるいはいずれか一層で形成して
もよい。この場合、配線２４は、ハンダ、スズ、金、ニ
ッケルなどでメッキされていることが好ましい。配線２
４は、エッチング、メッキ処理又はスパッタなどで形成
できる。例えば、銅箔を熱及び圧力によってベース基板
２２に貼り付け、フォトエッチング法によって銅パター
ンを形成し、さらにスズ又は金などでメッキして配線２
４を形成してもよい。
【００３４】配線２４は、複数の接続部２６を有する。
接続部２６は、半導体チップ１０に電気的に接続するた
めの配線２４の一部である。接続部２６は、バンプ１４
に電気的に接続される。接続部２６は、ランドであって
もよい。接続部２６は、接続を良好にするためにハンダ
等でメッキされる。
【００３５】ベース基板２２は、有機系の材料で形成さ
れることが好ましい。ベース基板２２は、樹脂を含む材
料で形成されることが好ましい。ベース基板２２は、熱
可塑性樹脂であってもよい。熱可塑性樹脂によれば、一
旦配線基板２０として加工した後に再度加工することが
容易である。あるいは、ベース基板２２は、熱硬化性樹
脂であってもよい。熱硬化性樹脂であっても、例えば半
硬化状態で配線２４を支持させておけば、再度加工する
ことができる。
【００３６】ベース基板２２は、樹脂に導電粒子（図示
しない）が含まれるものであってもよい。ベース基板２
２は、異方性導電フィルム（ＡＣＦ）であってもよい。
バンプ１４は、導電粒子を介在させて接続部２６に電気
的に接続される。異方性導電フィルムを使用すると、導
電粒子が押しつぶされる方向にのみ電気的に導通し、そ
れ以外の方向には導通しない。したがって、複数の配線
２４を異方性導電フィルムで支持しても、各配線２４同
士の間では電気的に導通しない。
【００３７】ベース基板２２の材料として、液晶ポリマ
ー（ＬＣＰ）を使用してもよい。液晶ポリマーは、溶融
時に液晶状態を示すものである。他のポリマーと比べ
て、温度や湿度による寸法変化が小さい特徴を有する。
【００３８】例えば、配線基板２０として、液晶ポリマ
ーフィルムＢＩＡＣ（登録商標）に銅箔（配線２４）が
形成されたフレキシブル銅張積層板を使用してもよい。
これによれば、吸水率が低く、高湿度の環境下において
も高寸法安定性を保つことができる。さらに、熱線膨張
係数が銅箔（配線２４）とほぼ同じ値に設定されている
ため、温度変化による反りの発生をなくせる。
【００３９】図１（Ａ）に示すように、半導体チップ１
０を、ベース基板２０に対向させる。図示するように、
一方の面に配線２４を有する配線基板２０を使用する場
合には、配線基板２０の他方の面側に半導体チップ１０
を対向させる。半導体チップ１０は、電極１２が形成さ
れた面を配線基板２０に向ける。半導体チップ１０は、
いわゆるフェースダウン実装する。
【００４０】半導体チップ１０の各バンプ１４を、配線
２４の各接続部２６に位置合わせする。例えば、配線基
板２０を図示しないステージに載せて、半導体チップ１
０を治具３０で保持して位置合わせしてもよい。治具３
０は、半導体チップ１０の電極１２が形成された側とは
反対の面を吸着して保持してもよい。図示する例では、
治具３０は、熱源からの熱が供給されるヒータ３２を内
部に有する。
【００４１】次に、図１（Ｂ）に示すように、ベース基
板２２を溶かしながら半導体チップ１０のバンプ１４を
ベース基板２２に押し込む。言い換えれば、半導体チッ
プ１０のバンプ１４をベース基板２２に押し込みなが
ら、ベース基板２２を溶かす。
【００４２】ベース基板２２の溶融には、ベース基板２
２が溶けるメカニズムに応じたエネルギーを加えればよ
い。エネルギーは、放射線（可視光、紫外線、電子線、
Ｘ線などを含む）や熱などであってもよい。図示する例
では、熱によって、ベース基板２０を溶かしている。こ
の場合に、治具３０のヒータ３２によって、ベース基板
２２を加熱して溶かしてもよい。ヒータ３２は、半導体
チップ１０の少なくともバンプ１４を加熱する。
【００４３】半導体チップ１０のバンプ１４を押し込む
ために、半導体チップ１０又はベース基板２２の少なく
ともいずれか一方を他方に向けて押圧する。例えば、治
具３０を半導体チップ１０に押し当て、ベース基板２２
に向けて押圧してもよい。治具３０を使用すれば、ベー
ス基板２２溶かすことと、半導体チップ１０のバンプ１
４を押し込むことを同時に行うことができる。
【００４４】こうして、図１（Ｃ）に示すように、バン
プ１４は、溶けたベース基板２２に入り込み配線２４に
電気的に接続される。これによれば、ベース基板２２を
溶かすことなく機械的にバンプ１４をベース基板２２に
入り込ませた場合よりも、小さな圧力を加えるだけでバ
ンプ１４を配線２４に電気的に接続できる。さらに、ベ
ース基板２２を溶かすことで、バンプ１４がベース基板
２２の溶けた材料を掻き分けるのでより確実に接続部２
６に到達する。
【００４５】バンプ１４と接続部２６とは、ベース基板
２２によって封止されてもよい。詳しくは、バンプ１４
と接続部２６との周囲に、ベース基板２２の溶けた材料
がそれらに密着して設けられる。ベース基板２２の溶け
た材料は、バンプ１４と接続部２６とが電気的に接続さ
れるときに、それらの周囲の隙間を埋めるように流動す
る。これによれば、電気的ショートを防ぎ、装置の耐湿
性向上にもつながる。
【００４６】また、半導体チップ１０の面は、ベース基
板２２で密着されてもよい。すなわち、半導体チップ１
０がベース基板２２に押し込まれて、ベース基板２２の
溶けた材料が半導体チップ１０の面に密着してもよい。
図示する例では、半導体チップ１０は、電極１２が形成
された面においてベース基板２２に密着する。なお、半
導体チップ１０は、ベース基板２２に一部において埋め
られてもよく、埋められていなくてもよい。
【００４７】これによれば、半導体チップ１０と配線２
６との間を、樹脂などのベース基板２２の材料で隙間な
く充填させた状態にすることができる。したがって、各
バンプ１４（又は配線２４の各接続部２６）に集中する
応力を、ベース基板２２によって半導体チップ１０の面
全体に分散させることができる。つまり、半導体チップ
１０に加えられる応力を、ベース基板２２によって吸収
することができる。
【００４８】なお、ベース基板２２の厚さは、半導体チ
ップ１０の電極１２を有する面からバンプ１４の突出す
る厚さよりも厚くてもよい。これによって、半導体チッ
プ１０の一部をベース基板２２に埋めて、半導体チップ
１０とベース基板２２とを密着しやすくできる。
【００４９】本実施の形態に係る半導体装置について説
明する。なお、以下の説明では、製造方法において説明
した内容と重複する記載は省略する。
【００５０】図１（Ｃ）に示すように、半導体装置１
は、複数の電極１２を有し各電極１２にバンプ１４が形
成された半導体チップ１０と、バンプ１４との電気的な
接続部２６を有する複数の配線２４がベース基板２２に
形成された配線基板２０と、を含む。図示する例では、
ベース基板２２の一方の面に配線２４が形成されてい
る。言い換えると、配線基板２０は、ベース基板２２側
の面と、配線２４側の面と、を有する。
【００５１】図示する例では、半導体チップ１０は、配
線基板２０のベース基板２２側の面に搭載されている。
そして、バンプ１４は、ベース基板２２に入り込んで配
線２４に電気的に接続される。バンプ１４は、ベース基
板２２の半導体チップ１０が設けられた面とは反対側で
接続部２６と接続されている。すなわち、バンプ１４
は、ベース基板２２を貫通している。半導体チップ１０
は、配線２４に、いわゆるフェースダウン実装されてい
る。
【００５２】バンプ１４と接続部２６とは、ベース基板
２２で封止されている。すなわち、両者にベース基板２
２の固化された材料が密着している。また、ベース基板
２２は、半導体チップ１０の電極１２を有する面に密着
していてもよい。図示する例では、ベース基板２２の面
は、半導体チップ１０の設けられた外側で平らになって
いるが、これとは別に半導体チップ１０の端部の少なく
とも一部を覆うように盛り上がっていてもよい。
【００５３】これによれば、ベース基板２２によって、
バンプ１４と接続部２６とが封止されるので、配線基板
２０とは別に必ずしも封止用の樹脂を設ける必要がな
く、装置の部品点数を減らせる。また、バンプ１４は、
ベース基板２２に入り込むので半導体装置を薄くするこ
とができる。
【００５４】なお、本実施の形態に係る半導体装置のパ
ッケージ形態は、ＢＧＡ（Ball Grid Array）、ＣＳＰ
（Chip Size/Scale Package）と称してもよい。また、
配線基板２０として、ＣＯＦ（Chip On Flex/Film）用
基板やＣＯＢ（Chip On Board）用基板を使用してもよ
い。
【００５５】（第２の実施の形態）図２及び図３は、本
発明を適用した第２の実施の形態に係る半導体装置を示
す図である。本実施の形態では、上述の半導体チップの
実装形態をマルチチップモジュールの形態に適用した半
導体装置及びその製造方法の一例について説明する。な
お、以下の説明では、第１の実施の形態で説明した内容
を可能な限り適用することができる。
【００５６】半導体装置２は、第１及び第２の半導体チ
ップ１０、４０と、配線基板２０と、を含む。第１の半
導体チップ１０は既に説明した通りであり、第２の半導
体チップ４０は、複数の電極４２を有し、各電極１２上
にバンプ４４が形成されている。また、図示する例で
は、配線基板２０は、ベース基板２２の一方の面に配線
２４が形成されている。
【００５７】第２の半導体チップ４０は、配線基板２０
の配線２４側の面にフェースダウン実装されている。例
えば図２に示すように、第２の半導体チップ４０は、導
電粒子５２を含む異方性導電材料５０を介して、配線基
板２０に接着されてもよい。この場合に、バンプ４４
は、導電粒子５２を介して配線２４に電気的に接続され
る。
【００５８】第２の半導体チップ４０は、第１の半導体
チップ１０に対するミラーチップであってもよい。そし
て、各バンプ４４は、第１の半導体チップ１０の各バン
プ１４が電気的に接続される接続部２６に接続されても
よい。
【００５９】これによれば、例えば、第１及び第２の半
導体チップ１０、４０がメモリであるときに、同一配列
の外部端子（図示しない）から、それぞれのメモリの同
じアドレスのメモリセルに、情報の読み出し又は書き込
みを行うことができる。さらに、第１及び第２の半導体
チップ１０、４０において、チップセレクト端子の接続
においてのみ分離しておくことで、同一外部端子配列を
用いて、少なくとも２つ（複数に可能である）の半導体
チップを別々にコントロールすることができる。
【００６０】本実施の形態に係る半導体装置によれば、
第２の半導体チップ４０を配線２４が形成された面に搭
載できるので、簡単に両面に半導体チップ１０、４０を
実装できる。さらに、第１の半導体チップ１０は、バン
プ１４がベース基板２２に入り込むので、半導体装置２
を薄くすることができる。したがって、低コストかつ小
型のマルチチップモジュールを提供することができる。
【００６１】図３は、本実施の形態に係る半導体装置の
製造方法を示す図である。第１及び第２の半導体チップ
１０、４０は、配線基板２０に別々に搭載してもよく、
ほぼ同時に搭載してもよい。
【００６２】第１及び第２の半導体チップ１０、４０を
ほぼ同時に搭載すれば、配線２４の接続部２６に両側か
ら加圧できるので、配線２４に余分なストレスをかけず
に済む。また、同時に搭載すれば、搭載時間を短縮でき
るので生産性が上がる。
【００６３】第１及び第２の半導体チップ１０、４０を
別々に搭載する場合には、第１の半導体チップ１０を先
に搭載してもよい。こうすれば、バンプ１４の接続部２
６との接続を確認した後に、第２の半導体チップ４０を
搭載できるので、不良の発生を少なくすることができ
る。
【００６４】（第３の実施の形態）図４〜図８は、本発
明を適用した第３の実施の形態に係る半導体装置を示す
図である。本実施の形態では、第１の実施の形態で示し
た半導体チップの実装形態をマルチチップモジュールの
形態に適用した半導体装置を示す。なお、以下の説明で
は、上述の実施の形態で説明した内容を可能な限り適用
することができる。
【００６５】（第１例）図４は、本実施の形態に係る半
導体装置の第１例を示す図である。半導体装置３は、第
１及び第２の半導体チップ１０、６０と、配線基板２０
と、を含む。第１例では、第２の実施の形態で示した例
とは、第１及び第２の半導体チップ１０、６０の外形が
互いに異なる点で相違する。
【００６６】第２の半導体チップ６０は、第１の半導体
チップ１０の外形よりも大きくてもよいし、小さくても
よい。各電極６２上のバンプ６４は、第１の半導体チッ
プ１０のバンプ１４と接続される接続部２６とは異なる
位置の接続部２８で、配線２４と電気的に接続される。
【００６７】図示する例では、配線基板２０の外部端子
は省略してある。外部端子は、図示しない回路部材（例
えば液晶パネルやマザーボード）に接続される。例え
ば、配線基板の一部を延出し、そこから外部接続を図る
ようにしてもよい。すなわち、ベース基板２２上に支持
された配線２４の一部をコネクタのリードとしてもよ
い。
【００６８】（第２例）図５は、本実施の形態に係る半
導体装置の第２例を示す図である。半導体装置４は、第
１及び第２の半導体チップ１０、７０を含み、第２の半
導体チップ７０は、樹脂７６で封止されている。
【００６９】第２の半導体チップ７０は、配線基板２０
にフェースアップ実装されている。電極７２は、ワイヤ
７４を介して接続部２８と接続されている。樹脂７６
は、金型を使用してできるモールド樹脂であってもよ
い。なお、図示する例でも、配線基板２０の外部端子は
省略してある。
【００７０】（第３例）図６及び図７は、本実施の形態
に係る半導体装置の第３例を示す図である。半導体装置
５は、第１及び第２の半導体チップ１０、４０と、配線
基板２０と、を含む。配線基板２０には、外部端子とし
て複数のハンダボール８０が設けられている。
【００７１】配線基板２０は、第１及び第２の半導体チ
ップ１０、４０が搭載される領域と、複数のハンダボー
ル８０が設けられた領域と、を有する。各領域が分かれ
て設けられることで、製造工程時に半導体チップなどに
与えるストレスを抑えることができる。各半導体チップ
の搭載領域は、ハンダボール８０の搭載領域とほぼ同じ
大きさであってもよい。こうすることで、両方の領域を
重ねることができる。
【００７２】なお、半導体チップが搭載される領域は、
ハンダボール８０が設けられる１つの領域に対して、２
つ以上設けられてもよい。半導体チップが搭載された各
領域を複数方向から畳み込むことで、ハンダボール８０
が設けられた領域とほぼ同じ平面面積を有する半導体装
置を製造することができる。
【００７３】ハンダボール８０は、図示するように配線
基板２０におけるベース基板２２側に突出してもよく、
あるいは配線基板２０における配線２２側に突出しても
よい。ベース基板２２側に突出する場合には、ハンダボ
ール８０はベース基板２２の貫通孔２３を介して突出す
る。貫通孔２３は、配線２４と重なる部分に形成されて
いる。ハンダボール８０は、予め形成されたハンダを配
線２４の一部であるランド２５に設けて、リフロー工程
を経て形成することができる。
【００７４】あるいは、積極的にボールを設けずに、回
路部材にハンダを塗布することで結果的にハンダボール
８０を設けてもよい。また、ハンダボール８０が設けら
れた領域にも半導体チップ（図示しない）が搭載されて
もよい。
【００７５】図７に示す半導体装置６は、半導体装置５
を屈曲したものである。詳しくは、各半導体チップ１
０、４０が搭載された領域を、ハンダボール８０が設け
られた領域に、該ハンダボール８０が外側に突出するよ
うにして重ねられている。これによって、小型かつ高密
度の半導体装置を提供できる。
【００７６】（第４例）図８は、本実施の形態に係る半
導体装置の第４例を示す図である。半導体装置７は、配
線２４の一部が屈曲部９０となって複数の外部端子を構
成している。
【００７７】屈曲部９０は、ベース基板２２の面から突
出している。詳しくは、配線２４は、ベース基板２２か
ら突出する方向の先端部が屈曲している。ベース基板２
２における屈曲部９０の位置には、貫通孔９２が形成さ
れていてもよい。これにより、例えば凸部の形状を有す
る治具を、貫通孔９２に通して凸状の屈曲部９０を配線
２４に形成することができる。
【００７８】図８では、屈曲部９０は、配線基板２０の
配線２４側の向きに突出しているが、貫通孔９２を介し
てベース基板２２側の向きに突出してもよい。配線２４
の一部を使用して外部端子を構成するので、半導体装置
の部品点数を少なくすることができる。
【００７９】屈曲部９０は、配線２４の一部（例えばラ
ンド）において中央部が突起して形成されてもよい。こ
の場合に、屈曲部９０の内側に、導電ペーストなど充填
されてもよい。外部端子をハンダよりも硬い配線２４
（例えば銅）で形成することで、装置の温度サイクル信
頼性が向上する。
【００８０】なお、本例は、上述のハンダボール８０を
有する全ての実施の形態に、ハンダボール８０に替えて
適用することが可能である。
【００８１】上述のマルチチップモジュールの形態によ
れば、第１の半導体チップ１０が配線基板２０のベース
基板２２側に搭載されているので、配線２４が形成され
た側で他の半導体チップ（第２の半導体チップ６０、７
０）を様々な形態で簡単に実装することができる。しか
も、半導体チップ１０のバンプ１４は、ベース基板２２
に入り込むので半導体装置をより小型化することができ
る。その他の効果は、上述の実施の形態で示した通りで
ある。
【００８２】図９は、本発明を適用した実施の形態に係
る回路基板を示す図である。図９に示すように、回路基
板には、上述した半導体装置が電気的に接続されてい
る。回路基板は、例えば液晶パネル１００であってもよ
い。半導体装置１は、テープ状半導体装置のベース基板
２２を、複数の配線２４を囲む輪郭で打ち抜いた形状な
す。
【００８３】本発明を適用した半導体装置を有する電子
機器として、図１０には、ノート型パーソナルコンピュ
ータ２００が示されている。図１１には、携帯電話３０
０が示されている。この携帯電話３００は、本発明を適
用した回路基板（液晶パネル１００）も有する。
【図面の簡単な説明】
【図１】図１（Ａ）〜図１（Ｃ）は、本発明を適用した
第１の実施の形態に係る半導体装置及びその製造方法を
示す図である。
【図２】図２は、本発明を適用した第２の実施の形態に
係る半導体装置を示す図である。
【図３】図３は、本発明を適用した第２の実施の形態に
係る半導体装置の製造方法を示す図である。
【図４】図４は、本発明を適用した第３の実施の形態に
係る半導体装置の第１例を示す図である。
【図５】図５は、本発明を適用した第３の実施の形態に
係る半導体装置の第２例を示す図である。
【図６】図６は、本発明を適用した第３の実施の形態に
係る半導体装置の第３例を示す図である。
【図７】図７は、本発明を適用した第３の実施の形態に
係る半導体装置の第３例を示す図である。
【図８】図８は、本発明を適用した第３の実施の形態に
係る半導体装置の第４例を示す図である。
【図９】図９は、本発明を適用した実施の形態に係る半
導体装置が搭載された回路基板を示す図である。
【図１０】図１０は、本発明を適用した実施の形態に係
る半導体装置を有する電子機器を示す図である。
【図１１】図１１は、本発明を適用した実施の形態に係
る半導体装置を有する電子機器を示す図である。
【符号の説明】
１０ 半導体チップ １２ 電極 １４ バンプ ２０ 配線基板 ２２ ベース基板 ２４ 配線 ２６ 接続部 ３０ 治具

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 配線がベース基板に形成されてなる配線
    基板に、半導体チップを搭載する工程を含む半導体装置
    の製造方法であって、 前記ベース基板を溶かしながら前記半導体チップに設け
    られたバンプを押し込んで、前記バンプを前記配線に電
    気的に接続する半導体装置の製造方法。
  2. 【請求項２】 請求項１記載の半導体装置の製造方法に
    おいて、 前記配線は、前記バンプとの電気的な接続部を有し、 前記電気的に接続する工程で、前記ベース基板を溶かし
    てその材料で前記バンプと前記接続部とを封止する半導
    体装置の製造方法。
  3. 【請求項３】 請求項１又は請求項２に記載の半導体装
    置の製造方法において、 前記電気的に接続する工程で、前記ベース基板を溶かし
    てその材料を前記半導体チップの面に密着させる半導体
    装置の製造方法。
  4. 【請求項４】 請求項１から請求項３に記載の半導体装
    置の製造方法において、 前記電気的に接続する工程で、熱によって前記ベース基
    板を溶かす半導体装置の製造方法。
  5. 【請求項５】 請求項１から請求項４のいずれかに記載
    の半導体装置の製造方法において、 前記ベース基板として熱可塑性樹脂を使用する半導体装
    置の製造方法。
  6. 【請求項６】 請求項１から請求項５のいずれかに記載
    の半導体装置の製造方法において、 前記電気的に接続する工程で、治具で前記半導体チップ
    を保持し、前記治具を加熱させて前記半導体チップの少
    なくとも前記バンプを加熱し、前記治具を前記ベース基
    板に向かって押圧することによって、前記バンプを前記
    ベース基板に入り込ませる半導体装置の製造方法。
  7. 【請求項７】 請求項１から請求項６のいずれかに記載
    の半導体装置の製造方法において、 他の半導体チップを前記配線基板に搭載する工程をさら
    に含む半導体装置の製造方法。
  8. 【請求項８】 請求項１から請求項７のいずれかに記載
    の製造方法によって製造されてなる半導体装置。
  9. 【請求項９】 電極を有し、前記電極にバンプが形成さ
    れてなる半導体チップと、 前記半導体チップが搭載され、前記バンプとの電気的な
    接続部を有する配線がベース基板に形成されてなる配線
    基板と、 を含み、 前記バンプは、前記ベース基板に入り込んで前記配線に
    電気的に接続され、 前記バンプと前記接続部とは、前記ベース基板で封止さ
    れてなる半導体装置。
  10. 【請求項１０】 請求項９記載の半導体装置において、 前記半導体チップの面に、前記ベース基板が密着してな
    る半導体装置。
  11. 【請求項１１】 請求項９又は請求項１０に記載の半導
    体装置において、 前記ベース基板は、熱可塑性樹脂である半導体装置。
  12. 【請求項１２】 請求項９から請求項１１のいずれかに
    記載の半導体装置において、 前記配線基板に搭載された他の半導体チップをさらに含
    む半導体装置。
  13. 【請求項１３】 請求項８から請求項１２のいずれかに
    記載の半導体装置が搭載された回路基板。
  14. 【請求項１４】 請求項８から請求項１２のいずれかに
    記載の半導体装置を有する電子機器。
JP2000395111A 2000-12-26 2000-12-26 半導体装置及びその製造方法、回路基板並びに電子機器 Withdrawn JP2002198395A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000395111A JP2002198395A (ja) 2000-12-26 2000-12-26 半導体装置及びその製造方法、回路基板並びに電子機器
US09/987,409 US6846699B2 (en) 2000-12-26 2001-11-14 Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument
CNB011432926A CN1185698C (zh) 2000-12-26 2001-12-26 半导体装置及其制造方法、电路板以及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000395111A JP2002198395A (ja) 2000-12-26 2000-12-26 半導体装置及びその製造方法、回路基板並びに電子機器

Publications (1)

Publication Number Publication Date
JP2002198395A true JP2002198395A (ja) 2002-07-12

Family

ID=18860628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000395111A Withdrawn JP2002198395A (ja) 2000-12-26 2000-12-26 半導体装置及びその製造方法、回路基板並びに電子機器

Country Status (3)

Country Link
US (1) US6846699B2 (ja)
JP (1) JP2002198395A (ja)
CN (1) CN1185698C (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005285943A (ja) * 2004-03-29 2005-10-13 Nec Electronics Corp マルチチップパッケージ及びチップ間配線材料
JP2007103449A (ja) * 2005-09-30 2007-04-19 Matsushita Electric Ind Co Ltd 電子部品実装方法
JP2008270382A (ja) * 2007-04-18 2008-11-06 Matsushita Electric Ind Co Ltd チップモジュール、メモリカードおよびチップモジュールの製造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115986B2 (en) 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
SG122743A1 (en) * 2001-08-21 2006-06-29 Micron Technology Inc Microelectronic devices and methods of manufacture
JP3914431B2 (ja) * 2001-12-26 2007-05-16 松下電器産業株式会社 半導体装置の製造方法
US20030132528A1 (en) * 2001-12-28 2003-07-17 Jimmy Liang Method and apparatus for flip chip device assembly by radiant heating
SG104293A1 (en) 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
SG121707A1 (en) * 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG111935A1 (en) 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
SG115455A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
SG115459A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
SG115456A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
US6975035B2 (en) 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
US6791168B1 (en) * 2002-07-10 2004-09-14 Micron Technology, Inc. Semiconductor package with circuit side polymer layer and wafer level fabrication method
US20040036170A1 (en) * 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
TW591780B (en) * 2003-03-21 2004-06-11 Univ Nat Central Flip chip Au bump structure and method of manufacturing the same
DE10339609A1 (de) * 2003-08-28 2005-03-24 Forschungszentrum Karlsruhe Gmbh Oligonukleotid, Verfahren und System zur Detektion von Antibiotikaresistenz-vermittelnden Genen in Mikroorganismen mittels der Echtzeit-PCR
FR2875995B1 (fr) * 2004-09-24 2014-10-24 Oberthur Card Syst Sa Procede de montage d'un composant electronique sur un support, de preference mou, et entite electronique ainsi obtenue, telle q'un passeport
JP2006210566A (ja) * 2005-01-27 2006-08-10 Akita Denshi Systems:Kk 半導体装置
GB0705287D0 (en) * 2007-03-20 2007-04-25 Conductive Inkjet Tech Ltd Electrical connection of components
JP2011109046A (ja) * 2009-11-20 2011-06-02 Sony Chemical & Information Device Corp 実装装置および電子モジュールの製造方法
US9252130B2 (en) * 2013-03-29 2016-02-02 Stats Chippac, Ltd. Methods of manufacturing flip chip semiconductor packages using double-sided thermal compression bonding
US10147702B2 (en) * 2016-10-24 2018-12-04 Palo Alto Research Center Incorporated Method for simultaneously bonding multiple chips of different heights on flexible substrates using anisotropic conductive film or paste
US20220230986A1 (en) * 2021-01-18 2022-07-21 Yibu Semiconductor Co., Ltd. Semiconductor Assembly Packaging Method, Semiconductor Assembly and Electronic Device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3610999B2 (ja) * 1996-06-07 2005-01-19 松下電器産業株式会社 半導体素子の実装方法
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JP3654116B2 (ja) * 2000-03-10 2005-06-02 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005285943A (ja) * 2004-03-29 2005-10-13 Nec Electronics Corp マルチチップパッケージ及びチップ間配線材料
JP2007103449A (ja) * 2005-09-30 2007-04-19 Matsushita Electric Ind Co Ltd 電子部品実装方法
US7793413B2 (en) 2005-09-30 2010-09-14 Panasonic Corporation Method of mounting electronic components
JP2008270382A (ja) * 2007-04-18 2008-11-06 Matsushita Electric Ind Co Ltd チップモジュール、メモリカードおよびチップモジュールの製造方法

Also Published As

Publication number Publication date
US6846699B2 (en) 2005-01-25
CN1362733A (zh) 2002-08-07
US20020079594A1 (en) 2002-06-27
CN1185698C (zh) 2005-01-19

Similar Documents

Publication Publication Date Title
JP2002198395A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3320979B2 (ja) デバイスをデバイス・キャリヤ上に直接実装する方法
US7640655B2 (en) Electronic component embedded board and its manufacturing method
JP3262497B2 (ja) チップ実装回路カード構造
JP3838331B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6521483B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
KR20090039411A (ko) 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법
KR20070045901A (ko) 적층반도체장치 및 적층반도체장치의 하층모듈
JP2003318361A (ja) 半導体装置及びその製造方法
JP2001077294A (ja) 半導体装置
WO2007036994A1 (ja) 半導体装置およびその製造方法並びにフィルムの製造方法
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3565090B2 (ja) 半導体装置の製造方法
JP2006295183A (ja) 非対称に配置されたダイとモールド体とを具備するスタックされたパッケージを備えるマルチパッケージモジュール。
US20030183944A1 (en) Semiconductor device and manufacturing method for the same, circuit board, and electronic device
JP2002359323A (ja) 半導体装置及び半導体装置の製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
US7960214B2 (en) Chip package
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
JP4123321B2 (ja) 配線基板の接合方法
JP2004087936A (ja) 半導体装置及び半導体装置の製造方法並びに電子機器
JPH11163054A (ja) 半導体装置の構造及びその製造方法
JP3938017B2 (ja) 電子装置
JP3623641B2 (ja) 半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080214

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090618