JP2002176078A - プローブカード - Google Patents

Abstract

(57)【要約】 【課題】チップ面積を増加させずにテスト機能を充実さ
せることのできる低コスト、高機能のプローブカードを
提供する。 【解決手段】プローブカードを構成する回路基材１０
は、ウェハＷＦ上のチップ領域ＣＨＩＰに対向させて信
号の授受を担うもので、図示しないテストヘッドに繋が
るプローバに装着される。回路基材１０ではチップ領域
ＣＨＩＰに応じた対向接続領域（ここでは開口部）１１
に探針１２が設けられ、回路基材１０とウェハＷＦを接
近させることで、測定対象のチップ領域ＣＨＩＰにおけ
る所定の外部端子に接触させる構成となっている。回路
基材１０上において、探針１２近傍の所定の信号伝達経
路途中に少なくともチップ領域ＣＨＩＰへの一部のテス
トに関係する信号の生成及び処理を行なうテスト回路チ
ップ１３が配備されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ウェハ状態におけ
るＬＳＩチップのパッドに探針を機械的に接触させて電
気的特性を測定するプローブカードに関する。

【０００２】

【従来の技術】プローブカードは、ＬＳＩ製造の組立工
程前におけるウェハ状態での試験に用いられるものであ
る。プローブカードは、被測定ＬＳＩチップ領域の端子
部（ボンディングパッドやバンプ電極など）それぞれに
対応して接触させる探針（プローブピン、ニードル等）
を有する。この探針からＬＳＩチップにテスト信号また
はテストパターンを入力する。

【０００３】プローブカードは、テスターに接続されテ
ストシステムを構築する一部となる。テスターは、プロ
ーブカードを介し、ＬＳＩからの出力値を期待値と比較
してＬＳＩの機能の良否を判定したり、入出力信号、電
源部分の電圧、電流などのアナログ値等の測定をする。
このようなウェハプロービング試験を経て良品として選
別されたＬＳＩが組立工程へと回される。

【０００４】近年、ウェハの大口径化が進み、ウェハあ
たりのチップ取得数も多くなる傾向にある。これに伴
い、上記のようなウェハプロービング試験に費やされる
時間が増大し、高効率化が望まれている。

【０００５】ウェハのテストを効率化する技術にＢＩＳ
Ｔ（Built in Self Test）がある。ＢＩＳＴは、チップ
内にテスター機能を配備し、チップのテスト可能にする
手法として一般に知られている。実時間テストが可能
で、システムに組込まれた状態でもチップの良否判定が
可能である。

【０００６】

【発明が解決しようとする課題】しかしながら、ＢＩＳ
Ｔは、テスト用のハードウェアをチップ内に配備するこ
とから、チップ面積の増加、及びチップの動作速度の低
下という弊害は避けられない。また、ランダムパターン
系のテストパターンを用いるため必ずしも不良検出率が
高いとはいえない。テスター機能を充実させようとする
と、チップ面積、動作速度への悪影響、製造コストの増
加がいっそう懸念される。

【０００７】本発明は上記のような事情を考慮してなさ
れたもので、チップ面積を増加させずにテスト機能を充
実させることのできる低コスト、高機能のプローブカー
ドを提供しようとするものである。

【０００８】

【課題を解決するための手段】本発明に係るプローブカ
ードは、ウェハ上のチップ領域に対向させ信号の授受を
担う回路基材であって、前記回路基材上において、少な
くとも前記チップ領域への一部のテストに関係する信号
の生成及び処理を行なうテスト回路チップが配備されて
いることを特徴とする。

【０００９】上記本発明に係るプローブカードによれ
ば、既存のプローブカードにテスト回路チップを付加す
る簡便な形態が実現される。テスト回路チップは、実装
面積の制約が厳しくない回路基材上、すなわちプローブ
カード上に設けられる。

【００１０】本発明に係るより好ましい実施態様として
のプローブカードは、ウェハ上のチップ領域に対向させ
信号の授受を担う回路基材であって、前記回路基材にお
いて少なくとも前記チップ領域一つに対応して設けられ
た対向接続領域と、前記対向接続領域に関し、前記チッ
プ領域における所定位置上に配され、前記回路基材と前
記ウェハを接近させることで前記チップ領域の所定部に
接触させる電気的接続部と、前記回路基材上における前
記電気的接続部近傍の所定の信号伝達経路途中に実装配
備され、少なくとも前記チップ領域への一部のテストに
関係する信号の生成及び処理を行なうテスト回路チップ
とを具備したことを特徴とする。

【００１１】上記本発明に係るプローブカードによれ
ば、上記電気的接続部近傍にテスト回路チップが実装さ
れる。これにより、チップ領域へテスト回路を組込まず
に比較的高速に、かつ低コストでの検査が期待できる。

【００１２】なお、上記テスト回路チップは、新たなテ
ストポイントの挿入などの利便性を図るため、取り外し
交換できるコネクタ接続を伴なって実装配備されている
ことを特徴とする。

【００１３】

【発明の実施の形態】図１は、本発明の一実施形態に係
るプローブカードの要部構成を示す概観図である。プロ
ーブカードを構成する回路基材１０は、ウェハＷＦ上の
チップ領域ＣＨＩＰに対向させて信号の授受を担うもの
である。回路基材１０は、例えば図示しないテストヘッ
ドに繋がるプローバに装着される。

【００１４】チップ領域ＣＨＩＰには外部端子として図
示しないバンプ電極が設けられる。回路基材１０にはチ
ップ領域ＣＨＩＰに応じた対向接続領域（ここでは開口
部）１１が設けられている。対向接続領域１１では開口
部の周縁部からチップ領域ＣＨＩＰにおける所定の外部
端子の位置まで伸びる探針１２が設けられている。探針
１２の伸長元は多層になることもある（図示せず）。こ
れら探針１２は、回路基材１０とウェハＷＦを接近させ
ることで測定対象のチップ領域ＣＨＩＰにおける所定の
外部端子（例えばバンプ電極）に接触させる構成となっ
ている。

【００１５】この実施形態では、回路基材１０上におい
て、探針１２近傍の所定の信号伝達経路途中に少なくと
もチップ領域ＣＨＩＰへの一部のテストに関係する信号
の生成及び処理を行なうテスト回路チップ１３が配備さ
れている。

【００１６】テスト回路チップ１３は、例えばテスト信
号のパターンを発生するテストパターン発生器、チップ
領域ＣＨＩＰからのテスト結果の信号を取り込み、圧縮
する出力パターン圧縮器、期待値と比較する比較器など
が含まれる。期待値はテスターで準備された期待値を用
いてもよい。

【００１７】上記構成によれば、既存のプローブカード
にテスト回路チップ１３を付加する簡便な形態が実現さ
れる。テスト回路チップ１３は、実装面積の制約が比較
的厳しくない回路基材１０上（すなわちプローブカード
上）に設けられる。

【００１８】これにより、テスト回路構成に余裕がで
き、チップ領域ＣＨＩＰ内それぞれの回路ブロックに応
じた最適のテストパターンの発生など充実したテストパ
ターンの生成が期待できる。さらに、チップ領域ＣＨＩ
Ｐ側へテスト回路を組込まずに比較的高速に、かつ低コ
ストでの検査が期待できる。

【００１９】図２は、本発明の実施形態に係るプローブ
カードを適用した半導体測定装置の概略図である。ま
た、図３は、本発明の実施形態に係るプローブカードに
おけるテスト回路チップ実装の構成例を示す概観図であ
る。

【００２０】図２において、例えばプローバー２０とし
て、半導体ウェハＷＦを載置する移動制御ステージ２１
が設けられ、テスター２４との信号伝達用に回路基材２
２が配備されている。この回路基材２２は、例えばテス
トヘッド２２１、パフォーマンスボード２２２、信号中
継用基材２２３、プローブカード２２４といった複数の
伝達機能回路に分割され、テスター２４側との複数の信
号伝達のため互いに電気的に接続される。

【００２１】プローブカード（探針図示省略）２２４
は、テスター２４に繋がりテストシステムを構築する一
部となる。テスター２４は、プローブカード２２４を介
し、ウェハＷＦに構成されたＬＳＩからの出力値を期待
値と比較してＬＳＩの機能の良否を判定したり、入出力
信号、電源部分の電圧、電流などのアナログ値等の測定
をする。このようなウェハプロービング試験を経て良品
として選別されたＬＳＩが組立工程へと回される。

【００２２】上記プローブカード２２４において、テス
ター２４の信号生成／解析処理の一助となるテスト回路
チップ１３が実装配備されている。なお、テスト回路チ
ップ１３は、新たなテストポイントの挿入などの利便性
を図るため、取り外し交換できるコネクタ２３による接
続を伴なって実装配備されていてもよい（図３）。

【００２３】上記構成によれば、テスト回路チップ１３
によって、プローブカード２２４に対し比較的低コスト
でテスト機能を追加、変更することができる。テスト回
路チップ１３は、被測定対象のウェハＷＦ内それぞれの
回路ブロックに応じた最適のテストパターンの発生、テ
ストの高速化に寄与する。なお、テスト回路チップ１３
は、フィルム実装コネクタ接続、ベアチップ実装、各種
パッケージ製品による実装など、何ら限定されるもので
はない。

【００２４】上記発明構成は、もちろん多数個取りのプ
ローブカードに対しても同様の効果が期待できる。これ
により、ウェハプロービング試験に費やされる時間がよ
り減少し、高効率化が達成できる。

【００２５】

【発明の効果】以上説明したように本発明によれば、テ
スト回路チップをプローブカード上に実装配備すること
により、被測定対象の半導体ウェハのチップ領域に対し
て最適なテストパターンの発生、解析処理が期待でき
る。この結果、チップ面積を増加させずにテスト機能を
充実させることのできる低コスト、高機能のプローブカ
ードを提供することができる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係るプローブカードの要
部構成を示す概観図である。

【図２】本発明の実施形態に係るプローブカードを適用
した半導体測定装置の概略図である。

【図３】本発明の実施形態に係るプローブカードにおけ
るテスト回路チップ実装の構成例を示す概観図である。

【符号の説明】

１０…回路基材（プローブカード） １１…対向接続領域 １２…探針 １３…テスト回路チップ ２０…プローバー ２２１…テストヘッド ２２２…パフォーマンスボード ２２３…信号中継用基材 ２２４…プローブカード ２３…コネクタ ２４…テスター ＷＦ…半導体ウェハ ＣＨＩＰ…チップ領域

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ウェハ上のチップ領域に対向させ信号の
   授受を担う回路基材であって、 前記回路基材上において、少なくとも前記チップ領域へ
   の一部のテストに関係する信号の生成及び処理を行なう
   テスト回路チップが配備されていることを特徴とするプ
   ローブカード。
2. 【請求項２】 ウェハ上のチップ領域に対向させ信号の
   授受を担う回路基材であって、 前記回路基材において少なくとも前記チップ領域一つに
   対応して設けられた対向接続領域と、 前記対向接続領域に関し、前記チップ領域における所定
   位置上に配され、前記回路基材と前記ウェハを接近させ
   ることで前記チップ領域の所定部に接触させる電気的接
   続部と、 前記回路基材上における前記電気的接続部近傍の所定の
   信号伝達経路途中に実装配備され、少なくとも前記チッ
   プ領域への一部のテストに関係する信号の生成及び処理
   を行なうテスト回路チップと、を具備したことを特徴と
   するプローブカード。
3. 【請求項３】 前記テスト回路チップは、取り外し交換
   できるコネクタ接続を伴なって実装配備されていること
   を特徴とする請求項１または２記載のプローブカード。