JP2002031818A

JP2002031818A - 半導体装置の作製方法

Info

Publication number: JP2002031818A
Application number: JP2000216697A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎; Toru Takayama; 徹高山
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2000-07-17
Filing date: 2000-07-17
Publication date: 2002-01-31
Anticipated expiration: 2020-07-17
Also published as: JP4727024B2

Abstract

(57)【要約】【課題】プラスチック支持体を用いて高性能な電気光
学装置を作製するための技術を提供する。【解決手段】第１固定基板１０１と樹脂基板からなる
素子形成基板１０３とを第１接着層で貼り合わせた後、
素子形成基板上にＴＦＴ素子及び画素電極を形成する。
それらの上に第２接着層１０７で樹脂基板からなる第２
固定基板１０６を貼り合わせ、液晶材料１０８を保持す
る。この状態でＹＡＧレーザーを照射することにより第
２接着層１０７が除去され第１固定基板１０１が分離ま
たは剥離される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本願発明は薄膜トランジスタ
（以下、ＴＦＴという）で構成された回路を有する半導
体装置およびその作製方法に関する。例えば、液晶表示
パネルに代表される電気光学装置およびその様な電気光
学装置を部品として搭載した電子機器に関する。

【０００２】なお、本明細書中において半導体装置と
は、半導体特性を利用することで機能しうる装置全般を
指し、電気光学装置、半導体回路および電子機器は全て
半導体装置である。

【０００３】

【従来の技術】近年、絶縁表面を有する基板上に形成さ
れた半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜
トランジスタ（ＴＦＴ）を構成する技術が注目されてい
る。薄膜トランジスタはＩＣや電気光学装置のような電
子デバイスに広く応用され、特に画像表示装置のスイッ
チング素子として開発が急がれている。

【０００４】このような画像表示装置を利用したアプリ
ケーションは様々なものが期待されているが、特に携帯
機器への利用が注目されている。そのため、フレキシブ
ルなプラスチックフィルムの上にＴＦＴ素子を形成する
ことが試みられている。

【０００５】しかしながら、プラスチックフィルムの耐
熱性が低いためプロセスの最高温度を低くせざるを得
ず、結果的にガラス基板上に形成する時ほど良好な電気
特性のＴＦＴを形成できないのが現状である。そのた
め、プラスチックフィルムを用いた高性能な液晶表示装
置は実現されていない。

【０００６】また、特開平８−２８８５２２号公報で
は、ガラス基板上に薄膜トランジスタを形成し、封止層
を介して樹脂基板を接着した後、ガラス基板を剥離する
技術が記載されている。この技術を用いた場合、ＴＦＴ
の活性層が下地絶縁膜で保護されるのみとなっており、
ＴＦＴが劣化しやすいという問題が生じていた。

【０００７】また、特開平１１−２４３２０９号公報で
は、分離層を設け、レーザー光によって分離層において
剥離を生じせしめた後、接着層を介して一次転写体に接
合し、さらに接着層を介して二次転写体を接合した後、
一次転写体を除去する技術が記載されている。この技術
を用いた場合においても、ＴＦＴの活性層が下地絶縁膜
のみで保護される状態が作製工程中に存在するため、傷
つきやすくなっており、ＴＦＴが劣化しやすいという問
題が生じていた。

【０００８】

【発明が解決しようとする課題】本願発明はプラスチッ
ク支持体（可撓性のプラスチックフィルムもしくはプラ
スチック基板を含む。）を用いて高性能な電気光学装置
を作製するための技術を提供することを課題とする。

【０００９】

【課題を解決するための手段】本願発明は、プラスチッ
クに比べて耐熱性のある第１固定基板の上にプラスチッ
ク支持体からなる素子形成基板を第１接着層で接着した
後、該素子形成基板上に必要な素子を形成し、該素子上
に第２固定基板を第２接着層で貼り合わせた後に液晶材
料を封止保持した後、第１固定基板を分離することを特
徴とする。

【００１０】なお、前記必要な素子とは、アクティブマ
トリクス型の電気光学装置ならば画素のスイッチング素
子として用いる半導体素子（典型的にはＴＦＴ）もしく
はＭＩＭ素子を指す。

【００１１】また、第１固定基板と素子形成基板との貼
り合わせ方法は、特に限定されないが、図１に示したよ
うに、第１固定基板に第１接着層を形成した後で素子形
成基板を貼り合わせる方法、あるいは素子形成基板に第
１接着層を形成した後で第１固定基板を貼り合わせる方
法を用いればよい。

【００１２】また、プラスチック支持体からなる素子形
成基板及び第２固定基板としては厚さ１０μｍ以上の樹
脂基板、例えばＰＥＳ（ポリエチレンサルファイル）、
ＰＣ（ポリカーボネート）、ＰＥＴ（ポリエチレンテレ
フタレート）もしくはＰＥＮ（ポリエチレンナフタレー
ト）を用いることができる。なお、第１の固定基板上に
接着層を形成した後、その上に有機樹脂層（ポリイミド
層、ポリアミド層、ポリイミドアミド層、ＢＣＢ（ベン
ゾシクロブテン）層等）を成膜したものを素子形成基板
と呼んでもよい。

【００１３】また、素子形成基板としては、金属基板、
例えばステンレス基板を用いることもできる。その場合
は金属基板上に下地絶縁膜を形成して必要な素子を形成
すればよい。薄い金属基板（厚さ１０〜２００μｍ）を
用いることによって軽量化、薄型化が図れるとともに可
撓性を有する反射型の液晶表示装置を得ることできる。

【００１４】また、第１固定基板を分離するのは、素子
形成基板上に必要な素子を形成し、第２固定基板を貼り
合わせた後に行うが、その手段としてレーザー光の照射
により第１接着層の全部または一部を気化させる方法を
用いる。また、レーザー光の照射に代えて、例えば、特
開平８−２８８５２２号公報に記載されたエッチングに
より第１固定基板を分離する方法や、第１接着層に対し
て流体（圧力が加えられた液体もしくは気体）を噴射す
ることにより第１固定基板を分離する方法（代表的には
ウォータージェット法）を用いてもよいし、これらを組
み合わせて用いてもよい。

【００１５】レーザー光としては、パルス発振型または
連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶ
Ｏ₄レーザーを用いることができる。図３（Ｄ）に示す
ようにレーザー光を裏面側から第１固定基板を通過させ
て第１接着層を照射して第１接着層のみを気化させて第
１固定基板を分離もしくは剥離する。従って、第１固定
基板としては少なくとも照射するレーザー光が通過する
基板、代表的には透光性を有する基板、例えばガラス基
板、石英基板等を用い、さらに素子形成基板よりも厚さ
の厚いものが好ましい。

【００１６】本発明においては、レーザー光が第１固定
基板を通過させるため、レーザー光の種類と第１固定基
板を適宜選択する必要がある。例えば、第１固定基板と
して石英基板を用いるのであれば、ＹＡＧレーザー（基
本波（１０６４ｎｍ）、第２高調波（５３２ｎｍ）、第
３高調波（３５５ｎｍ）、第４高調波（２６６ｎｍ）あ
るいはエキシマレーザー（波長３０８ｎｍ）を用い、線
状ビームを形成し、石英基板を通過させればよい。な
お、エキシマレーザーはガラス基板を通過しない。従っ
て、第１固定基板としてガラス基板を用いるのであれば
ＹＡＧレーザーの基本波、第２高調波、または第３高調
波を用い、好ましくは第２高調波（波長５３２ｎｍ）を
用いて線状ビームを形成し、ガラス基板を通過させれば
よい。

【００１７】また、第１接着層としては有機物を用い、
好ましくは照射するレーザー光で全部または一部が気化
するものを用いる。また、効率よく第１接着層のみにレ
ーザー光を吸収させるために、第１接着層がレーザー光
を吸収する特性を有するもの、例えば、ＹＡＧレーザー
の第２高調波を用いる場合、有色、あるいは黒色（例え
ば、黒色着色剤を含む樹脂材料）のものを用いることが
望ましい。ただし、第１接着層は素子形成工程における
熱処理によって気化しないものを用いる。また、第１接
着層は単層であっても積層であってもよく、図２に示し
たように第１接着層と素子形成基板の間にアモルファス
シリコン膜またはＤＬＣ膜を設ける構成としてもよい。

【００１８】このような構成とすることによって、素子
形成基板の厚さが非常に薄い、具体的には５０μｍ〜３
００μｍ、好ましくは１５０μｍ〜２００μｍの厚さの
基板を用いても、信頼性の高い液晶表示装置を得ること
ができる。また、従来ある公知の製造装置を用いて、こ
のように厚さの薄い基板上に素子形成を行うことは困難
であったが、本発明は第１固定基板に貼り合わせて素子
形成を行うため、装置の改造を行うことなく厚さの厚い
基板を用いた製造装置を使用することができる。また、
素子形成工程中において、素子形成基板を素子形成基板
上に形成される絶縁膜と、第１固定基板とで挟まれた状
態とすることで素子形成基板の耐熱性を向上させること
ができる。

【００１９】本明細書で開示する発明の構成は、第１固
定基板と素子形成基板とを該素子形成基板に設けられた
第１接着層で貼り合わせ、該素子形成基板を貼り合わせ
た後に絶縁膜を形成し、該絶縁膜の上にＴＦＴ素子及び
画素電極を形成し、該画素電極の上に第２接着層で第２
固定基板を貼り合わせた後、レーザー光の照射により前
記第１接着層を除去して前記第１固定基板を分離するこ
とを特徴とする半導体装置の作製方法である。

【００２０】また、他の発明の構成は、第１固定基板と
素子形成基板とを前記固定基板に設けられた第１接着層
で貼り合わせ、該素子形成基板を貼り合わせた後に絶縁
膜を形成し、該絶縁膜の上にＴＦＴ素子及び画素電極を
形成し、該画素電極の上に第２接着層で第２固定基板を
貼り合わせた後、レーザー光の照射により前記第１接着
層を除去して前記第１固定基板を分離することを特徴と
する半導体装置の作製方法である。

【００２１】上記各構成において、前記画素電極と前記
第２固定基板との間に液晶材料を備え、前記液晶材料
は、前記素子形成基板と前記第２固定基板とを貼り合わ
せる前記第２接着層（シール材等）で保持することを特
徴とする半導体装置の作製方法。

【００２２】また、上記各構成において、前記素子形成
基板と第１接着層の間には、非晶質シリコン薄膜を形成
してもよい。また、前記素子形成基板と第１接着層の間
には、ダイヤモンド状炭素薄膜を形成してもよい。

【００２３】また、上記各構成において、前記第１接着
層は、顔料や染料を用いて有色または黒色としてレーザ
ー光を吸収するようにしてもよい。

【００２４】上記各構成において、前記素子形成基板及
び前記第２固定基板は有機樹脂からなる支持体（可撓性
のプラスチックフィルムもしくはプラスチック基板を含
む）であることを特徴としている。また、前記素子形成
基板及び前記第２固定基板としては、第１固定基板と比
べて厚さの薄いものを用いる。

【００２５】また、上記各構成において、前記レーザー
光の照射は、線状ビームを形成して走査させて照射する
ことを特徴としており、前記レーザー光は、パルス発振
型または連続発光型のエキシマレーザーや、ＹＡＧレー
ザーや、ＹＶＯ₄レーザーを用いることができる。

【００２６】また、上記各構成において、前記レーザー
光の照射は、前記第１固定基板の裏面側から前記第１固
定基板を通過させて、前記第１固定基板の表面側に設け
られた前記第１接着層に前記レーザー光を照射すること
を特徴としている。従って、前記第１固定基板は、使用
するレーザー光を透過することが好ましい。

【００２７】また、上記各構成に記載された半導体装置
とは、透過型の液晶表示装置または反射型の液晶表示装
置であることを特徴としている。

【００２８】

【発明の実施の形態】本願発明の実施形態について、以
下に説明する。

【００２９】まず、第１固定基板１０１と素子形成基板
１０３とを貼り合わせるが、図１に示したように２通り
の貼り合わせ方法がある。

【００３０】一つ目の方法は、第１固定基板１０１上に
第１接着層１０２を設けた後、第１固定基板１０１と素
子形成基板１０３とを貼り合わせる方法である。（図１
（Ａ１））なお、貼り合わせ後の状態を図１（Ｂ１）に
示した。

【００３１】また、二つ目の方法は、素子形成基板１０
３に第１接着層１０２を設けた後、第１固定基板１０１
と素子形成基板１０３とを貼り合わせる方法である。
（図１（Ａ２））なお、貼り合わせ後の状態を図１（Ｂ
２）に示した。

【００３２】また、ここでは図示しないが、第１固定基
板上に第１接着層を形成した後、その上に有機樹脂層
（ポリイミド層、ポリアミド層、ポリイミドアミド層
等）を成膜したものを素子形成基板と同等なものとして
もよい。

【００３３】また、図２（Ａ）に示したように、第１接
着層２０２Ｂと素子形成基板２０３の間にａ―Ｓｉ（ア
モルファスシリコン）層２０２Ａを設ける構成としても
よい。後の工程で、このａ―Ｓｉ層にレーザー光を照射
することにより第１固定基板２０１を剥離させてもよ
い。第１固定基板２０１が分離または剥離しやすいよう
にするため水素を多く含むａ―Ｓｉ層を用いることが好
ましい。レーザー光を照射することによりａ―Ｓｉ層に
含まれる水素を気化させて第１固定基板を分離または剥
離する。

【００３４】また、図２（Ｂ）に示したように、第１接
着層２０５Ｂと素子形成基板２０６の間に、素子形成基
板２０６を保護するためのＤＬＣ膜（具体的にはダイヤ
モンドライクカーボン膜）を設けてもよい。なお、第１
固定基板２０４は、図１中に示した第１固定基板１０１
と同一である。

【００３５】この場合、素子形成基板の片面もしくは両
面に保護膜としてＤＬＣ膜を膜厚２〜５０ｎｍでコーテ
ィングしたものを用いてもよい。なお、ＤＬＣ膜の成膜
はスパッタ法もしくはＥＣＲプラズマＣＶＤ法を用いれ
ばよい。ＤＬＣ膜の特徴としては、１５５０ｃｍ^-1くら
いに非対称のピークを有し、１３００ｃｍ^-1くらいに肩
をもつラマンスペクトル分布を有する。また、微小硬度
計で測定した時に１５〜２５ＧＰａの硬度を示すという
特徴をもつ。このような炭素膜は、酸素および水の侵入
を防ぐとともに樹脂基板の表面を保護する役割を持つ。
こうして、外部からの水分や酸素等のによる劣化を促す
物質が侵入することを防ぐことができる。従って、信頼
性の高い液晶表示装置が得られる。

【００３６】また、図２（Ｃ）に示したように、第１接
着層２０８Ｃと素子形成基板２０９の間に、素子形成基
板を保護するための第１ＤＬＣ膜２０８Ａと、第１固定
基板２０７が分離または剥離しやすいようにするための
第２ＤＬＣ膜２０８Ｂを設けてもよい。このような第１
ＤＬＣ膜２０８Ａとしては水素を含まない成膜条件で成
膜したものを用い、第２ＤＬＣ膜２０８Ｂとしては水素
を含む成膜条件で成膜したものを用いればよい。また、
第２ＤＬＣ膜２０８Ｂにレーザー光を照射することによ
り膜中に含まれる水素を気化させて第１固定基板２０７
を分離または剥離させてもよい。

【００３７】上記各方法によって得られる貼り合わせ後
の状態を図３（Ａ）に示した。ここでは、図１（Ｂ１）
及び図１（Ｂ２）と同一のものを例示する。なお、符号
は図１（Ｂ１）及び図１（Ｂ２）と同じ符号を用いた。

【００３８】次いで、素子形成基板１０３上に下地絶縁
膜を形成した後、その下地絶縁膜上に必要な素子を形成
する。ここでは、駆動回路１０４とＴＦＴ素子及び画素
電極を有する画素部１０５を形成した例を示す。（図３
（Ｂ））

【００３９】次いで、第２固定基板（対向基板）１０６
を第２接着層（シール材）１０７で貼り合わせる。（図
３（Ｃ））次ぎに液晶材料１０８を封止保持する。第２
固定基板１０６としては、樹脂基板を用いればよく、片
面もしくは両面に保護膜としてＤＬＣ膜を設けたものを
用いてもよい。

【００４０】次いで、裏面側からレーザー光を照射して
第１接着層１０２の全部または一部を気化させて第１固
定基板１０１を分離する。（図３（Ｄ））従って、第１
接着層１０２はレーザー光によって層内または界面にお
いて剥離現象が生じる物質を用いる。また、レーザー光
は第１固定基板１０１を通過して第１接着層で吸収する
ものを適宜選択する。例えば、第１固定基板として石英
基板を用いるのであれば、ＹＡＧレーザー（基本波（１
０６４ｎｍ）、第２高調波（５３２ｎｍ）、第３高調波
（３５５ｎｍ）、第４高調波（２６６ｎｍ）あるいはエ
キシマレーザー（波長３０８ｎｍ）を用い、線状ビーム
を形成し、石英基板を通過させればよい。なお、エキシ
マレーザーはガラス基板を通過しない。従って、第１固
定基板としてガラス基板を用いるのであればＹＡＧレー
ザーの基本波、第２高調波、第３高調波を用いることが
でき、好ましくは第２高調波（波長５３２ｎｍ）を用い
て線状ビームを形成し、ガラス基板を通過させればよ
い。

【００４１】なお、レーザー照射して第１固定基板を分
離する工程は、第２固定基板を貼り合わせた後に行えば
よく、液晶の注入、封止の前に行ってもよい。

【００４２】そして、最終的には、樹脂基板である素子
形成基板と樹脂基板である第２固定基板とで液晶材料が
挟まれた液晶表示装置が完成する。

【００４３】また、図１７に示したように、樹脂基板で
ある素子形成基板１０３と樹脂基板である第２固定基板
１０６とで素子形成層（液晶材料、画素電極、及びＴＦ
Ｔ素子を含む）を挟んだ液晶表示装置は、多少の応力が
発生しても破損しない柔軟性（フレキシビリティ）を有
している。図１７（Ａ）は曲率を与えていないときの状
態を示し、図１７（Ｂ）は曲率を与えたときの状態を示
す。図１７（Ｂ）において、素子形成基板には圧縮応力
が働き、第２固定基板には引張応力が働くが、素子形成
層においては、応力がほとんど働かず、中央部における
伸び縮みを±１μｍ以下とすることができる。なお、曲
率半径が１０ｃｍまでの曲率を与えても問題ない。

【００４４】以上の構成でなる本願発明について、以下
に示す実施例でもってさらに詳細な説明を行うこととす
る。

【００４５】

【実施例】［実施例１］本実施例は、樹脂基板である素
子形成基板と樹脂基板である第２固定基板とで液晶材料
が挟まれた液晶表示装置の作製方法の一例を図３を用い
て示す。なお、ここでは、全ての工程を３５０℃以下、
好ましくは２００℃以下で行うこととする。ただし、本
発明が本実施例に限定されないことはいうまでもない。

【００４６】まず、第１固定基板１０１としてガラス基
板を用いる。そして、実施の形態に示したいずれかの方
法を用いて、第１固定基板１０１と樹脂基板である素子
形成基板１０３とを第１接着層１０２で貼り合わせた。
（図３（Ａ））

【００４７】次いで、素子形成基板１０３上に下地絶縁
膜を形成した後、その下地絶縁膜上に必要な素子を形成
する。ここでは、駆動回路１０４とＴＦＴ素子及び画素
電極を有する画素部１０５を形成した例を示す。（図３
（Ｂ））

【００４８】下地絶縁膜としては、低温で成膜が可能な
スパッタ法を用いて、膜組成において酸素元素より窒素
元素を多く含む酸化窒化シリコン膜と、膜組成において
窒素元素より酸素元素を多く含む酸化窒化シリコン膜を
積層形成した。

【００４９】次いで、下地絶縁膜上に半導体層を形成す
る。半導体層の材料に限定はないが、好ましくはシリコ
ンまたはシリコンゲルマニウム（Ｓｉ_XＧｅ_1-X（０＜Ｘ
＜１））合金などで形成すると良い。本実施例では、低
温で成膜が可能なスパッタ法を用いて非晶質シリコン膜
を形成し、レーザー結晶化法により結晶質シリコン膜を
形成した。レーザー結晶化法で結晶質半導体膜を作製す
る場合には、パルス発振型または連続発光型のエキシマ
レーザーやＹＡＧレーザー、ＹＶＯ₄レーザーを用いる
ことができる。

【００５０】次いで、半導体層を覆うゲート絶縁膜を形
成する。本実施例では、低温で成膜が可能なスパッタ法
を用いて酸化シリコン膜を形成した。

【００５１】次いで、ゲート絶縁膜上に導電層を形成す
る。導電層は、導電膜を公知の手段（熱ＣＶＤ法、プラ
ズマＣＶＤ法、減圧熱ＣＶＤ法、蒸着法、またはスパッ
タ法等）により成膜した後、マスクを用いて所望の形状
にパターニングして形成する。

【００５２】次いで、イオン注入法またはイオンドーピ
ング法を用い、半導体層にｎ型を付与する不純物元素ま
たはｐ型を付与する不純物元素を適宜、添加してＬＤＤ
領域やソース領域やドレイン領域を形成する不純物領域
を形成する。

【００５３】その後、スパッタ法により作製される窒化
シリコン膜、窒化酸化シリコン膜、または酸化シリコン
膜により層間絶縁膜を形成する。また、添加された不純
物元素は活性化処理を行う。ここでは、レーザー光の照
射を行った。レーザー光の照射に代えて、３５０℃以下
の加熱処理で活性化を行ってもよい。

【００５４】次いで、公知の技術を用いてソース領域ま
たはドレイン領域に達するコンタクトホールを形成した
後、ソース電極またはドレイン電極を形成しＴＦＴを得
る。

【００５５】次いで、公知の技術を用いて水素化処理を
行い、全体を水素化してｎチャネル型ＴＦＴまたはｐチ
ャネル型ＴＦＴが完成する。本実施例では比較的低温で
行うことが可能な水素プラズマを用いて水素化処理を行
った。

【００５６】次いで、スパッタ法により作製される窒化
シリコン膜、窒化酸化シリコン膜、または酸化シリコン
膜により層間絶縁膜を形成する。次いで、公知の技術を
用いて画素部のドレイン電極に達するコンタクトホール
を形成した後、ＩＴＯ、ＳｎＯ₂等の透明導電膜からな
る画素電極を形成する。本実施例では一例として透過型
の液晶表示装置の例を示したが特に限定されない。例え
ば、画素電極の材料として反射性を有する金属材料を用
い、画素電極のパターニングの変更、または幾つかの工
程の追加／削除を適宜行えば反射型の液晶表示装置を作
製することが可能である。

【００５７】次いで、画素部及び駆動回路に含まれる素
子を全て絶縁膜（配向膜等）で覆う。

【００５８】次いで、素子形成基板に形成された素子を
全て覆う絶縁膜と第２固定基板１０６とを第２接着層
（シール材）１０７で貼り合わせる。この後、液晶材料
を注入して封止する。（図３（Ｃ））第２固定基板１０
６としては、樹脂基板を用いればよく、片面もしくは両
面に保護膜としてＤＬＣ膜を設けたものを用い、対向電
極と、液晶を配向させるための配向膜を備えている。

【００５９】次いで、裏面側からレーザー光を照射して
第１接着層１０２の全部または一部を気化させて第１固
定基板１０１を分離する。（図３（Ｄ））本実施例で
は、第１固定基板としてガラス基板を用いるため、ＹＡ
Ｇレーザーの基本波、第２高調波、第３高調波を用い
る。ここでは第２高調波（波長５３２ｎｍ）を用いて線
状ビームを形成し、第１固定基板１０１であるガラス基
板を通過させて第１接着層を照射した。

【００６０】そして、最終的には、樹脂基板である素子
形成基板と樹脂基板である第２固定基板とで液晶材料を
保持した液晶表示装置が完成した。スパッタ法を用いて
各膜（絶縁膜、半導体膜、導電膜等）を形成し、全ての
プロセスを３５０℃以下、好ましくは２００℃以下で行
うことができる。

【００６１】［実施例２］本実施例は、ｐチャネル型Ｔ
ＦＴを作製する例であり、図４を用いて説明する。

【００６２】まず、第１固定基板４０１と第１接着層４
０２（分離層）で貼りつけた素子形成基板４０３上に下
地絶縁膜４０４を形成する。下地絶縁膜４０４として
は、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコ
ン膜（ＳｉＯx Ｎy ）、またはこれらの積層膜等を１０
０〜５００ｎｍの膜厚範囲で用いることができ、形成手
段としては熱ＣＶＤ法、プラズマＣＶＤ法、蒸着法、ス
パッタ法、減圧熱ＣＶＤ法等の形成方法を用いることが
できる。

【００６３】本実施例では、低温で成膜が可能なスパッ
タ法を用いて、膜組成において酸素元素より窒素元素を
多く含む酸化窒化シリコン膜と、膜組成において窒素元
素より酸素元素を多く含む酸化窒化シリコン膜を積層形
成した。

【００６４】なお、第１固定基板４０１と第１接着層４
０２（分離層）で貼りつけた素子形成基板４０３は上記
実施形態で示した方法により作製されるいずれのものも
適用可能である。

【００６５】次いで、下地絶縁膜上に半導体層４０５を
形成する。半導体層４０５は、非晶質構造を有する半導
体膜を公知の手段（熱ＣＶＤ法、プラズマＣＶＤ法、減
圧熱ＣＶＤ法、蒸着法、またはスパッタ法等）により成
膜した後、公知の結晶化処理（レーザー結晶化法、熱結
晶化法、またはニッケルなどの触媒を用いた熱結晶化法
等）を行って得られた結晶質半導体膜を所望の形状にパ
ターニングして形成する。この半導体層４０５の厚さは
２０〜１００ｎｍ（好ましくは３０〜６０ｎｍ）の厚さ
で形成する。結晶質半導体膜の材料に限定はないが、好
ましくはシリコンまたはシリコンゲルマニウム（Ｓｉ_X
Ｇｅ_1-X（０＜Ｘ＜１））合金などで形成すると良い。
本実施例では、低温で成膜が可能なスパッタ法を用いて
非晶質シリコン膜を形成し、レーザー結晶化法により結
晶質シリコン膜を形成した。レーザー結晶化法で結晶質
半導体膜を作製する場合には、パルス発振型または連続
発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ₄
レーザーを用いることができる。

【００６６】また、半導体層４０５を形成した後、ＴＦ
Ｔのしきい値を制御するために微量な不純物元素（ボロ
ンまたはリン）のドーピングを行ってもよい。

【００６７】次いで、半導体層４０５を覆うゲート絶縁
膜４０６を形成する。ゲート絶縁膜４０６はプラズマＣ
ＶＤ法またはスパッタ法を用い、厚さを４０〜１５０ｎ
ｍとしてシリコンを含む絶縁膜で形成する。本実施例で
は、低温で成膜が可能なスパッタ法を用いて酸化シリコ
ン膜を形成した。（図４（Ａ））

【００６８】次いで、ゲート絶縁膜４０６上に導電層４
０８を形成する。導電層４０８は、導電膜を公知の手段
（熱ＣＶＤ法、プラズマＣＶＤ法、減圧熱ＣＶＤ法、蒸
着法、またはスパッタ法等）により成膜した後、マスク
４０７を用いて所望の形状にパターニングして形成す
る。導電層４０８の材料としては、Ｔａ、Ｗ、Ｔｉ、Ｍ
ｏ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄから選ばれた元素、または
前記元素を主成分とする合金材料若しくは化合物材料で
形成してもよい。また、リン等の不純物元素をドーピン
グした多結晶シリコン膜に代表される半導体膜を用いて
もよい。また、ＡｇＰｄＣｕ合金を用いてもよい。本実
施例では、低温で成膜が可能なスパッタ法を用いてＷ膜
を成膜し、パターニングした。導電層４０８の端部はテ
ーパー状に形成する。エッチング条件は適宣決定すれば
良いが、例えば、Ｗの場合にはＣＦ₄とＣｌ₂の混合ガス
を用い、基板を負にバイアスすることにより良好にエッ
チングすることができる。

【００６９】次いで、図４（Ｂ）に示すように、自己整
合的にソース及びドレイン領域を形成する不純物領域
（ｐ＋領域）４０９を形成する。この不純物領域（ｐ＋
領域）４０９はイオンドープ法により形成し、ボロンに
代表される周期律表第１３族の元素をドーピングする。
不純物領域（ｐ＋領域）４０９の不純物濃度は、１×１
０²⁰〜２×１０²¹／ｃｍ³の範囲となるようにする。

【００７０】次に、図４（Ｃ）に示すように導電層４０
８の端部が後退するようにエッチングして導電層４１０
を形成する。本実施例の構造ではこれをゲート電極とす
る。ゲート電極の形成には２回のエッチング工程を用い
るが、そのエッチング条件は適宣決定されるものであ
る。例えば、Ｗの場合にはＣＦ₄とＣｌ₂の混合ガスを用
い、基板を負にバイアスすることにより良好に端部がテ
ーパー形状に加工することができる。また、ＣＦ₄とＣ
ｌ₂に酸素を混合させることにより、下地と選択性良
く、Ｗの異方性エッチングエッチングをすることができ
る。

【００７１】その後、図４（Ｄ）に示すように、導電層
４１０をマスクとしてｐ型の不純物（アクセプタ）をド
ーピングし、自己整合的に不純物領域（ｐ−領域）４１
１を形成する。不純物領域（ｐ−領域）４１１の不純物
濃度は、１×１０¹⁷〜２×１０ ¹⁹／ｃｍ³の範囲となる
ようにする。

【００７２】その後、スパッタ法またはプラズマＣＶＤ
法により作製される窒化シリコン膜、窒化酸化シリコン
膜により層間絶縁膜４１３を形成する。また、添加され
た不純物元素は活性化のために３５０〜５００℃の加熱
処理またはレーザー光の照射を行う。さらに、公知の技
術を用いて不純物領域（ｐ＋領域）に達するコンタクト
ホールを形成した後、ソース電極またはドレイン電極４
１４を形成しＴＦＴを得る。

【００７３】最後に公知の技術を用いて水素化処理を行
い、全体を水素化してｐチャネル型ＴＦＴが完成する。
（図４（Ｅ））本実施例では比較的低温で行うことが可
能な水素プラズマを用いて水素化処理を行った。

【００７４】半導体層にはチャネル形成領域４１２、不
純物領域（ｐ−領域）で形成されるＬＤＤ（Lightly Do
ped Drain）領域４１１、不純物領域（ｐ＋領域）で形
成されるソースまたはドレイン領域４０９が形成されて
いる。ここでは、ｐチャネル型ＴＦＴをＬＤＤ構造で示
したが、勿論シングルドレインや、或いはＬＤＤがゲー
ト電極とオーバーラップした構造で作製することもでき
る。本実施例で示すｐチャネル型ＴＦＴを用いて基本論
理回路を構成したり、さらに複雑なロジック回路（信号
分割回路、Ｄ／Ａコンバータ、オペアンプ、γ補正回路
など）をも構成することができ、さらにはメモリやマイ
クロプロセッサをも形成しうる。例えば、液晶表示装置
の駆動回路を全てｐチャネル型ＴＦＴで構成することも
可能である。

【００７５】また、本実施例は実施例１と組み合わせる
ことが可能である。

【００７６】［実施例３］本実施例は、ｎチャネル型Ｔ
ＦＴを作製する例であり、図５を用いて説明する。な
お、図４（Ａ）と図５（Ａ）は同一であるため、同じ符
号を用い、ここでは作製工程の説明を省略する。

【００７７】実施例２に従って図５（Ａ）の状態を得た
後、光露光プロセスによりレジストによるマスク４１５
を形成し、半導体膜４０５にイオン注入またはイオンド
ープ法によりｎ型の不純物（ドナー）をドーピングす
る。（図５（Ｂ））作製される不純物領域（ｎ−領域）
４１６において、ドーピングされる濃度は１×１０¹⁷〜
２×１０¹⁹／ｃｍ³の範囲となるようにする。

【００７８】次いで、絶縁膜４０６上には、タンタル、
タングステン、チタン、アルミニウム、モリブデンから
選ばれた一種または複数種の元素を成分とする導電性材
料でゲート電極４１７を形成する。（図５（Ｃ））ゲー
ト電極４１７の一部は不純物領域（ｎ−領域）４１６と
ゲート絶縁膜を介して一部が重なるように形成する。

【００７９】その後、図５（Ｄ）に示すように、ゲート
電極４１７をマスクとしてｎ型の不純物（ドナー）をド
ーピングし、自己整合的に不純物領域（ｎ＋領域）４１
８を形成する。不純物領域（ｎ＋領域）４１８の不純物
濃度は、１×１０¹⁷〜２×１０¹⁹／ｃｍ³の範囲となる
ようにする。

【００８０】その後、プラズマＣＶＤ法により作製され
る窒化シリコン膜、窒化酸化シリコン膜により層間絶縁
膜４１９を形成する。また、添加された不純物元素は活
性化のために３５０〜５００℃の加熱処理またはレーザ
ー光の照射を行う。さらに、公知の技術を用いて不純物
領域（ｎ＋領域）に達するコンタクトホールを形成した
後、ソース電極またはドレイン電極４２０を形成しＴＦ
Ｔを得る。

【００８１】最後に公知の技術を用いて水素化処理を行
い、全体を水素化してｎチャネル型ＴＦＴが完成する。
（図５（Ｅ））本実施例では比較的低温で行うことが可
能な水素プラズマを用いて水素化処理を行った。

【００８２】半導体層にはチャネル形成領域４１９、不
純物領域（ｎ−領域）で形成されるＬＤＤ（Lightly Do
ped Drain）領域４１６、不純物領域（ｎ＋領域）で形
成されるソースまたはドレイン領域４１８が形成されて
いる。また、ＬＤＤ領域４１６はゲート電極４１７とオ
ーバーラップして形成され、ドレイン端における電界の
集中を緩和して、ホットキャリアによる劣化を防いでい
る。勿論シングルドレインや、ＬＤＤ構造でｎチャネル
型ＴＦＴを作製することもできる。本実施例で示すｎチ
ャネル型ＴＦＴを用いて基本論理回路を構成したり、さ
らに複雑なロジック回路（信号分割回路、Ｄ／Ａコンバ
ータ、オペアンプ、γ補正回路など）をも構成すること
ができ、さらにはメモリやマイクロプロセッサをも形成
しうる。例えば、液晶表示装置の駆動回路を全てｎチャ
ネル型ＴＦＴで構成することも可能である。

【００８３】また、本実施例は実施例１と組み合わせる
ことが可能である。

【００８４】［実施例４］本実施例は、ｎチャネル型Ｔ
ＦＴとｐチャネル型ＴＦＴとを相補的に組み合わせたＣ
ＭＯＳ回路を作製する例であり、図６、図７を用いて説
明する。

【００８５】実施例２に従って、第１固定基板と第１接
着層（分離層）で貼りつけた素子形成基板上に下地絶縁
膜を形成した後、半導体層５０１、５０２を形成する。
（図６（Ａ））

【００８６】次いで、スパッタ法によりゲート絶縁膜５
０３と第１導電膜５０４と第２導電膜５０５を形成す
る。（図６（Ｂ））本実施例では、第１導電膜５０４を
窒化タンタルまたはチタンで５０〜１００ｎｍの厚さに
形成し、第２導電膜５０５をタングステンで１００〜３
００ｎｍの厚さに形成する。

【００８７】次に図６（Ｃ）に示すように、レジストに
よるマスク５０６を形成し、ゲート電極を形成するため
の第１のエッチング処理を行う。エッチング方法に限定
はないが、好適にはＩＣＰ（Inductively Coupled Plas
ma：誘導結合型プラズマ）エッチング法を用いる。エッ
チング用ガスにＣＦ₄とＣｌ₂を混合し、０．５〜２Ｐ
ａ、好ましくは１Ｐａの圧力でコイル型の電極に５００
ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマ
を生成して行う。基板側（試料ステージ）にも１００Ｗ
のＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負
の自己バイアス電圧を印加する。ＣＦ₄とＣｌ₂を混合し
た場合にはタングステン膜、窒化タンタル膜及びチタン
膜の場合でも、それぞれ同程度の速度でエッチングする
ことができる。

【００８８】上記エッチング条件では、レジストによる
マスクの形状と、基板側に印加するバイアス電圧の効果
により端部をテーパー形状とすることができる。テーパ
ー部の角度は１５〜４５°となるようにする。また、ゲ
ート絶縁膜上に残渣を残すことなくエッチングするため
には、１０〜２０％程度の割合でエッチング時間を増加
させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択
比は２〜４（代表的には３）であるので、オーバーエッ
チング処理により、酸化窒化シリコン膜が露出した面は
２０〜５０ｎｍ程度エッチングされる。こうして、第１
のエッチング処理により第１導電膜と第２導電膜から成
る第１形状の導電層５０７、５０８（第１の導電層５０
７ａ、５０８ａと第２導電層５０７ｂ、５０８ｂ）を形
成する。５０９はゲート絶縁膜であり、第１の形状の導
電層で覆われない領域は２０〜５０ｎｍ程度エッチング
され薄くなる。

【００８９】次いで、レジストマスクをそのままの状態
としたまま、図６（Ｄ）に示すように第２のエッチング
処理を行う。エッチングはＩＣＰエッチング法を用い、
エッチングガスにＣＦ₄とＣｌ₂とＯ₂を混合して、１Ｐ
ａの圧力でコイル型の電極に５００ＷのＲＦ電力(１
３．５６ＭＨｚ)を供給してプラズマを生成する。基板
側（試料ステージ）には５０ＷのＲＦ（１３．５６ＭＨ
ｚ）電力を投入し、第１のエッチング処理に比べ低い自
己バイアス電圧を印加する。このような条件によりタン
グステン膜を異方性エッチングし、第１の導電層である
窒化タンタル膜またはチタン膜を残存させるようにす
る。こうして、第２形状の導電層５０９、５１０（第１
の導電膜５０９ａ、５１０ａと第２の導電膜５０９ｂ、
５１０ｂ）を形成する。５１１はゲート絶縁膜であり、
第２の形状の導電層５０９、５１０で覆われない領域は
除去された。なお、ここでは除去した例を示したが絶縁
膜を薄く残してもよい。

【００９０】そして、第１のドーピング処理を行いｎ型
の不純物（ドナー）をドーピングする。（図７（Ａ））
その方法はイオンドープ法若しくはイオン注入法で行
う。ｎ型を付与する不純物元素として１５族に属する元
素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用い
る。この場合、第２形状の導電層５０９ｂ、５１０ｂは
ドーピングする元素に対してマスクとなり、加速電圧を
適宣調節（例えば、７０〜１２０ｋｅＶ）して、ゲート
絶縁膜５１１及び第２の導電膜５０９ａ、５１０ａのテ
ーパ部を通過した不純物元素により不純物領域（ｎ−領
域）５１２を形成する。例えば、不純物領域（ｎ−領
域）におけるリン（Ｐ）濃度は１×１０¹⁷〜１×１０¹⁹
／ｃｍ³の範囲となるようにする。

【００９１】次いで、マスクを除去した後、マスク５１
３を形成して図７（Ｂ）に示すように第２のドーピング
処理を行う。第１のドーピング処理よりもドーズ量を上
げ低加速電圧の条件でｎ型の不純物（ドナー）をドーピ
ングする。例えば、加速電圧を２０〜６０ｋｅＶとし、
１×１０¹³〜５×１０¹⁴／ｃｍ²のドーズ量で行い、不
純物領域（ｎ＋領域）５１４を形成する。例えば、不純
物領域（ｎ＋領域）におけるリン（Ｐ）濃度は１×１０
²⁰〜１×１０²¹／ｃｍ³の範囲となるようにする。

【００９２】そして、レジストを除去した後、図７
（Ｃ）に示すように、レジストによるマスク５１５を形
成し、ｐチャネル型ＴＦＴを形成する島状半導体層５０
１にｐ型の不純物（アクセプタ）をドーピングする。典
型的にはボロン（Ｂ）を用いる。不純物領域（ｐ＋領
域）５１６、５１７の不純物濃度は２×１０²⁰〜２×１
０²¹／ｃｍ³となるようにし、含有するリン濃度の１．
５〜３倍のボロンを添加して導電型を反転させる。

【００９３】以上までの工程でそれぞれの島状半導体層
に不純物領域が形成される。第２形状の導電層５０９、
５１０はゲート電極となる。その後、図７（Ｄ）に示す
ように、窒化シリコン膜または酸化窒化シリコン膜から
成る保護絶縁膜５１８をプラズマＣＶＤ法で形成する。
そして導電型の制御を目的としてそれぞれの島状半導体
層に添加された不純物元素を活性化する工程を行う。

【００９４】さらに、窒化シリコン膜５１９を形成し、
水素化処理を行う。本実施例では比較的低温で行うこと
が可能な水素プラズマを用いて水素化処理を行った。

【００９５】層間絶縁膜５２０は、ポリイミド、アクリ
ルなどの有機絶縁物材料で形成する。勿論、プラズマＣ
ＶＤ法でＴＥＯＳ（Tetraethyl Ortho silicate）を用
いて形成される酸化シリコン膜を適用しても良いが、平
坦性を高める観点からは前記有機物材料を用いることが
望ましい。

【００９６】次いで、コンタクトホールを形成し、アル
ミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）
などを用いて、ソース配線またはドレイン配線５２１〜
５２３を形成する。

【００９７】以上の工程で、ｎチャネル型ＴＦＴとｐチ
ャネル型ＴＦＴとを相補的に組み合わせたＣＭＯＳ回路
を得ることができる。

【００９８】ｐチャネル型ＴＦＴにはチャネル形成領域
５２４、ソース領域またはドレイン領域として機能する
不純物領域５１６、５１７を有している。

【００９９】ｎチャネル型ＴＦＴにはチャネル形成領域
５２５、ゲート電極５１０と重なる不純物領域５１２ａ
（Gate Overlapped Drain：ＧＯＬＤ領域）、ゲート電
極の外側に形成される不純物領域５１２ｂ（ＬＤＤ領
域）とソース領域またはドレイン領域として機能する不
純物領域５１４を有している。

【０１００】このようなＣＭＯＳ回路は、アクティブマ
トリクス型の液晶表示装置の駆動回路を形成することを
可能とする。それ以外にも、このようなｎチャネル型Ｔ
ＦＴまたはｐチャネル型ＴＦＴは、画素部を形成するト
ランジスタに応用することができる。

【０１０１】このようなＣＭＯＳ回路を組み合わせるこ
とで基本論理回路を構成したり、さらに複雑なロジック
回路（信号分割回路、Ｄ／Ａコンバータ、オペアンプ、
γ補正回路など）をも構成することができ、さらにはメ
モリやマイクロプロセッサをも形成することが可能であ
る。

【０１０２】また、本実施例は実施例１と組み合わせる
ことが可能である。

【０１０３】[実施例５]実施例３に示すｎチャネル型Ｔ
ＦＴは、チャネル形成領域となる半導体に周期表の１５
族に属する元素（好ましくはリン）もしくは周期表の１
３族に属する元素（好ましくはボロン）を添加すること
によりエンハンスメント型とデプレッション型とを作り
分けることができる。

【０１０４】また、ｎチャネル型ＴＦＴを組み合わせて
ＮＭＯＳ回路を形成する場合、エンハンスメント型ＴＦ
Ｔ同士で形成する場合（以下、ＥＥＭＯＳ回路という）
と、エンハンスメント型とデプレッション型とを組み合
わせて形成する場合（以下、ＥＤＭＯＳ回路という）が
ある。

【０１０５】ここでＥＥＭＯＳ回路の例を図８（Ａ）
に、ＥＤＭＯＳ回路の例を図８（Ｂ）に示す。図８
（Ａ）において、３１、３２はどちらもエンハンスメン
ト型のｎチャネル型ＴＦＴ（以下、Ｅ型ＮＴＦＴとい
う）である。また、図８（Ｂ）において、３３はＥ型Ｎ
ＴＦＴ、３４はデプレッション型のｎチャネル型ＴＦＴ
（以下、Ｄ型ＮＴＦＴという）である。

【０１０６】なお、図８（Ａ）、（Ｂ）において、ＶDH
は正の電圧が印加される電源線（正電源線）であり、Ｖ
DLは負の電圧が印加される電源線（負電源線）である。
負電源線は接地電位の電源線（接地電源線）としても良
い。

【０１０７】さらに、図８（Ａ）に示したＥＥＭＯＳ回
路もしくは図８（Ｂ）に示したＥＤＭＯＳ回路を用いて
シフトレジスタを作製した例を図９に示す。図９におい
て、４０、４１はフリップフロップ回路である。また、
４２、４３はＥ型ＮＴＦＴであり、Ｅ型ＮＴＦＴ４２の
ゲートにはクロック信号（ＣＬ）が入力され、Ｅ型ＮＴ
ＦＴ４３のゲートには極性の反転したクロック信号（Ｃ
Ｌバー）が入力される。また、４４で示される記号はイ
ンバータ回路であり、図９（Ｂ）に示すように、図８
（Ａ）に示したＥＥＭＯＳ回路もしくは図８（Ｂ）に示
したＥＤＭＯＳ回路が用いられる。従って、液晶表示装
置の駆動回路を全てｎチャネル型ＴＦＴで構成すること
も可能である。

【０１０８】また、本実施例は実施例１または実施例３
と組み合わせることが可能である。

【０１０９】[実施例６]ここでは、上記実施例２〜５で
得られるＴＦＴを用いて液晶表示装置を作製した例につ
いて図１０〜図１３を用い、以下に説明する。

【０１１０】同一の絶縁体上に画素部とそれを駆動する
駆動回路を有した液晶表示装置の例（但し液晶材料封止
前の状態）を図１０に示す。なお、駆動回路には基本単
位となるＣＭＯＳ回路を示し、画素部には一つの画素を
示す。このＣＭＯＳ回路及び画素部のＴＦＴは実施例４
に従えば得ることができる。

【０１１１】図１０において、６０１は第１固定基板、
６０２は第１接着層、６０３は素子形成基板であり、そ
の上にはｎチャネル型ＴＦＴ６０５とｐチャネル型ＴＦ
Ｔ６０４からなる駆動回路６０８、ｎチャネル型ＴＦＴ
からなる画素ＴＦＴ６０６および保持容量６０７とが形
成されている。また、本実施例では、ＴＦＴはすべてト
ップゲート型ＴＦＴで形成されている。

【０１１２】ｐチャネル型ＴＦＴ６０４とｎチャネル型
ＴＦＴ６０５の説明は実施例４を参照すれば良いので省
略する。また、ｎチャネル型ＴＦＴからなる画素ＴＦＴ
６０６の説明は実施例１または実施例３を参照すればよ
いので省略する。また、画素ＴＦＴ６０６はソース領域
およびドレイン領域の間に二つのチャネル形成領域を有
した構造（ダブルゲート構造）となっているが、実施例
３でのｎチャネル型ＴＦＴの構造の説明を参照すれば容
易に理解できるので説明は省略する。なお、本実施例は
ダブルゲート構造に限定されることなく、チャネル形成
領域が一つ形成されるシングルゲート構造もしくは三つ
形成されるトリプルゲート構造であっても良い。

【０１１３】また、本実施例では、画素ＴＦＴのドレイ
ン領域と接続する画素電極６１０を反射電極とした。そ
の画素電極６１０の材料としては、ＡｌまたはＡｇを主
成分とする膜、またはそれらの積層膜等の反射性の優れ
た材料を用いることが望ましい。また、画素電極６１０
を形成した後、公知のサンドブラスト法やエッチング法
等の工程を追加して表面を凹凸化させて、鏡面反射を防
ぎ、反射光を散乱させることによって白色度を増加させ
ることが好ましい。

【０１１４】また、図１２は、図１０中の点線Ａ−Ａ’
で切断した断面図である。ゲート電極として機能する導
電層７１２は隣接する画素の保持容量の一方の電極を兼
ね、画素電極７５２と接続する半導体層７５３と重なる
部分で容量を形成している。また、ソース配線７０７と
画素電極７２４及び隣接する画素電極７５１との配置関
係は、画素電極７２４、７５１の端部をソース配線７０
７上に設け、重なり部を形成することにより、迷光を遮
り遮光性を高めている。

【０１１５】図１０の状態を得た後、画素電極６１０上
に配向膜を形成しラビング処理を行う。なお、本実施例
では配向膜を形成する前に、アクリル樹脂膜等の有機樹
脂膜をパターニングすることによって基板間隔を保持す
るための柱状のスペーサ（図示しない）を所望の位置に
形成した。また、柱状のスペーサに代えて、球状のスペ
ーサを基板全面に散布してもよい。

【０１１６】次いで、第２固定基板（対向基板）を用意
する。次いで、対向基板第２固定基板上に着色層、遮光
層を形成した後、平坦化膜を形成する。次いで、平坦化
膜上に透明導電膜からなる対向電極を少なくとも画素部
に形成し、対向基板の全面に配向膜を形成し、ラビング
処理を施した。

【０１１７】そして、画素部と駆動回路が形成された素
子形成基板と第２固定基板とを第２接着層（本実施例で
はシール材）で貼り合わせる。第２接着層にはフィラー
が混入されていて、このフィラーと柱状スペーサによっ
て均一な間隔を持って２枚の基板が貼り合わせられる。
その後、両基板の間に液晶材料を注入し、封止剤（図示
せず）によって完全に封止する。液晶材料には公知の液
晶材料を用いれば良い。

【０１１８】次いで、液晶の封止（または封入）工程ま
で行った後、実施の形態および実施例１に示したように
レーザー照射により第１固定基板を分離した。その後の
液晶表示装置の状態について図１１を用いて説明する。

【０１１９】図１１に示す上面図は、画素部、駆動回
路、ＦＰＣ（フレキシブルプリント配線板：Flexible P
rinted Circuit）を貼り付ける外部入力端子、外部入力
端子と各回路の入力部までを接続する配線８１などが形
成された素子形成基板と、カラーフィルタなどが設けら
れた対向基板８２とがシール材８３を介して貼り合わさ
れている。

【０１２０】ゲート側駆動回路８４と重なるように第２
固定基板側に遮光層８６ａが設けられ、ソース側駆動回
路８５と重なるように第２固定基板側に遮光層８６ｂが
形成されている。また、画素部８７上の第２固定基板側
に設けられたカラーフィルタ８８は遮光層と、赤色
（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色の着色層とが各
画素に対応して設けられている。実際に表示する際に
は、赤色（Ｒ）の着色層、緑色（Ｇ）の着色層、青色
（Ｂ）の着色層の３色でカラー表示を形成するが、これ
ら各色の着色層の配列は任意なものとする。

【０１２１】ここでは、カラー化を図るためにカラーフ
ィルタ８８を第２固定基板に設けているが特に限定され
ず、素子形成基板上に素子を作製する際、素子形成基板
上にカラーフィルタを形成してもよい。

【０１２２】また、カラーフィルタにおいて隣り合う画
素の間には遮光層が設けられており、表示領域以外の箇
所を遮光している。また、ここでは、駆動回路を覆う領
域にも遮光層８６ａ、８６ｂを設けているが、駆動回路
を覆う領域は、後に液晶表示装置を電子機器の表示部と
して組み込む際、カバーで覆うため、特に遮光層を設け
ない構成としてもよい。また、素子形成基板上に必要な
素子を作製する際、素子形成基板に遮光層を形成しても
よい。

【０１２３】また、上記遮光層を設けずに、第２固定基
板と対向電極の間に、カラーフィルタを構成する着色層
を複数層重ねた積層で遮光するように適宜配置し、表示
領域以外の箇所（各画素電極の間隙）や、駆動回路を遮
光してもよい。

【０１２４】また、外部入力端子にはベースフィルムと
配線から成るＦＰＣ８９が異方性導電性樹脂で貼り合わ
されている。さらに補強板で機械的強度を高めている。

【０１２５】また、第２固定基板のみに偏光板（図示し
ない）を貼りつける。

【０１２６】以上のようにして作製される液晶表示装置
は各種電子機器の表示部として用いることができる。

【０１２７】また、本実施例は実施例１と組み合わせる
ことが可能である。

【０１２８】[実施例７]本実施例では実施例６に示した
液晶表示装置の回路構成例を図１３に示す。

【０１２９】なお、図１３（Ａ）はアナログ駆動を行う
ための回路構成である。本実施例では、ソース側駆動回
路９０、画素部９１及びゲート側駆動回路９２を有して
いる。なお、本明細書中において、駆動回路とはソース
側処理回路およびゲート側駆動回路を含めた総称であ
る。

【０１３０】ソース側駆動回路９０は、シフトレジスタ
９０ａ、バッファ９０ｂ、サンプリング回路（トランス
ファゲート）９０ｃを設けている。また、ゲート側駆動
回路９２は、シフトレジスタ９２ａ、レベルシフタ９２
ｂ、バッファ９２ｃを設けている。なお、シフトレジス
タ９０ａ、９２ａとしては図１６に示したシフトレジス
タを用いれば良い。また、必要であればサンプリング回
路とシフトレジスタとの間にレベルシフタ回路を設けて
もよい。

【０１３１】また、本実施例において、画素部９１は複
数の画素を含み、その複数の画素に各々ＴＦＴ素子が設
けられている。

【０１３２】これらソース側駆動回路９０およびゲート
側駆動回路９２を全てＮチャネル型ＴＦＴで形成するこ
とができる。この場合、全ての回路は図８（Ａ）に示し
たＥＥＭＯＳ回路を基本単位として形成されている。た
だし、従来のＣＭＯＳ回路に比べると消費電力は若干上
がってしまう。

【０１３３】また、これらソース側駆動回路９０および
ゲート側駆動回路９２を全てｐチャネル型ＴＦＴで形成
することもできる。

【０１３４】なお、図示していないが、画素部９１を挟
んでゲート側駆動回路９２の反対側にさらにゲート側駆
動回路を設けても良い。

【０１３５】また、デジタル駆動させる場合は、図１９
（Ｂ）に示すように、サンプリング回路の代わりにラッ
チ（Ａ）９３ｂ、ラッチ（Ｂ）９３ｃを設ければよい。
ソース側駆動回路９３は、シフトレジスタ９３ａ、ラッ
チ（Ａ）９３ｂ、ラッチ（Ｂ）９３ｃ、Ｄ／Ａコンバー
タ９３ｄ、バッファ９３ｅを設けている。また、ゲート
側駆動回路９５は、シフトレジスタ９５ａ、レベルシフ
タ９５ｂ、バッファ９５ｃを設けている。なお、シフト
レジスタ９３ａ、９５ａとしては図９に示したシフトレ
ジスタを用いれば良い。また、必要であればラッチ
（Ｂ）９３ｃとＤ／Ａコンバータ９３ｄとの間にレベル
シフタ回路を設けてもよい。

【０１３６】また、これらソース側駆動回路９３および
ゲート側駆動回路９５を全てＮチャネル型ＴＦＴで形成
することができる。

【０１３７】また、これらソース側駆動回路９３および
ゲート側駆動回路９５を全てｐチャネル型ＴＦＴで形成
することもできる。

【０１３８】なお、上記構成は、上記実施例２、３、ま
たは４に示した製造工程に従って実現することができ
る。また、本実施例では画素部と駆動回路の構成のみ示
しているが、本実施例の製造工程に従えば、メモリやマ
イクロプロセッサをも形成しうる。

【０１３９】[実施例８]本実施例では、画素部及び駆動
回路に使用するＴＦＴを逆スタガ型ＴＦＴで構成した液
晶表示装置の例を図１４に示す。図１４（Ａ）は、画素
部の画素の一つを拡大した上面図であり、図１４（Ａ）
において、点線Ａ−Ａ'で切断した部分が、図１４
（Ｂ）の画素部の断面構造に相当する。

【０１４０】図１４（Ｂ）において、５０ａは第１固定
基板、５１は第１接着層、５０ｂは素子形成基板であ
り、まず、実施の形態に従い、第１固定基板５０ａと第
１接着層５１（分離層）で貼りつけた素子形成基板５０
ｂを用意する。なお、必要があれば素子形成基板上に下
地絶縁膜を形成してもよい。

【０１４１】画素部において、画素ＴＦＴ部はＮチャネ
ル型ＴＦＴで形成されている。基板上５１にゲート電極
５２が形成され、その上に窒化珪素からなる第１絶縁膜
５３ａ、酸化珪素からなる第２絶縁膜５３ｂが設けられ
ている。また、第２絶縁膜上には、活性層としてｎ+ 領
域５４〜５６と、チャネル形成領域５７、５８と、前記
ｎ+ 型領域とチャネル形成領域の間にｎ- 型領域５９、
６０が形成される。また、チャネル形成領域５７、５８
は絶縁層６１、６２で保護される。絶縁層６１、６２及
び活性層を覆う第１の層間絶縁膜６３にコンタクトホー
ルを形成した後、ｎ+ 領域５４に接続する配線６４が形
成され、ｎ+ 領域５６に配線６５が接続され、さらにそ
の上にパッシベーション膜６６が形成される。そして、
その上に第２の層間絶縁膜６７が形成される。さらに、
その上に第３の層間絶縁膜６８が形成され、ＩＴＯ、Ｓ
ｎＯ₂等の透明導電膜からなる画素電極６９が配線６５
と接続される。また、７０は画素電極６９と隣接する画
素電極である。

【０１４２】本実施例では一例として透過型の液晶表示
装置の例を示したが特に限定されない。例えば、画素電
極の材料として反射性を有する金属材料を用い、画素電
極のパターニングの変更、または幾つかの工程の追加／
削除を適宜行えば反射型の液晶表示装置を作製すること
が可能である。

【０１４３】なお、本実施例では、画素部の画素ＴＦＴ
のゲート配線をダブルゲート構造としているが、オフ電
流のバラツキを低減するために、トリプルゲート構造等
のマルチゲート構造としても構わない。また、開口率を
向上させるためにシングルゲート構造としてもよい。

【０１４４】また、画素部の容量部は、第１絶縁膜及び
第２絶縁膜を誘電体として、容量配線７１と、ｎ+ 領域
５６とで形成されている。

【０１４５】なお、図１４で示した画素部はあくまで一
例に過ぎず、特に上記構成に限定されないことはいうま
でもない。

【０１４６】また、素子形成基板上の全てのＴＦＴをＮ
チャネル型ＴＦＴとすることができる。素子形成基板上
の全てのＴＦＴをＮチャネル型ＴＦＴで構成すれば、Ｐ
チャネル型ＴＦＴを形成する工程を省略できるため、液
晶表示装置の製造工程を簡略化することができる。ま
た、それに伴って製造工程の歩留まりが向上し、液晶表
示装置の製造コストを下げることができる。

【０１４７】[実施例８]本実施例では、画素部及び駆動
回路に使用するＴＦＴを全てＮチャネル型ＴＦＴで構成
した液晶表示装置の例を図１５に示す。なお、実施例６
の図１０と同一である箇所に相当するところは同じ符号
を用いた。

【０１４８】図１５において、６０１は第１固定基板、
６０２は第１接着層、６０３は素子形成基板であり、ま
ず、実施の形態に従い、第１固定基板６０１と第１接着
層６０２（分離層）で貼りつけた素子形成基板６０３上
に下地絶縁膜を形成する。

【０１４９】下地絶縁膜上にはＮチャネル型ＴＦＴ１１
０１、Ｎチャネル型ＴＦＴ１１０２からなる駆動回路、
Ｎチャネル型ＴＦＴからなる画素ＴＦＴ１１０３および
保持容量１１０４が形成されている。なお、Ｎチャネル
型ＴＦＴの説明は実施例３を参照すれば良いので省略す
る。

【０１５０】ここでは、実施例６とは異なり、透過型の
液晶表示装置の例である。層間絶縁膜を形成した後、透
明導電膜からなる画素電極１１０７をパターニングによ
り形成した後、コンタクトホールを形成して画素電極１
１０７と画素ＴＦＴ１１０３のドレイン領域とを接続す
る接続電極１１０８を形成した。また、同様にして画素
電極１１０７と保持容量１１０４における半導体領域と
を接続する接続電極１１０９を形成した。

【０１５１】また、図１５の状態を得た後、実施例６の
工程に従って、第２接着層で第２固定基板を貼り合わせ
た後、第１接着層６０２にレーザーを照射して第１固定
基板６０１を分離して、液晶表示装置を完成させればよ
い。

【０１５２】Ｎチャネル型ＴＦＴのみでゲート側駆動回
路およびソース側駆動回路を形成することにより画素部
および駆動回路をすべてＮチャネル型ＴＦＴで形成する
ことが可能となる。従って、アクティブマトリクス型の
電気光学装置を作製する上でＴＦＴ工程の歩留まりおよ
びスループットを大幅に向上させることができ、製造コ
ストを低減することが可能となる。

【０１５３】なお、ソース側駆動回路もしくはゲート側
駆動回路のいずれか片方を外付けのＩＣチップとする場
合にも本実施例は実施できる。

【０１５４】また、本実施例では、Ｅ型ＮＴＦＴのみを
用いて駆動回路を構成したがＥ型ＮＴＦＴおよびＤ型Ｎ
ＴＦＴを組み合わせて形成してもよい。

【０１５５】［実施例９］本実施例では、画素部及び駆
動回路に使用するＴＦＴを全てＰチャネル型ＴＦＴで構
成した液晶表示装置の例を図１６に示す。なお、実施例
６の図１０と同一である箇所に相当するところは同じ符
号を用いた。

【０１５６】図１６において、６０１は第１固定基板、
６０２は第１接着層、６０３は素子形成基板であり、ま
ず、実施の形態に従い、第１固定基板６０１と第１接着
層６０２（分離層）で貼りつけた素子形成基板６０３上
に下地絶縁膜を形成する。

【０１５７】下地絶縁膜上にはＰチャネル型ＴＦＴ１２
０１、Ｐチャネル型ＴＦＴ１２０２からなる駆動回路、
Ｐチャネル型ＴＦＴからなる画素ＴＦＴ１２０３および
保持容量１２０４が形成されている。なお、Ｐチャネル
型ＴＦＴの説明は実施例２を参照すれば良いので省略す
る。

【０１５８】ここでは、実施例６とは異なり、透過型の
液晶表示装置の例である。層間絶縁膜を形成した後、透
明導電膜からなる画素電極１２０７をパターニングによ
り形成した後、コンタクトホールを形成して画素電極１
２０７と画素ＴＦＴ１２０３のドレイン領域とを接続す
る接続電極１２０８を形成した。また、同様にして画素
電極１２０７と保持容量１２０４における半導体領域と
を接続する接続電極１２０９を形成した。

【０１５９】また、図１６の状態を得た後、実施例６の
工程に従って、第２接着層で第２固定基板を貼り合わせ
た後、第１接着層６０２にレーザーを照射して第１固定
基板６０１を分離して、液晶表示装置を完成させればよ
い。

【０１６０】Ｐチャネル型ＴＦＴのみでゲート側駆動回
路およびソース側駆動回路を形成することにより画素部
および駆動回路をすべてＰチャネル型ＴＦＴで形成する
ことが可能となる。従って、アクティブマトリクス型の
電気光学装置を作製する上でＴＦＴ工程の歩留まりおよ
びスループットを大幅に向上させることができ、製造コ
ストを低減することが可能となる。

【０１６１】なお、ソース側駆動回路もしくはゲート側
駆動回路のいずれか片方を外付けのＩＣチップとする場
合にも本実施例は実施できる。

【０１６２】［実施例１０］素子形成基板としては、金
属基板、例えばステンレス基板を用いることもできる。
本実施例は、その場合の例を以下に示す。

【０１６３】本実施例では、実施例１の素子形成基板と
して、ステンレス基板（厚さ１０〜２００μｍ）を用い
る。まず、実施の形態に従って第１固定基板とステンレ
ス基板とを第１接着層で貼り合わせる。

【０１６４】以降は、実施例１に従って、ステンレス基
板からなる素子形成基板上に下地絶縁膜を形成して必要
な素子を形成すればよい。なお、実施例１とは異なり、
耐熱性が高いステンレス基板を用いているため、実施例
１よりも高い温度（約５００℃以下）でのプロセスを使
用してＴＦＴを作製することができる。

【０１６５】そして、第１固定基板を分離する際、ステ
ンレス基板を用いているため、レーザー光を照射しても
素子形成基板上に形成された素子に全く影響を与えるこ
となく第１固定基板を分離することができる。

【０１６６】また、ステンレス基板は遮光性を有してい
るため、本実施例の表示装置は、反射型の液晶表示装置
となる。

【０１６７】薄い金属基板（厚さ１０〜２００μｍ）を
用いることによって軽量化、薄型化が図れるとともに可
撓性を有する発光装置を得ることができる。また、金属
基板を用いているため、素子基板上に形成されたＴＦＴ
素子の放熱効果が得られる。

【０１６８】また、本実施例は、実施例１乃至９のいず
れか一と自由に組み合わせることが可能である。

【０１６９】［実施例１１］本願発明を実施して形成さ
れた駆動回路や画素部は様々な電気光学装置（アクティ
ブマトリクス型液晶ディスプレイ、アクティブマトリク
ス型ＥＬディスプレイ、アクティブマトリクス型ＥＣデ
ィスプレイ）に用いることができる。即ち、それら電気
光学装置を表示部に組み込んだ電子機器全てに本願発明
を実施できる。

【０１７０】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴ
ーグル型ディスプレイ）、カーナビゲーション、カース
テレオ、パーソナルコンピュータ、携帯情報端末（モバ
イルコンピュータ、携帯電話または電子書籍等）などが
挙げられる。それらの一例を図１８及び図１９に示す。

【０１７１】図１８（Ａ）はパーソナルコンピュータで
あり、本体２００１、画像入力部２００２、表示部２０
０３、キーボード２００４等を含む。本発明を画像入力
部２００２、表示部２００３やその他の駆動回路に適用
することができる。

【０１７２】図１８（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６等を含む。本発明を表示部２１０２やその他の駆動回
路に適用することができる。

【０１７３】図１８（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示部２２０５等を含む。本発明は表示部２２０５やその
他の駆動回路に適用できる。

【０１７４】図１８（Ｄ）はゴーグル型ディスプレイで
あり、本体２３０１、表示部２３０２、アーム部２３０
３等を含む。本発明は表示部２３０２やその他の駆動回
路に適用することができる。

【０１７５】図１８（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示部２４０２、スピーカ部２４０
３、記録媒体２４０４、操作スイッチ２４０５等を含
む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄ
ｉｇｔｉａｌＶｅｒｓａｔｉｌｅＤｉｓｃ）、ＣＤ
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。本発明は表示部２４０２やその
他の駆動回路に適用することができる。

【０１７６】図１８（Ｆ）はデジタルカメラであり、本
体２５０１、表示部２５０２、接眼部２５０３、操作ス
イッチ２５０４、受像部（図示しない）等を含む。本願
発明を表示部２５０２やその他の駆動回路に適用するこ
とができる。

【０１７７】図１９（Ａ）は携帯電話であり、本体２９
０１、音声出力部２９０２、音声入力部２９０３、表示
部２９０４、操作スイッチ２９０５、アンテナ２９０６
等を含む。本願発明を音声出力部２９０２、音声入力部
２９０３、表示部２９０４やその他の駆動回路に適用す
ることができる。

【０１７８】図１９（Ｂ）は携帯書籍（電子書籍）であ
り、本体３００１、表示部３００２、３００３、記憶媒
体３００４、操作スイッチ３００５、アンテナ３００６
等を含む。本発明は表示部３００２、３００３やその他
の駆動回路に適用することができる。

【０１７９】図１９（Ｃ）はディスプレイであり、本体
３１０１、支持台３１０２、表示部３１０３等を含む。
本発明は表示部３１０３に適用することができる。本発
明のディスプレイは特に大画面化した場合において有利
であり、対角１０インチ以上（特に３０インチ以上）の
ディスプレイには有利である。

【０１８０】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、本実施例の電子機器は実施例１〜１０のど
のような組み合わせからなる構成を用いても実現するこ
とができる。

【０１８１】

【発明の効果】本発明により樹脂基板である素子形成基
板と樹脂基板である第２固定基板とで素子形成層（液晶
材料、画素電極、およびＴＦＴ素子含む）を挟んだ表示
装置は、多少の応力が発生しても破損しない柔軟性（フ
レキシビリティ）を有している。

【０１８２】また、素子形成基板の厚さが非常に薄い、
具体的には５０μｍ〜３００μｍ、好ましくは１５０μ
ｍ〜２００μｍの厚さの基板を用いても、信頼性の高い
液晶表示装置を得ることができる。

【図面の簡単な説明】

【図１】基板貼り合わせ工程を示す図。

【図２】貼り合わせた基板の状態を示す図。

【図３】作製工程を示す図。

【図４】ｐチャネル型ＴＦＴの作製工程を示す図。

【図５】ｎチャネル型ＴＦＴの作製工程を示す図。

【図６】ＣＭＯＳ回路を作製する工程を説明する
図。

【図７】ＣＭＯＳ回路を作製する工程を説明する
図。

【図８】ＮＭＯＳ回路の構成を示す図。

【図９】シフトレジスタの構成を示す図。

【図１０】液晶表示装置の駆動回路及び画素部の断面
構造図。

【図１１】液晶表示装置の上面図。

【図１２】液晶表示装置の画素の上面図。

【図１３】液晶表示装置の回路ブロック図。

【図１４】液晶表示装置の画素部の上面図および断面
構造図。

【図１５】液晶表示装置の駆動回路及び画素部の断面
構造図。

【図１６】液晶表示装置の駆動回路及び画素部の断面
構造図。

【図１７】曲率を与えた状態を示す図。

【図１８】電子機器の一例を示す図。

【図１９】電子機器の一例を示す図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６２６Ｃ５Ｆ１１０Ｈ０１Ｓ 3/00 ６２７ＤＦターム(参考） 2H089 MA03Y NA39 NA53 NA58 QA12 QA16 TA01 TA05 TA09 2H090 HA04 HB03X HB06X HD01 JB03 JB11 JC07 LA03 2H092 HA02 JA24 JB56 MA31 MA37 NA27 PA01 PA04 RA10 5C094 AA31 AA36 BA03 BA43 CA19 CA24 DA07 DA12 DA14 DA15 EA04 EA06 EA07 EB02 FB12 FB14 FB15 GB10 HA05 HA08 HA10 5F072 AA06 AB01 AB20 YY06 5F110 AA17 BB02 BB04 BB05 CC02 CC08 DD01 DD15 DD17 EE01 EE02 EE03 EE04 EE06 EE09 EE14 EE23 EE28 EE43 EE44 EE45 FF02 FF03 FF09 FF28 FF30 GG01 GG02 GG13 GG25 GG32 GG41 GG43 GG44 GG45 GG47 HJ01 HJ04 HJ12 HJ13 HJ23 HL02 HL03 HL04 HL07 HL11 HM13 HM15 NN22 NN23 NN24 NN27 NN34 NN35 NN72 NN78 PP03 PP34 QQ04 QQ11 QQ16 QQ19 QQ25

Claims

【特許請求の範囲】

【請求項１】第１固定基板と素子形成基板とを該素子形
成基板に設けられた第１接着層で貼り合わせ、該素子形
成基板を貼り合わせた後に絶縁膜を形成し、該絶縁膜の
上にＴＦＴ素子及び画素電極を形成し、該画素電極の上
に第２接着層で第２固定基板を貼り合わせた後、レーザ
ー光の照射により前記第１接着層を除去して前記第１固
定基板を分離することを特徴とする半導体装置の作製方
法。
【請求項２】第１固定基板と素子形成基板とを前記固定
基板に設けられた第１接着層で貼り合わせ、該素子形成
基板を貼り合わせた後に絶縁膜を形成し、該絶縁膜の上
にＴＦＴ素子及び画素電極を形成し、該画素電極の上に
第２接着層で第２固定基板を貼り合わせた後、レーザー
光の照射により前記第１接着層を除去して前記第１固定
基板を分離することを特徴とする半導体装置の作製方
法。
【請求項３】請求項１または請求項２において、前記画
素電極と前記第２固定基板との間に液晶材料を備えるこ
とを特徴とする半導体装置の作製方法。
【請求項４】請求項３において、前記液晶材料は、前記
素子形成基板と前記第２固定基板とを貼り合わせる前記
第２接着層で保持することを特徴とする半導体装置の作
製方法。
【請求項５】請求項１乃至４のいずれか一において、前
記第２接着層はシール材であることを特徴とする半導体
装置の作製方法。
【請求項６】請求項１乃至５のいずれか一において、前
記素子形成基板と第１接着層の間には、非晶質シリコン
薄膜を形成することを特徴とする半導体装置の作製方
法。
【請求項７】請求項１乃至６のいずれか一において、前
記素子形成基板と第１接着層の間には、ダイヤモンド状
炭素薄膜を形成することを特徴とする半導体装置の作製
方法。
【請求項８】請求項１乃至７のいずれか一において、前
記第１接着層は、有色であることを特徴とする半導体装
置の作製方法。
【請求項９】請求項１乃至７のいずれか一において、黒
色であることを特徴とする半導体装置の作製方法。
【請求項１０】請求項１乃至９のいずれか一において、
前記素子形成基板及び前記第２固定基板は有機樹脂から
なる基板であることを特徴とする半導体装置の作製方
法。
【請求項１１】請求項１乃至１０のいずれか一におい
て、前記第１固定基板は透光性を有する絶縁性基板であ
ることを特徴とする半導体装置の作製方法。
【請求項１２】請求項１乃至１１のいずれか一におい
て、前記レーザー光は、パルス発振型または連続発光型
のエキシマレーザーや、ＹＡＧレーザーや、ＹＶＯ₄レ
ーザーであることを特徴とする半導体装置の作製方法。
【請求項１３】請求項１乃至１１のいずれか一におい
て、前記レーザー光は、ＹＡＧレーザーの基本波、第２
高調波、または第３高調波であることを特徴とする半導
体装置の作製方法。
【請求項１４】請求項１乃至１３のいずれか一におい
て、前記レーザー光の照射は、線状ビームを形成して走
査させて照射することを特徴とする半導体装置の作製方
法。
【請求項１５】請求項１乃至１４のいずれか一におい
て、前記レーザー光の照射は、前記第１固定基板の裏面
側から前記第１固定基板を通過させて、前記第１固定基
板の表面側に設けられた前記第１接着層に前記レーザー
光を照射することを特徴とする半導体装置の作製方法。
【請求項１６】請求項１乃至１５のいずれか一に記載さ
れた半導体装置とは、透過型の液晶表示装置であること
を特徴とする半導体装置の作製方法。
【請求項１７】請求項１乃至１６のいずれか一に記載さ
れた半導体装置とは、反射型の液晶表示装置であること
を特徴とする半導体装置の作製方法。
【請求項１８】請求項１乃至１７のいずれか一に記載さ
れた半導体装置とは、ビデオカメラ、デジタルカメラ、
ゴーグル型ディスプレイ、カーナビゲーション、パーソ
ナルコンピュータ、携帯情報端末であることを特徴とす
る半導体装置の作製方法。