[go: up one dir, main page]

JP2001332547A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法

Info

Publication number
JP2001332547A
JP2001332547A JP2000246882A JP2000246882A JP2001332547A JP 2001332547 A JP2001332547 A JP 2001332547A JP 2000246882 A JP2000246882 A JP 2000246882A JP 2000246882 A JP2000246882 A JP 2000246882A JP 2001332547 A JP2001332547 A JP 2001332547A
Authority
JP
Japan
Prior art keywords
metal
silicate layer
film
metal silicate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000246882A
Other languages
English (en)
Inventor
Takeshi Yamaguchi
豪 山口
Hideki Satake
秀喜 佐竹
Akira Chokai
明 鳥海
Shin Fukushima
伸 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000246882A priority Critical patent/JP2001332547A/ja
Publication of JP2001332547A publication Critical patent/JP2001332547A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 シリコン基板と金属シリケイト層との間の界
面特性に優れた半導体装置を得る。 【解決手段】 シリコン基板５１に能動素子が形成され
てなる半導体装置であって、該半導体装置は、シリコン
基板５１上に形成された金属シリケイト層５３と、金属
シリケイト層５３上に形成された電極層５４とを備え、
金属シリケイト層５３は、その構成金属の濃度が電極層
５４と金属シリケイト層５３との界面からシリコン基板
５１と金属シリケイト層５３との界面に向かってしだい
に減少するように構成されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、特に金属シリケイト層を有する半導体装置
及びその製造方法に関する。
【０００２】
【従来の技術】ＬＳＩの高速化・高集積化は、スケーリ
ング則にのっとった電界効果トランジスタの微細化によ
って進められてきた。ゲート絶縁膜、ゲート等のＭＯＳ
デバイスの各部分について、高さ方向と横方向の寸法を
同時に縮小することで、素子の特性を正常に保ち、また
性能を上げることを可能にしてきた。
【０００３】このスケーリング則によると、２０００年
以降の次世代のＭＩＳトランジスタのゲート絶縁膜厚に
対しては、酸化膜換算で２ｎｍ程度以下が要求される。
しかしながら、シリコン酸化膜（ＳｉＯ2 膜）では、厚
さ２ｎｍ以下になると、直接トンネル電流が極めて大き
くなり、リーク電流の抑制ができず、消費電力が増加す
るという問題が生じる。
【０００４】そこで、ＳｉＯ2 よりも誘電率が高い材料
を用いて、シリコン酸化膜換算実効膜厚を２ｎｍ以下に
抑えつつ、物理膜厚を稼いでリーク電流を抑えることが
試みられている。
【０００５】また、電界効果トランジスタでは、リーク
電流の抑制もさることながら、Ｓｉ基板とゲート絶縁膜
の界面特性が特に重要である。したがって、ゲート絶縁
膜には、高誘電率であり、かつＳｉ基板との界面特性を
良好に保持できる絶縁膜材料が必要であり、近年になっ
て金属シリケイト（珪酸塩）膜が有望であることが報告
され始めた（"Electrical properties of hafnium sili
cate gate dielectrics deposited directly on silico
n" G.C.Wilk and R.M.Wallace APPLIED PHYSICS LETTER
S VOLUME 74, NUMBER 19, p2854-2856, MAY 1999）。
【０００６】このような金属シリケイト膜は、スパッタ
法や蒸着法によってＳｉ基板上に金属を成膜し、酸素雰
囲気中で熱処理して形成したり、シリサイドターゲット
を用いたスパッタ法により成膜したりされている。
【０００７】しかしながら、これらの手法では、金属シ
リケイト膜の膜質が酸素の導入量や熱処理温度或いはタ
ーゲットの組成比に大きく依存するために、金属シリケ
イト膜の特性の制御が困難であった。例えば、熱処理や
酸素処理が不十分であれば金属シリケイト膜が金属的に
なり、過剰であればＳｉＯ2 的な金属シリケイト膜にな
る。高い誘電率を得るためには、金属的、ＳｉＯ2 的両
者の中間のプロセス条件を満たさなければならず、容易
に製造することは難しかった。
【０００８】また、これらの手法では、Ｓｉ基板と金属
シリケイト層との界面に金属元素が多く分布し、それら
がトラップサイトとなり、Ｓｉ基板と金属シリケイト層
との界面の特性が悪化するという問題もあった。
【０００９】
【発明が解決しようとする課題】上述したように、スケ
ーリング則を満たすため、ＳｉＯ2 よりも誘電率が高い
金属シリケイトをゲート絶縁膜に用いることが要望され
ているが、従来の方法では、金属シリケイト層を制御性
よく形成することが困難であり、シリコン基板と金属シ
リケイト層との界面に金属元素が多く分布しやすく、Ｓ
ｉ基板と金属シリケイト層との間の界面特性が悪化する
という問題があった。
【００１０】本発明は、上記従来の問題を解決するため
になされたものであり、シリコン基板と金属シリケイト
層との間の良好な界面特性を得ることが可能な半導体装
置及びその製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明に係る半導体装置
は、シリコン基板に能動素子が形成されてなる半導体装
置において、前記半導体装置は、前記シリコン基板上に
形成された金属シリケイト層と、前記金属シリケイト層
上に形成された電極層とを備え、前記金属シリケイト層
は、その構成金属の濃度が前記電極層と前記金属シリケ
イト層との界面から前記シリコン基板と前記金属シリケ
イト層との界面に向かってしだいに減少するように構成
されていることを特徴とする（半導体装置Ａ）。
【００１２】また、本発明に係る半導体装置は、シリコ
ン基板に能動素子が形成されてなる半導体装置におい
て、前記半導体装置は、前記シリコン基板上に形成され
た金属シリケイト層と、前記金属シリケイト層上に形成
された電極層とを備え、前記金属シリケイト層に含有さ
れる構成金属の濃度は、該金属シリケイトの化学量論組
成における該金属の濃度以下であり、かつ、前記電極層
と前記金属シリケイト層との界面側での前記構成金属の
濃度よりも前記シリコン基板と前記金属シリケイト層と
の界面側での前記構成金属の濃度の方が低くなるように
構成されていることを特徴とする（半導体装置Ｂ）。
【００１３】半導体装置Ａ或いはＢにおいて、前記金属
シリケイト層の構成金属はＺｒ（ジルコニウム）、Ｈｆ
（ハフニウム）又はＬａ（ランタン）であることが好ま
しい。金属シリケイトを容易に形成するためである。誘
電率向上のためにはＬａが好ましく、プロセス適合性の
観点からはＺｒ又はＨｆが好ましい。
【００１４】半導体装置Ａ或いはＢにおいて、前記金属
シリケイト層の構成金属がＺｒ、Ｈｆ又はＬａである場
合、その金属シリケイトの化学量論組成は、ＺｒＳｉＯ
4 、ＨｆＳｉＯ4 、Ｌａ2 ＳｉＯ5 であることから、前
記金属シリケイト層はその構成金属の濃度が、ＺｒＳｉ
Ｏ4 及びＨｆＳｉＯ4 では約１７原子パーセント以下、
Ｌａ2 ＳｉＯ5 では２５原子パーセント以下となるよう
に構成されていることが好ましい。より好ましくは、前
記金属シリケイト層は、該構成金属の濃度が７原子パー
セント以下となるように構成されていることが好まし
い。さらに、前記シリコン基板と前記金属シリケイト層
との界面での該構成金属の濃度が１原子パーセント以下
となるように構成されていることが好ましい。
【００１５】半導体装置Ａ或いはＢにおいて、前記金属
シリケイト層は、金属、シリコン及び酸素に加えて、さ
らに誘電率向上のために窒素を含んでいてもよい。
【００１６】半導体装置Ａ或いはＢにおいて、前記半導
体装置は電界効果型トランジスタを備え、前記金属シリ
ケイト層は前記電界効果型トランジスタのゲート絶縁膜
であることが好ましい。
【００１７】半導体装置Ａ或いはＢにおいて、前記金属
シリケイト層は、膜厚が０．５ｎｍ以上４ｎｍ以下であ
ることが好ましい。
【００１８】本発明に係る半導体装置の製造方法は、シ
リコン基板上に金属酸化膜を形成することによって、前
記シリコン基板と前記金属酸化膜との界面に金属シリケ
イト層を形成する工程と、前記金属シリケイト層上の金
属酸化膜を選択的に除去して前記金属シリケイト層を残
す工程とを有することを特徴とする（製造方法Ａ）。
【００１９】製造方法Ａにおいて、前記金属酸化膜を選
択的に除去する工程は、ウエットエッチング法又はスパ
ッタ法を用いて行われることが好ましい。
【００２０】製造方法Ａにおいて、前記金属酸化膜は非
晶質相を含む膜であることが好ましい。これにより、金
属酸化膜と金属シリケイト層とのエッチング速度差をと
りやすくなる。
【００２１】製造方法Ａにおいて、欠陥を回復しかつＳ
ｉＯ2 成長抑制のため、前記金属酸化膜を選択的に除去
する工程の後、前記金属シリケイト層を８００℃以下の
温度で熱処理する工程をさらに有することが好ましい。
また、５分以下の短時間であれば、９００℃以下であっ
てもよい。また、さらに望ましくは、３００℃〜５００
℃とする。
【００２２】製造方法Ａにおいて、前記金属酸化膜を選
択的に除去する工程の後、前記金属シリケイト層に励起
酸素を照射する工程をさらに有することが、温度を上げ
ることなく欠陥が回復できるため好ましい。
【００２３】製造方法Ａにおいて、前記シリコン基板上
に前記金属酸化膜を形成する際に、励起酸素を照射する
ことが、温度を上げることなく欠陥が回復できるため好
ましい。
【００２４】また、本発明に係る半導体装置の製造方法
は、シリコン基板上にシリコン酸化膜を形成する工程
と、前記シリコン酸化膜上に、前記シリコン酸化膜に対
する固溶限界以上の金属原子を有する金属膜又は金属シ
リサイド膜を形成する工程と、前記金属膜又は金属シリ
サイド膜中の金属原子を前記シリコン酸化膜中に拡散さ
せて金属シリケイト層を形成する（より好ましくは、拡
散せずに残った金属膜又は金属シリサイド膜を利用する
ことで電極を同時に形成する）工程とを有することを特
徴とする（製造方法Ｂ）。
【００２５】製造方法Ａ或いはＢにおいて、前記金属シ
リケイト層中に窒素を導入する処理を含むようにしても
よい。その際に、励起窒素を用いることが好ましい。
【００２６】なお、製造方法Ａ及びＢは、先の半導体装
置Ａ及びＢを得るための製造方法に適したものである。
【００２７】また、本発明に係る半導体装置の製造方法
は、窒素雰囲気中又は励起窒素の照射下において、金属
酸化物ターゲットを用いた蒸着法、スパッタ法又はレー
ザーアブレーション法にてシリコン基板上に成膜を行う
ことにより、窒素を含有する金属シリケイト層を形成す
る工程を有することを特徴とする（製造方法Ｃ）。
【００２８】また、本発明に係る半導体装置の製造方法
は、窒素雰囲気中又は励起窒素の照射下において、少な
くとも金属及び酸素を含むガスを用いたＣＶＤ法にてシ
リコン基板上に成膜を行うことにより、窒素を含有する
金属シリケイト層を形成する工程を有することを特徴と
する（製造方法Ｄ）。
【００２９】製造方法Ｃ或いはＤにおいて、前記窒素を
含有する金属シリケイト層に対して、酸素雰囲気中にて
８００℃以下の温度で熱処理する、或いは励起酸素を照
射する工程をさらに有することが好ましい。
【００３０】また、本発明に係る半導体装置の製造方法
は、シリコン基板上に形成された金属、シリコン及び窒
素を含む膜（ＭＳｉＮx 膜、Ｍは金属元素）を酸素雰囲
気中にて８００℃以下の温度で熱処理して、窒素を含有
する金属シリケイト層を形成する工程を有することを特
徴とする（製造方法Ｅ）。
【００３１】また、本発明に係る半導体装置の製造方法
は、シリコン基板上に形成された金属、シリコン及び窒
素を含む膜（ＭＳｉＮx 膜、Ｍは金属元素）に励起酸素
を照射して、窒素を含有する金属シリケイト層を形成す
る工程を有することを特徴とする（製造方法Ｆ）。
【００３２】製造方法Ｅ或いはＦにおいて、金属とシリ
コン及び窒素を含むターゲットを用いて、蒸着法、スパ
ッタ法又はレーザーアブレーション法にて、前記金属、
シリコン及び窒素を含む膜を形成することが好ましい。
【００３３】また、本発明に係る半導体装置の製造方法
は、シリコン基板上に金属窒化膜を形成する工程と、前
記金属窒化膜を酸素雰囲気中にて８００℃以下の温度で
熱処理して窒素を含有する金属シリケイト層を形成する
工程とを有することを特徴とする（製造方法Ｇ）。
【００３４】また、本発明に係る半導体装置の製造方法
は、シリコン基板上に金属窒化膜を形成する工程と、前
記金属窒化膜に励起酸素を照射して窒素を含有する金属
シリケイト層を形成する工程とを有することを特徴とす
る（製造方法Ｈ）。
【００３５】製造方法Ａ〜Ｈにおいて、前記金属シリケ
イト層の構成金属は、Ｚｒ、Ｈｆ又はＬａであることが
好ましい。
【００３６】製造方法Ａ〜Ｈにおいて、前記金属シリケ
イト層は、電界効果トランジスタのゲート絶縁膜である
ことが好ましい。
【００３７】
【発明の実施の形態】以下、本発明の実施形態を図面を
参照して説明する。
【００３８】（実施形態１）金属酸化物をＳｉ基板上に
成膜すると、金属シリケイト（珪酸塩）層がＳｉ基板と
金属酸化物の間に形成される。本発明において、金属シ
リケイト層とは、実質的に金属シリケイトからなるもの
である。金属シリケイトは一般式で、Ｍx ＳｉＯ
4-δ（Ｍ：金属元素、０＜ｘ≦１．０、３≦δ≦４）で
表される。ただし、金属元素がＬａの場合は、Ｌａx Ｓ
ｉＯ5-δ（０＜ｘ＜２、４≦δ≦５）で表される。本発
明者らは、この金属シリケイト層が安定な構造・組成で
形成され、Ｓｉ基板界面での電気的特性も非常によいこ
とを見出した。
【００３９】図１は、レーザーアブレーション法により
Ｓｉ基板１上にＺｒＯ2 膜２を形成したときの断面図で
ある。
【００４０】図１に示すように、Ｓｉ基板１上にＺｒＯ
2 膜２を成膜すると、界面にＺｒシリケイト層３が形成
される。このＺｒシリケイト層３の誘電率は１４であ
り、Ｚｒシリサイドを酸化してＺｒシリケイト膜を形成
した場合（〜１２）よりも高いことがわかった。前記金
属シリケイト層は、膜厚が０．５ｎｍ以上４ｎｍ以下で
あることが望ましい。さらに望ましくは、１ｎｍ以上３
ｎｍ以下である。また、Ｚｒシリケイト層３とＳｉ基板
１の界面特性を評価したところ、非常に良好な電気特性
を示し、電界効果トランジスタのゲート絶縁膜として用
いることが、非常に有効であることがわかった。
【００４１】また、本発明らは、このＺｒシリケイト層
３をゲート絶縁膜として利用するために、ＨＦ溶液を用
いて上層のＺｒＯ2 膜２をエッチングすることを試み
た。
【００４２】図２は、この試料をＨＦ溶液を用いてエッ
チングした時の、ＺｒＯ2 膜２と界面に形成されたＺｒ
シリケイト層３のエッチングレートを調べた図である。
【００４３】黒丸はＺｒＯ2 膜２を４５０℃で成膜した
ときであり、白丸は３５０℃で成膜した場合を示してい
る。また、エッチング時間１５０秒以前はＺｒＯ2 膜２
をエッチングしている場合であり、１５０秒以降はＺｒ
シリケイト層３をエッチングしている場合である。Ｚｒ
Ｏ2 膜２の成膜温度が４５０℃の場合、ＺｒＯ2 膜２の
エッチングレートは１２０ｐｍ／ｓｅｃ、成膜温度が３
５０℃の場合、２００ｐｍ／ｓｅｃであった。Ｚｒシリ
ケイト層３のエッチングレートは、いずれの場合も２ｐ
ｍ／ｓｅｃであった。
【００４４】このようにＺｒＯ2 膜２とＺｒシリケイト
層３ではエッチングレートが５０倍以上異なることがわ
かった。ＺｒＯ2 膜２の膜厚、成膜温度を変えた場合
も、界面に形成されたＺｒシリケイト層３のエッチング
レートが急激に遅くなることがわかった。
【００４５】これは、ＺｒＯ2 膜２と界面に形成された
Ｚｒシリケイト層３とではエッチングレートに大きな差
があり、Ｚｒシリケイト層をエッチングによって選択的
に残すことが十分可能であることを示している。これ
は、金属酸化物と、金属シリケイトというＳｉ元素を含
んだ材料の特性の差が原因であると考えられ、金属とし
てＺｒに限らず、ＨｆやＬａ等、界面にシリケイト層が
形成される金属酸化物であれば、適当なエッチング手法
を用いることによって、同様に実現可能である。
【００４６】このような実験結果に基づいて、本発明で
は、Ｓｉ基板上に金属酸化膜を形成することにより、Ｓ
ｉ基板と金属酸化膜の界面に金属シリケイト層を形成
し、その後金属シリケイト層上の金属酸化膜をエッチン
グレートの差を利用して選択的に剥離して金属シリケイ
ト層を残し、この金属シリケイト層を高誘電体ゲート絶
縁膜として用いる電界効果トランジスタの製造方法を提
供する。
【００４７】また、金属シリケイト層は過剰に熱処理を
するとＳｉＯ2 化するため、金属シリケイトの欠陥回復
に、低温でも欠陥回復力に優れる励起酸素を選択的に残
された金属シリケイト層に照射する。また、この欠陥回
復には、８００℃以下の熱処理か或いは５分以下の熱処
理も有効である。
【００４８】さらに、高誘電率化を実現するために、こ
の金属シリケイト層に窒素原子を含有させることで、Ｍ
x ＳｉＯ4-δＮz （Ｍ：金属元素、０＜ｘ≦１．０、３
≦δ≦４、０≦ｚ≦１）を形成することも有用である。
ただし、金属元素がＬａの場合は、Ｌａx ＳｉＯ5-δＮ
z （０＜ｘ＜２、４≦δ≦５、０≦ｚ≦１）である。こ
れらの場合、留意する点は、ＳｉＯ2 化を制御するため
に、酸素雰囲気中での過剰な焼鈍を行わないことであ
る。ＳｉＯ2 化を抑制しつつ、シリケイト膜に窒素を導
入させるには、金属シリケイト膜を窒素雰囲気中で窒化
するか、金属、シリコン及び窒素を含む膜（ＭＳｉＮx
膜：Ｍは金属元素）に励起酸素を照射するか、或いはＭ
ＳｉＮx 膜を低温で酸化する手法が有用である。
【００４９】図３は、本発明により作成した電界効果ト
ランジスタの断面図である。ここではｎチャネルＭＩＳ
トランジスタを作成した。
【００５０】図３に示すように、ｐ型シリコン基板５１
中には素子分離領域５２が形成されている。このｐ型シ
リコン基板５１上には、金属シリケイトからなるゲート
絶縁膜５３が形成されている。このゲート絶縁膜５３の
詳しい形成方法については後述する。
【００５１】ゲート絶縁膜５３上には、ポリシリコンか
らなるゲート電極５４が形成されている。ゲート電極５
４を挟むシリコン基板５１中に、ｎ型不純物が導入され
た拡散層（ソース・ドレイン領域）５５が形成されてい
る。ゲート電極５４及びゲート絶縁膜５３の側面には、
ゲート側壁（例えばＣＶＤシリコン窒化膜など）５６が
形成されている。これらによって電界効果トランジスタ
が構成されている。
【００５２】この電界効果トランジスタ上には、層間絶
縁膜（例えばＣＶＤシリコン酸化膜など）５７が形成さ
れ、この層間絶縁膜５７に設けられたコンタクト孔を介
して、ゲート電極５４およびソース・ドレイン領域５５
にＡｌ配線５８が接続されている。
【００５３】（実施形態１−１）次に、図４を参照し
て、図３に示したＭＩＳトランジスタの製造方法を説明
する。
【００５４】まず、図４（ａ）に示すように、面方位
（１００）、比抵抗４〜６Ωｃｍのｐ型シリコン基板５
１上に、反応性イオンエッチングにより、素子分離のた
めの溝を形成する。続いて、例えばＬＰ−ＴＥＯＳ膜を
埋め込むことにより素子分離領域５２を形成する。
【００５５】次に、図４（ｂ）に示すように、レーザー
アブレーション成膜法を用いて、例えば酸素分圧１０Ｐ
ａの雰囲気中、基板温度３５０℃で、膜厚３０ｎｍのＺ
ｒ原子、酸素原子を含むＺｒＯ2 膜（金属酸化物膜）５
９をＳｉ基板５１上に成膜する。レーザーアブレーショ
ン成膜法を用いることで、成膜時に光励起の作用によっ
て、各元素が十分なエネルギーを有し、かつ組成ずれが
少ない金属酸化物を形成できる。後の工程で説明する
が、金属酸化物膜を選択的に剥離する工程では、金属酸
化物のエッチングレートがより速いほうが界面層との選
択比を大きく取れるため、結晶性膜を成膜するよりも、
非晶質膜になる条件で成膜する方が選択的剥離の観点か
ら好ましい。
【００５６】このとき、ＺｒＯ2 膜５９を成膜すると同
時に、Ｓｉ基板５１とＺｒＯ2 膜５９との界面にはＺｒ
シリケイト層５３が形成される。このＺｒシリケイト層
５３は、この時点でＺｒ、Ｏ、Ｓｉ各元素が十分なエネ
ルギーを有し、組成がずれ難い。このことは、所望の組
成を有し、欠陥が少なく、高密度のＺｒシリケイト層５
３が形成されることに有利に働く。光励起エネルギーを
用いることで、過剰な基板加熱は必要なくなり、Ｚｒシ
リケイト層５３のＳｉＯ2 化を抑制でき、Ｚｒシリケイ
ト層５３の高誘電率化に有利である。また、シリコン基
板５１上にＺｒＯ2 膜５９を成膜するとき、励起酸素を
照射することによって、欠陥の少ない金属酸化物が形成
されるので、より良好な金属シリケイト層５３を形成す
ることができる。
【００５７】この工程で、シリコン基板５１とＺｒＯ2
膜５９の間に、Ｓｉ、Ｚｒ及び酸素を安定に含有するＺ
ｒシリケイト層５３が０．５〜４ｎｍ形成される。
【００５８】次に、図４（ｃ）に示すように、濃度２％
の希ＨＦ溶液を用いて１００秒程度ウエットエッチング
する。するとＺｒＯ2 膜５９はエッチングされ、Ｚｒシ
リケイト層５３のみが選択的に残る。このときエッチン
グ速度がＺｒシリケイト層５３で急激に減少するので、
エッチング時間が１〜３割程度長くなってもＺｒシリケ
イト層５９の膜厚は大きな変化がなく、容易にかつ膜厚
の制御性よく良好なＺｒシリケイト層５３のみを選択的
に残すことができる。このエッチングの際にスパッタ法
を用いても良好なＺｒシリケイト層を残すことができ
る。
【００５９】次に、図４（ｄ）に示すように、エッチン
グによって残されたＺｒシリケイト層５３に励起酸素源
６０によって励起酸素を照射する。このように、エッチ
ング後、励起酸素を照射することで、Ｚｒシリケイト層
５３をＳｉＯ2 化させずに、より膜中の欠陥を減少させ
ることができる。
【００６０】この欠陥を減少させるには、例えば酸素雰
囲気中で８００℃以下の熱処理或いは、５分以下の短時
間の熱処理を行ってもよい。
【００６１】次に、図３に示すように、化学気相成長法
によってポリシリコン膜を全面に堆積し、このポリシリ
コン膜をパターニングしてゲート電極５４を形成する。
続いて、例えば４５０℃、圧力１Ｐａ〜１０5 Ｐａにお
いて、窒素ガスで希釈したＳｉＨ4 ガスとＮＨ3 ガスの
混合ガスを用いて、例えば５ｎｍ〜２００ｎｍのＣＶＤ
シリコン窒化膜からなるゲート側壁５６を形成する。
【００６２】以後の工程は、通常のＭＩＳトランジスタ
の製造工程と同様である。すなわち、例えば加速電圧２
０ｋｅＶ、ドーズ量１×１０15ｃｍ-2で砒素のイオン注
入を行い、ソース・ドレイン領域５５を形成する。続い
て、化学気相成長法によって全面に層間絶縁膜５７とな
るＣＶＤシリコン酸化膜を堆積し、この層間絶縁膜５７
にコンタクト孔を開口する。続いて、スパッタ法によっ
て全面にＡｌ膜を堆積し、このＡｌ膜を反応性イオンエ
ッチングによってパターニングして、Ａｌ配線５８を形
成する。
【００６３】（実施形態１−２）次に、図５を参照し
て、図３に示すＭＩＳトランジスタの別の製造方法を説
明する。
【００６４】まず、図５（ａ）に示すように、面方位
（１００）、比抵抗４〜６Ωｃｍのｐ型シリコン基板５
１上に、反応性イオンエッチングにより、素子分離のた
めの溝を形成する。続いて、例えばＬＰ−ＴＥＯＳ膜を
埋め込むことにより素子分離領域５２を形成する。
【００６５】次に、図５（ｂ）に示すように、Ｓｉ基板
５１を酸素雰囲気中で加熱、ＢＯＸ（燃焼酸化）、もし
くはＣＶＤによって、Ｓｉ基板上にＳｉＯ2 膜６２を形
成する。
【００６６】次に、図５（ｃ）に示すように、例えばＺ
ｒ金属ターゲットを用いて、例えば蒸着法で、ＳｉＯ2
膜６２上に、ＳｉＯ2 膜中における固溶限界以上の量の
金属元素を有する金属膜６３を堆積する。金属膜６３の
代わりに金属シリサイド膜を堆積してもよく、この場合
には少なくとも金属原子とシリコン原子を含有するター
ゲットを用いればよい。
【００６７】次に、図５（ｄ）に示すように、例えば、
真空中で５００〜８００℃の加熱によって金属膜６３中
の金属元素をＳｉＯ2 膜６２中に拡散させる工程を行
い、シリコン基板５１上に少なくとも金属シリケイト層
５３を形成する。ここでは金属元素としてＺｒを用い
た。金属膜６３中には、ＳｉＯ2 膜中における固溶限界
以上の量の金属元素が含まれているため、固溶限界によ
る拡散の抑制作用により、金属原子を制御性よく、必要
十分にＳｉＯ2 膜６２中に含有させることができ、誘電
率の高い金属シリケイト層５３を形成できる。金属膜の
代わりに金属シリサイド膜を用いた場合にも同様の効果
が得られる。
【００６８】次に、図３に示すように、化学気相成長法
によってポリシリコン膜を全面に堆積し、このポリシリ
コン膜をパターニングしてゲート電極５４を形成する。
続いて、例えば４５０℃、圧力１Ｐａ〜１０5 Ｐａにお
いて、窒素ガスで希釈したＳｉＨ4 ガスとＮＨ3 ガスの
混合ガスを用いて、例えば５ｎｍ〜２００ｎｍのＣＶＤ
シリコン窒化膜からなるゲート側壁５６を形成する。
【００６９】以後の工程は、通常のＭＩＳトランジスタ
の製造工程と同様である。すなわち、例えば加速電圧２
０ｋｅＶ、ドーズ量１×１０15ｃｍ-2で砒素のイオン注
入を行い、ソース・ドレイン領域５５を形成する。続い
て、化学気相成長法によって全面に層間絶縁膜５７とな
るＣＶＤシリコン酸化膜を堆積し、この層間絶縁膜５７
にコンタクト孔を開口する。続いて、スパッタ法によっ
て全面にＡｌ膜を堆積し、このＡｌ膜を反応性イオンエ
ッチングによってパターニングして、Ａｌ配線５８を形
成する。
【００７０】なお、上述した例（図４、図５で説明した
例）において、金属シリケイト層５３が形成された後
に、窒素雰囲気中もしくは励起窒素の照射によって金属
シリケイト層５３を窒化させることは、金属シリケイト
層５３がＳｉＯ2 化するのを防ぎつつ、膜中の欠陥を補
完し、高誘電率化を実現できる。窒化によって得られた
窒素原子を含有する金属シリケイト膜５３は、特性上よ
りゲート絶縁膜として好ましい。
【００７１】（実施形態１−３）次に、図６を参照し
て、図３に示すＭＩＳトランジスタの別の製造方法につ
いて説明する。
【００７２】まず、図６（ａ）に示すように、面方位
（１００）、比抵抗４〜６Ωｃｍのｐ型シリコン基板５
１上に、反応性イオンエッチングにより、素子分離のた
めの溝を形成する。続いて、例えばＬＰ−ＴＥＯＳ膜を
埋め込むことにより素子分離領域５２を形成する。
【００７３】次に、図６（ｂ）に示すように、シリコン
基板５１を圧力１０Ｐａ〜１０5 Ｐａの窒素ガス雰囲気
中に設置し、例えばレーザーアブレーション法を用い
て、例えばＺｒ原子と窒化シリコンを少なくとも含んだ
ＳｉＮからなるターゲットにレーザー光を照射して、シ
リコン基板５１上に少なくともＺｒ原子、窒素原子を含
有する絶縁膜６４を堆積する。レーザーアブレーション
法以外では蒸着法やスパッタ法を用いてもよい。
【００７４】次に、図６（ｃ）に示すように、例えば酸
素原子を含む３００℃〜８００℃の雰囲気に晒して、少
なくともＺｒ原子、窒素原子及びＳｉ原子を含有する絶
縁膜６４中に酸素原子を導入したゲート絶縁膜５３（窒
素を含有する金属シリケイト層）を形成する。この場
合、５分以下の短い時間の熱処理や、励起酸素源６０か
らの励起酸素照射を用いることも有用である。
【００７５】次に、図３に示すように、化学気相成長法
によってポリシリコン膜を全面に堆積し、このポリシリ
コン膜をパターニングしてゲート電極５４を形成する。
続いて、例えば４５０℃、圧力１Ｐａ〜１０5 Ｐａにお
いて、窒素ガスで希釈したＳｉＨ4 ガスとＮＨ3 ガスの
混合ガスを用いて、例えば５ｎｍ〜２００ｎｍのＣＶＤ
シリコン窒化膜からなるゲート側壁５６を形成する。
【００７６】以後の工程は、通常のＭＩＳトランジスタ
の製造工程と同様である。すなわち、例えば加速電圧２
０ｋｅＶ、ドーズ量１×１０15ｃｍ-2で砒素のイオン注
入を行い、ソース・ドレイン領域５５を形成する。続い
て、化学気相成長法によって全面に層間絶縁膜５７とな
るＣＶＤシリコン酸化膜を堆積し、この層間絶縁膜５７
にコンタクト孔を開口する。続いて、スパッタ法によっ
て全面にＡｌ膜を堆積し、このＡｌ膜を反応性イオンエ
ッチングによってパターニングして、Ａｌ配線５８を形
成する。
【００７７】（実施形態１−４）次に、図７を参照し
て、図３に示すＭＩＳトランジスタの別の製造方法を説
明する。
【００７８】まず、図７（ａ）に示すように、面方位
（１００）、比抵抗４〜６Ωｃｍのｐ型シリコン基板５
１上に、反応性イオンエッチングにより、素子分離のた
めの溝を形成する。続いて、例えばＬＰ−ＴＥＯＳ膜を
埋め込むことにより素子分離領域５２を形成する。
【００７９】次に、図７（ｂ）に示すように、例えばＣ
ＶＤ法によって、窒素希釈雰囲気中でのＺｒＣｌ4 ガス
とＮＨ3 ガスの混合ガス、もしくはＺｒ（ＳＯ4 ）2 ガ
スとＮＨ3 ガスの混合ガス等の、Ｚｒを含む酸性ガスと
窒素を含むアンモニアガスを、例えば１〜１０5 Ｐａの
圧力、１〜１０００ｓｃｃｍの流量で、それぞれ交互に
供給、排気し、基板温度が室温〜８００℃の温度範囲に
おいて、例えば窒化ジルコニウム膜、もしくはＺｒ、窒
素及びＳｉを含む膜（ＺｒＳｉＮx 膜）６５を堆積す
る。
【００８０】次に、図７（ｃ）に示すように、この基板
を、例えば２００℃〜８００℃の温度で酸素原子を含む
雰囲気に晒して、少なくともＺｒ、窒素及びＳｉを含有
する膜６５中に酸素原子を導入することによって、窒素
原子を含有する金属シリケイト層５３を形成する。この
熱処理は、５分以下の短い時間の熱処理或いは励起酸素
を照射する処理でもよい。
【００８１】次に、図３に示すように、化学気相成長法
によってポリシリコン膜を全面に堆積し、このポリシリ
コン膜をパターニングしてゲート電極５４を形成する。
続いて、例えば４５０℃、圧力１Ｐａ〜１０5 Ｐａにお
いて、窒素ガスで希釈したＳｉＨ4 ガスとＮＨ3 ガスの
混合ガスを用いて、例えば５ｎｍ〜２００ｎｍのＣＶＤ
シリコン窒化膜からなるゲート側壁５６を形成する。
【００８２】以後の工程は、通常のＭＩＳトランジスタ
の製造工程と同様である。すなわち、例えば加速電圧２
０ｋｅＶ、ドーズ量１×１０15ｃｍ-2で砒素のイオン注
入を行い、ソース・ドレイン領域５５を形成する。続い
て、化学気相成長法によって全面に層間絶縁膜５７とな
るＣＶＤシリコン酸化膜を堆積し、この層間絶縁膜５７
にコンタクト孔を開口する。続いて、スパッタ法によっ
て全面にＡｌ膜を堆積し、このＡｌ膜を反応性イオンエ
ッチングによってパターニングして、Ａｌ配線５８を形
成する。
【００８３】以上、本発明のいくつかの製造方法を示し
てきたが、以下のような方法で窒素を含有する金属シリ
ケイト層を形成することも可能である。
【００８４】例えば、窒素雰囲気中或いは励起窒素を照
射しながら、金属原子と酸素原子を含むターゲット（金
属酸化物ターゲット）を使い、蒸着法、スパッタ法又は
レーザーアブレーション法によって、或いは、窒素雰囲
気中或いは励起窒素を照射しながら、金属原子と酸素原
子を含むガスを用いたＣＶＤ法によって、シリコン基板
上に絶縁膜を堆積させることで、窒素を含有する金属シ
リケイト層を形成することも可能である。このような絶
縁膜を堆積させた後に、８００℃以下の酸素ガス雰囲気
に晒してゲート絶縁膜を形成しても良い。また、酸素ガ
ス雰囲気に晒すかわりに、活性な酸素原子（励起酸素）
を照射するようにしても良い。
【００８５】なお、上述した本実施形態の方法は、ダマ
シンゲート（damascene gate）若しくは置換ゲート（re
placement gate）トランジスタプロセスのゲート絶縁膜
に適用することも有効である。
【００８６】例えば、通常ダマシンゲートトランジスタ
プロセスでは、ダミーゲートを用いてトランジスタ構造
を形成した後、ＴＥＯＳの堆積、ＣＭＰによる研磨を行
い、その後ダミーゲートを剥離してゲート絶縁膜を形成
するが、形成されるゲート絶縁膜の段差被覆性が良好で
ないため、膜厚の不均一性などの問題が生じ、デバイス
特性のばらつきや劣化が生じやすい。
【００８７】上述した本実施形態の方法を用いて、ダミ
ーゲートを剥離した後に露出したＳｉ基板表面を含む全
面に金属酸化膜を堆積し、Ｓｉ基板との界面に形成され
る金属シリケイト層をゲート絶縁膜として用いることに
より、金属シリケイト層の膜厚を金属酸化膜の膜厚に依
存せずに一定にすることができるため、均一な膜厚のゲ
ート絶縁膜を得ることができる。
【００８８】（実施形態２）次に、レーザーアブレーシ
ョン法によってＳｉ基板上に金属酸化膜を形成するとと
もに、Ｓｉ基板と金属酸化膜との界面に金属シリケイト
層を形成した場合について、作成された試料の分析結果
を説明する。具体的には、ＴＥＭによって断面観察を行
うとともに、ＥＤＸ分析を行った。
【００８９】図８は、Ｓｉ基板上にＺｒＯ2 膜（金属酸
化膜）を形成した試料の断面ＴＥＭ写真である。ＺｒＯ
2 膜とＳｉ基板の界面に、Ｚｒシリケイト層（界面シリ
ケイト層：interfacial Zr silicate）が形成されてい
ることがわかる。
【００９０】図９は、界面シリケイト層の上面からＳｉ
基板に向かって、界面シリケイト層の組成を分析した結
果を示したものである。
【００９１】図９に示すように、界面シリケイト層の上
面からＳｉ基板に向かって（丸数字１から丸数字６に向
かって）、Ｚｒの濃度（原子パーセント）が７％からし
だいに減少し、界面シリケイト層とＳｉ基板との界面で
は検出限界以下すなわち、１％以下になっている。した
がって、このようにして得られたシリケイト界面層を用
いることで、バルク領域に対して界面でのＺｒ濃度が低
い、傾斜組成構造を有するシリケイトゲート絶縁膜を得
ることができる。
【００９２】ここで、このようにして得られた界面シリ
ケイト層の濃度について考えると、Ｚｒシリケイト層
（界面シリケイト層）の化学量論組成における濃度より
もＺｒ濃度が高い、すなわちＺｒ濃度が約１７％よりも
高いと、Ｚｒ−Ｓｉ結合を有するＺｒシリサイドが形成
されるため、リーク特性が劣化する。したがって、バル
ク領域のＺｒ濃度は１７％以下であることが好ましい。
【００９３】また、金属酸化膜として通常のＺｒＯ
x （ｘ〜２）を用いる場合、図９の測定結果からもわか
るように、Ｚｒシリケイト層のバルク領域のＺｒ濃度は
７％程度が最大となる。この場合、誘電率はＳｉＯ2 よ
りも充分大きく（ε＝７〜８程度）、またリーク特性の
劣化も生じない。したがって、Ｚｒシリケイト層のバル
ク領域におけるＺｒ濃度の最大値が７％或いは７％以下
であることが好ましい。
【００９４】図１０（ａ）は、レーザーアブレーション
成膜法でＺｒＯ2 膜を作製し、界面シリケイト層を絶縁
膜として用いた、Ａｕ／界面シリケイト層（Ｚｒシリケ
イト層）／Ｓｉ構造のＭＩＳキャパシタについて、その
Ｃ−Ｖ特性を測定した結果を示したものである。図１０
（ｂ）は、図１０（ａ）の界面シリケイト層と同程度の
Ｚｒ濃度を有するターゲットを用いて成膜した、Ａｕ／
堆積法によるＺｒシリケイト層／Ｓｉ構造のＭＩＳキャ
パシタについて、そのＣ−Ｖ特性を測定した結果を示し
たものである。
【００９５】蓄積容量と膜厚から見積もられた誘電率
は、両者共にε＝７〜８と同程度であり、ＳｉＯ2 より
も充分に高い値を示している。一方、Ｃ−Ｖカーブに関
しては、図１０（ｂ）の堆積法によるＺｒシリケイト層
を用いたキャパシタの方は歪んでいるのに対し、図１０
（ａ）の方ではその様な歪は見られておらず、良好な界
面特性が得られることがわかる。
【００９６】以上のように、Ｚｒ酸化膜とＳｉとの界面
反応によって得られた、Ｚｒシリケイト層の上層側界面
から下層側界面に向かってＺｒ濃度がしだいに減少する
傾斜組成構造を有するＺｒシリケイト層を用いる（別の
観点から見ると、Ｚｒシリケイト層の下層側界面でのＺ
ｒ濃度が上層側界面でのＺｒ濃度よりも低いＺｒシリケ
イト層を用いる）ことにより、Ｚｒシリケイト層とＳｉ
基板との界面ではＺｒ濃度が低いために良好な界面特性
を得ることができるとともに、Ｚｒシリケイト層のバル
ク領域ではＺｒ濃度が高いために高誘電率化を達成する
ことができ、優れた特性を有するＭＩＳ型電界効果トラ
ンジスタを得ることができる。
【００９７】なお、Ｚｒの代わりにＨｆ或いはＬａを用
いてもよい。特にＨｆはＺｒと同様の性質を有している
ため、Ｈｆ濃度に関する数値については、上述したＺｒ
濃度に関する数値が同様に当てはまる。
【００９８】以下、上述したような構造を有するＭＩＳ
トランジスタについて説明する。基本的な構造について
は実施形態１で示した図３の構造と同様であり、基本的
な製造方法については実施形態１で示した図４の方法と
同様である。ここでは、製造方法について図４を参照し
て説明する。
【００９９】まず、図４（ａ）に示すように、面方位
（１００）、比抵抗４〜６Ωｃｍのｐ型シリコン基板５
１上に、反応性イオンエッチングにより、素子分離のた
めの溝を形成する。続いて、例えばＬＰ−ＴＥＯＳ膜を
埋め込むことにより素子分離領域５２を形成する。
【０１００】次に、図４（ｂ）に示すように、レーザー
アブレーション成膜法を用いて、例えば酸素分圧約１０
Ｐａの雰囲気中、基板温度３００〜６００℃において、
膜厚１０ｎｍのＺｒＯ2 膜（金属酸化膜）５９をＳｉ基
板５１上に成膜する。レーザーアブレーション成膜法を
用いることで、成膜時に光励起の作用によって各元素が
十分なエネルギーを有しているため、組成ずれが少ない
膜を形成することができる。
【０１０１】ＺｒＯ2 膜５９の成膜と同時に、Ｓｉ基板
５１とＺｒＯ2 膜５９との界面には厚さ２〜３ｎｍ程度
のＺｒシリケイト層５３が形成される。このようにして
形成されるＺｒシリケイト層５３は、形成時にＺｒ、Ｏ
及びＳｉの各元素が十分なエネルギーを有しているた
め、組成がずれ難く、所望の組成を有し、欠陥が少ない
高密度のものが得られる。また、このようにして形成さ
れるＺｒシリケイト層５３は、Ｓｉ基板５１側にＳｉ、
ＺｒＯ2 膜５９側にＺｒが多く存在するため、Ｚｒ濃度
がＳｉ基板５１側に向かってしだいに低くなる傾斜組成
構造となる。また、光励起反応であり、過剰な運動エネ
ルギーを持たないため、Ｓｉ基板５１表面へのダメージ
を低減することができる。
【０１０２】また、ＺｒＯ2 膜５９を成膜する際に励起
酸素を照射することにより、Ｓｉ基板界面での酸化反応
を促進することができるため、ＳｉＯ2 組成に近く、欠
陥が少ない、傾斜組成を有する、より良好な金属シリケ
イト層５３を形成することができる。
【０１０３】次に、図４（ｃ）に示すように、濃度２％
の希ＨＦ溶液を用いて１００秒程度ウエットエッチング
を行うと、ＺｒＯ2 膜５９はエッチングされ、Ｚｒシリ
ケイト層５３のみが選択的に残る。このとき、エッチン
グ速度がＺｒシリケイト層５３で急激に減少するので、
エッチング時間が１〜３割程度長くなってもＺｒシリケ
イト層５３の膜厚に大きな変化はなく、容易かつ膜厚制
御性よく、良好なＺｒシリケイト層５３のみを選択的に
残すことができる。
【０１０４】次に、図４（ｄ）に示すように、エッチン
グによって残されたＺｒシリケイト層５３に対して、励
起酸素源６０から励起酸素を照射する。励起酸素照射の
代わりに、ＲＴＡ処理を行っても良い。
【０１０５】次に、図３に示すように、化学気相成長法
によってポリシリコン膜を全面に堆積し、このポリシリ
コン膜をパターニングしてゲート電極５４を形成する。
続いて、例えば４５０℃、圧力１Ｐａ〜１０5 Ｐａにお
いて、窒素ガスで希釈したＳｉＨ4 ガスとＮＨ3 ガスの
混合ガスを用いて、例えば５ｎｍ〜２００ｎｍのＣＶＤ
シリコン窒化膜からなるゲート側壁５６を形成する。
【０１０６】以後の工程は、通常のＭＩＳトランジスタ
の製造工程と同様である。すなわち、例えば加速電圧２
０ｋｅＶ、ドーズ量１×１０15ｃｍ-2で砒素のイオン注
入を行い、ソース・ドレイン領域５５を形成する。続い
て、化学気相成長法によって全面に層間絶縁膜５７とな
るＣＶＤシリコン酸化膜を堆積し、この層間絶縁膜５７
にコンタクト孔を開口する。続いて、スパッタ法によっ
て全面にＡｌ膜を堆積し、このＡｌ膜を反応性イオンエ
ッチングによってパターニングして、Ａｌ配線５８を形
成する。
【０１０７】なお、本実施形態において、傾斜組成を得
るために、金属シリケイト層を形成した後に金属膜をさ
らに堆積し、熱処理によって金属膜中の金属原子を金属
シリケイト層中に拡散させても良い。また、金属シリケ
イト層形成後に、金属イオンを金属シリケイト層中に低
エネルギーでイオン注入しても良い。
【０１０８】また、本実施形態は、第１の実施形態と同
様、ダマシンゲート若しくは置換ゲートトランジスタプ
セスのゲート絶縁膜に適用することも可能である。
【０１０９】以上、本発明の実施形態を説明したが、本
発明は上記実施形態に限定されるものではなく、その趣
旨を逸脱しない範囲内において種々変形して実施するこ
とが可能である。さらに、上記実施形態には種々の段階
の発明が含まれており、開示された構成要件を適宜組み
合わせることによって種々の発明が抽出され得る。例え
ば、開示された構成要件からいくつかの構成要件が削除
されても、所定の効果が得られるものであれば発明とし
て抽出され得る。
【０１１０】
【発明の効果】本発明によれば、誘電率が高くシリコン
基板との界面特性に優れた金属シリケイト層を得ること
ができ、この金属シリケイト層をゲート絶縁膜として用
いることでＭＩＳトランジスタの性能を向上させること
が可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態に係り、シリコン基板上に金
属酸化膜を形成することで、これらの界面に金属シリケ
イト層が形成されることを示した断面図。
【図２】本発明の実施形態に係り、金属酸化膜と金属シ
リケイト層のエッチングレートを示した図。
【図３】本発明の実施形態に係るＭＩＳトランジスタの
構造を示した断面図。
【図４】本発明の実施形態に係るＭＩＳトランジスタの
製造工程の一例を示した工程断面図。
【図５】本発明の実施形態に係るＭＩＳトランジスタの
製造工程の他の例を示した工程断面図。
【図６】本発明の実施形態に係るＭＩＳトランジスタの
製造工程の他の例を示した工程断面図。
【図７】本発明の実施形態に係るＭＩＳトランジスタの
製造工程の他の例を示した工程断面図。
【図８】本発明の実施形態に係り、シリコン基板上に金
属酸化膜を形成した試料の断面構造をＴＥＭによって観
察したときの顕微鏡写真。
【図９】図８に示した試料について、金属シリケイト層
中のＺｒ濃度を示した図。
【図１０】本発明によって得られたＭＩＳキャパシタの
Ｃ−Ｖ特性を従来技術と対比して示した図。
【符号の説明】
１…シリコン基板 ２…ＺｒＯ2 膜（金属酸化膜） ３…Ｚｒシリケイト層（金属シリケイト層） ５１…シリコン基板 ５２…素子分離領域 ５３…ゲート絶縁膜（金属シリケイト層） ５４…ゲート電極（電極層） ５５…ソース・ドレイン領域 ５６…ゲート側壁 ５７…層間絶縁膜 ５８…Ａｌ配線 ５９…ＺｒＯ2 膜（金属酸化膜） ６０…酸素励起源 ６２…ＳｉＯ2 膜（シリコン酸化膜） ６３…金属膜又は金属シリサイド膜 ６４…Ｚｒ原子、窒素原子を含有する絶縁膜 ６５…窒化ジルコニウム膜、又はＺｒ、窒素及びシリコ
ンを含む膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/203 Ｈ０１Ｌ 21/203 Ｓ Ｚ 21/318 21/318 Ｂ 29/78 29/78 ３０１Ｇ (72)発明者 鳥海 明 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 福島 伸 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 Ｆターム(参考） 4K029 AA06 BA52 BB02 BC05 BD01 CA01 CA05 DB05 DB20 FA01 GA01 4K030 AA03 AA13 BA38 BB12 CA04 DA02 DA09 LA02 5F040 DA19 DC01 EC07 ED03 EK05 FA07 FC22 5F058 BA20 BC03 BC11 BC20 BD01 BD05 BD09 BD18 BF02 BF17 BF22 BF24 BF29 BF40 BH03 BH04 BH16 BJ01 BJ10 5F103 AA01 AA08 DD30 LL08 PP03 RR05

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】シリコン基板に能動素子が形成されてなる
    半導体装置において、 前記半導体装置は、前記シリコン基板上に形成された金
    属シリケイト層と、前記金属シリケイト層上に形成され
    た電極層とを備え、 前記金属シリケイト層は、その構成金属の濃度が前記電
    極層と前記金属シリケイト層との界面から前記シリコン
    基板と前記金属シリケイト層との界面に向かってしだい
    に減少するように構成されていることを特徴とする半導
    体装置。
  2. 【請求項２】シリコン基板に能動素子が形成されてなる
    半導体装置において、 前記半導体装置は、前記シリコン基板上に形成された金
    属シリケイト層と、 前記金属シリケイト層上に形成された電極層とを備え、 前記金属シリケイト層に含有される構成金属の濃度は、
    該金属シリケイトの化学量論組成における該金属の濃度
    以下であり、かつ、前記電極層と前記金属シリケイト層
    との界面側での前記構成金属の濃度よりも前記シリコン
    基板と前記金属シリケイト層との界面側での前記構成金
    属の濃度の方が低くなるように構成されていることを特
    徴とする半導体装置。
  3. 【請求項３】前記金属シリケイト層の構成金属はＺｒ又
    はＨｆであり、前記金属シリケイト層は該構成金属の濃
    度が７原子パーセント以下となるように構成されている
    ことを特徴とする請求項１又は２に記載の半導体装置。
  4. 【請求項４】前記半導体装置は電界効果型トランジスタ
    を備え、前記金属シリケイト層は前記電界効果型トラン
    ジスタのゲート絶縁膜であることを特徴とする請求項１
    又は２に記載の半導体装置。
  5. 【請求項５】前記金属シリケイト層は、膜厚が０．５ｎ
    ｍ以上４ｎｍ以下であることを特徴とする請求項１又は
    ２に記載の半導体装置。
  6. 【請求項６】シリコン基板上に金属酸化膜を形成するこ
    とによって、前記シリコン基板と前記金属酸化膜との界
    面に金属シリケイト層を形成する工程と、 前記金属シリケイト層上の金属酸化膜を選択的に除去し
    て前記金属シリケイト層を残す工程とを有することを特
    徴とする半導体装置の製造方法。
  7. 【請求項７】前記金属酸化膜を選択的に除去する工程の
    後、前記金属シリケイト層を８００℃以下の温度で熱処
    理する工程をさらに有することを特徴とする請求項６に
    記載の半導体装置の製造方法。
  8. 【請求項８】シリコン基板上にシリコン酸化膜を形成す
    る工程と、 前記シリコン酸化膜上に、前記シリコン酸化膜に対する
    固溶限界以上の金属原子を有する金属膜又は金属シリサ
    イド膜を形成する工程と、 前記金属膜又は金属シリサイド膜中の金属原子を前記シ
    リコン酸化膜中に拡散させて金属シリケイト層を形成す
    る工程とを有することを特徴とする半導体装置の製造方
    法。
  9. 【請求項９】前記金属シリケイト層中に窒素を導入する
    処理を含むことを特徴とする請求項６乃至８のいずれか
    に記載の半導体装置の製造方法。
  10. 【請求項１０】窒素雰囲気中又は励起窒素の照射下にお
    いて、金属酸化物ターゲットを用いた蒸着法、スパッタ
    法又はレーザーアブレーション法にてシリコン基板上に
    成膜を行うことにより、窒素を含有する金属シリケイト
    層を形成する工程を有することを特徴とする半導体装置
    の製造方法。
  11. 【請求項１１】窒素雰囲気中又は励起窒素の照射下にお
    いて、少なくとも金属及び酸素を含むガスを用いたＣＶ
    Ｄ法にてシリコン基板上に成膜を行うことにより、窒素
    を含有する金属シリケイト層を形成する工程を有するこ
    とを特徴とする半導体装置の製造方法。
  12. 【請求項１２】シリコン基板上に形成された金属、シリ
    コン及び窒素を含む膜を酸素雰囲気中にて８００℃以下
    の温度で熱処理して、窒素を含有する金属シリケイト層
    を形成する工程を有することを特徴とする半導体装置の
    製造方法。
  13. 【請求項１３】シリコン基板上に形成された金属、シリ
    コン及び窒素を含む膜に励起酸素を照射して、窒素を含
    有する金属シリケイト層を形成する工程を有することを
    特徴とする半導体装置の製造方法。
  14. 【請求項１４】シリコン基板上に金属窒化膜を形成する
    工程と、 前記金属窒化膜を酸素雰囲気中にて８００℃以下の温度
    で熱処理して窒素を含有する金属シリケイト層を形成す
    る工程とを有することを特徴とする半導体装置の製造方
    法。
  15. 【請求項１５】シリコン基板上に金属窒化膜を形成する
    工程と、 前記金属窒化膜に励起酸素を照射して窒素を含有する金
    属シリケイト層を形成する工程とを有することを特徴と
    する半導体装置の製造方法。
JP2000246882A 2000-03-17 2000-08-16 半導体装置及び半導体装置の製造方法 Pending JP2001332547A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000246882A JP2001332547A (ja) 2000-03-17 2000-08-16 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-75173 2000-03-17
JP2000075173 2000-03-17
JP2000246882A JP2001332547A (ja) 2000-03-17 2000-08-16 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001332547A true JP2001332547A (ja) 2001-11-30

Family

ID=26587742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000246882A Pending JP2001332547A (ja) 2000-03-17 2000-08-16 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2001332547A (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003003471A1 (fr) * 2001-06-29 2003-01-09 Hitachi, Ltd. Dispositif a semi-conducteurs
JP2003309188A (ja) * 2002-04-15 2003-10-31 Nec Corp 半導体装置およびその製造方法
WO2004008544A1 (ja) * 2002-07-16 2004-01-22 Nec Corporation 半導体装置、その製造方法およびその製造装置
WO2004090991A1 (ja) * 2003-04-03 2004-10-21 Tokyo Electron Limited 半導体装置及びその製造方法
US6909156B2 (en) 2003-03-31 2005-06-21 Abushiki Kaisha Toshiba Semiconductor device and manufacturing method therefor
JP2005228983A (ja) * 2004-02-13 2005-08-25 Seiko Epson Corp アクチュエータ装置及び液体噴射ヘッド並びに液体噴射装置
WO2005098961A1 (ja) * 2004-04-09 2005-10-20 Tokyo Electron Limited ゲート絶縁膜の形成方法、記憶媒体、及びコンピュータプログラム
JPWO2004025718A1 (ja) * 2002-09-13 2006-01-12 ダイキン工業株式会社 エッチング液及びエッチング方法
JP2006024894A (ja) * 2004-07-05 2006-01-26 Samsung Electronics Co Ltd 高誘電率のゲート絶縁膜を有する半導体装置及びそれの製造方法
JP2006120688A (ja) * 2004-10-19 2006-05-11 Kobe Steel Ltd 絶縁膜及びその製造方法、並びに絶縁膜を備えた電子デバイス
JP2006253267A (ja) * 2005-03-09 2006-09-21 Sony Corp 半導体装置の製造方法および半導体装置
CN100416859C (zh) * 2004-06-22 2008-09-03 国际商业机器公司 形成具有高迁移率的金属/高k值栅叠层的方法
JP2009158784A (ja) * 2007-12-27 2009-07-16 Canon Inc 絶縁膜の形成方法
JP2009200086A (ja) * 2008-02-19 2009-09-03 Sony Corp 固体撮像装置の製造方法
US7812412B2 (en) 2005-10-04 2010-10-12 Nec Corporation Semiconductor device
US8125016B2 (en) 2002-06-27 2012-02-28 Renesas Electronics Corporation Semiconductor device and its manufacturing method
US8148275B2 (en) 2007-12-27 2012-04-03 Canon Kabushiki Kaisha Method for forming dielectric films
JP2017157694A (ja) * 2016-03-02 2017-09-07 国立大学法人京都工芸繊維大学 結晶膜および非結晶薄膜の製造方法および製造装置

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003003471A1 (fr) * 2001-06-29 2003-01-09 Hitachi, Ltd. Dispositif a semi-conducteurs
JP2003309188A (ja) * 2002-04-15 2003-10-31 Nec Corp 半導体装置およびその製造方法
US8575677B2 (en) 2002-06-27 2013-11-05 Renesas Electronics Corporation Semiconductor device and its manufacturing method
US8125016B2 (en) 2002-06-27 2012-02-28 Renesas Electronics Corporation Semiconductor device and its manufacturing method
WO2004008544A1 (ja) * 2002-07-16 2004-01-22 Nec Corporation 半導体装置、その製造方法およびその製造装置
US7679148B2 (en) 2002-07-16 2010-03-16 Nec Corporation Semiconductor device, production method and production device thereof
CN100565916C (zh) * 2002-07-16 2009-12-02 日本电气株式会社 半导体器件及其制造方法
JPWO2004025718A1 (ja) * 2002-09-13 2006-01-12 ダイキン工業株式会社 エッチング液及びエッチング方法
US6909156B2 (en) 2003-03-31 2005-06-21 Abushiki Kaisha Toshiba Semiconductor device and manufacturing method therefor
KR100721733B1 (ko) * 2003-04-03 2007-05-28 동경 엘렉트론 주식회사 반도체 장치 및 그 제조 방법
US7521324B2 (en) 2003-04-03 2009-04-21 Tadahiro Ohmi Semiconductor device and method for manufacturing the same
WO2004090991A1 (ja) * 2003-04-03 2004-10-21 Tokyo Electron Limited 半導体装置及びその製造方法
JP2004311562A (ja) * 2003-04-03 2004-11-04 Tadahiro Omi 半導体装置及び、その製造方法
JP2005228983A (ja) * 2004-02-13 2005-08-25 Seiko Epson Corp アクチュエータ装置及び液体噴射ヘッド並びに液体噴射装置
WO2005098961A1 (ja) * 2004-04-09 2005-10-20 Tokyo Electron Limited ゲート絶縁膜の形成方法、記憶媒体、及びコンピュータプログラム
CN100416859C (zh) * 2004-06-22 2008-09-03 国际商业机器公司 形成具有高迁移率的金属/高k值栅叠层的方法
JP2006024894A (ja) * 2004-07-05 2006-01-26 Samsung Electronics Co Ltd 高誘電率のゲート絶縁膜を有する半導体装置及びそれの製造方法
JP2006120688A (ja) * 2004-10-19 2006-05-11 Kobe Steel Ltd 絶縁膜及びその製造方法、並びに絶縁膜を備えた電子デバイス
JP2006253267A (ja) * 2005-03-09 2006-09-21 Sony Corp 半導体装置の製造方法および半導体装置
US7812412B2 (en) 2005-10-04 2010-10-12 Nec Corporation Semiconductor device
US8148275B2 (en) 2007-12-27 2012-04-03 Canon Kabushiki Kaisha Method for forming dielectric films
JP2009158784A (ja) * 2007-12-27 2009-07-16 Canon Inc 絶縁膜の形成方法
JP2009200086A (ja) * 2008-02-19 2009-09-03 Sony Corp 固体撮像装置の製造方法
JP2017157694A (ja) * 2016-03-02 2017-09-07 国立大学法人京都工芸繊維大学 結晶膜および非結晶薄膜の製造方法および製造装置

Similar Documents

Publication Publication Date Title
JP3974507B2 (ja) 半導体装置の製造方法
TWI252527B (en) High-K gate dielectric stack plasma treatment to adjust threshold voltage characteristics
US8753943B2 (en) Replacement metal gate transistors with reduced gate oxide leakage
US6955973B2 (en) Method for forming a semiconductor device
JP3600476B2 (ja) 半導体装置の製造方法
US20040033678A1 (en) Method and apparatus to prevent lateral oxidation in a transistor utilizing an ultra thin oxygen-diffusion barrier
JP2001332547A (ja) 半導体装置及び半導体装置の製造方法
US6953727B2 (en) Manufacture method of semiconductor device with gate insulating films of different thickness
CN101681872B (zh) 电荷库结构
JP2006108602A (ja) 半導体装置及びその製造方法
JP4489368B2 (ja) 半導体装置およびその製造方法
JP2002299607A (ja) Ｍｉｓ型電界効果トランジスタ及びこれの製造方法
US6767847B1 (en) Method of forming a silicon nitride-silicon dioxide gate stack
JP3399413B2 (ja) 酸窒化膜およびその形成方法
CN101364540B (zh) 半导体装置的制造方法
JP2002299614A (ja) Ｍｉｓ型電界効果トランジスタ及びその製造方法及び半導体記憶装置及びその製造方法
WO2005038929A1 (ja) 半導体装置の製造方法
JP4261276B2 (ja) 半導体装置の製造方法
JP2001284582A (ja) 半導体トランジスタの製造方法
JP4639000B2 (ja) Ｍｉｓ型半導体装置及びその製造方法
JP2002026317A (ja) 半導体装置及びその製造方法
JP3866667B2 (ja) 半導体装置の製造方法
JP2007142024A (ja) 半導体装置の製造方法
JP2004006455A (ja) 半導体装置およびその製造方法
TWI239048B (en) Method of manufacturing semiconductor device