[go: up one dir, main page]

JP2001308172A - Soi基板の製造方法 - Google Patents

Soi基板の製造方法

Info

Publication number
JP2001308172A
JP2001308172A JP2000120489A JP2000120489A JP2001308172A JP 2001308172 A JP2001308172 A JP 2001308172A JP 2000120489 A JP2000120489 A JP 2000120489A JP 2000120489 A JP2000120489 A JP 2000120489A JP 2001308172 A JP2001308172 A JP 2001308172A
Authority
JP
Japan
Prior art keywords
oxide film
substrate body
substrate
surface oxide
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000120489A
Other languages
English (en)
Inventor
Masaru Takamatsu
勝 高松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Silicon Corp
Original Assignee
Mitsubishi Materials Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Silicon Corp filed Critical Mitsubishi Materials Silicon Corp
Priority to JP2000120489A priority Critical patent/JP2001308172A/ja
Publication of JP2001308172A publication Critical patent/JP2001308172A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 パターン形成した埋込み酸化膜のエッジ領域
を窒化膜にて覆うことにより露出させず、これにより基
板本体の表面に不要な凹溝が形成されたり、或いは埋込
み酸化膜に不要な空洞が形成されるのを防止する。 【解決手段】 シリコン単結晶からなる基板本体12の
表面に窒化膜21を形成し、窒化膜21の表面に表面酸
化膜14を形成する。次いで表面酸化膜14の表面に所
定のパターンのレジスト層16を形成し、レジスト層1
6をマスクにして表面酸化膜14及び窒化膜21をエッ
チングする。次にレジスト層16を除去して基板本体1
2を洗浄し、表面酸化膜14をマスクにして基板本体1
2の表面に垂直に酸素イオン23を注入する。更に基板
本体12を1300℃以上でアニール処理して基板本体
12の内部に埋込み酸化膜13を形成した後に、表面酸
化膜14を除去する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、SIMOX(Sepa
ration by IMplanted OXygen)技術により作製されたS
OI(Silicon-On-Insulator)構造素子とバルク構造素
子とが混載されたSOI基板の製造方法に関するもので
ある。
【0002】
【従来の技術】従来、この種のSOI基板の製造方法と
して、半導体基板の表面のトランジスタ領域となる部分
に所定のパターンに形成された表面酸化膜を設け、酸素
イオン又は窒素イオンを上記半導体基板に注入し、更に
熱処理を行って埋込み酸化膜をトランジスタ領域の下部
まで形成した半導体装置の製造方法が開示されている
(特開昭62−190846号)。この半導体装置の製
造方法では、結晶性の良い半導体基板をその結晶性を劣
化させることなく、トランジスタ領域に利用しながら、
寄生容量が低減されかつ素子間相互作用の小さい高密度
・高速・低消費電力の半導体装置を形成することができ
る。
【0003】
【発明が解決しようとする課題】しかし、上記従来の特
開昭62−190846号公報に示された半導体装置の
製造方法では、埋込み酸化膜のエッジ領域が第2図
(e)に示すように、基板本体の表面に露出してしまう
ため、表面酸化膜の除去時にエッジ領域がエッチングさ
れ、基板本体の表面にエッジ領域に沿って凹溝が形成さ
れたり、或いは埋込み酸化膜に空洞が形成される場合が
あった。本発明の目的は、パターン形成した埋込み酸化
膜のエッジ領域を窒化膜又は第1表面酸化膜にて覆うこ
とにより露出させず、これにより基板本体の表面に不要
な凹溝が形成されたり、或いは埋込み酸化膜に不要な空
洞が形成されるのを防止することができる、SOI基板
の製造方法を提供することにある。
【0004】
【課題を解決するための手段】請求項1に係る発明は、
図1に示すように、シリコン単結晶からなる基板本体1
2の表面に窒化膜21を形成する工程と、窒化膜21の
表面に表面酸化膜14を形成する工程と、表面酸化膜1
4の表面に所定のパターンのレジスト層16を形成する
工程と、レジスト層16をマスクにして表面酸化膜14
及び窒化膜21をエッチングする工程と、レジスト層1
6を除去して基板本体12を洗浄する工程と、表面酸化
膜14をマスクにして基板本体12の表面に垂直に酸素
イオン23を注入する工程と、基板本体12を1300
℃以上でアニール処理して基板本体12の内部に埋込み
酸化膜13を形成した後に表面酸化膜14を除去する工
程とを含むSOI基板の製造方法である。この請求項1
に記載されたSOI基板の製造方法では、表面酸化膜1
4及び窒化膜21の内周縁が基板本体12の表面に対し
て垂直ではなく、傾斜して鋸歯状に形成されているた
め、酸素イオン23を注入してアニール処理すると、埋
込み酸化膜13のエッジ領域13aが基板本体12の表
面に露出する。しかし、このエッジ領域13aは窒化膜
21にて覆われて保護されているため、埋込み酸化膜1
3はエッチング液等により浸食されることはない。
【0005】請求項2に係る発明は、図2に示すよう
に、シリコン単結晶からなる基板本体42の表面に第1
表面酸化膜51を形成する工程と、第1表面酸化膜51
の表面に窒化膜44を形成する工程と、窒化膜44の表
面に第2表面酸化膜52を形成する工程と、第2表面酸
化膜52の表面に所定のパターンのレジスト層46を形
成する工程と、レジスト層46をマスクにして第2表面
酸化膜52,窒化膜44及び第1表面酸化膜51をエッ
チングする工程と、レジスト層46を除去して基板本体
42を洗浄する工程と、第2表面酸化膜52をマスクに
して基板本体42の表面に垂直に酸素イオン53を注入
する工程と、基板本体42を1300℃以上でアニール
処理して基板本体42の内部に埋込み酸化膜43を形成
した後に第2表面酸化膜52及び窒化膜44を除去する
工程とを含むSOI基板の製造方法である。この請求項
2に記載されたSOI基板の製造方法では、第2表面酸
化膜52,窒化膜44及び第1表面酸化膜51の内周縁
が基板本体42の表面に対して垂直ではなく、傾斜して
鋸歯状に形成されているため、酸素イオン53を注入し
てアニール処理すると、埋込み酸化膜43のエッジ領域
43aが基板本体42の表面に露出する。しかし、この
エッジ領域43aは第1表面酸化膜51にて覆われて保
護されているため、埋込み酸化膜43はエッチング液等
により浸食されることはない。
【0006】
【発明の実施の形態】次に本発明の実施の形態を図面に
基づいて説明する。図1(i)に示すように、SOI基
板11は基板本体12と、この基板本体12の内部に形
成された埋込み酸化膜13と、基板本体12の表面に所
定のパターンに形成された窒化膜21とを有する。基板
本体12はチョクラルスキー(CZ)法により育成され
たシリコン単結晶棒の軸に直交する面[シリコン単結晶
の結晶構造の(100)面]に沿って薄板状に切出され
る。また埋込み酸化膜13は次のようにして形成され
る。なお、基板本体はCZ法ではなく、フローティング
・ゾーン(FZ)法又はエピタキシャル成長法等により
育成されたシリコン単結晶棒又はシリコン単結晶板から
切出してもよい。
【0007】先ず基板本体12の表面に窒化膜21を形
成し、この窒化膜21の表面に表面酸化膜14を形成す
る(図1(a))。窒化膜21は窒化ケイ素膜(Si3
4膜)であり、モノシラン(SiH4)とアンモニア
(NH3)との化学気相成長(CVD)法により形成さ
れる。また表面酸化膜14はシリコン酸化膜(SiO2
膜)であり、CVD法により形成される。窒化膜21の
厚さは5nm〜50nmの範囲内に形成され、表面酸化
膜14の厚さは200nm〜1000nmの範囲内に形
成される。窒化膜21の厚さを上記範囲に限定したの
は、5nm未満では埋込み酸化膜13のエッジ領域13
aが基板本体12の表面に露出するおそれがあり、50
nmを越えると基板本体12表面との段差が大きくなる
からである。また表面酸化膜14を上記範囲に限定した
のは、200nm未満では後述する酸素イオン23が表
面酸化膜14及び窒化膜21を通過して基板本体12に
注入されるおそれがあり、1000nm以下で酸素イオ
ンを十分に遮断することができるからである。
【0008】次いで表面酸化膜14の表面にフォトリソ
グラフィにより所定のパターンのレジスト層16を形成
する(図1(b)及び(c))。このレジスト層16は
フォトマスク18を用いて露光し(図1(b))、現像
及びリンスを経て、レジスト層16に所定のパターンが
形成される(図1(c))。
【0009】上記レジスト層16をマスクにして基板本
体12をフッ酸アンモニウム水溶液及びフッ酸の混合液
からなるエッチング液に浸漬して、レジスト層16にて
マスクされていない部分の表面酸化膜14を除去した後
に(図1(d))、基板本体12を熱リン酸又はフッ酸
からなるエッチング液に浸漬して、レジスト層16にて
マスクされていない部分の窒化膜21を除去する(図1
(e))。なお、上記表面酸化膜14及び窒化膜21の
エッチングは等方性エッチングであるため、表面酸化膜
14及び窒化膜21の内周縁は基板本体12の表面に対
して垂直ではなく、傾斜して鋸歯状に形成される(図1
(e))。エッチング終了後、硫酸過水等によりレジス
ト層16を除去し(図1(f))、その後、洗浄する。
【0010】次に表面酸化膜14をマスクにして基板本
体12の表面に垂直に酸素イオン23を注入する(図1
(g))。このときの酸素イオン23の注入条件は注入
量が1×1017/cm2〜2×1018/cm2、好ましく
は1.5×1017/cm2〜1.8×1018/cm2であ
り、注入エネルギが50keV〜300keV、好まし
くは50keV〜220keVである。酸素イオン23
の注入後、基板本体12をアルゴン及び酸素の混合ガス
雰囲気中、或いは窒素及び酸素の混合ガス雰囲気中で、
1300℃以上、好ましくは1310〜1380℃の範
囲内に2〜100時間保持した後に徐冷するアニール処
理を行う(図1(h))。これにより基板本体12の酸
素イオン23が注入された部分の酸化が促進されて、基
板本体12の内部に埋込み酸化膜13が形成される。更
に上記基板本体12を熱リン酸又はフッ酸(エッチング
液)に浸漬して表面酸化膜14を除去する(図1
(i))。一方、図示しないが上記埋込み酸化膜13が
形成された基板本体12に分離領域を形成した後に、ド
ーパントを注入してソース領域及びドレイン領域を形成
することにより、基板本体12にSOI構造素子及びバ
ルク構造素子が一体的に形成される。
【0011】このように製造されたSOI基板11で
は、表面酸化膜14及び窒化膜21の内周縁が基板本体
12の表面に対して垂直ではなく、傾斜して鋸歯状に形
成されているため、酸素イオン23を注入してアニール
処理すると、埋込み酸化膜13のエッジ領域13aが基
板本体12の表面に露出する。しかし、このエッジ領域
13aは窒化膜21にて覆われて保護されているため、
埋込み酸化膜13がエッチング液等により浸食されるこ
とはなく、従って基板本体12の表面に不要な凹溝が形
成されたり、或いは埋込み酸化膜13に不要な空洞が形
成されるのを防止できる。
【0012】図2は本発明の第2の実施の形態を示す。
この実施の形態では、第1の実施の形態と同様に、SO
I基板41は基板本体42と、この基板本体42の内部
に形成された埋込み酸化膜43と、基板本体42の表面
に所定のパターンに形成された第1表面酸化膜51とを
有する。上記埋込み酸化膜43は次のようにして形成さ
れる。
【0013】先ず基板本体42の表面に第1表面酸化膜
51を形成し、この第1表面酸化膜51の表面に窒化膜
44を形成し、更に窒化膜44の表面に第2表面酸化膜
52を形成する(図2(a))。第1表面酸化膜51は
シリコン酸化膜(SiO2膜)であり、基板本体42を
熱酸化することにより、又はCVD法により形成され
る。また窒化膜44は窒化ケイ素膜(Si34膜)であ
り、モノシラン(SiH 4)とアンモニア(NH3)との
CVD法により形成される。更に第2表面酸化膜52は
シリコン酸化膜(SiO2膜)であり、CVD法により
形成される。第1表面酸化膜51の厚さは5nm〜50
nmの範囲内に形成され、窒化膜44の厚さは10nm
〜50nmの範囲内に形成され、更に第2表面酸化膜5
2の厚さは200nm〜1000nmの範囲内に形成さ
れる。
【0014】第1表面酸化膜51の厚さを上記範囲に限
定したのは、5nm未満では埋込み酸化膜43のエッジ
領域43aが基板本体42の表面に露出するおそれがあ
り、50nmを越えると基板本体42表面との段差が大
きくなるからである。また窒化膜44の厚さを上記範囲
に限定したのは、10nm未満では第2表面酸化膜52
のエッチング時に第1表面酸化膜51もエッチングされ
るおそれがあり、50nmを越えると基板本体42が反
るおそれがあるからである。更に第2表面酸化膜52の
厚さを上記範囲に限定したのは、200nm未満では後
述する酸素イオン53が第2表面酸化膜52,窒化膜4
4及び第1表面酸化膜51を通過して基板本体42に注
入されるおそれがあり、1000nm以下で酸素イオン
を十分に遮断することができるからである。
【0015】次いで第2表面酸化膜52の表面にフォト
リソグラフィにより所定のパターンのレジスト層46を
形成する(図2(b)及び(c))。このレジスト層4
6はフォトマスク48を用いて露光し(図2(b))、
現像及びリンスを経て、レジスト層46に所定のパター
ンが形成される(図2(c))。
【0016】上記レジスト層46をマスクにして基板本
体42をフッ酸アンモニウム水溶液及びフッ酸の混合液
からなるエッチング液に浸漬して、レジスト層46にて
マスクされていない部分の第2表面酸化膜52を除去し
た後に(図2(d))、基板本体42を熱リン酸又はフ
ッ酸からなるエッチング液に浸漬して、レジスト層46
にてマスクされていない部分の窒化膜44を除去し(図
2(e))、更に基板本体42をフッ酸アンモニウム水
溶液及びフッ酸の混合液からなるエッチング液に浸漬し
て、レジスト層46にてマスクされていない部分の第1
表面酸化膜51を除去する(図2(f))。なお、上記
第2表面酸化膜52,窒化膜44及び第1表面酸化膜5
1のエッチングは等方性エッチングであるため、第2表
面酸化膜52,窒化膜44及び第1表面酸化膜51の内
周縁は基板本体42の表面に対して垂直ではなく、傾斜
して鋸歯状に形成される(図2(f))。エッチング終
了後、硫酸過水等によりレジスト層46を除去し(図2
(g))、その後、洗浄する。
【0017】次に第2表面酸化膜52をマスクにして基
板本体42の表面に垂直に酸素イオン53を注入する
(図2(h))。このときの酸素イオン53の注入条件
は注入量が1×1017/cm2〜2×1018/cm2、好
ましくは1.5×1017/cm 2〜1.8×1018/c
2であり、注入エネルギが50keV〜300ke
V、好ましくは50keV〜220keVである。酸素
イオン53の注入後、基板本体42をアルゴン及び酸素
の混合ガス雰囲気中、或いは窒素及び酸素の混合ガス雰
囲気中で、1300℃以上、好ましくは1310〜13
80℃の範囲内に2〜100時間保持した後に徐冷する
アニール処理を行う(図2(i))。これにより基板本
体42の酸素イオン53が注入された部分の酸化が促進
されて、基板本体42の内部に埋込み酸化膜43が形成
される。更に上記基板本体42をフッ酸アンモニウム水
溶液及びフッ酸の混合液(エッチング液)に浸漬して、
第2表面酸化膜52を除去した後に(図2(j))、熱
リン酸又はフッ酸(エッチング液)に浸漬して窒化膜4
4を除去する(図2(k))。一方、図示しないが上記
埋込み酸化膜43が形成された基板本体42に分離領域
を形成した後に、ドーパントを注入してソース領域及び
ドレイン領域を形成することにより、基板本体42にS
OI構造素子及びバルク構造素子が一体的に形成され
る。
【0018】このように製造されたSOI基板41で
は、第2表面酸化膜52,窒化膜44及び第1表面酸化
膜51の内周縁が基板本体42の表面に対して垂直では
なく、傾斜して鋸歯状に形成されているため、酸素イオ
ン53を注入してアニール処理すると、埋込み酸化膜4
3のエッジ領域43aが基板本体42の表面に露出す
る。しかし、このエッジ領域43aは第1表面酸化膜5
1にて覆われて保護されているため、埋込み酸化膜43
がエッチング液等により浸食されることはなく、従って
基板本体42の表面に不要な凹溝が形成されたり、或い
は埋込み酸化膜43に不要な空洞が形成されるのを防止
できる。
【0019】
【発明の効果】以上述べたように、本発明によれば、基
板本体の表面に窒化膜及び表面酸化膜を積層し、表面酸
化膜の表面に所定のパターンのレジスト層を形成し、レ
ジスト層をマスクにして表面酸化膜及び窒化膜をエッチ
ングし、レジスト層を除去して基板本体を洗浄し、表面
酸化膜をマスクにして基板本体の表面に垂直に酸素イオ
ンを注入し、基板本体をアニール処理して基板本体の内
部に埋込み酸化膜を形成した後に表面酸化膜を除去した
ので、埋込み酸化膜のエッジ領域が基板本体の表面に露
出しても、このエッジ領域が窒化膜にて覆われ保護され
る。この結果、埋込み酸化膜がエッチング液等により浸
食されることはないので、基板本体の表面に不要な凹溝
が形成されたり、或いは埋込み酸化膜に不要な空洞が形
成されるのを防止できる。
【0020】また基板本体の表面に第1表面酸化膜,窒
化膜及び第2表面酸化膜を積層し、第2表面酸化膜の表
面に所定のパターンのレジスト層を形成し、レジスト層
をマスクにして第2表面酸化膜,窒化膜及び第1表面酸
化膜をエッチングし、レジスト層を除去して基板本体を
洗浄し、第2表面酸化膜をマスクにして基板本体の表面
に垂直に酸素イオンを注入し、基板本体をアニール処理
して基板本体の内部に埋込み酸化膜を形成した後に第2
表面酸化膜及び窒化膜を除去すれば、埋込み酸化膜のエ
ッジ領域が基板本体の表面に露出しても、エッジ領域が
第1表面酸化膜にて覆われ保護される。
【図面の簡単な説明】
【図1】本発明第1実施形態SOI構造基板のSOI構
造素子の製造方法を工程順に示す断面図。
【図2】本発明の第2実施形態を示す図1に対応する断
面図。
【符号の説明】
11,41 SOI基板 12,42 基板本体 13,43 埋込み酸化膜 14 表面酸化膜 16,46 レジスト層 21,44 窒化膜 23,53 酸素イオン 51 第1表面酸化膜 52 第2表面酸化膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 シリコン単結晶からなる基板本体(12)の
    表面に窒化膜(21)を形成する工程と、 前記窒化膜(21)の表面に表面酸化膜(14)を形成する工程
    と、 前記表面酸化膜(14)の表面に所定のパターンのレジスト
    層(16)を形成する工程と、 前記レジスト層(16)をマスクにして前記表面酸化膜(14)
    及び前記窒化膜(21)をエッチングする工程と、 前記レジスト層(16)を除去して前記基板本体(12)を洗浄
    する工程と、 前記表面酸化膜(14)をマスクにして前記基板本体(12)の
    表面に垂直に酸素イオン(23)を注入する工程と、 前記基板本体(12)を1300℃以上でアニール処理して
    前記基板本体(12)の内部に埋込み酸化膜(13)を形成した
    後に前記表面酸化膜(14)を除去する工程とを含むSOI
    基板の製造方法。
  2. 【請求項2】 シリコン単結晶からなる基板本体(42)の
    表面に第1表面酸化膜(51)を形成する工程と、 前記第1表面酸化膜(51)の表面に窒化膜(44)を形成する
    工程と、 前記窒化膜(44)の表面に第2表面酸化膜(52)を形成する
    工程と、 前記第2表面酸化膜(52)の表面に所定のパターンのレジ
    スト層(46)を形成する工程と、 前記レジスト層(46)をマスクにして前記第2表面酸化膜
    (52),窒化膜(44)及び第1表面酸化膜(51)をエッチング
    する工程と、 前記レジスト層(46)を除去して前記基板本体(42)を洗浄
    する工程と、 前記第2表面酸化膜(52)をマスクにして前記基板本体(4
    2)の表面に垂直に酸素イオン(53)を注入する工程と、 前記基板本体(42)を1300℃以上でアニール処理して
    前記基板本体(42)の内部に埋込み酸化膜(43)を形成した
    後に前記第2表面酸化膜(52)及び前記窒化膜(44)を除去
    する工程とを含むSOI基板の製造方法。
JP2000120489A 2000-04-21 2000-04-21 Soi基板の製造方法 Pending JP2001308172A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000120489A JP2001308172A (ja) 2000-04-21 2000-04-21 Soi基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000120489A JP2001308172A (ja) 2000-04-21 2000-04-21 Soi基板の製造方法

Publications (1)

Publication Number Publication Date
JP2001308172A true JP2001308172A (ja) 2001-11-02

Family

ID=18631288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000120489A Pending JP2001308172A (ja) 2000-04-21 2000-04-21 Soi基板の製造方法

Country Status (1)

Country Link
JP (1) JP2001308172A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100644057B1 (ko) 2005-10-21 2006-11-10 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100644057B1 (ko) 2005-10-21 2006-11-10 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Similar Documents

Publication Publication Date Title
US6900092B2 (en) Surface engineering to prevent epi growth on gate poly during selective epi processing
EP0604234B1 (en) Semiconductor device manufacturing method
US6580104B1 (en) Elimination of contaminants prior to epitaxy and related structure
JPH0748491B2 (ja) 集積回路半導体デバイスの製造方法
US4052251A (en) Method of etching sapphire utilizing sulfur hexafluoride
JP4070876B2 (ja) Cmos回路の製造方法
JP2001308172A (ja) Soi基板の製造方法
US6194319B1 (en) Semiconductor processing method of reducing an etch rate of one portion of a doped material relative to another portion, and methods of forming openings
US6800538B2 (en) Semiconductor device fabrication method and semiconductor fabrication control method
JP3584945B2 (ja) Soi基板の製造方法
JP4483173B2 (ja) Soi基板の製造方法
JP2000021778A (ja) エピタキシャル成長方法
JP2000311861A (ja) 半導体膜の選択成長方法および半導体装置の製造方法
JP3707287B2 (ja) 半導体装置の製造方法
JPH0878403A (ja) 半導体装置及び半導体装置における素子分離領域の形成方法
JP4214989B2 (ja) 半導体装置の製造方法
JP2005085777A (ja) 半導体微細構造の製造方法および半導体デバイス
JPH0832037A (ja) 半導体基板の作製方法
JP2001308025A (ja) Soi基板の製造方法
KR100218740B1 (ko) 반도체소자 제조방법
JP3104658B2 (ja) 半導体装置の製造方法
JP2005268511A (ja) Soi基板の製造方法
KR0167257B1 (ko) 반도체 소자의 소자격리방법
JPH0396223A (ja) Soi構造の形成方法
KR970013189A (ko) 반도체 집적회로의 소자격리방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040323

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040427