[go: up one dir, main page]

JP2001237843A - 交換システムにおけるパケット組立て分解処理部 - Google Patents

交換システムにおけるパケット組立て分解処理部

Info

Publication number
JP2001237843A
JP2001237843A JP2000045938A JP2000045938A JP2001237843A JP 2001237843 A JP2001237843 A JP 2001237843A JP 2000045938 A JP2000045938 A JP 2000045938A JP 2000045938 A JP2000045938 A JP 2000045938A JP 2001237843 A JP2001237843 A JP 2001237843A
Authority
JP
Japan
Prior art keywords
packet
data
unit
switch
received
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000045938A
Other languages
English (en)
Inventor
Keisuke Fukumoto
啓介 福元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000045938A priority Critical patent/JP2001237843A/ja
Publication of JP2001237843A publication Critical patent/JP2001237843A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Communication Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 【課題】 複数のプロトコルのインタフェースを収容す
る交換システムにおいて、効率的なパケットスイッチン
グを行う。 【解決手段】 本発明のパケット組立て分解処理部(S
AR)は、CPUと、POSフレーマとの入出力を制御
するインタフェース制御部と、受信したパケットの正常
性をチェックするIPヘッダチェック部と、正常なIP
パケットについて前記宛先検索部に対し、ヘッダ情報等
の入出力を行う宛先検索インタフェース部と、前記受信
データを格納するバッファと、前記宛先検索部から取得
した情報を格納するバッファと、前記受信データに取得
した宛先情報を書き込んで、優先クラス毎に固定長デー
タとして出力する出力制御手段とを有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ATM(Asyn
coronous Transfer Mode)やS
ONET(Synchronous Optical
Network)やSDH(Synchronous
Digital Hierarchy)などの複数の通
信インタフェースを収容する回線カードに搭載される組
立分解機能部(Segment and Reasse
mbly:SAR)において、スイッチ側から受信した
固定長データをハード自律でIPパケットに組立て、ネ
ットワークインタフェース側に出力するSARに関す
る。
【0002】
【従来の技術】従来のSARについては特開平11−2
05344号公報に記載の技術がある。上記公報に記載
の技術では、ATMセルの組立分解機能部(SAR)に
おいて、従来、受信したセルを一旦フレームに組み立て
て、CPUインタフェースを通して、上位ソフトウェア
に処理を委ねており、セル化処理、フレームを転送する
バス速度などによって処理遅延が発生するという問題に
対し、同一の処理機能の処理装置を複数配備し、前記処
理装置との間にCPUバス以外にインタフェースを複数
設け、さらに、受信セルからプロトコル種別など必要情
報を参照して、適切な処理装置を選択し負荷を分散する
ことで、処理能力を向上し遅延時間を縮減するSARを
提供している。
【0003】また、特開平11−122307号公報に
記載の網接続装置に開示の技術は、インターネットプロ
トコルを有する通信網と、他の通信網との間に備えられ
る網接続装置に関する発明であり、通信資源を有効に活
用する為、送信先網接続装置が同一である複数呼の情報
信号を1つのIPパケットに収容するパケット組立て手
段と、送信先網接続装置についてインターネットから受
信した該IPパケットを複数呼の情報信号に分解するこ
とができるパケット分解手段とを備えている。
【0004】
【発明が解決しようとする課題】しかし、上記述べた従
来技術においてはIPパケットを直接収容できるインタ
フェースを持たなかったので、CPUに対してIPパケ
ットを引き渡す場合、受信したデータからATMセルな
どの固定長データを取り出し、さらにこれらのATMセ
ルデータからIPパケットにいったん組立てなければ渡
せないという問題点があった。特に、マルチメディアプ
ロトコルを取り扱うネットワークにて、ATM、SON
ETなどのさまざまなプロトコルを扱うような交換シス
テムにおいて、収容するプロトコルインタフェース毎
に、スイッチに出力されるデータのデータ長がまちまち
になる他、各プロトコル別の処理が入出力部で必要とな
る為、スイッチングの為の処理ロスが多く発生するとい
う問題があった。このため、処理効率をあげる為にはス
イッチ自体を高速化し、高価なハードウェアを用意する
必要があるという問題があった。
【0005】
【課題を解決するための手段】本発明の交換システムに
おけるパケット組立て分解処理部は、受信した物理フレ
ームからIPパケットを抽出し、当該抽出したパケット
の組立て分解を行ない、所定の宛先に転送する交換シス
テムにおけるパケット組立て分解処理部であって、パケ
ット組立て分解処理部は、前記物理フレームから抽出し
たIPパケットを固定長のデータパケットに分解して、
当該固定長のデータパケットでスイッチング動作を行う
手段を有する。
【0006】さらに、前記交換システムは、複数の通信
プロトコルのデータを送受する回線インタフェース部
と、前記回線インタフェースから出力されるデータを所
定の宛先にスイッチングを行うスイッチ部と、受信した
データの属性情報から、プロトコル別の処理が必要と判
別された場合は、当該データについてプロトコル別に必
要な処理を行うマルチプロトコル処理部とを含む。
【0007】さらに、前記回線インタフェース部は、受
信した物理フレームからIPパケットを抽出するPOS
フレーマと、前記抽出されたIPパケットについて転送
先を検索する宛先検索部と、当該宛先検索部によって検
索された情報から、転送先スイッチポートを決定し、受
信したIPパケットデータを固定長データに分割してス
イッチ側に出力するパケット組立て分解処理部を有す
る。
【0008】また、前記固定長データは、転送先スイッ
チポート番号、処理優先クラス、その他、当該データの
処理を行うCPUを指定するCPU引き取り指示情報を
含む。
【0009】また、前記SARは、前記CPUと、PO
Sフレーマとの入出力を制御するインタフェース制御部
と、受信したパケットの正常性をチェックするIPヘッ
ダチェック部と、正常なIPパケットについて前記宛先
検索部に対し、ヘッダ情報等の入出力を行う宛先検索イ
ンタフェース部と、前記受信データを格納するバッファ
と、前記宛先検索部から取得した情報を格納するバッフ
ァと、前記受信データに取得した宛先情報を書き込ん
で、優先クラス毎に固定長データとして出力する出力制
御手段とを有する。
【0010】さらに、前記SARは、スイッチから固定
長データ受信するスイッチインタフェース部と、前記受
信した固定長データから、送信元スイッチポート番号
と、優先クラスを読み取り格納するバッファを決定する
振り分け部と、前記振り分け部によって、所定のバッフ
ァにデータが格納されると、送信元スイッチポート番号
と、優先クラス毎にパケットバッファに書き込み、受信
した固定長データと同一グループに属するデータについ
ては、格納順を保ちながら同一記憶領域に格納を指示
し、最終データを受信すると、出力指示部に出力を指示
するパケットバッファ・インタフェース部と、前記パケ
ットバッファ・インタフェース部から受信した出力指示
にもとづき、優先クラス毎に必要な帯域をわりあててネ
ットワークに出力する出力制御部とを有する。
【0011】
【発明の実施の形態】本発明は、ATM(Asynco
ronous Transfer Mode)やSON
ETやSDHなどのインタフェースを収容する回線カー
ドに搭載される組立分解機能部(SAR)において、ス
イッチ側から受信した固定長データをハード自律でIP
パケットに組立て、ネットワークインタフェース側に出
力することを特徴としている。またネットワーク側から
受信したIPパケットをハード自律で転送先スイッチポ
ートを決定して、IPパケットデータを固定長データに
分割してスイッチ側に出力することを特徴とする。以
下、本発明の実施の形態について説明する。
【0012】図1に本発明のSARが搭載されている使
用されている交換システムの構成について、交換システ
ム10は、複数のプロトコルの種類を各々収容する回線
インタフェース100〜102を収容している。これら
の回線インタフェース100〜102は各々CPUを搭
載し、SONETやSDHやATMなどのインタフェー
スを持つ回線カードであり、スイッチ103に接続さ
れ、本発明のSARが搭載されている。
【0013】また、交換システム10は、マルチプロト
コル処理装置104、中央処理装置105をさらに含
み、回線カードやマルチプロトコル処理装置104の状
態監視を行うための保守バス106で、各々の装置部は
接続されている。マルチプロトコル処理装置104は、
スイッチ103のトランク部に実装されている。中央処
理装置105は装置管理等の制御を行う。通常の場合、
中央処理部105は、プロセッサ、メモリ、2次記憶装
置から構成され、メモリに記憶されるプログラムに従っ
て動作する。
【0014】ここでは本発明の実施の形態を、SONE
Tのインタフェースを持ちPOS(Packet Ov
er Sonet)を処理する回線カード(これを、回
線カード100とする)を例にして、動作説明する。
【0015】回線インタフェースを有する回線カード1
00は、IPパケットを受信したSONETのフレーム
から抽出して、IPアドレスから転送先のスイッチのポ
ート番号を決定し、SAR部でIPパケットを固定長デ
ータに分割して、内部ヘッダとしてスイッチのポート番
号等を固定長データ毎に付加してスイッチ103に出力
する。
【0016】スイッチ103は、受信したパケットのI
Pアドレスより決定されるスイッチポート番号にしたが
って、データをスイッチングする。
【0017】マルチプロトコル処理装置104は、種類
の異なる各回線カード100〜102からスイッチを介
して入力されたデータに対して各プロトコル種別に応じ
た処理を行う。例えば、ATMであればシグナリング処
理、IPパケットであれば、ルーティングプロトコルの
パケットを受信して、ルーティング計算を行い、最新の
ルーティングテーブルを作成して、IPレイヤでの転送
を要求されるインタフェースを持つ回線カードにフォワ
ーディングテーブルを配布するなどの処理を行う。
【0018】逆に、スイッチ103から、ネットワーク
に送信すべきデータとして固定長データを受信した回線
カード100は、SAR部において、装置内部で付与さ
れたポート番号を削除しながら、当該固定長データを、
ハードで自律的に元のIPパケットに組立て、ネットワ
ーク側に送信する。
【0019】また、ここでIPアドレスが自分宛てで、
IPパケットのプロトコル種別から回線カード内で処理
できるプロトコル(たとえばICMPの処理)であった
場合、SARはCPUに対してデータを渡し、後述する
CPUでの処理を実行後、当該回線カードから、データ
を返送する。
【0020】次に、図2の回線インタフェースの機能ブ
ロック図を参照して、回線インタフェースの処理動作に
ついて、より詳細に説明する。
【0021】図2に示す回線インタフェース100は、
SONETのインタフェースを持ち、SONETのフレ
ームからIPパケットを抽出するPOS機能を有する回
線カードである。
【0022】このPOSを処理する回線カード100
は、POSフレーマ204、IPパケットを固定長デー
タに分割し、あるいは、固定長データからIPパケット
を組み立てるSAR部205、IPパケットの宛先アド
レスから転送先のスイッチポート番号を検索する宛先検
索部206、パケットデータを格納するパケットメモリ
203、回線カードの管理やプロトコル処理を行うCP
U202、メインメモリ201等から構成される。
【0023】また、その他、CPUが回線カードの各構
成ブロックにアクセスするためのバス211、POSの
フレーマがSTM−1のフレームを受信/送信するため
のインタフェース212、SARがIPパケット受信/
送信するためのインタフェース213、SARとスイッ
チとのインタフェース214、SARと宛先検索部のイ
ンタフェース215を各々有している。
【0024】ネットワークから物理フレームが受信され
ると、POSフレーマ204において、IPパケットを
SONETのフレームから抽出して、SAR205にI
Pパケット引取り要求信号を出力する。SAR205
は、引き取り要求信号を受信すると当該IPパケットの
引取りを行う。
【0025】SAR205はIPパケットを引き取ると
IPヘッダの各フィールドの正常性のチェックを行い、
正常であったIPパケットのIPヘッダとTCPのポー
ト番号を宛先検索部206に出力し、宛先検索部206
でハードウェアによるIPパケットの宛先検索を行う。
ここで宛先検索部206には、受信したパケットの情報
たとえば、IPパケットのIPヘッダとプロトコル種別
と、これらに対する転送先のポート番号、処理種別等の
宛先情報があらかじめ格納されており、宛先検索条件に
対応する宛先情報が検索出力される。
【0026】また、IPパケットの正常性チェックによ
ってエラーが検出された場合、エラーパケットはSAR
205で廃棄される。宛先検索部206では、宛先情報
を抽出し、これを基にハードウェアによるIPパケット
の宛先検索を行う。
【0027】ここで、出力される宛先情報によってSA
R205内の処理動作は異なる。以下に整理すると、 (I)IPパケットの宛先が自分宛てで、回線カード内
で処理できるプロトコルの場合。 (II)スイッチを介し、マルチプロトコル処理装置ま
たは他の回線インタフェースに転送する場合。 以上の場合について、各々の処理の流れについて説明す
る。 (I)受信データが自回線インタフェース内で処理する
データの場合。
【0028】受信データが、自装置宛てで、ICMPの
ように、回線カード内で処理できるプロトコルである場
合、回線インタフェースで受信したデータを折り返し、
自回線インタフェースに出力する。当該データフロー
は、図1に示す(A)に相当する。
【0029】宛先検索部206での検索の結果、IPパ
ケットが自分宛てで、IPパケットのプロトコル種別か
ら回線カードで処理できるプロトコル(たとえばICM
Pの処理)であった場合、SAR205はIPパケット
をメモリ203に格納して、格納したアドレスをCPU
202に示し、IPパケットの引取り要求を行う。
【0030】CPU202は、SAR205からデータ
引取り要求を受信すると、SAR205が示した格納ア
ドレスからIPパケット引き取り、たとえば、ICMP
であるならば、自装置のIPアドレス情報を付加するな
どの処理を行い、これらの処理終了後、このIPパケッ
トをパケットメモリ203に格納する。そして、SAR
205に対して格納アドレスを示し、出力要求を行う。
【0031】SAR205はCPUから出力要求を受信
するとIPパケットをメモリから読み出し、ネットワー
ク側にIPパケットを送信する。 (II)回線インタフェース→マルチプロトコル処理装
置または回線インタフェースの場合 次に、回線インタフェースで受信したデータを、マルチ
プロトコル処理装置、または回線インタフェースに転送
する場合について説明する。これらは、図1の(B)、
および(C)のデータフローに相当する。
【0032】前記宛先検索処理において、SAR205
から引き取ったIPパケットの処理を、受信パケットの
アドレスとプロトコル種別から、自回線インタフェース
カードで行えない処理と判別し、プロトコル別の処理が
必要と判別した場合、CPU202はマルチプロトコル
処理装置104への転送をSAR205に指示する。
【0033】このときSAR205は、スイッチ103
がスイッチングできるように図3に示すようなスイッチ
ングを行う為、装置内部で付与するスイッチヘッダ情報
を付加し、IPパケットを固定長データに分割しながら
スイッチに出力する。
【0034】前記固定長データに対し内部で付与される
スイッチヘッダ情報は、転送先スイッチポート番号30
1、送信元スイッチポート番号302、CPU引取り指
示303、優先クラス304、先頭データ/最終データ
識別子305(以上スイッチヘッダAと呼ぶ)と、デー
タ長306、プロトコル識別子307(以上スイッチヘ
ッダBと呼ぶ)とから構成される。
【0035】スイッチヘッダAは、固定長データすべて
に付加され、スイッチヘッダBは先頭の固定長データの
時のみスイッチヘッダAに加えてさらに付加される。
【0036】スイッチヘッダの各フィールドの説明を図
3を用いて詳細に以下に示すと、転送先スイッチポート
番号301は、固定長データがスイッチングされるべき
ポート番号を示し、送信元スイッチポート番号302
は、固定長データを送信した回線インタフェースが接続
されているスイッチポート番号を示し、CPU引取り指
示303は受信した固定長データをCPUに渡すのかネ
ットワーク側に出力するのかを示す識別子を示し、プロ
トコル識別子307は分割されたデータのプロトコル種
別を示すフィールド、優先クラス304は受信したデー
タを転送する時の優先クラスを示すフィールド、データ
長306はSARが回線側から実際に受信したデータ長
を示すフィールド、先頭/最終言データ識別子305は
固定長データが先頭であるか最終であるかを示す識別子
を各々示している。また、CPUがデータを送信する場
合、スイッチヘッダ情報のフィールドはCPUが設定す
る。
【0037】回線インタフェース100において受信さ
れ、POSフレーマ204からSAR205に転送され
た受信IPパケットは、宛先検索部206での検索の結
果、転送先がマルチプロトコル処理装置104または他
の回線インタフェースであった場合、宛先検索部206
は記憶する情報から、SARに対して、転送先スイッチ
ポート番号301、優先クラス情報304をSARに転
送する。
【0038】それ以外のフィールドについては、以下に
示すように (1)送信元スイッチポート番号302は、回線インタ
フェースの初期設定時にSARのレジスタに設定された
情報を参照し設定する。 (2)CPU引取り指示303は、ネットワーク側に出
力するよう設定する。 (3)プロトコル識別子307はPPP(Point
to Point Protocol)のプロトコルフ
ィールド値をハード自律で挿入する。 (4)データ長306はSARがPOSフレーマから実
際に受信したデータ長をカウントしていてそのカウント
値を挿入する。 (5)先頭データ/最終データ識別子305は、(4)
のデータ長306からハード自律で設定する。
【0039】このようにして、前記固定長データについ
ての必要なヘッダ情報は、ハード自律設定可能である。
SARは内部で優先クラスに応じて優先クラスの高いI
Pパケットを固定長データに分割しながらスイッチヘッ
ダ情報を付加してスイッチ103に出力する。
【0040】転送先がマルチプロトコル処理装置104
となるのは、具体例をあげると、受信IPパケットのI
Pヘッダのプロトコル番号が、ルーティングプロトコル
を示していた場合、あるいは宛先検索部206で検索し
た結果、宛先が見つからなかった場合、または宛先がマ
ルチプロトコル処理装置104であった場合等である。
【0041】スイッチ103は回線インタフェースが出
力した固定長データを、スイッチヘッダ情報中の転送先
ポート番号301と優先クラス304にしたがって、ス
イッチングする。
【0042】スイッチから固定長データを受信した回線
カードは、SAR205で、このように内部で付加され
たスイッチヘッダ情報を削除しながら、固定長データを
ハード自律でIPパケットに組立て、ネットワーク側に
IPパケットを送信する。このとき、SARがスイッチ
から実際に受信したデータ長とスイッチヘッダBのデー
タ長とを比較して、一致しなかった場合は受信したIP
パケットを廃棄する。
【0043】データ長が一致してCPU引き取り指示が
イネーブルであった場合、SARは組立てたパケットを
CPUに引き渡す。またCPU引取り指示がディセーブ
ルになっていた場合、ネットワーク側に出力する。
【0044】マルチプロトコル処理装置104は、スイ
ッチから受信したIPパケットに対してルーティング機
能等の処理を行い、種類の異なる各回線カード100〜
102からスイッチを介して入力されたデータに対して
各プロトコルに応じた処理を行う。すなわち、前述した
ように、ATMであればシグナリング処理、IPパケッ
トであれば、ルーティングプロトコルのパケットを受信
して、ルーティング計算を行い、最新のルーティングテ
ーブルを作成して、IPレイヤでの転送を要求されるイ
ンタフェースを持つ回線カードにフォワーディングテー
ブルを配布する等の処理を行う。
【0045】ATMを収容する回線インタフェースに搭
載される場合、本発明のSARは、IPパケットの時と
同様にヘッダ情報をつけてATMセルをスイッチ側に出
力する。ヘッダ情報は、ATMヘッダのVPI、VCI
値から宛先検索部206が決定してスイッチヘッダ情報
をSARに転送する。受信側したSARはスイッチヘッ
ダ情報を削除してATMセルをネットワーク側に出力す
る。
【0046】実施例の動作の説明 (1)パケット分割処理時の動作 次に、SARの詳細な機能構成について説明する。ま
ず、図2、4を参照してSAR205のIPパケット分
割時の動作について具体的に説明する。
【0047】図4は、本発明の実施の形態のSARの分
割処理の機能構成図である。図4に示すように、SAR
部では、IPパケットを固定長データに分割して、内部
ヘッダとしてスイッチのポート番号を固定長データ毎に
付加してスイッチ103に出力する。
【0048】図4においてCPUインタフェース部(C
PU INF)402は、図2のCPU202とのイン
タフェース処理を行う。POSフレーマインタフェース
部(POS Framer INF)403は、POS
フレーマ204とのインタフェース処理を行う。
【0049】インタフェース制御部(ARB0)401
は、CPU INF402とPOSFramer IN
F403で、入出力が競合が発生したときの制御部であ
る。IPヘッダチェック部(IPH CHK)404
は、受信データがIPパケットであった場合、IPヘッ
ダの正常性をチェックするブロックである。
【0050】宛先検索INF407は、宛先検索部20
6とのインタフェース処理を行う。
【0051】TB405は宛先検索部206の処理が終
了するまで受信データを格納しておくバッファであり、
SAR接続する外部メモリもしくは内部メモリで実現さ
れる。TBコントローラ(TB CNT)406は、I
PH CHK404から受信したデータをTB405に
ライト/リードし、またIPヘッダを抽出して宛先検索
INF407に転送するブロックである。
【0052】PB408は、宛先検索部206の情報を
付加したデータを格納するバッファであり、TB同様外
部メモリもしくは内部メモリメモリで実現される。
【0053】PBコントローラ(PB CNT)409
は、TB CNT406からのデータをPB408にラ
イト/リードするブロックである。
【0054】SWインタフェース(SW INF0)4
10は、スイッチとのインタフェース部である。
【0055】以下、図4の構成および、図2、図6を参
照しSAR部のパケット分割動作について説明する。
【0056】POSフレーマ204は、STM−1のフ
レームからIPパケットを抽出して、後段のSAR20
5にIPパケットを送信する。抽出したSTM−1から
抽出したフレームのフォーマットの一例を図6に示す。
本例ではSTM−1フレームのデータ領域に、IPパケ
ットを搭載したPPP(Point to Point
Protocol)フレームを示しており、抽出した
PPPフレームは、そのヘッダ情報として固定値FF0
3と、データ部のプロトコルの種別を示すプロトコルフ
ィールド、および、IPパケットを含むデータ部とを含
んでいる。
【0057】プロトコルフィールドは、スイッチヘッダ
Bのプロトコルフィールド部にハードが自律的に値を挿
入するときに参照するフィールドである。
【0058】次にPOS Framer INFがデー
タを受信した場合について説明する。この場合とは、す
なわち、ネットワーク側から物理フレームを受信した場
合である。
【0059】POSフレーマINF403は図6に示さ
れるフレームを受信すると固定値FF03を削除し、I
Pパケットを抽出するとプロトコルフィールドを装置内
で使用する値に変換し、スイッチヘッダBのプロトコル
のフィールドに入れる値を決定する。
【0060】また受信データの先頭と最後を認識し、最
後までデータを受信するとIPHCHK部に通知する。
IPH CHK部は、受信したデータがIPパケットの
場合、IPパケットのチェックを行う。チェック結果が
正常であれば、POSフレーマINF部からの最終デー
タ受信通知によりTB CNT406にデータを転送す
る。チェックの結果がエラーであれば、最終データ受信
通知までの受信データを全て廃棄する。
【0061】TB CNT406は受信したデータから
IPヘッダを抽出して宛先検索INF407に転送し、
受信データをTBにライトする。
【0062】TB CNTは、宛先検索部206の検索
の結果、転送すべきスイッチポート番号、優先クラスの
情報を受信するとTBからデータをリードし、その情報
を付加したデータ(図3の固定長データのフォーマッ
ト)をPB CNT409に転送する。PB CNT
409は優先クラス情報を抽出して優先クラスにしたが
ってPBにデータをライトし、スイッチ103に対して
優先クラス毎のリクエスト信号を出力する。
【0063】スイッチから出力許可信号を受信すると、
PB CNT409は出力許可信号の優先クラスを判別
し、PB408をリードしてSW INF410にデー
タを送信する。SW INF410はスイッチヘッダA
の情報を保持して、PB CNTからのデータを固定長
データに分割しながらスイッチヘッダAを付加してスイ
ッチ103にデータを出力する。
【0064】また、宛先検索部206の検索の結果、自
回線カードでの処理であった場合、SAR205に対し
てCPU202への引渡し指示を行う。このときSAR
205は、CPUに対してパケットメモリ203の格納
アドレスを通知し、CPU203は通知のあったアドレ
スからパケットを読み出してIPパケットを引き取る。
【0065】そして、自回線での処理終了後のデータを
他回線インタフェースに出力する場合、CPUはメモリ
203にデータを格納し、CPU INF402にアド
レスとデータサイズを設定する。ARB0の競合制御の
結果、IPH CHK部への出力許可を受信するとデー
タをメモリ202からデータサイズだけ読み出し、IP
H CHK部に出力する。
【0066】(2)パケット組立て処理時の動作 次に回線カードにおいてスイッチ部から受信した固定長
データからIPパケットを組立てる場合の動作について
図5を参考にして説明する。図5は、本発明の実施の形
態のSARの組立て処理部の機能構成図である。
【0067】SWインタフェース(SW INF)50
9は、スイッチとのインタフェースである。振り分け部
508は、送信元スイッチポート番号と優先クラスで、
格納するFIFOを決定するブロックである。
【0068】FIFO部507は送信元スイッチポート
番号#0〜#M毎に#0〜nまで優先クラスのFIFO
を有しており、固定長データを受信するとパケットバッ
ファインタフェース部(PKTBUF INF)505
に引き取り要求を行うブロックである。POSフレーマ
INF503は、PKTBUF INF505からのデ
ータを受信してPOSフレーマに出力するブロックであ
る。
【0069】CPU INF502はスイッチヘッダA
のCPU引取り指示が、イネーブルになっていたデータ
をパケットメモリ203に転送し、CPUに対して格納
アドレスを通知するインタフェースである。
【0070】SWインタフェース(SW INF)50
9は、スイッチから固定長データを受け取ると、振り分
け部508にて、当該パケットの送信元スイッチポート
番号と優先クラスを読み取り格納するFIFOを決定す
る。FIFO部507にデータが格納されるとFIFO
部は、PKTBUF INF505に引き取り要求を送
信する。
【0071】次に、PKTBUF INF505は、F
IFO部507から固定長データを読み出し、送信元ス
イッチポート番号302/優先クラス304毎にPKT
BUFF504にライトする。
【0072】PKTBUF INF505はPKT B
UF504の空きアドレスを管理しており、受信した固
定長データをライトするときは、次の固定長データが格
納されるアドレス(以降ネクストポインタと呼ぶ)を付
加してライトする。
【0073】最終データを受信したときは、最終データ
を示す識別子(以降エンドポインタと呼ぶ)を付加して
ライトする。またPKTBUF INF505は最終固
定長データを受信すると出力指示部506に格納アドレ
スと優先クラス情報を出力指示部506に送信する。
【0074】出力指示部506は帯域制御を行ってお
り、優先クラスの高いデータに対しては、多くの帯域を
割り当ててネットワーク側に出力するようにPKTBU
F INF505に格納アドレス送信し出力指示する。
PKTBUF INF505は、出力指示部506から
受信した格納アドレスと出力指示により、PKT BU
FF504からデータをリードする。リードした固定長
データにネクストポインタが付加されていた場合は、ネ
クストポインタの示すアドレスから次の固定長データを
リードする。この動作はエンドポインタが付加された固
定長データを出力するまで続けられる。
【0075】
【発明の効果】本発明においては、以下に記載するよう
な効果を奏する。
【0076】第1の効果は、SARがIPパケットを直
接収容できるインタフェースを有しており、ATMセル
などの固定長データからIPパケットを組立てることな
く、CPUにIPパケットを引き渡すことができるた
め、CPUへのIPパケット引渡しによってSARの処
理能力が圧迫されないことである。
【0077】第2の効果は、SARがIPパケットを直
接収容できるインタフェースを有しているのでハード自
律でIPパケットを分割して、固定長データにしてスイ
ッチに出力できるため、入力されたIPパケットの入力
速度で高速処理を行うことができることである。また同
様に、固定長データからIPパケットに組立てる場合で
も、ハード自律でIPパケットに組立てることができる
ため、入力された固定長データの入力速度で高速処理を
行うことができることであることである。
【図面の簡単な説明】
【図1】本発明の実施の形態のSARを搭載する交換シ
ステムの構成図である。
【図2】本発明の実施の形態の回線インタフェースの機
能ブロック図である。
【図3】本発明の実施の形態の固定長データのフォーマ
ットである。
【図4】本発明の実施の形態のSARの分割処理の機能
構成図である。
【図5】本発明の実施の形態のSARの組立処理の機能
構成図である。
【図6】抽出したフレームのフォーマットである。
【符号の説明】
100、101、102 回線インタフェース 103 スイッチ 104 マルチプロトコル処理装置 105 中央処理装置(CPU) 201 メインメモリ 202 CPU 203 パケットメモリ 204 POSフレーマ 205 SAR 206 宛先検索部 211 システムバス 212 フレーム送受信インタフェース 213 IPパケット送受信インタフェース 214 スイッチとのインタフェース 215 SARと宛先検索部のインタフェース 301 転送先スイッチポート番号 302 送信元スイッチポート番号 303 CPU引き取り指示 304 優先クラス 305 先頭データ/最終データ識別子 306 データ長 307 プロトコル識別子 401、501 ARB 402、502 CPU INF 403、503 POS FRAMER INF 404 IPH CHK 405 TB 406 TB CNT 407 宛先検索INF 408 PB 409 PB CNT 410、509 SW INF 504 PKT BUFF 505 PKT BUFF INF 506 出力指示部 507 FIFO部 508 振り分け部
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5K030 GA03 HA08 HB12 HB14 HB17 HB18 HD09 JA06 KA01 KA03 LA01 LB11 LB13 LE02 LE05 LE14 5K034 AA07 EE11 HH12 HH42 HH63 MM01 MM18 MM25 9A001 BB04 CC06 DD10 JJ18

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】交換システムのスイッチの前段に、個々の
    通信プロトコルに対応して設けられる回線インタフェー
    スに具備されるパケット組立て分解処理部(SAR)で
    あって、 ネットワークから受信した物理フレームからIPパケッ
    トを抽出し、当該IPパケットを前記スイッチでの交換
    処理が可能な固定長のデータパケットに分解して前記ス
    イッチに入力するパケット分解手段と、 前記スイッチにおいて交換処理されて出力された固定長
    のデータパケットを受信し、当該固定長のデータパケッ
    トを対応する回線インタフェースのプロトコルに従った
    物理フレームに組み立てて前記ネットワークに出力する
    パケット組立て手段とを有することを特徴とするパケッ
    ト組立て分解処理部。
  2. 【請求項2】前記回線インタフェース部は、受信した物
    理フレームからIPパケットを抽出するPOSフレーマ
    と、前記抽出されたIPパケットについて転送先を検索
    する宛先検索部と、当該宛先検索部によって検索された
    情報から、転送先スイッチポートを決定し、受信したI
    Pパケットデータを固定長データに分割してスイッチ側
    に出力するパケット組立て分解処理部を有することを特
    徴とする請求項1に記載の交換システムにおけるパケッ
    ト組立て分解処理部。
  3. 【請求項3】前記固定長データは、転送先スイッチポー
    ト番号、処理優先クラス、その他、当該データの処理を
    行うCPUを指定するCPU引き取り指示情報を含むこ
    とを特徴とする請求項2に記載の交換システムにおける
    パケット組立て分解処理部。
  4. 【請求項4】前記SARは、前記CPUと、POSフレ
    ーマとの入出力を制御するインタフェース制御部と、受
    信したパケットの正常性をチェックするIPヘッダチェ
    ック部と、正常なIPパケットについて前記宛先検索部
    に対し、ヘッダ情報等の入出力を行う宛先検索インタフ
    ェース部と、前記受信データを格納するバッファと、前
    記宛先検索部から取得した情報を格納するバッファと、
    前記受信データに取得した宛先情報を書き込んで、優先
    クラス毎に固定長データとして出力する出力制御手段と
    を有することを特徴とする請求項3に記載の交換システ
    ムにおけるパケット組立て分解処理部。
  5. 【請求項5】前記SARは、スイッチから固定長データ
    受信するスイッチインタフェース部と、 前記受信した固定長データから、送信元スイッチポート
    番号と、優先クラスを読み取り格納するバッファを決定
    する振り分け部と、 前記振り分け部によって、所定のバッファにデータが格
    納されると、送信元スイッチポート番号と、優先クラス
    毎にパケットバッファに書き込み、受信した固定長デー
    タと同一グループに属するデータについては、格納順を
    保ちながら同一記憶領域に格納を指示し、最終データを
    受信すると、出力指示部に出力を指示するパケットバッ
    ファ・インタフェース部と、 前記パケットバッファ・インタフェース部から受信した
    出力指示にもとづき、優先クラス毎に必要な帯域をわり
    あててネットワークに出力する出力制御部とを有するこ
    とを特徴とする請求項4に記載の交換システムにおける
    パケット組立て分解処理部。
  6. 【請求項6】前記交換システムは、複数の通信プロトコ
    ルのデータを送受する回線インタフェース部と、 前記回線インタフェースから出力されるデータを所定の
    宛先にスイッチングを行うスイッチ部と、受信したデー
    タの属性情報から、プロトコル別の処理が必要と判別さ
    れた場合は、当該データについてプロトコル別に必要な
    処理を行うマルチプロトコル処理部とを含むことを特徴
    とする請求項1〜5のいずれかを具備した交換システム
    におけるパケット組立て分解処理部。
JP2000045938A 2000-02-23 2000-02-23 交換システムにおけるパケット組立て分解処理部 Pending JP2001237843A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000045938A JP2001237843A (ja) 2000-02-23 2000-02-23 交換システムにおけるパケット組立て分解処理部

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000045938A JP2001237843A (ja) 2000-02-23 2000-02-23 交換システムにおけるパケット組立て分解処理部

Publications (1)

Publication Number Publication Date
JP2001237843A true JP2001237843A (ja) 2001-08-31

Family

ID=18568446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000045938A Pending JP2001237843A (ja) 2000-02-23 2000-02-23 交換システムにおけるパケット組立て分解処理部

Country Status (1)

Country Link
JP (1) JP2001237843A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481623B1 (ko) * 2002-10-15 2005-04-11 전자부품연구원 이기종 프로토콜간 큐.오.에스를 보장하는 홈 게이트웨이스위치 구조

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05219098A (ja) * 1991-09-13 1993-08-27 Internatl Business Mach Corp <Ibm> フレーム変換方法及び装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05219098A (ja) * 1991-09-13 1993-08-27 Internatl Business Mach Corp <Ibm> フレーム変換方法及び装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481623B1 (ko) * 2002-10-15 2005-04-11 전자부품연구원 이기종 프로토콜간 큐.오.에스를 보장하는 홈 게이트웨이스위치 구조

Similar Documents

Publication Publication Date Title
JP3640299B2 (ja) ルートルックアップおよびパケット分類要求のための提起および応答アーキテクチャ
JP4090510B2 (ja) アプリケーションデータのダイレクトマッピングのためのコンピュータインターフェース
JP2788577B2 (ja) フレーム変換方法及び装置
US6731652B2 (en) Dynamic packet processor architecture
US5815501A (en) ATM-ethernet portal/concentrator
US6147999A (en) ATM switch capable of routing IP packet
US6741562B1 (en) Apparatus and methods for managing packets in a broadband data stream
EP0724374B1 (en) ATM network control apparatus
Davie The architecture and implementation of a high-speed host interface
WO2004066571A1 (ja) ネットワークスイッチ装置およびネットワークスイッチ方法
JPH06132974A (ja) パケット・ディスアセンブル用バッファ
US5550978A (en) Multiprocessor system having switches for routing cells in parallel among processors by splitting data into blocks having numbers of cells equals to proccessor bus width
JP3075163B2 (ja) マルチポートフレーム交換方式
CA2341939C (en) Label request packet transmission method, packet transfer network and method thereof, and packet transfer device
JP2000349790A (ja) Atm通信装置およびそのセル処理方法
US7415025B1 (en) Method and apparatus for clearing a large number of connections in an ATM network
JP4209186B2 (ja) パケットの高速ルーティング及びスイッチングに対するメモリ要件を低減するように構成されたプロセッサ
JP2001237843A (ja) 交換システムにおけるパケット組立て分解処理部
KR100369369B1 (ko) 다중채널 레이블 스위치 시스템의 가상채널 머지 장치
KR100745674B1 (ko) 다중 스위칭 포트 지원 구조의 패킷 처리장치, 방법 및 그장치를 적용한 패킷 처리시스템
JPH07111507A (ja) データ受信方式及び通信制御装置
JP2001024661A (ja) マルチキャスト方式とその交換方法
US6952738B1 (en) Systems and methods for removing intrapacket gaps from streams of different bandwidths
JP3075276B2 (ja) ファイバーチャネルファブリックおよびファブリックポート
JPH07154395A (ja) 交換装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031111