[go: up one dir, main page]

JP2001230360A - 半導体集積回路装置およびその製造方法 - Google Patents

半導体集積回路装置およびその製造方法

Info

Publication number
JP2001230360A
JP2001230360A JP2000046724A JP2000046724A JP2001230360A JP 2001230360 A JP2001230360 A JP 2001230360A JP 2000046724 A JP2000046724 A JP 2000046724A JP 2000046724 A JP2000046724 A JP 2000046724A JP 2001230360 A JP2001230360 A JP 2001230360A
Authority
JP
Japan
Prior art keywords
lead
resin
wire
metal
palladium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000046724A
Other languages
English (en)
Inventor
Yoshinori Miyaki
美典 宮木
Hiromichi Suzuki
博通 鈴木
Takeshi Kaneda
剛 金田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP2000046724A priority Critical patent/JP2001230360A/ja
Priority to EP01102524A priority patent/EP1126520A3/en
Priority to EP08006981A priority patent/EP2028684A3/en
Priority to TW090102796A priority patent/TW504827B/zh
Priority to MYPI20010716A priority patent/MY124877A/en
Priority to CNB011046228A priority patent/CN100380650C/zh
Priority to CNB2006101030461A priority patent/CN100440493C/zh
Priority to SG200100859A priority patent/SG96200A1/en
Priority to CNB031004415A priority patent/CN1312748C/zh
Priority to CNA2006101030476A priority patent/CN101013682A/zh
Priority to CNA2006101030480A priority patent/CN101013683A/zh
Priority to KR1020010008002A priority patent/KR100780207B1/ko
Priority to US09/785,452 priority patent/US6891253B2/en
Priority to US09/851,108 priority patent/US20010018264A1/en
Publication of JP2001230360A publication Critical patent/JP2001230360A/ja
Priority to US10/295,908 priority patent/US7176056B2/en
Priority to US10/890,321 priority patent/US7038306B2/en
Priority to US11/362,732 priority patent/US7397114B2/en
Priority to KR1020070061216A priority patent/KR100750012B1/ko
Priority to US12/133,210 priority patent/US20090014855A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29393—Base material with a principal constituent of the material being a solid not provided for in groups H01L2224/293 - H01L2224/29391, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48663—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/48664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H01L2224/78302—Shape
    • H01L2224/78303—Shape of the pressing surface, e.g. tip or head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83464—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15763—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550 C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20751—Diameter ranges larger or equal to 10 microns less than 20 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】半導体集積回路装置に加わる熱量の増加が原因
のワイヤ断線を効果的に防止する手段を提供すること。 【解決手段】導電性を有する接続部材が接続される部分
にパラジウム層を含む金属層を設け、錫ー鉛共晶はんだ
よりも融点が高く主要構成金属として鉛を含まない合金
層が樹脂によって封止される部分より外の部分に設ける
こと。導電性を有する接続部材が圧着される部分の厚さ
が10μｍ以上になるような金属層を接続部分に設けるこ
と。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置に関し、特にワイヤ断線の防止に有効な技術に関す
る。
【０００２】
【従来の技術】従来の半導体集積回路の組立プロセスに
おいては、次の工程を行っている。すなわち、 Agスポ
ットメッキ工程において、モールドにより封止されるプ
レス又はエッチングされたリードフレームのリード（以
下、インナーリード）の先端部（チップ及びリードフレ
ームをAu（金）線によってワイヤボンディングする部分
を含む）にAgスポットメッキを施す。 次に、パッケー
ジの組立工程において、ダイボンディング、ワイヤボン
ディング、及び封止するパッケージの組立を行う。その
後の外装メッキ工程（ディップ工程も含む）において、
プリント基板又は回路基板に取り付けるため、モールド
により封止されないリード（以下、アウタリード）の基
板との接触部を含む部分に予めSn-Pb（錫-鉛）系半田層
を外装メッキによって付着形成する。上記 Agスポット
メッキ工程から外装メッキ工程が終了後、製品の加工工
程へとすすむ。
【０００３】しかし、環境問題への対策が求められてい
る昨今、特にPbについては特開平５―２７０８６０号公
報等における指摘どおり、半導体集積回路装置等の電子
部品一般並びに実装基板等においても、環境対策上適当
なレベルにPbを削減することが求められている。
【０００４】従来は、Pbを削減するために、外装メッキ
工程において用いるSn -PbはんだをPbを主要金属として
含有しない他のはんだ（合金）、すなわち鉛フリー代替
はんだ（鉛フリー金属で構成されるはんだ）に代えるこ
とで対処してきている。鉛フリー代替はんだには、Sn-P
b並の溶融温度範囲と優れた接合性、特にぬれ性が要求
される。これらの要求に完全に合致する組成は現在な
く、プリント配線基板、チップ部品、半導体パッケージ
等の部材に応じた使い分けをしているのが現状である。
そこで、用途に応じて、SnをベースにしたSn基合金で様
々な組成、例えば、特開平10-93004号公報（公知例１）
において、従来のアウタリードに付着形成していたはん
だ層に用いる金属をSn-Pb（錫-鉛）系に代わってSn-Bi
（錫-ビスマス）系を用いる発明が提案されている。ま
た、はんだの金属成分の構成については、特開平11-179
586号公報（公知例２）に Sn-Ag-Bi（錫-銀-ビスマス）
系はんだを用いてパッケージアウタリード及び基板実装
する発明が提案されている。
【０００５】
【発明が解決しようとする課題】外装メッキにSn-Pb共
晶代替鉛フリーはんだを用いる場合には、用途毎にSn基
合金を選択することは従来技術にて述べた通りである
が、特に、車載部品、成長著しい携帯用電子機器および
高信頼性部品においては、接合強度および耐熱疲労特性
が優れた合金が望まれている。接合強度および耐熱疲労
特性が優れ、高信頼性を重視した場合のSn基合金として
はSn-Ag系合金が知られており、一般的にはSn-Pb共晶は
んだの融点が183℃であるのに対して、ほとんどのSn-Ag
系合金の融点は200℃以上とSn-Pb共晶はんだの融点より
高いものである。したがって、現状においてはSn-Pb共
晶代替鉛フリーはんだを用いて半導体集積回路を実装す
る際のリフロー温度は高くならざるを得ない。そこで、
本願発明者はインナーリードがAgメッキされ、Sn-Pb共
晶はんだより融点が高い鉛フリー代替はんだを用いてア
ウターリードがメッキされた半導体集積回路装置を従来
よりも高いリフロー温度で実装し、その評価を行った。
その結果、ワイヤ断線が原因の製品不良が発生すること
が判明した。
【０００６】そこで、本願発明の一つの目的は、 Sn-Pb
共晶はんだより融点が高い鉛フリー代替はんだを用いて
アウターリードがメッキされた半導体集積回路装置が従
来よりも高いリフロー温度で実装されることにより発生
するワイヤ断線を効果的に防止する手段を提供すること
にある。
【０００７】他の本願発明の一つの目的は、リフロー温
度が上昇するために限らず、一般に半導体集積回路装置
に加わる熱量の増加が原因のワイヤ断線を効果的に防止
する手段を提供することにある。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次の通りである。すなわち、導電性を有する接続部材
と、該接続部材が接続される部分にパラジウム層を含む
金属層が設けられ、鉛を主要構成金属とするはんだより
も融点が高く主要構成金属として鉛を含まない合金層が
樹脂によって封止される部分より外の部分に設けられた
被接続部材と、該接続される部分を封止する樹脂とを具
備することを特徴とする半導体集積回路装置である。
【０００９】上記発明は、接続部材が接続される部分を
メッキ等で付着形成するなどの手段を通じて設ける金属
としてPd（パラジウム）を用いている。 導電性を有す
る接続部材としてのAu線等のワイヤ並びにCu合金や４２
アロイといった被接続部材としてのフレーム材料との接
合性に問題がなく、かつ、PdはAgに比して硬い金属であ
りキャピラリのめりこみによる欠点が少なく、また、被
接続部材単体毎の付着金属厚のばらつきが少ないからで
ある。ただし、付着形成の場所として接続部材が接続さ
れる部分としたのは、PdはSn-Pb系金属及びAgに比べて
コストが低くないため、接続部材との接合性に問題がな
い限り、最小限の面積に留めるべきであり、特に、面積
の大きいアウターリード等の樹脂封止体外の部分の付着
形成に用いるとなると、コスト削減の目的が効果的に果
たせないからである。
【００１０】付着形成後、該付着形成箇所に物理的変形
力を加える成型加工等により発生するおそれのあるメッ
キ割れ等の問題については、本願発明ではメッキ箇所が
封止され、かつ、成形加工されないため問題とはならな
い。さらに、Pdを用いることにより、Agのマイグレーシ
ョンの回避、また、メッキ時に猛毒のシアンが不要にな
るなどのメリットもある。
【００１１】また、鉛を主要構成金属とするはんだより
も融点が高く、主要構成金属として鉛を含まない合金を
該樹脂により封止される部分より外の部分に付着形成し
た被接続部材としたのは、被接続部材としてのフレーム
の材料である42Ni-Fe合金等のCuフレーム以外の材質で
も用いることができるようにするためと、インナーリー
ド先端部と同じPdメッキをしてしまうと、材料費の面で
コスト削減が図れないし、全面Pdメッキに固有の問題を
回避するためである。
【００１２】さらに、インナーリードの先端部にPdメッ
キするという本願発明の技術思想は、メッキ厚のばらつ
きを少なくし接合強度を増すことが可能である点で、チ
ップシュリンクに伴うワイヤの細線化にも適用できるこ
とをも本願発明者は見出した。
【００１３】したがって、本願において開示される発明
のうち、もう一つの代表的なものの概要を簡単に説明す
れば、次の通りである。すなわち、径が30μｍ以下のワ
イヤと、該ワイヤが接続される部分にパラジウム層を含
む金属層が設けられ、主要構成金属として鉛を含むはん
だを樹脂により封止される部分より外の部分に設けられ
た被接続部材と、該接続される部分を封止する樹脂とを
具備することを特徴とする半導体集積回路装置である。
【００１４】パラジウム金属層が接合部材に付着形成さ
れることにより、接合強度が向上するため、鉛フリー化
に完全に移行していない現状においても、パッケージの
多ピン化若しくは大型化、またチップシュリンクに伴う
ワイヤの細線化（ワイヤ径が現状の30μｍ以下）に対し
ても、組立歩留まり向上及び信頼性向上に有効である。
また、接続される部分にパラジウム金属層が付着形成さ
れていればよいため、付着形成工程のコストと材料費の
コストとの関係でインナーリードの先端部に加えてタブ
にもパラジウム金属層が付着形成されていても良い。
【００１５】以下に本願に記載された発明を着想するに
至った経緯について詳しく述べる。
【００１６】本願発明者はワイヤの断線の原因を究明す
べく、評価を繰り返し、それらの発生原因を新たに特定
した。解析の結果、ワイヤのリード側断線不良は「モー
ルド後のワイヤ断線不良」及び「リフロー後リード圧着
部の断線不良」の２種類が考えられることが判明した。
まず、モールド後のワイヤ断線不良の原因は、リードの
振動による応力とレジンの硬化収縮による応力であると
考えられる。図１のとおり、ゲートからレジンを注入
（充填時間で10秒）すると、レジン流れによりインナー
リード先端部が上下に振動をする。この振動によりワイ
ヤはストレスを受け、特にゲート部付近のピンが最も振
動ストレスを受けやすい。更に、ゲートから遠い位置か
らゲートに向かって（図の右から左へ）レジンが硬化収
縮するため、ワイヤに引っ張り力が加わり、接合強度が
相対的に弱いリード側圧着部からワイヤ断線が発生して
いると考えられる。
【００１７】次に、リフロー後のリード圧着部の断線不
良の原因は、リードフレームの膨張及びレジンの膨張の
それぞれの違いによるものと考えられる。図２にその模
式図を記載する。レジンの硬化物物性はレジンのガラス
転移点Tg（150〜160℃）で大きく変化し、特に熱膨張係
数α（=1.4）は、Tg以上の領域（α２）はTg以下での
（α１）の約４〜５倍の値になる。リフロー時の温度は
Tgの温度よりも高いため、リフロー時レジンの膨張（α
２）により、ワイヤにダメージが加わり、強度の弱い箇
所（図２のAの部分）にクラックが入り、図３に示した
とおり、リードフレームの膨張とレジンの膨張の差によ
って断線に至る。
【００１８】鉛フリー化により融点の高いSn基合金の代
替はんだを用いるとリフロー温度は上昇するため、パッ
ケージに加えられる熱量が増大し、特にリードフレーム
の膨張とレジンの膨張の差が助長される。したがって、
上述のワイヤ断線不良のうちリフロー後のリード側圧着
部の断線不良が特に問題となることが判明した。
【００１９】ここで、本願発明者はAgメッキの厚さとワ
イヤ断線の関係を評価した。その結果、メッキ厚がある
一定の厚さの範囲になければ、ワイヤ断線が発生しやす
くなることが明らかとなった。その理由を解析すると、
あまりに薄いメッキ厚では、Au線圧着時にAgとAuとの接
合面の面積が十分に確保できず、熱応力によるワイヤの
変形でワイヤ断線が発生してしまうことが考えられる。
また、 Agメッキをある厚さ以上に厚くすると、ワイヤ
圧着時に、Agメッキ面が必要以上に変形し、接合エネル
ギーを吸収してしまう。その結果、十分な接合が得られ
なくなるし、また、接合面の断面形状が金線の熱変形に
対する応力による引っぱりに対して弱い形状となってし
まうと考えられる。
【００２０】更にリフロー後のリード側圧着部の断線不
良を形状の側面から説明する。キャピラリによってワイ
ヤがAgスポットメッキ面に圧着されている時の断面図を
図４に記載する。図４の斜線部がキャピラリ先端であ
り、その先端の径は170μｍであり、Au線ワイヤ径は30
μｍである。図において、リードフレームの厚さは150
μｍである。先に述べた通りAgメッキ厚はAgメッキされ
るリードフレーム毎に1.5μｍ〜10μｍくらいまで厚さ
のばらつきが生じてしまうため、Agメッキ厚の特定は困
難である。したがって、図においては断線不良が生じる
と考えられるメッキ厚が比較的厚い場合を想定してい
る。
【００２１】ワイヤ圧着した場合に、Agは相対的に柔ら
かい金属であるためキャピラリがAgメッキ面にめりこ
み、図４のとおりAgメッキ面の一部が盛り上がる。する
と、図４のAの部分のAu線ワイヤの厚さが相対的に薄く
なってしまい、ワイヤ強度が弱い箇所になる。ボンディ
ング後のリード側圧着部の斜視図を図５に記載する。図
５においてA線を記載した部分が図４におけるAの部分で
ある。リフロー後にはリードフレームの膨張とレジンの
膨張の差により図６のように図４のAの部分から断線が
発生する。参考までに、モールド後のワイヤ断線不良の
リード側圧着部の斜視図を図７に記載する。リフロー後
のリード側圧着部の断線不良は断線したワイヤが圧着部
と重なるように断線するが、モールド後のリード側圧着
部のワイヤ断線不良では断線したワイヤが圧着部と離れ
るように断線する。以上のとおり、厚さが比較的厚いAg
メッキ面にキャピラリがめりこむことによってワイヤ強
度が弱い箇所ができることが原因であることを本願発明
者の分析の結果明らかとなった。
【００２２】近年は設計上要求されるAgメッキ厚が数μ
ｍと薄くなってきており、Agメッキ面の厚さのバラツキ
を評価した結果、現状のAgメッキプロセスでは、多数の
被メッキ物を扱う際に初期の設定メッキ厚を維持するこ
とは困難であり、被メッキ物毎のメッキ厚を比較すると
1.5μｍ〜10μｍの範囲にばらついてしまうことが判明
した。そこで、本願発明者はリードフレーム毎のAgメッ
キ厚のばらつきを抑えるべく、最大厚さを従来の１０μ
ｍから５〜８μｍの範囲に収まるように試みた。しか
し、現状のAgメッキプロセスでは、先に述べた通り最大
厚さ１０μｍが限界であり、最大厚さを５〜８μｍの範
囲に収めることは困難であった。したがって、現状のAg
メッキプロセスではメッキ厚のバラツキをこれ以上小さ
くすることは困難であると考えられる。
【００２３】そこで、ワイヤ強度が弱い箇所ができると
いう上述の問題を解決するため、インナーリード先端部
に付着形成する金属層をAgより硬く、かつ、厚さのばら
つきが少ない金属を用いるという新たな着想をし、か
つ、製造コストを最小限に留めるに最適な金属を採用す
べく評価検討した結果、本願発明に想到した。
【００２４】次に、上述のとおりパラジウム金属層がイ
ンナーリードの先端部に付着形成されることにより、リ
フロー後のリード側圧着部の断線が防止できる理由につ
いてリード側圧着部形状の観点から説明する。
【００２５】キャピラリによってワイヤがPdメッキ面に
圧着されている時の断面図を図８に記載する。図８の斜
線部がキャピラリの先であり、その先端の径は170μｍ
であり、Au線ワイヤ径は30μｍである例が記載されてい
る。ワイヤを圧着した場合に、Pdは相対的に硬い金属で
あるため、メッキ面がAgである時に比べてキャピラリが
あまりめりこまない。すると、図８のAの部分のAu線ワ
イヤの肉厚tは図４のAの部分に比べて、十分な厚さが確
保でき、ワイヤ強度を保つことができる。ボンディング
後のリード側圧着部の斜視図を図９に記載する。図９に
おいてA線を記載した部分が図８におけるAの部分であ
る。図５に比べて図９の方が金線の肉厚が確保されてい
ることがわかる。リフロー後にはリードフレームの膨張
とレジンの膨張の差により図９の矢印の方向に応力が加
えられる。しかし、強度の弱い箇所がないため、Agメッ
キのときのような断線したワイヤが圧着部と重なるよう
な断線は発生しない。キャピラリの圧着の力は、リード
フレーム厚さ150μｍ、Pdメッキ厚が最小で0.02μｍ、
最大0.15μｍの時に金線肉厚tが10μｍ以上を確保する
ような力であればワイヤ断線は少なくとも発生しない。
【００２６】次に、被接続部材にPd金属層を付着形成す
るという本願発明の技術思想は、鉛フリー化とは直接関
係なく、接続部材の細線化にも適用できることを着想す
るに至った理由について述べる。
【００２７】本願の代表的な発明における条件を評価し
た結果、パッケージの大きさが変わらないことが前提と
なって評価していたことに着目した。ここで、ワイヤ断
線はリードフレームの膨張及びレジンの膨張の違いによ
って引き起こされることは上述の説明の通りである。し
たがって、多ピン化に伴ってパッケージが大きくなると
前記膨張の違いは更に顕著になると考えられる。容積が
大きくなるため、熱容量が大きくなり、リフローの際に
レジンに加えられる熱量も増加するからである。また、
多ピン化するため、リフロー時に基板からピンを通じて
流入する熱量も増加することとなる。
【００２８】さらに、チップシュリンクによって狭ピッ
チ化する場合でも、同じサイズのパッケージに比べると
パッケージにはより多くの熱量が加えられることにな
る。よって、同じピン数のパッケージでもチップシュリ
ンクにより、パッケージサイズが小さくなり、それに伴
ってワイヤボンディングのパッドピッチも狭くなり、ワ
イヤ径も小さくなる。チップシュリンクに伴うワイヤの
細線化、すなわち、現行のワイヤ径３０μｍが更に細く
なるに従い、メッキ厚をより薄くする必要が生じると考
えられる。将来的には現行のAgスポットメッキプロセス
で実現可能な範囲のメッキ厚のばらつきでは大きすぎて
接合が不安定になると考えられるからである。
【００２９】すなわち、リフロー温度に変化がなくとも
多ピン化やチップシュリンクに伴う狭ピッチ化によって
パッケージに加えられる熱量が増加することはリフロー
温度が上がることに相当する。したがって、被接続部材
にPd金属層を付着形成するという技術思想は、金属厚の
ばらつきを少なくし接合強度を増すことが可能である点
で、鉛フリー化とは直接関係なく適用できる。
【００３０】尚、本願に記載された発明とは技術思想が
全く異なるが、鉛フリー化が実現可能な対処法としてPP
L（Pre-solder Plated Leadframe）プロセスがある。PP
Lプロセスとは、接続性が良いパラジウム金属を用い
て、封止前にダイボンディング部、インナーリード及び
アウタリードを含むリードフレーム全体の上にメッキす
るプロセスである。PPLプロセスはメッキに使用する金
属がパラジウムであるため鉛フリー化が可能となる。さ
らに、 PPLプロセスでは従来封止後におこなわれていた
外装メッキ工程が不要なので、アウタリードの半田メッ
キ省略による組立時間の短縮化及び組立プロセス全体の
オートメーションも可能となる。
【００３１】しかし、フレーム材の材質とPd金属との電
位差によって局部電池が形成されるため腐食するおそれ
があり、フレーム材として42アロイ（42Ni-Fe）合金等
のFe系フレームの使用が不可能であり、銅合金に限定さ
れてしまう。もっとも、バリアメタルをPd金属層との間
にいれることによってFe系フレームの使用は可能となる
が、実アセンブリ工程でダムバーカットやリード先端切
断時、断面の素材が露出され、その断面より素材腐食が
集中的に加速されるため、かつ、製造プロセスが複雑化
するため製造コストの面で不利になるため、不適当であ
る。また、フレーム状態からアウターリードのメッキが
施されているため、封止により発生する樹脂バリ等を除
去するバリ取り作業において、アウターリード表面を汚
染させ、基板実装時のはんだ濡れ性を劣化させる可能性
が高くなってしまう。さらに、パラジウムは鉛系はんだ
に比べて硬い金属であるため、メッキ後にアウターリー
ド成形するとメッキ剥がれが発生してしまうという問題
も生ずる。
【００３２】したがって、仮に上述のようなPdメッキプ
ロセスを本願発明の課題であるワイヤ断線防止を解決す
る手段として採用したとしても被メッキ物毎のメッキ厚
の相違を小さくすることが結果的に可能にはなるが、上
述のデメリットがあるため、課題の解決手段としては不
適当であることは言うまでもない。
【００３３】また、本願発明者は出願するに際して、
「リードフレーム上にPdメッキする」との観点で公知例
調査を行った。その結果、特開平11-40723号公報（公知
例３）及び特開平11-220084号公報（公知例４）におい
て、少なくともアウターリードを含むリードの一部又は
全部をPd（パラジウム）系金属でメッキをする発明が提
案されている。また、外装メッキ工程を不要とし組立プ
ロセス全体のオートメーションを可能にすることに主眼
を置いてリードの全部をPd（パラジウム）系金属でメッ
キをする発明として、特開平10-284666号公報（公知例
５）、特開平10-298798号公報（公知例６）及び特開平1
0-18056号公報（公知例７）が提案されており、Pd（パ
ラジウム）系金属層の最表面に更にAu-Ag合金メッキを
施すとの観点で特開平11-8341号公報（公知例８）が提
案されている。
【００３４】
【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて詳細に説明する。なお、実施の形態を説明する
ための全図において同一機能を有するものは同一の符号
を付し、その繰り返しの説明は省略する。
【００３５】本実施例の半導体集積回路装置は、インナ
ーリードの先端部がパラジウムスポットメッキされ、ア
ウターリードがSn-Ag系合金メッキされた半導体集積回
路装置である。
【００３６】本実施例においては２０８ピンでパッケー
ジサイズが２８mm角を例に掲げている。
【００３７】図１０には半導体集積回路装置に用いるリ
ードフレームの繰り返し単位が４つ記載されている。繰
り返し単位の数は４つに限らないことはいうまでもな
い。また、材質は本実施例中ではCu合金であるが、42Ni
-Fe等の鉄系リードフレームであってもよい。本実施例
においてはパラジウム全面メッキを行わないので、パラ
ジウム全面メッキで問題となるアウターリードでの局部
電池の発生が起こらないからである。
【００３８】図１１にはインナーリード先端部にパラジ
ウムメッキした一つのリードフレームの拡大図が記載さ
れている。タブ（ダイパッド）はいわゆる小タブであ
り、チップ搭載面の面積はその上に搭載される半導体チ
ップの主面の面積よりも小さく設定されている。小タブ
を用いることで、リフロークラックが発生してしまう危
険性をも未然に防ぐことが可能である。本実施例におい
ては小タブであるが、クロスタブ方式（吊りリードの幅
しかない方式）でも良いし、通常のタブであってもよ
い。また、本実施例においてはダイパッドにパラジウム
メッキをしないが、ダイパッドにパラジウムメッキをし
てもよい。
【００３９】図１２には図１１のリードフレーム拡大図
のA-B断面図が記載されている。リードの先端部にパラ
ジウムメッキが施されている。パラジウムメッキされる
部分は最低限ワイヤボンディング部がスポットメッキさ
れる大きさであればよい。メッキを施すに際しては、リ
ードフレームの背面及び前記リードの先端部以外の部分
を絶縁材でマスクして電解メッキによって行う。したが
って、後述する最低限必要なインナーリード先端の表面
のメッキに加えて、厚さ方向にもメッキが施されること
となる。最低限必要なメッキ領域についてワイヤ径３０
μｍのAu線ワイヤを用いてワイヤボンディングする場合
を例にとって説明すると、図１９に記載のとおりスポッ
トメッキの最低必要領域２１は圧着幅aと圧着長bとで表
現されるワイヤ圧着部の面積a×bの約７５％であり、本
実施例においては、a、bともに少なくとも90μｍ、ま
た、前記最低必要領域２１の位置はリードフレーム先端
から300μｍにその中心がくるようにしている。
【００４０】また、吊りリードを変形させることでダイ
パッドをインナーリードの面よりも下に位置させるいわ
ゆるタブ下げを行っている。レジン注入時にチップ上下
のレジン注入速度の差を緩和して、振動を防止するため
である。
【００４１】図１３に本実施例におけるインナーリード
先端部のパラジウムメッキの構成が記載されている。パ
ラジウムメッキは３層からなっており、インナーリード
にまず下地メッキとしてNiメッキ１１をし、その上から
パラジウムメッキ１０をし、最後に耐食性を向上させる
ため、Auフラッシュメッキ９をする。本実施例における
各層の具体的な厚さは、インナーリード厚が150μmであ
り、Niメッキが1.0μm、パラジウムメッキが0.15μm、A
uフラッシュメッキが約1nmである。
【００４２】ダイボンディング工程について、図１４を
用いて説明する。図１４は図１１のC-D断面図が記載さ
れている。タブ下げ後のリードフレームをステージに載
せ、ダイパッドの下面に接触させる。ダイボンディング
するための接着材をシリンジに入れたディスペンサをダ
イパッド上方に位置させて、接着材をダイパッド上面に
貼着する。ここで、接着材は消費電力の小さい半導体デ
バイス用の導電性ペースト（銀粉やカーボンを含有させ
た有機樹脂）を用いている。ダイボンド材に要求される
特性は、良熱伝導体特性である他に半導体素子やリード
フレームの被膜とのはんだ濡れ性、半導体デバイスの使
用時と不使用時の温度差に起因するはんだの熱疲労特性
などの観点で導電性ペーストが有効だからである。ま
た、本願発明がPbの削減を目的としているので、通常パ
ワーデバイスで用いられるPbを主成分とする金属はんだ
は用いることはない。しかし、金属はんだを用いないと
いう意味ではなく、あくまでも鉛フリーのはんだであれ
ば使用可能である。但し、鉛フリー化の観点のないもう
一つの代表的な発明の場合には、 Pbを主成分とする金
属はんだを用いることもあることは言うまでもない。次
の工程を図１５を用いて説明する。接着材が貼着された
リードフレームの上方にコレットにより半導体チップを
移動させた後、チップをチップ固着位置に固着する。コ
レットの形状は断面形状が図１５のような四角錐であ
り、真空吸引することで、コレットと半導体チップをコ
レットに密着させている。
【００４３】ワイヤボンディング工程について図１６を
用いて説明する。ダイボンディング工程後、チップ下面
とインナーリード下面をステージ２に固定する。ステー
ジ２中には切り欠き等のダイパッドが収納される部分が
予め設けられている。固定後、キャピラリをチップ上の
パッドからインナーリード上へとボンディングする。図
１７にワイヤボンディング箇所の拡大図を記載する。ワ
イヤボンディング後の圧着部の形状の模式図を図１８に
記載した。本願発明の場合、ワイヤ径のｄは３０μｍで
あり、圧着幅Ｗは最大で105μｍ、圧着長も最大で105μ
ｍである。L、Ｗ及びd間の関係を、1.5≦W/d≦3.5、1.5
≦L/d≦3.5の範囲に収まるようにすれば、良好な圧着状
態を得ることができることが発明者の評価の結果明らか
となっている。
【００４４】上述したワイヤボンディング工程が完了し
た後のリードフレームは図２０に記載されているとおり
であり、次にモールド工程で樹脂封止を行う。モールド
工程では、リードフレームを封止金型で挟み込み、樹脂
注入口から樹脂を流し込む。本実施例では流し込みの速
度は充填時間が１０秒間になるようにしている。流し込
みに際してはリードフレーム上と下で同じ速度で樹脂が
流し込まれるようにする必要がある。これはモールドに
際してリードフレームの振動幅を極力小さくして、ワイ
ヤにかかるストレスを軽減してワイヤ断線を防止するた
めである。
【００４５】樹脂封止後、アウターリードに外装メッキ
をし、外装メッキが完了した状態が図２２に記載されて
いる。本実施例においては外装メッキに用いる金属はSn
-Ag系金属にCu及び又はBi若しくは双方を加えた合金で
ある。Pb削減を実現し、リフロー温度が高いリフロー実
装を想定しているためである。したがって、上記合金だ
けでなく、Zn、In、Sb等とSn若しくはSn 系合金との合
金でもよいことは言うまでもない。リフロー実装の場合
には接合用のクリームはんだはSn-Ag系、Sn-Zn系、Sn-B
i系など実装温度が異なるものがある。現状においてはS
n-Ag系金属はPb含有はんだの融点よりも融点が高い。し
かし、他の実施例においては、外装メッキは鉛系のはん
だを用いることになる。インナーリードにパラジウムメ
ッキをすることにより、インナーリードとワイヤの接続
強度が増すことに着目した場合には、外装メッキが鉛系
のはんだに限る必要はないからである。
【００４６】外装メッキ完了後、アウターリードを成形
する工程がある。まず、図２３に記載の通り、アウター
リードの根元で樹脂封止体を挟み込んで固定し、パンチ
によりアウターリードを成形する。成形後、図２４に記
載の通り、下方からダイを移動させることにより、アウ
ターリードの先端部分を切断成形する。
【００４７】本実施例における完成品の模式図を図２５
に、模式図の透視図を図２７に、図２７中のE-F断面図
を図２６に記載する。ピン数は２０８ピンであるが、煩
雑となるのを避けるため、同図においてピン数を省略し
て記載している。樹脂封止体の形状は一つの角を落と
し、印を刻印することで実装時のハンドリングの際にパ
ッケージの方向性を確保している。本実施例における完
成品の具体的な寸法は、樹脂封止体の大きさＤは28mm
角、アウターリードを含めた半導体パッケージの外形寸
法は30.6±0.2mm、高さは最大で3.56mmである。また、
リードのピッチｐは0.5mm、各リードの幅ｗは0.2mm、厚
さtは0.15mmである。樹脂封止体からアウターリード先
端までの水平方向の長さaは1.3mm、曲げられたアウター
リードの先端の長さkは0.5mmである。
【００４８】配線基板へ実装する工程を図２８、図２９
を用いて説明図する。アウタリードの先の実装面よりも
大きなフットプリントに半田ペーストを塗布する。塗布
後パッケージを上から配置し、熱を加えることで実装す
る。リフローの方式はベーパーフェーズリフロー、エア
リフロー、赤外線リフローなどがある。実施例において
は、リフロー温度は２５５℃であり、通常のSn-Pb系は
んだのリフロー温度２３５℃に比べて２０℃ほど高くな
っている。はんだの融点が高いことに対応するためであ
る。また、配線基板のフットプリントの具体的な大きさ
は、幅aは0.20〜0.25mm、長さｂは1.3mmである。
【００４９】この大きさの範囲であれば、配置時にパッ
ケージの位置が多少のズレても、リフローによってセル
フアラインし、実装位置のズレによる問題は生じないか
らである。
【００５０】上述の実施例においては、ＱＦＰを製造す
るために本発明を適用した場合について説明したが、Ｑ
ＦＰに限られずＱＦＮやＱＦＪ等の表面実装型パッケー
ジで適用できるし、チップ中程に配置したパッドをワイ
ヤでリードと接続するSmall Outline Non-leaded packa
ge といったワイヤ接続部分を有するパッケージ全般に
適用できる。さらに、実施例においては接続部材である
ワイヤを被接続部材であるインナーリードに圧着接続す
る部分の接続強度を向上させているが、接続部材はワイ
ヤに限られず、被接続部材もリードに限られない。例え
ば、図３０に示す断面概略図のように基材にポリイミド
テープ等の絶縁材を用い、はんだボールで基板実装する
Chip Size Package 等において、接続部材としてのリー
ドを半導体チップに圧着接続する部分であるパッドにPd
メッキを施す場合等にも適用できる。すなわち、本願発
明は半導体製品において、接続部分の接続性・信頼性の
向上全般に適用することができる。
【００５１】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００５２】本発明によれば、鉛フリー化に対応したLS
Iパッケージ、特に鉛系はんだより融点が高い鉛フリー
代替はんだを用いたLSIパッケージを提供することがで
き、組立歩留まり向上及び信頼性向上を図ることが可能
となる。また、パッケージの多ピン化若しくは大型化、
チップシュリンクに伴うワイヤの細線化に対応したLSI
パッケージを提供することができ、組立歩留まり向上及
び信頼性向上を図ることが可能となる。
【図面の簡単な説明】
【図１】モールド後のワイヤ断線不良の発生メカニズム
の図である。
【図２】リフロー後リード側圧着部のクラック発生メカ
ニズムの図である。
【図３】リフロー後リード側圧着部の断線発生の図であ
る。
【図４】Agメッキ面へのワイヤボンディングのワイヤ圧
着時の拡大図である。
【図５】Agメッキ面へのワイヤボンディングのワイヤ圧
着部の斜視図である。
【図６】Agメッキのリフロー後ワイヤ断線の図である。
【図７】Agメッキのレジン硬化収縮後ワイヤ断線の図で
ある。
【図８】Pdメッキ面へのワイヤボンディングのワイヤ圧
着時の拡大図である。
【図９】Pdメッキ面へのワイヤボンディングのワイヤ圧
着部の斜視図である。
【図１０】本発明の一実施例であるリードフレームの平
面図である。
【図１１】本発明の一実施例であるリードフレームの拡
大平面図である。
【図１２】図１１のA-B断面図である。
【図１３】インナーリード先端のPdメッキ詳細断面図で
ある。
【図１４】本フレームを使用したダイボンディング工程
の接着剤塗布の図である。
【図１５】本フレームを使用したダイボンディング工程
のチップ搭載の図である。
【図１６】本フレームを使用したワイヤボンディング工
程の図である。
【図１７】本フレームを使用したワイヤボンディング工
程のPdメッキ部拡大図である。
【図１８】Pdメッキ面へワイヤボンディングした際のAu
線圧着部の形状の図である。
【図１９】Pdメッキ面へのワイヤボンディング圧着部の
斜視図である。
【図２０】本発明の一実施例であるリードフレームのワ
イヤボンディング完了後の拡大平面図である。
【図２１】本フレームを使用した樹脂封止工程の断面図
である。
【図２２】本フレームを使用したアウターリードメッキ
後の断面図である。
【図２３】本フレームを使用した曲げ加工の図である。
【図２４】本フレームを使用したリード先端揃え加工の
図である。
【図２５】本フレームを使用したパッケージの完成品上
面図である。
【図２６】本フレームを使用したパッケージの完成品の
E-F断面図である。
【図２７】本フレームを使用したパッケージの完成品透
視図である。
【図２８】本パッケージの基板実装図である。
【図２９】本パッケージの基板実装後の実装基板の上面
図である。
【図３０】周辺パッド構造のFan-InタイプCSPの断面概
略図である。
【符号の説明】
１ インナーリード先端めっき ２ ダイパッド ３ 吊りリード ４ インナーリード ５ アウターリード ６ ダムバー ７ リードフレーム ８ ダムバー位置 ９ Au（金）フラッシュメッキ １０ Pd（パラジウム）メッキ １１ Ni（ニッケル）メッキ １２ シリンジ １３ ディスペンサ １４ ノズル １５ 接着剤 １６ ステージ １７ コレット １８ 半導体チップ １９ Au（金）線ワイヤ ２０ キャピラリ ２１ 最低必要領域 ２２ 封止金型 ２３ 樹脂注入口 ２４ 樹脂 ２５ パンチ ２６ ダイ ２７ ヒータ ２８ はんだペースト ２９ フットプリント ３０ 配線基板 ３１ 半導体パッケージ ３２ 配線 ３３ ゲート ３４ 膨張差 ３５ レジンの膨張 ３６ リードフレームの膨張 ３７ クラック ３８ Ag（銀）メッキ ３９ 半導体チップ ４０ パッド ４１ 絶縁樹脂 ４２ 接続部材 ４３ テープ基材。
【手続補正書】
【提出日】平成１３年３月１日（２００１．３．１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正内容】
【００１６】本願発明者はワイヤの断線の原因を究明す
べく、評価を繰り返し、それらの発生原因を新たに特定
した。解析の結果、ワイヤのリード側断線不良は「モー
ルド後のワイヤ断線不良」及び「リフロー後リード圧着
部の断線不良」の２種類が考えられることが判明した。
まず、モールド後のワイヤ断線不良の原因は、リードの
振動による応力とレジンの硬化収縮による応力であると
考えられる。図１のとおり、ゲート３３からレジンを注
入（充填時間で10秒）すると、レジン流れによりインナ
ーリード４の先端部が上下に振動をする。この振動によ
りワイヤ１９はストレスを受け、特にゲート部付近のピ
ンが最も振動ストレスを受けやすい。更に、ゲート３３
から遠い位置からゲート３３に向かって（図の右から左
へ）レジンが硬化収縮するため、ワイヤ１９に引っ張り
力が加わり、接合強度が相対的に弱いリード側圧着部か
らワイヤ断線が発生していると考えられる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正内容】
【００１７】次に、リフロー後のリード圧着部の断線不
良の原因は、リードフレームの膨張３６及びレジンの膨
張３５のそれぞれの違いによるものと考えられる。図２
にその模式図を記載する。レジンの硬化物物性はレジン
のガラス転移点Tg（150〜160℃）で大きく変化し、特に
熱膨張係数α（=1.4）は、Tg以上の領域（α２）はTg以
下での（α１）の約４〜５倍の値になる。リフロー時の
温度はTgの温度よりも高いため、リフロー時レジンの膨
張（α２）により、ワイヤ１９にダメージが加わり、強
度の弱い箇所（図２のAの部分）にクラック３７が入
り、図３に示したとおり、リードフレームの膨張３６と
レジンの膨張３５の差３４によって断線に至る。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正内容】
【００２０】更にリフロー後のリード側圧着部の断線不
良を形状の側面から説明する。キャピラリ２０によって
ワイヤ１９がAgスポットメッキ面に圧着されている時の
断面図を図４に記載する。図４の斜線部がキャピラリ２
０の先端であり、その先端の径は170μｍであり、Au線
ワイヤ１９の径は30μｍである。図において、リードフ
レーム７の厚さは150μｍである。先に述べた通りAgメ
ッキ３８の厚はAgメッキされるリードフレーム毎に1.5
μｍ〜10μｍくらいまで厚さのばらつきが生じてしまう
ため、Agメッキ厚の特定は困難である。したがって、図
においては断線不良が生じると考えられるメッキ厚が比
較的厚い場合を想定している。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正内容】
【００２１】ワイヤ圧着した場合に、Agは相対的に柔ら
かい金属であるためキャピラリ２０がAgメッキ３８の面
にめりこみ、図４のとおりAgメッキ３８の面の一部が盛
り上がる。すると、図４のAの部分のAu線ワイヤ１９の
厚さが相対的に薄くなってしまい、ワイヤ強度が弱い箇
所になる。ボンディング後のリード側圧着部の斜視図を
図５に記載する。図５においてA線を記載した部分が図
４におけるAの部分である。リフロー後にはリードフレ
ームの膨張とレジンの膨張の差により図６のように図４
のAの部分から断線が発生する。参考までに、モールド
後のワイヤ断線不良のリード側圧着部の斜視図を図７に
記載する。リフロー後のリード側圧着部の断線不良は断
線したワイヤが圧着部と重なるように断線するが、モー
ルド後のリード側圧着部のワイヤ断線不良では断線した
ワイヤが圧着部と離れるように断線する。以上のとお
り、厚さが比較的厚いAgメッキ面にキャピラリ２０がめ
りこむことによってワイヤ強度が弱い箇所ができること
が原因であることを本願発明者の分析の結果明らかとな
った。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正内容】
【００２５】キャピラリ２０によってワイヤ１９がPdメ
ッキ１０の面に圧着されている時の断面図を図８に記載
する。図８の斜線部がキャピラリ２０の先であり、その
先端の径は170μｍであり、Au線ワイヤ１９の径は30μ
ｍである例が記載されている。ワイヤ１９を圧着した場
合に、Pdは相対的に硬い金属であるため、メッキ面がAg
である時に比べてキャピラリ２０があまりめりこまな
い。すると、図８のAの部分のAu線ワイヤ１９の肉厚tは
図４のAの部分に比べて、十分な厚さが確保でき、ワイ
ヤ強度を保つことができる。ボンディング後のリード側
圧着部の斜視図を図９に記載する。図９においてA線を
記載した部分が図８におけるAの部分である。図５に比
べて図９の方が金線の肉厚が確保されていることがわか
る。リフロー後にはリードフレームの膨張とレジンの膨
張の差により図９の矢印の方向に応力が加えられる。し
かし、強度の弱い箇所がないため、Agメッキのときのよ
うな断線したワイヤが圧着部と重なるような断線は発生
しない。キャピラリ２０の圧着の力は、リードフレーム
７の厚さ150μｍ、Pdメッキ１０の厚が最小で0.02μ
ｍ、最大0.15μｍの時に金線肉厚tが10μｍ以上を確保
するような力であればワイヤ断線は少なくとも発生しな
い。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正内容】
【００３８】図１１にはインナーリード４の先端部にパ
ラジウムメッキ１をした一つのリードフレーム７の拡大
図が記載されている。タブ（ダイパッド）２はいわゆる
小タブであり、チップ搭載面の面積はその上に搭載され
る半導体チップの主面の面積よりも小さく設定されてい
る。小タブを用いることで、リフロークラックが発生し
てしまう危険性をも未然に防ぐことが可能である。本実
施例においては小タブであるが、クロスタブ方式（吊り
リード３の幅しかない方式）でも良いし、通常のタブで
あってもよい。また、本実施例においてはダイパッド２
にパラジウムメッキをしないが、ダイパッド２にパラジ
ウムメッキをしてもよい。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正内容】
【００３９】図１２には図１１のリードフレーム７の拡
大図のA-B断面図が記載されている。リードの先端部に
パラジウムメッキ１が施されている。パラジウムメッキ
される部分は最低限ワイヤボンディング部がスポットメ
ッキされる大きさであればよい。メッキを施すに際して
は、リードフレーム７の背面及び前記リードの先端部以
外の部分を絶縁材でマスクして電解メッキによって行
う。したがって、後述する最低限必要なインナーリード
先端の表面のメッキに加えて、厚さ方向にもメッキが施
されることとなる。最低限必要なメッキ領域についてワ
イヤ径３０μｍのAu線ワイヤ１９を用いてワイヤボンデ
ィングする場合を例にとって説明すると、図１９に記載
のとおりスポットメッキの最低必要領域２１は圧着幅a
と圧着長bとで表現されるワイヤ圧着部の面積a×bの約
７５％であり、本実施例においては、a、bともに少なく
とも90μｍ、また、前記最低必要領域２１の位置はリー
ドフレーム先端から300μｍにその中心がくるようにし
ている。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正内容】
【００４０】また、吊りリード３を変形させることでダ
イパッド２をインナーリード４の面よりも下に位置させ
るいわゆるタブ下げを行っている。レジン注入時にチッ
プ上下のレジン注入速度の差を緩和して、振動を防止す
るためである。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正内容】
【００４２】ダイボンディング工程について、図１４を
用いて説明する。図１４は図１１のC-D断面図が記載さ
れている。タブ下げ後のリードフレーム７をステージ１
６に載せ、ダイパッド２の下面に接触させる。ダイボン
ディングするための接着材１５をシリンジ１２に入れた
ディスペンサ１３をダイパッド上方に位置させて、接着
材１５をダイパッド上面に貼着する。ここで、接着材１
５は消費電力の小さい半導体デバイス用の導電性ペース
ト（銀粉やカーボンを含有させた有機樹脂）を用いてい
る。ダイボンド材に要求される特性は、良熱伝導体特性
である他に半導体素子やリードフレーム７の被膜とのは
んだ濡れ性、半導体デバイスの使用時と不使用時の温度
差に起因するはんだの熱疲労特性などの観点で導電性ペ
ーストが有効だからである。また、本願発明がPbの削減
を目的としているので、通常パワーデバイスで用いられ
るPbを主成分とする金属はんだは用いることはない。し
かし、金属はんだを用いないという意味ではなく、あく
までも鉛フリーのはんだであれば使用可能である。但
し、鉛フリー化の観点のないもう一つの代表的な発明の
場合には、 Pbを主成分とする金属はんだを用いること
もあることは言うまでもない。次の工程を図１５を用い
て説明する。接着材１５が貼着されたリードフレームの
上方にコレット１７により半導体チップ１８を移動させ
た後、チップをチップ固着位置に固着する。コレット１
７の形状は断面形状が図１５のような四角錐であり、真
空吸引することで、コレット１７と半導体チップ１８を
コレット１７に密着させている。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正内容】
【００４３】ワイヤボンディング工程について図１６を
用いて説明する。ダイボンディング工程後、チップ１８
の下面とインナーリード４の下面をステージ１６に固定
する。ステージ１６中には切り欠き等のダイパッド２が
収納される部分が予め設けられている。固定後、キャピ
ラリ２０をチップ１８上のパッドからインナーリード４
上へとボンディングする。図１７にワイヤボンディング
箇所の拡大図を記載する。ワイヤボンディング後の圧着
部の形状の模式図を図１８に記載した。本願発明の場
合、ワイヤ径のｄは３０μｍであり、圧着幅Ｗは最大で
105μｍ、圧着長も最大で105μｍである。L、Ｗ及びd間
の関係を、1.5≦W/d≦3.5、1.5≦L/d≦3.5の範囲に収ま
るようにすれば、良好な圧着状態を得ることができるこ
とが発明者の評価の結果明らかとなっている。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正内容】
【００４４】上述したワイヤボンディング工程が完了し
た後のリードフレーム７は図２０に記載されているとお
りであり、次にモールド工程で樹脂封止を行う。モール
ド工程では、リードフレーム７を封止金型２２で挟み込
み、樹脂注入口２３から樹脂２４を流し込む。本実施例
では流し込みの速度は充填時間が１０秒間になるように
している。流し込みに際してはリードフレーム７の上と
下で同じ速度で樹脂が流し込まれるようにする必要があ
る。これはモールドに際してリードフレーム７の振動幅
を極力小さくして、ワイヤ１９にかかるストレスを軽減
してワイヤ断線を防止するためである。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正内容】
【００４５】樹脂封止後、アウターリード５に外装メッ
キをし、外装メッキが完了した状態が図２２に記載され
ている。本実施例においては外装メッキに用いる金属は
Sn-Ag系金属にCu及び又はBi若しくは双方を加えた合金
である。Pb削減を実現し、リフロー温度が高いリフロー
実装を想定しているためである。したがって、上記合金
だけでなく、Zn、In、Sb等とSn若しくはSn 系合金との
合金でもよいことは言うまでもない。リフロー実装の場
合には接合用のクリームはんだはSn-Ag系、Sn-Zn系、Sn
-Bi系など実装温度が異なるものがある。現状において
はSn-Ag系金属はPb含有はんだの融点よりも融点が高
い。しかし、他の実施例においては、外装メッキは鉛系
のはんだを用いることになる。インナーリード４にパラ
ジウムメッキをすることにより、インナーリード４とワ
イヤ１９の接続強度が増すことに着目した場合には、外
装メッキが鉛系のはんだに限る必要はないからである。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正内容】
【００４６】外装メッキ完了後、アウターリード５を成
形する工程がある。まず、図２３に記載の通り、アウタ
ーリード５の根元で樹脂封止体を挟み込んで固定し、パ
ンチ２５によりアウターリード５を成形する。成形後、
図２４に記載の通り、下方からダイを移動させることに
より、アウターリード５の先端部分を切断成形する。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】変更
【補正内容】
【００４７】本実施例における完成品の模式図を図２５
に、模式図の透視図を図２７に、図２７中のE-F断面図
を図２６に記載する。ピン数は２０８ピンであるが、煩
雑となるのを避けるため、同図においてピン数を省略し
て記載している。樹脂封止体の形状は一つの角を落と
し、印を刻印することで実装時のハンドリングの際にパ
ッケージの方向性を確保している。本実施例における完
成品の具体的な寸法は、樹脂封止体の大きさＤは28mm
角、アウターリード５を含めた半導体パッケージの外形
寸法は30.6±0.2mm、高さは最大で3.56mmである。ま
た、リードのピッチｐは0.5mm、各リードの幅ｗは0.2m
m、厚さtは0.15mmである。樹脂封止体からアウターリー
ド先端までの水平方向の長さaは1.3mm、曲げられたアウ
ターリードの先端の長さkは0.5mmである。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正内容】
【００４８】配線基板へ実装する工程を図２８、図２９
を用いて説明図する。アウタリード５の先の実装面より
も大きなフットプリント２９に半田ペースト２８を塗布
する。塗布後パッケージ３１を上から配置し、熱を加え
ることで実装する。リフローの方式はベーパーフェーズ
リフロー、エアリフロー、赤外線リフローなどがある。
実施例においては、リフロー温度は２５５℃であり、通
常のSn-Pb系はんだのリフロー温度２３５℃に比べて２
０℃ほど高くなっている。はんだの融点が高いことに対
応するためである。また、配線基板３０のフットプリン
ト２９の具体的な大きさは、幅aは0.20〜0.25mm、長さ
ｂは1.3mmである。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正内容】
【００５０】上述の実施例においては、ＱＦＰを製造す
るために本発明を適用した場合について説明したが、Ｑ
ＦＰに限られずＱＦＮやＱＦＪ等の表面実装型パッケー
ジで適用できるし、チップ中程に配置したパッドをワイ
ヤでリードと接続するSmall Outline Non-leaded packa
ge といったワイヤ接続部分を有するパッケージ全般に
適用できる。さらに、実施例においては接続部材である
ワイヤを被接続部材であるインナーリードに圧着接続す
る部分の接続強度を向上させているが、接続部材はワイ
ヤに限られず、被接続部材もリードに限られない。例え
ば、図３０に示す断面概略図のように基材にポリイミド
テープ４３等の絶縁材を用い、はんだボールで基板実装
するChip Size Package 等において、接続部材４２とし
てのリードを半導体チップ３９に圧着接続する部分であ
るパッド４０にPdメッキを施す場合等にも適用できる。
すなわち、本願発明は半導体製品において、接続部分の
接続性・信頼性の向上全般に適用することができる。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 博通 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 金田 剛 東京都小平市上水本町５丁目22番１号 株 式会社日立超エル・エス・アイ・システム ズ内 Ｆターム(参考） 5F067 DC12 DC13 DC17 DC20 DD08 DF06

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】導電性を有する接続部材と、該接続部材が
    接続される部分にパラジウム層を含む金属層が設けられ
    た被接続部材と、該接続される部分を封止する樹脂と、
    鉛を主要構成金属とするはんだよりも融点が高く主要構
    成金属として鉛を含まない合金層が該樹脂外の部分に設
    けられた該被接続部材に電気的に接続される部材とを具
    備することを特徴とする半導体集積回路装置。
  2. 【請求項２】導電性を有する接続部材と、該接続部材が
    接続される部分にパラジウム層を含む金属層が設けら
    れ、鉛を主要構成金属とするはんだよりも融点が高く主
    要構成金属として鉛を含まない合金層が樹脂によって封
    止される部分より外の部分に設けられた被接続部材と、
    該接続される部分を封止する樹脂とを具備することを特
    徴とする半導体集積回路装置。
  3. 【請求項３】導電性を有する接続部材と、該接続部材が
    接続される部分にパラジウム層を含む金属層が設けら
    れ、錫−鉛共晶はんだよりも融点が高く、主要構成金属
    として鉛及びパラジウムを含まない金属層が樹脂により
    封止される部分より外の部分に設けられた被接続部材
    と、該接続される部分を封止する樹脂とを具備すること
    を特徴とする半導体集積回路装置。
  4. 【請求項４】導電性を有する接続部材と、該接続部材が
    接続される部分にパラジウム層を含む金属層が設けら
    れ、錫−鉛共晶はんだよりも融点が高く、パラジウムを
    主要構成金属として含まない鉛フリー金属層が樹脂によ
    り封止される部分より外の部分に設けられた被接続部材
    と、該接続される部分を封止する樹脂とを具備すること
    を特徴とする半導体集積回路装置。
  5. 【請求項５】半導体チップと、該半導体チップと接続さ
    れる導電性を有する接続部材と、該接続部材が接続され
    る部分にパラジウム層を含む金属層が設けられ、他の部
    分に錫−鉛共晶はんだよりも融点が高く、パラジウムを
    主要構成金属として含まない鉛フリー金属層が設けられ
    た被接続部材と、該接続部材と接続される該半導体チッ
    プの部分、該接続部材及び該接続部材が接続される該被
    接続部材の部分を封止する樹脂とを具備することを特徴
    とする半導体集積回路装置。
  6. 【請求項６】半導体チップと、該半導体チップにボンデ
    ィングされるワイヤと、インナーリードの該ワイヤがボ
    ンディングされる部分にパラジウム層を含む金属層をメ
    ッキし、アウターリードの実装される部分に錫−鉛共晶
    はんだよりも融点が高く、パラジウムを主要金属として
    含まない鉛フリー代替はんだをメッキしたリードと、該
    ワイヤがボンディングされる該半導体チップのボンディ
    ング部、該ワイヤ及び該ワイヤがボンディングされる部
    分を含む該リードのインナーリードを封止する樹脂とを
    具備することを特徴とする半導体集積回路装置。
  7. 【請求項７】半導体チップと、ワイヤと、該半導体チッ
    プ及び該ワイヤを封止する樹脂と、該樹脂により封止さ
    れる部分の先端にパラジウム層を含む金属層が設けら
    れ、錫−鉛共晶はんだよりも融点が高く、パラジウムを
    主要構成金属として含まない鉛フリー金属層が該樹脂に
    より封止される部分よりも外の部分に設けられたリード
    とを具備することを特徴とする半導体集積回路装置。
  8. 【請求項８】半導体チップと、インナーリードの先端部
    がパラジウムメッキされ、アウターリードが鉛フリー代
    替はんだメッキされたリードと、該半導体チップ及び該
    リードのインナーリードをボンディングするワイヤと、
    該半導体チップ、該リードのインナーリード部分及び該
    ワイヤが封止される樹脂とを具備する半導体集積回路装
    置であって、該鉛フリー代替はんだの融点が錫−鉛共晶
    はんだの融点よりも高く、該鉛フリー代替はんだがパラ
    ジウムのみからなるものでないことを特徴とする半導体
    集積回路装置。
  9. 【請求項９】導電性を有する接続部材と、該接続部材が
    接続される部分にパラジウム層を含む金属層が設けら
    れ、主要構成金属として鉛を含まない合金が樹脂により
    封止される部分より外の部分に設けられた被接続部材
    と、該接続される部分を封止する樹脂とを備える半導体
    集積回路装置、並びに、配線基板を有し、該半導体集積
    回路装置は鉛を主要構成金属とするはんだよりも融点が
    高いはんだによって該配線基板に接続されたことを特徴
    とする実装基板。
  10. 【請求項１０】導電性を有する接続部材と、該接続部材
    が接続される部分にパラジウム層を含む金属層が設けら
    れ、主要構成金属として鉛を含まない金属を樹脂により
    封止される部分より外の部分に設けられた被接続部材
    と、該接続される部分を封止する樹脂とを備える半導体
    集積回路装置、並びに、鉛を主要構成金属とするはんだ
    よりも融点が高い金属によって該半導体集積回路装置を
    接続した配線基板を具備することを特徴とする実装基
    板。
  11. 【請求項１１】導電性を有する接続部材と、該接続部材
    が接続される部分にパラジウム層を含む金属層が設けら
    れ、主要構成金属として鉛を含まない合金層が樹脂によ
    り封止される部分より外の部分に設けられた被接続部材
    と、該接続される部分を封止する樹脂とを備える半導体
    集積回路装置、並びに配線基板を具備する実装基板の製
    造方法において、該被接続部材の温度が錫−鉛共晶はん
    だの融点よりも高くなる工程を有することを特徴とする
    実装基板の製造方法。
  12. 【請求項１２】導電性を有する接続部材と、該接続部材
    が接続される部分にパラジウム層を含む金属層が設けら
    れ、主要構成金属として鉛を含まない合金層が樹脂によ
    り封止される部分より外の部分に設けられた被接続部材
    と、該接続される部分を封止する樹脂とを備える半導体
    集積回路装置、並びに配線基板を具備する実装基板の製
    造方法において、該半導体集積回路装置と該配線基盤と
    は同じ炉の中に収納され、該炉内の温度は錫−鉛共晶は
    んだの融点よりも高くなることを特徴とする実装基板の
    製造方法。
  13. 【請求項１３】半導体チップと、インナーリードの先端
    部にパラジウム金属がメッキされ、アウターリードに鉛
    フリー金属がメッキされたリードと、該半導体チップ及
    び該リードをボンディングするワイヤと、該半導体チッ
    プのワイヤボンディング部、該リードのワイヤボンディ
    ング部及び該ワイヤを封止する樹脂とを具備し、 該鉛
    フリー金属の融点が錫−鉛共晶はんだの融点よりも高
    く、前記鉛フリー金属がパラジウムのみからなるもので
    ない半導体集積回路装置並びに配線基板を具備する実装
    基板の製造方法において、該半導体集積回路装置及び該
    配線基板をリフロー炉に収納し、リフロー炉の設定温度
    は、アウターリードに鉛金属層が設けられた半導体集積
    回路装置を基板にリフロー実装する際の設定温度よりも
    高いことを特徴とする実装基板の製造方法。
  14. 【請求項１４】径が30μｍ以下のワイヤと、該ワイヤが
    接続される部分にパラジウム層を含む金属層が設けら
    れ、主要構成金属として鉛を含むはんだを樹脂により封
    止される部分より外の部分に設けられた被接続部材と、
    該接続される部分を封止する樹脂とを具備することを特
    徴とする半導体集積回路装置。
  15. 【請求項１５】半導体チップと、インナーリードの先端
    部にパラジウム金属層が付着形成され、アウターリード
    に鉛はんだ層が付着形成されたリードと、該半導体チッ
    プ及び該リードをボンディングする径が30μｍ以下のワ
    イヤと、該半導体チップのワイヤボンディング部、該リ
    ードのワイヤボンディング部及び該ワイヤを封止する樹
    脂とを具備する半導体集積回路装置並びに配線基板を具
    備することを特徴とする実装基板。
  16. 【請求項１６】導電性を有する接続部材と、該接続部材
    が圧着される部分に金属層が設けられた被接続部材と、
    該圧着部分を封止する樹脂とを有する半導体集積回路装
    置において、該接続部材の圧着部分の厚さが10μｍ以上
    であることを特徴とする半導体集積回路装置。
  17. 【請求項１７】導電性を有する接続部材と、樹脂と、該
    接続部材が接続される部分に第１の金属層が設けられ、
    該第１の金属層とは異なる第２の金属層を該樹脂により
    封止される部分より外の部分に設けられた被接続部材と
    を具備する半導体集積回路装置を複数製造する方法にお
    いて、第１の半導体集積回路装置の第１の金属層の厚さ
    及び第２の半導体集積回路装置の第１の金属層の厚さの
    違いは10μｍ未満である金属層の付着形成工程を有する
    ことを特徴とする半導体集積回路装置の製造方法。
JP2000046724A 2000-02-18 2000-02-18 半導体集積回路装置およびその製造方法 Pending JP2001230360A (ja)

Priority Applications (19)

Application Number Priority Date Filing Date Title
JP2000046724A JP2001230360A (ja) 2000-02-18 2000-02-18 半導体集積回路装置およびその製造方法
EP01102524A EP1126520A3 (en) 2000-02-18 2001-02-05 IC device and method of manufacturing the same
EP08006981A EP2028684A3 (en) 2000-02-18 2001-02-05 Semiconductor integrated circuit device and method of manufacturing the same
TW090102796A TW504827B (en) 2000-02-18 2001-02-08 Semiconductor integrated circuit device and method of manufacturing the same
CNA2006101030476A CN101013682A (zh) 2000-02-18 2001-02-16 半导体集成电路器件
CNB011046228A CN100380650C (zh) 2000-02-18 2001-02-16 半导体集成电路器件及其制造方法
CNB2006101030461A CN100440493C (zh) 2000-02-18 2001-02-16 半导体集成电路器件
SG200100859A SG96200A1 (en) 2000-02-18 2001-02-16 Semiconductor integrated circuit device and method of manufacturing the same
CNB031004415A CN1312748C (zh) 2000-02-18 2001-02-16 制造半导体集成电路器件的方法
MYPI20010716A MY124877A (en) 2000-02-18 2001-02-16 Semiconductor integrated circuit device and method of manufacturing the same
CNA2006101030480A CN101013683A (zh) 2000-02-18 2001-02-16 半导体集成电路器件
KR1020010008002A KR100780207B1 (ko) 2000-02-18 2001-02-17 반도체 집적 회로 장치
US09/785,452 US6891253B2 (en) 2000-02-18 2001-02-20 Semiconductor integrated circuit device and method of manufacturing the same
US09/851,108 US20010018264A1 (en) 2000-02-18 2001-05-09 Semiconductor integrated circuit device and method of manufacturing the same
US10/295,908 US7176056B2 (en) 2000-02-18 2002-11-18 Semiconductor integrated circuit device and method of manufacturing the same
US10/890,321 US7038306B2 (en) 2000-02-18 2004-07-14 Semiconductor integrated circuit device and method of manufacturing the same
US11/362,732 US7397114B2 (en) 2000-02-18 2006-02-28 Semiconductor integrated circuit device and method of manufacturing the same
KR1020070061216A KR100750012B1 (ko) 2000-02-18 2007-06-21 반도체 집적 회로 장치
US12/133,210 US20090014855A1 (en) 2000-02-18 2008-06-04 Semiconductor integrated circuit device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000046724A JP2001230360A (ja) 2000-02-18 2000-02-18 半導体集積回路装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006270656A Division JP2006352175A (ja) 2006-10-02 2006-10-02 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JP2001230360A true JP2001230360A (ja) 2001-08-24

Family

ID=18569088

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000046724A Pending JP2001230360A (ja) 2000-02-18 2000-02-18 半導体集積回路装置およびその製造方法

Country Status (8)

Country Link
US (6) US6891253B2 (ja)
EP (2) EP1126520A3 (ja)
JP (1) JP2001230360A (ja)
KR (2) KR100780207B1 (ja)
CN (5) CN100440493C (ja)
MY (1) MY124877A (ja)
SG (1) SG96200A1 (ja)
TW (1) TW504827B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6960823B2 (en) 2001-04-04 2005-11-01 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US8283759B2 (en) 2005-10-20 2012-10-09 Panasonic Corporation Lead frame having outer leads coated with a four layer plating
KR102405129B1 (ko) * 2021-05-21 2022-06-07 제엠제코(주) 히트싱크 노출형 반도체 패키지 및 이의 제조방법

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6357112B1 (en) * 1997-11-25 2002-03-19 Tessera, Inc. Method of making connection component
JP2001230360A (ja) * 2000-02-18 2001-08-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP4549491B2 (ja) * 2000-03-13 2010-09-22 大日本印刷株式会社 樹脂封止型半導体装置
TWI267959B (en) * 2002-11-27 2006-12-01 Siliconware Precision Industries Co Ltd Semiconductor package with chip-supporting member
JP4417150B2 (ja) * 2004-03-23 2010-02-17 株式会社ルネサステクノロジ 半導体装置
KR20070015164A (ko) * 2004-05-25 2007-02-01 신꼬오덴기 고교 가부시키가이샤 반도체 부품의 외장 팔라듐 도금 구조 및 반도체 장치의제조 방법
US7215014B2 (en) * 2004-07-29 2007-05-08 Freescale Semiconductor, Inc. Solderable metal finish for integrated circuit package leads and method for forming
US7268415B2 (en) * 2004-11-09 2007-09-11 Texas Instruments Incorporated Semiconductor device having post-mold nickel/palladium/gold plated leads
US7615851B2 (en) * 2005-04-23 2009-11-10 Stats Chippac Ltd. Integrated circuit package system
JP2007081235A (ja) * 2005-09-15 2007-03-29 Renesas Technology Corp 半導体装置の製造方法
DE102006015222B4 (de) * 2006-03-30 2018-01-04 Robert Bosch Gmbh QFN-Gehäuse mit optimierter Anschlussflächengeometrie
US20080001264A1 (en) * 2006-07-03 2008-01-03 Texas Instruments Incorporated Exposed top side copper leadframe manufacturing
JP2008098478A (ja) * 2006-10-13 2008-04-24 Renesas Technology Corp 半導体装置及びその製造方法
JP5341679B2 (ja) * 2009-08-31 2013-11-13 株式会社日立製作所 半導体装置
WO2011030867A1 (ja) 2009-09-11 2011-03-17 ローム株式会社 半導体装置およびその製造方法
JP2011216518A (ja) * 2010-03-31 2011-10-27 Rohm Co Ltd ワイヤボンディング構造、半導体装置、ボンディングツールおよびワイヤボンディング方法
JP5634149B2 (ja) 2010-07-16 2014-12-03 ルネサスエレクトロニクス株式会社 半導体装置
TWI436710B (zh) * 2011-02-09 2014-05-01 村田製作所股份有限公司 Connection structure
CN102354688A (zh) * 2011-10-11 2012-02-15 深圳市威怡电气有限公司 一种功率模块
CN102779763A (zh) * 2012-06-05 2012-11-14 华天科技（西安）有限公司 一种基于腐蚀的aaqfn产品的二次塑封制作工艺
JP6121692B2 (ja) * 2012-11-05 2017-04-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6238121B2 (ja) * 2013-10-01 2017-11-29 ローム株式会社 半導体装置
JP6414669B2 (ja) * 2014-07-22 2018-10-31 大口マテリアル株式会社 リードフレーム及びその製造方法
US9070392B1 (en) 2014-12-16 2015-06-30 Hutchinson Technology Incorporated Piezoelectric disk drive suspension motors having plated stiffeners
JP6689294B2 (ja) 2015-06-30 2020-04-28 ハッチンソン テクノロジー インコーポレイテッドＨｕｔｃｈｉｎｓｏｎ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃｏｒｐｏｒａｔｅｄ 金誘電体接合部の信頼性を向上させたディスクドライブヘッドサスペンション構造
CN110544634A (zh) * 2018-05-28 2019-12-06 浙江清华柔性电子技术研究院 芯片集成方法
US10658278B2 (en) * 2018-08-16 2020-05-19 Texas Instruments Incorporated Electrical device terminal finishing
JP7293142B2 (ja) * 2020-01-07 2023-06-19 東芝デバイス＆ストレージ株式会社 半導体装置
CN118431186A (zh) * 2024-07-04 2024-08-02 长沙瑶华半导体科技有限公司 半导体结构、电路及其封装方法

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5282183A (en) * 1975-12-29 1977-07-09 Nec Corp Connecting wires for semiconductor devices
JPS61140160A (ja) * 1984-12-12 1986-06-27 Hitachi Cable Ltd 半導体用リ−ドフレ−ム
JPH05144821A (ja) * 1991-04-30 1993-06-11 Toshiba Corp 半導体装置
JP3044872B2 (ja) 1991-09-25 2000-05-22 ソニー株式会社 半導体装置
JPH0590465A (ja) * 1991-09-27 1993-04-09 Mitsui High Tec Inc 半導体装置
JPH05211261A (ja) * 1991-10-14 1993-08-20 Fujitsu Ltd 半導体装置
EP0537982A2 (en) * 1991-10-14 1993-04-21 Fujitsu Limited Semiconductor device having improved leads
KR100552353B1 (ko) * 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
US5650661A (en) * 1993-12-27 1997-07-22 National Semiconductor Corporation Protective coating combination for lead frames
US5455195A (en) * 1994-05-06 1995-10-03 Texas Instruments Incorporated Method for obtaining metallurgical stability in integrated circuit conductive bonds
US5454929A (en) * 1994-06-16 1995-10-03 National Semiconductor Corporation Process for preparing solderable integrated circuit lead frames by plating with tin and palladium
JP3509274B2 (ja) * 1994-07-13 2004-03-22 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
US5891745A (en) * 1994-10-28 1999-04-06 Honeywell Inc. Test and tear-away bond pad design
KR0163863B1 (ko) * 1995-02-28 1998-12-01 김광호 멀티칩 실장을 위한 반도체 패키지
JP3501316B2 (ja) 1995-06-16 2004-03-02 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US5818699A (en) * 1995-07-05 1998-10-06 Kabushiki Kaisha Toshiba Multi-chip module and production method thereof
KR100266726B1 (ko) * 1995-09-29 2000-09-15 기타지마 요시토시 리드프레임과 이 리드프레임을 갖춘 반도체장치
JPH09232493A (ja) * 1995-12-20 1997-09-05 Seiichi Serizawa リードフレーム
DE69720435T2 (de) * 1996-01-30 2004-01-08 Naganoken Beschichtungslösung für Zinn-Silber-Legierungen und Verfahren zur Beschichtung mit dieser Lösung
JPH09312375A (ja) * 1996-03-18 1997-12-02 Hitachi Ltd リードフレーム、半導体装置及び半導体装置の製造方法
JPH09312374A (ja) 1996-05-24 1997-12-02 Sony Corp 半導体パッケージ及びその製造方法
DE19626087C2 (de) 1996-06-28 1998-06-10 Siemens Ag Integrierte Halbleiterschaltung mit Leiterrahmen und Gehäuse
JPH1018056A (ja) * 1996-07-02 1998-01-20 Daido Steel Co Ltd リードフレーム用板とその製造方法
US6133623A (en) * 1996-07-03 2000-10-17 Seiko Epson Corporation Resin sealing type semiconductor device that includes a plurality of leads and method of making the same
US5926694A (en) 1996-07-11 1999-07-20 Pfu Limited Semiconductor device and a manufacturing method thereof
TW335526B (en) * 1996-07-15 1998-07-01 Matsushita Electron Co Ltd A semiconductor and the manufacturing method
US5929511A (en) * 1996-07-15 1999-07-27 Matsushita Electronics Corporation Lead frame for resin sealed semiconductor device
JP3160555B2 (ja) * 1996-07-15 2001-04-25 松下電子工業株式会社 半導体装置およびその製造方法
JPH1070230A (ja) * 1996-08-27 1998-03-10 Hitachi Cable Ltd Ｌｏｃ用リードフレーム
JPH10233408A (ja) * 1997-02-21 1998-09-02 Nec Corp 金属接合構造及び半導体装置
US6037653A (en) * 1997-03-25 2000-03-14 Samsung Aerospace Industries, Ltd. Semiconductor lead frame having multi-layered plating layer including copper-nickel plating layer
JPH10284666A (ja) * 1997-04-01 1998-10-23 Furukawa Electric Co Ltd:The 電子部品機器
TW401634B (en) * 1997-04-09 2000-08-11 Sitron Prec Co Ltd Lead frame and its manufacture method
US5994767A (en) * 1997-04-09 1999-11-30 Sitron Precision Co., Ltd. Leadframe for integrated circuit package and method of manufacturing the same
KR100215120B1 (ko) * 1997-04-21 1999-08-16 유무성 리이드 프레임 도금 장치 및 그에 의한 리이드 프레임 도금 방법
JP3003624B2 (ja) * 1997-05-27 2000-01-31 ソニー株式会社 半導体装置
JPH118341A (ja) * 1997-06-18 1999-01-12 Mitsui High Tec Inc 半導体装置用リードフレーム
JPH1167809A (ja) 1997-08-26 1999-03-09 Sanyo Electric Co Ltd 半導体装置
JPH11145369A (ja) * 1997-11-07 1999-05-28 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JPH11168169A (ja) * 1997-12-04 1999-06-22 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP3622462B2 (ja) * 1997-12-16 2005-02-23 株式会社日立製作所 半導体装置
JP3481448B2 (ja) * 1998-01-30 2003-12-22 古河電気工業株式会社 リードフレーム
US6292083B1 (en) * 1998-03-27 2001-09-18 Taiyo Yuden Co., Ltd. Surface-mount coil
JPH11307710A (ja) * 1998-04-27 1999-11-05 Matsushita Electric Ind Co Ltd メッキリードフレーム及びその製造方法及びそれを用いた半導体装置
US6087714A (en) * 1998-04-27 2000-07-11 Matsushita Electric Industrial Co., Ltd. Semiconductor devices having tin-based solder film containing no lead and process for producing the devices
JPH11330134A (ja) * 1998-05-12 1999-11-30 Hitachi Ltd ワイヤボンディング方法およびその装置並びに半導体装置
US6139977A (en) * 1998-06-10 2000-10-31 Lucent Technologies Inc. Palladium surface coating suitable for wirebonding and process for forming palladium surface coatings
US6194777B1 (en) * 1998-06-27 2001-02-27 Texas Instruments Incorporated Leadframes with selective palladium plating
WO2000062341A1 (en) * 1999-04-08 2000-10-19 Shinko Electric Industries Co., Ltd. Lead frame for semiconductor device
JP3314754B2 (ja) 1999-04-22 2002-08-12 松下電器産業株式会社 鉛を含まない錫ベース半田皮膜を有する半導体装置およびその製造方法
US6376901B1 (en) * 1999-06-08 2002-04-23 Texas Instruments Incorporated Palladium-spot leadframes for solder plated semiconductor devices and method of fabrication
JP2001230360A (ja) * 2000-02-18 2001-08-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3664045B2 (ja) * 2000-06-01 2005-06-22 セイコーエプソン株式会社 半導体装置の製造方法
JP3417395B2 (ja) * 2000-09-21 2003-06-16 松下電器産業株式会社 半導体装置用リードフレーム及びその製造方法及びそれを用いた半導体装置
US6818968B1 (en) * 2000-10-12 2004-11-16 Altera Corporation Integrated circuit package and process for forming the same
US6452258B1 (en) * 2000-11-06 2002-09-17 Lucent Technologies Inc. Ultra-thin composite surface finish for electronic packaging

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6960823B2 (en) 2001-04-04 2005-11-01 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US7528014B2 (en) 2001-04-04 2009-05-05 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US7541667B2 (en) 2001-04-04 2009-06-02 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
US8283759B2 (en) 2005-10-20 2012-10-09 Panasonic Corporation Lead frame having outer leads coated with a four layer plating
KR102405129B1 (ko) * 2021-05-21 2022-06-07 제엠제코(주) 히트싱크 노출형 반도체 패키지 및 이의 제조방법

Also Published As

Publication number Publication date
CN101026139A (zh) 2007-08-29
US20010018264A1 (en) 2001-08-30
KR20010082736A (ko) 2001-08-30
CN100440493C (zh) 2008-12-03
CN1309425A (zh) 2001-08-22
US20030067067A1 (en) 2003-04-10
CN101013683A (zh) 2007-08-08
EP1126520A3 (en) 2002-11-20
TW504827B (en) 2002-10-01
US6891253B2 (en) 2005-05-10
KR20070070146A (ko) 2007-07-03
CN1516252A (zh) 2004-07-28
SG96200A1 (en) 2003-05-23
KR100780207B1 (ko) 2007-11-27
EP2028684A2 (en) 2009-02-25
US7038306B2 (en) 2006-05-02
EP1126520A2 (en) 2001-08-22
US7176056B2 (en) 2007-02-13
US20060138617A1 (en) 2006-06-29
KR100750012B1 (ko) 2007-08-16
US7397114B2 (en) 2008-07-08
EP2028684A3 (en) 2009-06-03
US20010015481A1 (en) 2001-08-23
US20040245607A1 (en) 2004-12-09
US20090014855A1 (en) 2009-01-15
CN101013682A (zh) 2007-08-08
CN1312748C (zh) 2007-04-25
MY124877A (en) 2006-07-31
CN100380650C (zh) 2008-04-09

Similar Documents

Publication Publication Date Title
JP2001230360A (ja) 半導体集積回路装置およびその製造方法
US7368328B2 (en) Semiconductor device having post-mold nickel/palladium/gold plated leads
US6828660B2 (en) Semiconductor device with double nickel-plated leadframe
JPH11340409A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP2002299540A (ja) 半導体装置およびその製造方法
JP3169781B2 (ja) 半導体装置用のリードフレーム
US20040183166A1 (en) Preplated leadframe without precious metal
KR20100050640A (ko) 반도체 패키지 제조용 리드프레임 및 이의 도금 방법
WO2006112393A1 (ja) 半導体装置及び半導体装置の製造方法
JPH0817870A (ja) 半導体装置
JP2006352175A (ja) 半導体集積回路装置
JP2503595B2 (ja) 半導体リ―ドフレ―ム
JP2007073763A (ja) 半導体装置およびその製造方法
JP3540249B2 (ja) 半導体デバイスパッケージの外部リードを外部電極に接続する方法
JP2001007271A (ja) 半導体装置及びその製造方法
JP2003309142A (ja) 半導体装置及びその搭載方法
JPH0558259B2 (ja)
JP2003168771A (ja) 半導体装置
KR19990000416A (ko) 외부 리드에 구리가 도금된 리드 프레임을 사용하는 반도체 칩 패키지 및 그 제조방법
JPH0766346A (ja) リードフレーム、このリードフレームを用いた複合リードフレーム及び複合リードフレームの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040602

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050104

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080812

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090602