[go: up one dir, main page]

JP2001267702A - プリント配線基板 - Google Patents

プリント配線基板

Info

Publication number
JP2001267702A
JP2001267702A JP2000071348A JP2000071348A JP2001267702A JP 2001267702 A JP2001267702 A JP 2001267702A JP 2000071348 A JP2000071348 A JP 2000071348A JP 2000071348 A JP2000071348 A JP 2000071348A JP 2001267702 A JP2001267702 A JP 2001267702A
Authority
JP
Japan
Prior art keywords
power supply
layer
supply region
printed wiring
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000071348A
Other languages
English (en)
Other versions
JP3925032B2 (ja
Inventor
Masayuki Hirata
真幸 平田
Osamu Ueno
修 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2000071348A priority Critical patent/JP3925032B2/ja
Priority to US09/800,582 priority patent/US6418032B2/en
Publication of JP2001267702A publication Critical patent/JP2001267702A/ja
Application granted granted Critical
Publication of JP3925032B2 publication Critical patent/JP3925032B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0225—Single or multiple openings in a shielding, ground or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09772—Conductors directly under a component but not electrically connected to the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1006—Non-printed filter
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 電源電圧の高周波側のノイズ成分を良好に除
去でき、新たに発生する不要放射ノイズを小さく抑え
て、全体としてノイズを大幅に低減できるプリント配線
基板を提供する。 【解決手段】 第１信号層１２、ＧＮＤ層１４、電源層
１６ａ、及び、第２信号層１８ａから構成され、第１信
号層１２の第１パッド２０ａ〜第９パッド２０ｉには、
ＧＮＤ層１４に接地されたコンデンサ３６と、サブ電源
層２８ａの上層にまで延在して設けられた電源用配線２
２ａ〜２２ｇが接続されている。電源用配線２２ａ〜２
２ｇにはＧＮＤ層１４を貫通し、サブ電源層２８ａに接
続するビアホール２５ａ〜２５ｇが接続されている。サ
ブ電源層２８ａはメイン電源層２６ａと同じ層に設けら
れ、メイン電源層２６ａの略楕円状の開口３４ａ内の所
定位置にメイン電源層２６ａとは直接接続しないように
略楕円状に設けられ、Ｌ型フィルタ４０を介してメイン
電源層２６ａから電源電圧が供給される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、プリント配線基板
に係り、特に、半導体装置に電力を供給する電源層を基
板内部に備えた多層構造のプリント配線基板に関する。
【０００２】
【従来の技術】従来より、電気・電子機器においては、
電気・電子機器の内部で発生する不要電磁波ノイズや、
外部から伝搬して電気・電子機器の内部に侵入する外来
ノイズが大きな問題となっている。そのため、電気・電
子装置の内部で発生する不要電磁波ノイズの発生を防止
したり、外来ノイズに対する耐力を確保するＥＭＣ（El
ectromagnetic Compatibility）設計が重要である。
【０００３】近年の電気・電子装置においては、電子回
路のデジタル化や高速化が進んでおり、これに伴って電
磁波ノイズが急激に増加し、また、携帯電話の急速な普
及等による外来ノイズも急速に増加している。そのた
め、ＥＭＣ設計が技術的に難しくなってきている。
【０００４】特に、近年、電磁波ノイズの発生源として
問題視されているのは、基板上に実装された半導体装置
のスイッチングの際に、半導体装置に電力を供給する電
源供給回路から基板内部に設けられた電源層に流れ込む
ノイズ電流である。
【０００５】このようなノイズ電流を抑制するために、
特開平５−１３９０９号公報には、主パワープレーン、
グランドシステム、超ＬＳＩデバイス、及びサブパワー
プレーンを有する回路基板が提案されている。この構成
は、図１２に示すように、電源層として、主パワープレ
ーン６０と、主パワープレーン６０から物理的に離さ
れ、かつ、フィルタ６４を介して主パワープレーン６０
からパワーが供給されるサブパワープレーン６２とを備
え、サブパワープレーン６２が超ＬＳＩデバイスの直下
となるように設けられ、超ＬＳＩデバイスに電力を供給
している。
【０００６】また特開平７−４５９６２号公報にも上記
特開平５−１３９０９号公報の構成と同様に、電源層と
グランド層とを内層とする多層プリント板において、搭
載部品との接続領域に対応する電源層の領域及びグラン
ド層の領域の両方の領域をそれぞれ分離、独立させて周
囲にノイズを撒き散らさないようにした多層プリント板
が提案されている。
【０００７】
【発明が解決しようとする課題】しかしながら、これら
の従来技術では、半導体装置への電力供給に起因して回
路基板から発生する５００ＭＨｚ程度以下の低周波側の
ノイズ放射の低減には有効であるが、１ＧＨｚ程度以上
の高周波側のノイズ放射についてはノイズが大きくなっ
たり、低減することができない、という問題があること
が明らかになった。
【０００８】これに対し、本発明は、低周波側のノイズ
放射の抑制はもとより、高周波側のノイズ放射を良好に
抑制でき、新たに発生する不要放射ノイズを小さく抑え
て、全体としてノイズを大幅に低減できるプリント配線
基板を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に請求項１に記載の発明は、同一電圧を入力する複数の
入力電源端子を持つ半導体部品を実装する実装面を含む
層と、外部電源が接続される第１の電源領域を含む層
と、を含む複数の層を備えたプリント配線基板におい
て、外形が前記半導体部品の外形よりも小さく、第１の
電源領域から独立して設けられると共に、前記第１の電
源領域からのノイズを低減するフィルタ部を介して供給
された電力を前記複数の入力電源端子に供給する第２の
電源領域を設けている。
【００１０】請求項１の発明では、前記同一電圧が入力
される複数の入力電源端子を持つ半導体部品に電力を供
給する第２の電源領域を、第１の電源領域から独立して
設けることにより、外部から供給される電力の低周波側
のノイズ成分は低減できることに加えて、第２の電源領
域の外形が実装面に実装される部品の外形よりも小さく
なるように設けているため、第２の電源領域自体から放
射される高周波の放射ノイズ自体も小さく抑えることが
できる。
【００１１】従って、全体として放射ノイズを非常に少
ないものとすることができる。なお、半導体部品として
は、例えば、ＬＳＩやＵＬＳＩ等の集積回路部品が挙げ
られる。また、本発明で述べる「前記同一電圧が入力さ
れる複数の入力電源端子を持つ半導体部品」とは、前記
複数の入力電源端子を１組持つ半導体部品又は、前記複
数の入力電源端子を複数組み持つ半導体部品である。
【００１２】また、第２の電源領域は、半導体部品の外
形よりも小さいことで本発明の効果が現れるが、例え
ば、実装される半導体部品が集積回路が形成された半導
体チップを内部に設けた集積回路部品である場合には、
内部の半導体チップの面積と同程度の面積となるように
形成することがさらに好ましい。また、第２の電源領域
は、矩形状としても良いし、楕円状、円状、及び矩形の
角が丸く変形された形状等の外形が丸みを帯びた形状と
してもよい。外形が丸みを帯びた形状は、角部がないの
でその分ノイズの放射を低減させることが可能である。
【００１３】また、第２の電源領域は、１つ設けても良
いし、複数設けてもよい。すなわち、実装面に実装され
る１つの半導体部品に対して１つの第２の電源領域が対
応するように設けたり、実装面に実装される１つの半導
体部品に対して複数の第２の電源領域が対応するように
設けることができる。
【００１４】例えば、半導体部品としての半導体集積回
路部品内の半導体チップ上に、トランジスタやダイオー
ドなどの複数の機能セルが設けられている場合、各機能
セル毎に又は複数の機能セル毎に１つの第２の電源領域
が対応するように複数の第２の電源領域を各々電気的に
独立して設けることもできる。また、半導体装置のＩ／
Ｏ用に電力を供給する第２の電源領域と、コア用に電力
を供給する第２の電源領域とを別々に設ける等のように
も構成できる。
【００１５】さらに、第１の電源領域と第２の電源領域
とは別々の層に形成しても良いし、同一の層に形成して
もよい。なお、第１の電源領域と第２の電源領域とを別
々の層に形成する場合よりも同一の層内に形成する場合
のほうが放射ノイズ低減効果が大きく、好ましい。
【００１６】また、第１の電源領域と第２の電源領域と
を同一の層内に形成する場合は、第１の電源領域と第２
の電源領域とを並べて設けたり、第１の電源領域内に開
口を設け、該開口内に第２の電源領域を第１の電源領域
と接触しないように設ける構成とすることができる。
【００１７】また、前記半導体部品と前記第２の電源領
域との電気的接続は、例えば、実装される半導体部品が
ボールグリットアレイ型の半導体装置のように複数の外
部接続端子がパッケージの離面側に設けられている構成
の半導体装置の場合は、前記第２の電源領域と接続する
ビアホールに直接外部接続端子を接続するように構成し
たり、外部接続端子がパッケージの周縁に沿って設けら
れている構成の半導体装置の場合は、一端が前記第２の
電源領域と電気的に接続する補助配線に、半導体装置の
ピンを接続するように構成することができる。
【００１８】そのような補助配線としては請求項２に記
載したように、前記補助配線が、前記第２の電源領域を
含む層とは別の層に設けられ、前記複数の入力電源端子
と前記第２電源領域との間を接続するように構成し、前
記補助配線の前記第２の電源領域側と前記第２の電源領
域との第１の間、及び、前記補助配線の複数の入力電源
端子側と前記複数の入力電源端子との第２の間、のう
ち、少なくとも前記第１の間に設けられ、層間接続によ
り電磁界を分離する電磁界分離部とを具備する構成とす
ると好ましい。
【００１９】すなわち、電磁界分離部を少なくとも前記
第１の間に設ける、言い換えると、少なくとも前記補助
配線と前記第２の電源領域との間に電磁界分離部を設け
ることにより、前記補助配線による電磁界と前記第２の
電源領域による電磁界とが分離されるので、前記第２の
電源領域と前記補助配線とが電磁気的に一体となってノ
イズを放射するのを抑制できる。
【００２０】また、第１の間に設けた電磁界分離部は、
第２の電源領域による電磁界と前記半導体部品による電
磁界とを分離する作用もあり、第２の電源領域と半導体
部品とが電磁気的に一体となってノイズを放射するのも
抑制できる。勿論、電磁界分離部を前記第１の間と第２
の間との両方に設けても前記第２の電源領域と前記半導
体部品とが２段階に電磁気的に分離されるので、より一
層の効果が得られて好ましい。
【００２１】このような電磁界分離部としては、補助配
線と前記第２の電源領域とを接続するビアホール等の層
間接続部材や、前記補助配線と前記半導体部品とを接続
するビアホール等の層間接続部材により構成することが
できる。
【００２２】さらに、好ましくは、請求項３に記載した
ように、前記複数の層にグランド層が含まれており、該
グランド層が前記電磁界分離部の１部として前記第１の
間及び第２の間の少なくとも一方を横切る層に設けられ
ている構成とするとよい。
【００２３】すなわち、ビアホールの断面積は前記第２
の電源領域の面積に比較して非常に小さいため、高周波
側のノイズ成分が通過しにくく、よって、図１０に示す
ように、ビアホール２５（層間接続部材）がインダクタ
Ｌの役割を果たすことになる。（なお、図１０は、本発
明の原理を説明する説明図であり、図１０中、１４はグ
ランド層、２２は補助配線としての電源用配線、２５は
ビアホール、２６は第１の電源領域としてのメイン電源
面、２８は第２の電源領域としてのサブ電源面、４０は
フィルタ部としてのＬ型フィルタ、３０は半導体部品と
してのＩＣを示している。勿論、図１０の構成は一例で
ある。）
【００２４】なお、グランド層は、図２、図１１（Ａ）
及び図１１（Ｂ）に例示するように第２の電源領域（サ
ブ電源面２８）の上層、又は、図１１（Ｃ）及び図１１
（Ｄ）に例示するように、第２の電源領域（サブ電源面
２８）の下層に隣接して設けるように構成することがで
きる。
【００２５】好ましくは、グランド層１４を補助配線
（電源用配線２２）と第２の電源領域（サブ電源面２
８）のそれぞれに隣接するようにそれぞれ対応して設け
ることによって、前記半導体部品及び前記グランド層間
での磁束が終結すると共に、前記第２の電源領域及び前
記グランド層間での磁束が終結するので前記部品と前記
第２の電源領域とを電磁気的にも分離でき、電磁界が安
定化する。従って、前記第２の電源領域から前記部品へ
の放射ノイズの伝播を防止することが可能であり、前記
部品と前記第２の電源領域とが電磁気的に一体となって
ノイズを放射するのを抑制できる。
【００２６】さらに、図２、図１１（Ａ）及び図１１
（Ｂ）に例示するように、グランド層１４を補助配線
（電源用配線２２）と第２の電源領域（サブ電源面２
８）との間に設け、層間接続部材（ビアホール２５）が
グランド層１４を貫通するように構成することによっ
て、層間接続部材（ビアホール２５）がインダクタＬ、
層間接続部材（ビアホール２５）がグランド層１４を貫
通する構成がコンデンサＣとなり、実質的にＬ−ＣのＬ
型フィルタが形成されることとなるのでより一層ノイズ
低減効果が増して好ましい。また、グランド層が該グラ
ンド層の上側と下側の電磁界を分離する遮蔽層として作
用するという点でも電磁界分離の効果が増大する。
【００２７】なお、グランド層を前記補助配線と前記第
２の電源領域の間に設け、ビアホールがグランド層を貫
通するように設ける構成の場合、グランド層が一層でよ
いのでプリント配線基板の層構造が簡略化でき、好まし
いという利点もある。
【００２８】また、第１の電源領域と第２の電源領域と
を同一の層内に形成する場合では、高周波側のノイズ成
分が大きくなったり、低減できない原因が、第２の電源
領域を第１の電源領域から独立して設けるために第１の
電源領域内に形成した開口と第２の電源領域の周縁で規
定される環状のスロットの周縁から漏れ出す放射ノイズ
であり、この放射ノイズは環状のスロットが大きくなれ
ば大きくなることに起因していることに着目し、請求項
４の発明では、請求項１から請求項３のいずれか１項に
記載のプリント配線基板において、前記第１の電源領域
及び前記第２の電源領域は同一の層に設けられており、
前記第１の電源領域は前記半導体部品の外形より小さい
開口を備え、前記第２の電源領域は前記開口内に形成さ
れていることを特徴とする。
【００２９】すなわち、前記半導体部品の開口面積を小
さくして前記環状のスロットの周縁を短くすることによ
り、前記環状のスロットの周縁から漏れ出す放射ノイズ
が大きくなるのを防ぎ、また、開口面積が半導体部品の
実装面よりも大きい場合に比較して前記環状のスロット
の面積が小さくなるので放射ノイズの発生を低減するこ
とができる。前記実装面に実装される半導体部品の外形
よりも面積が小さい開口内に第２の電源領域を設けるこ
とになるため、第２の電源領域の面積も前記実装面より
も小さくなり、よって第２の電源領域から放射される放
射ノイズ自体も小さくすることができる。
【００３０】また、前記補助配線は、図２及び図１１
（Ｃ）に示すように、プリント配線基板の実装面側に設
けたり、図１１（Ａ）に示すように、プリント配線基板
の内部に設けたり、図１１（Ｂ）及び図１１（Ｄ）に示
すように、実装面と逆の面側に設けるように構成でき
る。（なお、図１１は、本発明の原理を説明する説明図
であり、上記図１０と同様の符号を付している。勿論、
図１１の構成も一例である。）
【００３１】好ましくは、請求項５に記載したように、
前記補助配線は前記部品の実装面側に設けるとよい。こ
れにより、第２の電源領域、補助配線及び部品により形
成される電流のループが最も小さくなるので、放射ノイ
ズを小さく抑えることが可能である。
【００３２】この補助配線は、例えば、搭載する部品が
ボールグリッドアレイの半導体装置である場合は、電極
が二次元配列された実装面の前記電極パッドのうち、隣
接する所定数の電極パッドを接続するように設けるとよ
い。このように構成することによって電極パッドやビア
ホールを避けながら補助配線を形成する必要がなくなる
ので配線設計が容易となり、上述した効果を安定して得
ることができる。
【００３３】さらに、前記補助配線が、一端側又は両端
側にコンデンサを備えることにより、高周波電流供給が
安定して行え、部品の電磁界ノイズの発生をさらに抑制
できる。
【００３４】なお、前記第１の電源領域からの電力に対
してノイズを低減するフィルタ部は、例えば、Ｌ型フィ
ルタ、π型フィルタ、及びインダクタＬなどを用いるこ
とができる。なお、Ｌ型フィルタ、π型フィルタ、及び
インダクタＬのそれぞれに含まれるインダクタＬは、リ
アクタンス成分のみのインダクタの他、抵抗成分を有す
るフェライトチップインダクタなどを用いることがで
き、後者のフェライトチップインダクタの方が大きなノ
イズ削減効果が得られる。
【００３５】その他のフィルタ部としては、請求項６に
記載したように、前記第１の電源領域と前記第２の電源
領域とを連結する連結部と、前記第１の電源領域に設け
られた溝パターンにより前記第１の電源領域の１部に形
成され、前記連結部に前記第１の電源領域から電力を導
く細長い導通路とから成るフィルタ部を用いることもで
きる。請求項６の構成の場合、フィルタ部が前記第１の
電源領域の１部に形成されているため、フィルタ部とし
て部品を別に設ける必要がなく、フィルタ部を設ける為
の空間が不要となり構成が簡略化できるだけでなく、フ
ィルタ部用の部品のコストも削減できる。
【００３６】また、上記目的を達成するために、請求項
７に記載の発明のプリント配線基板は、基板内部に設け
られ、かつ、基板表面の実装面に実装される同一電圧を
入力する複数の入力電源端子を持つ集積回路部品の外形
よりも小さい開口を備えると共に、電源に接続される第
１の電源領域と、前記開口内に前記第１の電源領域から
独立して設けられると共に、前記第１の電源領域からノ
イズを低減するフィルタ部を介して供給された電力を前
記複数の入力電源端子に供給する少なくとも１つの第２
の電源領域と、前記実装面側の基板表面に設けられると
共に、一端が基板内部に設けられたグランド層を貫通し
て設けられたビアホールを介して前記第２の電源領域に
接続され、他端が前記複数の入力電源端子に接続された
補助配線と、を備えている。
【００３７】このように構成することにより、上述した
理由から低周波側のノイズ放射を低減できることに加え
て、第２の電源領域から放射される高周波の放射ノイズ
自体も小さく抑えることができる。また、前記集積回路
部品と前記第２の電源領域とを電磁気的にも分離できる
ので、第２の電源領域と前記集積回路部品とが電磁気的
に一体となってノイズを放射するのを抑制できる。
【００３８】さらに、前記環状のスロットの周縁から漏
れ出す放射ノイズが大きくなるのを防ぎ、また、開口面
積が集積回路部品の実装面よりも大きい場合に比較して
前記環状のスロットの面積が小さくなるので放射ノイズ
の発生を低減できる。また、第２の電源領域、補助配線
及び集積回路部品により形成される電流のループも最も
小さいので、放射ノイズを小さく抑えることも可能であ
る。
【００３９】
【発明の実施の形態】以下、図面を参照して、本発明の
プリント配線基板をプリント配線基板に適用した実施の
形態について説明する。なお、第１の実施の形態から第
３の実施の形態では、プリント配線基板に実装される半
導体部品としてのＩＣがＱＦＰ（Ｑｕａｄ Ｆｌａｔ
Ｐａｃｋａｇｅ）タイプのＩＣ３０を用い、第４の実施
の形態では、半導体部品としてのＩＣがＢＧＡ（Ｂａｌ
ｌ Ｇｒｉｄ Ａｒｒａｙ）タイプのＩＣ３１を用いて
いる。
【００４０】また、プリント配線基板が表面（ＩＣを実
装する面側）及び裏面が各々信号層として構成され、内
層として銅箔により構成された電源層及びグランド層
（以下、ＧＮＤ層と称す。）が各々１層ずつ設けられた
４層基板を用いた場合の実施の形態について説明する。
勿論、本発明は、４層基板に限らず、６層基板や８層基
板等に適用することができる。また、一般にＩＣには、
電源端子、グランド端子、信号端子が多数設けられてい
るが、各実施の形態では便宜上電源端子の接続構造につ
いてのみ説明する。さらに、図１、図４、図５、図７、
図８及び図９において、黒丸はその層に接続した状態で
あることを表しており、白丸はその層には非接続な状態
であることを表している。
【００４１】（第１の実施の形態）まず、図１から図６
を参照して、本第１の実施の形態に係るプリント配線基
板１０ａの構成について説明する。なお、図１では、プ
リント配線基板１０ａの各層の状態を明確化するため
に、各層を分離した状態のプリント配線基板を模式的に
図示する。
【００４２】図１に示すように、本第１実施形態に係る
プリント配線基板１０ａは、上層から順に、プリント配
線基板１０ａの一方の面側である第１信号層１２、ＧＮ
Ｄ層１４、電源層１６ａ、及び、プリント配線基板１０
ａの他方の面側である第２信号層１８ａから構成されて
いる。
【００４３】第１信号層１２には、ＩＣ３０の外部端子
３２と半田付けされて電気的に接合するパッド２０が矩
形状の領域を囲うように複数設けられてＩＣ実装面を形
成している。これら第１信号層１２に設けられた複数の
パッド２０のうち、電源供給用の第１パッド２０ａ〜第
９パッド２０ｉには、他端がＧＮＤ層１４に接地された
コンデンサ３６と、他端が後述するサブ電源面２８ａの
上層となるまでに延在して設けられた電源用配線２２ａ
〜２２ｇの一端がそれぞれ接続されている。なお、図１
では説明のため、第４パッド２０ｅのみに他端がＧＮＤ
層１４に接地されたコンデンサ３６を接続したように図
示し、その他の図示は省略している。勿論、以下に述べ
る全ての実施の形態において第１パッド２０ａ〜第３パ
ッド２０ｃ及び第５パッド２０ａ〜第９パッド２０ｉに
もそれぞれ他端がＧＮＤ層１４に接地されたコンデンサ
３６が設けられているものとし、図示は省略する。
【００４４】なお、コンデンサ３６は、本第１の実施の
形態のようにすべての電源供給用の第１パッド２０ａ〜
第９パッド２０ｉに設けるようにしたり、電源供給用の
第１パッド２０ａ〜第９パッド２０ｉのうちの予め定め
た所定数のパッドに設けるように構成できる。
【００４５】これら電源用配線２２ａ〜２２ｇの他端
は、図１及び図２に示すように、それぞれＧＮＤ層１４
と非接続となるようにＧＮＤ層１４を貫通し、後述する
サブ電源面２８ａに接続するビアホール２５ａ〜２５ｇ
に接続されている。なお、電源用配線２２ａ〜２２ｇは
本発明の補助配線に相当し、ビアホール２５ａ〜２５ｇ
は本発明の電磁界分離部を構成する層間接続部材に相当
する。
【００４６】電源層１６ａは、メイン電源面２６ａとサ
ブ電源面２８ａとから構成されている。メイン電源面２
６ａは、図示しないＡＣ電源と接続されてプリント配線
基板１０ａの共通の電源層を構成しており、ＩＣ実装面
に実装されるＩＣ３０のパッケージサイズよりも小さい
面積の略楕円状の開口３４ａを有している。
【００４７】サブ電源面２８ａは、メイン電源面２６ａ
と同じ層に設けられており、メイン電源面２６ａの略楕
円状の開口３４ａの周縁から一定距離離れた開口３４ａ
内の所定位置にメイン電源面２６ａとは直接接続しない
ように略楕円状に設けられている。
【００４８】このサブ電源面２８ａには後述するＬ型フ
ィルタ４０を介して電力がメイン電源面２６ａから供給
される。メイン電源面２６ａは本発明の第１の電源領域
に相当し、サブ電源面２８ａは本発明の第２の電源領域
に相当する。なお、第１の実施の形態も含む全ての実施
の形態においてメイン電源面２６ａ及びサブ電源面は、
予め定めた形状に形成された導電性材料よりなるパター
ンである。
【００４９】第２信号層１８ａには、図３（Ａ）に示す
ように、フェライトチップインダクタからなるインダク
タＬとコンデンサＣとから構成されたＬ−ＣのＬ型フィ
ルタ４０が実装されている。このＬ型フィルタ４０は、
インダクタＬがビアホール２７ｂでメイン電源面２６ａ
に接続され、２つのコンデンサＣがメイン電源面２６ａ
に非接続なビアホール２７a、２７cでグランド層１４に
接続されると共に、１つの端子がサブ電源面２８ａに接
続する１つのビアホール２７ｄを介してサブ電源面２８
ａに接続され、メイン電源面２６ａから供給された高周
波側のノイズ成分を低減してサブ電源面２８ａに供給す
る。
【００５０】すなわち、第１の実施の形態のプリント配
線基板においては、メイン電源面２６ａからＬ型フィル
タ４０を介してサブ電源面２８ａにノイズが低減された
電力が供給され、サブ電源面２８ａからＧＮＤ層１４を
貫通するビアホール２５ａ〜２５ｇ及び電源用配線２２
ａ〜２２ｇを介して電源供給用の第１パッド２０ａ〜第
９パッド２０ｉに供給される。
【００５１】これら電源供給用の第１パッド２０ａ〜第
９パッド２０ｉのそれぞれ又は１部にはコンデンサＣが
設けられており、各ビアホール２５ａ〜２５ｇはインダ
クタＬとして作用するので、電源供給用の第１パッド２
０ａ〜第９パッド２０ｉとサブ電源面２８ａとの間には
Ｌ−ＣのＬ型フィルタ、又は、Ｌ−ＣのＬ型フィルタと
ＬのみのＬ型フィルタが形成されていることになる。
【００５２】従って、電源供給用の第１パッド２０ａ〜
第９パッド２０ｉにはノイズが低減された電力が供給さ
れて、第１パッド２０ａ〜第９パッド２０ｉに接続する
ＩＣ３０の外部端子３２に供給されることとなる。な
お、第１パッド２０ａ〜第９パッド２０ｉのすべてにコ
ンデンサＣを設けないようにも構成でき、この場合は、
電源供給用の第１パッド２０ａ〜第９パッド２０ｉとサ
ブ電源面２８ａとの間にはＬのみのＬ型フィルタが形成
されることとなる。
【００５３】また、ＧＮＤ層１４が第１信号層１２と電
源層１６ａとの間にそれぞれ隣接するように設けられて
いるため、第１信号層１２とＧＮＤ層１４間で磁束が終
結すると共に、電源層１６ａとＧＮＤ層１４間で磁束が
終結することになり、第１信号層１２と電源層１６ａと
の間で電磁界が分離される。そのため、第１信号層１２
や電源層１６ａがノイズの放射源となっても第１信号層
１２と、電源層１６ａとが一体となって大きな放射ノイ
ズを発生させることがなく、小さな放射ノイズに留める
ことができ、放射ノイズを大幅に低減できる。
【００５４】さらに、電源用配線２２ａ〜２２ｇを第１
信号層１２に設けたため、ＩＣ内部の半導体チップに形
成された電極パッド（図示せず）、第１パッド２０ａ〜
第９パッド２０ｉ、電源用配線２２ａ〜２２ｇ、ビアホ
ール２５ａ〜２５ｇ、及びサブ電源面２８ａにより形成
される電流の伝播ループが小さくなるので、この伝播ル
ープから放射される放射ノイズを小さくすることができ
る。
【００５５】なお、電源用配線２２ａ〜２２ｇは、プリ
ント配線基板１０ａの内層として設けたり、プリント配
線基板１０ａの裏面側である第２信号層１８ａに設ける
ように構成することも可能である。この場合、電源用配
線２２ａ〜２２ｇ及び第１パッド２０ａ〜第９パッド２
０ｉをビアホールにより接続するとよい。
【００５６】第１の実施の形態では、メイン電源面２６
ａとサブ電源面２８ａとをＬ型フィルタを介して接続し
た構成について説明したが、勿論、Ｌ型フィルタに限ら
ず、例えば、図３（Ｂ）に示すようなＣ−Ｌ−Ｃのπ型
フィルタや、図３（Ｃ）に示すようなインダクタＬのみ
からなるフィルタ等の一般的に使用されているローパス
フィルタを用いることができる。なお、図３（Ｃ）は浮
遊容量を介したＬ型フィルタとなる。また、以上のＬは
リアクタンス成分のインダクタの他、フェライトチップ
インダクタのように、抵抗成分を持つインダクタを用い
ることができる。
【００５７】また、第１の実施の形態の応用例として、
図４に示すように、ＩＣ実装面に実装されるＩＣ３０の
パッケージサイズよりも小さく、かつ、ＩＣ３０内の半
導体チップ（図示せず）のよりも大きいサイズの矩形状
の開口３４ｂをメイン電源面２６ｂが備えるように構成
し、この開口３４ｂ内にメイン電源面２６ａと直接接続
しないように設けるサブ電源面２８ｂを、ＩＣ３０のパ
ッケージサイズよりも小さく、かつ、ＩＣ３０内の半導
体チップ（図示せず）よりも大きいサイズ又は小さいサ
イズの矩形状としたプリント配線基板１０ｂとすること
も可能である。
【００５８】勿論、図５に示すように、メイン電源面２
６ｃに設ける矩形状の開口３４ｃをＩＣ実装面に実装さ
れるＩＣ３０内の半導体チップ（図示せず）と同程度の
サイズとして、開口３４ｃ内のサブ電源面２８ｂを半導
体チップ（図示せず）のサイズと同程度のサイズとした
プリント配線基板１０ｃとすることも可能である。な
お、その他の構成は上述した第１の実施の形態と同様で
あるので説明は省略する。
【００５９】ここで、図６に、上述した図１及び図２の
プリント配線基板１０ａに、４０ＭＨｚのクロックで動
作するＩＣ３０を実装してＩＣを駆動した時の放射電界
スペクトルを測定した測定結果、及び、図４のプリント
配線基板１０ｂに、４０ＭＨｚのクロックで動作するＩ
Ｃ３０を実装してＩＣを駆動した時の放射電界スペクト
ルを測定した測定結果を示す。図４のプリント配線基板
１０ｂのサブ電源面２８ｂは、図１及び図２のプリント
配線基板１０ａに設けたサブ電源面２８ｂよりも大きい
サイズとしている。
【００６０】比較例として、同様の構成のＩＣ３０を図
１２に示す従来構成のプリント配線基板に実装してＩＣ
を駆動した時の放射電界スペクトルを測定した測定結果
を示す。なお、図６中、黒丸を結んだグラフが図１及び
図２のプリント配線基板１０ａを用いた時の測定結果を
示し、白三角を結んだグラフが図４のプリント配線基板
１０ｂを用いた時の測定結果を示し、白四角を結んだグ
ラフが図１２に示す従来構成のプリント配線基板を用い
た時の測定結果を示している。
【００６１】この結果から従来に比較して本発明を適用
した図１及び図２の構成のプリント配線基板１０ａ及び
図４のプリント配線基板１０ｂは、従来構成のプリント
配線基板と比較して５００ＭＨｚ以上の高周波側のノイ
ズ成分がかなり少なくなっていることが明確である。
【００６２】なお、第１の実施の形態では、メイン電源
面２６ａ〜２６ｃとサブ電源面２８ａ〜２８ｃとを同じ
層に形成した構成について説明したが、本発明は、この
構成に限らず、メイン電源面２６ａ〜２６ｃとサブ電源
面２８ａ〜２８ｃとを別々の層に設けるように構成する
ことも可能である。この場合、上述した構成のメイン電
源面２６ａ〜２６ｃとサブ電源面２８ａ〜２８ｃとをそ
のまま別の層に形成するように構成したり、メイン電源
面２６ａ〜２６ｃとサブ電源面２８ａ〜２８ｃとを別の
層に設け、かつ、メイン電源面２６ａ〜２６ｃに開口３
４ａ〜３４ｃを設けない構成とすることができる。
【００６３】メイン電源面２６ａ〜２６ｃに開口３４ａ
〜３４ｃを設けない構成の場合、サブ電源面２８ａ〜２
８ｃをメイン電源面２６ａ〜２６ｃの上層に設ける構成
と、サブ電源面２８ａ〜２８ｃをメイン電源面２６ａ〜
２６ｃの下層に設ける構成との二通りの構成が可能であ
る。いずれの場合も電気的に見たとき、フィルタ４０を
介してサブ電源面２８ａ〜２８ｃとメイン電源面２６ａ
〜２６ｃが接続されている構成とすると良い。
【００６４】（第２の実施の形態）次に、図７を参照し
て、本第２の実施の形態に係るプリント配線基板１０ｄ
の構成について説明する。第２の実施の形態のプリント
配線基板１０ｄは、第１の実施の形態の応用であり、第
１の実施の形態とは電源層の構成が異なるだけであるの
で、同一の個所の説明は省略し、異なる個所だけ説明す
る。
【００６５】図７に示すように、第２の実施の形態のプ
リント配線基板１０ｄは、電源層１６ｄを構成するメイ
ン電源面２６ｄに設けられた開口３４ｄ内に２つのサブ
電源面２８ｄ1、２８ｄ2を有している。
【００６６】２つのサブ電源面２８ｄ1、２８ｄ2は、互
いに接触しない様に分離されて設けられると共に、メイ
ン電源面２６ｅの開口３４ｅ内の周縁からも一定距離離
れた位置に設けられており、それぞれ第２の信号層１８
ｂに設けられたコンデンサ３６ａ、３６ｂが接続されて
いる。なお、２つのサブ電源面２８ｄ1、２８ｄ2は、そ
れぞれ電気的にも分離されているため、同じ電圧値の電
力が供給されるように構成したり、異なる電圧値の電力
が供給されるように構成することができる。なお、メイ
ン電源面２６ｄは本発明の第１の電源領域に相当し、サ
ブ電源面２８ｄ 1、２８ｄ2は本発明の第２の電源領域に
相当する。
【００６７】第２の実施の形態のプリント配線基板１０
ｄは、このような構成であるため、上記第１の実施の形
態で述べた効果に加えて、２つのサブ電源間でノイズが
相互拡散することがなくなり、さらに放射ノイズを低減
できるという効果がある。
【００６８】（第３の実施の形態）次に、図８を参照し
て、本第３の実施の形態に係るプリント配線基板１０ｅ
の構成について説明する。第３の実施の形態のプリント
配線基板１０ｅは、第１の実施の形態の応用であり、第
１の実施の形態とは電源層の構成が異なるだけであるの
で、同一の個所の説明は省略し、異なる個所だけ説明す
る。
【００６９】図８に示すように、第３の実施の形態のプ
リント配線基板１０ｅは、電源層１６ｅを構成するメイ
ン電源面２６ｅは、図示しないＡＣ電源と接続されてプ
リント配線基板１０ｅの共通の電源層を構成しており、
ＩＣ実装面に実装されるＩＣ３０内に格納された半導体
チップ（図示せず）のサイズと同程度の面積の矩形状の
開口３４ｅを有している。
【００７０】また、電源層１６ｅを構成するサブ電源面
２８ｅは、メイン電源面２６ｅの開口３４ｅ内の周縁か
ら一定距離離れた開口３４ｅ内の所定位置に矩形状に設
けられており、第２の信号層１８ｂに設けられたコンデ
ンサ３６が接続されている。なお、メイン電源面２６ｅ
は本発明の第１の電源領域に相当し、サブ電源面２８ｅ
は本発明の第２の電源領域に相当する。
【００７１】第３の実施の形態では、サブ電源面２８ｅ
の周縁の１部とメイン電源面２６ｅの開口３４ｅの周縁
の１部がフィルタ部を構成する連結領域２９ａにより連
結されている。メイン電源面２６ｅには、長溝３８が開
口３４ｅの周縁に沿って形成されている。この長溝３８
は、連結領域２９ａに繋がりフィルタ部を構成する細長
い導通路２９ｂを形成しており、細長い導通路２９ｂは
インダクタの役割を果たすので、メイン電源面２６ｅか
らの電力が細長い導通路２９ｂを通過する際に高周波側
のノイズ成分が低減される。また、サブ電源面２８ｅに
は第２信号層１８ｂに実装されたコンデンサ４２が接続
されており、細長い導通路２９ｂはこのコンデンサ３６
と共に、ノイズを低減するフィルタ部として作用するこ
とになる。
【００７２】このように、第３の実施の形態のプリント
配線基板１０ｅは、メイン電源面２６ｅとサブ電源面２
８ｅとをフィルタの作用を持つパターンにより構成して
いる。そのため、第１の実施の形態での効果に加え、フ
ィルタを設けなくてよい分、厚さ方向に薄くでき、製造
コストも安価となる。
【００７３】なお、第３の実施の形態では、連結領域を
１つとしているが、１つに限らず、複数設けることがで
きる。この場合、長溝などにより形成した細長い導通路
を介して各連結領域に電力が供給されるように構成す
る。また、細長い導通路をミアンダ状に形成するなど、
パターンでインダクタやフィルタの作用を持たせる既知
の方法を用いることができる。
【００７４】（第４の実施の形態）次に、図９を参照し
て、本第３の実施の形態に係るプリント配線基板１０ｆ
の構成について説明する。第４の実施の形態のプリント
配線基板１０ｆは、第１の実施の形態の応用であり、第
１の実施の形態とは第１信号層１３の構成、第２信号層
１８ｃの構成、メイン電源面２６ｆの開口寸法、及び、
サブ電源面２８ｆの寸法が異なるだけであるので、同一
の個所の説明は省略し、異なる個所だけ説明する。
【００７５】図９に示すように、第４の実施の形態のプ
リント配線基板１０ｆは、ボールグリッドアレイ（ＢＧ
Ａ）のＩＣ３１の搭載に適したものであり、第１信号層
１３には、搭載されるＢＧＡのＩＣ３１の外部端子に応
じた位置に電極パッド２１が設けられている。なお、図
９では、電極パッド２１が実装面の四辺に沿って３列ず
つ設けられている。
【００７６】また、第１信号層１３の表面には電源用配
線２２ｈ〜２２ｍが設けられている。この電源用配線２
２ｈ〜２２ｍは、アレイ状に設けられた電極パッド２１
のうち、幅方向に並んだ３つの電極パッド２１を繋ぐ構
成であり、実装面の外側から中央にかけて実装面の四辺
に直交する向きに設けられている。さらに、各電源用配
線２２ｈ〜２２ｍの実装面の外側の端部にはコンデンサ
３６が設けられるとともに各電源用配線２２ｈ〜２２ｍ
の実装面の内側の端部にはプリント配線基板の離面側、
すなわち、後述するコンデンサ４２と接続されており、
安定して高周波電流が供給できるようになっている。
【００７７】第２信号層１８ｃには電源用配線２２ｈ〜
２２ｍの各々に対応して電源用配線２２ｈ〜２２ｍの実
装面の内側の端部と接続するコンデンサ４２が設けられ
ている。このコンデンサ４２は一端がグランド層１４、
他端がグランド層１４と非接続であり、かつ、サブ電源
面２８ｆ及び電源用配線２２ｈ〜２２ｍの中央部側端部
とを接続するビアホール２５ａ〜２５ｆとに接続してい
る。
【００７８】第４の実施の形態のプリント配線基板１０
ｆは、このような構成であるため、ＢＧＡのＩＣ３１を
搭載した場合も、上記第１の実施の形態と同様の効果が
得られる。さらに、電源用配線２２ｈ〜２２ｍの両端に
コンデンサ３６が設けられているため、より一層のノイ
ズ低減効果が得られ、電力の供給を安定して行うことが
できる。
【００７９】なお、第１の実施の形態から第４の実施の
形態のプリント配線基板１０ａ〜１０ｆでは、ＧＮＤ層
１４を第１信号層１２と電源層１６ａ〜１６ｄの間に設
けた構成について説明したが、本発明は、この構成に限
らず、例えば、電源層と第２信号層の間に設けたり、電
源層が別々の層に設けられたメイン電源面とサブ電源面
とから構成されている場合は、メイン電源面とサブ電源
面のそれぞれに隣接するように一対一に対応させて設け
たり、メイン電源面とサブ電源面との間に設ける等とす
ることができる。
【００８０】
【発明の効果】以上説明したように請求項１及び請求項
７の発明によれば、外部から供給される低周波側のノイ
ズ成分を低減すると共に第２の電源領域自体から放射さ
れる高周波側の放射ノイズ自体も小さく抑えることがで
き、全体として放射ノイズを非常に少なくできる、とい
う効果がある。
【００８１】また、請求項２、請求項３及び請求項７の
発明によれば、第２の電源領域の電磁界と前記部品の電
磁界を別々に分離できるので、放射ノイズを低減でき
る、という効果がある。
【００８２】さらに、請求項４及び請求項７の発明によ
れば、開口から漏洩する放射ノイズが非常に少なくなる
ので、全体として放射ノイズをさらに少なくできる、と
いう効果がある。
【００８３】請求項５及び請求項７の発明によれば、電
流の伝播ループが小さくなるので放射ノイズを少なくで
きる、という効果がある。
【００８４】請求項６の発明によれば、フィルタ部を設
ける為の空間が不要となり構成が簡略化できるだけでな
く、フィルタ部用の部品のコストも削減できる、という
効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態のプリント配線基板
の全体構成を模式的に示す分解斜視図である。
【図２】図１のＡ−Ａ線断面図である。
【図３】図３（Ａ）はＬ−ＣのＬ型フィルタの電気ブロ
ック図であり、図３（Ｂ）はＣ−Ｌ−Ｃのπ型フィルタ
の電気ブロック図であり、図３（Ｃ）はインダクタＬの
みからなるフィルタの電気ブロック図である。
【図４】第１の実施の形態の応用例のプリント配線基板
全体構成を模式的に示す分解斜視図である。
【図５】第１の実施の形態の別の応用例のプリント配線
基板全体構成を模式的に示す分解斜視図である。
【図６】図１及び図２のプリント配線基板、図４のプリ
ント配線基板、及び、図１２のプリント配線基板のそれ
ぞれにＩＣを実装して駆動した時に放射される電界スペ
クトルの測定結果のグラフである。
【図７】本発明の第２の実施の形態のプリント配線基板
の全体構成を模式的に示す分解斜視図である。
【図８】本発明の第３の実施の形態のプリント配線基板
の全体構成を模式的に示す分解斜視図である。
【図９】本発明の第４の実施の形態のプリント配線基板
の全体構成を模式的に示す分解斜視図である。
【図１０】本発明の作用を説明する原理図である。
【図１１】本発明の一構成例を説明する説明図である。
【図１２】従来のプリント配線基板の構成を模式的に示
す断面図である。
【符号の説明】
１０ プリント配線基板 １２、１３ 第１信号層 １４ ＧＮＤ層 １６ａ〜１６ｆ 電源層 １８ａ、１８ｂ、１８ｃ 第２信号層 ２０ パッド ２０ａ〜２０ｉ 電源供給用のパッド ２２ａ〜２２ｍ 電源用配線 ２５、２５ａ〜２５ｉ、２７、２７ａ〜２７ｈ ビ
アホール ２６ａ〜２６ｆ メイン電源面 ２８ａ〜２８ｃ、２８ｄ1、２８ｄ2、２８ｅ、２８ｆ
サブ電源面 ２９ａ 連結領域 ２９ｂ 導通路 ３０、３１ ＩＣ ３２ 外部端子 ３４ａ〜３４ｄ 開口 ３６、３６ａ、３６ｂ、４２ コンデンサ ３８ 長溝 ４０ フィルタ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E338 AA03 BB13 BB25 BB75 CC01 CC04 CC06 CD24 EE13 5E346 AA43 AA54 BB01 BB02 BB03 BB04 BB07 BB11 BB15 BB16 HH06

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 同一電圧を入力する複数の入力電源端子
    を持つ半導体部品を実装する実装面を含む層と、外部電
    源が接続される第１の電源領域を含む層と、を含む複数
    の層を備えたプリント配線基板において、 外形が前記半導体部品の外形よりも小さく、第１の電源
    領域から独立して設けられると共に、前記第１の電源領
    域からのノイズを低減するフィルタ部を介して供給され
    た電力を前記複数の入力電源端子に供給する第２の電源
    領域を設けたことを特徴とするプリント配線基板。
  2. 【請求項２】 前記第２の電源領域を含む層とは別の層
    に設けられ、前記複数の入力電源端子と前記第２電源領
    域との間を接続する補助配線と、 前記補助配線の前記第２の電源領域側と前記第２の電源
    領域との第１の間、及び、前記補助配線の複数の入力電
    源端子側と前記複数の入力電源端子との第２の間、のう
    ち、 少なくとも前記第１の間に設けられ、層間接続により電
    磁界を分離する電磁界分離部とを具備することを特徴と
    する請求項１に記載のプリント配線基板。
  3. 【請求項３】 前記複数の層にグランド層が含まれてお
    り、該グランド層が前記電磁界分離部の１部として前記
    第１の間及び第２の間の少なくとも一方を横切る層に設
    けられていることを特徴とする請求項２に記載のプリン
    ト配線基板。
  4. 【請求項４】 前記第１の電源領域及び前記第２の電源
    領域は同一の層に設けられており、 前記第１の電源領域は前記半導体部品の外形より小さい
    開口を備え、 前記第２の電源領域は前記開口内に形成されていること
    を特徴とする請求項１から請求項３のいずれか１項に記
    載のプリント配線基板。
  5. 【請求項５】 前記補助配線は、前記実装面側に設けら
    れていることを特徴とする請求項２から請求項４のいず
    れか１項に記載のプリント配線基板。
  6. 【請求項６】 前記フィルタ部は、 前記第１の電源領域と前記第２の電源領域とを連結する
    連結部と、 前記第１の電源領域の１部に設けられた溝パターンによ
    り前記第１の電源領域に形成され、前記連結部に前記第
    １の電源領域から電力を導く細長い導通路と、から成る
    請求項１から請求項５のいずれか１項に記載のプリント
    配線基板。
  7. 【請求項７】 基板内部に設けられ、かつ、基板表面の
    実装面に実装される同一電圧を入力する複数の入力電源
    端子を持つ集積回路部品の外形よりも小さい開口を備え
    ると共に、電源に接続される第１の電源領域と、 前記開口内に前記第１の電源領域から独立して設けられ
    ると共に、前記第１の電源領域からノイズを低減するフ
    ィルタ部を介して供給された電力を前記複数の入力電源
    端子に供給する少なくとも１つの第２の電源領域と、 前記実装面側の基板表面に設けられると共に、一端が基
    板内部に設けられたグランド層を貫通して設けられた層
    間接続部材を介して前記第２の電源領域に接続され、他
    端が前記複数の入力電源端子に接続された補助配線と、 を備えたプリント配線基板。
JP2000071348A 2000-03-14 2000-03-14 プリント配線基板 Expired - Fee Related JP3925032B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000071348A JP3925032B2 (ja) 2000-03-14 2000-03-14 プリント配線基板
US09/800,582 US6418032B2 (en) 2000-03-14 2001-03-08 Printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000071348A JP3925032B2 (ja) 2000-03-14 2000-03-14 プリント配線基板

Publications (2)

Publication Number Publication Date
JP2001267702A true JP2001267702A (ja) 2001-09-28
JP3925032B2 JP3925032B2 (ja) 2007-06-06

Family

ID=18589946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000071348A Expired - Fee Related JP3925032B2 (ja) 2000-03-14 2000-03-14 プリント配線基板

Country Status (2)

Country Link
US (1) US6418032B2 (ja)
JP (1) JP3925032B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003282781A (ja) * 2002-03-27 2003-10-03 Minolta Co Ltd 回路基板
JP2006261479A (ja) * 2005-03-18 2006-09-28 Ricoh Co Ltd 多層プリント回路基板と電子機器
JP2006332698A (ja) * 2002-03-19 2006-12-07 Nec Tokin Corp ノイズフィルタ実装基板
JP2008028218A (ja) * 2006-07-24 2008-02-07 Murata Mfg Co Ltd 多層プリント基板
US7900066B2 (en) 2005-04-13 2011-03-01 Renesas Electronics Corporation Electronic device
JP2013059033A (ja) * 2007-09-25 2013-03-28 Hitachi Metals Ltd 高周波部品及び通信装置
JP2013073951A (ja) * 2011-09-26 2013-04-22 Tdk Corp 貫通コンデンサ内蔵多層基板及び貫通コンデンサ内蔵多層基板の実装構造
US8441774B2 (en) 2007-03-08 2013-05-14 Nec Corporation Capacitance element, printed circuit board, semiconductor package, and semiconductor circuit
WO2014002663A1 (ja) * 2012-06-29 2014-01-03 株式会社日立製作所 インターポーザ、プリント基板及び半導体装置
JP2019029430A (ja) * 2017-07-27 2019-02-21 京セラ株式会社 配線基板
WO2024252815A1 (ja) * 2023-06-07 2024-12-12 パナソニックＩｐマネジメント株式会社 基板

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4422323B2 (ja) * 2000-12-15 2010-02-24 株式会社ルネサステクノロジ 半導体装置
US6937480B2 (en) * 2001-05-14 2005-08-30 Fuji Xerox Co., Ltd. Printed wiring board
JP4079699B2 (ja) 2001-09-28 2008-04-23 富士通株式会社 多層配線回路基板
KR100711365B1 (ko) * 2002-03-19 2007-04-27 엔이씨 도낀 가부시끼가이샤 Ｄｃ 전력을 공급하며 노이즈 감쇠를 위한 노이즈 필터를구비하는 전자장치
TW558808B (en) * 2002-05-22 2003-10-21 Via Tech Inc Chip packaging structure and substrate therein
US7271581B2 (en) * 2003-04-02 2007-09-18 Micron Technology, Inc. Integrated circuit characterization printed circuit board, test equipment including same, method of fabrication thereof and method of characterizing an integrated circuit device
DE10315768A1 (de) * 2003-04-07 2004-11-25 Siemens Ag Mehrlagige Leiterplatte
US7230835B1 (en) * 2003-07-18 2007-06-12 Cisco Technology, Inc. Apparatus for reducing signal reflection in a circuit board
WO2005048665A1 (de) * 2003-11-12 2005-05-26 Siemens Aktiengesellschaft Leiterplatte mit aussparung
KR100541655B1 (ko) * 2004-01-07 2006-01-11 삼성전자주식회사 패키지 회로기판 및 이를 이용한 패키지
JP2005276957A (ja) * 2004-03-23 2005-10-06 Fujitsu Ltd プリント基板
US7382629B2 (en) * 2004-05-11 2008-06-03 Via Technologies, Inc. Circuit substrate and method of manufacturing plated through slot thereon
TWI249978B (en) * 2004-05-11 2006-02-21 Via Tech Inc Circuit substrate and manufacturing method of plated through slot thereof
SG119230A1 (en) * 2004-07-29 2006-02-28 Micron Technology Inc Interposer including at least one passive element at least partially defined by a recess formed therein method of manufacture system including same and wafer-scale interposer
DE102004049485B3 (de) * 2004-10-11 2005-12-01 Siemens Ag Elektrische Schaltung mit einer Mehrlagen-Leiterplatte
DE102005005063A1 (de) * 2005-02-03 2006-08-17 Infineon Technologies Ag Platine zur Reduzierung des Übersprechens von Signalen
US7292450B2 (en) * 2006-01-31 2007-11-06 Microsoft Corporation High density surface mount part array layout and assembly technique
JP4685660B2 (ja) * 2006-02-24 2011-05-18 アルプス電気株式会社 半導体部品の配線構造
JP4770514B2 (ja) * 2006-02-27 2011-09-14 株式会社デンソー 電子装置
JP5354949B2 (ja) * 2007-06-19 2013-11-27 キヤノン株式会社 プリント回路板
CN201185508Y (zh) * 2008-04-11 2009-01-21 鸿富锦精密工业（深圳）有限公司 印刷电路板
JP5669499B2 (ja) * 2010-09-24 2015-02-12 キヤノン株式会社 プリント回路板
US9111249B2 (en) 2012-02-14 2015-08-18 Tyco Electronics Uk Ltd Physical layer management (PLM) system for use with an optical distribution frame using RFID antennas with localized fields
US11113642B2 (en) 2012-09-27 2021-09-07 Commscope Connectivity Uk Limited Mobile application for assisting a technician in carrying out an electronic work order
US9722367B2 (en) 2012-11-16 2017-08-01 Commscope Connectivity Uk Limited Method and system for performing a single localized read transaction in which multiple RFID tags are read
EP3042355A4 (en) 2013-09-04 2017-04-19 CommScope Technologies LLC Physical layer system with support for multiple active work orders and/or multiple active technicians
CN103531552B (zh) * 2013-10-25 2016-01-13 深圳市华星光电技术有限公司 芯片结构及电路结构
KR101619293B1 (ko) * 2014-11-12 2016-05-11 현대오트론 주식회사 전원 반도체의 제어 방법 및 제어 장치
CN107318215A (zh) * 2016-04-26 2017-11-03 鸿富锦精密电子(天津)有限公司 印刷电路板及应用该印刷电路板的电子装置
JP6589788B2 (ja) 2016-09-21 2019-10-16 株式会社デンソー 電子制御装置
CN114096057B (zh) * 2021-10-27 2023-11-28 中信科移动通信技术股份有限公司 多层叠合pcb板
CN120074160A (zh) * 2023-11-28 2025-05-30 中兴通讯股份有限公司 供电装置及电子设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5016085A (en) * 1988-03-04 1991-05-14 Hughes Aircraft Company Hermetic package for integrated circuit chips
US5068631A (en) * 1990-08-09 1991-11-26 At&T Bell Laboratories Sub power plane to provide EMC filtering for VLSI devices
US5768109A (en) * 1991-06-26 1998-06-16 Hughes Electronics Multi-layer circuit board and semiconductor flip chip connection
JP3265669B2 (ja) * 1993-01-19 2002-03-11 株式会社デンソー プリント基板
JP3295862B2 (ja) 1993-07-28 2002-06-24 富士通株式会社 多層プリント板の電波対策パターン
JP2758816B2 (ja) 1993-11-30 1998-05-28 群馬日本電気株式会社 多層プリント基板のｅｍｉ対策法
US5761051A (en) * 1994-12-29 1998-06-02 Compaq Computer Corporation Multi-layer circuit board having a supply bus and discrete voltage supply planes
JP3513333B2 (ja) * 1995-09-29 2004-03-31 キヤノン株式会社 多層プリント配線板およびそれを実装する電子機器
JP3036629B2 (ja) * 1996-10-07 2000-04-24 富士ゼロックス株式会社 プリント配線基板装置
JP2988431B2 (ja) 1997-04-25 1999-12-13 日本電気株式会社 多層プリント基板の配線構造
JP2970660B1 (ja) * 1998-06-30 1999-11-02 日本電気株式会社 プリント基板

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332698A (ja) * 2002-03-19 2006-12-07 Nec Tokin Corp ノイズフィルタ実装基板
JP2003282781A (ja) * 2002-03-27 2003-10-03 Minolta Co Ltd 回路基板
JP2006261479A (ja) * 2005-03-18 2006-09-28 Ricoh Co Ltd 多層プリント回路基板と電子機器
US7900066B2 (en) 2005-04-13 2011-03-01 Renesas Electronics Corporation Electronic device
US8205105B2 (en) 2005-04-13 2012-06-19 Renesas Electronics Corporation Electronic device
JP2008028218A (ja) * 2006-07-24 2008-02-07 Murata Mfg Co Ltd 多層プリント基板
US8441774B2 (en) 2007-03-08 2013-05-14 Nec Corporation Capacitance element, printed circuit board, semiconductor package, and semiconductor circuit
JP2013059033A (ja) * 2007-09-25 2013-03-28 Hitachi Metals Ltd 高周波部品及び通信装置
JP2013073951A (ja) * 2011-09-26 2013-04-22 Tdk Corp 貫通コンデンサ内蔵多層基板及び貫通コンデンサ内蔵多層基板の実装構造
WO2014002663A1 (ja) * 2012-06-29 2014-01-03 株式会社日立製作所 インターポーザ、プリント基板及び半導体装置
JP2014011284A (ja) * 2012-06-29 2014-01-20 Hitachi Ltd インターポーザ、プリント基板及び半導体装置
JP2019029430A (ja) * 2017-07-27 2019-02-21 京セラ株式会社 配線基板
WO2024252815A1 (ja) * 2023-06-07 2024-12-12 パナソニックＩｐマネジメント株式会社 基板

Also Published As

Publication number Publication date
US20010024360A1 (en) 2001-09-27
JP3925032B2 (ja) 2007-06-06
US6418032B2 (en) 2002-07-09

Similar Documents

Publication Publication Date Title
JP3925032B2 (ja) プリント配線基板
KR100294957B1 (ko) 프린트배선판
US6365828B1 (en) Electromagnetic interference suppressing device and circuit
US11032953B2 (en) Mutually shielded printed circuit board assembly
US7929315B2 (en) Multilayered printed circuit board
US7649499B2 (en) High-frequency module
US6870252B2 (en) Chip packaging and connection for reduced EMI
US8004369B2 (en) Arrangement structure of electromagnetic band-gap for suppressing noise and improving signal integrity
US7594105B2 (en) Multilayer print circuit board
KR101087733B1 (ko) 배선기판과 회로모듈
US6515868B1 (en) Printed circuit board
US7271348B1 (en) Providing decoupling capacitors in a circuit board
US10779395B1 (en) Electromagnetic interference shield with integrated decoupling
US7016198B2 (en) Printed circuit board having outer power planes
US20020020915A1 (en) Semiconductor integrated circuit device with EMI prevention structure
JP2001127387A (ja) プリント配線基板
US7233055B2 (en) Chip circuit comprising an inductor
US6344667B1 (en) Wiring board with reduced radiation of undesired electromagnetic waves
JPH09232014A (ja) インタフェースケーブル接続用コネクタ
CN1311552C (zh) 半导体器件及射频设备
CN1938850A (zh) 最佳化至高速度、高接脚数装置的电力传输
JP2001203434A (ja) プリント配線板及び電気機器
JP2010205797A (ja) 電子回路のシールド構造
JPH11251490A (ja) 半導体装置および半導体パッケージ
JP2008103870A (ja) 携帯無線機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070219

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140309

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees