JP2001168100A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001168100A JP2001168100A JP2000255909A JP2000255909A JP2001168100A JP 2001168100 A JP2001168100 A JP 2001168100A JP 2000255909 A JP2000255909 A JP 2000255909A JP 2000255909 A JP2000255909 A JP 2000255909A JP 2001168100 A JP2001168100 A JP 2001168100A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- layer
- pattern
- silicon oxide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 title claims description 40
- 239000010410 layer Substances 0.000 claims description 378
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 111
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 111
- 239000011229 interlayer Substances 0.000 claims description 98
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 18
- 150000003377 silicon compounds Chemical class 0.000 claims description 12
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 10
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 9
- 238000006068 polycondensation reaction Methods 0.000 claims description 8
- 238000013461 design Methods 0.000 claims description 7
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 6
- 229910000077 silane Inorganic materials 0.000 claims description 5
- 238000012360 testing method Methods 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 97
- 239000002184 metal Substances 0.000 abstract description 97
- 229910052782 aluminium Inorganic materials 0.000 description 62
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 62
- 239000000758 substrate Substances 0.000 description 31
- 239000007789 gas Substances 0.000 description 28
- 230000015572 biosynthetic process Effects 0.000 description 22
- 238000012937 correction Methods 0.000 description 15
- 238000004544 sputter deposition Methods 0.000 description 15
- 238000009736 wetting Methods 0.000 description 14
- 239000002356 single layer Substances 0.000 description 13
- 238000010438 heat treatment Methods 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 238000000137 annealing Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- QHGSGZLLHBKSAH-UHFFFAOYSA-N hydridosilicon Chemical compound [SiH] QHGSGZLLHBKSAH-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 8
- 238000007872 degassing Methods 0.000 description 8
- 229910052739 hydrogen Inorganic materials 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 238000002309 gasification Methods 0.000 description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- SCPYDCQAZCOKTP-UHFFFAOYSA-N silanol Chemical compound [SiH3]O SCPYDCQAZCOKTP-UHFFFAOYSA-N 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 6
- 239000002585 base Substances 0.000 description 6
- 238000001816 cooling Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 229960001730 nitrous oxide Drugs 0.000 description 4
- 235000013842 nitrous oxide Nutrition 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005247 gettering Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000003795 desorption Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- -1 silane compound Chemical class 0.000 description 2
- 150000004756 silanes Chemical class 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 1
- 238000004566 IR spectroscopy Methods 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- IGWHDMPTQKSDTL-JXOAFFINSA-N TMP Chemical compound O=C1NC(=O)C(C)=CN1[C@H]1[C@H](O)[C@H](O)[C@@H](COP(O)(O)=O)O1 IGWHDMPTQKSDTL-JXOAFFINSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- UBHZUDXTHNMNLD-UHFFFAOYSA-N dimethylsilane Chemical compound C[SiH2]C UBHZUDXTHNMNLD-UHFFFAOYSA-N 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000012643 polycondensation polymerization Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- RMAQACBXLXPBSY-UHFFFAOYSA-N silicic acid Chemical compound O[Si](O)(O)O RMAQACBXLXPBSY-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- ZHOVAWFVVBWEGQ-UHFFFAOYSA-N tripropylsilane Chemical compound CCC[SiH](CCC)CCC ZHOVAWFVVBWEGQ-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 グローバル段差を小さくすることができる構
造をした半導体装置の製造方法を提供すること。 【解決手段】 半導体装置1の領域13bには、大パタ
ーンである1層金属配線層20bおよび2層金属配線層
40bが配置されている。半導体装置1は、領域13
a、13cに、1層ダミーパターン20c、20dおよ
び2層ダミーパターン40c、40dが設けられている
ので、領域13a、13cを、領域13bの状態と同等
にすることができる。このため、半導体装置1によれ
ば、グローバル段差90、92を小さくすることができ
る。
造をした半導体装置の製造方法を提供すること。 【解決手段】 半導体装置1の領域13bには、大パタ
ーンである1層金属配線層20bおよび2層金属配線層
40bが配置されている。半導体装置1は、領域13
a、13cに、1層ダミーパターン20c、20dおよ
び2層ダミーパターン40c、40dが設けられている
ので、領域13a、13cを、領域13bの状態と同等
にすることができる。このため、半導体装置1によれ
ば、グローバル段差90、92を小さくすることができ
る。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置及びパ
ターンデータ作成方法に関する。
ターンデータ作成方法に関する。
【0002】
【背景技術及び発明が解決しようとする課題】半導体装
置に備えられる層間絶縁層には、上層配線層と下層配線
層とを絶縁する等の役割がある。層間絶縁層の表面が平
坦でないと、この上に形成される配線層が断線する等の
不都合が生じる。
置に備えられる層間絶縁層には、上層配線層と下層配線
層とを絶縁する等の役割がある。層間絶縁層の表面が平
坦でないと、この上に形成される配線層が断線する等の
不都合が生じる。
【0003】平坦性に優れた層間絶縁層としては、例え
ば、シラン等のシリコン化合物と、過酸化水素とをCV
D法により反応させることにより形成されるシリコン酸
化膜がある。例えば、特開平9−102492号公報に
この技術が開示されている。
ば、シラン等のシリコン化合物と、過酸化水素とをCV
D法により反応させることにより形成されるシリコン酸
化膜がある。例えば、特開平9−102492号公報に
この技術が開示されている。
【0004】しかし、上記シリコン酸化膜を層間絶縁層
に用いても、大パターンの配線層が形成された領域と小
パターンの配線層が形成された領域との境界には、いわ
ゆるグローバル段差が生じる。すなわち、半導体基板の
主表面には、大パターンの配線層が形成された領域と、
小パターンの配線層が形成された領域と、がある。上記
シリコン酸化膜は、高い流動性を有するので、小パター
ンの配線層が形成された領域上の上記シリコン酸化膜の
厚みは、大パターンの配線層が形成された領域上の上記
シリコン酸化膜の厚みより、小さくなる。この厚みの差
により、グローバル段差が生じるのである。
に用いても、大パターンの配線層が形成された領域と小
パターンの配線層が形成された領域との境界には、いわ
ゆるグローバル段差が生じる。すなわち、半導体基板の
主表面には、大パターンの配線層が形成された領域と、
小パターンの配線層が形成された領域と、がある。上記
シリコン酸化膜は、高い流動性を有するので、小パター
ンの配線層が形成された領域上の上記シリコン酸化膜の
厚みは、大パターンの配線層が形成された領域上の上記
シリコン酸化膜の厚みより、小さくなる。この厚みの差
により、グローバル段差が生じるのである。
【0005】配線層が多層化するにつれて、層間絶縁層
も多層化する。各層間絶縁層において、上記厚みの差が
生じるので、上記厚みの差は加算されることになる。よ
って、層間絶縁層の数が増えると、それにしたがいグロ
ーバル段差は、大きくなる。
も多層化する。各層間絶縁層において、上記厚みの差が
生じるので、上記厚みの差は加算されることになる。よ
って、層間絶縁層の数が増えると、それにしたがいグロ
ーバル段差は、大きくなる。
【0006】グローバル段差が大きくなることによる問
題を説明する。層間絶縁層にスルーホールを形成すると
き、レジストが用いられる。レジストを露光するとき、
グローバル段差が大きいと、フォーカス余裕が小さくな
る。その結果、レジストの解像度が低下する。これによ
り、スルーホールが所望の形状にならなかったり、また
形成されなかったりすることがある。
題を説明する。層間絶縁層にスルーホールを形成すると
き、レジストが用いられる。レジストを露光するとき、
グローバル段差が大きいと、フォーカス余裕が小さくな
る。その結果、レジストの解像度が低下する。これによ
り、スルーホールが所望の形状にならなかったり、また
形成されなかったりすることがある。
【0007】本発明の目的は、グローバル段差を小さく
することができる構造をした半導体装置及びパターンデ
ータ作成方法を提供することである。
することができる構造をした半導体装置及びパターンデ
ータ作成方法を提供することである。
【0008】
【課題を解決するための手段】本発明は、第1の領域と
第2の領域との境界領域にグローバル段差が生じている
半導体装置であって、層間絶縁層、第1の配線層、第2
の配線層、第1のダミーパターンおよび第2のダミーパ
ターンを備え、前記第1の配線層は、前記第1の領域に
位置し、前記第1の配線層は、小パターンであり、前記
第2の配線層は、前記第2の領域に位置し、前記第2の
配線層は、大パターンであり、前記層間絶縁層は、前記
第1および前記第2の領域を覆うように形成され、前記
層間絶縁層は、平坦性シリコン酸化膜を含み、前記第1
の配線層上に位置する前記層間絶縁層の厚みが、前記第
2の配線層上に位置する前記層間絶縁層の厚みより小さ
いことにより、前記境界領域には、前記グローバル段差
が生じており、前記第1のダミーパターンは、前記第1
の領域に形成されており、前記第2のダミーパターン
は、前記境界領域に形成されている、半導体装置であ
る。
第2の領域との境界領域にグローバル段差が生じている
半導体装置であって、層間絶縁層、第1の配線層、第2
の配線層、第1のダミーパターンおよび第2のダミーパ
ターンを備え、前記第1の配線層は、前記第1の領域に
位置し、前記第1の配線層は、小パターンであり、前記
第2の配線層は、前記第2の領域に位置し、前記第2の
配線層は、大パターンであり、前記層間絶縁層は、前記
第1および前記第2の領域を覆うように形成され、前記
層間絶縁層は、平坦性シリコン酸化膜を含み、前記第1
の配線層上に位置する前記層間絶縁層の厚みが、前記第
2の配線層上に位置する前記層間絶縁層の厚みより小さ
いことにより、前記境界領域には、前記グローバル段差
が生じており、前記第1のダミーパターンは、前記第1
の領域に形成されており、前記第2のダミーパターン
は、前記境界領域に形成されている、半導体装置であ
る。
【0009】本発明にかかる半導体装置は、第1の領域
に第1のダミーパターン、境界領域に、第2のダミーパ
ターンが、それぞれ、設けられているので、第1の領域
および境界領域を、大パターンの配線層が位置している
状態と同等にすることができる。このため、層間絶縁層
の膜厚の大きさは、その下に位置する配線層のパターン
の大小による影響を受けにくくなる。したがって、本発
明にかかる半導体装置によれば、グローバル段差を小さ
くすることができる。これにより、例えば、層間絶縁層
上のレジストを露光(例えば、縮小投影露光、等倍投影
露光又はスキャン型縮小投影露光)するとき、十分なフ
ォーカス余裕が得られるので、レジストの解像度を向上
させることができる。この結果、層間絶縁層に所望の形
状のスルーホールを形成することができる。
に第1のダミーパターン、境界領域に、第2のダミーパ
ターンが、それぞれ、設けられているので、第1の領域
および境界領域を、大パターンの配線層が位置している
状態と同等にすることができる。このため、層間絶縁層
の膜厚の大きさは、その下に位置する配線層のパターン
の大小による影響を受けにくくなる。したがって、本発
明にかかる半導体装置によれば、グローバル段差を小さ
くすることができる。これにより、例えば、層間絶縁層
上のレジストを露光(例えば、縮小投影露光、等倍投影
露光又はスキャン型縮小投影露光)するとき、十分なフ
ォーカス余裕が得られるので、レジストの解像度を向上
させることができる。この結果、層間絶縁層に所望の形
状のスルーホールを形成することができる。
【0010】なお、本発明において、大パターンとは、
その幅が、小パターンの幅より大きいパターンという意
味である。大パターンの幅としては、例えば、数十〜数
百μmである。小パターンの幅としては、例えば、0.
1〜数μmである。
その幅が、小パターンの幅より大きいパターンという意
味である。大パターンの幅としては、例えば、数十〜数
百μmである。小パターンの幅としては、例えば、0.
1〜数μmである。
【0011】また、本発明において、グローバル段差と
は、小パターンの配線層上に位置する層間絶縁層の厚み
が、大パターンの配線層上に位置する層間絶縁層の厚み
より小さくなることにより生じる段差である。
は、小パターンの配線層上に位置する層間絶縁層の厚み
が、大パターンの配線層上に位置する層間絶縁層の厚み
より小さくなることにより生じる段差である。
【0012】本発明にかかる半導体装置は、以下の構成
にすることができる。すなわち、本発明において、前記
第1の配線層と前記第1のダミーパターンとの距離の最
小値、前記第1の配線層と前記第2のダミーパターンと
の距離の最小値、および前記第2の配線層と前記第2の
ダミーパターンとの距離の最小値は、それぞれ、前記半
導体装置の作製上の加工最小寸法であり、前記第1の配
線層と前記第1のダミーパターンとの距離の最大値、前
記第1の配線層と前記第2のダミーパターンとの距離の
最大値、および前記第2の配線層と前記第2のダミーパ
ターンとの距離の最大値は、それぞれ、前記半導体装置
のデザインルール上の配線層幅の大きさである。
にすることができる。すなわち、本発明において、前記
第1の配線層と前記第1のダミーパターンとの距離の最
小値、前記第1の配線層と前記第2のダミーパターンと
の距離の最小値、および前記第2の配線層と前記第2の
ダミーパターンとの距離の最小値は、それぞれ、前記半
導体装置の作製上の加工最小寸法であり、前記第1の配
線層と前記第1のダミーパターンとの距離の最大値、前
記第1の配線層と前記第2のダミーパターンとの距離の
最大値、および前記第2の配線層と前記第2のダミーパ
ターンとの距離の最大値は、それぞれ、前記半導体装置
のデザインルール上の配線層幅の大きさである。
【0013】まず、上記最小値を、半導体装置の作製上
の加工最小寸法、とした理由を説明する。第1の配線層
と第1のダミーパターンとの距離の最小値、第1の配線
層と第2のダミーパターンとの距離の最小値、および第
2の配線層と第2のダミーパターンとの距離の最小値
は、それぞれ、できるだけ小さいほうが、大パターンの
配線層が位置している状態に、より、近づけることがで
きる。しかし、これらの距離を半導体装置の作製上の加
工最小寸法より小さくできないので、半導体装置の作製
上の加工最小寸法を上記最小値としている。
の加工最小寸法、とした理由を説明する。第1の配線層
と第1のダミーパターンとの距離の最小値、第1の配線
層と第2のダミーパターンとの距離の最小値、および第
2の配線層と第2のダミーパターンとの距離の最小値
は、それぞれ、できるだけ小さいほうが、大パターンの
配線層が位置している状態に、より、近づけることがで
きる。しかし、これらの距離を半導体装置の作製上の加
工最小寸法より小さくできないので、半導体装置の作製
上の加工最小寸法を上記最小値としている。
【0014】次に、上記最大値を、半導体装置のデザイ
ンルール上の配線層幅の大きさ、とした理由を説明す
る。上述のように、配線層とダミーパターンとの距離が
小さいほど平坦化効果が向上する。逆に、この距離が大
きいほど平坦化効果が低下する。この距離の最大値を、
半導体装置のデザインルール上の配線層幅以下とするこ
とにより、デザインルールを変更する等の特別な手段を
用いることなく、十分なフォーカス余裕を保ってパター
ン形成ができる。
ンルール上の配線層幅の大きさ、とした理由を説明す
る。上述のように、配線層とダミーパターンとの距離が
小さいほど平坦化効果が向上する。逆に、この距離が大
きいほど平坦化効果が低下する。この距離の最大値を、
半導体装置のデザインルール上の配線層幅以下とするこ
とにより、デザインルールを変更する等の特別な手段を
用いることなく、十分なフォーカス余裕を保ってパター
ン形成ができる。
【0015】本発明において、平坦性シリコン酸化膜と
は、具体的には、シリコン化合物と過酸化水素との重縮
合反応によって形成されたシリコン酸化膜、有機SOG
(Spin On Glass)膜、無機SOG膜、テオスなどの
有機シランと、オゾンや水と、を反応させて形成された
シリコン酸化膜がある。
は、具体的には、シリコン化合物と過酸化水素との重縮
合反応によって形成されたシリコン酸化膜、有機SOG
(Spin On Glass)膜、無機SOG膜、テオスなどの
有機シランと、オゾンや水と、を反応させて形成された
シリコン酸化膜がある。
【0016】ここで、シリコン化合物と過酸化水素との
重縮合反応によって形成されたシリコン酸化膜について
詳細に説明する。
重縮合反応によって形成されたシリコン酸化膜について
詳細に説明する。
【0017】上記シリコン酸化膜は、シリコン化合物と
過酸化水素とをCVD法によって反応させることにより
形成されるので、平坦性シリコン酸化膜となる。すなわ
ち、この製造方法により形成される上記シリコン酸化膜
は、それ自体で高い流動性を有し、優れた自己平坦化特
性を有する。そのメカニズムは、シリコン化合物と過酸
化水素とをCVD法によって反応させると、気相中にお
いてシラノールが形成され、このシラノールがウエハ表
面に堆積することにより流動性のよい膜が形成されるこ
とによると考えられる。
過酸化水素とをCVD法によって反応させることにより
形成されるので、平坦性シリコン酸化膜となる。すなわ
ち、この製造方法により形成される上記シリコン酸化膜
は、それ自体で高い流動性を有し、優れた自己平坦化特
性を有する。そのメカニズムは、シリコン化合物と過酸
化水素とをCVD法によって反応させると、気相中にお
いてシラノールが形成され、このシラノールがウエハ表
面に堆積することにより流動性のよい膜が形成されるこ
とによると考えられる。
【0018】例えば、シリコン化合物としてモノシラン
を用いた場合には、下記式(1),(1)’などで示さ
れる反応でシラノールが形成される。
を用いた場合には、下記式(1),(1)’などで示さ
れる反応でシラノールが形成される。
【0019】式(1) SiH4+2H2O2 → Si(OH)4+2H2 式(1)’ SiH4+3H2O2 → Si(OH)4+2H2O+H2 そして、式(1),(1)’で形成されたシラノール
は、下記式(2)で示される重縮合反応で水が脱離する
ことにより、シリコン酸化物となる。
は、下記式(2)で示される重縮合反応で水が脱離する
ことにより、シリコン酸化物となる。
【0020】式(2) Si(OH)4 → SiO2+2H2O 上記シリコン化合物としては、例えばモノシラン、ジシ
ラン、SiH2Cl2、SiF4などの無機シラン化合
物、およびCH3SiH3、ジメチルシラン、トリプロピ
ルシラン、テトラエトキシシランなどの有機シラン化合
物などを例示することができる。
ラン、SiH2Cl2、SiF4などの無機シラン化合
物、およびCH3SiH3、ジメチルシラン、トリプロピ
ルシラン、テトラエトキシシランなどの有機シラン化合
物などを例示することができる。
【0021】また、上記シリコン酸化膜の形成は、上記
シリコン化合物が無機シラン化合物の場合には、0〜2
0℃の温度条件下で、上記シリコン化合物が有機シラン
化合物の場合には、0〜150℃の温度条件下で、減圧
CVD法によって行われることが望ましい。この成膜工
程で、温度が上記上限値より高いと、上記式(2)の重
縮合反応が進みすぎることにより、上記シリコン酸化膜
の流動性が低くなり、良好な平坦性が得られにくい。ま
た、温度が上記下限値より低いと、チャンバー内での分
解水分の吸着およびチャンバー外での結露が発生し、成
膜装置のコントロールが困難となる不都合がある。
シリコン化合物が無機シラン化合物の場合には、0〜2
0℃の温度条件下で、上記シリコン化合物が有機シラン
化合物の場合には、0〜150℃の温度条件下で、減圧
CVD法によって行われることが望ましい。この成膜工
程で、温度が上記上限値より高いと、上記式(2)の重
縮合反応が進みすぎることにより、上記シリコン酸化膜
の流動性が低くなり、良好な平坦性が得られにくい。ま
た、温度が上記下限値より低いと、チャンバー内での分
解水分の吸着およびチャンバー外での結露が発生し、成
膜装置のコントロールが困難となる不都合がある。
【0022】この製造方法により形成される上記シリコ
ン酸化膜は、下地の段差を十分にカバーできる程度の膜
厚で形成されることが望ましい。上記シリコン酸化膜の
膜厚は、その下限値は下地の凹凸の高さに依存するが、
好ましくは300〜1500nmである。上記シリコン
酸化膜の膜厚が上記上限値を超えると、膜自体のストレ
スでクラックを生ずることがある。
ン酸化膜は、下地の段差を十分にカバーできる程度の膜
厚で形成されることが望ましい。上記シリコン酸化膜の
膜厚は、その下限値は下地の凹凸の高さに依存するが、
好ましくは300〜1500nmである。上記シリコン
酸化膜の膜厚が上記上限値を超えると、膜自体のストレ
スでクラックを生ずることがある。
【0023】本発明にかかる半導体装置は、以下の構成
にすることができる。すなわち、本発明において、前記
第1の領域には、論理回路、アナログ回路又はメモリ回
路が形成されており、前記第2の領域には、ボンディン
グパッド、電源ライン又はテストパターンが形成されて
いる。
にすることができる。すなわち、本発明において、前記
第1の領域には、論理回路、アナログ回路又はメモリ回
路が形成されており、前記第2の領域には、ボンディン
グパッド、電源ライン又はテストパターンが形成されて
いる。
【0024】論理回路、アナログ回路又はメモリ回路に
おける配線層には、小パターンである第1の配線層が使
用される。一方、ボンディングパッド自体、電源ライン
自体又はテストパターン自体が、大パターンである第2
の配線層となる。
おける配線層には、小パターンである第1の配線層が使
用される。一方、ボンディングパッド自体、電源ライン
自体又はテストパターン自体が、大パターンである第2
の配線層となる。
【0025】本発明は、前記半導体装置に備えられる前
記第1および前記第2のダミーパターンのパターンデー
タを作成する方法であって、前記第1および前記第2の
配線層のパターンデータを作成する工程と、前記第1の
配線層と前記第1のダミーパターンとの間の距離および
前記第1の配線層と前記第2のダミーパターンとの間の
距離だけ、前記第1の配線層のパターンを拡大した第1
の拡大パターンデータ、並びに、前記第2の配線層と前
記第2のダミーパターンとの間の距離だけ、前記第2の
配線層のパターンを拡大した第2の拡大パターンデータ
を、それぞれ、作成する工程と、前記第1および前記第
2の拡大パターンデータを反転する工程と、を備えた、
パターンデータ作成方法である。
記第1および前記第2のダミーパターンのパターンデー
タを作成する方法であって、前記第1および前記第2の
配線層のパターンデータを作成する工程と、前記第1の
配線層と前記第1のダミーパターンとの間の距離および
前記第1の配線層と前記第2のダミーパターンとの間の
距離だけ、前記第1の配線層のパターンを拡大した第1
の拡大パターンデータ、並びに、前記第2の配線層と前
記第2のダミーパターンとの間の距離だけ、前記第2の
配線層のパターンを拡大した第2の拡大パターンデータ
を、それぞれ、作成する工程と、前記第1および前記第
2の拡大パターンデータを反転する工程と、を備えた、
パターンデータ作成方法である。
【0026】本発明にかかるパターンデータ作成方法
は、第1および第2の配線層のパターンデータを用い
て、第1および第2のダミーパターンのパターンデータ
を作成しているので、第1および第2のダミーパターン
のパターンデータを容易に得ることができる。また、第
1および第2のダミーパターンのパターンデータを作成
するための特別のCADデータが不要となる。
は、第1および第2の配線層のパターンデータを用い
て、第1および第2のダミーパターンのパターンデータ
を作成しているので、第1および第2のダミーパターン
のパターンデータを容易に得ることができる。また、第
1および第2のダミーパターンのパターンデータを作成
するための特別のCADデータが不要となる。
【0027】
【発明の実施の形態】[デバイス構造の説明]図1は、
本発明の一実施の形態にかかる半導体装置1の断面構造
図である。半導体装置1は、シリコン基板11と、1層
目の金属配線層(1層金属配線層20aおよび1層金属
配線層20b)と、2層目の金属配線層(2層金属配線
層40aおよび2層金属配線層40b)と、3層目の金
属配線層(3層金属配線層60aおよび3層金属配線層
60b)と、を備える。以下、半導体装置1の構造の詳
細を説明する。
本発明の一実施の形態にかかる半導体装置1の断面構造
図である。半導体装置1は、シリコン基板11と、1層
目の金属配線層(1層金属配線層20aおよび1層金属
配線層20b)と、2層目の金属配線層(2層金属配線
層40aおよび2層金属配線層40b)と、3層目の金
属配線層(3層金属配線層60aおよび3層金属配線層
60b)と、を備える。以下、半導体装置1の構造の詳
細を説明する。
【0028】シリコン基板11の主表面は、領域13
a、領域13b及び領域13cを含む。
a、領域13b及び領域13cを含む。
【0029】領域13aには、小パターンの金属配線層
が形成される。また、領域13aには、図示しない論理
回路等が形成される。
が形成される。また、領域13aには、図示しない論理
回路等が形成される。
【0030】領域13bには、大パターンの金属配線層
が形成される。また、領域13bには、図示しない電源
ライン、ボンディングパッド等が形成される。
が形成される。また、領域13bには、図示しない電源
ライン、ボンディングパッド等が形成される。
【0031】領域13cは、領域13aと領域13bと
の境界にある。本実施の形態では、領域13cが境界領
域となる。
の境界にある。本実施の形態では、領域13cが境界領
域となる。
【0032】層間絶縁層30が、領域13a、領域13
b及び領域13cを覆うように、シリコン基板11の主
表面に形成されている。層間絶縁層30上には、1層金
属配線層20a、1層金属配線層20b、1層ダミーパ
ターン20cおよび1層ダミーパターン20dが形成さ
れている。
b及び領域13cを覆うように、シリコン基板11の主
表面に形成されている。層間絶縁層30上には、1層金
属配線層20a、1層金属配線層20b、1層ダミーパ
ターン20cおよび1層ダミーパターン20dが形成さ
れている。
【0033】1層金属配線層20aおよび1層ダミーパ
ターン20cは、領域13aに位置している。1層金属
配線層20aの幅wは、0.1〜数μmである。1層金
属配線層20bは、領域13bに位置している。1層金
属配線層20bの幅Wは、数十〜数百μmである。1層
ダミーパターン20dは、領域13cに位置している。
ターン20cは、領域13aに位置している。1層金属
配線層20aの幅wは、0.1〜数μmである。1層金
属配線層20bは、領域13bに位置している。1層金
属配線層20bの幅Wは、数十〜数百μmである。1層
ダミーパターン20dは、領域13cに位置している。
【0034】層間絶縁層50が、1層金属配線層20
a、20bおよび1層ダミーパターン20c、20dを
覆うように、層間絶縁層30上に形成されている。層間
絶縁層50は、三層構造である。
a、20bおよび1層ダミーパターン20c、20dを
覆うように、層間絶縁層30上に形成されている。層間
絶縁層50は、三層構造である。
【0035】すなわち、ベース層である第3のシリコン
酸化膜52が最下層にある。第3のシリコン酸化膜52
上に第1のシリコン酸化膜54が位置している。第1の
シリコン酸化膜54は、シリコン化合物と過酸化水素と
の重縮合反応によって形成されている。本実施の形態に
おいて、第1のシリコン酸化膜54が平坦性シリコン酸
化膜となる。第1のシリコン酸化膜54上にキャップ層
である第2のシリコン酸化膜56が位置している。
酸化膜52が最下層にある。第3のシリコン酸化膜52
上に第1のシリコン酸化膜54が位置している。第1の
シリコン酸化膜54は、シリコン化合物と過酸化水素と
の重縮合反応によって形成されている。本実施の形態に
おいて、第1のシリコン酸化膜54が平坦性シリコン酸
化膜となる。第1のシリコン酸化膜54上にキャップ層
である第2のシリコン酸化膜56が位置している。
【0036】課題を解決するための手段で説明したよう
に、第1のシリコン酸化膜54は、それ自体で高い流動
性を有する。このため、小パターンである1層金属配線
層20a上に位置する層間絶縁層50の厚みt1(例え
ば、0.5〜0.8μm)が、大パターンである1層金
属配線層20b上に位置する層間絶縁層50の厚みT 1
(例えば、1.0〜1.3μm)より小さくなることに
より、領域13cにはグローバル段差90が発生する。
に、第1のシリコン酸化膜54は、それ自体で高い流動
性を有する。このため、小パターンである1層金属配線
層20a上に位置する層間絶縁層50の厚みt1(例え
ば、0.5〜0.8μm)が、大パターンである1層金
属配線層20b上に位置する層間絶縁層50の厚みT 1
(例えば、1.0〜1.3μm)より小さくなることに
より、領域13cにはグローバル段差90が発生する。
【0037】層間絶縁層50には、1層金属配線層20
aに到達するスルーホール57が形成されている。ま
た、層間絶縁層50には、1層金属配線層20bに到達
するスルーホール58、59が形成されている。スルー
ホール57、58、59の開口部の面積は、それぞれ、
等しい。
aに到達するスルーホール57が形成されている。ま
た、層間絶縁層50には、1層金属配線層20bに到達
するスルーホール58、59が形成されている。スルー
ホール57、58、59の開口部の面積は、それぞれ、
等しい。
【0038】層間絶縁層50上には、2層金属配線層4
0a、2層金属配線層40b、2層ダミーパターン40
cおよび2層ダミーパターン40dが形成されている。
0a、2層金属配線層40b、2層ダミーパターン40
cおよび2層ダミーパターン40dが形成されている。
【0039】2層金属配線層40aおよび2層ダミーパ
ターン40cは、領域13aに位置している。2層金属
配線層40aは、スルーホール57に充填されたアルミ
ニウム膜を含む導電膜により、1層金属配線層20aと
電気的に接続されている。2層金属配線層40aの幅
は、1層金属配線層20aの幅wと同じである。
ターン40cは、領域13aに位置している。2層金属
配線層40aは、スルーホール57に充填されたアルミ
ニウム膜を含む導電膜により、1層金属配線層20aと
電気的に接続されている。2層金属配線層40aの幅
は、1層金属配線層20aの幅wと同じである。
【0040】2層金属配線層40bは、領域13bに位
置している。2層金属配線層40bは、スルーホール5
8、59に充填されたアルミニウム膜を含む導電膜によ
り、1層金属配線層20bと電気的に接続されている。
2層金属配線層40bの幅は、1層金属配線層20bの
幅Wと同じである。
置している。2層金属配線層40bは、スルーホール5
8、59に充填されたアルミニウム膜を含む導電膜によ
り、1層金属配線層20bと電気的に接続されている。
2層金属配線層40bの幅は、1層金属配線層20bの
幅Wと同じである。
【0041】2層ダミーパターン40dは、領域13c
に位置している。
に位置している。
【0042】層間絶縁層70が、2層金属配線層40
a、40bおよび2層ダミーパターン40c、40dを
覆うように、層間絶縁層50上に形成されている。層間
絶縁層70の構造は、層間絶縁層50の構造と同じなの
で、領域13cにはグローバル段差92がある。
a、40bおよび2層ダミーパターン40c、40dを
覆うように、層間絶縁層50上に形成されている。層間
絶縁層70の構造は、層間絶縁層50の構造と同じなの
で、領域13cにはグローバル段差92がある。
【0043】層間絶縁層70には、2層金属配線層40
aに到達するスルーホール71が形成されている。ま
た、層間絶縁層70には、2層金属配線層40bに到達
するスルーホール72、73が形成されている。スルー
ホール71、72、73の開口部の面積は、それぞれ、
等しい。
aに到達するスルーホール71が形成されている。ま
た、層間絶縁層70には、2層金属配線層40bに到達
するスルーホール72、73が形成されている。スルー
ホール71、72、73の開口部の面積は、それぞれ、
等しい。
【0044】層間絶縁層70上には、3層金属配線層6
0a、3層金属配線層60b、3層ダミーパターン60
cおよび3層ダミーパターン60dが形成されている。
0a、3層金属配線層60b、3層ダミーパターン60
cおよび3層ダミーパターン60dが形成されている。
【0045】3層金属配線層60aおよび3層ダミーパ
ターン60cは、領域13aに位置している。3層金属
配線層60aは、スルーホール71に充填されたアルミ
ニウム膜を含む導電膜により、2層金属配線層40aと
電気的に接続されている。3層金属配線層60aの幅
は、1層金属配線層20aの幅wと同じである。
ターン60cは、領域13aに位置している。3層金属
配線層60aは、スルーホール71に充填されたアルミ
ニウム膜を含む導電膜により、2層金属配線層40aと
電気的に接続されている。3層金属配線層60aの幅
は、1層金属配線層20aの幅wと同じである。
【0046】3層金属配線層60bは、領域13bに位
置している。3層金属配線層60bは、スルーホール7
2、73に充填されたアルミニウム膜を含む導電膜によ
り、2層金属配線層40bと電気的に接続されている。
3層金属配線層60bの幅は、1層金属配線層20bの
幅Wと同じである。
置している。3層金属配線層60bは、スルーホール7
2、73に充填されたアルミニウム膜を含む導電膜によ
り、2層金属配線層40bと電気的に接続されている。
3層金属配線層60bの幅は、1層金属配線層20bの
幅Wと同じである。
【0047】3層ダミーパターン60dは、領域13c
に位置している。
に位置している。
【0048】1層金属配線層20aと1層ダミーパター
ン20cとの距離d、1層金属配線層20aと1層ダミ
ーパターン20dとの距離d、1層金属配線層20bと
1層ダミーパターン20dとの距離d、2層金属配線層
40aと2層ダミーパターン40cとの距離d、2層金
属配線層40aと2層ダミーパターン40dとの距離
d、2層金属配線層40bと2層ダミーパターン40d
との距離d、3層金属配線層60aと3層ダミーパター
ン60cとの距離d、3層金属配線層60aと3層ダミ
ーパターン60dとの距離d、3層金属配線層60bと
3層ダミーパターン60dとの距離dは、それぞれ、
0.5〜1.0μmである。本実施の形態では、これら
の距離dを同じにしている。本発明はこれに限らず、こ
れらの距離の値がそれぞれ、異なっていてもよい。
ン20cとの距離d、1層金属配線層20aと1層ダミ
ーパターン20dとの距離d、1層金属配線層20bと
1層ダミーパターン20dとの距離d、2層金属配線層
40aと2層ダミーパターン40cとの距離d、2層金
属配線層40aと2層ダミーパターン40dとの距離
d、2層金属配線層40bと2層ダミーパターン40d
との距離d、3層金属配線層60aと3層ダミーパター
ン60cとの距離d、3層金属配線層60aと3層ダミ
ーパターン60dとの距離d、3層金属配線層60bと
3層ダミーパターン60dとの距離dは、それぞれ、
0.5〜1.0μmである。本実施の形態では、これら
の距離dを同じにしている。本発明はこれに限らず、こ
れらの距離の値がそれぞれ、異なっていてもよい。
【0049】なお、半導体装置1は、層間絶縁層が二つ
の場合(層間絶縁層50、70)についてである。本発
明にかかる半導体装置は、層間絶縁層の数がそれより多
くてもよいし、層間絶縁層の数が一つであってもよい。
の場合(層間絶縁層50、70)についてである。本発
明にかかる半導体装置は、層間絶縁層の数がそれより多
くてもよいし、層間絶縁層の数が一つであってもよい。
【0050】[ダミーパターンにより生じる効果の説
明]ダミーパターンを有する複数のサンプルを作製し、
それぞれのサンプルに生じるグローバル段差を測定し
た。
明]ダミーパターンを有する複数のサンプルを作製し、
それぞれのサンプルに生じるグローバル段差を測定し
た。
【0051】サンプルの条件は、以下のとおりである。
複数列のアルミ配線を形成した。アルミ配線間の距離d
を、0から5μmまで、1μm間隔で変化させた。アル
ミ配線は、幅0.5μm、高さ0.7μmにした。この
アルミ配線上に層間絶縁膜を形成し、サンプルとした。
層間絶縁膜は、以下の構成にした。
複数列のアルミ配線を形成した。アルミ配線間の距離d
を、0から5μmまで、1μm間隔で変化させた。アル
ミ配線は、幅0.5μm、高さ0.7μmにした。この
アルミ配線上に層間絶縁膜を形成し、サンプルとした。
層間絶縁膜は、以下の構成にした。
【0052】ベース層:厚さ0.3μmのシリコン酸化
膜 中間層:厚さ0.8μmのシリコン酸化膜(シリコン化
合物と過酸化水素との重縮合反応) キャップ層:厚さ0.1μmのシリコン酸化膜 そして、サンプルの断面を、電子顕微鏡を用いて写真撮
影し、その写真を用いてグローバル段差を測定した。
膜 中間層:厚さ0.8μmのシリコン酸化膜(シリコン化
合物と過酸化水素との重縮合反応) キャップ層:厚さ0.1μmのシリコン酸化膜 そして、サンプルの断面を、電子顕微鏡を用いて写真撮
影し、その写真を用いてグローバル段差を測定した。
【0053】図2は、距離dとグローバル段差との関係
をグラフにしたものである。このグラフによると、距離
dが約3μmより小さい範囲では、距離dが小さくなる
にしたがい、グローバル段差も小さくなることが分か
る。
をグラフにしたものである。このグラフによると、距離
dが約3μmより小さい範囲では、距離dが小さくなる
にしたがい、グローバル段差も小さくなることが分か
る。
【0054】このグラフは、層間絶縁層が一つの場合の
結果なので、層間絶縁層が複数の場合は、この結果に層
間絶縁層の数をかけ算した値が、グローバル段差とな
る。よって、層間絶縁層の数が増えれば、グローバル段
差も大きくなる。例えば、距離dが0.5μmで、層間
絶縁層が二つの場合、グローバル段差は、150nm×
2=300nm、となる。
結果なので、層間絶縁層が複数の場合は、この結果に層
間絶縁層の数をかけ算した値が、グローバル段差とな
る。よって、層間絶縁層の数が増えれば、グローバル段
差も大きくなる。例えば、距離dが0.5μmで、層間
絶縁層が二つの場合、グローバル段差は、150nm×
2=300nm、となる。
【0055】距離dをどのような値とするかは、許容さ
れるグローバル段差の上限値、層間絶縁層の数、フォー
カスマージン等を考慮して決定する。
れるグローバル段差の上限値、層間絶縁層の数、フォー
カスマージン等を考慮して決定する。
【0056】図2に示すグラフからも分かるように、図
1に示す半導体装置1は、領域13a、13cに、1層
ダミーパターン20c、20dおよび2層ダミーパター
ン40c、40dが設けられているので、領域13a、
13cを、大パターンの金属配線層が位置している状態
と同等にすることができる。このため、層間絶縁層5
0、70の膜厚の大きさは、その下に位置する配線層の
パターンの大小による影響を受けにくくなる。したがっ
て、半導体装置1によれば、グローバル段差90、92
を小さくすることができる。よって、例えば、層間絶縁
層50、70上のレジストを露光(例えば、縮小投影露
光、等倍投影露光又はスキャン型縮小投影露光)すると
き、十分なフォーカス余裕が得られるので、レジストの
解像度を向上させることができる。したがって、層間絶
縁層50、70に所望の形状のスルーホール57、5
8、59、71、72、73を形成することができる。
1に示す半導体装置1は、領域13a、13cに、1層
ダミーパターン20c、20dおよび2層ダミーパター
ン40c、40dが設けられているので、領域13a、
13cを、大パターンの金属配線層が位置している状態
と同等にすることができる。このため、層間絶縁層5
0、70の膜厚の大きさは、その下に位置する配線層の
パターンの大小による影響を受けにくくなる。したがっ
て、半導体装置1によれば、グローバル段差90、92
を小さくすることができる。よって、例えば、層間絶縁
層50、70上のレジストを露光(例えば、縮小投影露
光、等倍投影露光又はスキャン型縮小投影露光)すると
き、十分なフォーカス余裕が得られるので、レジストの
解像度を向上させることができる。したがって、層間絶
縁層50、70に所望の形状のスルーホール57、5
8、59、71、72、73を形成することができる。
【0057】なお、層間絶縁層70を覆うように、他の
層間絶縁層を形成した場合、3層ダミーパターン60
c、60dにより、他の層間絶縁層に生じるグローバル
段差を小さくすることができる。
層間絶縁層を形成した場合、3層ダミーパターン60
c、60dにより、他の層間絶縁層に生じるグローバル
段差を小さくすることができる。
【0058】[パターンデータ作成方法の説明]図3
は、図1に示す半導体装置1に備えられる1層金属配線
層20a、20bおよび1層ダミーパターン20c、2
0dの平面図である。これらを形成するための工程の中
に、フォトリソグラフィ工程がある。この工程では、マ
スクが使用される。このマスクは、CADを用いて設計
される。以下、マスク設計に用いるマスクデータの作成
方法を、図4を用いて説明する。
は、図1に示す半導体装置1に備えられる1層金属配線
層20a、20bおよび1層ダミーパターン20c、2
0dの平面図である。これらを形成するための工程の中
に、フォトリソグラフィ工程がある。この工程では、マ
スクが使用される。このマスクは、CADを用いて設計
される。以下、マスク設計に用いるマスクデータの作成
方法を、図4を用いて説明する。
【0059】図4(A)に示すように、まず、1層金属
配線層20aのパターンデータ20a1および1層金属
配線層20bのパターンデータ20b1を作成する。
配線層20aのパターンデータ20a1および1層金属
配線層20bのパターンデータ20b1を作成する。
【0060】図4(B)に示すように、パターンデータ
20a1を矢印3および矢印5で示す方向に拡大する。
また、パターンデータ20b1を矢印7で示す方向に拡
大する。
20a1を矢印3および矢印5で示す方向に拡大する。
また、パターンデータ20b1を矢印7で示す方向に拡
大する。
【0061】矢印3で示す方向は、1層ダミーパターン
20cが位置する方向である。パターンデータ20a1
が、矢印3で示す方向の延びる長さは、距離dと同じ値
である。矢印5で示す方向は、1層ダミーパターン20
dが位置する方向である。パターンデータ20a1が、
矢印5で示す方向の延びる長さは、距離dと同じ値であ
る。矢印7で示す方向は、1層ダミーパターン20dが
位置する方向である。パターンデータ20b1が、矢印
7で示す方向の延びる長さは、距離dと同じ値である。
20cが位置する方向である。パターンデータ20a1
が、矢印3で示す方向の延びる長さは、距離dと同じ値
である。矢印5で示す方向は、1層ダミーパターン20
dが位置する方向である。パターンデータ20a1が、
矢印5で示す方向の延びる長さは、距離dと同じ値であ
る。矢印7で示す方向は、1層ダミーパターン20dが
位置する方向である。パターンデータ20b1が、矢印
7で示す方向の延びる長さは、距離dと同じ値である。
【0062】上記のように、パターンデータ20a1お
よびパターンデータ20b1を拡大すると、図4(C)
に示すように、拡大パターンデータ20a2および拡大
パターンデータ20b2が得られる。
よびパターンデータ20b1を拡大すると、図4(C)
に示すように、拡大パターンデータ20a2および拡大
パターンデータ20b2が得られる。
【0063】拡大パターンデータ20a2は、パターン
データ20a1から得られたデータである。拡大パター
ンデータ20a2は、パターンデータ20a1に比べ
て、1層ダミーパターン20cが位置する方向に長さl
だけ延び、かつ1層ダミーパターン20dが位置する方
向に長さlだけ延びている。長さlは、距離dと同じ値
である。
データ20a1から得られたデータである。拡大パター
ンデータ20a2は、パターンデータ20a1に比べ
て、1層ダミーパターン20cが位置する方向に長さl
だけ延び、かつ1層ダミーパターン20dが位置する方
向に長さlだけ延びている。長さlは、距離dと同じ値
である。
【0064】拡大パターンデータ20b2は、パターン
データ20b1から得られたデータである。拡大パター
ンデータ20b2は、パターンデータ20b1に比べ
て、1層ダミーパターン20dが位置する方向に長さl
だけ延びている。長さlは、距離dと同じ値である。
データ20b1から得られたデータである。拡大パター
ンデータ20b2は、パターンデータ20b1に比べ
て、1層ダミーパターン20dが位置する方向に長さl
だけ延びている。長さlは、距離dと同じ値である。
【0065】そして、拡大パターンデータ20a2およ
び拡大パターンデータ20b2を反転することにより、
図4(D)に示すように、1層ダミーパターン20cの
パターンデータ20c1および1層ダミーパターン20
dのパターンデータ20d1が得られる。
び拡大パターンデータ20b2を反転することにより、
図4(D)に示すように、1層ダミーパターン20cの
パターンデータ20c1および1層ダミーパターン20
dのパターンデータ20d1が得られる。
【0066】以上のように、本実施の形態にかかるパタ
ーンデータ作成方法は、1層金属配線層20aのパター
ンデータ20a1および1層金属配線層20bのパター
ンデータ20b1を用いて、1層ダミーパターン20c
のパターンデータ20c1および1層ダミーパターン2
0dのパターンデータ20d1を作成しているので、パ
ターンデータ20c1およびパターンデータ20d1を
容易に得ることができる。また、パターンデータ20c
1およびパターンデータ20d1を作成するための特別
のCADデータが不要となる。
ーンデータ作成方法は、1層金属配線層20aのパター
ンデータ20a1および1層金属配線層20bのパター
ンデータ20b1を用いて、1層ダミーパターン20c
のパターンデータ20c1および1層ダミーパターン2
0dのパターンデータ20d1を作成しているので、パ
ターンデータ20c1およびパターンデータ20d1を
容易に得ることができる。また、パターンデータ20c
1およびパターンデータ20d1を作成するための特別
のCADデータが不要となる。
【0067】[デバイスの製造方法の説明]次に、本実
施の形態にかかる半導体装置1の製造方法を説明する。
図5〜図9は、これを工程順に説明するための断面構造
図である。
施の形態にかかる半導体装置1の製造方法を説明する。
図5〜図9は、これを工程順に説明するための断面構造
図である。
【0068】{1層金属配線層、1層ダミーパターンの
形成まで}図5に示すように、シリコン基板11の主表
面には、MOS電界効果トランジスタ等の電子素子が形
成されている。例えば、CVD法により、シリコン酸化
膜を含む層間絶縁層30を、シリコン基板11の主表面
上に形成する。形成条件は、公知の条件を用いることが
できる。層間絶縁層30は、一層構造でもよいし、多層
構造でもよい。
形成まで}図5に示すように、シリコン基板11の主表
面には、MOS電界効果トランジスタ等の電子素子が形
成されている。例えば、CVD法により、シリコン酸化
膜を含む層間絶縁層30を、シリコン基板11の主表面
上に形成する。形成条件は、公知の条件を用いることが
できる。層間絶縁層30は、一層構造でもよいし、多層
構造でもよい。
【0069】そして、層間絶縁層30の上に、例えば、
スパッタリング法により、アルミニウム膜を含む金属層
を形成する。そして、この金属層を、例えば、フォトリ
ソグラフィとエッチングによりパターンニングする。こ
れにより、1層金属配線層20aおよび1層ダミーパタ
ーン20cが領域13aに形成され、1層金属配線層2
0bが領域13bに形成され、1層ダミーパターン20
dが領域13cに形成される。
スパッタリング法により、アルミニウム膜を含む金属層
を形成する。そして、この金属層を、例えば、フォトリ
ソグラフィとエッチングによりパターンニングする。こ
れにより、1層金属配線層20aおよび1層ダミーパタ
ーン20cが領域13aに形成され、1層金属配線層2
0bが領域13bに形成され、1層ダミーパターン20
dが領域13cに形成される。
【0070】1層金属配線層20a、20bおよび1層
ダミーパターン20c、20dは、一層構造でもよい
し、多層構造でもよい。
ダミーパターン20c、20dは、一層構造でもよい
し、多層構造でもよい。
【0071】{層間絶縁層50の形成} (第3のシリコン酸化膜52の形成)図6に示すよう
に、まず、テトラエトキシラン(TEOS)と酸素とを
300〜500℃でプラズマCVD法で反応させること
により、膜厚50〜200nmの第3のシリコン酸化膜
52が形成される。このシリコン酸化膜52は、1層金
属配線層20a、20bおよび1層ダミーパターン20
c、20dの酸化やカスピングもなく、SiH4から成
長させた膜より絶縁性も高く、フッ化水素の水溶液に対
するエッチング速度も遅く、緻密な膜となる。
に、まず、テトラエトキシラン(TEOS)と酸素とを
300〜500℃でプラズマCVD法で反応させること
により、膜厚50〜200nmの第3のシリコン酸化膜
52が形成される。このシリコン酸化膜52は、1層金
属配線層20a、20bおよび1層ダミーパターン20
c、20dの酸化やカスピングもなく、SiH4から成
長させた膜より絶縁性も高く、フッ化水素の水溶液に対
するエッチング速度も遅く、緻密な膜となる。
【0072】(第1のシリコン酸化膜54の形成)図6
に示すように、次に、好ましくは2.5×102Pa以
下、より好ましくは0.3×102〜2.0×102Pa
の減圧下において、窒素ガスをキャリアとして、SiH
4およびH2O2をCVD法により反応させることによ
り、第1のシリコン酸化膜54を形成する。第1のシリ
コン酸化膜54は、少なくとも、下層の第3のシリコン
酸化膜52の段差より大きい膜厚を有し、つまり該段差
を十分にカバーする膜厚で成膜される。また、第1のシ
リコン酸化膜54の膜厚の上限は、該膜中にクラックが
生じない程度に設定される。具体的には、第1のシリコ
ン酸化膜54の膜厚は、より良好な平坦性を得るため
に、下層の段差より厚いことが望ましく、好ましくは3
00〜1500nmに設定される。
に示すように、次に、好ましくは2.5×102Pa以
下、より好ましくは0.3×102〜2.0×102Pa
の減圧下において、窒素ガスをキャリアとして、SiH
4およびH2O2をCVD法により反応させることによ
り、第1のシリコン酸化膜54を形成する。第1のシリ
コン酸化膜54は、少なくとも、下層の第3のシリコン
酸化膜52の段差より大きい膜厚を有し、つまり該段差
を十分にカバーする膜厚で成膜される。また、第1のシ
リコン酸化膜54の膜厚の上限は、該膜中にクラックが
生じない程度に設定される。具体的には、第1のシリコ
ン酸化膜54の膜厚は、より良好な平坦性を得るため
に、下層の段差より厚いことが望ましく、好ましくは3
00〜1500nmに設定される。
【0073】第1のシリコン酸化膜54の成膜温度は、
該膜の成膜時の流動性に関与し、成膜温度が高いと膜の
流動性が低下して平坦性を損なうので、成膜時の温度は
好ましくは0〜20℃、より好ましくは0〜10℃に設
定される。
該膜の成膜時の流動性に関与し、成膜温度が高いと膜の
流動性が低下して平坦性を損なうので、成膜時の温度は
好ましくは0〜20℃、より好ましくは0〜10℃に設
定される。
【0074】また、H2O2の流量は特に制限されない
が、例えば濃度は55〜65体積%で、SiH4の2倍
以上の流量であることが好ましく、膜の均一性並びにス
ループットの点から、例えばガス換算で100〜100
0SCCMの流量範囲に設定されることが望ましい。
が、例えば濃度は55〜65体積%で、SiH4の2倍
以上の流量であることが好ましく、膜の均一性並びにス
ループットの点から、例えばガス換算で100〜100
0SCCMの流量範囲に設定されることが望ましい。
【0075】この工程で形成される第1のシリコン酸化
膜54は、シラノールポリマーの状態にあり、流動性が
よく、高い自己平坦化特性を有する。また、第1のシリ
コン酸化膜54は、多くの水酸基(−OH)を含むため
に吸湿性も高い状態にある。
膜54は、シラノールポリマーの状態にあり、流動性が
よく、高い自己平坦化特性を有する。また、第1のシリ
コン酸化膜54は、多くの水酸基(−OH)を含むため
に吸湿性も高い状態にある。
【0076】(第2のシリコン酸化膜56の形成)図6
に示すように、次に、チャンバ内で減圧下で30〜12
0秒間放置し、第1のシリコン酸化膜54中の水分を多
少除去した後、続けて、SiH4、PH3およびN2Oの
存在下において、温度300〜450℃で200〜60
0kHzの高周波数でプラズマCVD法によってガスを
反応させることにより、膜厚100〜600nmのPS
G膜(第2のシリコン酸化膜)56が形成される。この
第2のシリコン酸化膜56は、第1のシリコン酸化膜5
4の吸湿性が高いことを考慮して、第1のシリコン酸化
膜54の形成に続いて連続的に形成されるか、あるいは
第1のシリコン酸化膜54が水分を含まない雰囲気中で
保存された後に形成されることが望ましい。
に示すように、次に、チャンバ内で減圧下で30〜12
0秒間放置し、第1のシリコン酸化膜54中の水分を多
少除去した後、続けて、SiH4、PH3およびN2Oの
存在下において、温度300〜450℃で200〜60
0kHzの高周波数でプラズマCVD法によってガスを
反応させることにより、膜厚100〜600nmのPS
G膜(第2のシリコン酸化膜)56が形成される。この
第2のシリコン酸化膜56は、第1のシリコン酸化膜5
4の吸湿性が高いことを考慮して、第1のシリコン酸化
膜54の形成に続いて連続的に形成されるか、あるいは
第1のシリコン酸化膜54が水分を含まない雰囲気中で
保存された後に形成されることが望ましい。
【0077】また、第2のシリコン酸化膜56は、後に
行われるアニール処理によって第1のシリコン酸化膜5
4中に含まれる水、水素などのガス化成分の脱離が容易
かつ十分に行われることを考慮して、ポーラス(多孔
性)であることが必要である。そのためには、第2のシ
リコン酸化膜56は、例えば温度が好ましくは450℃
以下、より好ましくは300〜400℃、好ましくは1
MHz以下、より好ましくは200〜600kHzのプ
ラズマCVD法によって成膜され、かつリンなどの不純
物を含むことが望ましい。第2のシリコン酸化膜56に
このような不純物が含まれることにより、第2のシリコ
ン酸化膜56は、よりポーラスな状態となって膜に対す
るストレスを緩和できるだけでなく、アルカリイオン等
に対するゲッタリング効果も持ち合わせることができ
る。このような不純物の濃度は、ゲッタリング効果、耐
ストレス性などの点を考慮して設定される。例えば、不
純物がリンの場合には、2〜6重量%の割合で含まれる
ことが望ましい。
行われるアニール処理によって第1のシリコン酸化膜5
4中に含まれる水、水素などのガス化成分の脱離が容易
かつ十分に行われることを考慮して、ポーラス(多孔
性)であることが必要である。そのためには、第2のシ
リコン酸化膜56は、例えば温度が好ましくは450℃
以下、より好ましくは300〜400℃、好ましくは1
MHz以下、より好ましくは200〜600kHzのプ
ラズマCVD法によって成膜され、かつリンなどの不純
物を含むことが望ましい。第2のシリコン酸化膜56に
このような不純物が含まれることにより、第2のシリコ
ン酸化膜56は、よりポーラスな状態となって膜に対す
るストレスを緩和できるだけでなく、アルカリイオン等
に対するゲッタリング効果も持ち合わせることができ
る。このような不純物の濃度は、ゲッタリング効果、耐
ストレス性などの点を考慮して設定される。例えば、不
純物がリンの場合には、2〜6重量%の割合で含まれる
ことが望ましい。
【0078】また、プラズマCVDにおいて、酸素を含
む化合物としてN2Oを用いることにより、第1のシリ
コン酸化膜54中の水素ボンドの脱離が促進される。そ
の結果、第1のシリコン酸化膜54に含まれる水分およ
び水素などのガス化成分をより確実に除去することがで
きる。
む化合物としてN2Oを用いることにより、第1のシリ
コン酸化膜54中の水素ボンドの脱離が促進される。そ
の結果、第1のシリコン酸化膜54に含まれる水分およ
び水素などのガス化成分をより確実に除去することがで
きる。
【0079】この第2のシリコン酸化膜56の膜厚は、
必要とされる層間絶縁層の厚みを調整する役割と、N2
Oプラズマが水素ボンドを脱離する機能を考慮して、好
ましくは100nm以上、より好ましくは200〜60
0nmに設定される。
必要とされる層間絶縁層の厚みを調整する役割と、N2
Oプラズマが水素ボンドを脱離する機能を考慮して、好
ましくは100nm以上、より好ましくは200〜60
0nmに設定される。
【0080】(アニール処理)図6に示すように、次
に、窒素雰囲気中で、温度350〜500℃でアニール
処理を行う。このアニール処理によって、第1のシリコ
ン酸化膜54および第2のシリコン酸化膜56は緻密化
され、良好な絶縁性並びに耐水性を有する。すなわち、
アニール温度を350℃以上に設定することにより、第
1のシリコン酸化膜54でのシラノールの縮重合反応が
ほぼ完全に行われ、該膜中に含まれる水および水素が十
分に放出されて緻密な膜を形成することができる。ま
た、アニール温度を500℃以下に設定することによ
り、1層金属配線層20b、30を構成するアルミニウ
ム膜に悪影響を与えることがない。アニール温度は許さ
れる限り、高い方が好ましい。なぜなら、(1)層間絶
縁層の絶縁性の向上、(2)後工程における熱処理によ
り、層間絶縁層が悪影響を受けにくい、からである。
に、窒素雰囲気中で、温度350〜500℃でアニール
処理を行う。このアニール処理によって、第1のシリコ
ン酸化膜54および第2のシリコン酸化膜56は緻密化
され、良好な絶縁性並びに耐水性を有する。すなわち、
アニール温度を350℃以上に設定することにより、第
1のシリコン酸化膜54でのシラノールの縮重合反応が
ほぼ完全に行われ、該膜中に含まれる水および水素が十
分に放出されて緻密な膜を形成することができる。ま
た、アニール温度を500℃以下に設定することによ
り、1層金属配線層20b、30を構成するアルミニウ
ム膜に悪影響を与えることがない。アニール温度は許さ
れる限り、高い方が好ましい。なぜなら、(1)層間絶
縁層の絶縁性の向上、(2)後工程における熱処理によ
り、層間絶縁層が悪影響を受けにくい、からである。
【0081】アニール処理においては、第1のシリコン
酸化膜54に対する熱ひずみの影響を小さくするため
に、段階的にもしくは連続的にウエハの温度を上げる、
ランピングアニールを行うことが望ましい。
酸化膜54に対する熱ひずみの影響を小さくするため
に、段階的にもしくは連続的にウエハの温度を上げる、
ランピングアニールを行うことが望ましい。
【0082】なお、層間絶縁層50が、シリコン基板1
1の主表面と、1層金属配線層20a、20bおよび1
層ダミーパターン20c、20dが形成される層との間
(層間絶縁層30の形成位置)にある場合、アルミ配線
が形成されていないので、500℃以上でアニール処理
を行うことができる。
1の主表面と、1層金属配線層20a、20bおよび1
層ダミーパターン20c、20dが形成される層との間
(層間絶縁層30の形成位置)にある場合、アルミ配線
が形成されていないので、500℃以上でアニール処理
を行うことができる。
【0083】以上により、第1のシリコン酸化膜54、
第2のシリコン酸化膜56及び第3のシリコン酸化膜5
2を含む層間絶縁層50が完成する。
第2のシリコン酸化膜56及び第3のシリコン酸化膜5
2を含む層間絶縁層50が完成する。
【0084】{スルーホールの形成}図7に示すよう
に、層間絶縁層50上にレジスト80を形成する。そし
て、レジスト80を縮小投影露光により選択露光する。
レジスト80を現像して、レジスト80に部分的に穴部
80a、80b、80cを形成する。穴部80a、80
b、80cの径は、それぞれ等しい。
に、層間絶縁層50上にレジスト80を形成する。そし
て、レジスト80を縮小投影露光により選択露光する。
レジスト80を現像して、レジスト80に部分的に穴部
80a、80b、80cを形成する。穴部80a、80
b、80cの径は、それぞれ等しい。
【0085】穴部80aは、領域13aに位置してい
る。穴部80a下にスルーホールが形成される。また、
穴部80b、80cは、領域13bに位置している。穴
部80b、80c下にスルーホールが形成される。
る。穴部80a下にスルーホールが形成される。また、
穴部80b、80cは、領域13bに位置している。穴
部80b、80c下にスルーホールが形成される。
【0086】図8に示すように、次に、CHF3とCF4
とを主ガスとした反応性イオンエッチャーで層間絶縁層
50を構成する第1のシリコン酸化膜54、第2のシリ
コン酸化膜56及び第3のシリコン酸化膜52を選択的
に異方性エッチングする。これにより、1層金属配線層
20aに到達するスルーホール57が形成され、1層金
属配線層20bに到達するスルーホール58、59が形
成される。
とを主ガスとした反応性イオンエッチャーで層間絶縁層
50を構成する第1のシリコン酸化膜54、第2のシリ
コン酸化膜56及び第3のシリコン酸化膜52を選択的
に異方性エッチングする。これにより、1層金属配線層
20aに到達するスルーホール57が形成され、1層金
属配線層20bに到達するスルーホール58、59が形
成される。
【0087】スルーホール57、58、59は、開口部
から底部に向かって直線的にスルーホールが小さくなる
テーパー状の側面を有する。テーパーの角度θは、エッ
チング条件などによって一概には規定できないが、たと
えば、5〜15度の傾斜を有する。このようなテーパー
状のスルーホールが得られる理由としては、第1に、第
1のシリコン酸化膜54、第2のシリコン酸化膜56及
び第3のシリコン酸化膜52は、基本的にはほぼ同じエ
ッチング速度を有し、さらに第1のシリコン酸化膜54
は第2のシリコン酸化膜56に比べてエッチング速度が
わずかに小さいこと、第2に、各シリコン酸化膜の界面
が極めて良好に密着していることにある。このようなテ
ーパ状のスルーホール内では、後述するように、アルミ
ニウム膜の良好な堆積が可能である。
から底部に向かって直線的にスルーホールが小さくなる
テーパー状の側面を有する。テーパーの角度θは、エッ
チング条件などによって一概には規定できないが、たと
えば、5〜15度の傾斜を有する。このようなテーパー
状のスルーホールが得られる理由としては、第1に、第
1のシリコン酸化膜54、第2のシリコン酸化膜56及
び第3のシリコン酸化膜52は、基本的にはほぼ同じエ
ッチング速度を有し、さらに第1のシリコン酸化膜54
は第2のシリコン酸化膜56に比べてエッチング速度が
わずかに小さいこと、第2に、各シリコン酸化膜の界面
が極めて良好に密着していることにある。このようなテ
ーパ状のスルーホール内では、後述するように、アルミ
ニウム膜の良好な堆積が可能である。
【0088】以下に、本願発明者らが測定した各シリコ
ン酸化膜のドライエッチング速度を記載する。なお、ド
ライエッチングは、パワー;800W、気圧;20P
a、エッチャントガス;CF4:CHF3:He=1:
2:9の条件で行った。
ン酸化膜のドライエッチング速度を記載する。なお、ド
ライエッチングは、パワー;800W、気圧;20P
a、エッチャントガス;CF4:CHF3:He=1:
2:9の条件で行った。
【0089】 第1のシリコン酸化膜54 ;525nm/分 第2のシリコン酸化膜56 ;550nm/分 第3のシリコン酸化膜52 ;500nm/分 {脱ガス処理}まず、脱ガス工程を含む熱処理ついて説
明する。ランプチャンバで、1.5×10-4Pa以下の
ベース圧力、150〜350℃、好ましくは150〜2
50℃の温度で30〜60秒間のランプ加熱(熱処理
A)を施す。次いで、別のチャンバで1×10-1〜15
×10-1Paの圧力でアルゴンガスを導入し、300〜
500℃の温度で、30〜300秒間の熱処理(脱ガス
工程;熱処理B)を行うことによって、脱ガス処理を行
う。
明する。ランプチャンバで、1.5×10-4Pa以下の
ベース圧力、150〜350℃、好ましくは150〜2
50℃の温度で30〜60秒間のランプ加熱(熱処理
A)を施す。次いで、別のチャンバで1×10-1〜15
×10-1Paの圧力でアルゴンガスを導入し、300〜
500℃の温度で、30〜300秒間の熱処理(脱ガス
工程;熱処理B)を行うことによって、脱ガス処理を行
う。
【0090】この工程においては、まず、熱処理Aにお
いて、主として、ウエハの裏面および側面を含むウエハ
全体を加熱処理することにより、ウエハに付着している
水分などを除去できる。
いて、主として、ウエハの裏面および側面を含むウエハ
全体を加熱処理することにより、ウエハに付着している
水分などを除去できる。
【0091】さらに、熱処理Bにおいて、主として、層
間絶縁層50を構成する第1のシリコン酸化膜54中の
ガス化成分(H,H2O)を除去することができる。そ
の結果、次工程のバリア層およびアルミニウム膜の形成
時に、層間絶縁層50からのガス化成分の発生が防止で
きる。
間絶縁層50を構成する第1のシリコン酸化膜54中の
ガス化成分(H,H2O)を除去することができる。そ
の結果、次工程のバリア層およびアルミニウム膜の形成
時に、層間絶縁層50からのガス化成分の発生が防止で
きる。
【0092】本実施の形態においては、ウェッテング
層、例えばTi膜は数十原子%のガス化成分(O,H,
H2O,N)を固溶することから、この膜を形成する前
に、層間絶縁層50中のガス化成分を除去することが、
スルーホール57、58、59内でのアルミニウム膜の
成膜を良好に行う上で、極めて有効である。ウェッテン
グ層の下位の層間絶縁層50中のガス化成分を十分に除
去しておかないと、ウェッテング層の形成時の温度(通
常、300℃以上)で、層間絶縁層50中のガス化成分
が放出され、このガスがウェッテング層中に取り込まれ
る。さらに、このガスがアルミニウム膜の成膜時にウェ
ッテング層から離脱してウェッテング層とアルミニウム
膜との界面に出てくるため、アルミニウム膜の密着性や
流動性に悪影響を与える。
層、例えばTi膜は数十原子%のガス化成分(O,H,
H2O,N)を固溶することから、この膜を形成する前
に、層間絶縁層50中のガス化成分を除去することが、
スルーホール57、58、59内でのアルミニウム膜の
成膜を良好に行う上で、極めて有効である。ウェッテン
グ層の下位の層間絶縁層50中のガス化成分を十分に除
去しておかないと、ウェッテング層の形成時の温度(通
常、300℃以上)で、層間絶縁層50中のガス化成分
が放出され、このガスがウェッテング層中に取り込まれ
る。さらに、このガスがアルミニウム膜の成膜時にウェ
ッテング層から離脱してウェッテング層とアルミニウム
膜との界面に出てくるため、アルミニウム膜の密着性や
流動性に悪影響を与える。
【0093】{ウェッテング層の成膜}図9に示すよう
に、スパッタ法により、ウェッテング層41を構成する
膜として、チタン膜を20〜70nmの膜厚で形成す
る。スパッタの温度は、膜厚に応じて、200〜450
℃の範囲で選択される。
に、スパッタ法により、ウェッテング層41を構成する
膜として、チタン膜を20〜70nmの膜厚で形成す
る。スパッタの温度は、膜厚に応じて、200〜450
℃の範囲で選択される。
【0094】{アルミニウム膜の成膜前の脱ガス処理お
よびウエハの冷却}ウエハの冷却を行う前に、ランプチ
ャンバ内において、1.5×10-4Pa以下のベース圧
力、150〜250℃の温度で30〜60秒間の熱処理
(熱処理C)を行い、基板に付着した水などの物質を除
去する。その後、アルミニウム膜を成膜する前に、基板
温度を100℃以下、好ましくは常温〜50℃の温度に
下げる。この冷却工程は、上記熱処理Cにより上昇した
基板温度を下げるために重要なもので、例えば水冷機能
を有するステージ上にウエハを載置して該ウエハ温度を
所定温度まで下げる。
よびウエハの冷却}ウエハの冷却を行う前に、ランプチ
ャンバ内において、1.5×10-4Pa以下のベース圧
力、150〜250℃の温度で30〜60秒間の熱処理
(熱処理C)を行い、基板に付着した水などの物質を除
去する。その後、アルミニウム膜を成膜する前に、基板
温度を100℃以下、好ましくは常温〜50℃の温度に
下げる。この冷却工程は、上記熱処理Cにより上昇した
基板温度を下げるために重要なもので、例えば水冷機能
を有するステージ上にウエハを載置して該ウエハ温度を
所定温度まで下げる。
【0095】このようにウエハの冷却を行うことによ
り、第1のアルミニウム膜42を成膜する際に、層間絶
縁層50およびウェッテング層41、さらにウエハ全面
から放出されるガス量を極力少なくすることができる。
その結果、ウェッテング層41と第1のアルミニウム膜
42との界面に吸着する、カバレッジ性や密着性に有害
なガスの影響を防ぐことができる。
り、第1のアルミニウム膜42を成膜する際に、層間絶
縁層50およびウェッテング層41、さらにウエハ全面
から放出されるガス量を極力少なくすることができる。
その結果、ウェッテング層41と第1のアルミニウム膜
42との界面に吸着する、カバレッジ性や密着性に有害
なガスの影響を防ぐことができる。
【0096】{アルミニウム膜の成膜}図9に示すよう
に、まず、200℃以下、より好ましくは30〜100
℃の温度で、0.2〜1.0重量%の銅を含むアルミニ
ウムを膜厚150〜300nmでスパッタによって高速
度で成膜し、第1のアルミニウム膜42が形成される。
続いて、同一チャンバ内で基板温度420〜460℃に
加熱して、同様に銅を含むアルミニウムをスパッタによ
り低速度で成膜し、膜厚300〜600nmの第2のア
ルミニウム膜43が形成される。ここで、アルミニウム
膜の成膜において、「高速度」とは、成膜条件や製造さ
れるデバイスの設計事項によって一概に規定できない
が、おおよそ10nm/秒以上のスパッタ速度を意味
し、「低速度」とは、おおよそ3nm/秒以下のスパッ
タ速度を意味する。
に、まず、200℃以下、より好ましくは30〜100
℃の温度で、0.2〜1.0重量%の銅を含むアルミニ
ウムを膜厚150〜300nmでスパッタによって高速
度で成膜し、第1のアルミニウム膜42が形成される。
続いて、同一チャンバ内で基板温度420〜460℃に
加熱して、同様に銅を含むアルミニウムをスパッタによ
り低速度で成膜し、膜厚300〜600nmの第2のア
ルミニウム膜43が形成される。ここで、アルミニウム
膜の成膜において、「高速度」とは、成膜条件や製造さ
れるデバイスの設計事項によって一概に規定できない
が、おおよそ10nm/秒以上のスパッタ速度を意味
し、「低速度」とは、おおよそ3nm/秒以下のスパッ
タ速度を意味する。
【0097】図10に、第1および第2のアルミニウム
膜42、43を成膜するためのスパッタ装置の一例を示
す。このスパッタ装置は、チャンバ200内に、電極を
かねるターゲット202およびステージをかねる電極2
04を有する。電極204上には処理される基板(ウエ
ハ)Wが設置される。チャンバ200には、第1のガス
供給路206が接続され、電極204には、第2のガス
供給路208が接続されている。ガス供給路206,2
08からは、いずれもアルゴンガスが供給される。そし
て、第2のガス供給路208から供給されるガスによっ
て、ウエハWの温度が制御される。なお、チャンバ20
0内のガスを排出するための手段は図示しない。
膜42、43を成膜するためのスパッタ装置の一例を示
す。このスパッタ装置は、チャンバ200内に、電極を
かねるターゲット202およびステージをかねる電極2
04を有する。電極204上には処理される基板(ウエ
ハ)Wが設置される。チャンバ200には、第1のガス
供給路206が接続され、電極204には、第2のガス
供給路208が接続されている。ガス供給路206,2
08からは、いずれもアルゴンガスが供給される。そし
て、第2のガス供給路208から供給されるガスによっ
て、ウエハWの温度が制御される。なお、チャンバ20
0内のガスを排出するための手段は図示しない。
【0098】このようなスパッタ装置を用いて基板温度
をコントロールした一例を図11に示す。図11におい
て、横軸は経過時間を示し、縦軸は基板(ウエハ)温度
を示す。また、図11において、符号aで示すラインは
スパッタ装置のステージ204の温度を350℃に設定
したときの基板温度変化を示し、符号bで示すラインは
第2のガス供給路208を通して高温のアルゴンガスを
チャンバ内に供給することによってステージ204の温
度を高めていったときの基板温度の変化を示している。
をコントロールした一例を図11に示す。図11におい
て、横軸は経過時間を示し、縦軸は基板(ウエハ)温度
を示す。また、図11において、符号aで示すラインは
スパッタ装置のステージ204の温度を350℃に設定
したときの基板温度変化を示し、符号bで示すラインは
第2のガス供給路208を通して高温のアルゴンガスを
チャンバ内に供給することによってステージ204の温
度を高めていったときの基板温度の変化を示している。
【0099】例えば、基板の温度制御は以下のように行
われる。まず、ステージ204の温度は、予め、第2の
アルミニウム膜を形成するための温度(350〜500
℃)に設定されている。第1のアルミニウム膜を形成す
る際には、第2のガス供給路208からのガスの供給は
なく、基板温度はステージ204による熱によって、図
11の符号aで示すように徐々に上昇する。第2のアル
ミニウム膜を形成する際には、第2のガス供給路208
を介して加熱されたガスが供給されることによって図1
1の符号bで示すように、基板温度は急激に上昇し、所
定の温度で一定になるように制御される。
われる。まず、ステージ204の温度は、予め、第2の
アルミニウム膜を形成するための温度(350〜500
℃)に設定されている。第1のアルミニウム膜を形成す
る際には、第2のガス供給路208からのガスの供給は
なく、基板温度はステージ204による熱によって、図
11の符号aで示すように徐々に上昇する。第2のアル
ミニウム膜を形成する際には、第2のガス供給路208
を介して加熱されたガスが供給されることによって図1
1の符号bで示すように、基板温度は急激に上昇し、所
定の温度で一定になるように制御される。
【0100】図11に示す例では、ステージ温度が35
0℃に設定され、そして、基板温度が125〜150℃
に設定されている間に第1のアルミニウム膜42が成膜
され、その後すぐに第2のアルミニウム膜43の成膜が
行われる。
0℃に設定され、そして、基板温度が125〜150℃
に設定されている間に第1のアルミニウム膜42が成膜
され、その後すぐに第2のアルミニウム膜43の成膜が
行われる。
【0101】アルミニウム膜の成膜においては、成膜速
度および基板温度制御とともに、スパッタ装置に印加さ
れるパワーの制御も重要である。つまり、成膜速度とも
関連するが、第1のアルミニウム膜42の成膜は高いパ
ワーで行われ、第2のアルミニウム膜43は低いパワー
で行われ、さらに高いパワーから低いパワーに切り換え
る際にパワーをゼロにしないことが重要である。パワー
をゼロにすると、減圧下においても第1のアルミニウム
膜の表面に酸化膜が形成され、第1のアルミニウム膜に
対する第2のアルミニウム膜の濡れ性が低下し、両者の
密着性が悪くなる。言い換えれば、パワーを常に印加す
ることにより、成膜中のアルミニウム膜の表面に活性な
アルミニウムを供給し続けることができ、酸化膜の形成
を抑制できる。なお、パワーの大きさは、スパッタ装置
や成膜条件などに依存し一概に規定できないが、例えば
図11に示す温度条件の場合、高パワーが5〜10k
W、低パワーが300W〜1kWに設定されることが望
ましい。
度および基板温度制御とともに、スパッタ装置に印加さ
れるパワーの制御も重要である。つまり、成膜速度とも
関連するが、第1のアルミニウム膜42の成膜は高いパ
ワーで行われ、第2のアルミニウム膜43は低いパワー
で行われ、さらに高いパワーから低いパワーに切り換え
る際にパワーをゼロにしないことが重要である。パワー
をゼロにすると、減圧下においても第1のアルミニウム
膜の表面に酸化膜が形成され、第1のアルミニウム膜に
対する第2のアルミニウム膜の濡れ性が低下し、両者の
密着性が悪くなる。言い換えれば、パワーを常に印加す
ることにより、成膜中のアルミニウム膜の表面に活性な
アルミニウムを供給し続けることができ、酸化膜の形成
を抑制できる。なお、パワーの大きさは、スパッタ装置
や成膜条件などに依存し一概に規定できないが、例えば
図11に示す温度条件の場合、高パワーが5〜10k
W、低パワーが300W〜1kWに設定されることが望
ましい。
【0102】このように、同一チャンバ内で第1のアル
ミニウム膜42および第2のアルミニウム膜43を連続
的に成膜することにより、温度およびパワーの制御を厳
密に行うことができ、従来よりも低温でかつ安定したア
ルミニウム膜を効率よく形成することが可能となる。
ミニウム膜42および第2のアルミニウム膜43を連続
的に成膜することにより、温度およびパワーの制御を厳
密に行うことができ、従来よりも低温でかつ安定したア
ルミニウム膜を効率よく形成することが可能となる。
【0103】第1のアルミニウム膜42の膜厚は、良好
なステップカバレッジで連続層を形成することができる
こと、並びに第1のアルミニウム膜42より下層のウェ
ッテング層41および層間絶縁層50からのガス化成分
の放出を抑制できることなどを考慮して、適正な範囲が
選択されるが、例えば100〜300nmが望ましい。
また、第2のアルミニウム膜43は、スルーホールの大
きさ並びにそのアスペクト比などによって決定される
が、例えばアスペクト比が3程度で0.5μm以下のホ
ールを埋めるためには、300〜800nmの膜厚が必
要である。
なステップカバレッジで連続層を形成することができる
こと、並びに第1のアルミニウム膜42より下層のウェ
ッテング層41および層間絶縁層50からのガス化成分
の放出を抑制できることなどを考慮して、適正な範囲が
選択されるが、例えば100〜300nmが望ましい。
また、第2のアルミニウム膜43は、スルーホールの大
きさ並びにそのアスペクト比などによって決定される
が、例えばアスペクト比が3程度で0.5μm以下のホ
ールを埋めるためには、300〜800nmの膜厚が必
要である。
【0104】{反射防止膜の成膜}図9に示すように、
さらに、別のスパッタチャンバで、スパッタによりTi
Nを堆積することにより、膜厚30〜80nmの反射防
止膜44が形成される。
さらに、別のスパッタチャンバで、スパッタによりTi
Nを堆積することにより、膜厚30〜80nmの反射防
止膜44が形成される。
【0105】その後、Cl2とBCl3のガスを主体とす
る異方性ドライエッチング装置で前記ウェッテング層4
1、第1のアルミニウム膜42、第2のアルミニウム膜
43および反射防止膜44からなる堆積層を選択的にエ
ッチングして、領域13aに2層金属配線層40aおよ
び2層ダミーパターン40cを形成し、領域13bに2
層金属配線層40bを形成し、領域13cに2層ダミー
パターン40dを形成する。
る異方性ドライエッチング装置で前記ウェッテング層4
1、第1のアルミニウム膜42、第2のアルミニウム膜
43および反射防止膜44からなる堆積層を選択的にエ
ッチングして、領域13aに2層金属配線層40aおよ
び2層ダミーパターン40cを形成し、領域13bに2
層金属配線層40bを形成し、領域13cに2層ダミー
パターン40dを形成する。
【0106】このようにして形成された2層金属配線層
40a、40bでは、アスペクト比が0.5〜5.0
で、一辺が0.2〜2.0μmのスルーホール57、5
8、59内において、ボイドを発生させることなく良好
なステップカバレッジでアルミニウムが埋め込まれるこ
とが確認された。
40a、40bでは、アスペクト比が0.5〜5.0
で、一辺が0.2〜2.0μmのスルーホール57、5
8、59内において、ボイドを発生させることなく良好
なステップカバレッジでアルミニウムが埋め込まれるこ
とが確認された。
【0107】図1に示すように、層間絶縁層50と同じ
構成の層間絶縁層70を、2層金属配線層40a、40
bおよび2層ダミーパターン40c、40dを覆うよう
に、層間絶縁層50上に形成する。層間絶縁層70の形
成条件は、層間絶縁層50の形成条件と同じである。
構成の層間絶縁層70を、2層金属配線層40a、40
bおよび2層ダミーパターン40c、40dを覆うよう
に、層間絶縁層50上に形成する。層間絶縁層70の形
成条件は、層間絶縁層50の形成条件と同じである。
【0108】2層金属配線層40aを露出させるスルー
ホール71および2層金属配線層40bを露出させるス
ルーホール72、73を、層間絶縁層70に形成する。
スルーホール71、72、73の形成条件は、スルーホ
ール57、58、59の形成条件と同じである。
ホール71および2層金属配線層40bを露出させるス
ルーホール72、73を、層間絶縁層70に形成する。
スルーホール71、72、73の形成条件は、スルーホ
ール57、58、59の形成条件と同じである。
【0109】層間絶縁層70上に、3層金属配線層60
a、60bおよび3層ダミーパターン60c、60dを
形成する。3層金属配線層60aは、領域13aに位置
し、スルーホール71を介して2層金属配線層40aと
電気的に接続されている。また、3層金属配線層60b
は、領域13bに位置し、スルーホール72、73を介
して2層金属配線層40bと電気的に接続されている。
a、60bおよび3層ダミーパターン60c、60dを
形成する。3層金属配線層60aは、領域13aに位置
し、スルーホール71を介して2層金属配線層40aと
電気的に接続されている。また、3層金属配線層60b
は、領域13bに位置し、スルーホール72、73を介
して2層金属配線層40bと電気的に接続されている。
【0110】なお、本実施の形態では、1層ダミーパタ
ーン20c、20dは、1層金属配線層20a、20b
と同時に形成し、2層ダミーパターン40c、40d
は、2層金属配線層40a、40bと同時に形成し、3
層ダミーパターン60c、60dは、3層金属配線層6
0a、60bと同時に形成している。本発明は、これに
限定されず、別々に形成してもよい。
ーン20c、20dは、1層金属配線層20a、20b
と同時に形成し、2層ダミーパターン40c、40d
は、2層金属配線層40a、40bと同時に形成し、3
層ダミーパターン60c、60dは、3層金属配線層6
0a、60bと同時に形成している。本発明は、これに
限定されず、別々に形成してもよい。
【0111】[デバイスの製造方法の効果の説明] {効果1}本実施の形態によれば、SiH4およびH2O
2をCVD法による反応によって得られる、シラノール
を含む第1のシリコン酸化膜54を形成することによ
り、極めて良好な平坦性を有する層間絶縁層50、70
を形成することができる。よって、配線層の加工などを
含めたプロセスマージンを増加させ、品質および歩留ま
りを向上させることができる。
2をCVD法による反応によって得られる、シラノール
を含む第1のシリコン酸化膜54を形成することによ
り、極めて良好な平坦性を有する層間絶縁層50、70
を形成することができる。よって、配線層の加工などを
含めたプロセスマージンを増加させ、品質および歩留ま
りを向上させることができる。
【0112】特に、層間絶縁層50をシリコン基板11
の主表面と、1層金属配線層20a、20bおよび1層
ダミーパターン20c、20dが位置している層との間
(層間絶縁層30の形成位置)に形成した場合、次のこ
とが言える。層間絶縁層50は、従来のBPSG膜のリ
フロー温度に比べ、かなり低温で平坦化された膜となる
ため、パンチスルーや接合リークなどの点で特性を改善
することができ、したがって、素子の微細化および信頼
性の高いコンタクト構造を達成することができ、また製
造プロセス上も有利である。
の主表面と、1層金属配線層20a、20bおよび1層
ダミーパターン20c、20dが位置している層との間
(層間絶縁層30の形成位置)に形成した場合、次のこ
とが言える。層間絶縁層50は、従来のBPSG膜のリ
フロー温度に比べ、かなり低温で平坦化された膜となる
ため、パンチスルーや接合リークなどの点で特性を改善
することができ、したがって、素子の微細化および信頼
性の高いコンタクト構造を達成することができ、また製
造プロセス上も有利である。
【0113】{効果2}本実施の形態によれば、アルミ
ニウム膜のスパッタ前に少なくとも脱ガス工程と冷却工
程を含み、さらに好ましくは同一チャンバ内で連続的に
アルミニウム膜を成膜することにより、0.2μm程度
までのスルーホールをアルミニウムあるいはアルミニウ
ム合金だけで埋め込むことが可能となり、信頼性および
歩留まりの点で向上がはかれた。また、コンタクト部を
構成するアルミニウム膜における銅等の偏析や結晶粒の
異常成長もなく、マイグレーション等を含めた信頼性の
点でも良好であることが確認された。
ニウム膜のスパッタ前に少なくとも脱ガス工程と冷却工
程を含み、さらに好ましくは同一チャンバ内で連続的に
アルミニウム膜を成膜することにより、0.2μm程度
までのスルーホールをアルミニウムあるいはアルミニウ
ム合金だけで埋め込むことが可能となり、信頼性および
歩留まりの点で向上がはかれた。また、コンタクト部を
構成するアルミニウム膜における銅等の偏析や結晶粒の
異常成長もなく、マイグレーション等を含めた信頼性の
点でも良好であることが確認された。
【0114】本実施の形態において、スルーホールに、
第1および第2のアルミニウム膜42、43が良好に埋
め込まれた理由としては、上記したスルーホールの形状
のほか、以下のことが考えられる。
第1および第2のアルミニウム膜42、43が良好に埋
め込まれた理由としては、上記したスルーホールの形状
のほか、以下のことが考えられる。
【0115】(a)脱ガス工程を行うことにより、層間
絶縁層50(層間絶縁層70)に含まれる水や窒素をガ
ス化して充分に放出することにより、その後の第1のア
ルミニウム膜42の成膜において、層間絶縁層50やウ
ェッテング層41からのガスの発生を防止することで、
ウェッテング層41と第1のアルミニウム膜42との密
着性を高め、良好なステップカバレッジの成膜が可能で
あったこと。
絶縁層50(層間絶縁層70)に含まれる水や窒素をガ
ス化して充分に放出することにより、その後の第1のア
ルミニウム膜42の成膜において、層間絶縁層50やウ
ェッテング層41からのガスの発生を防止することで、
ウェッテング層41と第1のアルミニウム膜42との密
着性を高め、良好なステップカバレッジの成膜が可能で
あったこと。
【0116】(b)第1のアルミニウム膜42の成膜に
おいて、基板温度を200℃以下の比較的低温に設定す
ることにより、層間絶縁層50およびウェッテング層4
1に含まれる水分や窒素を放出させないようにして、前
記脱ガス工程の効果に加えて第1のアルミニウム膜42
の密着性を高めたこと。
おいて、基板温度を200℃以下の比較的低温に設定す
ることにより、層間絶縁層50およびウェッテング層4
1に含まれる水分や窒素を放出させないようにして、前
記脱ガス工程の効果に加えて第1のアルミニウム膜42
の密着性を高めたこと。
【0117】(c)さらに、第1のアルミニウム膜42
自体が、基板温度が上がった場合に下層からのガスの発
生を抑制する役割を果たすため、次の第2のアルミニウ
ム膜43の成膜を比較的高い温度で行うことができ、第
2のアルミニウム膜43の流動拡散を良好に行うことが
できること。
自体が、基板温度が上がった場合に下層からのガスの発
生を抑制する役割を果たすため、次の第2のアルミニウ
ム膜43の成膜を比較的高い温度で行うことができ、第
2のアルミニウム膜43の流動拡散を良好に行うことが
できること。
【0118】[実施の形態の変形例]本発明は上記実施
の形態に限定されず、その一部を以下の手段で置き換え
ることができる。
の形態に限定されず、その一部を以下の手段で置き換え
ることができる。
【0119】{1}本実施の形態においては、第2のシ
リコン酸化膜56のプラズマCVDによる成膜時に、酸
素を含む化合物として一酸化二窒素を用いたが、その代
わりにオゾンを用いることもできる。そして、第2のシ
リコン酸化膜56を形成する前に、ウエハをオゾン雰囲
気にさらすことが望ましい。
リコン酸化膜56のプラズマCVDによる成膜時に、酸
素を含む化合物として一酸化二窒素を用いたが、その代
わりにオゾンを用いることもできる。そして、第2のシ
リコン酸化膜56を形成する前に、ウエハをオゾン雰囲
気にさらすことが望ましい。
【0120】例えば、図12に示すベルト炉を用い、ヒ
ーター300によって400〜500℃に加熱された搬
送ベルト302上にウエハWを載置して所定の速度で移
動させる。このとき、第1のガスヘッド304aからオ
ゾンを供給し、2〜8重量%のオゾン雰囲気中を前記ウ
エハWを5分以上の時間をかけて通過させる。次いで、
第2および第3のガスヘッド304b,304cからオ
ゾン、TEOSおよびTMP(P(OCH3)3)をほぼ
常圧で供給し、リンの濃度が3〜6重量%のPSG膜
(第2のシリコン酸化膜)60を、膜厚100〜600
nmで成膜する。なお、図12において符号306は、
カバーを示す。
ーター300によって400〜500℃に加熱された搬
送ベルト302上にウエハWを載置して所定の速度で移
動させる。このとき、第1のガスヘッド304aからオ
ゾンを供給し、2〜8重量%のオゾン雰囲気中を前記ウ
エハWを5分以上の時間をかけて通過させる。次いで、
第2および第3のガスヘッド304b,304cからオ
ゾン、TEOSおよびTMP(P(OCH3)3)をほぼ
常圧で供給し、リンの濃度が3〜6重量%のPSG膜
(第2のシリコン酸化膜)60を、膜厚100〜600
nmで成膜する。なお、図12において符号306は、
カバーを示す。
【0121】このように一酸化二窒素の代わりにオゾン
を用いることにより、常圧CVDによってTEOSによ
るシリコン酸化膜を形成することができる。また、ベル
ト炉を用いることにより、成膜を連続的に効率よく行う
ことができる。
を用いることにより、常圧CVDによってTEOSによ
るシリコン酸化膜を形成することができる。また、ベル
ト炉を用いることにより、成膜を連続的に効率よく行う
ことができる。
【0122】また、オゾン雰囲気中にウエハWをさらす
ことにより、熱脱離スペクトル(TDS)および赤外分
光法(FTIR)によって、第1のシリコン酸化膜54
は吸湿性や水分が十分少ないこと、反応ガスとして一酸
化二窒素を用いた場合と同様に層間絶縁層50の平坦性
が良好であること、および第1のシリコン酸化膜54に
クラックが発生しないことが確認された。
ことにより、熱脱離スペクトル(TDS)および赤外分
光法(FTIR)によって、第1のシリコン酸化膜54
は吸湿性や水分が十分少ないこと、反応ガスとして一酸
化二窒素を用いた場合と同様に層間絶縁層50の平坦性
が良好であること、および第1のシリコン酸化膜54に
クラックが発生しないことが確認された。
【0123】{2}本実施の形態では、第3のシリコン
酸化膜52として、プラズマCVDによるTEOSを用
いたシリコン酸化膜を用いたが、これに代わり他のシリ
コン酸化膜を用いてもよい(特に、層間絶縁層30の形
成位置にある場合)。例えば、このような第3のシリコ
ン酸化膜として、モノシランと一酸化二窒素を用いた高
温減圧熱CVD法によって形成した膜でもよい。このシ
リコン酸化膜は、下地の表面形状に忠実に成膜され、カ
バレッジ性がよいだけでなく、緻密であるのでパッシベ
ーション機能が高く、さらにアニール処理において急激
に昇温しても第1のシリコン酸化膜54にクラックが発
生しにくい。また、熱CVD法を用いるため、プラズマ
ダメージがない利点がある。ここでいう高温とは、70
0〜850℃のことである。
酸化膜52として、プラズマCVDによるTEOSを用
いたシリコン酸化膜を用いたが、これに代わり他のシリ
コン酸化膜を用いてもよい(特に、層間絶縁層30の形
成位置にある場合)。例えば、このような第3のシリコ
ン酸化膜として、モノシランと一酸化二窒素を用いた高
温減圧熱CVD法によって形成した膜でもよい。このシ
リコン酸化膜は、下地の表面形状に忠実に成膜され、カ
バレッジ性がよいだけでなく、緻密であるのでパッシベ
ーション機能が高く、さらにアニール処理において急激
に昇温しても第1のシリコン酸化膜54にクラックが発
生しにくい。また、熱CVD法を用いるため、プラズマ
ダメージがない利点がある。ここでいう高温とは、70
0〜850℃のことである。
【0124】{3}本実施の形態では、層間絶縁層50
は、3層のシリコン酸化膜から構成されているが、これ
に限らず他のシリコン酸化膜を加えてもよい。例えば、
第3のシリコン酸化膜52と第1のシリコン酸化膜54
との間に、プラズマCVD法により形成された、膜厚1
00〜300nmのPSG膜(リンの濃度;1〜6重量
%)を形成してもよい。このPSG膜を入れることによ
り、可動イオンのゲッタリング機能がさらに向上するこ
とが確認された。また、このPSG膜を入れることによ
り、第1のシリコン酸化膜54に作用する第3のシリコ
ン酸化膜52の内部応力を減少及び第3のシリコン酸化
膜52に作用する第1のシリコン酸化膜54の内部応力
を減少させることができる。
は、3層のシリコン酸化膜から構成されているが、これ
に限らず他のシリコン酸化膜を加えてもよい。例えば、
第3のシリコン酸化膜52と第1のシリコン酸化膜54
との間に、プラズマCVD法により形成された、膜厚1
00〜300nmのPSG膜(リンの濃度;1〜6重量
%)を形成してもよい。このPSG膜を入れることによ
り、可動イオンのゲッタリング機能がさらに向上するこ
とが確認された。また、このPSG膜を入れることによ
り、第1のシリコン酸化膜54に作用する第3のシリコ
ン酸化膜52の内部応力を減少及び第3のシリコン酸化
膜52に作用する第1のシリコン酸化膜54の内部応力
を減少させることができる。
【0125】また、例えば、第2のシリコン酸化膜56
の平坦性が不十分な場合、次のようにすることができ
る。第2のシリコン酸化膜56の上に、厚いシリコン酸
化膜を形成し、これをさらにCMPによって平坦化する
のである。
の平坦性が不十分な場合、次のようにすることができ
る。第2のシリコン酸化膜56の上に、厚いシリコン酸
化膜を形成し、これをさらにCMPによって平坦化する
のである。
【図1】本発明の一実施の形態にかかる半導体装置の断
面構造図である。
面構造図である。
【図2】本発明の一実施の形態かかる半導体装置おけ
る、グローバル段差と距離との関係を示すグラフであ
る。
る、グローバル段差と距離との関係を示すグラフであ
る。
【図3】本発明の一実施の形態にかかる半導体装置に備
えられる1層金属配線層および1層ダミーパターンの平
面図である。
えられる1層金属配線層および1層ダミーパターンの平
面図である。
【図4】本発明の一実施の形態にかかるパターンデータ
作成方法を説明するための工程図である。
作成方法を説明するための工程図である。
【図5】本発明の一実施の形態に係る半導体装置の製造
方法の第1工程を示す断面構造図である。
方法の第1工程を示す断面構造図である。
【図6】本発明の一実施の形態に係る半導体装置の製造
方法の第2工程を示す断面構造図である。
方法の第2工程を示す断面構造図である。
【図7】本発明の一実施の形態に係る半導体装置の製造
方法の第3工程を示す断面構造図である。
方法の第3工程を示す断面構造図である。
【図8】本発明の一実施の形態に係る半導体装置の製造
方法の第4工程を示す断面構造図である。
方法の第4工程を示す断面構造図である。
【図9】本発明の一実施の形態に係る半導体装置の製造
方法の第5工程を示す断面構造図である。
方法の第5工程を示す断面構造図である。
【図10】本発明の一実施の形態に用いられるスパッタ
装置の一例を模式的に示す図である。
装置の一例を模式的に示す図である。
【図11】図10に示すスパッタ装置を用いて基板温度
を制御したときの、時間と基板温度との関係を示す図で
ある。
を制御したときの、時間と基板温度との関係を示す図で
ある。
【図12】本発明の一実施の形態に用いられるベルト炉
を模式的に示す図である。
を模式的に示す図である。
1 半導体装置 11 シリコン基板 13a、13b、13c 領域 20a、20b 1層金属配線層 20c、20d 1層ダミーパターン 20a1、20b1 パターンデータ 20a2、20b2 拡大パターンデータ 20c1、20d1 パターンデータ 30 層間絶縁層 40a、40b 2層金属配線層 40c、40d 2層ダミーパターン 50 層間絶縁層 52 第3のシリコン酸化膜 54 第1のシリコン酸化膜 56 第2のシリコン酸化膜 57、58、59 スルーホール 60a、60b 3層金属配線層 60c、60d 3層ダミーパターン 70 層間絶縁層 71、72、73 スルーホール 90、92 グローバル段差
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成12年10月20日(2000.10.
20)
20)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 半導体装置の製造方法
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0001
【補正方法】変更
【補正内容】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関する。
方法に関する。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0007
【補正方法】変更
【補正内容】
【0007】本発明の目的は、グローバル段差を小さく
することができる構造をした半導体装置の製造方法を提
供することである。
することができる構造をした半導体装置の製造方法を提
供することである。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】0008
【補正方法】変更
【補正内容】
【0008】
【課題を解決するための手段】本発明は、半導体基板の
主表面の上方に、配線層およびダミーパターンを形成す
る工程と、前記半導体基板の主表面の上方に、前記配線
層および前記ダミーパターンを覆うように、シリコン化
合物と過酸化水素との重縮合反応によって、第1のシリ
コン酸化膜を含む層間絶縁層を形成する工程と、を備え
る。そして、前記配線層および前記ダミーパターン形成
工程は、第1の領域に、第1の配線層および第1のダミ
ーパターンを形成し、かつ、第2の領域に、前記第1の
配線層よりも配線層の幅が大きい第2の配線層を形成
し、かつ、前記第1の領域と前記第2の領域との間に位
置する境界領域に、第2のダミーパターンを形成する工
程を含む。
主表面の上方に、配線層およびダミーパターンを形成す
る工程と、前記半導体基板の主表面の上方に、前記配線
層および前記ダミーパターンを覆うように、シリコン化
合物と過酸化水素との重縮合反応によって、第1のシリ
コン酸化膜を含む層間絶縁層を形成する工程と、を備え
る。そして、前記配線層および前記ダミーパターン形成
工程は、第1の領域に、第1の配線層および第1のダミ
ーパターンを形成し、かつ、第2の領域に、前記第1の
配線層よりも配線層の幅が大きい第2の配線層を形成
し、かつ、前記第1の領域と前記第2の領域との間に位
置する境界領域に、第2のダミーパターンを形成する工
程を含む。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F033 HH09 HH18 HH33 JJ01 JJ09 JJ18 JJ33 KK08 KK09 KK18 KK33 MM08 NN32 PP15 PP18 PP33 QQ08 QQ09 QQ10 QQ13 QQ16 QQ37 QQ74 QQ85 RR04 RR14 SS01 SS02 SS04 SS12 SS13 SS15 TT02 VV02 VV07 XX01 XX02 XX13 5F058 BA09 BD02 BD04 BD07 BF04 BF07 BF23 BF24 BF25 BF29 BH04 BH12 BJ02 BJ05 5F064 EE14 EE23 EE32 EE33 EE60 GG03 HH06
Claims (5)
- 【請求項1】 第1の領域と第2の領域との境界領域に
グローバル段差が生じている半導体装置であって、 層間絶縁層、第1の配線層、第2の配線層、第1のダミ
ーパターンおよび第2のダミーパターンを備え、 前記第1の配線層は、前記第1の領域に位置し、 前記第1の配線層は、小パターンであり、 前記第2の配線層は、前記第2の領域に位置し、 前記第2の配線層は、大パターンであり、 前記層間絶縁層は、前記第1および前記第2の領域を覆
うように形成され、 前記層間絶縁層は、平坦性シリコン酸化膜を含み、 前記第1の配線層上に位置する前記層間絶縁層の厚み
が、前記第2の配線層上に位置する前記層間絶縁層の厚
みより小さいことにより、前記境界領域には、前記グロ
ーバル段差が生じており、 前記第1のダミーパターンは、前記第1の領域に形成さ
れており、 前記第2のダミーパターンは、前記境界領域に形成され
ている、半導体装置。 - 【請求項2】 請求項1において、 前記第1の配線層と前記第1のダミーパターンとの距離
の最小値、前記第1の配線層と前記第2のダミーパター
ンとの距離の最小値、および前記第2の配線層と前記第
2のダミーパターンとの距離の最小値は、それぞれ、前
記半導体装置の作製上の加工最小寸法であり、 前記第1の配線層と前記第1のダミーパターンとの距離
の最大値、前記第1の配線層と前記第2のダミーパター
ンとの距離の最大値、および前記第2の配線層と前記第
2のダミーパターンとの距離の最大値は、それぞれ、前
記半導体装置のデザインルール上の配線層幅の大きさで
ある、半導体装置。 - 【請求項3】 請求項1または2において、 前記平坦性シリコン酸化膜は、シリコン化合物と過酸化
水素との重縮合反応によって形成されたシリコン酸化
膜、有機SOG(Spin On Glass)膜、無機SOG
膜、有機シランと、オゾンや水と、を反応させて形成さ
れたシリコン酸化膜である、半導体装置。 - 【請求項4】 請求項1〜3のいずれかにおいて、 前記第1の領域には、論理回路、アナログ回路又はメモ
リ回路が形成されており、 前記第2の領域には、ボンディングパッド、電源ライン
又はテストパターンが形成されている、半導体装置。 - 【請求項5】 請求項1〜4に記載の半導体装置に備え
られる前記第1および前記第2のダミーパターンのパタ
ーンデータを作成する方法であって、 前記第1および前記第2の配線層のパターンデータを作
成する工程と、 前記第1の配線層と前記第1のダミーパターンとの間の
距離および前記第1の配線層と前記第2のダミーパター
ンとの間の距離だけ、前記第1の配線層のパターンを拡
大した第1の拡大パターンデータ、並びに、 前記第2の配線層と前記第2のダミーパターンとの間の
距離だけ、前記第2の配線層のパターンを拡大した第2
の拡大パターンデータを、 それぞれ、作成する工程と、 前記第1および前記第2の拡大パターンデータを反転す
る工程と、 を備えた、パターンデータ作成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000255909A JP2001168100A (ja) | 2000-08-25 | 2000-08-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000255909A JP2001168100A (ja) | 2000-08-25 | 2000-08-25 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35191499A Division JP2001168098A (ja) | 1999-12-10 | 1999-12-10 | 半導体装置及びパターンデータ作成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001168100A true JP2001168100A (ja) | 2001-06-22 |
Family
ID=18744614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000255909A Withdrawn JP2001168100A (ja) | 2000-08-25 | 2000-08-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001168100A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005311350A (ja) * | 2004-03-25 | 2005-11-04 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP2013074237A (ja) * | 2011-09-29 | 2013-04-22 | Tokyo Electron Ltd | シリコン酸化膜の形成方法およびその形成装置 |
| JP2015501078A (ja) * | 2011-10-07 | 2015-01-08 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | アルゴンガス希釈によるシリコン含有層を堆積するための方法 |
-
2000
- 2000-08-25 JP JP2000255909A patent/JP2001168100A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005311350A (ja) * | 2004-03-25 | 2005-11-04 | Nec Electronics Corp | 半導体装置の製造方法 |
| JP2013074237A (ja) * | 2011-09-29 | 2013-04-22 | Tokyo Electron Ltd | シリコン酸化膜の形成方法およびその形成装置 |
| JP2015501078A (ja) * | 2011-10-07 | 2015-01-08 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | アルゴンガス希釈によるシリコン含有層を堆積するための方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3456391B2 (ja) | 半導体装置の製造方法 | |
| JP3248492B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000164716A (ja) | 半導体装置及びその製造方法 | |
| US6204167B1 (en) | Method of making a multi-level interconnect having a refractory metal wire and a degassed oxidized, TiN barrier layer | |
| US6372672B1 (en) | Method of forming a silicon nitride layer in a semiconductor device | |
| KR100489456B1 (ko) | 반도체장치및그제조방법 | |
| JPH10125782A (ja) | 半導体装置の製造方法 | |
| EP1037276B1 (en) | Method for forming a porous silicon dioxide film | |
| JP2000188332A (ja) | 半導体装置及びその製造方法 | |
| JP2004253791A (ja) | 絶縁膜およびそれを用いた半導体装置 | |
| JP3533968B2 (ja) | 半導体装置の製造方法 | |
| JP2001168098A (ja) | 半導体装置及びパターンデータ作成方法 | |
| JPH08222559A (ja) | 半導体装置の製造方法 | |
| US6720660B1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2001168100A (ja) | 半導体装置の製造方法 | |
| JPH06104181A (ja) | 光cvd法利用絶縁膜の製造方法と平坦化絶縁膜の製造方法 | |
| JPH07297186A (ja) | 半導体装置の製造方法 | |
| JP3401322B2 (ja) | 絶縁膜を有する半導体装置の製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JP3456392B2 (ja) | 半導体装置の製造方法 | |
| JP2004165660A (ja) | 半導体素子の多孔性物質膜を形成する方法 | |
| JP3390890B2 (ja) | 半導体装置の製造方法 | |
| JPH07176613A (ja) | 半導体装置の製造方法 | |
| JPH11162984A (ja) | 半導体装置およびその製造方法 | |
| JPH08250492A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040409 |