JP2001165987A - 半導体装置の内部配線断線検出方法 - Google Patents
半導体装置の内部配線断線検出方法Info
- Publication number
- JP2001165987A JP2001165987A JP35183099A JP35183099A JP2001165987A JP 2001165987 A JP2001165987 A JP 2001165987A JP 35183099 A JP35183099 A JP 35183099A JP 35183099 A JP35183099 A JP 35183099A JP 2001165987 A JP2001165987 A JP 2001165987A
- Authority
- JP
- Japan
- Prior art keywords
- disconnection
- semiconductor chips
- semiconductor device
- external terminals
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】
【課題】 同一パッケージに複数の半導体チップが搭載
されたマルチチップモジュール等の半導体装置の検査方
法に関し、複数の半導体チップに共通に接続された信号
線の断線を簡単に検出できる断線検出方法の提供を目的
とする。 【解決手段】 上記課題は同一パッケージ１の中に複数
の半導体チップ11、12が搭載されている半導体装置を対
象として、複数の半導体チップ11、12に共通に接続され
た信号線の断線を検出する断線検出方法であって、信号
線が接続された外部端子Ａn に試験用電源６から定電流
を印加すると共に、外部端子における端子電圧ＶＤＦを
測定し、良品における端子電圧と比較して信号線の断線
の有無を検出する、本発明の半導体装置の内部配線断線
検出方法によって達成される。
されたマルチチップモジュール等の半導体装置の検査方
法に関し、複数の半導体チップに共通に接続された信号
線の断線を簡単に検出できる断線検出方法の提供を目的
とする。 【解決手段】 上記課題は同一パッケージ１の中に複数
の半導体チップ11、12が搭載されている半導体装置を対
象として、複数の半導体チップ11、12に共通に接続され
た信号線の断線を検出する断線検出方法であって、信号
線が接続された外部端子Ａn に試験用電源６から定電流
を印加すると共に、外部端子における端子電圧ＶＤＦを
測定し、良品における端子電圧と比較して信号線の断線
の有無を検出する、本発明の半導体装置の内部配線断線
検出方法によって達成される。
Description
【０００１】
【発明の属する技術分野】本発明は同一パッケージに複
数の半導体チップが搭載されたマルチチップモジュール
等の半導体装置の検査方法に係り、特に複数の半導体チ
ップに共通に接続されている信号線の断線を簡単に検出
することが可能な断線検出方法に関する。
数の半導体チップが搭載されたマルチチップモジュール
等の半導体装置の検査方法に係り、特に複数の半導体チ
ップに共通に接続されている信号線の断線を簡単に検出
することが可能な断線検出方法に関する。
【０００２】マルチチップモジュール（以下ＭＣＭと略
称する）では同一パッケージの中に複数の半導体チップ
が搭載されており、それぞれの半導体チップの端子はワ
イヤや配線パターン等を介してパッケージに設けられた
外部端子に接続されている。
称する）では同一パッケージの中に複数の半導体チップ
が搭載されており、それぞれの半導体チップの端子はワ
イヤや配線パターン等を介してパッケージに設けられた
外部端子に接続されている。
【０００３】これらの配線の中にメモリのデータ線やア
ドレス線など複数の半導体チップに共通に接続されてい
る信号線が含まれ、共通に接続されている配線は片側の
半導体チップ側に通じる配線が断線してもＭＣＭとして
の正常な動作が阻害される。
ドレス線など複数の半導体チップに共通に接続されてい
る信号線が含まれ、共通に接続されている配線は片側の
半導体チップ側に通じる配線が断線してもＭＣＭとして
の正常な動作が阻害される。
【０００４】したがって、配線の断線は確実に検出する
必要がありＭＣＭの試験では全配線を対象に断線の有無
を確認しているが、従来の断線検出方法によるこのよう
な共通に接続されている信号線の断線検出は作業が複雑
で簡単に検出できなかった。
必要がありＭＣＭの試験では全配線を対象に断線の有無
を確認しているが、従来の断線検出方法によるこのよう
な共通に接続されている信号線の断線検出は作業が複雑
で簡単に検出できなかった。
【０００５】そこで複数の半導体チップに共通に接続さ
れた信号線の断線を簡単に検出できる断線検出方法の開
発が要望されている。
れた信号線の断線を簡単に検出できる断線検出方法の開
発が要望されている。
【０００６】
【従来の技術】図５は被測定デバイスの回路構成例を示
す図、図６は内部配線の断線例を示す図、図７は従来の
試験方法を示すフローチャートである。
す図、図６は内部配線の断線例を示す図、図７は従来の
試験方法を示すフローチャートである。
【０００７】図５において対象となる被測定デバイスは
同一パッケージ１内に複数（図では２個）の半導体チッ
プ11、12が搭載され、半導体チップ11、12の各端子はワ
イヤや配線パターン等を介しパッケージ１に設けられた
外部端子に接続されている。
同一パッケージ１内に複数（図では２個）の半導体チッ
プ11、12が搭載され、半導体チップ11、12の各端子はワ
イヤや配線パターン等を介しパッケージ１に設けられた
外部端子に接続されている。
【０００８】即ち、外部端子Ａ1 〜ＡX 、Ｂ1 〜ＢX は
内部配線を介して半導体チップ11および半導体チップ12
の端子に接続され、場合により外部端子ＡZ 、ＢZ のよ
うにいずれか一方の半導体チップの端子に接続される外
部端子を有することもある。
内部配線を介して半導体チップ11および半導体チップ12
の端子に接続され、場合により外部端子ＡZ 、ＢZ のよ
うにいずれか一方の半導体チップの端子に接続される外
部端子を有することもある。
【０００９】このような被測定デバイスは半導体チップ
と内部配線の間がボンディングされたワイヤにより接続
されることが多く、例えば、モールディングされた樹脂
パッケージの中に封入する際等にワイヤに外力が印加さ
れ断線が生じることがある。
と内部配線の間がボンディングされたワイヤにより接続
されることが多く、例えば、モールディングされた樹脂
パッケージの中に封入する際等にワイヤに外力が印加さ
れ断線が生じることがある。
【００１０】その結果、図６に示す如く外部端子Ａ1 に
接続される半導体チップ11の端子と内部配線との間に断
線13が発生すると、外部端子Ａ1 と半導体チップ12を接
続する配線に断線が無くても被測定デバイスの正常な動
作が阻害される場合がある。
接続される半導体チップ11の端子と内部配線との間に断
線13が発生すると、外部端子Ａ1 と半導体チップ12を接
続する配線に断線が無くても被測定デバイスの正常な動
作が阻害される場合がある。
【００１１】そこで従来は個々の半導体チップを単独で
動作させ全ての内部配線をアクティブ化すると共に、外
部端子にそれぞれ試験信号を印加したときの出力信号等
を検知することで、ワイヤ等の接続部を含む全ての内部
配線の断線を検出している。
動作させ全ての内部配線をアクティブ化すると共に、外
部端子にそれぞれ試験信号を印加したときの出力信号等
を検知することで、ワイヤ等の接続部を含む全ての内部
配線の断線を検出している。
【００１２】即ち、図７に示す如く被測定デバイスを測
定装置のソケット等にセットして、被測定デバイスのチ
ップセレクト線を選択することで、最初の半導体チッ
プ、例えば半導体チップ11が動作して関連する全ての内
部配線がアクティブ化される。
定装置のソケット等にセットして、被測定デバイスのチ
ップセレクト線を選択することで、最初の半導体チッ
プ、例えば半導体チップ11が動作して関連する全ての内
部配線がアクティブ化される。
【００１３】被測定デバイスは１個の半導体チップが動
作状態にあるとき関連する外部端子Ａ1 〜ＡX に試験信
号が印加されると、印加された試験信号のＨレベルまた
はＬレベルに対応して半導体チップの出力信号、例えば
Ｂ信号のレベルが変化する。
作状態にあるとき関連する外部端子Ａ1 〜ＡX に試験信
号が印加されると、印加された試験信号のＨレベルまた
はＬレベルに対応して半導体チップの出力信号、例えば
Ｂ信号のレベルが変化する。
【００１４】また、外部端子Ａ1 〜ＡX に印加される試
験信号に代え、動作状態にある半導体チップに対し制御
信号、例えばＣ信号が印加されると、印加されたＣ信号
のＨレベルまたはＬレベルに対応して外部端子Ａ1 〜Ａ
X の電圧レベルが変化する。
験信号に代え、動作状態にある半導体チップに対し制御
信号、例えばＣ信号が印加されると、印加されたＣ信号
のＨレベルまたはＬレベルに対応して外部端子Ａ1 〜Ａ
X の電圧レベルが変化する。
【００１５】しかし、外部端子Ａ1 〜ＡX に接続されて
いる内部配線に断線が生じている場合は、外部端子Ａ1
〜ＡX に試験信号が印加されてもＢ信号が変化せず、半
導体チップにＣ信号が印加されても外部端子Ａ1 〜ＡX
の電圧レベルが変化しない。
いる内部配線に断線が生じている場合は、外部端子Ａ1
〜ＡX に試験信号が印加されてもＢ信号が変化せず、半
導体チップにＣ信号が印加されても外部端子Ａ1 〜ＡX
の電圧レベルが変化しない。
【００１６】したがって、図示の如く外部端子Ａn に試
験信号を印加してＢ信号が期待通りであるか確認し、半
導体チップにＣ信号を印加し外部端子Ａn の電圧レベ
ル、即ちＡn 信号が期待通りであるか確認することによ
って良品と不良を判別できる。
験信号を印加してＢ信号が期待通りであるか確認し、半
導体チップにＣ信号を印加し外部端子Ａn の電圧レベ
ル、即ちＡn 信号が期待通りであるか確認することによ
って良品と不良を判別できる。
【００１７】なお、被測定デバイスには図５に示す如く
外部端子Ａ1 〜ＡX の他に外部端子Ｂ1 〜ＢX があり、
図７には記載されていないが、外部端子Ａ1 〜ＡX に接
続される内部配線と同様に外部端子Ｂ1 〜ＢX に接続さ
れる内部配線も試験される。
外部端子Ａ1 〜ＡX の他に外部端子Ｂ1 〜ＢX があり、
図７には記載されていないが、外部端子Ａ1 〜ＡX に接
続される内部配線と同様に外部端子Ｂ1 〜ＢX に接続さ
れる内部配線も試験される。
【００１８】
【発明が解決しようとする課題】しかし、被測定デバイ
スの回路構成によっては搭載された半導体チップを個々
に動作させることが不可能な場合があり、この場合は半
導体チップを順次動作状態にして内部配線の断線の有無
を検出する従来の断線検出方法は適用できない。
スの回路構成によっては搭載された半導体チップを個々
に動作させることが不可能な場合があり、この場合は半
導体チップを順次動作状態にして内部配線の断線の有無
を検出する従来の断線検出方法は適用できない。
【００１９】また、図７に示す如く半導体チップを個々
に動作させて、外部端子Ａ1 〜ＡXに試験信号を印加
し、次いで半導体チップに対してＣ信号を印加し、この
作業を全ての外部端子を対象として繰り返し遂行する必
要があり試験に時間がかかる。
に動作させて、外部端子Ａ1 〜ＡXに試験信号を印加
し、次いで半導体チップに対してＣ信号を印加し、この
作業を全ての外部端子を対象として繰り返し遂行する必
要があり試験に時間がかかる。
【００２０】しかも、従来の試験方法において不良と判
定された場合に、半導体チップ自体の不良に起因するも
のなのか、或いは内部配線の断線等に起因するものなの
かが不明であり、不良になった原因の解析が極めて困難
であるという問題があった。
定された場合に、半導体チップ自体の不良に起因するも
のなのか、或いは内部配線の断線等に起因するものなの
かが不明であり、不良になった原因の解析が極めて困難
であるという問題があった。
【００２１】本発明の目的は複数の半導体チップに共通
に接続された信号線の断線を簡単に検出できる断線検出
方法を提供することにある。
に接続された信号線の断線を簡単に検出できる断線検出
方法を提供することにある。
【００２２】
【課題を解決するための手段】図１は本発明になる断線
検出方法を示す原理図である。なお全図を通し同じ対象
物は同一記号で表している。
検出方法を示す原理図である。なお全図を通し同じ対象
物は同一記号で表している。
【００２３】上記課題は同一パッケージ１の中に複数の
半導体チップ11、12が搭載されている半導体装置を対象
として、複数の半導体チップ11、12に共通に接続された
信号線の断線を検出する断線検出方法であって、信号線
が接続された外部端子Ａn に試験用電源６から定電流を
印加すると共に、外部端子における端子電圧ＶＤＦを測
定し、良品の半導体装置における端子電圧と比較するこ
とによって、信号線の断線の有無を検出する半導体装置
の内部配線断線検出方法により達成される。
半導体チップ11、12が搭載されている半導体装置を対象
として、複数の半導体チップ11、12に共通に接続された
信号線の断線を検出する断線検出方法であって、信号線
が接続された外部端子Ａn に試験用電源６から定電流を
印加すると共に、外部端子における端子電圧ＶＤＦを測
定し、良品の半導体装置における端子電圧と比較するこ
とによって、信号線の断線の有無を検出する半導体装置
の内部配線断線検出方法により達成される。
【００２４】本発明の対象となる被測定デバイスは図１
(a) に示す如く同一パッケージ１内に複数の半導体チッ
プ11、12が搭載され、半導体チップ11、12の各端子はワ
イヤや配線パターンを介しパッケージに設けられた外部
端子Ａn に接続されている。
(a) に示す如く同一パッケージ１内に複数の半導体チッ
プ11、12が搭載され、半導体チップ11、12の各端子はワ
イヤや配線パターンを介しパッケージに設けられた外部
端子Ａn に接続されている。
【００２５】接続部も含めた内部配線に断線が無い場合
は外部端子Ａn に定電流を印加すると定電流は両方の半
導体チップに分流し、半導体チップ内部の保護ダイオー
ド特性によって決まる電圧値ＶＤＦが外部端子Ａn と接
地端子Ｇとの間に発生する。
は外部端子Ａn に定電流を印加すると定電流は両方の半
導体チップに分流し、半導体チップ内部の保護ダイオー
ド特性によって決まる電圧値ＶＤＦが外部端子Ａn と接
地端子Ｇとの間に発生する。
【００２６】それに対し内部配線に断線13が発生すると
外部端子Ａn に印加された電流は一方の半導体チップ
（図では11）に流れ、外部端子Ａn と接地端子Ｇとの間
の電圧値ＶＤＦS は内部配線に断線が無い場合の電圧値
ＶＤＦに比べて当然高くなる。
外部端子Ａn に印加された電流は一方の半導体チップ
（図では11）に流れ、外部端子Ａn と接地端子Ｇとの間
の電圧値ＶＤＦS は内部配線に断線が無い場合の電圧値
ＶＤＦに比べて当然高くなる。
【００２７】したがって、信号線が接続された外部端子
に定電流電源から電流を印加すると共に外部端子におけ
る電圧値を測定し、予め測定されている良品における端
子電圧値と比較することによって信号線の断線の有無を
検出することが可能になる。
に定電流電源から電流を印加すると共に外部端子におけ
る電圧値を測定し、予め測定されている良品における端
子電圧値と比較することによって信号線の断線の有無を
検出することが可能になる。
【００２８】このように本発明の断線検出方法は半導体
チップを動作状態にすることなく内部配線の断線の有無
を検知できるため、回路構成上の理由によって搭載され
た半導体チップを個々に動作させることが不可能な場合
も断線の検知が可能である。
チップを動作状態にすることなく内部配線の断線の有無
を検知できるため、回路構成上の理由によって搭載され
た半導体チップを個々に動作させることが不可能な場合
も断線の検知が可能である。
【００２９】また、個々の半導体チップに試験信号や制
御信号等を繰り返し印加する必要がないため、作業が簡
略化されると共に試験時間が短縮され、しかも、半導体
チップの動作は関係ないため内部配線に起因する不良の
みを検知することができる。
御信号等を繰り返し印加する必要がないため、作業が簡
略化されると共に試験時間が短縮され、しかも、半導体
チップの動作は関係ないため内部配線に起因する不良の
みを検知することができる。
【００３０】即ち、複数の半導体チップに共通に接続さ
れた信号線の断線を簡単に検出できる断線検出方法を実
現することができる。
れた信号線の断線を簡単に検出できる断線検出方法を実
現することができる。
【００３１】
【発明の実施の形態】以下添付図により本発明の実施例
について説明する。図２は外部端子における電圧値の分
布を示す図、図３は断線検出に用いる測定装置の一例を
示すブロック図、図４は本発明になる断線検出方法を示
すフローチャートである。
について説明する。図２は外部端子における電圧値の分
布を示す図、図３は断線検出に用いる測定装置の一例を
示すブロック図、図４は本発明になる断線検出方法を示
すフローチャートである。
【００３２】図５に示す如く被測定デバイスは外部端子
Ａ1 〜ＡX の他に外部端子Ｂ1 〜Ｂ X がそれぞれの半導
体チップに接続され、外部端子を介して単独の半導体チ
ップに定電流を印加すると電圧値ＶＤＦは図２(a) およ
び(b) に示す如く分布する。
Ａ1 〜ＡX の他に外部端子Ｂ1 〜Ｂ X がそれぞれの半導
体チップに接続され、外部端子を介して単独の半導体チ
ップに定電流を印加すると電圧値ＶＤＦは図２(a) およ
び(b) に示す如く分布する。
【００３３】一方、複数の半導体チップが共に内部配線
を介して外部端子Ａ1 〜ＡX および外部端子Ｂ1 〜ＢX
に接続されたとき、電圧値ＶＤＦは図２(a) および(b)
に示した二つの分布が合成されるため電圧値ＶＤＦは図
２(c) に示す如く分布する。
を介して外部端子Ａ1 〜ＡX および外部端子Ｂ1 〜ＢX
に接続されたとき、電圧値ＶＤＦは図２(a) および(b)
に示した二つの分布が合成されるため電圧値ＶＤＦは図
２(c) に示す如く分布する。
【００３４】電圧値ＶＤＦはそれぞれの半導体チップの
保護ダイオード特性によって決まる値であり、図２(a)
、(b) に示す分布の形は被測定デバイスを構成する半
導体チップにより変化し、それに伴って図２(c) に示す
電圧値ＶＤＦの分布も変わる。
保護ダイオード特性によって決まる値であり、図２(a)
、(b) に示す分布の形は被測定デバイスを構成する半
導体チップにより変化し、それに伴って図２(c) に示す
電圧値ＶＤＦの分布も変わる。
【００３５】しかし、半導体チップが異なる場合でも電
圧値ＶＤＦの分布の最大値（max ）と最小値（min ）の
差は近似しており、被測定デバイスを構成する半導体チ
ップ数が同じであれば図２(c) に示す如くmax とmin と
の差は近似したものになる。
圧値ＶＤＦの分布の最大値（max ）と最小値（min ）の
差は近似しており、被測定デバイスを構成する半導体チ
ップ数が同じであれば図２(c) に示す如くmax とmin と
の差は近似したものになる。
【００３６】したがって、電圧値ＶＤＦの分布が図２
(d) に示す如く他の電圧値ＶＤＦから大きく外れたmax
値を含んでいる場合は、電圧値ＶＤＦがmax 値を示す外
部端子と半導体チップの端子との間で内部配線に断線が
発生していることを意味する。
(d) に示す如く他の電圧値ＶＤＦから大きく外れたmax
値を含んでいる場合は、電圧値ＶＤＦがmax 値を示す外
部端子と半導体チップの端子との間で内部配線に断線が
発生していることを意味する。
【００３７】図３は本発明になる断線検出方法に基づい
て被測定デバイス２の内部配線の断線を検出する測定装
置の一例であって、少なくともソケット（またはプロー
ブユニット）３とスイッチユニット４と電圧計５と試験
用電源６で構成されている。
て被測定デバイス２の内部配線の断線を検出する測定装
置の一例であって、少なくともソケット（またはプロー
ブユニット）３とスイッチユニット４と電圧計５と試験
用電源６で構成されている。
【００３８】被測定デバイス２はソケット（またはプロ
ーブユニット）３に装着され、被測定デバイス２の外部
端子Ａ1 〜ＡX 、Ｂ1 〜ＢX （図示していない）は、ソ
ケット（またはプローブユニット）３を介しスイッチユ
ニット４に接続されている。
ーブユニット）３に装着され、被測定デバイス２の外部
端子Ａ1 〜ＡX 、Ｂ1 〜ＢX （図示していない）は、ソ
ケット（またはプローブユニット）３を介しスイッチユ
ニット４に接続されている。
【００３９】スイッチユニット４は外部端子Ａ1 〜
ＡX 、Ｂ1 〜ＢX （図示していない）に対応する数のス
イッチ41を具えており、スイッチ41は任意の外部端子
（図はＡ2）を試験用電源６に接続すると共に他の外部
端子を接地回路ＧＮＤに接続する。
ＡX 、Ｂ1 〜ＢX （図示していない）に対応する数のス
イッチ41を具えており、スイッチ41は任意の外部端子
（図はＡ2）を試験用電源６に接続すると共に他の外部
端子を接地回路ＧＮＤに接続する。
【００４０】外部端子Ａ1 〜ＡX 、Ｂ1 〜ＢX に接続さ
れているスイッチユニット４は、個々のスイッチ41を手
動によって切り替える方式に限定したものではなく、例
えば制御信号の入力によって自動的に切り替えることが
できるものであってもよい。
れているスイッチユニット４は、個々のスイッチ41を手
動によって切り替える方式に限定したものではなく、例
えば制御信号の入力によって自動的に切り替えることが
できるものであってもよい。
【００４１】試験用電源６の電極は一方がスイッチユニ
ット４のスイッチ41に接続されると共に他方に接地回路
ＧＮＤに接続され、それぞれの外部端子の電圧値ＶＤＦ
を測定する電圧計５が試験用電源６と並列にスイッチユ
ニット４に接続されている。
ット４のスイッチ41に接続されると共に他方に接地回路
ＧＮＤに接続され、それぞれの外部端子の電圧値ＶＤＦ
を測定する電圧計５が試験用電源６と並列にスイッチユ
ニット４に接続されている。
【００４２】なお、図示省略されているが電圧計５によ
る計測値をデジタル化することにより例えば計測値を記
憶装置に格納したり、或いは計測値を規定値と比較して
良・不良の自動判定を行い測定結果の表示やプリントア
ウト等の実行が可能になる。
る計測値をデジタル化することにより例えば計測値を記
憶装置に格納したり、或いは計測値を規定値と比較して
良・不良の自動判定を行い測定結果の表示やプリントア
ウト等の実行が可能になる。
【００４３】本発明になる断線検出方法は図４に示す如
く被測定デバイスを測定装置のソケットまたはプローブ
ユニットにセットし、スイッチユニットを操作すること
により外部端子Ａ1 を試験用電源に接続し他の外部端子
を接地回路ＧＮＤに落とす。
く被測定デバイスを測定装置のソケットまたはプローブ
ユニットにセットし、スイッチユニットを操作すること
により外部端子Ａ1 を試験用電源に接続し他の外部端子
を接地回路ＧＮＤに落とす。
【００４４】外部端子Ａ1 に定電流を入力すると共に電
圧計によって外部端子Ａ1 の電圧を測定して測定結果を
記憶装置に格納し、外部端子Ａ1 〜ＡX の全てについて
測定されるまでスイッチユニットの操作から測定結果の
格納に至る工程を繰り返す。
圧計によって外部端子Ａ1 の電圧を測定して測定結果を
記憶装置に格納し、外部端子Ａ1 〜ＡX の全てについて
測定されるまでスイッチユニットの操作から測定結果の
格納に至る工程を繰り返す。
【００４５】外部端子Ａ1 〜ＡX の全てから得られた測
定値の最大値をＶmax 、最小値をＶmin としてＶmax と
Ｖmin の差を算出し、Ｖmax とＶmin の差を規定値と比
較して大きければ被測定デバイスを不良、小さければ被
測定デバイスを良品とする。
定値の最大値をＶmax 、最小値をＶmin としてＶmax と
Ｖmin の差を算出し、Ｖmax とＶmin の差を規定値と比
較して大きければ被測定デバイスを不良、小さければ被
測定デバイスを良品とする。
【００４６】なお、図示省略されているが外部端子Ｂ1
〜ＢX についても同様に電圧を測定することでＶmax と
Ｖmin の差を算出し、Ｖmax とＶmin の差を規定値と比
較して大きければ被測定デバイスを不良、小さければ被
測定デバイスを良品とする。
〜ＢX についても同様に電圧を測定することでＶmax と
Ｖmin の差を算出し、Ｖmax とＶmin の差を規定値と比
較して大きければ被測定デバイスを不良、小さければ被
測定デバイスを良品とする。
【００４７】このように本発明の断線検出方法は半導体
チップを動作状態にすることなく内部配線の断線の有無
を検知できるため、回路構成上の理由によって搭載され
た半導体チップを個々に動作させることが不可能な場合
も断線の検知が可能である。
チップを動作状態にすることなく内部配線の断線の有無
を検知できるため、回路構成上の理由によって搭載され
た半導体チップを個々に動作させることが不可能な場合
も断線の検知が可能である。
【００４８】また、個々の半導体チップに試験信号や制
御信号等を繰り返し印加する必要がないため、作業が簡
略化されると共に試験時間が短縮され、しかも、半導体
チップの動作は関係ないため内部配線に起因する不良の
みを検知することができる。
御信号等を繰り返し印加する必要がないため、作業が簡
略化されると共に試験時間が短縮され、しかも、半導体
チップの動作は関係ないため内部配線に起因する不良の
みを検知することができる。
【００４９】
【発明の効果】上述の如く本発明によれば複数の半導体
チップに共通に接続された信号線の断線を、簡単に検出
できる断線検出方法を提供することができる。
チップに共通に接続された信号線の断線を、簡単に検出
できる断線検出方法を提供することができる。
【図１】 本発明になる断線検出方法を示す原理図であ
る。
る。
【図２】 外部端子における電圧値の分布を示す図であ
る。
る。
【図３】 断線検出に用いる測定装置の一例を示すブロ
ック図である。
ック図である。
【図４】 本発明になる断線検出方法を示すフローチャ
ートである。
ートである。
【図５】 被測定デバイスの回路構成例を示す図であ
る。
る。
【図６】 内部配線の断線例を示す図である。
【図７】 従来の試験方法を示すフローチャートであ
る。
る。
１ パッケージ ２ 被測定デバイス ３ ソケット ４ スイッチユニット ５ 電圧計 ６ 試験用電源 11、12 半導体チップ 13 断線 41 スイッチ
フロントページの続き (72)発明者 坪田 崇 長野県須坂市大字小山460番地 富士通メ ディアデバイス株式会社内 Ｆターム(参考） 2G003 AA07 AB18 AE08 AF01 AF04 AF06 AG01 AH03 AH04 2G014 AA02 AB51 AC07 AC15
Claims (1)
- 【請求項１】 同一パッケージの中に複数の半導体チッ
プが搭載されている半導体装置を対象として、複数の該
半導体チップに共通に接続された信号線の断線を検出す
る断線検出方法であって、 該信号線が接続された外部端子に試験用電源から定電流
を印加すると共に、該外部端子における端子電圧を測定
し、 良品の半導体装置における端子電圧と比較することによ
って、該信号線の断線の有無を検出することを特徴とす
る半導体装置の内部配線断線検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35183099A JP3979619B2 (ja) | 1999-12-10 | 1999-12-10 | 半導体装置の内部配線断線検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35183099A JP3979619B2 (ja) | 1999-12-10 | 1999-12-10 | 半導体装置の内部配線断線検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001165987A true JP2001165987A (ja) | 2001-06-22 |
| JP3979619B2 JP3979619B2 (ja) | 2007-09-19 |
Family
ID=18419909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35183099A Expired - Lifetime JP3979619B2 (ja) | 1999-12-10 | 1999-12-10 | 半導体装置の内部配線断線検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3979619B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100335910C (zh) * | 2001-12-31 | 2007-09-05 | 技嘉科技股份有限公司 | 开/短路检测装置及其检测方法 |
| JP2011022104A (ja) * | 2009-07-21 | 2011-02-03 | Daikin Industries Ltd | 集積回路における外部端子の開放／短絡検査方法及び集積回路における外部端子の開放／短絡検査装置 |
| US10497670B2 (en) | 2016-12-06 | 2019-12-03 | Samsung Electronics Co., Ltd. | Multi-chip package capable of testing internal signal lines |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58209633A (ja) * | 1982-05-28 | 1983-12-06 | Nippon Denso Co Ltd | ランプ断線検出装置 |
| JPH03187236A (ja) * | 1989-12-07 | 1991-08-15 | Texas Instr Inc <Ti> | 集積回路組付け用の受動基板を試験する試験回路 |
| JPH0643219A (ja) * | 1992-04-16 | 1994-02-18 | Mega Chips:Kk | 半導体装置およびその検査方法 |
| JPH1164428A (ja) * | 1997-08-27 | 1999-03-05 | Hioki Ee Corp | 部品検査装置 |
-
1999
- 1999-12-10 JP JP35183099A patent/JP3979619B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58209633A (ja) * | 1982-05-28 | 1983-12-06 | Nippon Denso Co Ltd | ランプ断線検出装置 |
| JPH03187236A (ja) * | 1989-12-07 | 1991-08-15 | Texas Instr Inc <Ti> | 集積回路組付け用の受動基板を試験する試験回路 |
| JPH0643219A (ja) * | 1992-04-16 | 1994-02-18 | Mega Chips:Kk | 半導体装置およびその検査方法 |
| JPH1164428A (ja) * | 1997-08-27 | 1999-03-05 | Hioki Ee Corp | 部品検査装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100335910C (zh) * | 2001-12-31 | 2007-09-05 | 技嘉科技股份有限公司 | 开/短路检测装置及其检测方法 |
| JP2011022104A (ja) * | 2009-07-21 | 2011-02-03 | Daikin Industries Ltd | 集積回路における外部端子の開放／短絡検査方法及び集積回路における外部端子の開放／短絡検査装置 |
| US10497670B2 (en) | 2016-12-06 | 2019-12-03 | Samsung Electronics Co., Ltd. | Multi-chip package capable of testing internal signal lines |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3979619B2 (ja) | 2007-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7609082B2 (en) | System for measuring signal path resistance for an integrated circuit tester interconnect structure | |
| CN1186643C (zh) | 测试集成电路晶片和晶片测试器间信号通路的方法和设备 | |
| EP2220509B1 (en) | Semiconductor device test system | |
| US6717430B2 (en) | Integrated circuit testing with a visual indicator | |
| US7427870B2 (en) | Test system for testing integrated circuits and a method for configuring a test system | |
| US6724209B1 (en) | Method for testing signal paths between an integrated circuit wafer and a wafer tester | |
| JP2002176140A (ja) | 半導体集積回路ウェハ | |
| WO2006025140A1 (ja) | 半導体集積回路装置およびその検査方法、半導体ウエハ、およびバーンイン検査装置 | |
| JP3624717B2 (ja) | マルチチップモジュール及びその試験方法 | |
| JP2007010477A (ja) | 集積回路及び回路ボード | |
| JP3979619B2 (ja) | 半導体装置の内部配線断線検出方法 | |
| CN1860376A (zh) | 用于iddq电流测量的可热切换型电压总线 | |
| JP3691040B2 (ja) | 半導体ウエハー試験システムと方法 | |
| JP5663943B2 (ja) | 試験装置 | |
| US6738940B1 (en) | Integrated circuit including a test signal generator | |
| CN116482512A (zh) | 一种电源信号自检查的接口电路板、自动测试方法和测试平台 | |
| JP2005140555A (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
| JP2004095802A (ja) | 半導体試験装置 | |
| JPH05341014A (ja) | 半導体モジュール装置、半導体モジュール単体及び試験方法 | |
| JP2006189340A (ja) | 半導体デバイスの検査システムおよび検査方法 | |
| KR100718457B1 (ko) | 반도체 테스트 장치와 이를 이용한 반도체 소자 검사방법 | |
| JPH09298222A (ja) | 半導体装置の測定システム及びその測定方法 | |
| JPH0737954A (ja) | コンタクト不良検出装置 | |
| JPH06130108A (ja) | プリント基板の試験方法 | |
| JPH0933598A (ja) | デバイスインターフェイス部の接続試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040303 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040706 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040805 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041021 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070625 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3979619 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |