[go: up one dir, main page]

JP2001007252A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2001007252A
JP2001007252A JP11180659A JP18065999A JP2001007252A JP 2001007252 A JP2001007252 A JP 2001007252A JP 11180659 A JP11180659 A JP 11180659A JP 18065999 A JP18065999 A JP 18065999A JP 2001007252 A JP2001007252 A JP 2001007252A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
insulating layer
metal wiring
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11180659A
Other languages
English (en)
Inventor
Ryuichi Sawara
隆一 佐原
Noriyuki Kaino
憲幸 戒能
Nozomi Shimoishizaka
望 下石坂
Yoshifumi Nakamura
嘉文 中村
Takahiro Kumakawa
隆博 隈川
Masaru Yamagishi
勝 山岸
Kazumi Watase
和美 渡瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP11180659A priority Critical patent/JP2001007252A/ja
Publication of JP2001007252A publication Critical patent/JP2001007252A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/79—Apparatus for Tape Automated Bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 信頼性に優れ、高密度実装が可能で、放熱性
に優れた半導体装置を低い製造コストで提供する。 【解決手段】 素子電極１１を主面に有する半導体基板
１０と、半導体基板の裏面に接合されたプレート６０
と、半導体基板１０の主面上に形成された絶縁層２０
と、絶縁層２０の上に形成された金属配線層３３とを備
えた半導体装置である。金属配線層３３は、絶縁層２０
に形成された開口部２５に露出している素子電極１１の
上から絶縁層２０の上に亘って形成されており、金属配
線層３３の一部は外部電極３２として機能する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関する。特に、情報通信機器、事務用電
子機器等に利用される半導体集積回路部を内蔵し、さら
に外部端子との接続配線などを有し、高密度実装が可能
な半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】近年、電子機器の小型化、高機能化に伴
って、半導体集積回路部を内蔵した半導体装置に小型
化、高密度化、高放熱化などの特性が要求されている。
この要求に応えるべく、例えばＴＡＢテープを利用した
Ｔ−ＢＧＡ（テープ・ボール・グリッド・アレイ）とい
ったパッケージを用いた半導体装置が開発されている。
【０００３】以下、図１０を参照しながら、Ｔ−ＢＧＡ
を用いた従来の半導体装置を説明する。この半導体装置
は、特開平９−３０２３７６号公報に開示されている。
【０００４】図１０は、Ｔ−ＢＧＡを用いた従来の半導
体装置の断面を示している。この半導体装置は、半導体
素子を内蔵する半導体チップ１０１、柔軟性シート状の
配線回路シート１０２、および金属プレート１０７を備
えた構造をしている。半導体チップ１０１および配線回
路シート１０２は接着シート１０３を介して金属プレー
ト１０７に貼り付けられている。
【０００５】半導体チップ１０１の主面には、半導体素
子と電気的に接続されている素子電極１０５が形成され
ている。配線回路シート１０２の内部には、配線パター
ンが形成されており、配線シート１０２の表面には、配
線パターンに接続されている電極１０８が形成されてい
る。電極１０８からは部分リード１０４がのびており、
部分リード１０４は素子電極１０５と電気的に接続され
ている。
【０００６】電極１０８には、はんだボール１０９が載
置されている。はんだボール１０９を介して電極１０８
は外部機器との電気的に接続可能となっている。半導体
チップ１０１および部分リード１０１を保護するため
に、半導体チップ１０１の周囲は封止樹脂１０６で覆わ
れている。
【０００７】次に、従来の半導体装置の製造方法を説明
する。まず、半導体チップ１０１の素子電極１０５に配
線回路シート１０２の部分リード１０４を接続する。こ
の接続は、「ＴＡＢ」（テープ・オートメイテッド・ボ
ンディング）作業で通常用いられる熱圧着、または超音
波ボンディング技術によって行われる。
【０００８】次に、半導体チップ１０１および部分リー
ド１０４を覆うように封止樹脂１０６を塗布した後、封
止樹脂１０６を硬化させる。次いで、半導体チップ１０
１および配線回路シート１０２を金属プレート１０７に
接着シート１０３を介して接合する。その後、電極１０
８にはんだボール１０９を搭載した後、はんだボール１
０９を溶融接合する。このような工程によって、従来の
半導体装置が製造される。
【０００９】上記従来の半導体装置では、配線回路シー
ト１０２の上に二次元的に形成される多数の電極１０８
を外部電極にはんだボール１０９を介して電気的に接続
するすることができるので、情報通信機器、事務用電子
機器等の小型化を図ることが可能となる。さらに、金属
プレート１０７を備えていることによって、電極１０８
の平坦性を維持し、かつ半導体チップ１０１の放熱性を
高めることができる。
【００１０】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置には、製造コストが高いという問題があ
る。その理由は、予め配線回路シート１０２を作製する
必要があるので製造工数の増大を招くからである。ま
た、配線回路シート１０２自体が高価であり、さらに、
配線回路シート１０２を金属プレート１０７上に接合す
るのに高性能なマウンタ（搭載設備）を配備する必要が
あるため設備コストが高くなるからである。
【００１１】また、部分リード１０４と素子電極１０５
とを接続することが困難であるという問題もある。これ
は、微細配線の接続を行うときには部分リード１０４の
幅や厚みが小さくなるため、部分リード１０４の形状が
安定しなくなるからである。接続の困難性に起因して製
造コストが増加し、さらに接続後の半導体装置の信頼性
が低下することになる。
【００１２】本発明はかかる諸点に鑑みてなされたもの
であり、その主な目的は、信頼性に優れ、高密度実装が
可能であり、製造コストの低い半導体装置およびその製
造方法を提供することにある。
【００１３】
【課題を解決するための手段】本発明の半導体装置は、
半導体素子が配置されている半導体基板と、前記半導体
基板の裏面に接合されたプレートと、前記半導体基板の
主面上に配列され、前記半導体素子に電気的に接続され
る素子電極と、前記半導体基板の主面上に形成された絶
縁層と、少なくとも前記素子電極を露出させるように前
記絶縁層に形成された開口部と、前記素子電極の上から
前記絶縁層の上に亘って形成された金属配線層と、前記
金属配線層の一部として形成され、外部機器との電気的
接続を行うための外部電極とを備えている。
【００１４】本発明の半導体装置においては、素子電極
につながる金属配線層が外部電極をも含めて一体的に設
けらているので、絶縁層上に堆積した金属膜をパターニ
ングすることにより形成可能な構造となる。したがっ
て、上記従来の半導体装置にて用いられた配線回路シー
ト、および配線回路シートと素子電極との接合作業を行
うための設備は不要である。
【００１５】また、本発明の半導体装置は、プレートに
予め半導体基板を配設した後で、半導体基板上に金属配
線層および外部電極を形成することが可能な構造を有し
ているので、配線回路シートをプレートに接合する工程
は不要であり、高い位置合わせ精度を有する高性能の搭
載設備を用いる必要がない。
【００１６】製造に際しても、従来の半導体装置の製造
工程における部分リードと素子電極とを熱圧着により接
続する工程は不要となる。よって、製造設備や製造工数
の削減と、接続の困難性を回避することが可能となり、
製造コストの低減を図ることができる。
【００１７】さらに、前記絶縁層を低弾性率材料（弾性
率が例えば２０００ｋｇ／ｍｍ2以下）を用いて形成す
れば、絶縁層の上に金属配線層の外部電極が形成されて
いるので、配線基板（マザー・ボード）への実装後に、
配線基板と半導体装置との接続部に対して配線基板と半
導体装置との熱膨張率差によって加わる応力が絶縁層の
弾性によって吸収される。すなわち、応力の緩和機能の
高い半導体装置を実現することができる。
【００１８】半導体基板がウエハ状態のままであっても
金属配線層を形成できる構造となるため、製造工程を簡
素化することができる。前記半導体装置における前記半
導体基板は、ウエハ状態であってもよし、ウエハから切
り出されたチップ状態であってもよい。
【００１９】前記半導体装置において前記プレートは前
記半導体基板の裏面よりも面積の大きな上面を有し、前
記半導体基板の裏面は前記上面に接合されており、且
つ、前記絶縁層は前記半導体基板の主面上から前記プレ
ートの上面に亘って形成されていてもよい。
【００２０】前記半導体装置において前記外部電極は前
記絶縁層のうち前記半導体基板の主面上の部分を除く領
域上に形成されていてもよい。また、前記プレートは導
電性を有し、前記金属配線層の少なくとも一部は前記プ
レートと電気的に接続されていてもよい。
【００２１】前記半導体装置において、前記開口部の側
面と前記絶縁層の上面とによって形成される角度は鈍角
であることが好ましい。あるいは、前記開口部の断面形
状は鋭角部分が面取りされた形状であることが好まし
い。また、金属配線の一部が少なくとも１回蛇行してい
る形状であることが好ましい。
【００２２】これらのいずれかにより、金属配線層の一
部に大きな応力が集中して印加されることを回避できる
ので、金属配線層の断線等を防止することができ、半導
体装置の信頼性が向上する。
【００２３】前記半導体装置において、前記金属配線層
を覆うように形成され、導電性材料をはじく特性を有す
る保護膜と、前記保護膜を貫通して前記金属配線層の前
記外部電極の少なくとも一部を露出させる開口と、前記
外部電極上に少なくとも一つの外部電極端子とをさらに
備えていることが好ましい。
【００２４】これにより、配線基板上の配線電極と金属
配線層との間の電気的短絡などのない正常な接続関係を
維持しながら、配線基板上への実装性のよい半導体装置
を実現することができる。
【００２５】前記半導体装置における前記外部電極端子
は、前記外部電極に接するように設けられた金属ボール
により構成してもよいし、前記外部電極に接するように
設けられた導電性突起により構成してもよい。また、露
出している前記外部電極の少なくとも一部を前記外部電
極端子として機能させることもできる。
【００２６】前記半導体装置において、前記半導体基板
の上に前記素子電極の上方を開口して形成され、半導体
素子を保護するためのパッシベーション膜をさらに設け
て、前記パッシベーション膜の上に前記絶縁層を形成し
ておくことができる。これにより、信頼性のより優れた
半導体装置を実現することができる。
【００２７】本発明による半導体装置の製造方法は、半
導体素子と前記半導体素子に電気的に接続される素子電
極とを有する半導体基板をプレート上に搭載する第１の
工程と、前記半導体基板を覆うように前記プレートの上
に絶縁層を形成する第２の工程と、前記絶縁層のうち前
記素子電極の上方に位置する領域を選択的に除去し、前
記素子電極を露出させる開口部を形成する第３の工程
と、前記開口部に露出している前記素子電極の上から前
記絶縁層の上に亘り、外部機器との電気的接続を行うた
めの外部電極として機能する部分を持つ金属配線層を形
成する第４の工程とを備えている。
【００２８】この方法により、素子電極につながる金属
配線層を外部電極をも含めて一体的に形成することがで
きるので、絶縁層上に堆積した金属膜をパターニングす
ることによって金属配線層を形成することが可能とな
る。したがって、上記従来の半導体装置にて用いられた
配線回路シート、および配線回路シートと素子電極との
接合作業を行うための設備は不要である。
【００２９】また、この製造方法によれば、プレートに
予め半導体基板を配設した後で、半導体基板上に金属配
線層および外部電極を形成することができるので、配線
回路シートをプレートに接合する工程は不要であり、高
い位置合わせ精度を有する高性能の搭載設備を用いる必
要がない。
【００３０】製造に際しても、従来の半導体装置の製造
工程における部分リードと素子電極とを熱圧着等によっ
て接続する工程が不要となる。よって、製造設備や製造
工数の削減を図ることができる。
【００３１】また、素子電極上に金属配線層を形成する
だけで、素子電極と金属配線層とを電気的に接続できる
ので、従来の半導体装置のごとく、部分リードと素子電
極とを接続する際の困難さは生じない。よって、半導体
装置の製造工程を簡略化できるとともに、製造コストを
低減できる。
【００３２】前記半導体装置の製造方法において、前記
第１〜第４の工程を、ウエハのままの半導体基板を用い
て行ない、前記第４の工程の後に、前記ウエハを半導体
チップ毎に分離する工程をさらに加えることが好まし
い。
【００３３】この方法により、チップに分離される前の
ウエハのままで、多数のチップ領域における絶縁層や金
属配線層などが形成されるので、製造コストを大幅に低
減することができる。
【００３４】前記半導体装置の製造方法において、前記
第１の工程の前にウエハを半導体チップ毎に切り離す工
程をさらに備え、前記第１〜第４の工程をチップ状態の
半導体基板を用いて行なってもよい。
【００３５】前記半導体装置の製造方法において、前記
第３の工程では、前記開口部の側面と前記絶縁層の上面
とによって形成される角度が鈍角となるようにすること
が好ましい。また、前記半導体装置の製造方法におい
て、前記第４の工程では前記金属配線層の一部を少なく
とも１回蛇行するように形成させてもよい。
【００３６】この方法により、断線等の少ない信頼性の
優れた半導体装置を製造することができる。
【００３７】前記半導体装置の製造方法において、前記
第３の工程では、前記絶縁層のうち少なくとも前記プレ
ートの一部を露出させるように前記弾性層を部分的に除
去した開口部を形成し、前記開口部に露出している前記
プレートから前記絶縁層に亘って前記金属配線層を形成
することが好ましい。
【００３８】この方法により、プレートが金属配線層を
介して金属配線と電気的に接続されるので、放熱性がよ
く、電磁シールド性の優れた半導体装置を製造すること
ができる。
【００３９】前記半導体装置の製造方法において、前記
第４の工程の後に、前記外部電極の少なくとも一部を除
く前記金属配線層を覆う保護膜を形成する工程を備える
ことが好ましい。
【００４０】この方法により、はんだ等の接続部材を用
いて半導体装置の外部電極と配線基板の配線との接続を
容易かつ迅速に行うことができる半導体装置を製造する
ことができる。
【００４１】前記半導体装置の製造方法において、前記
金属配線層の前記外部電極の上に金属ボールを搭載する
工程をさらに備えることが好ましい。
【００４２】この方法により、金属ボールを利用して配
線基板上の実装を極めて迅速に行うことができる半導体
装置を製造することができる。
【００４３】前記半導体装置の製造方法において、前記
第４の工程の後に、前記外部電極に電気的に接続可能な
端子を有する検査ボードを前記半導体装置に配置して、
前記半導体装置の検査を行う工程をさらに備えてもよ
い。特に、低弾性率材料（弾性率が例えば２０００ｋｇ
／ｍｍ2以下）を用いて絶縁層を形成すれば、この方法
により、検査の際に外部電極を介して金属配線層に加わ
る応力を絶縁層によって吸収することができるので、外
部電極の高さばらつきを吸収し、確実な接続を維持しな
がら半導体装置の検査を行うことができる。
【００４４】
【発明の実施の形態】（第１の実施形態）図１から図３
を参照しながら、本発明による第１の実施形態を説明す
る。図１（ａ）は、本実施形態にかかる半導体装置をソ
ルダーレジスト膜の一部を開口して示す斜視図であり、
図１（ｂ）は、本実施形態にかかる半導体装置の断面図
である。
【００４５】図示された半導体装置は、半導体基板１０
と、半導体基板の裏面に接合されたプレート６０と、半
導体基板１０の主面上に形成された絶縁層２０と、絶縁
層２０の上に形成された金属配線パターン３３とを備え
た構造をしている。金属配線パターン３３は、コンタク
ト部３０、金属配線３１およびランド３２から構成され
ており、これらは同一の金属層から形成され得る。ラン
ド３２の上には、外部電極端子として機能する金属ボー
ル４０が載置されている。また、絶縁層２０の上には金
属配線パターン３３を覆うようにソルダーレジスト５０
が形成されている。
【００４６】半導体基板１０には、トランジスタ等の半
導体素子によって構成される半導体集積回路が形成され
ている。半導体基板１０の主面には、半導体素子と電気
的に接続されている素子電極１１が配列されている。半
導体基板１０の主面のうち素子電極１１以外の領域は、
半導体素子を保護するためのパッシベーション膜（不図
示）によって覆われていることが好ましい。本実施形態
では、ウエハから切り出されたチップ状態の半導体基板
１０を示しているが、半導体基板１０は、チップ状態で
あっても、ウエハ状態であってもよい。
【００４７】素子電極１１の上にはコンタクト部３０が
形成される。本明細書においてコンタクト部３０が形成
される半導体基板主面の領域を電極配置領域１５と呼ぶ
こととする。本実施形態では、電極配置領域１５を半導
体基板主面の外周部に設ける。なお、電極配置領域１５
を主面の外周部の全ての辺に設ける必要はない。また、
電極配置領域１５を主面の外周部でなく中央部に設けて
もよい。
【００４８】半導体基板１０の主面のうちコンタクト部
３０を除く領域の上には、絶縁層２０が形成される。本
実施形態における絶縁層２０の厚みは、例えば５〜１５
０μｍ程度、好ましくは１０〜７０μｍ程度である。ま
た、絶縁層２０の弾性率は低い方が好ましく、低弾性率
材料を用いて絶縁層２０を形成することによって、半導
体基板と半導体装置を実装した配線基板との間に熱膨張
係数の違いに起因する熱応力の発生を防止・抑制するこ
とができる。本実施形態における絶縁層２０の弾性率
（ヤング率）は、例えば１０〜２０００ｋｇ／ｍｍ2の
範囲内、好ましくは１０〜１０００ｋｇ／ｍｍ2の範囲
内、さらに好ましくは１００〜７００ｋｇ／ｍｍ2の範
囲内にある。絶縁層２０の線膨張率は、例えば５〜２０
０ｐｐｍ／℃の範囲内、好ましくは１０〜１００ｐｐｍ
／℃の範囲内、さらに好ましくは１００〜６０ｐｐｍ／
℃の範囲内にある。また、絶縁層２０の線膨張率と弾性
率（ヤング率）との積は、例えば５０〜２０００００
（ｋｇ／ｍｍ2）・（ｐｐｍ／℃）の範囲内、好ましく
は１００〜１０００００（ｋｇ／ｍｍ2）・（ｐｐｍ／
℃）の範囲内、さらに好ましくは１０００〜４２０００
（ｋｇ／ｍｍ2）・（ｐｐｍ／℃）の範囲内にある。こ
れらの絶縁層２０についての範囲は後述の各実施形態に
おいても適用され得る。
【００４９】絶縁層２０は素子電極１１を露出させる開
口部２５を有しており、開口部２５付近の絶縁層２０
は、半導体基板１０の主面に至るくさび状の傾斜部を有
している。言い換えると、開口部２５の形状を規定する
側面２２と絶縁層２０の上面２３とによって形成される
角度は鈍角であり、側面２２と半導体基板１０の主面と
によって形成される角度は鋭角である。
【００５０】開口部２５の底部にはコンタクト部３０が
形成されている。コンタクト部３０には金属配線３１が
接続されている。金属配線３１は、側面２２上および上
面２３上に亘って形成され、ランド３２に接続されてい
る。ランド３２は、半導体基板１０内の半導体素子と外
部機器との間に流れる信号を入出力するための外部電極
として機能する。
【００５１】絶縁層２０うちランド３２の位置する領域
を除いた領域の上には、金属配線パターン３３を覆うよ
うにソルダーレジスト５０が形成されている。ソルダー
レジスト５０から露出しているランド３２には、外部電
極端子として機能する金属ボール４０が接合されてい
る。
【００５２】半導体基板１０の裏面には、接着シート６
１を介してプレート６０が接合されている。プレート６
０の材質は、金属であってもセラミックのような絶縁物
であってもよい。金属としては、例えば銅などを用いる
ことができる。絶縁物としては、例えばアルミナなどを
用いることができる。また、プレート６０として、平行
平板のプレートを好適に使用できる。平行平板のプレー
トを使用できることによって、実装機を用いて配線基板
に搭載するときに吸着が容易となり、また金属ボール４
０のコープラナリティ（平坦性）が優れるという効果を
得ることができる。
【００５３】プレート６０の厚さは、例えば５０〜１０
００μｍ程度、好ましくは１５０〜５００μｍ程度であ
る。プレート６０の熱伝導率は、例えば３０〜７００Ｗ
／ｍＫの範囲内、好ましくは２００〜５００Ｗ／ｍＫの
範囲内にある。
【００５４】また、プレート６０の線膨張係数は、例え
ば５〜３０ｐｐｍ／℃の範囲内、好ましくは１０〜２０
ｐｐｍ／℃の範囲内にある。プレート６０の弾性率（ヤ
ング率）は、例えば１０００〜３００００ｋｇ／ｍｍ2
の範囲内、好ましくは５０００〜２００００ｋｇ／ｍｍ
2の範囲内にある。
【００５５】本実施形態にかかる半導体装置には、絶縁
層２０の上に金属配線３１が形成されている。このた
め、プリント基板等の配線基板の上に半導体装置を実装
した際に、半導体装置の加熱・冷却に伴って生じる熱応
力などの応力が金属配線３１に印加されても、この応力
を絶縁層２０によって緩和することができる。その結
果、金属配線３１の断線を防止することができ、信頼性
の優れた半導体装置を実現することができる。
【００５６】また、外部電極となるランド３２が二次元
的に半導体基板主面の上方に配置されている。このた
め、狭い面積に多数の外部電極を設けることが可能とな
る。さらに、コンタクト部３０とランド３２との間をパ
ターン形成可能な金属配線３１によって接続しているの
で、小型で薄型であり、かつ多ピン化に対応できる半導
体装置を実現することができる。
【００５７】しかも、従来技術で使用された部分リード
によって素子電極１１と外部との接続端子（ランド３
２）とを接続するのではなく、エッチング等によってパ
ターニングが可能な金属配線３１によって素子電極１１
とランド３２とを接続している。従って、微細加工に適
し、多ピン化に対応できる半導体装置を実現することが
できる。
【００５８】さらに、ランド３２の上に金属ボール４０
が設けられているので、プリント基板等の配線基板に半
導体装置を搭載する工程を極めて簡易かつ迅速に行なう
ことができる。また、金属ボール４０から発生する熱応
力を絶縁層２０によって吸収することができる。
【００５９】絶縁層２０は開口部２５付近にくさび状の
傾斜部を有しているので、絶縁層２０の上に形成される
金属配線３１の一部に大きな応力が集中して印加される
ことを回避できる。このため、金属配線３１の断線を防
止することが可能となる。また、開口部２５の側面２２
に対して露光等を行いやすくなるため、側面２２上での
金属配線３１の形成が容易になる。さらには、半導体基
板１０の裏面にプレート６０が接合されているので、放
熱性に優れた半導体装置を実現することができる。
【００６０】次に、図２（ａ）〜（ｅ）及び図３（ａ）
〜（ｄ）を参照しながら、本実施形態にかかる半導体装
置の製造方法を説明する。図２（ａ）〜（ｅ）および図
３（ａ）〜（ｄ）は、図１（ａ）および（ｂ）に示す半
導体装置の構造を実現するための製造工程を説明するた
めの工程断面図である。
【００６１】まず、トランジスタ等の半導体素子（不図
示）が形成された半導体基板１０を用意する。半導体基
板１０の主面には、素子電極１１が配列されており、半
導体基板１０の主面のうち素子電極１１以外の領域は、
パッシベーション膜（不図示）で覆われていることが好
ましい。
【００６２】次に、図２（ａ）に示すように、半導体基
板１０の裏面にプレート６０を接着シート６１を介して
貼りあわせる。接着シート６１は、熱硬化性樹脂であっ
ても熱可塑樹脂であっても構わない。また、接着シート
６１は、シート状である必要もなく、液状樹脂であって
もよい。
【００６３】半導体基板１０とプレート６０との貼り合
わせは、アライメント精度の高い搭載装置を用いなくて
も行うことができる。本実施形態では絶縁層２０の上に
金属配線パターン３３を形成するため、従来の技術で必
要であった高い位置合わせ精度を持つ搭載装置を用いな
くても良い。
【００６４】次に、半導体基板１０の主面上に例えば感
光性を有する絶縁材料（厚さ：例えば２０μｍ程度）を
塗布し、乾燥することによって絶縁層２０を形成する。
なお、半導体装置を配線基板に実装したときに半導体装
置に加わる熱応力を軽減するために、絶縁層２０の厚さ
は、塗布工程以降の工程に支障のない範囲で厚い方が良
い。例えば１００μｍであっても良いし１ｍｍ程度であ
ってもよい。
【００６５】次に、絶縁層２０に対して露光と現像とを
順次行って、図２（ｂ）に示すように、絶縁層２０のう
ち素子電極１１の上方に位置する部分を除去することに
よって開口部２５を形成する。開口部２５を形成する場
合、露光工程において平行光ではなく例えば拡散光（散
乱光を含む）を使用することが好ましい。拡散光を使用
することによって、開口部２５の側面２２を半導体基板
１０の主面に対して傾斜させるようにして開口部２５を
形成することができる。
【００６６】このようにして形成された開口部２５の断
面形状は、開口部２５の側面２２と絶縁層２０の上面２
３が鈍角をなしており、側面２２と半導体基板１０の主
面とが鋭角をなしている。このように、段差を設けるの
ではなく側面２５と上面２３とをなめらかにつなげるよ
うにすることによって、側面２２上に金属配線３１を形
成することが容易になり、また金属配線３１が断線しに
くくなる。
【００６７】感光性を有する絶縁層２０としては、例え
ばエステル結合型ポリイミドやアクリレート系エポキシ
等のポリマーが挙げられるが、低い弾性率を示し、絶縁
性を有する膜であれば特に限定されない。
【００６８】なお、液状材料を乾燥して絶縁層２０を形
成するのではなく、フィルム状に予め形成された材料を
絶縁層２０として用いることもできる。その場合には、
フィルム状の絶縁層２０を半導体基板１０の主面に貼り
あわせた後、露光工程および現像工程を行って絶縁性材
料膜２１に開口部２５を形成することによって、素子電
極１１を露出させることができる。
【００６９】また、絶縁層２０を構成する絶縁材料とし
て、感光性を有しない絶縁材料を用いることもできる。
感光性を有しない絶縁材料を用いる場合には、レーザー
やプラズマによる機械的な加工によって、またはエッチ
ングなどの化学的な加工によって素子電極１１が露出す
るようにすればよい。
【００７０】次に、図２（ｃ）に示すように、絶縁層２
０および素子電極１１の上に薄膜金属層１２を形成す
る。例えば、絶縁層２０および素子電極１１の上にＴｉ
膜（厚さ：例えば０．２μｍ程度）を堆積した後、Ｔｉ
膜の上にＣｕ膜（厚さ：０．５μｍ程度）を堆積するこ
とによって薄膜金属層１２が形成される。薄膜金属層１
２の厚さは、被覆性（カバレッジ）の観点から０．５〜
１．０μｍの範囲内にあることが好ましい。薄膜金属層
１２は、例えば、真空蒸着法、スパッタリング法、ＣＶ
Ｄ法または無電解めっき法を用いて形成される。
【００７１】次に、図２（ｄ）に示すように、薄膜金属
層１２の上にメッキレジスト膜１３を形成する。メッキ
レジスト膜１３の形成は、薄膜金属層１２上にポジ型感
光性レジストを塗布した後、このレジストのうち仕上げ
製品の所望のパターン部以外の部分を分解し、次いで所
望のパターン部を除去することによって行われる。な
お、ポジ型感光性レジストに代えて、ネガ型感光性レジ
ストを用いてメッキレジスト膜１３を形成してもよいこ
とは言うまでもない。
【００７２】その後、図２（ｅ）に示すように、薄膜金
属層１２のうちメッキレジスト膜１３の形成されていな
い部分の上に厚膜金属層１４を選択的に形成する。厚膜
金属層１４は、例えばＣｕ膜（厚さ：例えば２０μｍ程
度）からなり、例えば電解めっき法を用いて形成され
る。厚膜金属層１４の厚さは、配線抵抗の観点から１０
〜４０μｍの範囲内にあることが好ましい。
【００７３】次に、図３（ａ）に示すように、メッキレ
ジスト膜１３を分解し除去する。その後、図３（ｂ）に
示すように、薄膜金属層１２と厚膜金属層１４とを溶解
できるエッチング液（例えば、Ｃｕ膜に対して塩化第二
銅溶液、Ｔｉ膜に対してＥＤＴＡ溶液）を用いて全面エ
ッチングをすると、厚膜金属層１４よりも厚さの薄い薄
膜金属層１２が先行して除去され、その結果、コンタク
ト部３０と金属配線３１とランド３２とからなる金属配
線パターン３３が形成される。
【００７４】なお、メッキレジスト膜１３を除去した後
に、フォトリソグラフィ技術を用いて所望のパターン形
状を有するエッチングレジスト膜を形成し、このエッチ
ングレジスト膜によって厚膜金属層１４を保護してもよ
い。
【００７５】次に、図３（ｃ）に示すように、金属配線
パターン３３を覆うように絶縁層２０の上にソルダーレ
ジストを塗布した後、ソルダーレジストのうちランド３
２の位置する部分の上部をフォトリソグラフィ技術を用
いて除去しランド３２を露出させ、それによってソルダ
ーレジスト膜５０を形成する。ソルダーレジスト膜５０
によってコンタクト部３０と金属配線３１とが溶融した
はんだから保護される。
【００７６】次に、図３（ｄ）に示すように、はんだ、
はんだめっきされた銅、ニッケル等からなる金属ボール
４０をランド３２の上に載置して、金属ボール４０とラ
ンド３２とを溶融接合する。このような工程を行うこと
によって、本実施形態にかかる半導体装置を製造するこ
とができる。
【００７７】なお、本実施形態では薄膜金属層１２およ
び厚膜金属層１４を構成する材料としてＣｕを使用した
が、これに代えてＣｒ、Ｗ、Ｔｉ／Ｃｕ、Ｎｉ等を使用
してもよい。また、薄膜金属層１２と厚膜金属層１４と
をそれぞれ異なる金属材料により構成しておき、図３
（ｂ）に示すような最終的なエッチング工程では薄膜金
属層１２のみを選択的にエッチングするエッチャントを
用いてもよい。
【００７８】なお、ウエハ状態の半導体基板をチップ状
態の半導体基板１０に切り離した後に、この半導体基板
の上に絶縁層２０、金属配線パターン３３、ソルダーレ
ジスト膜５０、金属ボール４０などを形成するようにし
てもよいし、また、ウエハ状態の半導体基板の上に絶縁
層２０、金属配線パターン３３、ソルダーレジスト膜５
０、金属ボール４０などを形成した後に、この半導体基
板をチップ状態の半導体基板に切り離してもよい。ある
いは、ウエハ状態の半導体基板の上に絶縁層２０、金属
配線パターン３３、ソルダーレジスト膜５０、金属ボー
ル４０などを形成する工程の途中のいずれかの工程まで
を行なってから、この半導体基板をチップ状態の半導体
基板に切り離し、その後、このチップ状態の半導体基板
に対して残りの工程を施すようにしてもよい。 （第２の実施形態）図４（ａ）および（ｂ）を参照しな
がら、本発明による第２の実施形態を説明する。図４
（ａ）は、本実施形態にかかる半導体装置の構造を説明
するために半導体装置を部分的に開口して示す斜視図で
あり、図４（ｂ）は、本実施形態にかかる半導体装置の
断面図である。
【００７９】本実施形態と第１の実施形態との差異は、
プレート６０が半導体基板１０の裏面よりも面積の大き
い上面６０ａを有し、半導体基板１０の裏面が上面６０
ａに接合されており、かつ、絶縁層２０は半導体基板１
０の主面１０ａ上からプレート６０の上面６０ａに亘っ
て形成されている点にある。他の構成は、第１の実施形
態と同様であるため説明を省略する。
【００８０】絶縁層２０が半導体基板１０の主面１０ａ
上からプレート６０の上面６０ａに亘って形成されてい
ることによって、半導体基板１０の主面１０ａ上方だけ
ではなく、プレート６０の面６０ａの上方まで広く外部
電極であるランド３２を形成することができる。このた
め、第１の実施形態にかかる半導体装置よりも各ランド
３２の間隔を広くすることができ、また、ランド３２の
個数も多くすることができる。従って、素子電極の間隔
が狭い場合や外部電極の個数の多い場合、またはこれら
両者の場合でも、対応可能な半導体装置を実現できる。
【００８１】外部電極であるランド３２は、絶縁層２０
のうち半導体基板１０の主面１０ａ上の部分を除く領域
上に形成することが好ましい。このようにランド３２を
形成した本実施形態にかかる半導体装置を配線基板に実
装した場合、接合部（ランド３２）に加わる熱応力は、
配線基板と半導体基板１０との間ではなく、配線基板と
プレート６０との間の熱膨張係数の差に専ら起因して発
生するものとなる。従って、所望の熱膨張係数を有する
プレート６０を適宜選択することによって、接合部に加
わる熱応力を防止・抑制することができる。さらに、絶
縁層を低弾性率材料を用いて形成すれば、接合部に加わ
る熱応力を絶縁層２０の弾性によって吸収することも可
能となる。
【００８２】熱応力の軽減を図るという目的のためにプ
レート６０の線膨張係数は、５〜３０ｐｐｍ／℃の範囲
内にあることが好ましく、１０〜２０ｐｐｍ／℃の範囲
内にあることがより好ましい。また、放熱性を向上させ
るという目的のために、プレート６０の熱伝導率は、例
えば３０〜７００Ｗ／ｍＫの範囲内、好ましくは２００
〜５００Ｗ／ｍＫの範囲内にある。プレート６０の厚さ
は、例えば５０〜１０００μｍ程度、好ましくは１５０
〜５００μｍ程度である。また、プレート６０の弾性率
（ヤング率）は、例えば１０００〜３００００ｋｇ／ｍ
ｍ2の範囲内、好ましくは５０００〜２００００ｋｇ／
ｍｍ2の範囲内にある。 （第３の実施形態）図５（ａ）および（ｂ）を参照しな
がら、本発明による第３の実施形態を説明する。図５
（ａ）は、本実施形態にかかる半導体装置の構造を説明
するために半導体装置を部分的に開口して示す斜視図で
あり、図５（ｂ）は、本実施形態にかかる半導体装置の
断面図である。
【００８３】本実施形態と第２の実施形態との差異は、
プレート６０の一部を露出させる開口部２８が絶縁層２
０に形成され、開口部２８に露出しているプレート６０
から絶縁層２０に亘って金属配線３１が形成されている
点にある。他の構成は、第２の実施形態と同様であるた
め説明を省略する。
【００８４】開口部２８は、例えば、公知のフォトリソ
グラフィ技術およびエッチング技術を用いて絶縁層２０
のうちプレート６０上に位置する領域を部分的に除去す
ることによって形成される。開口部２８は、製造工程の
簡略化ため、開口部２５を形成する際に同時に形成され
ることが好ましい。なお、開口部２８は、例えばレーザ
ーを用いて形成することもできる。
【００８５】次に、例えば、上記実施形態と同様の方法
を用いて、露出しているプレート６０から絶縁層２０に
亘って金属配線３１を形成することができる。本実施形
態のプレート６０は導電性材料を用いて形成することが
好ましく、例えば銅などを好適に用いることができる。
【００８６】プレート６０と金属配線３１（接地のため
の配線）とを電気的に接続することによって、放熱性お
よび電磁シールド性に優れた半導体装置を実現すること
ができる。放熱性に優れている理由は、半導体基板１０
の裏面からの放熱に加えて、金属配線３１を介して半導
体基板１０の主面１０ａからの放熱も可能となるからで
ある。電磁シールド性に優れている理由は、マイクロス
トリップ構造にできるからである。
【００８７】なお、本実施形態では半導体基板１０の裏
面よりも面積の大きい上面６０ａを有するプレート６０
を用いたが、これに限定されず、半導体基板１０の裏面
の面積と同じまたはその面積よりも小さい上面６０ａを
有するプレート６０を用いることもできる。この場合に
は、プレート６０と金属配線３１（接地のための配線）
とを電気的に接続するために、例えば半導体基板１０の
側面に金属配線を形成すればよい。 （他の実施形態）上記の実施形態では、ランド３２の上
に外部電極端子として金属ボール４０を設けたが、これ
に代えて、図６（ａ）に示すように導電性突起４１を設
けてもよい。導電性突起４１は、公知の技術を用いてラ
ンド３２の上に形成することができる。導電性突起４１
を構成する材料としては、例えば、はんだクリームをラ
ンド３２上に印刷溶融することによって形成されたはん
だバンプ、溶融はんだ内にディップすることによって形
成されたはんだバンプ、無電解メッキによってランド３
２上に形成されたニッケル／金バンプなどが挙げられ
る。ただし、これらの材料に限定されない。
【００８８】導電性突起４１を設けることによって、ラ
ンド３２の上に金属ボール４０を順次搭載する手間の掛
かる工程とが不要となり、その結果、低コストの半導体
装置を実現することができる。
【００８９】また、図６（ｂ）に示すように、ランド３
２を外部電極端子として機能させるランド・グリッド・
アレイ（ＬＧＡ）型の構成を採用してもよい。ＬＧＡ型
の構成を採用した半導体装置を配線基板上に実装する際
には、配線基板の接続端子の上にはんだクリームを塗布
した後リフローさせるなどの方法によって、ランド３２
と配線基板上の接続端子との電気的な接続を容易に行な
うことができる。ランド３２を外部電極端子として用い
ることによって、金属ボール４０を順次形成する工程
や、導電性突起４１を形成する工程が不要となるため、
極めてコストが低く、かつ実装高さの低い半導体装置を
実現することができる。
【００９０】上記実施形態では、端部２２の断面形状が
半導体基板１０の主面に対して傾斜したくさび状である
場合を示した。このくさび状の形状を構成する境界部２
４は、図７（ａ）に示すように曲線状であっても、図７
（ｂ）に示すように直線状であってもよい。なお、境界
部２４は、端部２２と端部２２上に形成される金属配線
３１とが接している部分のことを意味する。
【００９１】また、端部２２の断面形状は、図７（ｃ）
および（ｄ）に示すように、鋭角部分を面取りした形状
（すなわち、傾斜した側面を有する形状）であってもよ
い。図７（ｃ）は、コーナー部が鋭角的な段差部となる
ように面取りをしている。図７（ｄ）は、コーナー部が
丸みのある段差部となるように面取りをしている。
【００９２】図７（ｃ）に示す面取りした形状は、例え
ば次のようにして形成される。まず、半導体基板１０の
主面上に位置する素子電極１１およびパッシベーション
膜１６の上に絶縁層２０の第１層２０ａを堆積した後、
素子電極１１を露出するように半導体基板１０の主面と
鋭角をなす側面２２ａをフォトリソ工程を用いて形成す
る。この傾斜した第１層２０ａの側面２２ａは、露光条
件（フォーカスポイント）をコントロールすることによ
って形成することができる。
【００９３】次に、第１層２０ａ上に、半導体基板１０
の主面と直角をなす側面２２ｂを有する第２層２０ｂを
形成する。その後、第２層２０ｂの上に、半導体基板１
０の主面と鋭角をなす側面２２ｃを有する第３層２０ｃ
を形成する。第３層２０ｃの側面２２ｃも、露光条件
（フォーカスポイント）をコントロールすることによっ
て形成することができる。このようにして形成された第
１層２０ａ、第２層２０ｂおよび第３層２０ｃからなる
絶縁層２０を覆うように金属配線３１を形成すると、図
７（ｃ）に示す面取りした形状（すなわち、傾斜した側
面を有する形状）が得られる。図７（ｄ）に示す面取り
した形状も、同様の工程によって形成することが可能で
ある。
【００９４】端部２３の断面形状を図７（ａ）〜（ｄ）
に示すようにすることによって、金属配線３１の一部に
大きな応力が集中して印加されることが回避される。こ
のため、金属配線３１の断線等を防止することができ、
半導体装置の信頼性が向上する。
【００９５】金属配線３１の断線を防止するため、図８
（ａ）および（ｂ）に示すように、金属配線３１の少な
くとも一部が蛇行するように金属配線３１を形成しても
よい。すなわち、１回または２回以上蛇行した蛇行部２
７を有するように金属配線３１を形成することができ
る。
【００９６】蛇行部２７は、図８（ａ）に示すように、
絶縁層２０の上に複数形成してもよいし、図８（ｂ）に
示すように、絶縁層２０のうち傾斜部２６上のみに形成
してもよい。蛇行部２７は、例えば、金属配線３１の幅
を５０μｍ一定としたときに、金属配線３１の長さ２０
０μｍに対し１サイクル（振幅：７５μｍ）となるよう
に形成すればよい。金属配線３１に蛇行部２７を設ける
ことによって、半導体装置の加熱・冷却などによって加
わる熱応力等の応力を蛇行部２７で吸収できる。このた
め、金属配線の断線を防止することができ、信頼性の向
上した半導体装置を実現することができる。
【００９７】次に、図９を参照しながら、本発明による
更に他の実施形態を説明する。本実施形態によれば、ウ
エハレベルで半導体装置の検査を行うことができる。図
９は、本実施形態にかかる半導体装置の検査時における
ウエハ状態の半導体装置の一部を破断して示す断面図で
ある。
【００９８】図９に示すように、電源・信号発生器や出
力信号検出器を備えた検査装置７０に電気的に接続され
ている検査ボード７１がウエハ状態の半導体装置８０の
上に配置されている。検査ボード７１は、半導体装置８
０の外部電極端子である金属ボール４０と電気的な接続
をするためのコンタクト端子７２を多数備えている。
【００９９】コンタクト端子７２は下方に向けた状態で
検査ボード７１に配置されており、コンタクト端子７２
と金属ボール４０とは相対向させるように位置合わせさ
れ、両者は加圧して接触されている。なお、検査ボード
７１内には、検査装置７０とコンタクト端子７２とを電
気的に接続するための配線（不図示）が設けられてい
る。
【０１００】本実施形態によれば、金属ボール４０の高
さおよびコンタクト端子７２の高さにばらつきがあって
も、緩衝剤としての機能する絶縁層２０よってそのばら
つきを吸収することができる。その結果、金属ボール４
０とコンタクト端子７２とを確実に接触させることがで
き、ウエハレベルでの半導体装置の検査を確実に行なう
ことができる。また、各金属ボール４０の間隔は各素子
電極１１の間隔よりも広いため、検査ボード７１の配線
（不図示）を形成することが容易になるという利点もあ
る。
【０１０１】本実施形態では、検査ボード７１上にメッ
キ法や印刷法によって形成したランド状のコンタクト端
子７２を用いて、コンタクト端子７２と金属ボール４０
とを接触させている。金属ボール４０とコンタクト端子
７２との接触をより確実にするという目的のために、コ
ンタクト端子７２と金属ボール４０との間に垂直方向の
みに導電性を有する導電性シートやスプリングプローブ
を介設してもよい。
【０１０２】さらに、半導体装置８０を所定の温度に加
熱することによって、バーンイン検査を行うことも可能
である。ただし、バーンイン検査などの高温での検査を
行なう場合、検査ボード７１には、半導体基板と熱膨張
係数の近いガラス基材やセラミック基材を用いることが
好ましい。
【０１０３】なお、ウエハ状態の半導体基板を個々のチ
ップに切り離した後に金属配線や外部電極端子を設けた
状態で半導体装置の検査を行なってもよい。
【０１０４】
【発明の効果】本発明の半導体装置は、ウエハの半導体
基板上にも形成可能な構造を有し、小型で薄型の半導体
装置である。また、従来技術で用いられた部分リードに
よる電極の接続ではなく、金属配線層によって素子電極
と外部電極と接続するものである。このため、微細加工
に適し、多ピンに対応できる半導体装置である。さらに
絶縁層を下地として、その上に外部電極と一体化された
金属配線層が形成されているため、金属配線の断線を防
止することができる。また、絶縁層を低弾性率材料で形
成することによって、外部電極の熱応力を緩衝でき、基
板実装時の接合の信頼性を向上することができる。さら
に、半導体基板の裏面がプレートと接合されているため
放熱性にも優れた半導体装置である。
【０１０５】また、本発明の製造方法によれば、半導体
基板上に絶縁層を形成しているので配線回路シートを省
くことができるため、製造コストを低減させとともに、
微細な配線も形成可能である。また、絶縁層を低弾性率
材料を用いて形成することによって、配線基板に実装後
のはんだ接合部にかかる熱ストレスを緩和することがで
きるため、信頼性の優れた半導体装置を低い製造コスト
で製造することができる。
【図面の簡単な説明】
【図１】（ａ）は、第１の実施形態にかかる半導体装置
を示す斜視図である。（ｂ）は、その断面図である。
【図２】（ａ）〜（ｅ）は、第１の実施形態にかかる半
導体装置の製造方法を説明するための工程断面図であ
る。
【図３】（ａ）〜（ｄ）は、第１の実施形態にかかる半
導体装置の製造方法を説明するための工程断面図であ
る。
【図４】（ａ）は、第２の実施形態にかかる半導体装置
を示す斜視図である。（ｂ）は、その断面図である。
【図５】（ａ）は、第３の実施形態にかかる半導体装置
を示す斜視図である。（ｂ）は、その断面図である。
【図６】（ａ）は、外部電極端子として導電性突起４１
を設けた半導体装置を示す斜視図である。（ｂ）は、ラ
ンド３２を外部電極端子として機能させるＬＧＡ型の半
導体装置を示す斜視図である。
【図７】（ａ）および（ｂ）は、端部２２の形状がくさ
び状である絶縁層２０を備えた半導体装置の断面図であ
り、（ｃ）および（ｄ）は、端部２２の鋭角部分が面取
りされている絶縁層２０を備えた半導体装置の断面図で
ある。
【図８】（ａ）は、絶縁層２０上に蛇行部２７を有する
金属配線３１を備えた半導体装置の斜視図である。
（ｂ）は、傾斜部２６上に蛇行部２７を有する金属配線
３１を備えた半導体装置の斜視図である。
【図９】本発明の更に他の実施形態を説明するための半
導体装置の断面図である。
【図１０】従来の半導体装置を示す断面図である。
【符号の説明】
１０ 半導体基板 １１ 素子電極 １２ 薄膜金属層 １３ メッキレジスト膜 １４ 厚膜金属層 １５ 電極配置領域 １６ パッシベーション膜 ２０ 絶縁層 ２２ 開口部の側面 ２３ 絶縁層の上面 ２４ 境界部 ２５ 開口部 ２６ 傾斜部 ２７ 蛇行部 ２８ 開口部 ３０ コンタクト部 ３１ 金属配線 ３２ ランド（外部電極） ３３ 金属配線パターン ４０ 金属ボール ４１ 導電性突起 ５０ ソルダーレジスト膜（保護膜） ６０ プレート ６１ 接着シート ７０ 検査装置 ７１ 検査ボード ７２ コンタクト端子 ８０ 半導体装置 １０１ 半導体チップ １０２ 配線回路シート １０３ 接着シート １０４ 部分リード １０５ 素子電極 １０６ 封止樹脂 １０７ 金属プレート １０８ 電極 １０９ はんだボール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 下石坂 望 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 中村 嘉文 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 隈川 隆博 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 山岸 勝 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 渡瀬 和美 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 Ｆターム(参考） 4M109 AA02 BA03 CA05 CA22 DB02 DB14 DB16 DB17 ED02 ED03 EE02 GA05

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子が配置されている半導体基板
    と、 前記半導体基板の裏面に接合されたプレートと、 前記半導体基板の主面上に配列され、前記半導体素子に
    電気的に接続されている素子電極と、 前記半導体基板の主面上に形成された絶縁層と、 少なくとも前記素子電極を露出させるように前記絶縁層
    に形成された開口部と、 前記開口部に露出している前記素子電極の上から前記絶
    縁層の上に亘って形成された金属配線層と、 前記金属配線層の一部として形成され、外部機器との電
    気的接続を行うための外部電極とを備えた半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置において、 前記プレートは前記半導体基板の裏面よりも面積の大き
    な上面を有し、前記半導体基板の裏面は前記上面に接合
    されており、且つ、前記絶縁層は前記半導体基板の主面
    上から前記プレートの上面に亘って形成されていること
    を特徴とする半導体装置。
  3. 【請求項３】 請求項２記載の半導体装置において、 前記外部電極は、前記絶縁層のうち前記半導体基板の主
    面上の部分を除く領域上に形成されていることを特徴と
    する半導体装置。
  4. 【請求項４】 請求項１〜３のうちいずれか１つに記載
    の半導体装置において、 前記プレートは導電性を有し、前記金属配線層の少なく
    とも一部は前記プレートと電気的に接続されていること
    を特徴とする半導体装置。
  5. 【請求項５】 請求項１〜４のうちいずれか１つに記載
    の半導体装置において、 前記開口部の側面と前記絶縁層の上面とによって形成さ
    れる角度が鈍角であることを特徴とする半導体装置。
  6. 【請求項６】 請求項１〜４のうちいずれか１つに記載
    の半導体装置において、 前記開口部の断面形状は、鋭角部分が面取りされた形状
    であることを特徴とする半導体装置。
  7. 【請求項７】 請求項１〜６のうちいずれか１つに半導
    体装置において、 前記金属配線層は、その一部が少なくとも１回蛇行して
    いることを特徴とする半導体装置。
  8. 【請求項８】 請求項１〜７のうちいずれか１つに記載
    の半導体装置において、 前記絶縁層は、前記金属配線層を覆うように前記絶縁層
    上に形成され、導電性材料をはじく特性を有する保護膜
    を備え、 前記保護膜は、前記外部電極の少なくとも一部を露出さ
    せる開口を備え、 前記開口内に露出している前記外部電極は、少なくとも
    一つの外部電極端子を備えていることを特徴とする半導
    体装置。
  9. 【請求項９】 請求項８記載の半導体装置において、 前記外部電極端子は、前記外部電極に接するように設け
    られた金属ボールによって構成されていることを特徴と
    する半導体装置。
  10. 【請求項１０】 請求項８記載の半導体装置において、 前記外部電極端子は、前記外部電極に接するように設け
    られた導電性突起によって構成されていることを特徴と
    する半導体装置。
  11. 【請求項１１】 請求項８記載の半導体装置において、 前記開口内に露出している前記外部電極の少なくとも一
    部が、前記外部電極端子として機能することを特徴とす
    る半導体装置。
  12. 【請求項１２】 請求項１〜１１のうちいずれか１つに
    記載の半導体装置において、 前記半導体基板は、その主面のうち前記素子電極の位置
    する領域を除く領域に半導体基板を保護するためのパッ
    シベーション膜を備え、 前記絶縁層は、前記パッシベーション膜の上に形成され
    ていることを特徴とする半導体装置。
  13. 【請求項１３】 半導体素子と前記半導体素子に電気的
    に接続される素子電極とを有する半導体基板をプレート
    上に搭載する第１の工程と、 前記半導体基板を覆うように前記プレートの上に絶縁層
    を形成する第２の工程と、 前記絶縁層のうち前記素子電極の上に位置する部分を選
    択的に除去し、前記素子電極を露出させる開口部を形成
    する第３の工程と、 前記開口部に露出している前記素子電極の上から前記絶
    縁層の上に亘り、外部機器との電気的接続を行うための
    外部電極として機能する部分を持つ金属配線層を形成す
    る第４の工程とを備えている半導体装置の製造方法。
  14. 【請求項１４】 請求項１３記載の半導体装置の製造方
    法において、 前記第１〜４の工程は、ウエハ状態の半導体基板を用い
    て行われ、 前記第４の工程の後に、前記ウエハ状態の半導体基板か
    ら半導体チップ毎に切り離す工程をさらに備えているこ
    とを特徴とする半導体装置の製造方法。
  15. 【請求項１５】 請求項１３に記載の半導体装置の製造
    方法において、 前記第１の工程の前に、ウエハ状態の半導体基板から半
    導体チップ毎に切り離す工程が行われ、 前記第１〜４の工程は、前記半導体チップを用いて行わ
    れることを特徴とする半導体装置の製造方法。
  16. 【請求項１６】 請求項１３〜１５のうちいずれか１つ
    に記載の半導体装置の製造方法において、 前記第３の工程は、前記開口部の側面と前記絶縁層の上
    面とによって形成される角度が鈍角となるように、前記
    開口部を形成することを特徴とする半導体装置の製造方
    法。
  17. 【請求項１７】 請求項１３〜１６のうちいずれか１つ
    に記載の半導体装置の製造方法において、 前記第４の工程は、前記金属配線層の一部を少なくとも
    １回蛇行させるように、前記金属配線層を形成すること
    を特徴とする半導体装置の製造方法。
  18. 【請求項１８】 請求項１３〜１７に記載の半導体装置
    の製造方法において、 前記第３の工程は、前記絶縁層のうち前記プレート上に
    位置する領域を部分的に除去することによって、前記プ
    レートの少なくとも一部を露出させる開口部を形成する
    工程をさらに含み、 前記第４の工程は、前記開口部に露出している前記プレ
    ートの上から前記絶縁層の上に亘って前記金属配線層を
    形成する工程をさらに含むことを特徴とする半導体装置
    の製造方法。
  19. 【請求項１９】 請求項１３〜１８のうちいずれか１つ
    に記載の半導体装置の製造方法において、 前記第４の工程は、前記金属配線層を形成した後、 前記金属配線層のうち前記外部電極の位置する領域を除
    く領域を覆うように絶縁層の上に、前記金属配線層を保
    護する保護膜を形成する工程をさらに含むことを特徴と
    する半導体装置の製造方法。
  20. 【請求項２０】 請求項１３〜１９のうちいずれか１つ
    に記載の半導体装置の製造方法において、 前記第４の工程は、前記金属配線層を形成した後、 前記外部電極の上に、外部電極端子として機能する金属
    ボールを搭載する工程をさらに備えていることを特徴と
    する半導体装置の製造方法。
  21. 【請求項２１】 請求項１３〜２０のうちいずれか１つ
    に記載の半導体装置の製造方法において、 前記第４の工程の後に、前記外部電極に電気的に接続可
    能な端子を有する検査ボードを前記外部電極に配置し
    て、前記半導体装置の検査を行う工程をさらに備えてい
    ることを特徴とする半導体装置の製造方法。
JP11180659A 1999-06-25 1999-06-25 半導体装置およびその製造方法 Pending JP2001007252A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11180659A JP2001007252A (ja) 1999-06-25 1999-06-25 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11180659A JP2001007252A (ja) 1999-06-25 1999-06-25 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2001007252A true JP2001007252A (ja) 2001-01-12

Family

ID=16087080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11180659A Pending JP2001007252A (ja) 1999-06-25 1999-06-25 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2001007252A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002368160A (ja) * 2001-05-31 2002-12-20 Samsung Electronics Co Ltd ウェーハレベルパッケージ及びその製造方法
US6713880B2 (en) 2001-02-07 2004-03-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for producing the same, and method for mounting semiconductor device
JP2005039260A (ja) * 2003-07-01 2005-02-10 Nec Corp 応力緩和構造とその形成方法、応力緩和シートとその製造方法、及び半導体装置並びに電子機器
WO2005124857A1 (ja) * 2004-06-16 2005-12-29 Rohm Co., Ltd. 半導体装置
US8018033B2 (en) 2007-01-31 2011-09-13 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method of the same
US8237258B2 (en) 2008-02-29 2012-08-07 Sanyo Electric Co., Ltd. Semiconductor module including a semiconductor device, a device mounting board, and a protecting layer therebetween
JP5521547B2 (ja) * 2007-03-29 2014-06-18 日本電気株式会社 半導体装置及びその製造方法
JP2016139753A (ja) * 2015-01-29 2016-08-04 日立化成株式会社 半導体装置の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713880B2 (en) 2001-02-07 2004-03-30 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for producing the same, and method for mounting semiconductor device
JP2002368160A (ja) * 2001-05-31 2002-12-20 Samsung Electronics Co Ltd ウェーハレベルパッケージ及びその製造方法
JP2005039260A (ja) * 2003-07-01 2005-02-10 Nec Corp 応力緩和構造とその形成方法、応力緩和シートとその製造方法、及び半導体装置並びに電子機器
WO2005124857A1 (ja) * 2004-06-16 2005-12-29 Rohm Co., Ltd. 半導体装置
US7405485B2 (en) 2004-06-16 2008-07-29 Rohm Co., Ltd. Semiconductor device
US8018033B2 (en) 2007-01-31 2011-09-13 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method of the same
US8497156B2 (en) 2007-01-31 2013-07-30 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method of the same
JP5521547B2 (ja) * 2007-03-29 2014-06-18 日本電気株式会社 半導体装置及びその製造方法
US8237258B2 (en) 2008-02-29 2012-08-07 Sanyo Electric Co., Ltd. Semiconductor module including a semiconductor device, a device mounting board, and a protecting layer therebetween
JP2016139753A (ja) * 2015-01-29 2016-08-04 日立化成株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3335575B2 (ja) 半導体装置およびその製造方法
US4472876A (en) Area-bonding tape
US5343366A (en) Packages for stacked integrated circuit chip cubes
JP2002184904A (ja) 半導体装置の製造方法及び半導体装置
EP0171232B1 (en) Area-bonding tape
JP2001168231A5 (ja)
JP2001007252A (ja) 半導体装置およびその製造方法
JPH11204678A (ja) 半導体装置及びその製造方法
JP3313058B2 (ja) 半導体装置とその製造方法
JP3281591B2 (ja) 半導体装置およびその製造方法
KR100658120B1 (ko) 필름 기판을 사용한 반도체 장치 제조 방법
JPH11204560A (ja) 半導体装置及びその製造方法
JP3957928B2 (ja) 半導体装置およびその製造方法
JP3520764B2 (ja) 半導体装置およびその製造方法
JP4465891B2 (ja) 半導体装置
JP3482121B2 (ja) 半導体装置
JP3841135B2 (ja) 半導体装置、回路基板及び電子機器
JPH09148482A (ja) 半導体装置
JPH09246416A (ja) 半導体装置
US20040201109A1 (en) Semiconductor devices, manufacturing methods therefore, circuit substrates and electronic devices
JP2652222B2 (ja) 電子部品搭載用基板
JPH0982752A (ja) 半導体装置
JP4817548B2 (ja) 半導体装置およびその接続構造
JP4328978B2 (ja) 半導体装置の製造方法
JPH1022324A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071016