JP2001093849A

JP2001093849A - 液相成長法、エピタキシャル基体の製造方法、および太陽電池の製造方法

Info

Publication number: JP2001093849A
Application number: JP26918799A
Authority: JP
Inventors: Katsumi Nakagawa; 克己中川; Akiyuki Nishida; 彰志西田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1999-09-22
Filing date: 1999-09-22
Publication date: 2001-04-06

Abstract

(57)【要約】【課題】液相成長法で所望の領域にエピタキシャル成
長を行うのが難しい。【解決手段】基体１００の側面と裏面、又は基体１０
０の側面と裏面及び表面の一部に、半導体層１０４が成
長しない性質を持つカバー層１０１を形成する工程と、
カバー層を形成した基体を半導体材料で過飽和となった
メルトに接触させ、基体のカバー層形成領域Ｂ以外の領
域Ａに半導体層１０４を成長させる工程とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液相成長法、エピタ
キシャル基体の製造方法、および太陽電池の製造方法に
係わり、特に液相成長法、及びそれを用いた高品質で低
コストな太陽電池やエピタキシャル基体の製造方法に関
する。

【０００２】

【従来の技術】単結晶半導体基板、特にエピタキシャル
基板に応用する場合では、ＬＳＩの製造プロセス、特に
フォトリソグラフィー工程で、マスクとのコンタクトや
パターン焼き付けの焦点深度の必要性から、基板の上の
所定の領域にのみ一様な厚さの半導体層を成長すること
が求められ、逆に基板の裏面への成長は防止するが求め
られる。

【０００３】ところで、ジクロルシランやトリクロルシ
ラン等のシリコンを含む原料ガスを熱分解するＣＶＤ
（Chemical Vapor Deposition）法では、１バッチ当り
の投入可能枚数が限られる、あるいは１バッチ毎に装置
のメンテナンスが必要となる等、製造上のスループット
が低いので、製造上のスループット向上のために、液相
成長法によるシリコン層の成長が検討されている。例え
ば特開平１０−１８９２４４号公報には、液相成長法に
よる太陽電池の製造について詳細な開示がある。

【０００４】

【発明が解決しようとする課題】基板の上の所定の領域
にのみ一様な厚さの半導体層を成長する場合に、所定の
直径に整形されたウェハの縁辺部に結晶が成長すると、
基板の位置だし等の取り扱い上の不都合が多い。上記の
ような液相成長法を用いた場合、所定の領域のみに結晶
を成長させるには、例えば基板上の成長を行いたくない
領域にマスク板を掛けるのが簡単であるが、基板と共に
高温のメルトに浸漬されることからマスク板の材質の選
択が難しく、マスク板に付着したシリコンの処理が厄介
で、さらにマスク板が厚いと却って一様な成長の妨げと
もなる。また高温にさらされてもマスク板と基板の間に
隙間が形成されない様保持するのも困難である。

【０００５】本発明は、基体への半導体層の液相成長に
おいて、所定の領域（半導体層を成長させる領域）以外
の領域での半導体の成長や半導体のメルトへの溶出を防
止することにより、複雑なマスク治具等を用いずに、半
導体を形成すべき領域に半導体層を均一に成長させ、ま
たメルトへの不純物の蓄積を低減し特性の優れたエピタ
キシャル基板を低コストで製造できる製造方法を提供す
ることを目的とする。また特開平１０−１８９２４４号
公報に記載された方法のスループットを殆ど損なうこと
なく、一層特性の優れた太陽電池を製造できる製造方法
を提供することを目的とする。

【０００６】

【課題を解決するための手段】本発明の液相成長法は、
少なくとも、以下の工程１）と工程２）とを含むことを
特徴とする液相成長法である。

【０００７】１）基体の側面と裏面、又は基体の側面
と裏面及び表面の一部に、半導体層が成長しない性質を
持つカバー層を形成する工程２）前記カバー層を形成した前記基体を半導体材料で
過飽和となったメルトに接触させ、前記基体のカバー層
形成領域以外の領域に半導体層を成長させる工程なお、基体は特に平板である必要はなく、平面が湾曲し
た板、円筒形体、球形体等であってもよい。また、必ず
しも成長させる半導体層は単結晶である必要はなく、多
結晶、微結晶等であってもよい。形成すべき半導体層が
多結晶、微結晶等である場合は基体は単結晶である必要
がないことは勿論である。

【０００８】また本発明のエピタキシャル基体の製造方
法、および太陽電池の製造方法は上記本発明の液相成長
法を用いたものである。

【０００９】本発明者等は、前記課題を解決するため、
同じ状態のメルトからでも、基体の材質や表面の性質に
よって、半導体層が成長する場合としない場合があるこ
とに注目した。半導体、たとえばシリコンが過飽和まで
溶けているメルトから、表面が清浄なシリコンの基体に
は平滑なシリコン層が成長するが、過飽和が極端に大き
くなければ同じ状態のメルトからでも、酸化シリコンの
表面にはシリコン層は成長しないか、シリコン粒が弱く
付着するだけである。この観察結果にもとづき、基体の
全表面の内、半導体層を成長させたくない裏面や縁辺部
（領域Ｂとする。）に酸化シリコン層をカバー層として
形成し、太陽電池やデバイスの形成を行う主たる表面
（領域Ａ）は、清浄なシリコンを露出させて置くことに
より、領域Ａのみにシリコン層を成長できる。また成長
に先立って基板表面をメルトに溶出する場合にも、基板
の裏面がメルトに溶け出すのを防止し、高濃度でドープ
された基板を用いてもメルトへの不純物の蓄積を低減で
きる。この様な現象は、半導体層と基板の界面の自由エ
ネルギーの違いに起因すると思われ、酸化シリコン−シ
リコンの組み合わせ以外にも同様の性質を持つカバー層
と半導体層の組み合わせがありうる。例えばカバー層と
して、熱酸化膜等の酸化シリコン層の他に、窒化シリコ
ン層、カーボン層、シリコンカーバイド層等を用いるこ
とができる。

【００１０】

【発明の実施の形態】図１及び図２に示すエピタキシャ
ル基体の製造方法例で、本発明の実施形態の概要を説明
する。

【００１１】図１（ａ）にシリコン基板１００を用意す
る。シリコン基板１００としては、必要に応じｐ型でも
ｎ型でも使用できる。特に高濃度にドープされた低抵抗
な基板でも使用できる。

【００１２】次に図１（ｂ）に示すように、シリコン基
板１００を熱酸化し、その表面全体にカバー層１０１と
して酸化シリコン層を形成する。

【００１３】次に図１（ｃ）に示すように、基板の裏面
と縁辺部（領域Ｂ）１０２を残し、主たる表面の主要部
（領域Ａ）１０３のカバー層を選択的にエッチングして
除去し、領域Ａのみシリコン表面を露出させる。もちろ
ん領域Ａにカバー板を掛けて熱酸化する、あるいは２枚
の基板の主たる表面同士を密着させて熱酸化する、等の
方法で、初めから領域Ｂのみに選択的に酸化シリコン層
を形成することもできる。または酸化シリコンを形成す
るための塗布液を、スクリーン印刷等の方法により領域
Ｂに塗布した後、焼成して酸化シリコン層を選択的に形
成することもできる。また酸化シリコン以外にも窒化シ
リコンやカーボンもカバー層として使用可能である。な
お図１（ｃ）においては、領域Ｂは、基板の裏面と側面
の他に基板表面の縁近傍を含んでいるが（すなわち、カ
バー層が基板の裏面と側面だけでなく基板表面の縁近傍
にも設けられている）、領域Ｂは基板の裏面と側面だけ
であってもよい（すなわち、カバー層が基板の裏面と側
面のみに設けられていてもよい）。

【００１４】この後、基板をシリコンで過飽和となった
メルトに接触させる。また、基板表面の重金属汚染や、
その他表面に存在する欠陥を除去するために、必要に応
じて予め基板をシリコンで飽和になっていないメルトに
接触させ、基板の表面をメルトに溶出してから、過飽和
のメルトに接触させ成長を開始することも、エピタキシ
ャル膜の特性改善のため有効である。

【００１５】こうすると図１（ｄ）に示すように、液相
成長において領域Ａのみにシリコン層１０４が成長す
る。カバー層１０１の厚さは通常０．０１〜１μｍで良
い。そのため領域Ａの領域Ｂ近傍も、カバー層１０１が
影響して半導体層の成長速度が低下することがない。逆
に領域Ｂでは成長が起こらないため領域Ｂ近傍のメルト
中の半導体原料の濃度が高くなり、その影響を受けて領
域Ｂ近傍では成長速度が大きくなり易いので、メルトの
撹拌を十分行うことが望ましい。また、特に液相成長で
は、基板の縁辺部で著しい成長が起こり、基板の直径が
大きくなり易い。これを防止するため、縁辺部ではカバ
ー層を確実に形成することが望ましい。

【００１６】領域Ｂ１０２のカバー膜１０１は一般には
最終的に除去する。ただし、必要に応じて残しておいて
もよい。カバー層の除去は、図１（ｅ）に示すように、
半導体層１０４の形成直後に行ってもよいが、このまま
残してＬＳＩや太陽電池のデバイス機能をエピタキシャ
ル基板に作り込んだ後で行ってもよい、カバー層の除去
にあたっては、半導体層１０４に対する作用が少ないエ
ッチャント液を使用するのが好ましく、酸化シリコン−
シリコンの組み合わせに対しては、硝酸等の酸化剤を含
まないフッ酸溶液などが好適に使用できる。しかし、半
導体層１０４の上にさらに異種の材料を積層した場合に
は、その材料の特性に応じたエッチャントを使用すべき
である。

【００１７】なお、カバー層を適宜設けることで基板表
面上の所望の領域に半導体層を形成することができる。
図２は半導体層を分離して形成する例を示す図であり、
図２（ｃ）に示すように、基板１００の表面に領域Ａ１
０３が分離されるように領域Ｂ（カバー層が設けられた
領域）１０２を設ければ、図２（ｄ）、（ｅ）に示すよ
うに、領域Ａに分離した半導体層を形成することができ
る。図２（ａ），（ｂ）は図１（ａ），（ｂ）と同じ工
程である。

【００１８】以上説明したように、本発明の方法によれ
ば、表面の平滑性が高く不純物濃度の管理された半導体
層を高いスループットで成長することが可能となり、低
コストで高品質な太陽電池やエピタキシャル基体を製造
することが可能となる。また、本発明の方法を応用すれ
ば、素子分離の容易なエピタキシャル基体や、結晶系太
陽電池でありながら集積型直列接続の容易な太陽電池モ
ジュールが、容易に製造出来るようになる。

【００１９】以下、さらに具体的な実施形態の例につい
て説明する。

【００２０】［実施形態例１］本実施形態例において
は、薄膜単結晶シリコン太陽電池の製造に本発明を適用
する例を説明する。

【００２１】まず図３（ａ）に示すように直径５インチ
（１２５ｍｍ）φの単結晶のシリコン基板２００を用意
し、図３（ｂ）に示すようにシリコン基板２００の表面
に、分離層を形成する。ここでは分離層として多孔質層
２０１を形成する。多孔質層２０１を制御性良く形成す
るには、比抵抗０．００５〜０．１Ωｃｍ程度の低抵抗
なｐ型（ｐ⁺ ）の基板の使用が好適であるが、より高抵
抗な基板であっても表面に予めＣＶＤ、ＬＰＥ、熱拡散
等の方法でｐ⁺の層を数〜数十μｍ形成しておいても同
様に使用できる。また結晶の面方位としては、（１０
０）や（１１１）などの一般に流通しているものが好適
に用いられる。

【００２２】まず、フッ酸の溶液の中にシリコン基板２
００と、これに対向する電極（不図示）を漬け、基板２
００が正となるように通電する（陽極化成処理）。こう
すると基板２００の表面でシリコンが電気化学反応によ
り溶解するが、フッ酸の濃度が高く、かつ流れる電流を
適正に保つと、シリコンの溶解が局所的に進み、太さ数
百オングストローム程度の微細な孔が複雑に絡みながら
成長し、多孔質層２０１が形成される。多孔質層２０１
の内孔の占める体積の割合は、通電する電流を増すほど
大きくなり、通電中に電流値を変えると、孔の大きさの
異なる複数の層が形成できる。

【００２３】次に、図３（ｃ）に示すように、多孔質層
２０１の形成された面の領域Ａに直径１２０ｍｍの円形
のマスクを密着しつつ、領域Ｂにカバー層２０２となる
カーボンの保護膜を形成する。カーボンの膜は、カーボ
ンのターゲットを還元雰囲気でスパッタする、メタノー
ル、エタノール、メタン、エタンなどの有機ガスの蒸気
と酸素を流しながら高周波プラズマをたく、レジストな
どの有機塗布液をコーティングして酸素雰囲気でベーク
する、等の方法で形成することができる。

【００２４】次に、図３（ｄ）に示すように、８００〜
１０００℃のインジウムにｐ型の多結晶シリコンを溶か
し込んで調整したメルトを−０．１〜−２℃／分程度の
割合で徐冷して、１０〜３０℃降温したところで基板を
メルトに漬け込み、単結晶シリコン膜２０３をエピタキ
シャル成長する。単結晶シリコン膜２０３は厚さ５〜１
００μｍ、標準的には１０〜５０μｍ、典型的には２０
〜４０μｍ程度成長する。カバー層２０２の効果によ
り、単結晶シリコン膜２０３はカバー層の開口部（領域
Ａ）のみに成長する。その後、図３（ｅ）に示すよう
に、カバー層２０２となるカーボンの保護膜を除去す
る。カーボンの保護膜はアルコールやアセトン等の溶液
中で超音波を印加する、酸素雰囲気中でベークする、酸
素雰囲気のプラズマに曝す、などの方法で除去できる。

【００２５】この後、図３（ｆ）に示すように、シリコ
ン層２０３の表面にドープ層（ｎ⁺）２０４を形成す
る。ドープ層の形成法としては、リン等のｎ型の不純物
を含んだ塗布液をスピナーで均一な厚さに塗布、焼成し
てリンガラス層を形成した後、深さ０．１〜０．５μｍ
の深さまで熱拡散すると良い。あるいはカバー層２０２
を除去する前にシリコンの他にリンを含むメルトからｎ
⁺ のシリコン層を厚さ０．１〜０．５μｍ成長すること
もできる。またはプラズマＣＶＤ法で、シラン（ＳｉＨ
₄）とフォスフィン（ＰＨ₃）を水素で希釈しつつ流
し、ｎ⁺ のシリコン膜を堆積しても良い。この場合は、
堆積するシリコン膜は多結晶または微結晶で良いが、厚
さは薄めとし０．０１〜０．１μｍ程度が良い。

【００２６】引き続いて、図３（ｇ）に示すように、表
面側の電極として、グリッド電極２０５を形成しドープ
層２０４のシート抵抗を実質的に下げオーミックな電力
損失を防ぐ。グリッド電極２０５は銀を主成分とするイ
ンクをスクリーン印刷で、所望のパターンに印刷し焼成
して形成できる。あるいは、グリッド状の開口をもつマ
スクをかけて、Ｎｉなどを蒸着しこの上に電気メッキで
銅を堆積しても良い。

【００２７】その後、図３（ｈ）に示すように、表面に
ＰＥＴ、ポリカーボネイトなどの透明な樹脂フィルム
や、ガラスの透明支持部材２０６を、エポキシ樹脂、Ｅ
ＶＡなどの透明接着剤２０７で強固に貼りつける。

【００２８】さらに、図４（ｉ）に示すように、基板２
００の裏面を真空や電磁力で保持しつつ、支持部材２０
６に力を加えて微細孔が形成され脆くなっている多孔質
層２０１の部分で破壊して、シリコン層２０３を剥離す
る。剥離するには、多孔質層の部分にクサビを挿入した
り、高圧の水ジェットを注入してこじ開ける様な力を加
える、支持部材２０６に急冷、急加熱等の熱衝撃を加え
熱膨張率の違いによるせん断力を加える、支持部材の端
を加えてローラーで巻き上げる、等の方法が可能であ
る。この場合に、シリコン層が形成されている領域Ａが
多孔質層２０１が形成されている領域より狭くなる様に
しておくと、シリコン層２０３の縁辺部から剥離を開始
するきっかけが作りやすく剥離がスムーズに行える。

【００２９】剥離されたシリコン層２０３の裏面には、
一般に多孔質層２０１の残さ２０８が残るので、アルカ
リや、過酸化水素水を加えたフッ酸溶液で選択的にエッ
チングして除去できるが必須ではない。

【００３０】その後、図４（ｊ）に示すように、シリコ
ン層２０３の裏面にステンレスやアルミ等の導電性のシ
ートからなる裏面電極板２０９をアルミや銀のペースト
等の導電性の接着剤２１０で貼りつける。こうして薄膜
単結晶シリコン太陽電池が形成できる。

【００３１】一方、図４（ｋ）に示すように、シリコン
基板２００の表面に残った多孔質層残さ２０８を、同様
のエッチャントやフッ酸溶液中で電解研磨で除去し、表
面が平滑な基板２１１として再生することにより、図３
（ａ）のシリコン基板２００として投入でき、基板を繰
り返し使用して複数の薄膜単結晶シリコン太陽電池を形
成できるので、太陽電池の製造コストを大幅に下げるこ
とができる。

【００３２】［実施形態例２］本実施形態例において
は、エピタキシャル基体の製造に本発明の方法を適用す
る例を図１を用いて説明する。

【００３３】図１（ａ）に示すように、単結晶のシリコ
ン基板１００を用意する。単結晶のシリコン基板１００
としては、エピタキシャル基板の用途に応じて様々な物
が使えるが、ｐ⁺ やｎ⁺ 等の低抵抗の基板は前述したよ
うに、ＣＭＯＳ−ＬＳＩのラッチアップの防止や、ボロ
ンによるゲッタリング効果などの点から需要が多い。ま
た基板１００の平滑性は、エピタキシャル層の平面性に
影響が大きいが、本発明の方法ではＣＶＤ法の場合より
平滑性が低くても使用が可能である。従って、通常ウェ
ハ表面はインゴットからスライスしてから、ラッピン
グ、エッチングした後、ポリッシングを複数回繰り返し
て仕上げるが、ラッピングや、エッチングまでで終了と
したり、またはポリッシングを１回行った所で終了した
基板も使用可能である。また結晶面の方位は（１００）
や（１１１）等半導体プロセスにおいて、通常使用され
ているものが好適に使用できる。

【００３４】次に、図１（ｂ）に示すように、カバー層
１０１として、酸化シリコン層を形成した。酸化シリコ
ン層の形成法としては、前述したように様々な方法が利
用できるが、エピタキシャル基板への応用にあたって
は、熱酸化法によるのが最も確実と思われる。カバー層
１０１としての酸化シリコン層は、厚さ０．０１〜１μ
ｍで十分カバー層としての機能を果たすので、パイロジ
ェニック（水素燃焼）酸化の場合、１時間以内で形成可
能であり、その後、図１（ｃ）に示すように、領域Ａの
カバー層１０１となる酸化シリコン層を選択的にエッチ
ング除去すれば良い。

【００３５】カバー層を選択的に除去するには、例えば
図５（ａ）に示すように、第１のカバー層として酸化シ
リコン層３０１が全面に形成された基板３００を、領域
Ａと同じ大きさのチャッキングステージ３０３にチャッ
キングする。チャッキングには例えば真空チャックや電
磁チャック等の方法が利用できる。この状態で、例えば
第２のカバー層となるレジスト層３０２を形成するため
のレジスト液をシャワー３０４で噴霧する。レジストが
乾燥した後、基板３００をステージ３０３から取り外し
ベークする。こうして領域Ａに開口のあるレジスト層３
０２が形成された所で、図５（ｂ）に示すように、基板
３００を硝酸等の酸化剤を含まないフッ酸等のエッチン
グ液３０５に漬ける。こうすると領域Ａの酸化シリコン
層がエッチングされ、領域Ａのシリコン表面が露出す
る。その後、図５（ｃ）に示すようにレジスト層３０２
をレジスト剥離液で除去すると、領域Ｂのみ酸化シリコ
ンで覆われた状態となる。

【００３６】あるいは、図６（ａ）に示すように、全面
に酸化シリコン層４０１が形成された基板４００を、先
端に液漏れ防止用のＯリング４０３が取り付けられたエ
ッチング液保持筒４０２を基板の領域Ａに押し当て内部
にエッチング液を満たすと、図６（ｂ）に示すように、
Ｏリングの内部（領域Ａ）のみを選択的にエッチングす
ることができる。

【００３７】図１（ｄ）に示すようにシリコン層１０４
を成長するには、８００〜１０００℃のインジウムに多
結晶シリコンを溶かし込んで調整したメルトを−０．１
〜−２℃／分程度の割合で徐冷して、１０〜３０℃降温
したところで基板１００をメルトに漬け込む。ただしカ
バー層１０１の形成されている領域Ｂにはシリコン層が
形成されない。また溶かし込む多結晶シリコンの導電型
をｐ型やｎ型にすることで、成長するシリコン層の導電
型を調整することができる。また、使用している基板の
平滑性を改善するため、または基板表面の重金属汚染
や、積層欠陥を生じる原因になりうる基板表面の欠陥を
除去するため、予め基板をシリコンで飽和となっていな
いメルトに漬けて表面を若干溶かし出し、その後過飽和
のメルトに漬けて成長を始めることも効果がある。

【００３８】図１（ｅ）に示すように、シリコン層１０
４の成長後、カバー層１０１は直ちに酸化剤を含まない
フッ酸等のエッチャントで除去しても良いが、このまま
残しデバイス製造工程を終了した後で除去しても良い。
また液相成長によって表面にメルトの汚染が残る可能性
もあるので、念のため塩酸に５〜１０分漬け込んで残存
インジウムをエッチングして除去しても良い。ただし必
須ではない。

【００３９】［実施形態例３］本実施形態例において
は、１枚の単結晶シリコン基板上に、独立した複数の薄
膜単結晶層を形成し、個々の素子間を電気的に完全に分
離することのできるエピタキシャル基体を製造する例を
図８により説明する。

【００４０】はじめに図７を用いて本実施形態例に用い
る液相成長装置について説明する。ここで、石英ガラス
製の反応管５０６とロードロック室５０８の間はゲート
バルブ５１０で完全に仕切ることができるが、またゲー
トバルブ５１０を開けると、基板保持手段５０２を反応
管５０６の中に下降させることができる。基板交換は基
板保持手段５０２をロードロック室５０８内に上昇さ
せ、ゲートバルブ５１０を閉める。そしてゲートバルブ
内の雰囲気を窒素に置換し、基板交換扉５０９を開け、
シリコン基板５０３を基板保持手段５０２に保持する。
但し、基板保持手段５０２の一番下の位置には図示した
ように溶かし込み用基板５０４が保持されている。この
状態でロードロック室５０８内を窒素に置換し、次いで
水素に置換する。一方、坩堝内には予め飽和となるまで
シリコンを溶かし込んだインジウム（メルト）５０１が
電気炉による加熱で所定の温度に保持されている。また
メルトや基板が酸化されるのを防止するため、反応管５
０６内にもガス導入管５１１より水素ガスが導入され反
応管内をフローし、ガス排気管５１２により排気され所
定の圧力が保たれている。ゲートバルブ５１０を開き、
基板上下機構５０５を作動させ、一旦基板を坩堝の直上
の位置まで下降してそのまま保持し、メルトと同じ温度
になるのを待つ。その後基板をすべてメルト５０１に漬
ける。所定の時間放置しシリコン層を成長させる。その
後基板保持手段５０２をロードロック室５０８に上昇さ
せ、ゲートバルブ５１０を閉じ、冷却し、水素のフロー
を窒素のフローに置換してから、基板交換扉５０９を開
けて、基板を取り出す。

【００４１】以下、上記液相成長装置を用いたエピタキ
シャル基板の製造方法について説明する。

【００４２】図８（ａ）に示すように、６インチφの面
方位（１００）のｐ型シリコン基板６００を用意した。
次に図８（ｂ）に示すように、これに熱酸化炉で厚さ
１．２μｍの酸化シリコン膜６０１を成長させた。

【００４３】次に図８（ｃ）に示すように、この酸化シ
リコン膜６０１にレジストを塗布し所望のパターンを焼
き付け、フッ酸溶液でエッチングし独立した複数の開口
６０２を形成した。次に図８（ｄ）に示すように、図７
に示した装置でｎ⁺ 埋め込み層６０３を形成した。ｎ⁺
埋め込み層６０３は形成しておくと、完成したエピタキ
シャル基板を用いてバイポーラトランジスタを製造した
際、キャリアのベース伝達率を向上させることができ
る。

【００４４】まず、基板保持手段５０２の最下段にはド
ープされていない高抵抗な溶かし込み用基板５０４を、
その上に酸化シリコン層のパターンが形成されたシリコ
ン基板６００を保持し、メルト５０１の上部でメルトの
温度とは独立に６８０℃に保った。一方予め６５０℃の
インジウムにＰドープのｎ⁺ 型多結晶シリコンを飽和と
なるまで溶かし込んで調整したメルトを、−０．１℃／
分の割合で徐冷し６３０℃になった所で、基板を５分間
メルト５０１にメルトに漬け込み、ｎ⁺ 埋め込み層６０
３を成長した。基板をメルトに漬けた瞬間には、基板近
傍のメルトは未飽和となっており、基板表面のシリコン
が若干メルトに溶け出したと考えられる。

【００４５】次いで図８（ｅ）に示すように、ｎ⁺ 埋め
込み層６０３の上にｎ^-型のエピタキシャル層６０４を
成長させる。まず、メルトを撹拌しながら、ドープされ
ていない溶かし込み用基板５０４だけを、９５０℃のメ
ルトに飽和となるまで漬け込んだ。メルトにはもともと
Ｐを高濃度にドープしたｎ⁺ 型の低抵抗なシリコンが溶
かし込んであるが、メルトの温度を大幅に高めて、９５
０℃のインジウムにドープされていない高抵抗の溶かし
込み用基板５０４を溶かし込んだため、メルト中のＰの
濃度が大幅に低下した。その後すべての基板をメルトか
ら引き上げた後９７０℃に保持し、一方メルトを−０．
５℃／分の割合で徐冷し９３０℃となったところで全基
板を３分間メルトに漬け込み、ｎ^-型のエピタキシャル
層６０４を成長した。基板をメルトに漬けた瞬間には、
基板近傍のメルトは未飽和となっており、ｎ⁺ 埋め込み
層６０３の表面が若干メルトに溶け出したと考えられ
る。こうしてｎ^-型のエピタキシャル層６０４用のメル
トの調整の為、待機している間にｎ⁺ 埋め込み層６０３
の表面に付着したかもしれない重金属汚染を取り除くた
め完璧を期した。ｎ⁺ 埋め込み層６０３とｎ^-型のエピ
タキシャル層６０４が積層された厚さを約１．２μｍと
し、酸化シリコン膜６０１の厚さとほぼそろえた。この
事は必須ではないが、ＬＳＩの製造を行う場合に基板の
表面に段差を生じない様にするのが望ましい。その後、
図８（ｆ）に示すように、酸化シリコン膜６０１の不要
な部分を除去した。

【００４６】この様にして得られたエピタキシャル基体
を用いて標準的なプロセスにより製造されたバイポーラ
ＬＳＩのユニットトランジスタの構成の例を図９に示
す。エピタキシャル層６０４は、酸化シリコン層６０１
と、基板（ｐ）とｎ⁺ 埋め込み層６０３の接合によっ
て、個々のユニットトランジスタが電気的に完全に分離
できる。本実施例では、ｎ⁺ 埋め込み層６０３を十分低
温で成長したため、欠陥の影響を抑える事ができる。ま
たその後の成長は高温で行ったため、成長速度を高める
事が出来ただけでなく、メルトの交換無しに低抵抗な高
ドープ層、高抵抗な低ドープ層の順で成長する事がで
き、製造のスループットを高める事ができた。

【００４７】［実施形態例４］本実施形態においては、
１枚の単結晶シリコン基板上に、独立した複数の薄膜単
結晶層を形成し、これらの薄膜単結晶層に独立した太陽
電池を作り込んで直列接続してから、基板から剥離し太
陽電池モジュールを製造する例を説明する。

【００４８】図１０（ａ）に示す様に、例えば１２０×
６０ｍｍの面方位（１１１）のｐ⁺型シリコン基板７０
０に、分離層として多孔質層７０１を形成する。なお分
離層とは後の剥離工程において分離されて露出する面を
提供する為の層であり、この分離層の内部又はその上下
界面において分割されることになる。

【００４９】多孔質層７０１を制御性良く形成するに
は、比抵抗０．００５〜０．１Ωｃｍ程度の低抵抗なｐ
型（ｐ⁺ ）の基板の使用が好適であるが、より高抵抗な
基板であっても表面に予めＣＶＤ、ＬＰＥ、熱拡散等の
方法でｐ⁺の層を数〜数十μｍ形成しておいても同様に
使用できる。また結晶の面方位としては、（１００）や
（１１１）などの一般に流通している物が好適に用いら
れる。

【００５０】まず、フッ酸を含むの溶液の中にシリコン
基板７００と、これに対向する電極（不図示）を漬け、
基板７００が正となるように通電する（陽極化成処
理）。こうすると基板７００の表面でシリコンが電気化
学反応により溶解するが、フッ酸の濃度が高く、かつ流
れる電流を適正に保つと、シリコンの溶解が局所的に進
み、大きさ数百オングストローム程度の微細な孔が複雑
に絡みながら成長し、多孔質層７０１が形成される。多
孔質層７０１の孔の容積の割合は、通電する電流を増す
ほど大きくなり、通電中に電流値を変えると、孔の大き
さの異なる複数の多孔質層が形成できる。

【００５１】その後、図１０（ｂ）に示すように、カバ
ー層として、例えば厚さ約１μｍの熱酸化シリコン層７
０２を形成する。

【００５２】さらに、図１０（ｃ）に示すように、熱酸
化シリコン層７０２に５６×２７．５ｍｍの開口４個を
領域Ａとして形成する。

【００５３】領域Ａにマスク板を付けて熱酸化する等の
方法で、初めから半導体層を形成する領域Ａを除く部分
のみに選択的にカバー層を形成することもできる。また
は酸化シリコンのようなカバー層を形成するための塗布
液を、スクリーン印刷等の方法により領域Ａを除く部分
に塗布した後、焼成して酸化シリコン層を領域Ａを除く
部分に選択的に形成することもできる。

【００５４】次に図１０（ｄ）に示すように、カバー層
で覆われていない領域Ａに、液相成長法によって厚さ３
０μｍの互いに独立した複数のシリコン層７０４を形成
する。例えば、８００〜１０００℃のインジウムにｐ型
の多結晶シリコンを溶かし込んで調整したメルトを−
０．１〜−２℃／分程度の割合で徐冷して、１０〜３０
℃降温したところで（シリコン材料で過飽和となる）基
板をメルトに漬け込み、単結晶シリコン層７０４をエピ
タキシャル成長する。カバー層７０２の効果により、単
結晶シリコン層７０４はカバー層の開口部（領域Ａ）の
みに成長する。

【００５５】また、基板表面の重金属汚染や、その他表
面に存在する欠陥を除去するために、必要に応じて予め
基板をシリコンで飽和になっていないメルトに接触さ
せ、基板の表面をメルトに溶出してから、過飽和のメル
トに接触させ成長を開始することも、エピタキシャル膜
の特性改善のため有効である。すなわち、上記ｐ型の多
結晶シリコンが溶けきらない内に多結晶シリコンを引き
上げるか、十分融けきった後でメルトの温度を高めるこ
とで、メルトをシリコンに対し未飽和とし（例えば、液
相成長装置の坩堝中の９００℃のインジウムに多結晶シ
リコンを溶し込んだ後温度を１０００℃にあげて、未飽
和のメルトとする）、この未飽和のメルトの中に、基板
７００を漬け込むと、未飽和のメルトに対して、基板か
らメルトへの溶け出しが起こり、基板７００の領域Ａの
表面が平滑化され、基板表面の重金属汚染や、その他表
面に存在する欠陥が除去される。その後に、上記の単結
晶シリコン層７０４のエピタキシャル成長を行えば、平
滑化された面に単結晶シリコンを成長させることができ
る。

【００５６】カバー層７０２の除去は、本実施形態では
後述するように、分離層となる多孔質層７０１での分離
後に行っているが、単結晶シリコン層７０４の形成直後
に行ってもよい。また太陽電池のデバイス機能を作り込
んだ後で行ってもよい。カバー層の除去にあたっては、
単結晶シリコン層７０４に対するエッチング作用が少な
いエッチャント液を使用するのが好ましく、酸化シリコ
ン−シリコンの組み合わせに対しては、フッ硝酸等の酸
化剤を含まないフッ酸溶液などが好適に使用できる。し
かし、半導体層７０４の上にさらに異種の材料を積層し
た場合には、その材料の特性に応じたエッチャントを使
用すべきである。

【００５７】その後、図１０（ｅ）に示すように、各々
の単結晶シリコン層７０４の表面に、櫛の歯状のｎ電極
７０５とｐ電極７０６を形成する。ｎ電極７０５は銀ペ
ーストにリンを含ませたペーストをスクリーン印刷で所
望のパターンに塗布した後、ベークとリンの熱拡散を行
って電極としたものである。熱拡散によりｎ電極７０５
に接する単結晶シリコン層７０４の内部には、リンが拡
散したドープ領域７０７が形成される。一方ｐ電極７０
６はアルミペーストをスクリーン印刷で所望のパターン
に塗布した後、ベークとリンの熱拡散を行って電極とし
たものである。熱拡散によりｐ電極７０６に接する単結
晶シリコン層７０４の内部には、アルミが拡散したドー
プ領域（不図示）が形成される。ｐ電極７０６として
は、ｎ電極７０５の様に銀ペーストにｐ型のドーパント
を含ませたペーストを使用することもできる。ｎ電極７
０５とｐ電極７０６は数十〜数百μｍの間隔を保つよう
に形成され、両電極間に形成される接合により、半導体
層７０４中に発生したキャリアを収集することができ
る。ｎ電極７０５とｐ電極７０６は、同時にベーク・熱
拡散すると製造プロセスを簡略化でき好都合である。ま
た、ｎ電極７０５は銀ペーストに砒素、アンチモン等、
周期律表第３族の元素を含ませたペーストを印刷して形
成しもよい。またｐ電極７０６は銀ペーストにホウ素、
アルミニウム、ガリウム等、周期律表第５族の元素を含
ませたペーストを印刷して形成しても良い。

【００５８】その後、図１１（ｆ）に示すように、隣り
合うユニットセルのｎ電極７０５とｐ電極７０６の間を
接続体としてのタブ７０８で電気的に接続する。接続タ
ブ７０８としては、ニッケルメッキされた銅シートなど
を用いてもよいが、直接半導体層７０４や熱酸化シリコ
ン層７０２の上に、銀ペーストなどで印刷し焼成して形
成してもよいし、金属をスパッタ等で被着してもよい。

【００５９】次に、図１１（ｇ）に示すように、この表
面に、絶縁性の支持部材７０９を絶縁性接着剤で貼りつ
ける。絶縁性の支持部材７０９は、少なくとも表面が絶
縁性であればよい。また太陽光の反射率が高いことが望
ましい。例えばアルミニウムシートの両面をラミネート
したテドラーフィルムなどを用いると、単結晶シリコン
層７０４に吸収されきらずに透過してきた太陽光を、反
射させて単結晶シリコン層７０４に再吸収させることが
でき、太陽電池の効率向上に効果がある。絶縁性接着剤
７１０は、絶縁性の支持部材７０９の太陽光の反射効果
を期待するためには透明なことが望ましい。ＥＶＡなど
の一般に太陽電池のラミネーションに使用される接着剤
が好適に使用できるが、黄色、茶褐色など短波長の光を
吸収するものであっても、単結晶シリコン層７０４を透
過してきた光は十分に透過するので使用可能である。

【００６０】次に図１１（ｈ）に示すように、この状態
で基板７００をステージに真空吸着し、絶縁性の支持部
材７０９の端部に引き剥がす様に力を加えた所、多孔質
層７０１の部分が破壊されて、単結晶シリコン層７０４
と酸化シリコン層７０２が基板７００から剥がれた。剥
離するには、多孔質層の部分にクサビを挿入したり、高
圧の流体を噴き付けて基板７００と支持部材７０９とが
離れるような方向の力を加えてもよい。また、仮にこの
剥離工程後に加熱工程や真空処理工程を行うとすると、
接着剤や支持部材の変形や破損、脱ガス等が生ずる恐れ
がある。剥離された単結晶シリコン層７０４やカバー層
となる酸化シリコン層７０２の裏面には多孔質層の残さ
７１１が残っているので必要に応じてこれをエッチング
して除去するのが望ましい。アルカリや、過酸化水素水
を加えたフッ酸溶液で選択的にエッチングして除去でき
る。

【００６１】その後、図１１（ｉ）に示すように、裏面
にガラスやエポキシ樹脂等の透明支持部材７１２を透明
接着剤７１３で貼りつける。この構造の太陽電池モジュ
ールでは、太陽光が入射する面に電極が無いので外観が
スマートなばかりでなく、電極の陰により生じる入射光
のロスが無い。

【００６２】また図１１（ｊ）に示すように、剥離の終
わった基板は、多孔質層の残さ７１１や、酸化シリコン
層７０２をエッチングや研磨や水素アニール等の方法で
除去することにより平滑な面を有する再生基板７１４と
なり、この再生基板７１４を基板７００として再使用可
能となり、図１０、図１１を用いて説明した各工程を繰
り返し行うことができ、太陽電池モジュールの低コスト
化に寄与する所が大きい。

【００６３】

【発明の効果】本発明の方法によれば、表面の平滑性が
高く不純物濃度の管理された半導体層を高いスループッ
トで成長することが可能となり、低コストで高品質な太
陽電池やエピタキシャル基体を製造することが可能とな
る。

【図面の簡単な説明】

【図１】本発明の方法によりエピタキシャル基板を製造
する工程を説明する断面図である。

【図２】本発明の方法によりエピタキシャル基板を製造
する工程を説明する断面図である。

【図３】本発明の方法により薄膜結晶太陽電池を製造す
る工程を説明する断面図である。

【図４】本発明の方法により薄膜結晶太陽電池を製造す
る工程を説明する断面図である。

【図５】本発明の方法において領域Ａのカバー層を除去
する工程の一例の説明図である。

【図６】本発明の方法において領域Ａのカバー層を除去
する工程の別の例の説明図である。

【図７】本発明の方法を好適に実施するための液相成長
装置の説明図である。

【図８】本発明の方法による、高濃度ドープ埋め込み層
を持つエピタキシャル基体の製造工程を説明する断面図
である。

【図９】上記エピタキシャル基体を用いたバイポーラＬ
ＳＩのユニットトランジスタの構成を示す断面図であ
る。

【図１０】本発明の方法により、１枚の基板上で集積型
直列接続太陽電池モジュールを製造する工程を説明する
断面図及び平面図である。

【図１１】本発明の方法により、１枚の基板上で集積型
直列接続太陽電池モジュールを製造する工程の説明図で
ある。

【符号の説明】

１００，２００，３００，４００，基板２００多孔質層１０１，２０２，３０１，４０１カバー層１０２領域Ｂ１０３流域Ａ１０４，２０３半導体（シリコン）層２０４ドープ層２０５グリッド電極２０６透明支持部材２０９裏面電極板６００基板６０１酸化シリコン膜６０３ｎ⁺ 埋め込み層６０４ｎ^-エピタキシャル層６０６エミッタ６０７ベース６０８コレクタ７００基板７０１多孔質層７０２カバー層７０３領域Ａ７０４半導体（シリコン）層７０５ｎ電極７０６ｐ電極７０７ｎドープ層７０８タブ７０９絶縁性支持部材７１０絶縁性接着材７１１多孔質残さ７１２透明支持部材７１３透明接着剤７１４再生された基板

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5F003 BA27 BA96 BP31 BP33 5F051 BA14 CB01 DA03 GA04 5F053 AA03 BB04 BB38 DD01 FF01 GG01 GG02 HH01 HH04 JJ01 JJ03 LL05 PP02 PP04 PP20

Claims

【特許請求の範囲】

【請求項１】少なくとも、以下の工程１）と工程２）
とを含むことを特徴とする液相成長法。１）基体の側面と裏面、又は基体の側面と裏面及び表
面の一部に、半導体層が成長しない性質を持つカバー層
を形成する工程２）前記カバー層を形成した前記基体を半導体材料で
過飽和となったメルトに接触させ、前記基体のカバー層
形成領域以外の領域に半導体層を成長させる工程
【請求項２】前記基体のカバー層形成領域以外の領域
は、互いに分離された複数の領域からなることを特徴と
する請求項１に記載の液相成長法。
【請求項３】前記半導体層を形成した後に、前記基体
のカバー層を除去する工程を有する請求項１又は請求項
２に記載の液相成長法。
【請求項４】前記カバー層を形成した前記基体を半導
体材料で過飽和となったメルトに接触させる前に、半導
体材料で未飽和のメルトに接触させる、請求項１〜３の
いずれかの請求項に記載の液相成長法。
【請求項５】前記基体がシリコンウェハである請求項
１〜４のいずれかの請求項に記載の液相成長法。
【請求項６】前記基体が高濃度にドープされたシリコ
ンウェハである請求項５に記載の液相成長法。
【請求項７】前記工程１）のカバー層を有する基体
は、以下の工程３）、４）により作製されることを特徴
とする請求項１〜６のいずれかの請求項に記載の液相成
長法。３）基体の表面全面に第１のカバー層を形成し、前記
基体の半導体層を形成すべき領域に対応する前記第１の
カバー層上を保持手段で密着して、前記基体を保持し、
前記半導体層を形成すべき領域以外の領域の第１のカバ
ー層上に第２のカバー層を形成する工程４）前記第２のカバー層で覆われた領域以外の露出す
る前記第１のカバー層をエッチングして、前記基体の表
面を露出させた後、第２のカバー層を除去する工程
【請求項８】前記カバー層は、前記基体の表面全面に
カバー層を形成し、全面に形成された該カバー層の除去
すべき領域のみをエッチャントに接触させることによっ
て形成される、請求項１〜６のいずれかの請求項に記載
の液相成長法。
【請求項９】前記カバー層がシリコン酸化膜である請
求項１〜８のいずれかの請求項に記載の液相成長法。
【請求項１０】前記カバー層がカーボン膜である請求
項１〜８のいずかの請求項に記載の液相成長法。
【請求項１１】前記メルトがインジウムの溶液である
請求項１〜１０のいずれかの請求項に記載の液相成長
法。
【請求項１２】請求項１〜１１のいずれかの液相成長
方法で成長した半導体層を活性層として使用する太陽電
池の製造方法。
【請求項１３】請求項１〜１１のいずれかの液相成長
方法で成長した半導体層をエピタキシャル層として使用
するエピタキシャル基体の製造方法。