JP2000507015A - リアルタイムプログラム言語アクセラレータ - Google Patents

Abstract

(57)【要約】 プログラム言語アクセラレータコア（１０）は、固有ＣＰＵ（１６）プロセッサでJava^TMプログラムコードの動作を最適化するために、コンピュータ（２０）においてプログラム言語アクセラレータソフトウェア（３４）との組み合わせで動作する。インテリジェントスタック（１２）は、マッピングされるメモリマップ（５０）において複数のメモリ領域（５２、５４、５６および５８）を有することによって、固有ＣＰＵ（１６）がどちらのメモリ領域（５２、５４、５６および５８）をアドレスするかに依存して特定の動作が実行される。プログラム言語アクセラレータソフトウェア（３４）がJava^TMコードを固有ＣＰＵ（１６）の固有コードに翻訳する際、書き込まれたデータがどのように処理されるかに関連する個別の命令を含む必要がないメモリマップ（５０）の適切な領域に読み出しおよび書き込み動作を向ける事によって最適化が提供される。

Description

【発明の詳細な説明】 リアルタイムプログラム言語アクセラレータ 技術分野 本発明は、コンピュータ処理の分野に関し、より詳細には、独自のハードウェ アおよびソフトウェアの組合せを用いるコンピュータコードのリアルタイム解釈 および動作に関する。本発明のリアルタイムプログラム言語アクセラレータの主 な現在の使用は、Java^TMコードにおいての実行であり、多様な異なるプロセッサ 上でこのようなコードを高い実行速度で実行できることが望ましい。 技術背景 当該技術において、より高いレベルのコンピュータ言語をほぼリアルタイムで 機械読取可能コードに変換するインタープリタを提供することが公知である。し かし、このようなインタープリタは、プログラムのローディングおよび実行中の 少なくともいくつかの点で実行されるプログラムの動作を遅らせる必要がある。 特に、Java^TMプログラム言語に関しては、「Java^TM Virtual Machine」を含むJa va^TMプログラムを実行するいくつかの利用可能な解決策は、それらのタスクを達 成するために実行が必要なソフトウェアベースのプログラムである。 任意の利用可能なタイプのプロセッサ上でJava^TMコードを実行する方法および ／または手段を有することが有益である。また、それが実行するより実際に速く 実行するまたは少なくともJava^TMコードを解釈および実行するプロセス全体を減 速しない、Java^TMコードを処理するいくつかの方法および／または手段を有する ことが有益である。しかし、本発明者の知る限りでは、従来技術においてこのよ うな目的を達成するシステムは存在しない。確かに、Java^TM Virtual machineな どのソフトウェア解決策は、コードの動作を最適化するように試みるが、限界が コードが実行される特定のプロセッサおよびシステムの特徴であった。 発明の開示 よって、本発明の目的は、事実上いかなるタイプのプロセッサにおいても非固 有プログラム言語を容易に実行する方法および手段を提供する事である。 本発明の別の目的は、Java^TMプログラムコードの動作を高速化する方法および 手段を提供することである。 本発明のさらに別の目的は、ハードウェア上で容易に実現される、Java^TMコー ドを翻訳および実行する方法および手段を提供することである。 本発明の別の目的は、コンピュータシステムが非Java^TMコードを実行する能力 を低減しない、Java^TMコードを翻訳および実行する方法および手段を提供するこ とである。 簡単に、本発明の好適な実施形態は、ＣＰＵチップの一部として個別のチップ 上、または個別のボード上でさえ実施され得る集積回路「プログラム言語アクセ ラレータコア」である。プログラム言語アクセラレータコアは、ハードウェアス タックメモリの専用であり、Java^TMコードの実行のために存在またはエミュレー トされる必要のあるスタックメモリを直接提供する。ダイレクトメモリアクセス （「ＤＭＡ」）コントローラも提供され、オーバーフローおよびアンダーフロー 条件（または他の特異的な条件）が生じる際にスタックメモリに対してデータを シフトする。本発明のソフトウェア部分は、Java^TMコードを機械の固有言語コー ドに翻訳し、また、特定の機能を実行するように前もって決められたメモリアド レスを書き込むなど、必要に応じて本発明に独自の機能を実行するためにコード を最適化する。この方法において、それ以外ではいくつかのクロックサイクルを 要し得る動作は、単一の（または少なくともより少ない）クロックサイクルで実 行され得る。 本発明の利点は、Java^TMコードを実行する速度が非常に増加する事である。 本発明の更なる利点は、Java^TMコードが、本質的に任意のタイプのプロセッサ 上で容易に実行され得ることである。 本発明の更に別の利点は、安価なコンピュータであってもJava^TMコードの実行 のために最適化され得るように、本発明が容易および安価に実現され得ることで ある。 本発明の更に別の利点は、今後入手可能になり得るような新しいタイプのプロ セッサに適応することが困難または高価ではないことである。 本発明のこれらの、および他の利点は、本発明を実行するのに現在知られてい る最良の方法、および本明細書中に記載およびいくつかの図面に示される好適な 実施形態の産業的利用性を考慮して当業者に明らかになる。 図面の簡単な説明 図１は、本発明によるプログラム言語アクセラレータコアを上に有する集積回 路のブロック図である。 図２は、本発明により向上されたＣＰＵがコンピュータシステムにどのように 統合されるかの例を示すブロック図である。 図３は、図１のインテリジェントスタックのより詳細なブロック図である。 図４は、図１および図３に示されるインテリジェントスタックのメモリマップ である。 図５は、本発明のプロセスの１つの局面のフローチャートである。 図６は、本発明による値プッシュ動作のフローチャートである。 図７は、本発明による値ポップ動作のフローチャートである。 図８は、本発明による定数プッシュ動作のフローチャートである。 図９は、本発明による算術演算のフローチャートである。 図１０は、本発明によるローカル変数ロード動作のフローチャートである。 図１１は、本発明によるローカル変数格納動作のフローチャートである。 本発明を実行する最良の方法 本発明を実行するために現在知られている最良の方法は、リアルタイムアクセ ラレータコアである。本発明のリアルタイムアクセラレータコアを図１にブロッ ク図として示し、その中で全体的な参照符号１０で示す。 リアルタイムアクセラレータコア１０は、インテリジェントスタック１２およ びスマートＤＭＡコントローラ１４を有する。リアルタイムアクセラレータコア １０は、固有ＣＰＵが追加のソフトウェアベースの翻訳または解釈なしにJava^TM プログラムを（標準Java^TMインタープリタまたはＪＩＴコンパイラと比較し て）より速い実行モードで実行し得るように標的固有ＣＰＵ１６によってJava^TM オブジェクトコードのリアルタイム解釈および実行することを可能にする。図１ の例において、プログラム言語アクセラレータコア１０およびＣＰＵは単一のＣ ＰＵチップ１８上で実施されているが、本明細書中で上述したようにこれは本発 明の必要な局面ではないことに留意されたい。 図２は、内部にプログラム言語アクセラレータ１０を有するＣＰＵチップ１８ で動作するように構成された典型的なコンピュータの図表の例である。コンピュ ータチップ内のＣＰＵチップ１８の接続は、同種の従来のコンピュータ（図示せ ず）と大差はない。データバス２２、アドレスバス２４および制御バス２６は、 適切なデータ経路２８にそれぞれ設けられ、ＣＰＵチップ１８、（ＲＡＭ）メモ リ３０、およびＩ／Ｏセクション３２と通信する。 データバス２２は、固有ＣＰＵデータバスである。データバス２２の幅は、固 有ＣＰＵ１６の自然データバス幅（８、１６、または３２ビット）であるべきで ある。プログラム言語アクセラレータコア１０におけるインタフェース論理は、 タスクに関する任意のデータ幅を処理する。アドレスバス２４は、固有ＣＰＵア ドレスバスである。アドレスバス２８の幅は、固有ＣＰＵ１６の自然アドレスバ ス幅であるべきである。制御バス２６は、クロック、リセット、読取、書き込み 、割り込みライン、バス要求など、いかなるＣＰＵでも見出され得るいくつかの 制御信号、を輸送する。 図２の例は、本発明のプログラム言語アクセラレータコア１０が用いられ得 るコンテクストを示すためのみに提供されており、本発明の局面を開示するよう に意図されない。動作中、メモリ３０は、固有ＣＰＵ１６（図１）のための要求 された初期化ソフトウェア、（用いられる場合は）オペレーティングシステム、 Ｉ／Ｏ装置ドライバ、または制御コード、ならびにいかに更なる詳細で議論され る機能を有するプログラム言語アクセラレータソフトウェア３４を含む。更に、 メモリ３０は必要とされる任意のコンパイルされたJava^TMコード（例えば、特殊 カスタムクラスライブラリ）を含み得る。 エンドユーザアプリケーションに依存して、本発明のプログラム言語アクセラ レータコア１０およびプログラム言語アクセラレータソフトウェア３４を装備し ているコンピュータ２０は、不揮発性メモリに既に存在する任意のJava^TMコード を実行し得るか、またはそれを適用可能なＩ／Ｏ装置（通信ポート、ディスクな ど）を介してロードし得る。 プログラム言語アクセラレータコア１０は、Java^TM Virtual Machineがスタッ クベースの機械エミュレーションであり、（図１の固有ＣＰＵコア１６等の）現 代のＣＰＵ上のスタック動作のほとんどが１クロックサイクル以上かかって完了 する事実を利用する。インテリジェントスタック１２は、本質的にJava^TM Virtu al Machineスタックのための大きな仮想キャッシュである。ＤＭＡコントローラ １４（図１）は、以下に詳細に議論されるように実際のキャッシュの制限された サイズによってスタックオーバーフローまたはアンダーフローが生じる場合にキ ャッシュを一貫して保つ。 図３は、図１に関連して本明細書中に前述されたインテリジェントスタック１ ２のより詳細なブロック図である。図３を見ると、インテリジェントスタック１ ２が簡単な内部演算論理回路（「ＡＬＵ」）を有することが分かる。この回路は 、Java^TM Virtual Machineの実現において当業者によく知られたiaddまたはiinc などのスタックの上部(tops)をアップデートする動作と共にJava^TM Virtual Mac hlneの仕様書によって規定されるような定数のプッシュを可能にする。キャッシ ュ３８は、インテリジェントスタック内の実際のキャッシュメモリである。スタ ックコントローラ４０は、従来のスタック制御装置において見出されるようなス タックポインタ４２およびスタックポインタネクスト４４を有する。従来のデコ ーダ４６がアドレスおよび命令を復号化するために提供され、出力ＭＵＸ４８が 動作に適切なインテリジェントスタック１２内のソースから出力を提供する。 インテリジェントスタック１２は、スタックとして用いられるように構成され た６４×３２ビットレジスタファイルである。インテリジェントスタック１２は 、固有ＣＰＵ１６メモリアドレススペースにマッピングされたメモリであり、固 有ＣＰＵ１６の速いスタック動作（プッシュ、ポップ）および、レジスタの任意 の１つへのランダムアクセスを可能にする。インテリジェントスタック１２は、 自動的なスタックオーバーフロー／アンダーフロー検出のための回路を提供する 。スマートＤＭＡコントローラ１４は、異なるタスクの間をシフトする必要があ る 時などにメモリ３０に対してまたはメモリ３０からインテリジェントスタック１ ２の全体のコンテントを読み出したり書き込んだりするように構成されている。 スマートＤＭＡコントローラ１４は、また、インテリジェントスタック１２から メモリ３０への任意の過剰なデータを一時的に格納することによって潜在的なス タックオーバーフローまたはアンダーフローを訂正する。スマートＤＭＡは、ス タックがオーバーフローに近づいた際（プッシュ動作の際）にメインメモリ３０ にワードブロックをダンプするか、または、スタックがアンダーフローに近づい た際（ポップ動作の際）にメインメモリからワードブロックをロードする。スマ ートＤＭＡコントローラは、（変数ロードミスの際に）メインメモリ３０からの ローカル変数をロードするか、（変数格納ミスの際に）メインメモリ３０にロー カル変数を格納するか、コンテクスト切換のために調整されたメインメモリ３０ にキャッシュ３８の全体をダンプするか、または、コンテクスト切換を実行する ためにメモリ３０からキャッシュ３８の全体をロードする事ができる。また、ス マートＤＭＡは、必要に応じてキャッシュ３８に対してデータを移動することに よってスレッドコンテクスト切換を高速化するために任意に用いられ得る。 本発明のプログラム言語アクセラレータ１０は、スマートＤＭＡコントローラ １４の追加によってプログラム言語アクセラレータ１０の有用性および機能性を 顕著に増加させるが、スマートＤＭＡコントローラ１４なしで動作させ得ること に留意されたい。 Java^TM動作がスタック機械アーキテクチャに基づくことから、プログラム言語 アクセラレータソフトウェア３４はJava^TMコードから固有ＣＰＵコードへの非常 に単純な翻訳のみを実行することを要求される。翻訳は、好ましくはJava^TMコー ドがロードされる際に、支持言語アクセラレータソフトウェア３４を用いて行わ れる。本発明による最適化は、以下により詳細に議論されるように、特定のメモ リアドレスに指示される特定の動作を提供する本発明の方法を含む方法による翻 訳の間に提供される。固有ＣＰＵ１６は（インテリジェントスタック１２によっ て処理される）スタック管理に対処する必要がないので、Java^TMプログラムの非 常に高速な実行が可能である。 本発明によれば、データはデータバス２２から来て（従来のスタック動作と同 様に）スタックの上部に流れるか、または、スタックの最高部における値を含む 算術演算を有し、次いでスタックの上部の上に置換またはプッシュする。本発明 に独自であるのは、動作の全ては用いられるアドレスによって決定されるという ことである。インテリジェントスタック１２は、キャッシュ３８のアドレススペ ースの４倍を占有する。すなわち、インテリジェントスタック１２における実際 のメモリロケーションの全てを完全にアドレスするのに必要な数よりも４倍のア ドレスがＣＰＵチップ１８のメモリにマッピングされる。本発明の現在知られる 最良の実施形態１０のキャッシュのサイズは、６４ワードであり、この実施形態 においてインテリジェントキャッシュ１２は２５６個のロケーションを占有する 。 図４は、インテリジェントスタック１２によって占有されたメモリアドレスの 単純なメモリマップ５０である。図４を見ると、メモリマップ５０は、第１の領 域５２、第２の領域５４、第３の領域５６、および第４の領域５８を有すること が分かる。これらのうち、第１の領域５２のみが物理キャッシュ３８に直接関連 する。メモリマップ５０をアドレスするための完全なアドレス６０は、領域５２ 、５４、５６、または５８のうちどの領域がアドレスされるか選択するための２ つの選択領域ビット６２および、それぞれの領域内の特殊データロケーションを アドレスするための８ビット選択バイト６４を有する。４つの領域５２の各々は 、その中にあるアドレスに対して読み出しまたは書き込みをすることによって実 行される異なる動作を可能にするため、プログラム言語アクセラレータ１０の上 部２つのアドレスビット（選択領域ビット６２）はどの領域５２、５４、５６、 または５８がアドレスされたかを決定し、装置の主要動作モードを決定する。 下記の表１は、固有ＣＰＵ１６がメモリマップ５０の４つの領域５２、５４、 ５６および５８の各々をアドレスする際に実行される動作の全体的な説明を提供 する。 簡単に、メモリマップ５０の第１の領域５２に書き込まれた値は、装置のベー スアドレスにおいて固有ＣＰＵ１６によって直接書き込みまたは読み出され得る 。第２の領域５４は、構成および制御レジスタに使用される。第３の領域５６は 、プッシュおよびポップ動作のために用いられる。第４の領域５８は、スタック の上部で値を置換する算術演算に使用される。デコーダ４６は、入来アドレス要 求を考察し、それにより動作を自動的に決定する。アドレスと動作との間の相関 関係は、プログラム言語アクセラレータソフトウェア３４による翻訳中に事前に 確立されている。データバスおよびタイミングは、アドレス、読み出しおよび書 き込み信号がクロック上で有効であり、読み出しデータが後に続くクロックによ って予期される包括的な単一サイクルバスである。 図５は、本発明の方法によるコンピュータ２０の一般的な動作を示すフローチ ャート６８である。コンピュータ２０が再起動されるときはいつでも、固有ＣＰ Ｕ１６によって特定の初期化が行われる：ハードウェア装置の設定、（使用され る場合は）オペレーティングシステムの初期化、任意の要求されたスタートアッ ププログラムの実行、等。これらのプログラムは、固有ＣＰＵ１６言語（例えば 、命令セット）に書き込まれ、固有ＣＰＵ１６によって直接実行される。これら は、 Java^TMおよび／またはプログラム言語アクセラレータコア１０と全く関係無しに 行われる。また、内部レジスタ動作７０の設定において、固有ＣＰＵは、プログ ラム言語アクセラレータコア１０をアドレスするために取っておかれたメモリレ ジスタを含むメモリレジスタを初期化する。これはユーザがJava^TM Execution E nvironmentを呼び出して起動するときの動作の初期段階である。Java^TM Virtual Machineの初期化中に、Java^TM Virtual Machineはプログラム言語アクセラレー タコア１０およびその支持ソフトウェア（プログラム言語アクセラレータソフト ウェア３４）の存在を検出し、それら両方を初期化する。この段階で行われる様 々な初期化のうち、最も重要なもののいくつかは（本明細書中にメモリマップ５ ０の第２の領域５４を関連して説明された）プログラム言語アクセラレータコア １０の様々な構成レジスタ設定である。 次いで、任意の必要な固有プログラムがコンピュータ２０によって実行され得 る。これは、プログラム言語アクセラレータコア１０による任意の動作を必要と せずに固有ＣＰＵ１６によって直接行われる。（これらの動作は、図５のフロー チャート６８に図示されておらず、フローチャート６８を正しいコンテクストに 置くためだけにここで述べられる。） （メモリ内に既に存在するか、またはディスクからロードされるあるいは通信 ラインから受信される必要がある）Java^TMのクラスファイルが実行される必要が あるとき、固有ＣＰＵ１６はＪＶＭクラスローダおよびプログラム言語アクセラ レータソフトウェア３４を用いて要求されたファイルをロード、準備、翻訳の実 行、および実行をし始める。このプロセスは、後に続くセクションで詳細に説明 されるいくつかのステップから形成される。クラスファイルロード動作７２にお いて、Java^TMクラスファイルがロードされる。この部分は、「Java^TM Virtual M achine Specification」に記載されるように標準Java^TM Virtual Machineコード によって全部が実行される。連結および照合動作７４において、連結、照合、準 備および決定は、Java^TM Virtual Machineリンカーによって従来通り実行される 。この部分も、標準Java^TM Virtual Machineコードによって全部が実行される。 翻訳動作７６に続いて、固有ＣＰＵ１６がクラスファイルの実現コード（例え ば、クラスを実現するJava^TM Virtual Machineバイトコード）を見つけ、固有の 命令に翻訳し、メモリ３０における実行領域にロードする。この部分は、プログ ラム言語アクセラレータソフトウェア３４によって全部が行われる。翻訳段階の 目的は、（前の段階でロードされ、連結された）Java^TMバイトコードを固有ＣＰ Ｕの命令ストリームに変換し、適切にプログラム言語アクセラレータコア１０を 動作することである。本明細書中に記載のように、特別のメモリロケーションか ら／に対して読み出しまたは書き込むことは、プログラム言語アクセラレータコ ア１０の動作の全てを呼び出すため、翻訳された固有コードは、プログラム言語 アクセラレータコア１０の様々なメモリ領域から／に対する読み出しおよび書き 込み命令を主に含む。バイトコードを固有コードに特異的に翻訳することは、プ ログラム言語アクセラレータコア１０に付属する固有ＣＰＵに依存する。翻訳さ れたコードは、メモリ３０に格納される。一旦クラスファイルが完全に翻訳され ると、オリジナルバイトコードイメージが破棄され得、翻訳された固有コードの みが用いられる。 一旦ローディングプロセスが完了すると、固有ＣＰＵ１６は翻訳された固有コ ードのエントリポイントへの分岐（ジャンプ）を実行し、クラス初期化コードを 実行し始める。これは、本開示を通して論じられるように、ハードウェアスタッ クおよび論理専用のプログラム言語アクセラレータコア１０を利用する命令シー ケンスを有する固有プログラムである。これは、図５のフローチャート６８にお ける実行固有コード動作７８によって示される。 実行固有コード動作７８内で生じる本発明の方法の動作の更なる詳細は、以下 の追加のフローチャートに関連して論じられる。これらの動作およびそれぞれの フローチャートは以下の通りである：固有ＣＰＵ１６がインテリジェントスタッ ク１２のメモリマップ５０の第２の領域５４をアドレスする際に生じる動作に関 連する値プッシュ動作８０（図６）および値ポップ動作８２（図７）。定数プッ シュ動作８４（図８）はまた、固有ＣＰＵがインテリジェントスタック１２のメ モリマップ５０の第２の領域５４の選択されたロケーションをアドレスする際に 生じる動作に関連する。（Java^TMに精通している者は、等価の「定数ポップ」動 作が必要ないことを認識するであろう。） 算術演算８４フローチャート（図９）は、メモリマップ５０の第３の領域５４ の選択された領域がアドレスされた際にプログラム言語アクセラレータコア１０ で生じる動作を説明する。ローカル変数ロード動作８８（図１０）およびローカ ル変数格納動作９０（図１１）は、これらのそれぞれの機能を説明し、スマート ＤＭＡコントローラ１４の動作について更なる詳細を提供する。 本明細書の前に紹介されたメモリマップ５０の４つの領域５２、５４、５６、 および５８の異なる機能の論議に再び戻ると、本発明の現在知られている最良の 実施形態において、プログラム言語アクセラレータコア１０はそのハードウェア インテリジェントスタック１２において６４ワードを含むことが思い出される。 このアドレススペースは、その中のアドレスに対して読み出しまたは書き込む事 によって異なる動作が実行されることを可能にする４つの主要領域５２、５４、 ５６、および５８のそれぞれに分割される。メモリマップ５０の第１の領域５２ に関して、この領域は、この領域がメモリマップの唯一の領域であると仮定した 場合、すなわち、メモリアマップ５０のアドレスとキャッシュ３８との間に１対 １の相互関係が存在すると仮定した場合に、当業者がメモリマップ５０が振る舞 うように期待する機能を果たす。メモリマップ５０の第１の領域５２は、それら がランダムアクセスメモリであるかのように、ハードウェアスタックレジスタ（ ６４−３２−ビットレジスタ）のいずれにも読み出しおよび書き込みアクセスを 可能にするために提供される。 メモリマップ５０の第２の領域５４に関して、この領域におけるレジスタは、 プログラム言語アクセラレータコア１０の動作を制御する。これらのレジスタは 読み出しおよび書き込みアクセスを有する。また、この領域は４つの特別な書き 込み専用ｅロケーションを含む。書き込み専用ロケーションの２つは、変数動作 に用いられ、後の２つはコンテクスト切換に用いられる。これらのレジスタのア ドレス指定は、固有ＣＰＵ１６の低いアドレスビットを介して行われる。以下の 表２はメモリマップ５０の第２の領域５４内の適用レジスタのリストである。 メモリマップの第３の領域５６に関して、この領域は、値または定数をスタッ クにプッシュするために用いられ、またスタックから値をポップするために用い られる。実行される動作は、プロセッサの低いアドレスビット（選択バイト６２ ）によって決定される。すなわち、アドレスが実行される動作を決定する。これ らの機能は、下記の表３に列挙されている。当業者は、いくつかの場合において 、固有ＣＰＵ１６によってプログラム言語アクセラレータコア１０に提供される データの値は、動作が一定値で実行されているため不適切であることを認識する であろう。 メモリマップ５０の第４の領域５８に関して、この領域は、Ｔｏｐ−Ｏｆ−Ｓ ｔａｃｋの値で算術演算を開始するために用いられる。スタック上部の値はデー タバス上の値とＴｏｐ−Ｏｆ−Ｓｔａｃｋの現在の値との間の算術演算の結果に よって置換される。実行される算術演算は、プロセッサのローアドレスビッツ（ 選択バイト６２）によって決定される。これらの動作の全ては、整数値（３２ビ ット整数）上で実行される。これらの機能は、以下の表４に列挙される。 図６に示す値プッシュ動作８０を参照に、プログラム言語アクセラレータソフ トウェア３４が値プッシュ動作に関してJava^TMコードを翻訳し、最適化した時、 およびそのような動作が実行される時期である時、動作８０ａにおいて値がロケ ーション「プッシュポップ」（表３を参照）に書き込まれる。動作８０ｂにおい て、アドレスは（図３のデコーダ４６によって）複号化され、値がそのように指 示される。次いで、動作８０Ｃにおいて、データバス（図２）から書き込まれた 値は、そのＴＯＳレジスタによって指定されたロケーションでハードウェアスタ ック（図３のキャッシュ３８）に書き込まれ、ＴＯＳが増加される。ハードウェ アスタック（キャッシュ３８）が決定動作８０ｄで決定されたようにオーバーフ ローに近づいたとき、動作８０ｅにおいて、スマートＤＭＡコントローラ１４が 開始され、キャッシュ３８のコンテントの一部をメモリ３０（図２）に保存する 。 図７に示す値ポップ動作８２を参照に、プログラム言語アクセラレータソフト ウェア３４が値ポップ動作に関してJava^TMコードを翻訳し、最適化した時、およ びそのような動作が実行される時期である時、動作８２ａにおいて読み出し命令 が適切なロケーションに向けられる。動作８２ｂにおいて、アドレスが（図３の デコーダ４６において）複号化される。次いで、動作８２ｃにおいて、キャッシ ュ３８（図３）およびＴＯＳポインタから読み出された（ポップされた）値は減 少される。動作８２ｄにおいて、値がデータバス（図２）に送信される。これに より、決定動作８２ｅによって決定されるようにハードウェアスタック（キャッ シュ３８）がアンダーフロー状態になる場合（すなわち、キャッシュ３８が未使 用の所定レベルに達成した場合）、動作８２ｆにおいて、スマートＤＭＡコント ローラ１４が開始され、メモリ３０（図２）からキャッシュ３８のコンテントの 一部を復元する。 図８の一定のプッシュ動作８４を参照に、プログラム言語アクセラレータソフ トウェア３４が一定のプッシュ動作に関してJava^TMコードを翻訳し、最適化し た時、およびそのような動作が実行される時期である時、動作８４ａにおいて書 き込み命令が適切なロケーションに向けられる。動作８４ｂにおいて、アドレス が（図３のデコーダ４６によって）複号化される。次いで、動作８４ｃにおいて 、選択された特定のアドレスによって検出された一定値は、そのＴＯＳレジスタ によって示されたロケーションにおいてハードウェアスタック（図３のキャッシ ュ３８）に書き込まれ（プッシュされ）、ＴＯＳが増加される。ハードウェアス タック（キャッシュ３８）が決定動作８４ｄで決定されたようにオーバーフロー に近づいたとき、動作８４ｅにおいて、スマートＤＭＡコントローラ１４が開始 され、キャッシュ３８のコンテントの一部をメモリ３０（図２）に保存する。 図９の算術演算８６を参照に、プログラム言語アクセラレータソフトウェア３ ４が特定の算術動作に関してJava^TMコードを翻訳し、最適化した時、およびその ような動作が実行される時期である時、動作８６ａにおいて書き込み命令が適切 なロケーションによって向けられる。その適切なロケーションが一体なんである のかは、本明細書において表４で前に列挙したように、実行される特定の算術演 算によって検出される。動作８６ｂにおいて、アドレスが（図３のデコーダ４６ によって）複号化され、対応するデータがデータバス２２（図２）からフェッチ される。次いで、動作８６ｃにおいて、選択されたアドレスに対応する算術演算 は、データバス（図２）から書き込まれた値を用いてスタック上部における値上 で実行され、そのＴＯＳレジスタによって示されたロケーションにおいてハード ウェアスタック（図３のキャッシュ３８）に結果が書き込まれる。 変数格納動作９０（図１１）において、プログラム言語アクセラレータソフト ウェア３４が変数格納動作に関してJava^TMコードを翻訳し、最適化した時、およ びそのような動作が実行される時期である時、動作９０ａにおいて、インテリジ ェントスタック１２の格納動作に対応する専用メモリロケーションに書き込みが 向けられる。データバス２２に書き込まれる値は、格納されるべき必要なローカ ル変数の絶対メモリアドレスであるべきである。動作９０ｂにおいて、アドレス は（図３のデコーダ４６によって）複号化される。次いで、（決定動作９０ｃに よって決定されるように）必要な変数がスタックにある場合、変数値がＴＯＳか ら読み出され、必要なアドレスに格納され、スタック上部が減少される。動作 ８８ｃで決定されるように必要な変数がスタックにない場合、動作９０ｅにおい てスマートＤＭＡコントローラ１４が開始され、スタック上部からの変数値を格 納し、ＴＯＳを減少する。決定動作９０ｆによって決定されるようにハードウェ アスタック（キャッシュ３８）がアンダーフローに近づいた場合、スマートＤＭ Ａコントローラ１４が開始され、主要メモリ３０からスタックコンテントを復元 する。 変数ロード動作８８において（図１０）、プログラム言語アクセラレータソフ トウェア３４が変数ロード動作に関してJava^TMコードを翻訳し、最適化した時、 およびそのような動作が実行される時期である時、動作８８ａにおいて、変数格 納動作専用のインテリジェントスタック１２の専用メモリロケーションに書き込 みが向けられる。データバス２２に書き込まれた値は、格納されるために必要な ローカル変数の絶対メモリアドレスであるべきである。動作８８ｂにおいて、ア ドレスは（図３のデコーダ４６によって）複号化される。次いで、（決定動作８ ８ｃによって決定されるように）必要な変数がスタックにある場合、動作８８ｄ において変数値はキャッシュ３８から読み出され、スタック上部に置かれ、ＴＯ Ｓが増加される。決定動作８８ｃで決定されるように必要な変数がスタックにな い場合、動作８８ｅにおいて、スマートＤＭＡコントローラ１４が開始され、変 数値がスタック上部にロードされ、ＴＯＳを増加する。ハードウェアスタック（ キャッシュ３８）が決定動作８８ｆに決定されるようにオーバーフローに近づい た場合、スマートＤＭＡコントローラ１４が開始され、ハードウェアスタック（ キャッシュ３８）から主要メモリ３０にスタックコンテントを転送する。 本発明の価値または範囲を変更することなく本発明に多様な改変が成され得る 。例えば、本発明のプログラム言語アクセラレータコア１０および関連のプログ ラム言語アクセラレータソフトウェア３４は、本明細書中にJava^TMプログラム言 語と使用するために最適化されるように説明されたが、関連する原理は、特に、 このような言語が主にスタックベースのシステムと使用されるために開発され得 る場合は、他のプログラム言語と使用することも等しく適用可能である。 上述したように、他のありそうな改変は、それが現存システムまたは現存シス テム設計により容易に加えられるようにＣＰＵチップ１８から(form)物理的に 異なる装置としてプログラム言語アクセラレータを実現することである。 産業的応用性 本発明のプログラム言語アクセラレータコア１０および関連するプログラム言 語アクセラレータソフトウェア３４は、さもなければJava^TM以外の言語で書き込 まれるプログラムを実行するために最適化されるプロセッサとの組み合わせで、 Java^TMコードのリアルタイム実行のために広く使用されるように意図される。上 述を考慮して理解されるように、プログラム言語アクセラレータコア１０は、実 行のためにJava^TMコードを固有ＣＰＵ１６の固有コードに解釈する時、プログラ ム原語アクセラレータソフトウェアが、動作がインテリジェントスタック１２に よって自動的に達成されるように特定の仮想メモリアドレスに向けられる特定の 動作を引き起こす、全く新しい概念を用いる。すなわち、インテリジェントスタ ック１２は、実行されるべき動作がどれであるかを知り、データがメモリマップ に書き込まれるアドレスのみに基づいてそれを実行する。これは、この特徴が呼 び出された場合に、動作当たり１からいくつかのクロックサイクルを節約する。 よって、Java^TMコードの実行の速度は、コンピュータ２０が仮想機械などをバッ クグラウンドで実行する負担無しに、大いに向上される。 本発明のプログラム言語アクセラレータコア１０が容易に製造され、システム および装置の現存する設計に統合され得、本明細書に記載の利点が提供されるの で、本発明がこの産業に容易に受け入れられることが期待される。これらおよび 他の理由から、本発明の利用性および産業的応用性は、範囲が重要であり期間が 永続的である。 上記の全ては、本発明の利用可能な実施形態の例のほんの一部である。当業者 は、本発明の精神および範囲を逸脱する事なく多くの他の改変および変更が成さ れ得ることが容易に認めるであろう。従って、上述の開示は、制限することを意 図せず、添付の請求の範囲は本発明の範囲の全体を包含するように解釈されるべ きである。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，Ｌ Ｕ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ， ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＫＥ，ＬＳ，ＭＷ，Ｓ Ｄ，ＳＺ，ＵＧ，ＺＷ)，ＵＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ， ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，Ｆ Ｉ，ＧＢ，ＧＥ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ， ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，Ｎ Ｏ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ， ＵＳ，ＵＺ，ＶＮ

Claims (1)

1. 【特許請求の範囲】 １．スタック指向の解釈上の言語命令の高速化処理を提供するコンピュータシス テムであって、 固有言語命令を実行する固有処理装置と、 該解釈上の言語命令を該固有言語命令に翻訳し、該固有言語命令のうちの選択 された命令であって関連するアドレス値を発生するトランスレータであって、各 該選択された命令および該対応するアドレス値の各々が対応するコア動作に関連 するトランスレータと、 該処理装置と通信するために結合された処理アクセラレータコアであって、 該アドレス値の対応するものによって示される複数のメモリアドレスロケーシ ョンを有するスタックキャッシュメモリであって、データを格納するための該ロ ケーションが該コア動作の対応するものと関連する、スタックキャッシュメモリ と、 該アドレス値（および該固有処理装置によって提供される読み出し／書き込み 制御信号）に反応し、該キャッシュメモリ装置を往復する該選択された固有言語 命令と関連する該データの書き込みおよび読み出しを制御するように作用するコ ア制御論理と、 該キャッシュメモリ装置の該アドレスロケーションの対応するものからの該デ ータを受け取り、該データを用いてコア動作を実行するために作用する演算論理 回路であって、該コア動作の各々が該対応するアドレスロケーションによって特 定化される、演算論理ユニットと、を含む処理アクセラレータコアと、 を含む、コンピュータシステム。 ２．前記トランスレータが前記固有処理装置によって実行される翻訳命令によっ て実現される、請求項１に記載のコンピュータシステム。 ３．前記コア制御論理が スタック方法論に従って前記キャッシュメモリ装置を往復する該データの前記 書き込みおよび呼び出しを制御するスタックコントローラと、 前記対応するコア動作を決定する目的で前記アドレス値の各々を復号化するデ コーダと、 を含む、請求項１に記載のコンピュータシステム。 ４．主要メモリユニットを更に含み、前記コア制御論理が、前記キャッシュメモ リ装置がスタックオーバーフロー状態に近づいた時に該主要メモリユニットに該 キャッシュメモリ装置からデータをシフトするように作用し、該キャッシュメモ リ装置がスタックアンダーフロー状態に近づいた時に、該主要メモリユニットか ら該キャッシュメモリ装置にデータをロードするように作用するダイレクトメモ リアクセスコントローラを更に含む、請求項１に記載のコンピュータシステム。 ５．前記ダイレクトメモリアクセスコントローラが、 Variable Load Missの現象において前記主要メモリユニットから前記キャッシ ュメモリ装置にローカル変数をロードし、 Variable Store missの現象においてローカル変数を主要メモリユニットに格 納し、 コンテクスト切換動作について準備するために該キャッシュメモリ装置から該 主要メモリユニットにデータを転送し、 必要に応じて、該キャッシュメモリ装置に入出力するデータを移動することに よって高速化スレッドコンテクスト切換を実行する、 ように更に作用する、請求項４に記載のコンピュータシステム。 ６．前記アドレス値の各々が、 前記キャッシュメモリ装置の複数のメモリスペース領域から選択する複数の選 択領域ビットであって、該領域の各々が前記アドレスロケーションの特定のセッ トを含む複数の選択領域ビットと、 該領域の各々の該アドレスロケーションの各々の特定のものを選択し、実行す 前記動作を決定する、複数の選択ビットと、 を含む、請求項１に記載のコンピュータシステム。 ７．前記解釈上の言語がJava^TMである、請求項１に記載のコンピュータシステム 。 ８．前記コア動作が算術演算を含む、請求項１に記載のコンピュータシステム。 ９．前記コア動作がブール（Boolean）論理動作を含む、請求項１に記載のコン ピュータシステム。 １０．スタック指向の解釈上の言語命令の高速化処理を提供する方法であって、 固有言語命令を実行する固有処理装置と、該処理装置と通信するために結合され る処理アクセラレータコアと、該コアが、複数のメモリアドレスロケーションと 、前記キャッシュメモリ装置を往復するデータの書き込みおよび読み出しを制御 するように作用する制御論理と、該キャッシュ装置の該アドレスロケーションの 対応するものからデータを受け取る演算論理回路とを有し、該データを用いてコ ア動作を実行するように作用するスタックキャッシュメモリ装置を含む、処理ア クセラレータコアと、を含むコンピュータシステムにおいて、 解釈上の言語命令を受け取る工程と、 該解釈上の言語命令を該固有言語命令に翻訳する工程と、 該固有言語命令の選択されたものと関連するアドレス値を発生する工程であっ て、該選択された命令の各々および該対応するアドレス値が対応するコア動作に 関連する工程と、 該キャッシュメモリ装置のロケーションを往復するデータを書き込みおよび読 み出しする工程であって、該ロケーションが該アドレス値の対応するもので示さ れ、該データが該コア動作の対応するものと関連する工程と、 該キャッシュ装置の該アドレスロケーションの対応するものから該演算論理回 路に該データを提供し、該データを用いて該コア動作を実行するために該演算論 理回路を用いる工程であって、該コア動作の各々が該対応するアドレスロケーシ ョンによって特定される工程と、 を含む方法。 １１．前記翻訳する工程が、前記固有処理装置を用いる実行命令を含む、請求項 １０に記載のコンピュータシステム。 １２．前記コア論理が、 スタック方法論に従って前記キャッシュメモリ装置を往復するデータの前記書 き込みおよび読み出しを制御するスタックコントローラと、 前記対応するコア動作を決定する目的で前記アドレス値の各々を復号化するデ コーダと、 を含む、請求項１０に記載のコンピュータシステム。 １３．前記キャッシュメモリ装置がスタックオーバーフロー状態に近づいた時に 該キャッシュメモリ装置から前記コンピュータシステムの主要メモリユニットに データをシフトする工程と、 該キャッシュメモリ装置がスタックアンダーフロー状態に近づいた時に該主要 メモリユニットから該キャッシュメモリ装置にデータをロードする工程と、 を含むダイレクトメモリアクセス制御工程を更に含む、請求項１０に記載のコン ピュータシステム。 １４．Variable Load Missの現象において前記主要メモリユニットから前記キャ ッシュメモリ装置にローカル変数をロードする工程と、 Variable Store missの現象においてローカル変数を該主要メモリユニットに 格納する工程と、 コンテクスト切換動作について準備するために該キャッシュメモリ装置から該 主要メモリユニットにデータを転送する工程と、 必要に応じて、該キャッシュメモリ装置を出入りするデータを移動することに よって高速化スレッドコンテクスト切換を実行する工程と、 を含む、ダイレクトメモリアクセス制御工程を更に含む、請求項１３に記載のコ ンピュータシステム。 １５．前記アドレス値の各々が、 前記キャッシュメモリ装置の複数のメモリスペース領域から選択する複数の選 択領域ビットであって、該領域の各々が前記アドレスロケーションの特定のセッ トを含む複数の選択領域ビットと、 該領域の各々の該アドレスロケーションの各々の特定のものを選択し、実行さ れる前記コア動作を決定する複数の選択ビットと、 を含む、請求項１０に記載のコンピュータシステム。 １６．前記解釈上の言語がJava^TMである、請求項１０に記載のコンピュータシス テム。 １７．前記コア動作が算術演算を含む、請求項１０に記載のコンピュータシステ ム。 １８．前記コア動作がブール論理動作を含む、請求項１０に記載のコンピュータ システム。