JP2000338182A - 回路試験装置 - Google Patents
回路試験装置Info
- Publication number
- JP2000338182A JP2000338182A JP11148231A JP14823199A JP2000338182A JP 2000338182 A JP2000338182 A JP 2000338182A JP 11148231 A JP11148231 A JP 11148231A JP 14823199 A JP14823199 A JP 14823199A JP 2000338182 A JP2000338182 A JP 2000338182A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- test
- control unit
- slave device
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 スレーブ装置の接続とは関係なく回路の正常
性を試験する。又、選択動作中での障害発生時の障害ス
レーブ装置を特定でき、互換性保守性及び診断性能を高
める。 【解決手段】 試験回路コントロール部６は、ファーム
ウェアからの指示で試験モードにセットされると、ゲー
ト９、ゲート１０を閉じる。更に、試験回路コントロー
ル部６はセレクタ５に指示して試験モード時、試験回路
コントロール部からの選択条件及び選択動作タイミング
信号を選択回路１に送信するよう切り替える。この試験
モードの状態で、試験回路コントロール部６はまず、フ
ァームウェアからの指示により、スレーブ装置の優先順
位を決定し、セレクタ５を介して選択回路１に指示す
る。次に試験回路コントロール部６は疑似リクエスト出
力部７に対して、疑似リクエスト信号を出力する指示を
出す。疑似リクエスト出力部７は選択回路１に対してリ
クエスト信号を送信する。
性を試験する。又、選択動作中での障害発生時の障害ス
レーブ装置を特定でき、互換性保守性及び診断性能を高
める。 【解決手段】 試験回路コントロール部６は、ファーム
ウェアからの指示で試験モードにセットされると、ゲー
ト９、ゲート１０を閉じる。更に、試験回路コントロー
ル部６はセレクタ５に指示して試験モード時、試験回路
コントロール部からの選択条件及び選択動作タイミング
信号を選択回路１に送信するよう切り替える。この試験
モードの状態で、試験回路コントロール部６はまず、フ
ァームウェアからの指示により、スレーブ装置の優先順
位を決定し、セレクタ５を介して選択回路１に指示す
る。次に試験回路コントロール部６は疑似リクエスト出
力部７に対して、疑似リクエスト信号を出力する指示を
出す。疑似リクエスト出力部７は選択回路１に対してリ
クエスト信号を送信する。
Description
【０００１】
【発明が属する技術分野】本発明は、回路試験装置に関
し、特に、障害発生時の障害スレーブ装置を特定でき、
スレーブ装置の接続とは関係なく回路の正常性を試験す
る回路試験装置に関する。
し、特に、障害発生時の障害スレーブ装置を特定でき、
スレーブ装置の接続とは関係なく回路の正常性を試験す
る回路試験装置に関する。
【０００２】
【従来の技術】ＬＳＩテスタ等のディジタル信号処理回
路の中には、入力データに対して、マスター側のデータ
ラッチと、スレーブ側のデータラッチとを用い、クロッ
ク信号に同期させて、入力信号に所定の処理を行い、被
試験回路が正常に動作するか否かを試験するものがあ
る。
路の中には、入力データに対して、マスター側のデータ
ラッチと、スレーブ側のデータラッチとを用い、クロッ
ク信号に同期させて、入力信号に所定の処理を行い、被
試験回路が正常に動作するか否かを試験するものがあ
る。
【０００３】図２は、たとえば、特開平６−２０７９６
８号公報に開示された高速ディジタル信号処理回路であ
り、マスターのデータラッチとスレーブのデータラッチ
とを対にして多段縦接接続し、各段において、信号処理
を行い、最終出力段からの出力によってＬＳＩ等の被試
験回路の動作を試験する。この高速ディジタル信号処理
回路においては、マスターのデータラッチには、テスト
クロックＣｋＲ又はＴＣＫのいずれかがセレクタで選択
されて入力され、スレーブのデータラッチには、遅延ク
ロックＣｋｄが入力される。
８号公報に開示された高速ディジタル信号処理回路であ
り、マスターのデータラッチとスレーブのデータラッチ
とを対にして多段縦接接続し、各段において、信号処理
を行い、最終出力段からの出力によってＬＳＩ等の被試
験回路の動作を試験する。この高速ディジタル信号処理
回路においては、マスターのデータラッチには、テスト
クロックＣｋＲ又はＴＣＫのいずれかがセレクタで選択
されて入力され、スレーブのデータラッチには、遅延ク
ロックＣｋｄが入力される。
【０００４】
【発明が解決しようとする課題】しかし、従来の技術で
は、任意の競合パターン、選択条件を作ることが困難で
ある。また、スレーブ装置の選択動作中の障害は、被擬
範囲が選択回路および選択回路に接続されている全ての
スレーブ装置となるために、障害発生箇所を特定しにく
い。
は、任意の競合パターン、選択条件を作ることが困難で
ある。また、スレーブ装置の選択動作中の障害は、被擬
範囲が選択回路および選択回路に接続されている全ての
スレーブ装置となるために、障害発生箇所を特定しにく
い。
【０００５】そこで、本発明は、スレーブ装置の接続と
は関係なく回路の正常性を試験することを課題としてい
る。
は関係なく回路の正常性を試験することを課題としてい
る。
【０００６】又、本発明は、障害発生時の障害スレーブ
装置を特定でき、互換性保守性及び診断性能を高めるこ
とを課題としている。
装置を特定でき、互換性保守性及び診断性能を高めるこ
とを課題としている。
【０００７】
【課題を解決するための手段】上記の課題を解決するた
めの本発明は、複数のスレーブ装置と、前記スレーブ装
置の優先順位を決定する選択条件・タイミング制御部
と、前記スレーブ装置から出力されるリクエスト信号を
オン・オフするリクエスト・ゲートと、前記スレーブ装
置に入力されるアクノリジ信号をオン・オフするアクノ
リジ・ゲートとを備え、被試験回路を試験する回路試験
装置であって、前記リクエスト・ゲート及び前記アクノ
リジ・ゲートを開放し、前記選択条件・タイミング制御
部の出力を前記被試験回路に送出するとともに、前記試
験回路にリクエスト信号を入力してアクノリジ信号を出
力させ、前記試験回路コントロール部は、前記アクノリ
ジ信号に基いて前記被試験回路を診断する。
めの本発明は、複数のスレーブ装置と、前記スレーブ装
置の優先順位を決定する選択条件・タイミング制御部
と、前記スレーブ装置から出力されるリクエスト信号を
オン・オフするリクエスト・ゲートと、前記スレーブ装
置に入力されるアクノリジ信号をオン・オフするアクノ
リジ・ゲートとを備え、被試験回路を試験する回路試験
装置であって、前記リクエスト・ゲート及び前記アクノ
リジ・ゲートを開放し、前記選択条件・タイミング制御
部の出力を前記被試験回路に送出するとともに、前記試
験回路にリクエスト信号を入力してアクノリジ信号を出
力させ、前記試験回路コントロール部は、前記アクノリ
ジ信号に基いて前記被試験回路を診断する。
【０００８】又、本発明においては、前記リクエスト・
ゲート及び前記アクノリジ・ゲートを閉鎖し、前記選択
条件・タイミング制御部の出力を前記被試験回路に送出
するとともに、前記試験回路に疑似リクエスト信号を入
力してアクノリジ信号をさせ、前記試験回路コントロー
ル部は、前記アクノリジ信号に基いて前記被試験回路を
診断してもよい。
ゲート及び前記アクノリジ・ゲートを閉鎖し、前記選択
条件・タイミング制御部の出力を前記被試験回路に送出
するとともに、前記試験回路に疑似リクエスト信号を入
力してアクノリジ信号をさせ、前記試験回路コントロー
ル部は、前記アクノリジ信号に基いて前記被試験回路を
診断してもよい。
【０００９】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図１は、本発明の回路試験
装置のブロック図である。図１に示すように、選択回路
１は、スレーブ回路２、３、４からのリクエスト信号を
受信し、受信したリクエスト信号を調停し、ただ一つ選
択したスレーブ装置に対して、アクノリッジ信号を送信
する。この選択回路１において、ゲート９とゲート１０
を閉じることにより選択回路１とスレーブ装置２、３、
４を論理的に分離し、疑似リクエスト出力部７から選択
回路１へ疑似リクエスト信号を送信し、選択回路１のア
クノリッジ信号を、アクノリッジ保持部８に保持するこ
とにより、スレーブ装置に影響されることなく選択回路
１の試験を行う。
施の形態について説明する。図１は、本発明の回路試験
装置のブロック図である。図１に示すように、選択回路
１は、スレーブ回路２、３、４からのリクエスト信号を
受信し、受信したリクエスト信号を調停し、ただ一つ選
択したスレーブ装置に対して、アクノリッジ信号を送信
する。この選択回路１において、ゲート９とゲート１０
を閉じることにより選択回路１とスレーブ装置２、３、
４を論理的に分離し、疑似リクエスト出力部７から選択
回路１へ疑似リクエスト信号を送信し、選択回路１のア
クノリッジ信号を、アクノリッジ保持部８に保持するこ
とにより、スレーブ装置に影響されることなく選択回路
１の試験を行う。
【００１０】選択回路１は、ゲート９を介して受信した
スレーブ装置２、３、４からのリクエスト信号を受信す
ると、選択条件・タイミング制御部１１からセレクタ５
を介して受信したスレーブ装置の優先順位に従い、リク
エスト信号を受けたスレーブ装置のいずれか１つの装置
に、ゲート１０を介してアクノリッジ信号を送信する。
スレーブ装置２、３、４からのリクエスト信号を受信す
ると、選択条件・タイミング制御部１１からセレクタ５
を介して受信したスレーブ装置の優先順位に従い、リク
エスト信号を受けたスレーブ装置のいずれか１つの装置
に、ゲート１０を介してアクノリッジ信号を送信する。
【００１１】スレーブ装置２、３、４の動作は独立して
おり、共有部１２を使用する際、ゲート９を介して選択
回路１に送信する。また、スレーブ装置２、スレーブ装
置３、スレーブ装置４は、ゲート１０を介して選択回路
１からのアクノリッジ信号を受信する。スレーブ装置１
台につきリクエスト信号とアクノリッジ信号が各１本づ
つ対応している。
おり、共有部１２を使用する際、ゲート９を介して選択
回路１に送信する。また、スレーブ装置２、スレーブ装
置３、スレーブ装置４は、ゲート１０を介して選択回路
１からのアクノリッジ信号を受信する。スレーブ装置１
台につきリクエスト信号とアクノリッジ信号が各１本づ
つ対応している。
【００１２】セレクタ５は、試験回路コントロール部６
からの制御により、選択条件タイミング制御部１１から
の信号または、試験回路コントロール部６からの信号を
選択し、選択回路１に送信する。試験回路コントロール
部６は、ファームウェアなどのプログラムによる制御が
可能であり、選択回路１、疑似リクエスト出力部７、ア
クノリッジ保持部８、ゲート９、ゲート１０、セレクタ
５を制御する。
からの制御により、選択条件タイミング制御部１１から
の信号または、試験回路コントロール部６からの信号を
選択し、選択回路１に送信する。試験回路コントロール
部６は、ファームウェアなどのプログラムによる制御が
可能であり、選択回路１、疑似リクエスト出力部７、ア
クノリッジ保持部８、ゲート９、ゲート１０、セレクタ
５を制御する。
【００１３】又、選択回路１の試験時はファームウェア
などのプログラムの制御により、選択条件と選択タイミ
ング信号を、セレクタ５を介して選択回路１に供給する
ことができる。また選択回路１の選択結果をセレクタ５
を介して受信することができ、ファームウェアなどのプ
ログラムから前述の選択結果を読み出すことができる。
などのプログラムの制御により、選択条件と選択タイミ
ング信号を、セレクタ５を介して選択回路１に供給する
ことができる。また選択回路１の選択結果をセレクタ５
を介して受信することができ、ファームウェアなどのプ
ログラムから前述の選択結果を読み出すことができる。
【００１４】疑似リクエスト出力部７は、試験回路コン
トロール部６によって制御され、選択回路１に対し疑似
リクエスト信号を送信する。アクノリッジ保持部８は、
試験回路コントロール部６によって制御され、選択回路
１から出力されたアクノリッジ信号を保持し、試験回路
コントロール部６に保持したアクノリッジ信号を、送信
することができる。
トロール部６によって制御され、選択回路１に対し疑似
リクエスト信号を送信する。アクノリッジ保持部８は、
試験回路コントロール部６によって制御され、選択回路
１から出力されたアクノリッジ信号を保持し、試験回路
コントロール部６に保持したアクノリッジ信号を、送信
することができる。
【００１５】ゲート９およびゲート１０は、試験回路コ
ントロール部６の制御によって開閉する。
ントロール部６の制御によって開閉する。
【００１６】選択条件・タイミング制御部１１は、スレ
ーブ装置２、スレーブ装置３、スレーブ装置４の優先順
位を決定し、選択回路１にセレクタ５を介して送出す
る。また選択回路１の選択結果をセレクタ５を介して受
信し、スレーブ装置の優先順位を入れ替え、再び選択回
路１に対して送出する。また選択回路１にセレクタ５を
介して選択動作タイミング信号を送出する。
ーブ装置２、スレーブ装置３、スレーブ装置４の優先順
位を決定し、選択回路１にセレクタ５を介して送出す
る。また選択回路１の選択結果をセレクタ５を介して受
信し、スレーブ装置の優先順位を入れ替え、再び選択回
路１に対して送出する。また選択回路１にセレクタ５を
介して選択動作タイミング信号を送出する。
【００１７】共有部１２は、スレーブ装置２、スレーブ
装置３、スレーブ装置４が共通でアクセスすることがで
きるバスや共通メモリなどである。
装置３、スレーブ装置４が共通でアクセスすることがで
きるバスや共通メモリなどである。
【００１８】ここで、本発明の回路試験装置のオンライ
ン運転時の動作について説明する。
ン運転時の動作について説明する。
【００１９】選択条件・タイミング制御部１１は、スレ
ーブ装置２、３、４の順の優先順位で選択するように、
選択回路１に対し、セレクタ５を介して指示を出す。ス
レーブ装置２、３、４は、それぞれ共有部１２をアクセ
スする時は、まず選択回路１に対してリクエスト信号を
送信する。選択回路１はゲート９を介して前述のリクエ
スト信号を受信すると、セレクタ５を介した選択条件・
タイミング制御部１１からの前述の優先順位の指示およ
び選択動作タイミング信号により、リクエストを受信し
たスレーブ装置を一つ選択し、選択したスレーブ装置に
対してアクノリッジ信号をゲート１０を介して送信す
る。例えばスレーブ装置２とスレーブ装置４からのリク
エスト信号を受信した場合、現在は選択条件・タイミン
グ制御部１１より、スレーブ装置２が最優先に指示され
ているので、スレーブ装置２に対してアクノリッジ信号
を送信する。アクノリッジ信号を受信したスレーブ装置
は共有部１２を使用する。
ーブ装置２、３、４の順の優先順位で選択するように、
選択回路１に対し、セレクタ５を介して指示を出す。ス
レーブ装置２、３、４は、それぞれ共有部１２をアクセ
スする時は、まず選択回路１に対してリクエスト信号を
送信する。選択回路１はゲート９を介して前述のリクエ
スト信号を受信すると、セレクタ５を介した選択条件・
タイミング制御部１１からの前述の優先順位の指示およ
び選択動作タイミング信号により、リクエストを受信し
たスレーブ装置を一つ選択し、選択したスレーブ装置に
対してアクノリッジ信号をゲート１０を介して送信す
る。例えばスレーブ装置２とスレーブ装置４からのリク
エスト信号を受信した場合、現在は選択条件・タイミン
グ制御部１１より、スレーブ装置２が最優先に指示され
ているので、スレーブ装置２に対してアクノリッジ信号
を送信する。アクノリッジ信号を受信したスレーブ装置
は共有部１２を使用する。
【００２０】その後、選択条件・タイミング制御部１１
は、選択回路１の選択結果をセレクタ５を介して受信
し、スレーブ装置３、スレーブ装置４、スレーブ装置２
の順に優先順位を並べ変え、選択回路１に対しセレクタ
５を介して指示を出し、次回の選択動作に備える
は、選択回路１の選択結果をセレクタ５を介して受信
し、スレーブ装置３、スレーブ装置４、スレーブ装置２
の順に優先順位を並べ変え、選択回路１に対しセレクタ
５を介して指示を出し、次回の選択動作に備える
【００２１】次に、選択回路試験動作について説明す
る。試験回路コントロール部６は、ファームウェアから
の指示で試験モードにセットされると、ゲート９、ゲー
ト１０を閉じる。更に、試験回路コントロール部６はセ
レクタ５に指示して試験モード時、試験回路コントロー
ル部からの選択条件及び選択動作タイミング信号を選択
回路１に送信するよう切り替える。
る。試験回路コントロール部６は、ファームウェアから
の指示で試験モードにセットされると、ゲート９、ゲー
ト１０を閉じる。更に、試験回路コントロール部６はセ
レクタ５に指示して試験モード時、試験回路コントロー
ル部からの選択条件及び選択動作タイミング信号を選択
回路１に送信するよう切り替える。
【００２２】この試験モードの状態で、試験回路コント
ロール部６はまず、ファームウェアからの指示により、
スレーブ装置の優先順位を決定し、セレクタ５を介して
選択回路１に指示する。ここでは例としてスレーブ装置
２、スレーブ装置３、スレーブ装置４の優先順位で選択
するように、選択回路１に対しセレクタ５を介して指示
を出す。
ロール部６はまず、ファームウェアからの指示により、
スレーブ装置の優先順位を決定し、セレクタ５を介して
選択回路１に指示する。ここでは例としてスレーブ装置
２、スレーブ装置３、スレーブ装置４の優先順位で選択
するように、選択回路１に対しセレクタ５を介して指示
を出す。
【００２３】次に試験回路コントロール部６は疑似リク
エスト出力部７に対して、疑似リクエスト信号を出力す
る指示を出す。疑似リクエスト出力部７は選択回路１に
対してリクエスト信号を送信する。例として試験回路コ
ントロール部６はスレーブ装置２とスレーブ装置４に対
応するリクエスト信号を出力することを、疑似リクエス
ト出力部７に対して指示する。
エスト出力部７に対して、疑似リクエスト信号を出力す
る指示を出す。疑似リクエスト出力部７は選択回路１に
対してリクエスト信号を送信する。例として試験回路コ
ントロール部６はスレーブ装置２とスレーブ装置４に対
応するリクエスト信号を出力することを、疑似リクエス
ト出力部７に対して指示する。
【００２４】選択回路１は、疑似リクエスト出力部から
のリクエスト信号を受信すると、セレクタ５を介した試
験回路コントロール部６からの前述のスレーブ装置の優
先順位の指示および選択動作タイミング信号により、オ
ンライン動作時と同様に選択動作を行い、アクノリッジ
信号を送信する。今回の例ではスレーブ装置２とスレー
ブ装置４からのリクエスト信号を受信した場合、現在は
試験回路コントロール部６より、スレーブ装置２が最優
先に指示されているので、スレーブ装置２に対してアク
ノリッジ信号を送信する。
のリクエスト信号を受信すると、セレクタ５を介した試
験回路コントロール部６からの前述のスレーブ装置の優
先順位の指示および選択動作タイミング信号により、オ
ンライン動作時と同様に選択動作を行い、アクノリッジ
信号を送信する。今回の例ではスレーブ装置２とスレー
ブ装置４からのリクエスト信号を受信した場合、現在は
試験回路コントロール部６より、スレーブ装置２が最優
先に指示されているので、スレーブ装置２に対してアク
ノリッジ信号を送信する。
【００２５】アクノリッジ保持部８は選択回路１から出
力されたアクノリッジ信号を保持し、試験回路コントロ
ール部へ送信する。ファームウェアは試験回路コントロ
ール部６をアクセスすることにより、選択回路１が正常
に選択動作を行っているか確認する。今回の例の場合
は、スレーブ装置２に対応したアクノリッジ信号が選択
回路１から出力されているか確認する。
力されたアクノリッジ信号を保持し、試験回路コントロ
ール部へ送信する。ファームウェアは試験回路コントロ
ール部６をアクセスすることにより、選択回路１が正常
に選択動作を行っているか確認する。今回の例の場合
は、スレーブ装置２に対応したアクノリッジ信号が選択
回路１から出力されているか確認する。
【００２６】以上、本発明の一つの実施形態について説
明したが、スレーブ装置１台につきリクエスト信号とア
クノリッジ信号が各１本づつ対応している場合に限ら
ず、スレーブ装置から選択回路へのリクエスト方式、お
よび選択回路からスレーブ装置へのアクノリッジ方式
は、スレーブ装置と選択回路とが論理的または電気的に
切り離すことが可能であれば、特に規定しない。又、ス
レーブ装置は何台あってもよい。
明したが、スレーブ装置１台につきリクエスト信号とア
クノリッジ信号が各１本づつ対応している場合に限ら
ず、スレーブ装置から選択回路へのリクエスト方式、お
よび選択回路からスレーブ装置へのアクノリッジ方式
は、スレーブ装置と選択回路とが論理的または電気的に
切り離すことが可能であれば、特に規定しない。又、ス
レーブ装置は何台あってもよい。
【００２７】
【発明の効果】以上説明した本発明によれば、スレーブ
装置を切り離し、任意の競合パターン、選択条件を作る
ことにより、選択回路の試験を効率的に実施することが
できる。
装置を切り離し、任意の競合パターン、選択条件を作る
ことにより、選択回路の試験を効率的に実施することが
できる。
【００２８】又、本発明によれば、選択動作中の障害で
も、選択回路側かスレーブ装置側か、障害発生箇所の特
定ができることにより、保守性が向上する。
も、選択回路側かスレーブ装置側か、障害発生箇所の特
定ができることにより、保守性が向上する。
【００２９】又、本発明によれば、スレーブ装置とは独
立に、選択回路単体での試験が可能になることにより、
製造時の試験性も高めることができる。
立に、選択回路単体での試験が可能になることにより、
製造時の試験性も高めることができる。
【００３０】又、本発明によれば、オンライン運転時、
未使用のリクエスト信号線に、新たにスレーブ装置を接
続しようとする際、その未使用のリクエスト信号線が、
選択回路において正常に選択されるかを試験することが
できる。従って、保守性を高めることができる。
未使用のリクエスト信号線に、新たにスレーブ装置を接
続しようとする際、その未使用のリクエスト信号線が、
選択回路において正常に選択されるかを試験することが
できる。従って、保守性を高めることができる。
【図１】本発明の回路試験装置のブロック図。
【図２】従来の高速ディジタル信号処理回路のブロック
図。
図。
１ 選択回路 ２，３，４ スレーブ装置 ５ セレクタ ６ 試験回路コントロール部 ７ 疑似リクエスト出力部 ８ アクノリッジ保持部 ９，１０ ゲート １１ 選択条件・タイミング制御部 １２ 共有部
Claims (4)
- 【請求項１】 複数のスレーブ装置と、前記スレーブ装
置の優先順位を決定する選択条件・タイミング制御部
と、前記スレーブ装置から出力されるリクエスト信号を
オン・オフするリクエスト・ゲートと、前記スレーブ装
置に入力されるアクノリジ信号をオン・オフするアクノ
リジ・ゲートとを備え、被試験回路を試験する回路試験
装置であって、 前記リクエスト・ゲート及び前記アクノリジ・ゲートを
開放し、 前記選択条件・タイミング制御部の出力を前記被試験回
路に送出するとともに、前記試験回路にリクエスト信号
を入力してアクノリジ信号を出力させ、 前記試験回路コントロール部は、前記アクノリジ信号に
基いて前記被試験回路を診断することを特徴とする回路
試験装置。 - 【請求項２】 複数のスレーブ装置と、前記スレーブ装
置の優先順位を決定する選択条件・タイミング制御部
と、前記スレーブ装置から出力されるリクエスト信号を
オン・オフするリクエスト・ゲートと、前記スレーブ装
置に入力されるアクノリジ信号をオン・オフするアクノ
リジ・ゲートとを備え、被試験回路を試験する回路試験
装置であって、 前記リクエスト・ゲート及び前記アクノリジ・ゲートを
閉鎖し、 前記選択条件・タイミング制御部の出力を前記被試験回
路に送出するとともに、前記試験回路に疑似リクエスト
信号を入力してアクノリジ信号を出力させ、 前記試験回路コントロール部は、前記アクノリジ信号に
基いて前記被試験回路を診断することを特徴とする回路
試験装置。 - 【請求項３】 前記選択条件・タイミング制御部の出
力、又は前記試験回路コントロール部の出力のいずれか
を選択して前記被試験回路に送出するセレクタを備える
ことを特徴とする請求項１、２のいずれか一つに記載さ
れた回路試験装置。 - 【請求項４】 前記疑似リクエスト信号を生成する疑似
リクエスト出力部と、前記アクノリジ信号を保持するア
クノリジ保持部とを備えることを特徴とする請求項２記
載の回路試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14823199A JP3372895B2 (ja) | 1999-05-27 | 1999-05-27 | 回路試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14823199A JP3372895B2 (ja) | 1999-05-27 | 1999-05-27 | 回路試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000338182A true JP2000338182A (ja) | 2000-12-08 |
| JP3372895B2 JP3372895B2 (ja) | 2003-02-04 |
Family
ID=15448208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14823199A Expired - Fee Related JP3372895B2 (ja) | 1999-05-27 | 1999-05-27 | 回路試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3372895B2 (ja) |
-
1999
- 1999-05-27 JP JP14823199A patent/JP3372895B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3372895B2 (ja) | 2003-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4621363A (en) | Testing and diagnostic device for digital computers | |
| EP1451599B1 (en) | Method and apparatus for embedded built-in self-test (bist) of electronic circuits and systems | |
| CN101141317A (zh) | 用于多jtag链的自动测试装置及方法 | |
| JP3092704B2 (ja) | 大規模集積回路およびそのボードテスト方法 | |
| JP4211010B2 (ja) | 集積回路 | |
| JPS5853774B2 (ja) | 情報処理装置 | |
| KR100212256B1 (ko) | 시스템 스캔 경로 구조물 및 방법 | |
| US20040148553A1 (en) | Scan controller and integrated circuit including such a controller | |
| JP3372895B2 (ja) | 回路試験装置 | |
| US6532557B1 (en) | Method and apparatus for improving fault test coverage for an integrated circuit | |
| JP2000346905A (ja) | 半導体装置およびそのテスト方法 | |
| US20090182523A1 (en) | Apparatus and method for connection test on printed circuit board | |
| US20040064763A1 (en) | Apparatus and method for a trace system on a chip having multiple processing units | |
| US7127652B2 (en) | X-tree test method and apparatus in a multiplexed digital system | |
| JP2001066350A (ja) | 集積回路のテスト方法 | |
| JPH07294604A (ja) | Ｌｓｉテスト回路 | |
| US20040239635A1 (en) | Apparatus and method for loop-back testing in a system test/emulation environment | |
| JP2005283207A (ja) | 半導体集積回路装置 | |
| WO2024245020A1 (zh) | 芯片、芯片检测的方法 | |
| JP2001051019A (ja) | バウンダリスキャンセル回路 | |
| JPH05265886A (ja) | 情報処理システム | |
| JP3187002B2 (ja) | 論理回路および論理回路の制御方法 | |
| CN120994483A (zh) | 芯片、芯片测试系统、方法及电子设备 | |
| KR100422129B1 (ko) | 회로시스템에서 오동작여부 진단을 위한 경로를안정화하는 백플레인 장치 | |
| JPH01184550A (ja) | 中間制御装置のテスト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |