JP2000261397A - Frame synchronization circuit and frame timing extraction method - Google Patents
Frame synchronization circuit and frame timing extraction methodInfo
- Publication number
- JP2000261397A JP2000261397A JP11061669A JP6166999A JP2000261397A JP 2000261397 A JP2000261397 A JP 2000261397A JP 11061669 A JP11061669 A JP 11061669A JP 6166999 A JP6166999 A JP 6166999A JP 2000261397 A JP2000261397 A JP 2000261397A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frame
- frame synchronization
- reception
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【課題】 同一チャネル干渉が無視できないマルチパス
伝搬状況下でも良好に動作するフレーム同期回路及びフ
レームタイミング抽出方法を提供すること。
【解決手段】 受信信号メモリ５１は、アンテナ１１1
〜１１K からの受信ベースバンド信号を１フレーム分記
憶し、各仮想フレーム同期信号区間毎に受信ベースバン
ド信号を二回出力する。パラメータ推定回路５８は、最
初の受信ベースバンド信号出力とフレーム同期信号とに
基づいて、誤差信号の平均２乗が最小となるように線形
合成器６１の重み付け係数を設定する。次いで、線形合
成器６１は、第２回目の受信ベースバンド信号を、複素
乗算器５２1 〜５２K で乗算し、複素加算器５３で加算
して合成信号ｙ(i) を出力する。フレームタイミング検
出器５５は、合成信号ｙ(i) とフレーム同期信号との差
分を誤差信号として、全ての仮想フレーム同期信号区間
の誤差信号ｅ(i) を調べ、一番誤差の少ない仮想フレー
ムタイミングを最適フレームタイミングとして出力す
る。
(57) [Summary] [PROBLEMS] To provide a frame synchronization circuit and a frame timing extraction method that operate well even in a multipath propagation situation where co-channel interference cannot be ignored. A received signal memory 51, an antenna 11 1
The received baseband signal from to 11 K store one frame, and outputs twice the received baseband signal for each virtual frame synchronizing signal section. The parameter estimating circuit 58 sets a weighting coefficient of the linear combiner 61 based on the first received baseband signal output and the frame synchronization signal so that the mean square of the error signal is minimized. Next, the linear combiner 61 multiplies the second received baseband signal by the complex multipliers 52 1 to 52 K and adds the result by the complex adder 53 to output a combined signal y (i). The frame timing detector 55 uses the difference between the combined signal y (i) and the frame synchronization signal as an error signal, checks error signals e (i) in all virtual frame synchronization signal sections, and determines the virtual frame timing with the least error. Is output as the optimal frame timing.
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ディジタル無線通
信において、同一チャネル干渉が無視できないマルチパ
ス伝搬状況下に好適なフレーム同期回路及びフレームタ
イミング抽出方法に関するものである。同一チャネル干
渉が無視できず、高速伝送を行う無線システムに利用す
ると効果的である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a frame synchronization circuit and a frame timing extraction method suitable for multipath propagation in which co-channel interference cannot be ignored in digital radio communication. Co-channel interference cannot be ignored, and is effective when used in a wireless system that performs high-speed transmission.
【０００２】[0002]
【従来の技術】ディジタル移動通信における復調動作で
は、まずフレーム同期を確立することが重要であり、特
にＴＤＭＡ方式等のバースト伝送では必須となる。図１
に従来のフレーム同期回路の構成を示す。なお、送信信
号は図２に示すように、時間幅ＴFSのフレーム同期信号
２５の後に時間幅ＴD のデータ信号２６が続くフレーム
構成で送られるものとする。まず、アンテナ１１から受
信した受信波は、低雑音アンプ１２で増幅された後にハ
イブリッド２０で分岐される。一方の信号は、キャリア
信号発生器２１が出力するキャリア信号を乗算器１３1
で乗算された後にローパスフィルタ１４1 へ入力され
る。そして、Ａ／Ｄ変換器１５ 1 でサンプリング周期Ｔ
S ごとにサンプリングされディジタル信号に変換され
る。2. Description of the Related Art Demodulation operation in digital mobile communication
It is important to establish frame synchronization first.
This is essential in burst transmission such as TDMA. Figure 1
1 shows a configuration of a conventional frame synchronization circuit. Note that the transmission
The signal has a time width T as shown in FIG.FSFrame sync signal
Time width T after 25DFrame following the data signal 26
Sent by configuration. First, the antenna 11
The received wave is amplified by the low noise amplifier 12 and then
It is branched at the hybrid 20. One signal is the carrier
The carrier signal output from the signal generator 21 is multiplied by the multiplier 131
Low-pass filter 141Input to
You. And the A / D converter 15 1And sampling period T
SSampled and converted to a digital signal
You.
【０００３】他方の受信波は、移相器２２により９０度
位相回転したキャリア信号を乗算器１３2 で乗算され、
ローパスフィルタ１４2 へ入力された後にＡ／Ｄ変換器
１５ 2 でサンプリングされ、ディジタル信号に変換され
る。この操作は受信信号のＲＦ周波数帯からベースバン
ド帯へのダウンコンバートであり、Ａ／Ｄ変換器１５ 1
及びＡ／Ｄ変換器１５2 の出力は準同期検波信号の同相
成分及び直交成分に相当し、２つを合わせて受信ベース
バンド信号とする。以後、ベースバンド信号は全て同相
成分を実部で、直交成分は虚部とする複素数表示で表わ
すことにする。なお、ここで、低雑音アンプ１２、ハイ
ブリッド２０、乗算器１３1 及び乗算器１３2 、移相器
２２、ローパスフィルタ１４1 及びローパスフィルタ１
４2 、Ａ／Ｄ変換器１５1 及びＡ／Ｄ変換器１５2 はベ
ースバンド受信信号発生器１０を構成する。相関器１６
は、受信ベースバンド信号と、フレーム信号メモリ１７
が出力するフレーム同期信号との相関を求め出力する。
この相関値は複素数であり、絶対値２乗演算回路はこの
相関値の絶対値２乗を求め、最大値検出器１９へ出力す
る。この最大値検出器１９ではフレーム信号区間Ｔ
F （＝ＴFS＋ＴD ）で相関値の絶対値２乗が最大となる
タイミングを求め、これをフレームタイミングとして出
力端子Ｖｏｕｔへ出力する。[0003] The other received wave is 90 degrees by the phase shifter 22.
The phase-rotated carrier signal is multiplied by a multiplier 13TwoMultiplied by
Low-pass filter 14TwoA / D converter after input to
Fifteen TwoSampled and converted to a digital signal.
You. This operation changes the baseband from the RF frequency band of the received signal.
Down-conversion to the A / D converter 15 1
And A / D converter 15TwoOutput is in phase with the quasi-synchronous detection signal
Component and quadrature component.
It is assumed to be a band signal. Thereafter, all baseband signals are in phase.
The component is represented by the real part and the orthogonal component is represented by the complex number with the imaginary part
I will decide. Here, the low noise amplifier 12 and the high
Brid 20, multiplier 131And multiplier 13Two, Phase shifter
22, low-pass filter 141And low-pass filter 1
4Two, A / D converter 151And A / D converter 15TwoIs
The baseband reception signal generator 10 is configured. Correlator 16
Represents the reception baseband signal and the frame signal memory 17
Is obtained and output.
This correlation value is a complex number, and the absolute value square operation circuit
The absolute value square of the correlation value is obtained and output to the maximum value detector 19.
You. In the maximum value detector 19, the frame signal section T
F(= TFS+ TD) Maximizes the square of the absolute value of the correlation value
Determine the timing and output this as the frame timing.
Output to the output terminal Vout.
【０００４】図３に図１の相関器の構成を示す。この構
成はトランスバーサルフィルタと等価であり、各複素乗
算器３２1 〜３２N'-1には、入力端子ＣＩから入力する
受信ベースバンド信号であって、遅延時間ＴS の遅延素
子３１1 〜３１N'-1で所定時間遅延された受信ベースバ
ンド信号と、入力端子ＦＩから入力するフレーム同期信
号の複素共役とが印加される。各複素乗算器３２1 〜３
２N'-1は、両者を乗算するる。ここで、Ｎ’は整数で、
フレーム同期信号（例えば、ＰＮ符号）の符号長をＮ、
変調のシンボル周期をＴとするとき、Ｎ’＝Ｎ（Ｔ／Ｔ
S ）である。複素加算器３３は各複素乗算器３２1 〜３
２N'-1の乗算結果を足しあわせ、相関値として出力端子
ＣＯへ出力する。FIG. 3 shows the configuration of the correlator shown in FIG. This configuration is equivalent to a transversal filter. Each of the complex multipliers 32 1 to 32 N′−1 is a receiving baseband signal input from the input terminal CI and has a delay element 31 1 to 31 N with a delay time T S. The reception baseband signal delayed by a predetermined time at 31 N′−1 and the complex conjugate of the frame synchronization signal input from the input terminal FI are applied. Each complex multiplier 32 1 to 3
2 N'-1 multiplies both. Where N ′ is an integer,
The code length of the frame synchronization signal (for example, PN code) is N,
When the modulation symbol period is T, N ′ = N (T / T
S ). The complex adder 33 is provided for each of the complex multipliers 32 1 to 32 1.
The result of multiplication by 2 N′−1 is added and output to the output terminal CO as a correlation value.
【０００５】上述のフレーム同期信号は通常、自己相関
の鋭い、即ち自身との相関が時間差零のとき鋭いピーク
となる符号系列が用いられる。この様な符号系列として
ＰＮ系列があり、その自己相関を図４に示す。なお、こ
の図ではＴS ＝Ｔとした。従って、フレーム同期信号と
して自己相関の鋭い符号を用いると、送信側と受信側の
タイミングが一致したときに相関がピークとなる。マル
チパス伝搬路で、直接波と、遅延時間τ1 とτ2 の遅延
波が２波到来する場合、その相関値の絶対値２乗の例を
図５に示す。時刻ｔ1 において直接波のフレーム同期信
号と受信側のタイミングが一致し、この時刻において相
関値の絶対値２乗はピークとなる。なお、この値は直接
波の電力に比例する。時刻ｔ2 ＝ｔ1 ＋τ1 及びｔ3 ＝
ｔ2 ＋τ 2 についても同様で、これらの時刻において遅
延時間τ1 とτ2 の遅延波のフレーム同期信号と受信側
のタイミングが一致し、相関値の絶対値２乗がピークと
なる。これらの値もそれぞれの遅延波の電力に比例す
る。従って、相関値の絶対値２乗が最大となるタイミン
グを見つければ、マルチパスの中で電力最大となるパス
に対応するフレームタイミングが抽出できる。[0005] The above-mentioned frame synchronization signal is usually autocorrelated.
Sharp, that is, a sharp peak when the correlation with itself is zero time difference
Is used. Such a code sequence
There is a PN sequence, and its autocorrelation is shown in FIG. In addition, this
In the figure, TS= T. Therefore, the frame synchronization signal and
And using a code with sharp autocorrelation,
The correlation peaks when the timings match. Mar
The direct wave and the delay time τ1And τTwoDelay
When two waves arrive, the example of the square of the absolute value of the correlation value
As shown in FIG. Time t1Frame synchronization signal of direct wave
Signal and the receiving side's timing match, and at this time
The absolute value square of the functional value becomes a peak. Note that this value is directly
It is proportional to the power of the wave. Time tTwo= T1+ Τ1And tThree=
tTwo+ Τ TwoThe same applies to
Delay time τ1And τTwoFrame synchronization signal of the delayed wave and the receiving side
And the square of the absolute value of the correlation value is the peak
Become. These values are also proportional to the power of each delayed wave.
You. Therefore, the timing when the absolute value square of the correlation value becomes the maximum
If you find a path, the path with the largest power in the multipath
Can be extracted.
【０００６】次に、図１のフレーム同期回路をダイバー
シチ受信に拡張した構成を図６に示す。まず、各アンテ
ナ１１1 〜１１K からの受信信号に対して、それぞれベ
ースバンド信号発生器１０1 〜１０K を設け、ＲＦ周波
数帯の受信信号をベースバンド帯へと変換し、受信ベー
スバンド信号を生成する。ここで、アンテナ１１1 〜１
１K 、ベースバンド信号発生器１０1 〜１０K 及びキャ
リア信号発生器２１は受信手段４０に相当する。次に、
各アンテナ１１1〜１１K からの受信ベースバンド信号
は相関器１６へ入力され、フレーム信号メモリ１７に記
憶されているフレーム同期信号との相関が出力される。
そして絶対値２乗演算器１８1 〜１８K は、この相関の
絶対値２乗を求め出力する。これらの値は加算器４８で
足し合わされ、最大値検出器１９に入力される。FIG. 6 shows a configuration in which the frame synchronization circuit shown in FIG. 1 is extended to diversity reception. First, the received signal from each antenna 11 1 to 11 K, the baseband signal generator 10 1 to 10 K respectively, converts the received signal RF frequency band to baseband, the received baseband signal Generate Here, the antenna 11 1 to 1
1 K , baseband signal generators 10 1 to 10 K and carrier signal generator 21 correspond to receiving means 40. next,
The received baseband signals from the antennas 11 1 to 11 K are input to the correlator 16, and the correlation with the frame synchronization signal stored in the frame signal memory 17 is output.
Then, the absolute value square calculators 18 1 to 18 K calculate and output the absolute value square of the correlation. These values are added by the adder 48 and input to the maximum value detector 19.
【０００７】最大値検出器１９では、フレーム信号区間
で相関値の絶対値２乗和が最大となるタイミングを求
め、これをフレームタイミングとして出力する。この構
成では、ダイバーシチにより相関値の絶対値２乗のピー
ク値を増幅することができ、フレーム同期の精度を向上
させることができる。The maximum value detector 19 determines a timing at which the sum of the absolute values of the squares of the correlation values becomes maximum in the frame signal section, and outputs this as a frame timing. With this configuration, the peak value of the square of the absolute value of the correlation value can be amplified by the diversity, and the accuracy of frame synchronization can be improved.
【０００８】[0008]
【発明が解決しようとする課題】ところで、図１及び図
６に示した従来のフレーム同期回路では、マルチパス伝
搬環境で電力が最大となるパスのフレームタイミングを
抽出する。移動伝搬では、各パスの電力は時間と共に変
化しており、最大電力のパスに対応するフレームタイミ
ングも時間と共に変化する、従って、フレームタイミン
グのジッタが増え、フレーム同期の同期精度が劣化する
という欠点があった。また、同一チャネル干渉が無視で
きない場合、従来のフレーム同期の構成では、相関操作
による干渉抑圧で干渉波電力を１／Ｎとすることができ
る。しかし、干渉波電力が希望波の電力のＮ倍程度にな
ると特性が大幅に劣化するという問題があった。By the way, in the conventional frame synchronization circuit shown in FIGS. 1 and 6, the frame timing of the path having the maximum power in the multipath propagation environment is extracted. In mobile propagation, the power of each path changes with time, and the frame timing corresponding to the path with the maximum power also changes with time. Therefore, the jitter of the frame timing increases and the synchronization accuracy of frame synchronization deteriorates. was there. Further, when co-channel interference cannot be ignored, in the conventional frame synchronization configuration, the interference wave power can be reduced to 1 / N by interference suppression by a correlation operation. However, when the interference wave power becomes about N times the power of the desired wave, there is a problem that the characteristics are significantly deteriorated.
【０００９】本発明は、上記問題に鑑みなされたもので
あり、同一チャネル干渉が無視できないマルチパス伝搬
状況下でも良好に動作するフレーム同期回路及びフレー
ムタイミング抽出方法を提供することにある。The present invention has been made in view of the above problems, and has as its object to provide a frame synchronization circuit and a frame timing extraction method that operate well even in a multipath propagation situation where co-channel interference cannot be ignored.
【００１０】[0010]
【課題を解決するための手段】請求項１に記載された発
明は、時間幅ＴFSのフレーム同期信号を含むフレーム構
成（例えば、図２におけるフレーム構成）の受信信号
を、Ｋ本（Ｋは２以上の整数）のアンテナ（例えば、図
７におけるアンテナ１１1 〜１１K ）で受信し、ダウン
コンバートして受信ベースバンド信号として出力する受
信手段（例えば、図７における受信手段４０）と、上記
受信ベースバンド信号を記憶し、フレーム内にあるＭ個
（Ｍは２以上の整数）の仮想フレームタイミングを起点
とする時間幅ＴFSの信号区間を仮想フレーム同期信号区
間として、上記仮想フレーム同期信号区間ごとに上記受
信ベースバンド信号を出力する受信信号メモリ手段（例
えば、図７における受信信号メモリ５１）と、上記受信
信号メモリ手段の出力信号と上記フレーム同期信号（例
えば、図７におけるフレーム信号メモリ５６から出力さ
れるフレーム同期信号）を基に、誤差信号の平均２乗が
最小となるように重み付け係数（例えば、図７における
Ｗ1 * 〜Ｗk * ）を推定し出力するパラメータ推定手段
（例えば、図７におけるパラメータ推定回路５８）と、
上記受信信号メモリ手段の出力信号を、干渉抑圧のため
に上記重み付け係数を用いて線形合成を行い、合成信号
を出力する線形合成手段（例えば、図７における線形合
成器６１）と、上記合成信号と上記フレーム同期信号と
の差分を上記誤差信号として、上記仮想フレーム同期信
号区間における上記誤差信号の２乗和が最小となる上記
仮想フレームタイミングを、最適フレームタイミングと
して選び出力するフレームタイミング検出手段（例え
ば、図７におけるフレームタイミング検出器５５）と、
上記受信信号メモリ手段、上記パラメータ推定手段、上
記線形合成手段及び上記フレームタイミング検出手段の
動作を制御する制御手段（例えば、図７における制御回
路５７）とを備えたことを特徴とするフレーム同期回路
である。According to the first aspect of the present invention, K received signals (K is a frame configuration in FIG. 2) including a frame synchronization signal having a time width T FS are included. an integer of 2 or more) antennas (e.g., received by the antenna 11 1 to 11 K) in FIG. 7, a receiving means for outputting a received baseband signal is down-converted (e.g., received in FIG. 7 means 40), the A received baseband signal is stored, and a signal section of a time width T FS starting from M (M is an integer of 2 or more) virtual frame timings in a frame is defined as a virtual frame synchronization signal section, and the virtual frame synchronization signal is stored. A reception signal memory means (for example, reception signal memory 51 in FIG. 7) for outputting the reception baseband signal for each section, and an output from the reception signal memory means. Signal and the frame sync signal (e.g., a frame synchronizing signal output from the frame signal memory 56 in FIG. 7) based on weighting coefficients as the mean square becomes the minimum error signal (e.g., W 1 in FIG. 7 * To W k * ) and a parameter estimating means (for example, a parameter estimating circuit 58 in FIG. 7) for outputting
Linear combining means (for example, a linear combiner 61 in FIG. 7) for performing linear combination on the output signal of the reception signal memory means using the weighting coefficient for interference suppression and outputting a combined signal; Frame timing detection means for selecting and outputting, as an optimum frame timing, the virtual frame timing at which the sum of squares of the error signal in the virtual frame synchronization signal section is minimum, and outputting the difference between the difference between the frame signal and the frame synchronization signal. For example, the frame timing detector 55 in FIG. 7)
A frame synchronizing circuit comprising control means (for example, a control circuit 57 in FIG. 7) for controlling operations of the reception signal memory means, the parameter estimating means, the linear synthesizing means, and the frame timing detecting means. It is.
【００１１】請求項１記載の発明によれば、複数のア
ンテナからの受信ベースバンド信号を記憶し、仮想フ
レーム同期信号区間ごとに受信ベースバンド信号を、二
回出力し、最初のベースバンド信号出力とフレーム同
期信号を基に重み付け係数を設定し、二回目のベース
バンド信号出力を重み付け係数を用いて線形合成を行
い、この合成信号とフレーム同期信号との差分を誤差
信号とし、この誤差信号を基に仮想フレームタイミン
グから最適フレームタイミングを選び出力することによ
り、線形合成において干渉抑圧を可能とし、また、干渉
が除去された合成信号を基にフレーム同期を行うため、
同一チャネル干渉が無視できない伝搬状況でも良好に動
作するフレーム同期回路を提供することができる。According to the present invention, received baseband signals from a plurality of antennas are stored, the received baseband signal is output twice for each virtual frame synchronization signal section, and the first baseband signal output is performed. A weighting coefficient is set on the basis of the frame synchronization signal and the second baseband signal output is linearly synthesized using the weighting coefficient, and a difference between the synthesized signal and the frame synchronization signal is set as an error signal. By selecting and outputting the optimal frame timing from the virtual frame timing based on it, it is possible to suppress interference in linear combination, and to perform frame synchronization based on the combined signal from which interference has been removed,
It is possible to provide a frame synchronization circuit that operates well even in a propagation situation where co-channel interference cannot be ignored.
【００１２】請求項２に記載された発明は、時間幅ＴFS
のフレーム同期信号を含むフレーム構成（例えば、図２
におけるフレーム構成）の受信信号を、Ｋ本（Ｋは２以
上の整数）のアンテナ（例えば、図１０におけるアンテ
ナ１１1 〜１１K ）で受信し、ダウンコンバートして受
信ベースバンド信号として出力する受信手段（例えば、
図１０における受信手段４０）と、上記受信ベースバン
ド信号を記憶し、フレーム内にあるＭ個（Ｍは２以上の
整数）の仮想フレームタイミングを起点とする時間幅Ｔ
FSの信号区間を仮想フレーム同期信号区間として、上記
仮想フレーム同期信号区間ごとに上記受信ベースバンド
信号を出力する受信信号メモリ手段（例えば、図１０に
おける受信信号メモリ５１）と、上記受信信号メモリ手
段の出力信号とフレーム同期信号を基に、誤差信号の平
均２乗が最小となるように重み付け係数（例えば、図１
０におけるＷ1 * 〜Ｗk * ）とフィルタ係数（例えば、
図１０におけるＨ）を推定し出力するパラメータ推定手
段（例えば、図１０におけるパラメータ推定回路７１）
と、上記受信信号メモリ手段の出力信号を、干渉抑圧の
ために上記重み付け係数を用いて線形合成を行い、合成
信号を出力する線形合成手段（例えば、図１０における
線形合成器６１）と、上記フレーム同期信号に上記フィ
ルタ係数を畳み込むことにより、合成信号のレプリカ信
号を生成するレプリカ信号生成手段（例えば、図１０に
おけるレプリカ信号生成手段７４）と、上記合成信号と
上記合成信号のレプリカ信号との差分を上記誤差信号と
して、上記仮想フレーム同期信号区間における上記誤差
信号の２乗和が最小となる上記仮想フレームタイミング
を、最適フレームタイミングとして選び出力するフレー
ムタイミング検出手段（例えば、図１０におけるフレー
ムタイミング検出器５５）と、上記受信信号メモリ手
段、上記パラメータ推定手段、上記線形合成手段、上記
レプリカ信号生成手段及び上記フレームタイミング検出
手段の動作を制御する制御手段（例えば、図１０におけ
る制御回路７２）とを備えたことを特徴とするフレーム
同期回路である。[0012] The invention according to claim 2 has a time width T FS.
The frame configuration including the frame synchronization signal of FIG.
, The received signal is received by K (K is an integer of 2 or more) antennas (for example, the antennas 11 1 to 11 K in FIG. 10), down-converted, and output as a received baseband signal. Means (for example,
The receiving means 40 in FIG. 10) stores the received baseband signal, and sets a time width T starting from M (M is an integer of 2 or more) virtual frame timings in the frame.
A reception signal memory means (for example, reception signal memory 51 in FIG. 10) for outputting the reception baseband signal for each virtual frame synchronization signal section, with a FS signal section as a virtual frame synchronization signal section, and the reception signal memory means Weighting coefficient (for example, FIG. 1) based on the output signal and the frame synchronization signal so as to minimize the mean square of the error signal.
W 1 * to W k * at 0) and filter coefficients (eg,
Parameter estimating means for estimating and outputting H) in FIG. 10 (for example, the parameter estimating circuit 71 in FIG. 10)
Linear combination means (for example, linear combiner 61 in FIG. 10) for performing linear combination of the output signal of the received signal memory means using the weighting coefficient for interference suppression and outputting a combined signal; A replica signal generating means (for example, a replica signal generating means 74 in FIG. 10) for generating a replica signal of the synthesized signal by convolving the filter coefficient with the frame synchronization signal, and generating a replica signal of the synthesized signal and the replica signal of the synthesized signal. Frame timing detection means for selecting and outputting, as the optimum frame timing, the virtual frame timing at which the sum of squares of the error signal in the virtual frame synchronization signal section is minimized, using the difference as the error signal (for example, the frame timing in FIG. 10). Detector 55), the received signal memory means, the parameter A frame synchronizing circuit comprising a control unit (for example, a control circuit 72 in FIG. 10) for controlling the operations of the setting unit, the linear synthesizing unit, the replica signal generating unit, and the frame timing detecting unit. .
【００１３】請求項２記載の発明によれば、フレーム同
期信号にフィルタ係数を畳み込むことにより、合成信号
のレプリカ信号を生成するレプリカ信号生成手段を付加
し、請求項１記載のフレーム同期信号の代りに合成信号
のレプリカ信号を用いて誤差信号を生成することができ
る。また、線形合成手段において干渉波を打ち消すよう
に合成しているので、干渉抑圧ができ、この干渉抑圧さ
れた信号を基にフレーム同期を行っているので、干渉波
の電力が無視できない伝搬状況でも良好に動作する。ま
た、マルチパス伝搬状況においても、レプリカ信号にマ
ルチパスによる信号成分を含むように生成しているの
で、マルチパスによるジッタを軽減することができる。According to the second aspect of the present invention, a replica signal generating means for generating a replica signal of the synthesized signal by adding a filter coefficient to the frame synchronization signal is added, and the frame synchronization signal is replaced with the frame synchronization signal. An error signal can be generated using the replica signal of the combined signal. In addition, since the interference wave is cancelled by the linear synthesis means, interference suppression can be performed, and frame synchronization is performed based on the interference suppressed signal. Therefore, even in a propagation situation where the power of the interference wave cannot be ignored. Works well. Also, in a multipath propagation situation, since the replica signal is generated so as to include a signal component due to multipath, jitter due to multipath can be reduced.
【００１４】請求項３に記載された発明は、時間幅ＴFS
のフレーム同期信号を含むフレーム構成（例えば、図２
におけるフレーム構成）の受信信号を、Ｋ本（Ｋは２以
上の整数）のアンテナ（例えば、図１３におけるアンテ
ナ１１1 〜１１K ）で受信し、ダウンコンバートして受
信ベースバンド信号として出力する受信手段（例えば、
図１３における受信手段４０）と、上記受信ベースバン
ド信号を記憶し、フレーム内にあるＭ個（Ｍは２以上の
整数）の仮想フレームタイミングを起点とする時間幅Ｔ
FSの信号区間を仮想フレーム同期信号区間として、上記
仮想フレーム同期信号区間ごとに上記受信ベースバンド
信号を出力する受信信号メモリ手段（例えば、図１３に
おける受信信号メモリ５１）と、上記受信信号メモリ手
段の出力信号とフレーム同期信号を基に、誤差信号の平
均２乗が最小となるように重み付け係数（例えば、図１
３におけるＷ1 * 〜Ｗk * ）とフィルタ係数（例えば、
図１３におけるＨ）を推定し出力するパラメータ推定手
段と、上記受信信号メモリ手段の出力信号を、干渉抑圧
のために上記重み付け係数を用いて線形合成を行い、合
成信号を出力する線形合成手段（例えば、図１３におけ
る線形合成器６１）と、上記フレーム同期信号に上記フ
ィルタ係数を畳み込むことにより、合成信号のレプリカ
信号を生成するレプリカ信号生成手段（例えば、図１３
におけるレプリカ信号生成手段７４）と、上記合成信号
と上記合成信号のレプリカ信号との差分を上記誤差信号
として、上記誤差信号と上記フィルタ係数を基に上記仮
想フレーム同期信号区間における信号対雑音比を求め、
この値が最大となる上記仮想フレームタイミングを最適
フレームタイミングとして選び出力するフレームタイミ
ング検出手段（例えば、図１３におけるフレームタイミ
ング検出器８２）と、上記受信信号メモリ手段、上記パ
ラメータ推定手段、上記線形合成手段、上記レプリカ信
号生成手段及び上記フレームタイミング検出手段の動作
を制御する制御手段（例えば、図１３における制御回路
７２）とを備えたことを特徴とするフレーム同期回路で
ある。[0014] The invention according to claim 3 has a time width T FS
The frame configuration including the frame synchronization signal of FIG.
The reception signal of the frame structure), an antenna (e.g., the K present (K is an integer of 2 or more), received by the antenna 11 1 to 11 K) in FIG. 13, and outputs as a reception baseband signal by down-converting received in Means (for example,
The receiving means 40 in FIG. 13) stores the received baseband signal, and sets a time width T starting from M (M is an integer of 2 or more) virtual frame timings within the frame.
A signal section of FS is a virtual frame synchronization signal section, a reception signal memory means (for example, reception signal memory 51 in FIG. 13) for outputting the reception baseband signal for each virtual frame synchronization signal section, and a reception signal memory means Weighting coefficient (for example, FIG. 1) based on the output signal and the frame synchronization signal so as to minimize the mean square of the error signal.
W 1 * ~W k *) and the filter coefficients in 3 (e.g.,
A parameter estimating means for estimating and outputting H) in FIG. 13 and a linear synthesizing means (linear synthesizing means for performing linear synthesizing on the output signal of the received signal memory means using the weighting coefficient for interference suppression and outputting a synthesized signal ( For example, a linear synthesizer 61 in FIG. 13 and a replica signal generating means (for example, FIG. 13) for generating a replica signal of the synthesized signal by convolving the frame synchronization signal with the filter coefficient.
And a signal-to-noise ratio in the virtual frame synchronization signal section based on the error signal and the filter coefficient, using the difference between the composite signal and the replica signal of the composite signal as the error signal. Asked,
Frame timing detecting means (for example, frame timing detector 82 in FIG. 13) for selecting and outputting the virtual frame timing at which this value is maximum as the optimum frame timing, the received signal memory means, the parameter estimating means, the linear synthesis And a control means (for example, a control circuit 72 in FIG. 13) for controlling the operations of the replica signal generation means and the frame timing detection means.
【００１５】請求項３記載の発明によれば、各仮想フ
レーム同期信号区間毎に、合成信号と上記合成信号のレ
プリカ信号との差分から雑音電力を求め、フィルタ係
数から信号電力を求めて、各仮想フレーム同期信号区間
毎に信号対雑音比を求め、信号対雑音比が最大となる
上記仮想フレームタイミングを最適フレームタイミング
として選び出力するフレームタイミング検出手段を設け
ることにより、より最適なフレームタイミングを選び出
力することができる。According to the third aspect of the present invention, for each virtual frame synchronization signal section, noise power is obtained from the difference between the synthesized signal and the replica signal of the synthesized signal, and signal power is obtained from the filter coefficient. By obtaining a signal-to-noise ratio for each virtual frame synchronization signal section, and selecting a virtual frame timing at which the signal-to-noise ratio is maximized as an optimal frame timing and providing a frame timing detecting means, a more optimal frame timing is selected. Can be output.
【００１６】請求項４に記載された発明は、時間幅ＴFS
のフレーム同期信号を含むフレーム構成の受信信号を、
Ｋ本（Ｋは２以上の整数）のアンテナで受信し、ダウン
コンバートして受信ベースバンド信号を出力する受信ベ
ースバンド信号変換段階と、受信信号メモリ手段によ
り、上記受信ベースバンド信号を記憶し、フレーム内に
あるＭ個（Ｍは２以上の整数）の仮想フレームタイミン
グを起点とする時間幅Ｔ FSの信号区間を仮想フレーム同
期信号区間として、上記仮想フレーム同期信号区間ごと
に上記受信ベースバンド信号を出力する受信ベースバン
ド信号記憶及び出力段階と、上記受信信号メモリ手段の
出力信号とフレーム同期信号を基に、誤差信号の平均２
乗が最小となるように重み付け係数を推定し出力するパ
ラメータ推定及び出力段階と、上記受信信号メモリ手段
の出力信号を、干渉抑圧のために上記重み付け係数を用
いて線形合成を行い、合成信号を出力する線形合成信号
出力段階と、上記合成信号と上記フレーム同期信号との
差分を上記誤差信号として、上記仮想フレーム同期信号
区間における上記誤差信号の２乗和が最小となる上記仮
想フレームタイミングを、最適フレームタイミングとし
て選び出力するフレームタイミング検出及び出力段階と
を備えたことを特徴とするフレームタイミング抽出方法
である。The invention described in claim 4 has a time width TFS
A received signal having a frame configuration including a frame synchronization signal of
Received by K antennas (K is an integer of 2 or more) and down
Converts the receiving baseband signal to output the receiving baseband signal.
And a receiving signal memory means.
And stores the received baseband signal and stores it in a frame.
Some M (M is an integer of 2 or more) virtual frame timings
Duration T starting from FSSignal section is the same as the virtual frame
Period signal section for each virtual frame synchronization signal section
Receiving baseband signal for outputting the receiving baseband signal to
Storing and outputting the received signal,
On the basis of the output signal and the frame synchronization signal, the average of the error signal is 2
A parameter that estimates and outputs the weighting coefficient so that the power is minimized.
Parameter estimation and output stage, and said received signal memory means
The above output signal is used for the above weighting coefficient for interference suppression.
Linear composite signal that performs linear synthesis
An output stage, wherein the synthesizing signal and the frame synchronization signal are
Using the difference as the error signal, the virtual frame synchronization signal
The provisional value in which the sum of squares of the error signal in the section is minimized.
Frame timing as the optimal frame timing
Frame timing detection and output stage to select and output
Frame timing extraction method characterized by comprising:
It is.
【００１７】請求項５に記載された発明は、時間幅ＴFS
のフレーム同期信号を含むフレーム構成の受信信号を、
Ｋ本（Ｋは２以上の整数）のアンテナで受信し、ダウン
コンバートして受信ベースバンド信号を出力する受信ベ
ースバンド信号変換段階と、受信信号メモリ手段によ
り、上記受信ベースバンド信号を記憶し、フレーム内に
あるＭ個（Ｍは２以上の整数）の仮想フレームタイミン
グを起点とする時間幅Ｔ FSの信号区間を仮想フレーム同
期信号区間として、上記仮想フレーム同期信号区間ごと
に上記受信ベースバンド信号を出力する受信ベースバン
ド信号記憶及び出力段階と、上記受信信号メモリ手段の
出力信号とフレーム同期信号を基に、誤差信号の平均２
乗が最小となるように重み付け係数とフィルタ係数を推
定し出力するパラメータ推定及び出力段階と、上記受信
信号メモリ手段の出力信号を、干渉抑圧のために上記重
み付け係数を用いて線形合成を行い、合成信号を出力す
る線形合成信号出力段階と、上記フレーム同期信号に上
記フィルタ係数を畳み込むことにより、合成信号のレプ
リカ信号を生成するレプリカ信号生成段階と、上記合成
信号と上記合成信号のレプリカ信号との差分を上記誤差
信号として、上記仮想フレーム同期信号区間における上
記誤差信号の２乗和が最小となる上記仮想フレームタイ
ミングを、最適フレームタイミングとして選び出力する
フレームタイミング検出及び出力段階とを備えたことを
特徴とするフレームタイミング抽出方法である。The invention according to claim 5 has a time width TFS
A received signal having a frame configuration including a frame synchronization signal of
Received by K antennas (K is an integer of 2 or more) and down
Converts the receiving baseband signal to output the receiving baseband signal.
And a receiving signal memory means.
And stores the received baseband signal and stores it in a frame.
Some M (M is an integer of 2 or more) virtual frame timings
Duration T starting from FSSignal section is the same as the virtual frame
Period signal section for each virtual frame synchronization signal section
Receiving baseband signal for outputting the receiving baseband signal to
Storing and outputting the received signal,
On the basis of the output signal and the frame synchronization signal, the average of the error signal is 2
Weighting coefficients and filter coefficients to minimize the power
The parameter estimation and output stage to determine and output, and the reception
The output signal of the signal memory means is subjected to the above-mentioned weighting for interference suppression.
Performs linear synthesis using the matching coefficients and outputs a synthesized signal.
A linear composite signal output stage,
By convolving the filter coefficients,
A replica signal generating step for generating a Rica signal;
The difference between the signal and the replica signal of the synthesized signal is calculated as the error
As the signal, the upper part of the virtual frame synchronization signal section
The virtual frame tie that minimizes the sum of squares of the error signal
Output is selected as the optimal frame timing
Frame timing detection and output stage.
This is a featured frame timing extraction method.
【００１８】請求項６に記載された発明は、時間幅ＴFS
のフレーム同期信号を含むフレーム構成の受信信号を、
Ｋ本（Ｋは２以上の整数）のアンテナで受信し、ダウン
コンバートして受信ベースバンド信号を出力する受信ベ
ースバンド信号変換段階と、受信信号メモリ手段によ
り、上記受信ベースバンド信号を記憶し、フレーム内に
あるＭ個（Ｍは２以上の整数）の仮想フレームタイミン
グを起点とする時間幅Ｔ FSの信号区間を仮想フレーム同
期信号区間として、上記仮想フレーム同期信号区間ごと
に上記受信ベースバンド信号を出力する受信ベースバン
ド信号記憶及び出力段階と、上記受信信号メモリ手段の
出力信号とフレーム同期信号を基に、誤差信号の平均２
乗が最小となるように重み付け係数とフィルタ係数を推
定し出力するパラメータ推定及び出力段階と、上記受信
信号メモリ手段の出力信号を、干渉抑圧のために上記重
み付け係数を用いて線形合成を行い、合成信号を出力す
る線形合成信号出力段階と、上記フレーム同期信号に上
記フィルタ係数を畳み込むことにより、合成信号のレプ
リカ信号を生成するレプリカ信号生成段階と、上記合成
信号と上記合成信号のレプリカ信号との差分を上記誤差
信号として、上記誤差信号と上記フィルタ係数を基に上
記仮想フレーム同期信号区間における信号対雑音比を求
め、この値が最大となる上記仮想フレームタイミングを
最適フレームタイミングとして選び出力するフレームタ
イミング検出及び出力段階とを備えたことを特徴とする
フレームタイミング抽出方法である。The invention according to claim 6 has a time width TFS
A received signal having a frame configuration including a frame synchronization signal of
Received by K antennas (K is an integer of 2 or more) and down
Converts the receiving baseband signal to output the receiving baseband signal.
And a receiving signal memory means.
And stores the received baseband signal and stores it in a frame.
Some M (M is an integer of 2 or more) virtual frame timings
Duration T starting from FSSignal section is the same as the virtual frame
Period signal section for each virtual frame synchronization signal section
Receiving baseband signal for outputting the receiving baseband signal to
Storing and outputting the received signal,
On the basis of the output signal and the frame synchronization signal, the average of the error signal is 2
Weighting coefficients and filter coefficients to minimize the power
The parameter estimation and output stage to determine and output, and the reception
The output signal of the signal memory means is subjected to the above-mentioned weighting for interference suppression.
Performs linear synthesis using the matching coefficients and outputs a synthesized signal.
A linear composite signal output stage,
By convolving the filter coefficients,
A replica signal generating step for generating a Rica signal;
The difference between the signal and the replica signal of the synthesized signal is calculated as the error
Signal based on the error signal and the filter coefficient.
Calculate the signal-to-noise ratio in the virtual frame synchronization signal section
Therefore, the above virtual frame timing at which this value is
Framer to select and output as the optimal frame timing
Characterized in that it has an imming detection and output stage.
This is a frame timing extraction method.
【００１９】請求項４〜６記載の発明によれば、請求項
１〜３記載のフレーム同期回路に適したフレームタイミ
ング抽出方法を提供することができる。According to the fourth to sixth aspects of the present invention, it is possible to provide a frame timing extracting method suitable for the frame synchronization circuit according to the first to third aspects.
【００２０】[0020]
【発明の実施の形態】次に、本発明の実施の形態につい
て説明する。 （第１の実施例）本発明の第１の実施例の構成を図７に
示す。図における主要な構成について説明する。 （１）受信手段４０は、複数のアンテナ１１1 〜１１K
からの受信信号をダウンコンバートして受信ベースバン
ド信号を生成する。 （２）受信信号メモリ５１は、複数のアンテナ１１1 〜
１１K からの受信ベースバンド信号を記憶して、複数の
仮想フレームタイミングに対して、これらの仮想フレー
ムタイミングを起点とする仮想フレーム同期信号区間ご
とに受信ベースバンド信号を出力する。 （３）パラメータ推定回路５８は、受信信号メモリ５１
の出力信号とフレーム信号メモリ５６からのフレーム同
期信号を基に、誤差信号の平均２乗が最小となるように
重み付け係数を推定する。 （４）線形合成器６１は、受信信号メモリ５１の出力信
号を干渉抑圧のために重み付け係数を用いて線形合成を
行い、合成信号を出力する。 （５）フレームタイミング検出器５５は、合成信号とフ
レーム同期信号との差分を誤差信号として、仮想フレー
ム同期信号区間における誤差信号の２乗和が最小となる
仮想フレームタイミングを、最適フレームタイミングと
して選び出力する。 （６）制御回路５７は、受信信号メモリ５１、パラメー
タ推定回路５８、線形合成器５３及びフレームタイミン
グ検出器５５の動作を制御する。Next, an embodiment of the present invention will be described. (First Embodiment) FIG. 7 shows the configuration of the first embodiment of the present invention. The main configuration in the figure will be described. (1) receiving means 40, a plurality of antennas 11 1 to 11 K
Is down-converted to generate a received baseband signal. (2) The reception signal memory 51 includes a plurality of antennas 111 to 1
The received baseband signal from 11 K is stored, and a received baseband signal is output for each of a plurality of virtual frame timings for each virtual frame synchronization signal section starting from these virtual frame timings. (3) The parameter estimating circuit 58 controls the reception signal memory 51
The weighting coefficient is estimated so that the mean square of the error signal is minimized based on the output signal of the frame signal and the frame synchronization signal from the frame signal memory 56. (4) The linear combiner 61 performs a linear combination on the output signal of the reception signal memory 51 using a weighting coefficient for interference suppression, and outputs a combined signal. (5) The frame timing detector 55 selects the difference between the combined signal and the frame synchronization signal as an error signal, and selects the virtual frame timing that minimizes the sum of squares of the error signal in the virtual frame synchronization signal section as the optimal frame timing. Output. (6) The control circuit 57 controls the operations of the reception signal memory 51, the parameter estimation circuit 58, the linear synthesizer 53, and the frame timing detector 55.
【００２１】次に、動作を説明する。Ｋ本（Ｋは２以上
の整数）のアンテナ１１1 〜１１K からの受信信号は、
べースバンド信号発生器１０1 〜１０K でベースバンド
帯にダウンコンバートされ受信ベースバンド信号として
出力される。このベースバンド信号発生器１０1 〜１０
K の構成は図１に示したものと同じであり、ここで、ア
ンテナ１１1 〜１１K、ベースバンド信号発生器１０1
〜１０K 及びキャリア信号発生器５９は受信手段４０に
相当する。 受信信号メモリ手段に相当する受信信号メ
モリ５１は最初に、このＫ本のアンテナ１１1 〜１１K
からの受信ベースバンド信号をフレーム信号区間Ｔ
F 分、記憶する。Next, the operation will be described. Received signals from K antennas (K is an integer of 2 or more) from antennas 11 1 to 11 K are as follows:
It is output as is down-converted to baseband received baseband signal in base band signal generator 10 1 to 10 K. The baseband signal generator 10 1 to 10
The configuration of K is the same as that shown in FIG. 1, where antennas 11 1 to 11 K and baseband signal generator 10 1
10 to 10 K and the carrier signal generator 59 correspond to the receiving means 40. Received signal memory 51 which corresponds to the received signal memory means for the first, the K present antenna 11 1 to 11 K
From the received baseband signal from the frame signal section T
Remember F minutes.
【００２２】図８を用いて受信信号メモリ５１の読み出
し動作について説明する。仮想フレームタイミングは、
フレーム信号区間ＴF にわたりサンプリング周期ＴS ご
とに存在し、その数Ｍ（Ｍは２以上の整数）は（ＴF −
ＴFS）／ＴS ＋１である。この仮想フレームタイミング
を起点として、時間幅ＴFSに等しい信号区間を仮想フレ
ーム同期信号区間とする。受信信号メモリ５１は全ての
仮想フレームタイミングに対して、その仮想フレーム同
期信号区間ごとに受信ベースバンド信号を出力するよう
制御回路（制御手段に相当する）５７から制御される。
パラメータ推定手段に相当するパラメータ推定回路５８
は、この受信信号メモリ５１の出力信号Ｒとフレーム信
号メモリ５６が出力するフレーム同期信号を入力し、後
述する誤差信号の平均２乗が最小となるように最小２乗
法を用いて重み付け係数Ｗ（Ｗ1 * 、．．．、ＷK * ）
を推定し、予め線形合成器６１に設定する。設定終了
後、受信信号メモリ５１は再度、同じ仮想フレーム同期
信号区間の受信ベースバンド信号を出力するよう制御回
路５７から制御される。線形合成手段に相当する線形合
成器６１も、制御回路５７で動作タイミングが制御さ
れ、この受信信号メモリ５１の出力信号を入力し、複素
乗算器５２1 〜５２K でそれぞれ、アンテナ１１ 1 〜１
１K からの受信ベースバンド信号に重み付け係数Ｗ1 *
〜ＷK * を乗算し、複素加算器５３において、その乗算
結果を足し合わせ、サンプリング周期ＴSごとに合成信
号ｙ(i) として出力する。ここでｉは時刻ｉＴS を示す
ための整数である。Reading of received signal memory 51 with reference to FIG.
The operation will be described. The virtual frame timing is
Frame signal section TFOver the sampling period TSYour
And the number M (M is an integer of 2 or more) is (TF−
TFS) / TS+1. This virtual frame timing
From the time width TFSSignal interval equal to
Frame synchronization signal section. The reception signal memory 51
For the virtual frame timing, the virtual frame
Output the received baseband signal for each signal period
It is controlled by a control circuit (corresponding to control means) 57.
Parameter estimation circuit 58 corresponding to parameter estimation means
Is the output signal R of the received signal memory 51 and the frame signal.
The frame synchronization signal output from the signal memory 56 is input and
Least squares so that the mean square of the error signal described
Weighting coefficient W (W1 *,. . . , WK *)
Is estimated and set in the linear synthesizer 61 in advance. Finish setting
Thereafter, the reception signal memory 51 again stores the same virtual frame synchronization.
Control circuit to output the received baseband signal in the signal section
It is controlled from the road 57. The linear combination equivalent to the linear combination means
The operation timing of the generator 61 is also controlled by the control circuit 57.
The output signal of the received signal memory 51 is input and
Multiplier 521~ 52KAnd the antenna 11 1~ 1
1KWeighting coefficient W for the received baseband signal from1 *
~ WK *At the complex adder 53.
The results are summed and the sampling period TSSynthesized signal for each
Output as the signal y (i). Where i is the time iTSShow
Is an integer for
【００２３】上述の操作は、線形合成に相当し、受信ベ
ースバンド信号に含まれる干渉波成分を打ち消すことが
でき、干渉波電力を雑音電力程度にまで抑圧することが
できる。フレーム信号メモリ５６はフレーム同期信号を
出力するが、そのタイミングは制御回路５７から制御さ
れている。複素減算器５４は合成信号ｙ(i) とフレーム
同期信号との差分を求め、これを誤差信号ｅ(i) とし、
フレームタイミング検出器５５に供給する。ここで複素
減算器５４とフレームタイミング検出器５５はフレーム
タイミング検出手段６２に相当し、この動作タイミング
も制御回路５７で制御されている。The above-described operation corresponds to linear combination, and can cancel the interference wave component included in the received baseband signal, and can suppress the interference wave power to about the noise power. The frame signal memory 56 outputs a frame synchronization signal, the timing of which is controlled by the control circuit 57. The complex subtractor 54 calculates a difference between the synthesized signal y (i) and the frame synchronization signal, and uses the difference as an error signal e (i).
It is supplied to the frame timing detector 55. Here, the complex subtractor 54 and the frame timing detector 55 correspond to the frame timing detecting means 62, and the operation timing is also controlled by the control circuit 57.
【００２４】上述の操作を全ての仮想フレームタイミン
グについて行った後、フレームタイミング検出器５５は
Ｍ個の仮想フレームタイミングから最適フレームタイミ
ングを選び出力する。具体的には、仮想フレーム同期信
号区間における誤差信号の２乗和が最小となるものを最
適フレームタイミングとする。仮想フレームタイミング
が正しいとき、誤差信号の２乗平均が確率的に一番小さ
くなるからである。ここでは、２乗平均を仮想フレーム
同期信号区間での２乗和で近似している。After performing the above operation for all the virtual frame timings, the frame timing detector 55 selects and outputs the optimum frame timing from the M virtual frame timings. Specifically, a signal in which the sum of squares of the error signal in the virtual frame synchronization signal section is minimum is set as the optimum frame timing. This is because, when the virtual frame timing is correct, the root mean square of the error signal becomes stochastically the smallest. Here, the mean square is approximated by the sum of squares in the virtual frame synchronization signal section.
【００２５】次に、第１の実施例におけるフレームタイ
ミング抽出方法を図９のフローチャートに基づいて説明
する。受信信号メモリ５１に、Ｋ本のアンテナ１１1 〜
１１K からの受信ベースバンド信号をフレーム信号区間
ＴF 分記憶する（Ｓ１１）。次いで、制御回路５７は、
以下に示すパラメータ推定動作及び線形合成動作が全て
の仮想フレームタイミングで行われたか否かを判定する
（Ｓ１２）。Next, a frame timing extracting method according to the first embodiment will be described with reference to the flowchart of FIG. In the reception signal memory 51, the K antennas 11 1 to 11
The received baseband signal from 11 K is stored for a frame signal section T F (S11). Next, the control circuit 57
It is determined whether the following parameter estimation operation and linear combination operation have been performed at all virtual frame timings (S12).
【００２６】パラメータ推定動作及び線形合成動作が全
ての仮想フレームタイミングで行われた場合、制御回路
５７の制御により、フレームタイミング検出器５５は、
全ての仮想フレームタイミングにおける誤差信号を調
べ、一番誤差の少ない仮想フレームタイミングを最適フ
レームタイミングとして選択してフレームタイミング抽
出を行い出力する（Ｓ１３）。When the parameter estimation operation and the linear synthesis operation are performed at all the virtual frame timings, the frame timing detector 55
The error signals at all virtual frame timings are checked, the virtual frame timing with the least error is selected as the optimal frame timing, and the frame timing is extracted and output (S13).
【００２７】一方、パラメータ推定動作及び線形合成動
作が全ての仮想フレームタイミングで行われていない場
合、制御回路５７は、パラメータ推定動作及び線形合成
動作を、全ての、仮想フレーム同期信号区間の受信ベー
スバンド信号について行うよう制御する。一つのパラメ
ータ推定動作及び線形合成動作は、次の、５つの動作よ
り構成されている。 ・受信信号メモリ手段は、１つの仮想フレーム同期信号
区間の受信ベースバンド信号を出力する（Ｓ１５）。 ・次いで、パラメータ推定回路５８は、１つの仮想フレ
ーム同期信号区間の受信ベースバンド信号（受信信号メ
モリ５１の出力信号Ｒ）とフレーム信号メモリ５６が出
力するフレーム同期信号とに基づいて、誤差信号の平均
２乗が最小となるように最小２乗法を用いて重み付け係
数Ｗ（Ｗ1 * 、．．．、ＷK * ）を推定し、線形合成器
６１に設定する（Ｓ１６）。 ・次いで、受信信号メモリ５１は再度、同じ仮想フレー
ム同期信号区間の受信ベースバンド信号を出力する（Ｓ
１７）。 ・線形合成器６１は、この受信信号メモリ５１の出力信
号を入力し、複素乗算器５２1 〜５２K でそれぞれ、ア
ンテナ１１1 〜１１K からの受信ベースバンド信号に重
み付け係数Ｗ1 * 〜ＷK * を乗算し、複素加算器５３に
おいて、その乗算結果を足し合わせ、サンプリング周期
ＴS ごとに合成信号ｙ(i) として出力する（Ｓ１８）。On the other hand, when the parameter estimating operation and the linear synthesizing operation are not performed at all the virtual frame timings, the control circuit 57 performs the parameter estimating operation and the linear synthesizing operation on all the reception bases of the virtual frame synchronization signal section. Control is performed on the band signal. One parameter estimation operation and linear combination operation are composed of the following five operations. The received signal memory means outputs a received baseband signal of one virtual frame synchronization signal section (S15). Next, the parameter estimating circuit 58 calculates the error signal based on the received baseband signal (output signal R of the received signal memory 51) of one virtual frame synchronization signal section and the frame synchronization signal output by the frame signal memory 56. The weighting coefficient W (W 1 * ,..., W K * ) is estimated using the least squares method so that the mean square is minimized, and is set in the linear synthesizer 61 (S 16). Next, the reception signal memory 51 outputs the reception baseband signal of the same virtual frame synchronization signal section again (S
17). The linear synthesizer 61 receives the output signal of the received signal memory 51, and the complex multipliers 52 1 to 52 K weight the reception baseband signals from the antennas 11 1 to 11 K with the weighting factors W 1 * to W, respectively. The multiplication result is multiplied by K * , and the result of the multiplication is added in the complex adder 53, and is output as a synthesized signal y (i) for each sampling period T S (S18).
【００２８】・合成信号ｙ(i) とフレーム信号メモリ５
６が出力するフレーム同期信号との差を複素減算器５４
で減算し、フレームタイミング検出器５５に誤差信号を
出力する（Ｓ１９）。本実施例では、線形合成器６１に
おいて干渉波を打ち消すように合成しているので、干渉
抑圧ができ、この干渉抑圧された信号を基にフレーム同
期を行っているので、干渉波の電力が無視できない伝搬
状況でも良好に動作する。しかし、線形合成器６１にお
いて干渉波のみならず、注目しているパス以外の希望波
信号成分も抑圧してしまう。線形合成器６１で消せる信
号成分の数はＫ−１であり、干渉波の数と抑圧される希
望波信号の数がＫ−１以下であれば問題ないが、そうで
ないと誤差信号に不要波が残留してフレーム同期の特性
が大幅に劣化してしまう。A synthesized signal y (i) and a frame signal memory 5
6 subtracts the difference from the frame synchronization signal output from the
And outputs an error signal to the frame timing detector 55 (S19). In the present embodiment, interference is suppressed by the linear combiner 61 so as to cancel the interference wave, and interference suppression can be performed. Since the frame synchronization is performed based on the interference suppressed signal, the power of the interference wave is ignored. It works well even in propagation situations where it is not possible. However, the linear combiner 61 suppresses not only the interference wave but also a desired wave signal component other than the path of interest. The number of signal components that can be eliminated by the linear combiner 61 is K-1, and there is no problem if the number of interference waves and the number of suppressed desired wave signals are K-1 or less. Remain, and the characteristics of frame synchronization are greatly degraded.
【００２９】上記第１の実施例において、仮想フレーム
タイミングの数を（ＴF −ＴFS）／ＴS ＋１としたが、
第１項の分子においてＴFSを引いたのは、最後の仮想フ
レームタイミングの長さがＴFSに満たない場合を考慮し
た補正項である。補正項がなくても、最後の仮想フレー
ムタイミングの長さがＴFSに満たない場合は、最後の仮
想フレームタイミングを正規のタイミングと判断するお
それはないが、補正項により計算量を減らす効果があ
る。従って、計算量を減らす必要が無ければ、仮想フレ
ームタイミングの数を（ＴF ／ＴS ）＋１としてもよ
い。 （第２の実施例）上記第１の実施例の問題を解決する第
２の実施例を図１０に示す。[0029] In the first embodiment, although the number of virtual frame timing as (T F -T FS) / T S +1,
The subtraction of T FS in the numerator of the first term is a correction term in consideration of the case where the length of the last virtual frame timing is less than T FS . Even if there is no correction term, if the length of the last virtual frame timing is less than T FS , there is no possibility that the last virtual frame timing is determined to be a normal timing, but the effect of reducing the amount of calculation by the correction term is eliminated. is there. Therefore, if it is not necessary to reduce the amount of calculation, the number of virtual frame timings may be set to (T F / T S ) +1. (Second Embodiment) FIG. 10 shows a second embodiment which solves the problem of the first embodiment.
【００３０】図７の第１の実施例の構成と異なる点は、
まず、(i) フレーム同期信号の代りに合成信号のレプリ
カ信号が用いられ、誤差信号が生成されていることであ
る。この合成信号のレプリカ信号はレプリカ信号生成器
７３で生成されており、レプリカ信号生成器７３は、フ
レーム信号メモリ５６の出力信号であるフレーム同期信
号に、入力端子ＲＷＩから入力するフィルタ係数Ｈ（移
動通信であれば、希望局からの信号のインパルス応答に
相当する。従って、希望局との間の伝達特性に相当す
る。）を畳み込むことにより、合成信号のレプリカ信号
ｙ(i) を生成する。ここで、レプリカ信号生成器７３と
フレーム信号メモリ５６はレプリカ信号生成手段７４に
相当し、制御回路７２によりその動作タイミングが制御
されている。さらに図７と異なる点は、（ii）上述のフ
ィルタ係数はパラメータ推定回路７１が推定することで
ある。パラメータ推定手段に相当するパラメータ推定回
路７１は、受信信号メモリの出力信号とフレーム信号メ
モリが出力するフレーム同期信号を入力し、誤差信号の
平均２乗が最小となるように最小２乗法を用いて重み付
け係数とフィルタ係数を推定し、予め線形合成器６１と
レプリカ信号生成器７３に設定する。以上が第１の実施
例と異なる点であり、他の動作は全く同じである。The difference from the configuration of the first embodiment shown in FIG.
First, (i) an error signal is generated by using a replica signal of the synthesized signal instead of the frame synchronization signal. The replica signal of the synthesized signal is generated by a replica signal generator 73. The replica signal generator 73 adds a filter coefficient H (moving signal) input from an input terminal RWI to a frame synchronization signal output from the frame signal memory 56. In the case of communication, it corresponds to the impulse response of the signal from the desired station, and thus corresponds to the transfer characteristic with the desired station.), Thereby generating a replica signal y (i) of the composite signal. Here, the replica signal generator 73 and the frame signal memory 56 correspond to the replica signal generating means 74, and the operation timing thereof is controlled by the control circuit 72. Further, the point different from FIG. 7 is that (ii) the above-described filter coefficient is estimated by the parameter estimating circuit 71. The parameter estimating circuit 71 corresponding to the parameter estimating means inputs the output signal of the received signal memory and the frame synchronization signal output by the frame signal memory, and uses the least squares method so that the average square of the error signal is minimized. The weighting coefficient and the filter coefficient are estimated and set in the linear synthesizer 61 and the replica signal generator 73 in advance. The above is the difference from the first embodiment, and the other operations are exactly the same.
【００３１】次に、このレプリカ信号生成器７３の構成
例を図１１に示す。この構成は遅延素子の遅延時間がＴ
S のトランスバーサルフィルタと等価であり、入力端子
ＲＩから入力するフレーム同期信号と、入力端子ＲＷＩ
から入力するフィルタ係数との畳み込み演算を行い、レ
プリカ信号を生成している。なお、ここでは推定パラメ
ータ（重み付け係数とフィルタ係数）が全て零にならな
い様に、先行波に対応するフィルタ係数、即ち複素乗算
器８２1 のフィルタ係数は１に固定している（府川和
彦、“アダプティブアレイとＭＬＳＥ険波器との縦続構
成法とその特性”、信学技報ＡＰ９７−１４６、１９９
７年１１月参照）。Next, an example of the configuration of the replica signal generator 73 is shown in FIG. In this configuration, the delay time of the delay element is T
S is equivalent to a transversal filter of S , and a frame synchronization signal input from an input terminal RI and an input terminal RWI
And performs a convolution operation with the filter coefficient input from, to generate a replica signal. Here, as the estimated parameters (weighting factors and the filter coefficient) is not all zero, the filter coefficient corresponding to the preceding wave, i.e. the filter coefficients of the complex multipliers 82 1 is fixed to 1 (Kazuhiko Fukawa, " Cascade Configuration Method of Adaptive Array and MLSE Ripple and Its Characteristics ", IEICE Technical Report AP97-146,199
November 2007).
【００３２】この構成によれば、レプリカ信号に希望波
の全パスの信号成分が含まれるので、希望波信号成分を
線形合成器で抑圧する必要はなく、その分多く干渉波を
抑圧することができる。そして、干渉波数がＫ−１まで
良好に動作する。また、希望波の遅延波のタイミングで
は、先に到来するパスの信号成分をレプリカ信号に含め
ることができず、線形合成器で抑圧しなくてはならな
い。線形合成器で抑圧する波の数が多くなる程誤差信号
の電力が大きくなるので、遅延波のタイミングでの誤差
信号の電力は先行波のタイミングのものに較べて大きく
なる。従って、従来技術で問題となったマルチパスによ
るジッタも軽減できる。According to this configuration, since the replica signal includes the signal components of all paths of the desired wave, it is not necessary to suppress the desired wave signal component by the linear combiner, and it is possible to suppress the interference wave by that much. it can. Then, the device operates well until the number of interference waves reaches K-1. Also, at the timing of the delayed wave of the desired wave, the signal component of the path arriving earlier cannot be included in the replica signal, and must be suppressed by a linear combiner. Since the power of the error signal increases as the number of waves suppressed by the linear synthesizer increases, the power of the error signal at the timing of the delayed wave becomes larger than that at the timing of the preceding wave. Therefore, jitter caused by multipath, which has been a problem in the related art, can also be reduced.
【００３３】次に、第２の実施例におけるフレームタイ
ミング抽出方法を図１２のフローチャートに示す。第１
の実施例におけるフレームタイミング抽出方法とは、次
に示す（Ｓ２３）の最適フレームタイミング検出動作が
異なるだけで、他の動作は同じである。パラメータ推定
動作及び線形合成動作が全ての仮想フレームタイミング
で行われた場合、制御回路７２の制御により、フレーム
タイミング検出器５５は、合成出力ｙ(i) とレプリカ信
号との差の誤差信号ｅ(i) について、全ての仮想フレー
ムタイミングの誤差信号を調べ、一番誤差の少ない仮想
フレームタイミングを最適フレームタイミングとして選
択してフレームタイミング抽出を行い出力する（Ｓ２
３）。Next, a method of extracting frame timing in the second embodiment is shown in a flowchart of FIG. First
The other operations are the same as the frame timing extraction method in the embodiment except that the optimal frame timing detection operation of (S23) shown below is different. When the parameter estimation operation and the linear synthesis operation are performed at all virtual frame timings, under the control of the control circuit 72, the frame timing detector 55 outputs the error signal e () of the difference between the synthesized output y (i) and the replica signal. For i), the error signals of all the virtual frame timings are checked, the virtual frame timing with the least error is selected as the optimal frame timing, and the frame timing is extracted and output (S2).
3).
【００３４】この様に線形合成器において干渉波を打ち
消すように合成しているので、干渉抑圧ができ、この干
渉抑圧された信号を基にフレーム同期を行っているの
で、干渉波の電力が無視できない伝搬状況でも良好に動
作する。また、マルチパス伝搬状況においても、レプリ
カ信号にマルチパスによる信号成分を含むように生成し
ているので、マルチパスによるジッタを軽減することが
できる。 （第３の実施例）本発明の第３の実施例の構成を図１３
に示す。図１０の第２の実施例と異なる点は、フィルタ
係数がフレームタイミング検出器８１に供給されている
ことである。これに伴い、フレームタイミング検出器８
１では、仮想フレーム同期信号区間の信号対雑音比が最
大になる仮想フレームタイミングを最適フレームタイミ
ングとする。仮想フレームタイミングが正しいとする
と、合成信号の信号対雑音比が確率的に一番大きくなる
からである。信号対雑音比を計算する上で必要になる信
号電力はフィルタ係数の２乗和として求めることがで
き、雑音電力は誤差信号の２乗和から計算できる。他の
動作は第２の実施例と同じである。As described above, interference is suppressed by the linear combiner so as to cancel the interference wave, so that interference can be suppressed. Since the frame synchronization is performed based on the interference-suppressed signal, the power of the interference wave is ignored. It works well even in propagation situations where it is not possible. Also, in a multipath propagation situation, since the replica signal is generated so as to include a signal component due to multipath, jitter due to multipath can be reduced. (Third Embodiment) FIG. 13 shows the configuration of a third embodiment of the present invention.
Shown in The difference from the second embodiment of FIG. 10 is that the filter coefficients are supplied to the frame timing detector 81. Accordingly, the frame timing detector 8
In 1, the virtual frame timing at which the signal-to-noise ratio in the virtual frame synchronization signal section is maximized is set as the optimal frame timing. This is because if the virtual frame timing is correct, the signal-to-noise ratio of the synthesized signal will be stochastically the largest. The signal power required to calculate the signal-to-noise ratio can be calculated as the sum of squares of the filter coefficients, and the noise power can be calculated from the sum of squares of the error signal. Other operations are the same as in the second embodiment.
【００３５】次に、第３の実施例におけるフレームタイ
ミング抽出方法を図１４のフローチャートに示す。第２
の実施例におけるフレームタイミング抽出方法とは、次
に示す（Ｓ３３）の最適フレームタイミング検出動作が
異なるだけで、他の動作は同じである。パラメータ推定
動作及び線形合成動作が全ての仮想フレームタイミング
で行われた場合、制御回路７２の制御によりフレームタ
イミング検出器８１は、仮想フレームの誤差信号から雑
音電力を求め、パラメータ推定回路７１から与えられた
フィルタ係数により信号電力を求める。フレームタイミ
ング検出器８１は、これらの雑音電力と信号電力から、
各仮想フレームタイミング毎に、Ｓ／Ｎを求め、最大の
Ｓ／Ｎの仮想フレームタイミングを最適フレームタイミ
ングとして選択し、フレームタイミング抽出を行い出力
する（Ｓ３３）。Next, a frame timing extracting method according to the third embodiment is shown in a flowchart of FIG. Second
The operation is the same as the frame timing extraction method according to the third embodiment except that the optimum frame timing detection operation of (S33) shown below is different. When the parameter estimation operation and the linear synthesis operation are performed at all the virtual frame timings, the frame timing detector 81 obtains the noise power from the error signal of the virtual frame under the control of the control circuit 72, and is provided from the parameter estimation circuit 71. The signal power is obtained from the obtained filter coefficients. The frame timing detector 81 calculates the noise power and the signal power
For each virtual frame timing, the S / N is obtained, the virtual frame timing of the maximum S / N is selected as the optimum frame timing, and the frame timing is extracted and output (S33).
【００３６】第３の実施例のものは、第２の実施例と同
様に干渉波の電力が無視できないマルチパス伝搬状況で
も良好に動作する。また、Ｓ／Ｎに基づいて、最適フレ
ームタイミングとして選択することができるので、より
好適なフレームタイミングを選択することができる。以
上説明したように、第１の実施例では、線形合成器にお
いて干渉波を打ち消すように合成しているので、干渉抑
圧ができ、この干渉抑圧された信号を基にフレーム同期
を行っているので、干渉波の電力が無視できない伝搬状
況でも良好に動作する。As in the second embodiment, the third embodiment operates well even in a multipath propagation situation where the power of the interference wave cannot be ignored. In addition, since the optimum frame timing can be selected based on the S / N, a more suitable frame timing can be selected. As described above, in the first embodiment, interference is suppressed by the linear combiner so as to cancel the interference wave, so that interference can be suppressed, and frame synchronization is performed based on the interference-suppressed signal. Also, it operates well in a propagation situation where the power of the interference wave cannot be ignored.
【００３７】さらに、第２の実施例及び第３の実施例で
は、マルチパス伝搬状況においても、レプリカ信号にマ
ルチパスによる信号成分を含むように生成しているの
で、マルチパスによるフレーム同期のジッタを軽減する
ことができる。Further, in the second embodiment and the third embodiment, even in a multipath propagation situation, the replica signal is generated so as to include the signal component due to the multipath. Can be reduced.
【００３８】[0038]
【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を奏する。請求項１記載の発明によれば、
複数のアンテナからの受信ベースバンド信号を記憶し、
仮想フレーム同期信号区間ごとに受信ベースバンド信
号を、二回出力し、最初のベースバンド信号出力とフ
レーム同期信号を基に重み付け係数を設定し、二回目
のベースバンド信号出力を重み付け係数を用いて線形合
成を行い、この合成信号とフレーム同期信号との差分
を誤差信号とし、この誤差信号を基に仮想フレームタ
イミングから最適フレームタイミングを選び出力するこ
とにより、線形合成において干渉抑圧を可能とし、ま
た、干渉が除去された合成信号を基にフレーム同期を行
うため、同一チャネル干渉が無視できない伝搬状況でも
良好に動作するフレーム同期回路を提供することができ
る。According to the present invention as described above, the following effects can be obtained. According to the invention described in claim 1,
Store received baseband signals from multiple antennas,
The received baseband signal is output twice for each virtual frame synchronization signal section, a weighting coefficient is set based on the first baseband signal output and the frame synchronization signal, and the second baseband signal output is weighted using the weighting coefficient. Linear synthesis is performed, and the difference between the synthesized signal and the frame synchronization signal is used as an error signal.Based on the error signal, an optimal frame timing is selected and output from the virtual frame timing, thereby enabling interference suppression in linear synthesis. Since the frame synchronization is performed based on the combined signal from which the interference has been removed, it is possible to provide a frame synchronization circuit that operates well even in a propagation situation where co-channel interference cannot be ignored.
【００３９】請求項２記載の発明によれば、フレーム同
期信号にフィルタ係数を畳み込むことにより、合成信号
のレプリカ信号を生成するレプリカ信号生成手段を付加
し、請求項１記載のフレーム同期信号の代りに合成信号
のレプリカ信号を用いて誤差信号を生成することができ
る。また、線形合成手段において干渉波を打ち消すよう
に合成しているので、干渉抑圧ができ、この干渉抑圧さ
れた信号を基にフレーム同期を行っているので、干渉波
の電力が無視できない伝搬状況でも良好に動作する。ま
た、マルチパス伝搬状況においても、レプリカ信号にマ
ルチパスによる信号成分を含むように生成しているの
で、マルチパスによるジッタを軽減することができる。According to the second aspect of the present invention, a replica signal generating means for generating a replica signal of the synthesized signal by adding a filter coefficient to the frame synchronous signal is added, and the frame synchronous signal is replaced with the frame synchronous signal. An error signal can be generated using the replica signal of the combined signal. In addition, since the interference wave is cancelled by the linear synthesis means, interference suppression can be performed, and frame synchronization is performed based on the interference suppressed signal. Therefore, even in a propagation situation where the power of the interference wave cannot be ignored. Works well. Also, in a multipath propagation situation, since the replica signal is generated so as to include a signal component due to multipath, jitter due to multipath can be reduced.
【００４０】請求項３記載の発明によれば、各仮想フ
レーム同期信号区間毎に、合成信号と上記合成信号のレ
プリカ信号との差分から雑音電力を求め、フィルタ係
数から信号電力を求めて、各仮想フレーム同期信号区間
毎に信号対雑音比を求め、信号対雑音比が最大となる
上記仮想フレームタイミングを最適フレームタイミング
として選び出力するフレームタイミング検出手段を設け
ることにより、より最適なフレームタイミングを選び出
力することができる。According to the third aspect of the present invention, for each virtual frame synchronization signal section, noise power is obtained from the difference between the composite signal and the replica signal of the composite signal, and signal power is obtained from the filter coefficient. By obtaining a signal-to-noise ratio for each virtual frame synchronization signal section, and selecting a virtual frame timing at which the signal-to-noise ratio is maximized as an optimal frame timing and providing a frame timing detecting means, a more optimal frame timing is selected. Can be output.
【００４１】請求項４〜６記載の発明によれば、請求項
１〜３記載のフレーム同期回路に適したフレームタイミ
ング抽出方法を提供することができる。According to the inventions described in claims 4 to 6, it is possible to provide a frame timing extraction method suitable for the frame synchronization circuit described in claims 1 to 3.
【図１】従来のフレーム同期の構成を説明するための図
である。FIG. 1 is a diagram illustrating a configuration of a conventional frame synchronization.
【図２】送信信号のフレーム構成を説明するための図で
ある。FIG. 2 is a diagram for explaining a frame configuration of a transmission signal.
【図３】図１の相関器の構成を説明するための図であ
る。FIG. 3 is a diagram for explaining a configuration of the correlator of FIG. 1;
【図４】ＰＮ系列の自己相関を説明するための図であ
る。FIG. 4 is a diagram for explaining autocorrelation of a PN sequence.
【図５】マルチパス伝搬路における相関器出力の絶対値
２乗出力を説明するための図である。FIG. 5 is a diagram for explaining an absolute value square output of a correlator output in a multipath propagation path.
【図６】ダイバーシチ受信に拡張した従来のフレーム同
期の構成を説明するための図である。FIG. 6 is a diagram for explaining a configuration of a conventional frame synchronization extended to diversity reception.
【図７】本発明の第１の実施例の構成を説明するための
図である。FIG. 7 is a diagram for explaining the configuration of the first exemplary embodiment of the present invention.
【図８】仮想フレームタイミングと仮想フレーム同期信
号区間の関係を説明するための図である。FIG. 8 is a diagram for explaining a relationship between a virtual frame timing and a virtual frame synchronization signal section.
【図９】第１の実施例の動作に関するフローチャートで
ある。FIG. 9 is a flowchart relating to the operation of the first embodiment.
【図１０】本発明の第２の実施例の構成を説明するため
の図である。FIG. 10 is a diagram for explaining a configuration of a second example of the present invention.
【図１１】図１０のレプリカ信号生成器の構成例を説明
するための図である。11 is a diagram for explaining a configuration example of a replica signal generator of FIG. 10;
【図１２】第２の実施例の動作に関するフローチャート
である。FIG. 12 is a flowchart relating to the operation of the second embodiment.
【図１３】本発明の第３の実施例の構成を説明するため
の図である。FIG. 13 is a diagram for explaining a configuration of a third example of the present invention.
【図１４】第３の実施例の動作に関するフローチャート
である。FIG. 14 is a flowchart relating to the operation of the third embodiment.
１０ ベースバンド信号発生器 １１ アンテナ １２ 低雑音増幅器 １３ 乗算器 １４ ローパスフィルタ １５ Ａ／Ｄ変換器 １６ 相関器 １７ フレーム信号メモリ １８ 絶対値２乗演算器 １９ 最大値検出器 ４０ 受信手段 ５１ 受信信号メモリ ５２ 複素乗算器 ５３ 複素加算器 ５４ 複素減算器 ５５、８１ フレームタイミング検出器 ５６ フレーム信号メモリ ５７、７２ 制御回路 ５８、７１ パラメータ推定回路 ６１ 線形合成器 ６２、８２ フレームタイミング検出手段 ７３ レプリカ信号生成器 ７４ レプリカ信号生成手段 DESCRIPTION OF SYMBOLS 10 Baseband signal generator 11 Antenna 12 Low noise amplifier 13 Multiplier 14 Low-pass filter 15 A / D converter 16 Correlator 17 Frame signal memory 18 Absolute square operator 19 Maximum value detector 40 Reception means 51 Reception signal memory 52 Complex Multiplier 53 Complex Adder 54 Complex Subtractor 55, 81 Frame Timing Detector 56 Frame Signal Memory 57, 72 Control Circuit 58, 71 Parameter Estimation Circuit 61 Linear Combiner 62, 82 Frame Timing Detection Means 73 Replica Signal Generator 74 Replica signal generating means
フロントページの続き Ｆターム(参考） 5K028 AA02 BB04 FF11 FF13 MM17 NN01 NN08 NN12 NN44 SS24 5K047 AA13 BB01 CC01 EE02 EE04 HH01 HH15 HH21 HH43 JJ02 MM12 MM24 MM33 5K067 AA02 AA03 AA33 CC04 DD25 EE72 HH22 HH23 KK03 Continued on the front page F-term (reference) 5K028 AA02 BB04 FF11 FF13 MM17 NN01 NN08 NN12 NN44 SS24 5K047 AA13 BB01 CC01 EE02 EE04 HH01 HH15 HH21 HH43 JJ02 MM12 MM24 MM33 5K067 AA02 HA23 A33 A33
Claims (6)
レーム構成の受信信号を、Ｋ本（Ｋは２以上の整数）の
アンテナで受信し、ダウンコンバートして受信ベースバ
ンド信号として出力する受信手段と、 上記受信ベースバンド信号を記憶し、フレーム内にある
Ｍ個（Ｍは２以上の整数）の仮想フレームタイミングを
起点とする時間幅ＴFSの信号区間を仮想フレーム同期信
号区間として、上記仮想フレーム同期信号区間ごとに上
記受信ベースバンド信号を出力する受信信号メモリ手段
と、 上記受信信号メモリ手段の出力信号とフレーム同期信号
を基に、誤差信号の平均２乗が最小となるように重み付
け係数を推定し出力するパラメータ推定手段と、 上記受信信号メモリ手段の出力信号を、干渉抑圧のため
に上記重み付け係数を用いて線形合成を行い、合成信号
を出力する線形合成手段と、 上記合成信号と上記フレーム同期信号との差分を上記誤
差信号として、上記仮想フレーム同期信号区間における
上記誤差信号の２乗和が最小となる上記仮想フレームタ
イミングを、最適フレームタイミングとして選び出力す
るフレームタイミング検出手段と、 上記受信信号メモリ手段、上記パラメータ推定手段、上
記線形合成手段及び上記フレームタイミング検出手段の
動作を制御する制御手段とを備えたことを特徴とするフ
レーム同期回路。1. A reception in which a reception signal having a frame configuration including a frame synchronization signal having a time width T FS is received by K (K is an integer of 2 or more) antennas, down-converted, and output as a reception baseband signal. Means for storing the received baseband signal, and defining a signal section having a time width T FS starting from M (M is an integer of 2 or more) virtual frame timings in a frame as a virtual frame synchronization signal section. Reception signal memory means for outputting the reception baseband signal for each virtual frame synchronization signal section; weighting based on an output signal of the reception signal memory means and a frame synchronization signal so as to minimize the mean square of the error signal Parameter estimating means for estimating and outputting a coefficient; and linearly combining the output signal of the received signal memory means using the weighting coefficient for interference suppression. And a linear synthesizing means for outputting a synthesized signal, wherein the difference between the synthesized signal and the frame synchronization signal is defined as the error signal, and the virtual sum that minimizes the sum of squares of the error signal in the virtual frame synchronization signal section is minimized. Frame timing detecting means for selecting and outputting a frame timing as an optimum frame timing; and control means for controlling operations of the received signal memory means, the parameter estimating means, the linear synthesizing means, and the frame timing detecting means. A frame synchronization circuit.
レーム構成の受信信号を、Ｋ本（Ｋは２以上の整数）の
アンテナで受信し、ダウンコンバートして受信ベースバ
ンド信号として出力する受信手段と、 上記受信ベースバンド信号を記憶し、フレーム内にある
Ｍ個（Ｍは２以上の整数）の仮想フレームタイミングを
起点とする時間幅ＴFSの信号区間を仮想フレーム同期信
号区間として、上記仮想フレーム同期信号区間ごとに上
記受信ベースバンド信号を出力する受信信号メモリ手段
と、 上記受信信号メモリ手段の出力信号とフレーム同期信号
を基に、誤差信号の平均２乗が最小となるように重み付
け係数とフィルタ係数を推定し出力するパラメータ推定
手段と、 上記受信信号メモリ手段の出力信号を、干渉抑圧のため
に上記重み付け係数を用いて線形合成を行い、合成信号
を出力する線形合成手段と、 上記フレーム同期信号に上記フィルタ係数を畳み込むこ
とにより、合成信号のレプリカ信号を生成するレプリカ
信号生成手段と、 上記合成信号と上記合成信号のレプリカ信号との差分を
上記誤差信号として、上記仮想フレーム同期信号区間に
おける上記誤差信号の２乗和が最小となる上記仮想フレ
ームタイミングを、最適フレームタイミングとして選び
出力するフレームタイミング検出手段と、 上記受信信号メモリ手段、上記パラメータ推定手段、上
記線形合成手段、上記レプリカ信号生成手段及び上記フ
レームタイミング検出手段の動作を制御する制御手段と
を備えたことを特徴とするフレーム同期回路。2. A reception in which a reception signal having a frame configuration including a frame synchronization signal having a time width T FS is received by K (K is an integer of 2 or more) antennas, down-converted, and output as a reception baseband signal. Means for storing the received baseband signal, and defining a signal section having a time width T FS starting from M (M is an integer of 2 or more) virtual frame timings in a frame as a virtual frame synchronization signal section. Reception signal memory means for outputting the reception baseband signal for each virtual frame synchronization signal section; weighting based on an output signal of the reception signal memory means and a frame synchronization signal so as to minimize the mean square of the error signal Parameter estimating means for estimating and outputting a coefficient and a filter coefficient; and an output signal of the received signal memory means, wherein the weighting coefficient is used for suppressing interference. Linear synthesizing means for performing linear synthesis and outputting a synthesized signal; a replica signal generating means for generating a replica signal of the synthesized signal by convolving the filter coefficient with the frame synchronization signal; Frame timing detection means for selecting and outputting, as an optimum frame timing, the virtual frame timing at which the sum of squares of the error signal in the virtual frame synchronization signal section is minimized, as a difference between the signal and the replica signal as the error signal; A frame synchronization circuit comprising: a control unit that controls operations of the reception signal memory unit, the parameter estimation unit, the linear combination unit, the replica signal generation unit, and the frame timing detection unit.
レーム構成の受信信号を、Ｋ本（Ｋは２以上の整数）の
アンテナで受信し、ダウンコンバートして受信ベースバ
ンド信号として出力する受信手段と、 上記受信ベースバンド信号を記憶し、フレーム内にある
Ｍ個（Ｍは２以上の整数）の仮想フレームタイミングを
起点とする時間幅ＴFSの信号区間を仮想フレーム同期信
号区間として、上記仮想フレーム同期信号区間ごとに上
記受信ベースバンド信号を出力する受信信号メモリ手段
と、 上記受信信号メモリ手段の出力信号とフレーム同期信号
を基に、誤差信号の平均２乗が最小となるように重み付
け係数とフィルタ係数を推定し出力するパラメータ推定
手段と、 上記受信信号メモリ手段の出力信号を、干渉抑圧のため
に上記重み付け係数を用いて線形合成を行い、合成信号
を出力する線形合成手段と、 上記フレーム同期信号に上記フィルタ係数を畳み込むこ
とにより、合成信号のレプリカ信号を生成するレプリカ
信号生成手段と、 上記合成信号と上記合成信号のレプリカ信号との差分を
上記誤差信号として、上記誤差信号と上記フィルタ係数
を基に上記仮想フレーム同期信号区間における信号対雑
音比を求め、この値が最大となる上記仮想フレームタイ
ミングを最適フレームタイミングとして選び出力するフ
レームタイミング検出手段と、 上記受信信号メモリ手段、上記パラメータ推定手段、上
記線形合成手段、上記レプリカ信号生成手段及び上記フ
レームタイミング検出手段の動作を制御する制御手段と
を備えたことを特徴とするフレーム同期回路。3. Reception in which a reception signal having a frame configuration including a frame synchronization signal having a time width T FS is received by K (K is an integer of 2 or more) antennas, down-converted, and output as a reception baseband signal. Means for storing the received baseband signal, and defining a signal section having a time width T FS starting from M (M is an integer of 2 or more) virtual frame timings in a frame as a virtual frame synchronization signal section. Reception signal memory means for outputting the reception baseband signal for each virtual frame synchronization signal section; weighting based on an output signal of the reception signal memory means and a frame synchronization signal so as to minimize the mean square of the error signal Parameter estimating means for estimating and outputting a coefficient and a filter coefficient; and an output signal of the received signal memory means, wherein the weighting coefficient is used for suppressing interference. Linear synthesizing means for performing linear synthesis and outputting a synthesized signal; a replica signal generating means for generating a replica signal of the synthesized signal by convolving the filter coefficient with the frame synchronization signal; Using the difference between the signal and the replica signal as the error signal, a signal-to-noise ratio in the virtual frame synchronization signal section is determined based on the error signal and the filter coefficient. A frame timing detecting means for selecting and outputting a timing; and a control means for controlling operations of the received signal memory means, the parameter estimating means, the linear synthesizing means, the replica signal generating means and the frame timing detecting means. A frame synchronization circuit.
レーム構成の受信信号を、Ｋ本（Ｋは２以上の整数）の
アンテナで受信し、ダウンコンバートして受信ベースバ
ンド信号を出力する受信ベースバンド信号変換段階と、 受信信号メモリ手段により、上記受信ベースバンド信号
を記憶し、フレーム内にあるＭ個（Ｍは２以上の整数）
の仮想フレームタイミングを起点とする時間幅ＴFSの信
号区間を仮想フレーム同期信号区間として、上記仮想フ
レーム同期信号区間ごとに上記受信ベースバンド信号を
出力する受信ベースバンド信号記憶及び出力段階と、 上記受信信号メモリ手段の出力信号とフレーム同期信号
を基に、誤差信号の平均２乗が最小となるように重み付
け係数を推定し出力するパラメータ推定及び出力段階
と、 上記受信信号メモリ手段の出力信号を、干渉抑圧のため
に上記重み付け係数を用いて線形合成を行い、合成信号
を出力する線形合成信号出力段階と、 上記合成信号と上記フレーム同期信号との差分を上記誤
差信号として、上記仮想フレーム同期信号区間における
上記誤差信号の２乗和が最小となる上記仮想フレームタ
イミングを、最適フレームタイミングとして選び出力す
るフレームタイミング検出及び出力段階とを備えたこと
を特徴とするフレームタイミング抽出方法。4. A reception in which a reception signal having a frame configuration including a frame synchronization signal having a time width T FS is received by K (K is an integer of 2 or more) antennas, down-converted, and a reception baseband signal is output. A baseband signal conversion step, and the reception baseband signal is stored by a reception signal memory means, and the number of reception baseband signals is M (M is an integer of 2 or more) in a frame.
Receiving a baseband signal and outputting the received baseband signal for each virtual frame synchronization signal section, with a signal section having a time width T FS starting from the virtual frame timing as a virtual frame synchronization signal section; A parameter estimation and output step of estimating and outputting a weighting coefficient so as to minimize the mean square of the error signal based on the output signal of the received signal memory means and the frame synchronization signal; Performing linear synthesis using the weighting coefficient for interference suppression, and outputting a synthesized signal; and outputting the synthesized signal and the frame synchronization signal as a difference signal. The virtual frame timing at which the sum of squares of the error signal in the signal section is minimized is determined by the optimal frame timing. Frame timing extraction method is characterized in that a frame timing detection and an output stage to select output as grayed.
レーム構成の受信信号を、Ｋ本（Ｋは２以上の整数）の
アンテナで受信し、ダウンコンバートして受信ベースバ
ンド信号を出力する受信ベースバンド信号変換段階と、 受信信号メモリ手段により、上記受信ベースバンド信号
を記憶し、フレーム内にあるＭ個（Ｍは２以上の整数）
の仮想フレームタイミングを起点とする時間幅ＴFSの信
号区間を仮想フレーム同期信号区間として、上記仮想フ
レーム同期信号区間ごとに上記受信ベースバンド信号を
出力する受信ベースバンド信号記憶及び出力段階と、 上記受信信号メモリ手段の出力信号とフレーム同期信号
を基に、誤差信号の平均２乗が最小となるように重み付
け係数とフィルタ係数を推定し出力するパラメータ推定
及び出力段階と、 上記受信信号メモリ手段の出力信号を、干渉抑圧のため
に上記重み付け係数を用いて線形合成を行い、合成信号
を出力する線形合成信号出力段階と、 上記フレーム同期信号に上記フィルタ係数を畳み込むこ
とにより、合成信号のレプリカ信号を生成するレプリカ
信号生成段階と、 上記合成信号と上記合成信号のレプリカ信号との差分を
上記誤差信号として、上記仮想フレーム同期信号区間に
おける上記誤差信号の２乗和が最小となる上記仮想フレ
ームタイミングを、最適フレームタイミングとして選び
出力するフレームタイミング検出及び出力段階とを備え
たことを特徴とするフレームタイミング抽出方法。5. A reception in which a reception signal having a frame configuration including a frame synchronization signal having a time width T FS is received by K (K is an integer of 2 or more) antennas, down-converted, and a reception baseband signal is output. A baseband signal conversion step, and the reception baseband signal is stored by a reception signal memory means, and the number of reception baseband signals is M (M is an integer of 2 or more) in a frame.
Receiving a baseband signal and outputting the received baseband signal for each virtual frame synchronization signal section, with a signal section having a time width T FS starting from the virtual frame timing as a virtual frame synchronization signal section; A parameter estimation and output step of estimating and outputting weighting coefficients and filter coefficients so as to minimize the mean square of the error signal based on the output signal of the reception signal memory means and the frame synchronization signal; The output signal is subjected to linear synthesis using the weighting coefficients for interference suppression, and a linear synthesis signal output step of outputting a synthesis signal; and a convolutional signal of the synthesis signal by convolving the filter coefficient with the frame synchronization signal. Generating a replica signal, and calculating a difference between the composite signal and a replica signal of the composite signal. A frame timing detection and output step of selecting and outputting, as the error signal, the virtual frame timing that minimizes the sum of squares of the error signal in the virtual frame synchronization signal section as an optimal frame timing. Frame timing extraction method.
レーム構成の受信信号を、Ｋ本（Ｋは２以上の整数）の
アンテナで受信し、ダウンコンバートして受信ベースバ
ンド信号を出力する受信ベースバンド信号変換段階と、 受信信号メモリ手段により、上記受信ベースバンド信号
を記憶し、フレーム内にあるＭ個（Ｍは２以上の整数）
の仮想フレームタイミングを起点とする時間幅ＴFSの信
号区間を仮想フレーム同期信号区間として、上記仮想フ
レーム同期信号区間ごとに上記受信ベースバンド信号を
出力する受信ベースバンド信号記憶及び出力段階と、 上記受信信号メモリ手段の出力信号とフレーム同期信号
を基に、誤差信号の平均２乗が最小となるように重み付
け係数とフィルタ係数を推定し出力するパラメータ推定
及び出力段階と、 上記受信信号メモリ手段の出力信号を、干渉抑圧のため
に上記重み付け係数を用いて線形合成を行い、合成信号
を出力する線形合成信号出力段階と、 上記フレーム同期信号に上記フィルタ係数を畳み込むこ
とにより、合成信号のレプリカ信号を生成するレプリカ
信号生成段階と、 上記合成信号と上記合成信号のレプリカ信号との差分を
上記誤差信号として、上記誤差信号と上記フィルタ係数
を基に上記仮想フレーム同期信号区間における信号対雑
音比を求め、この値が最大となる上記仮想フレームタイ
ミングを最適フレームタイミングとして選び出力するフ
レームタイミング検出及び出力段階とを備えたことを特
徴とするフレームタイミング抽出方法。6. A reception in which a reception signal having a frame configuration including a frame synchronization signal having a time width T FS is received by K (K is an integer of 2 or more) antennas, down-converted, and a reception baseband signal is output. A baseband signal conversion step, and the reception baseband signal is stored by a reception signal memory means, and the number of reception baseband signals is M (M is an integer of 2 or more) in a frame.
Receiving a baseband signal and outputting the received baseband signal for each virtual frame synchronization signal section, with a signal section having a time width T FS starting from the virtual frame timing as a virtual frame synchronization signal section; A parameter estimation and output step of estimating and outputting weighting coefficients and filter coefficients so as to minimize the mean square of the error signal based on the output signal of the reception signal memory means and the frame synchronization signal; The output signal is subjected to linear synthesis using the weighting coefficients for interference suppression, and a linear synthesis signal output step of outputting a synthesis signal; and a convolutional signal of the synthesis signal by convolving the filter coefficient with the frame synchronization signal. Generating a replica signal, and calculating a difference between the composite signal and a replica signal of the composite signal. A frame timing detection for obtaining a signal-to-noise ratio in the virtual frame synchronization signal section based on the error signal and the filter coefficient as the error signal, selecting the virtual frame timing having the maximum value as an optimum frame timing, and outputting the frame timing. And an output stage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06166999A JP3386738B2 (en) | 1999-03-09 | 1999-03-09 | Frame synchronization circuit and frame timing extraction method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06166999A JP3386738B2 (en) | 1999-03-09 | 1999-03-09 | Frame synchronization circuit and frame timing extraction method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000261397A true JP2000261397A (en) | 2000-09-22 |
| JP3386738B2 JP3386738B2 (en) | 2003-03-17 |
Family
ID=13177886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06166999A Expired - Fee Related JP3386738B2 (en) | 1999-03-09 | 1999-03-09 | Frame synchronization circuit and frame timing extraction method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3386738B2 (en) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002204227A (en) * | 2000-12-28 | 2002-07-19 | Kyocera Corp | Frame synchronization circuit |
| JP2002359586A (en) * | 2001-06-01 | 2002-12-13 | Kyocera Corp | Adaptive transceiver |
| JP2002359587A (en) * | 2001-06-01 | 2002-12-13 | Kyocera Corp | Adaptive receiver |
| JP2006054533A (en) * | 2004-08-10 | 2006-02-23 | Nec Corp | Periodicity detection method and periodicity detecting apparatus for periodic signal |
| JP2012500578A (en) * | 2008-08-19 | 2012-01-05 | クゥアルコム・インコーポレイテッド | Improved GERAN receiver using channel input beamforming |
| US8509293B2 (en) | 2008-08-19 | 2013-08-13 | Qualcomm Incorporated | Semi-coherent timing propagation for GERAN multislot configurations |
| US8619928B2 (en) | 2009-09-03 | 2013-12-31 | Qualcomm Incorporated | Multi-stage interference suppression |
| US8675796B2 (en) | 2008-05-13 | 2014-03-18 | Qualcomm Incorporated | Interference cancellation under non-stationary conditions |
| US8787509B2 (en) | 2009-06-04 | 2014-07-22 | Qualcomm Incorporated | Iterative interference cancellation receiver |
| US8831149B2 (en) | 2009-09-03 | 2014-09-09 | Qualcomm Incorporated | Symbol estimation methods and apparatuses |
| US8995417B2 (en) | 2008-06-09 | 2015-03-31 | Qualcomm Incorporated | Increasing capacity in wireless communication |
| US9055545B2 (en) | 2005-08-22 | 2015-06-09 | Qualcomm Incorporated | Interference cancellation for wireless communications |
| US9071344B2 (en) | 2005-08-22 | 2015-06-30 | Qualcomm Incorporated | Reverse link interference cancellation |
| US9160577B2 (en) | 2009-04-30 | 2015-10-13 | Qualcomm Incorporated | Hybrid SAIC receiver |
| US9237515B2 (en) | 2008-08-01 | 2016-01-12 | Qualcomm Incorporated | Successive detection and cancellation for cell pilot detection |
| US9277487B2 (en) | 2008-08-01 | 2016-03-01 | Qualcomm Incorporated | Cell detection with interference cancellation |
| US9509452B2 (en) | 2009-11-27 | 2016-11-29 | Qualcomm Incorporated | Increasing capacity in wireless communications |
| US9673837B2 (en) | 2009-11-27 | 2017-06-06 | Qualcomm Incorporated | Increasing capacity in wireless communications |
-
1999
- 1999-03-09 JP JP06166999A patent/JP3386738B2/en not_active Expired - Fee Related
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002204227A (en) * | 2000-12-28 | 2002-07-19 | Kyocera Corp | Frame synchronization circuit |
| JP2002359586A (en) * | 2001-06-01 | 2002-12-13 | Kyocera Corp | Adaptive transceiver |
| JP2002359587A (en) * | 2001-06-01 | 2002-12-13 | Kyocera Corp | Adaptive receiver |
| JP2006054533A (en) * | 2004-08-10 | 2006-02-23 | Nec Corp | Periodicity detection method and periodicity detecting apparatus for periodic signal |
| US9071344B2 (en) | 2005-08-22 | 2015-06-30 | Qualcomm Incorporated | Reverse link interference cancellation |
| US9055545B2 (en) | 2005-08-22 | 2015-06-09 | Qualcomm Incorporated | Interference cancellation for wireless communications |
| US8675796B2 (en) | 2008-05-13 | 2014-03-18 | Qualcomm Incorporated | Interference cancellation under non-stationary conditions |
| US8995417B2 (en) | 2008-06-09 | 2015-03-31 | Qualcomm Incorporated | Increasing capacity in wireless communication |
| US9408165B2 (en) | 2008-06-09 | 2016-08-02 | Qualcomm Incorporated | Increasing capacity in wireless communications |
| US9014152B2 (en) | 2008-06-09 | 2015-04-21 | Qualcomm Incorporated | Increasing capacity in wireless communications |
| US9277487B2 (en) | 2008-08-01 | 2016-03-01 | Qualcomm Incorporated | Cell detection with interference cancellation |
| US9237515B2 (en) | 2008-08-01 | 2016-01-12 | Qualcomm Incorporated | Successive detection and cancellation for cell pilot detection |
| JP2013141259A (en) * | 2008-08-19 | 2013-07-18 | Qualcomm Inc | Enhanced geran receiver using channel input beamforming |
| US8509293B2 (en) | 2008-08-19 | 2013-08-13 | Qualcomm Incorporated | Semi-coherent timing propagation for GERAN multislot configurations |
| US8503591B2 (en) | 2008-08-19 | 2013-08-06 | Qualcomm Incorporated | Enhanced geran receiver using channel input beamforming |
| JP2012500578A (en) * | 2008-08-19 | 2012-01-05 | クゥアルコム・インコーポレイテッド | Improved GERAN receiver using channel input beamforming |
| US9160577B2 (en) | 2009-04-30 | 2015-10-13 | Qualcomm Incorporated | Hybrid SAIC receiver |
| US8787509B2 (en) | 2009-06-04 | 2014-07-22 | Qualcomm Incorporated | Iterative interference cancellation receiver |
| US8831149B2 (en) | 2009-09-03 | 2014-09-09 | Qualcomm Incorporated | Symbol estimation methods and apparatuses |
| US8619928B2 (en) | 2009-09-03 | 2013-12-31 | Qualcomm Incorporated | Multi-stage interference suppression |
| US9509452B2 (en) | 2009-11-27 | 2016-11-29 | Qualcomm Incorporated | Increasing capacity in wireless communications |
| US9673837B2 (en) | 2009-11-27 | 2017-06-06 | Qualcomm Incorporated | Increasing capacity in wireless communications |
| US10790861B2 (en) | 2009-11-27 | 2020-09-29 | Qualcomm Incorporated | Increasing capacity in wireless communications |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3386738B2 (en) | 2003-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3386738B2 (en) | Frame synchronization circuit and frame timing extraction method | |
| JP2914445B2 (en) | CDMA adaptive receiver | |
| JP3602450B2 (en) | Method and receiver for forming a channel estimate | |
| JP3204925B2 (en) | Signal receiving apparatus in CDMA communication system | |
| JP3377389B2 (en) | Signal receiving method and apparatus in spread spectrum wireless communication system | |
| US20030146870A1 (en) | Apparatus for an methods of receiving a transmission signal | |
| TWI399931B (en) | Simple and robust digital code tracking loop for wireless communication systems | |
| US20040101073A1 (en) | Method and apparatus for estimating response characteristic, and receiving method and receiver utilizing the same | |
| JP2001156749A (en) | CDMA mobile station device | |
| US7526012B2 (en) | Interference reduction apparatus and method | |
| WO1995010892A1 (en) | Spread spectrum signal receiver | |
| JP3235774B2 (en) | Adaptive array receiver | |
| JPH08335899A (en) | CDMA demodulation circuit | |
| JP2000253080A (en) | Method and system for correcting channel distortion, using lagrange's polynominal interpolation | |
| JP3886709B2 (en) | Spread spectrum receiver | |
| JP2000077980A (en) | Automatic frequency control device and automatic frequency control method | |
| JP2005286784A (en) | Array antenna radio communication apparatus and path timing detection method thereof | |
| WO2002019559A1 (en) | Radio receiver | |
| KR100383670B1 (en) | Space-time Array Receive System having Finger and Persumption Method of Fading Channel | |
| JP2911105B2 (en) | Adaptive spread spectrum receiver | |
| JP2000307469A (en) | Spread spectrum receiving apparatus and method | |
| JP3190268B2 (en) | RAKE receiver | |
| JP3310163B2 (en) | Spread spectrum receiver | |
| JP2002271430A (en) | Frequency offset estimating method and frequency offset estimator | |
| JP4314330B2 (en) | Signal processing apparatus and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100110 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120110 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |