JP2000164569A

JP2000164569A - 半導体装置の製造方法

Info

Publication number: JP2000164569A
Application number: JP10334382A
Authority: JP
Inventors: Hidemitsu Aoki; 秀充青木
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1998-11-25
Filing date: 1998-11-25
Publication date: 2000-06-16

Abstract

(57)【要約】【課題】銅配線を備えた多層構造を形成する際、工程
の煩雑化をもたらすことなく銅配線の酸化を防ぐこと。【解決手段】銅系金属膜の上部にエッチングにより接
続孔を設けた後、エッチングに使用したレジストを剥離
する際、基板温度を−５０℃〜５０℃として酸素プラズ
マエッチングを行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体基板上に銅
系金属膜からなる配線や接続プラグを備えた半導体装置
の製造方法に関する。

【０００２】

【従来の技術】銅配線を備えた半導体装置の製造方法に
ついて、第一の従来技術を図４〜６を参照して説明す
る。

【０００３】まずトランジスタ等の素子を形成した半導
体基板（不図示）上に、シリコン酸化膜１、シリコン窒
化膜２、シリコン酸化膜３をこの順で形成し、さらにそ
の上に所定の形状にパターニングしたレジスト４を設け
る（図４（ａ））。

【０００４】次にレジスト４をマスクとしてドライエッ
チングを行い、シリコン酸化膜３中に下層配線埋め込み
用の溝を形成する。このときシリコン窒化膜２がエッチ
ングストッパーとして機能する。つづいて、酸素プラズ
マのアッシングおよびアミン化合物を含有する剥離液を
用いた洗浄により、レジスト４を剥離処理する（図４
（ｂ））。

【０００５】次に、全面にバリアメタル膜としてＴａＮ
膜５をスパッタリング法により堆積する。さらにその上
に銅膜６をスパッタリング法により堆積し、溝部を埋め
込む（図４（ｃ））。つづいてＣＭＰ(Chemical Mechan
ical Polishing；化学的機械的研磨法)により溝外部に
形成された不要なＴａＮ膜５および銅膜６を除去して下
層配線を完成する（図４（ｄ））。

【０００６】下層配線形成後、シリコン窒化膜７、シリ
コン酸化膜８をこの順で形成し、さらにその上に所定の
形状にパターニングしたレジスト９を設ける（図５
（ａ））。このレジスト９をマスクとしてシリコン窒化
膜７が露出するまでシリコン酸化膜８をドライエッチン
グし、層間接続孔を形成する（図５（ｂ））。層間接続
孔の開口径は、たとえば０．２５μｍとする。エッチン
グガスとしてはＣ₄Ｆ₈、Ａｒ、Ｏ₂を含む混合ガスを用
いる。このガスは、シリコン酸化膜８とシリコン窒化膜
７に対し大きなエッチングレートを有するため（シリコ
ン酸化膜：シリコン窒化膜＝２０：１）、エッチングは
シリコン窒化膜７の上部でストップする。

【０００７】つづいてシリコン窒化膜７をドライエッチ
ングし、下層配線の表面を露出させる（図５（ｃ））。
エッチングガスとして、ＣＨＦ₃、Ａｒの混合ガスを用
いる。つづいて、酸素プラズマアッシングを行いレジス
ト９を剥離処理する（図６（ａ））。アッシング時の基
板温度は１５０〜２５０℃とし、処理ガスは、酸素ガス
とする。レジストの除去後、シリコン酸化膜８上にレジ
スト残渣１１が残存するとともに、層間接続孔内部に堆
積物１２が付着する。この堆積物１２は、レジスト材料
や銅等がエッチングガス（ＣＨＦ₃含有ガス）と反応し
生成したものである。

【０００８】次に、上述のレジスト残渣１１や堆積物１
２を除去するため、剥離液を用いて洗浄を行う（図６
（ｂ））。その後、層間接続孔内部にバリアメタル膜、
埋め込み導電膜を成膜し、表面を平坦化することにより
層間接続プラグを完成する。

【０００９】以上述べた例では、レジスト９の剥離処理
を、図５（ｃ）のシリコン窒化膜７のエッチング後に行
っているが、シリコン窒化膜７のエッチング前の図５
（ｂ）の段階で剥離処理してもよい。このような方法に
よる第二の従来技術について、図面を参照して説明す
る。

【００１０】まず図４（ａ）〜（ｄ）と同様にして下線
配線を形成する。下層配線形成後、シリコン窒化膜７、
シリコン酸化膜８をこの順で形成し、さらにその上に所
定の形状にパターニングしたレジスト９を設ける（図７
（ａ））。次にこのレジスト９をマスクとしてシリコン
窒化膜７が露出するまでシリコン酸化膜８をドライエッ
チングし、層間接続孔を形成する（図７（ｂ））。層間
接続孔の開口径は、たとえば０．２５μｍとする。エッ
チングガスとしてはＣ₄Ｆ₈、ＡｒおよびＯ₂を含む混合
ガスを用いる。

【００１１】この状態でレジスト９を酸素プラズマアッ
シングにより除去する。アッシング時の基板温度は１５
０〜２５０℃とし、処理ガスは酸素ガスとする。レジス
トの除去後、シリコン酸化膜８上にレジスト残渣１１が
残存するとともに、層間接続孔内部に堆積物１０が付着
する（図７（ｃ））。そこで、これらのレジスト残渣１
１や堆積物１０を除去するため剥離液を用いて洗浄を行
う（図８（ａ））。

【００１２】つづいてシリコン窒化膜７をドライエッチ
ングし、下層配線の表面を露出させる（図８（ｂ））。
エッチングガスとしてＣＨＦ₃、Ａｒの混合ガスを用い
る。

【００１３】ドライエッチング後、レジスト残渣１１や
堆積物１２を除去するため、再度アミン化合物を含有す
る剥離液を用いて洗浄を行う（図８（ｃ））。その後、
層間接続孔内部にバリアメタル膜、埋め込み導電膜を成
膜し、表面を平坦化することにより層間接続プラグを完
成する。

【００１４】

【発明が解決しようとする課題】しかしながら上記従来
技術においては、以下のような点で改善の余地を有して
いた。

【００１５】第一の従来技術は、図６（ａ）に示すよう
に、酸素プラズマアッシングを行うと銅膜が酸化され、
酸化銅１４が形成される。銅の酸化は、表面のみならず
５０ｎｍ程度の深さにまで進行する。このような酸化銅
１４が形成されると、コンタクト配線の抵抗が増大した
り接続不良が生じ、素子の信頼性が低下するという問題
があった。

【００１６】上記酸素プラズマアッシングは、プラズマ
放電により発生させた酸素ラジカルのような活性種と、
加熱により活性化したレジスト樹脂とを反応させること
により行うものである。これにより、レジストの主成分
である有機樹脂が酸素プラズマ放電により生成される活
性種と反応してCO₂やH₂O等のガスに分解され基板表面か
ら除去される。

【００１７】ここで酸素プラズマアッシングを行うため
には、基板を加熱しレジストを一定温度以上にすること
が必要となる。これは、酸素プラズマ中の活性酸素種や
酸素イオン種がレジスト中の有機樹脂と化学反応を起こ
すためのしきい値温度が存在するためである。レジスト
として用いられる通常の有機樹脂では、基板温度を１０
０℃未満とした状態では特に反応が遅くなる。通常は、
プロセス効率を考慮して１５０℃以上の温度で処理がな
される。

【００１８】一方、アッシング時の温度をあまり高くす
ると、CO₂やH₂O等のガス生成反応以外に有機樹脂の炭化
反応が起こり、レジストが焦げ付くことがある。このた
め通常、２５０℃以下の温度で処理が行われる。

【００１９】以上のことから、レジストの焦げ付きが起
こらない程度に、しかもCO₂やH₂O等のガスを高収率に生
成させるため、アッシングの際、基板温度を１５０〜２
５０℃に制御することが必要となる。ところがこの温度
でアッシングを行うと、前述のように銅膜の酸化が進行
し、コンタクト配線抵抗が上昇するという問題が生じる
のである。この問題は銅系金属膜の酸化の進行が速いこ
とにより生じるものであり、銅系金属膜を設けた場合に
特有に発生する問題である。

【００２０】一方、前述の第二の従来技術は、銅配線の
表面をシリコン窒化膜で覆った状態でアッシングを行う
ため、上記のような銅の酸化を防止できる。しかしなが
ら、工程数が増加し、操作が煩雑となるという問題があ
る。この方法を採用した場合、剥離液により処理を図７
（ｃ）の後と図８（ｂ）の後の両方で行う必要がある。
この剥離液による処理は、エッチングやアッシングを行
う装置からウエハを取り出して行う必要があり、ウエハ
の移動を伴うため工程時間が増大する。

【００２１】なお、上述した以外の方法として、第一の
従来技術の方法において酸素プラズマアッシングを行わ
ずに剥離液でレジストを除去する方法も考えられる。し
かしこの場合、レジストも堆積物も効果的に除去できる
とともに銅膜を劣化させないような特殊な剥離液が必要
とされ、また剥離液の交換頻度も高くなる。ところがこ
のような要求を充分に満たす剥離液は見出されておら
ず、上述した第一または第二の従来技術に頼らざるを得
ないのが現状である。

【００２２】本発明は上記課題を解決するためになされ
たものであり、銅配線多層構造を形成する際、工程の煩
雑化をもたらすことなく銅配線の酸化を防ぐことを目的
とする。

【００２３】

【課題を解決するための手段】本発明によれば、半導体
基板上に銅系金属膜を形成する工程と、該銅系金属膜の
上に絶縁膜を形成する工程と、該絶縁膜上に所定の形状
にパターニングされたレジストを形成する工程と、該レ
ジストをマスクとして該絶縁膜中に前記銅系金属膜に達
する孔を設ける工程と、前記半導体基板の温度を−５０
℃〜５０℃として酸素プラズマエッチングを行い前記レ
ジストを除去する工程とを有することを特徴とする半導
体装置の製造方法が提供される。

【００２４】本発明は、従来技術における酸素プラズマ
アッシングに代え、酸素プラズマエッチングによりレジ
ストを除去するものである。

【００２５】前述のように、酸素プラズマアッシングで
は、活性酸素種や酸素イオン種がレジスト樹脂と化学反
応を起こすためのしきい値温度が存在する。レジストと
して用いられる通常の有機樹脂では、基板温度を１００
℃以下とした状態ではプラズマアッシング処理では極端
に反応が遅くなる。

【００２６】これに対し上記半導体装置の製造方法は、
基板温度を−５０℃〜５０℃とした状態で半導体基板を
酸素プラズマ中に置き、酸素プラズマエッチングにより
レジストの除去を行うものである。この温度領域では従
来の酸素プラズマアッシング処理を効率よく行うことは
困難であった。ところが本発明者の検討によれば、この
ような温度領域においても、ＲＦバイアスを印加したり
処理雰囲気の圧力の調整する等の方法により、レジスト
の除去が可能となることが明らかになった。本発明はか
かる知見に基づいてなされたものであり、銅系金属膜の
酸化の進行を抑制しつつレジストを除去することができ
る。

【００２７】また上記半導体装置の製造方法は、レジス
ト剥離後に残存するレジスト残渣をその後の洗浄工程で
容易に除去できるという利点を有する。レジスト残渣と
は、レジストの剥離の際、レジスト樹脂とエッチングガ
スやアッシングガスとの反応生成物が絶縁膜上に付着し
たものである。本発明の方法を用いた場合、このレジス
ト残渣を、その後の洗浄により容易に除去することがで
きる。これは、レジスト剥離時の処理温度を低くしてい
るため、残存するレジスト樹脂の膜質が変化することに
よるものと推察される。本発明の方法では低温下でレジ
ストの剥離を行うため従来のアッシング処理と比較して
レジスト残渣の量が増大する場合があるが、このような
場合でも後の洗浄工程でレジスト残渣を容易に除去でき
るため、特に問題とならない。

【００２８】また本発明によれば、半導体基板上に銅系
金属膜と絶縁膜とレジストとを順次積層し、前記銅系金
属膜が露出する開口部を形成した後、前記銅系金属膜表
面の酸化を抑制できる温度で前記レジストを除去するこ
とを特徴とする半導体装置の製造方法が提供される。

【００２９】この半導体装置の製造方法によれば、銅系
金属膜の酸化の進行を抑制しつつレジストを除去するこ
とができる。

【００３０】この半導体装置の製造方法において、レジ
ストの除去は、酸素プラズマエッチングにより行うこと
が好ましい。

【００３１】上記銅系金属膜表面の酸化を抑制できる温
度は、たとえば、酸素プラズマエッチングにより上記レ
ジストを除去する時間内に銅系金属膜が酸化される膜厚
を、銅系金属膜の膜厚の３％以下に抑制できる温度とす
ることが望ましく、特に−５０〜５０℃とすることが望
ましい。銅系金属膜が酸化されると、後工程で銅系金属
膜を除去するので、その分、銅系金属膜の膜厚が減るこ
ととになる。一般に、この膜厚が２〜３％以上減ると、
配線抵抗の増加等、半導体装置の電気特性に影響すると
いわれている。従って、たとえば３００ｎｍの銅系金属
膜を使用した場合、酸化される膜厚を９ｎｍ（＝３００
×０．０３）以内に収めることが望ましい。銅系金属膜
の膜厚は、酸素プラズマエッチング等によりレジストを
除去する時間と、エッチングするときの半導体基板の温
度で決まり、時間が長くなればなるほど、また、温度が
高くなればなるほど厚くなる。また、レジストの除去時
間は、温度が低くなるほど、除去しきれるまでの時間が
長くなる。これらの点を考慮して、銅系金属膜が酸化さ
れる膜厚を銅系金属膜の膜厚の３％以下に抑制できる温
度とすることが望ましく、さらに２％以下とすることが
より望ましい。

【００３２】

【発明の実施の形態】本発明において酸素プラズマエッ
チングを行う際、基板温度を−５０℃〜５０℃とする
が、より好ましくは−５０℃〜３０℃とする。このよう
な温度とすることにより銅系金属膜の酸化の進行をより
効果的に抑制することができる。

【００３３】また酸素プラズマエッチングを行う雰囲気
の圧力を好ましくは５００ｍｔｏｒｒ以下、さらに好ま
しくは１００ｍｔｏｒｒ以下、最も好ましくは１０ｍｔ
ｏｒｒ以下とする。このような低い圧力とすることによ
り、レジストの剥離をより効率的に行うことができる。
なお下限は特に無いが、０．１ｍｔｏｒｒ以上とするこ
とで充分である。従来の酸素プラズマアッシングでは、
処理雰囲気の真空度を一定値以上とすることが必要とな
る。アッシング処理は等方的処理であることが望ましい
ため、プラズマ中の活性種の平均自由工程を短くするこ
とが重要となる。このため処理雰囲気の真空度を一定値
以上とすることが必要とされており、通常、１〜３ｔｏ
ｒｒ程度とされていた。これに対し本発明の方法では、
上述のように、アッシングを行う場合よりも処理雰囲気
を低圧に調整することが好ましい。これによりプラズマ
中の活性種の平均自由工程を長くし、エッチング作用を
向上させることができる。

【００３４】本発明において、半導体基板を高周波電源
に接続した電極上に載置し、半導体基板に高周波バイア
スを印加した状態で酸素プラズマエッチングを行うこと
が好ましい。このようにすることによってレジスト表面
に高エネルギーの活性種による衝撃を与えることがで
き、低温下においても充分にレジストを剥離することが
できる。高周波バイアスは、エッチング装置の種類等に
より適宜設定されるが、通常、１０Ｗ〜５０Ｗとされ
る。あまり高いバイアスをかけると、銅膜の表面がエッ
チングされたり、銅の酸化が深い位置まで進行する場合
がある。ここで上記バイアスはプラズマ中の活性種が基
板にほぼ垂直に加速されるように印加することが好まし
い。

【００３５】本発明において酸素プラズマエッチングを
行う際、酸素流量は、処理を行うチャンバーの体積や排
気量等を考慮し、安定したエッチング処理が実現できる
ように適宜に設定される。通常は１０〜１００sccm程度
とする。

【００３６】本発明の半導体装置の製造方法は、レジス
ト剥離後に残存するレジスト残渣をその後の洗浄工程で
容易に除去できるという利点を有する。特にアミン化合
物を含む剥離液を用いれば、一層容易にレジスト残渣を
除去することができる。すなわち、レジストを除去する
工程の後、アミン化合物を含む剥離液を用いて孔の内壁
を洗浄する工程を有するプロセスとすることにより、本
発明の効果がより顕著に発揮される。

【００３７】なお本発明は銅系金属膜形成以後のプロセ
スに特徴を有するものであり、半導体基板の種類は特に
限定されない。具体的には、シリコン等のIV族元素から
なる半導体基板のほか、III-V族やII-VI族の化合物半導
体からなる半導体基板を用いることもできる。

【００３８】本発明における銅系金属膜とは、銅または
銅合金から金属膜をいい、配線として用いられる膜のほ
か、層間接続プラグ等に用いられる膜等を含む。銅合金
とは、たとえば銅／アルミニウム合金等をいう。銅系金
属膜の成膜工程は特に制限がなく、めっき法やスパッタ
法、ＣＶＤ法が主として用いられる。

【００３９】本発明において銅系金属膜の形成はダマシ
ン法等を用いることができる。たとえば、層間絶縁膜の
所定箇所に凹部を形成した後、凹部を埋め込むように銅
系金属膜を成膜し、さらに銅系金属膜の不要部分を除去
することにより銅系金属膜を形成することができる。銅
系金属膜の不要部分の除去は、ＣＭＰ等により行う。

【００４０】本発明における絶縁膜としては、従来から
用いられているシリコン酸化膜の他、ＳＯＧ膜等の低誘
電率材料を用いることができる。ここでＳＯＧ膜の種類
は特に限定されず、無機ＳＯＧ膜、有機ＳＯＧ膜、ＨＳ
Ｑ（Hydrogen Silisesquioxane）膜等を用いることがで
きる。

【００４１】本発明におけるレジストは、酸素プラズマ
エッチングにより除去されるものであれば特に限定され
ず、有機化合物からなる一般的なレジスト材料を用いる
ことができる。たとえばノボラック系のレジスト材料の
ほか、化学増幅型のレジスト材料等を用いることもでき
る。

【００４２】本発明において酸素プラズマエッチングを
行う装置は、処理時の半導体基板温度を−５０〜５０℃
の範囲内の温度に調整することのできるものが使用され
る。また、前述のように、酸素プラズマエッチングを行
う際、処理雰囲気の圧力を５００ｍｔｏｒｒ以下の低圧
とし、半導体基板に高周波バイアスを印加することが好
ましいことから、このような条件を実現できる装置を使
用することが好ましい。ＥＣＲプラズマ装置は、低真空
とした場合でも高いプラズマ密度を実現することができ
るので、本発明に好適に適用することができる。また平
行平板型のプラズマ装置も、半導体基板に好適に高周波
バイアスを印加することができるので好ましい。

【００４３】

【実施例】実施例１本実施例について図１〜３を参照して説明する。

【００４４】まずトランジスタ等の素子を形成した半導
体基板（不図示）上に、シリコン酸化膜１、シリコン窒
化膜２、シリコン酸化膜３をこの順で形成し、さらにそ
の上に所定の形状にパターニングしたレジスト４を設け
た（図１（ａ））。

【００４５】次にレジスト４をマスクとしてドライエッ
チングを行い、シリコン酸化膜３中に下層配線埋め込み
用の溝を形成した。このときシリコン窒化膜２がエッチ
ングストッパーとして機能する。つづいて、酸素プラズ
マのアッシングおよびアミン化合物を含有する剥離液を
用いた洗浄により、レジスト４を剥離処理した（図１
（ｂ））。

【００４６】次に、全面にバリアメタル膜としてＴａＮ
膜５（膜厚５０ｎｍ）をスパッタリング法により堆積し
た。さらにその上に銅膜６をスパッタリング法により堆
積し、溝部を埋め込んだ（図１（ｃ））。つづいてＣＭ
Ｐ(Chemical Mechanical Polishing；化学的機械的研磨
法)により溝外部に形成された不要なＴａＮ膜５および
銅膜６を除去して下層配線を完成した（図１（ｄ））。

【００４７】下層配線形成後、シリコン窒化膜７（膜厚
１００ｎｍ）、シリコン酸化膜８（膜厚１２００ｎｍ）
をこの順で形成し、さらにその上に所定の形状にパター
ニングしたレジスト９を設けた（図２（ａ））。レジス
ト材料としては、ｇ線あるいはｉ線用レジストとして使
用されるクレゾールノボラック樹脂−ナフトキノンジア
ジド（ＮＱＤ）感光剤系ポジ型レジストを用いた。

【００４８】このレジスト９をマスクとしてシリコン窒
化膜７が露出するまでシリコン酸化膜８をドライエッチ
ングし、層間接続孔を形成した（図２（ｂ））。層間接
続孔の開口径は、０．２５μｍとした。エッチングガス
としてはＣ₄Ｆ₈、Ａｒ、Ｏ₂を含む混合ガスを用いた。
このガスは、シリコン酸化膜８とシリコン窒化膜７に対
し大きなエッチングレートを有するため（シリコン酸化
膜：シリコン窒化膜＝２０：１）、エッチングはシリコ
ン窒化膜７の上部でストップした。

【００４９】つづいてシリコン窒化膜７をドライエッチ
ングし、下層配線の表面を露出させた（図２（ｃ））。
エッチングガスとしてＣＨＦ₃、Ａｒの混合ガスを用い
た。

【００５０】つづいて下記表１の条件にて酸素プラズマ
エッチングを行い、レジスト９を剥離処理した（図３
（ａ））。エッチングに際しては、公知のＥＣＲプラズ
マ装置を用いた。

【００５１】

【表１】

【００５２】基板温度は、ウエハ表面中央部の温度をサ
ーモラベルにより測定した。温度の調整は、基板を載置
した電極に冷媒を通し、この冷媒の温度を制御すること
により行った。半導体基板は高周波電源に接続した電極
上に載置し、半導体基板に高周波バイアスを印加した状
態で酸素プラズマエッチングを行った。

【００５３】以上のように酸素プラズマによるエッチン
グ処理を行うと、シリコン酸化膜８上にレジスト残渣１
１が残存するとともに、層間接続孔内部に銅膜６がエッ
チングされることによって生じる堆積物１２が付着す
る。これらを除去するため、アミン化合物を含有する剥
離液を用いて洗浄を行った。

【００５４】その後、層間接続孔内部を前処理した後、
ＴａＮからなるバリアメタル膜およびタングステンから
なる埋め込み導電膜を成膜した（不図示）。さらにその
表面を平坦化することにより層間接続プラグを完成し
た。

【００５５】本実施例の方法によれば、レジスト剥離工
程で、基板温度を−２０℃として酸素プラズマエッチン
グを行っている。従来技術では基板温度を１５０〜２５
０℃とした酸素プラズマによるアッシングによりレジス
ト剥離を行っていた。このため図６（ｂ）のように銅膜
の表面から酸化が進行し、酸化銅１４が形成されるとい
う弊害があった。これに対し本実施例では、基板温度を
−２０℃とする処理を行っている。このような低温で行
うエッチング処理を行った場合、従来のアッシング処理
よりもレジスト除去速度は低下するものの銅配線の酸化
を効果的に防止することができる。エッチング処理を行
った場合でも銅配線の表面で酸化が起こるが、酸化層の
形成される深さは１００Å（１０ｎｍ）以下にとどま
り、その後に行われる剥離液による処理や次工程のプラ
グ埋め込み処理の前処理の段階で充分に除去することが
できる。

【００５６】以上のように、本実施例の方法によれば工
程の煩雑化をもたらすことなく銅配線の酸化を防ぐこと
ができる。

【００５７】実施例２次に、従来の酸素プラズマアッシングを行った場合と本
発明の酸素プラズマエッチングを行った場合についてモ
デル実験を行い、レジストエッチング速度および銅の酸
化の進行の比較した結果を示す。

【００５８】（レジストエッチング速度）表面にシリコ
ン酸化膜を設けたシリコン基板上に、レジスト材料を塗
布し、試料を作製した。レジスト材料としては、クレゾ
ールノボラック樹脂−ナフトキノンジアジド（ＮＱＤ）
感光剤系ポジ型レジストを用いた。レジストの膜厚は２
μｍとした。

【００５９】次いで下記表２に示す条件下でレジスト剥
離処理を行った。この条件で処理を行った場合の、処理
時間とレジスト除去量の関係を図９に示す。本発明の方
法では、処理温度が低いためにレジスト除去速度が低下
するものの、従来のアッシングの１／２以上の速度でレ
ジストを除去することができる。

【００６０】

【表２】

【００６１】（銅の酸化の進行）表面にシリコン酸化膜
を設けたシリコン基板上に、めっき法にて銅膜を成膜
し、試料を作製した。次いで上記表２に示した雰囲気下
に試料を２分間放置した。その後、ＸＰＳ法により銅酸
化層の深さを測定した。本発明の方法および従来方法の
銅酸化層の深さを図１０に示す。本発明の方法では、銅
酸化層の深さが１００Å以下に抑えられていることが明
らかになった。

【００６２】実施例３実施例２で示した本発明の方法による処理を、基板温度
を変えて行った結果を図１１に示す。図１１の結果よ
り、基板温度を−５０〜５０℃とすれば銅の酸化を抑制
しつつレジストを好適に除去できることが明らかになっ
た。特に基板温度を３０℃以下とすれば、銅酸化層の厚
みが１００Å以下とすることができ、また若干の温度の
変動があっても銅酸化層の厚みを安定的に低減できる。

【００６３】

【発明の効果】以上説明したように本発明によれば、銅
系金属膜の上部に接続孔を設けた後、レジストを剥離す
る際、銅系金属膜表面の酸化を抑制できる温度でレジス
トを除去している。たとえば、基板温度を−５０℃〜５
０℃として酸素プラズマエッチングを行うことによりレ
ジストを除去している。このため、工程の煩雑化をもた
らすことなく銅配線の酸化を防ぐことができる。

【図面の簡単な説明】

【図１】本発明の半導体装置の製造方法の工程断面であ
る。

【図２】本発明の半導体装置の製造方法の工程断面であ
る。

【図３】本発明の半導体装置の製造方法の工程断面であ
る。

【図４】従来の半導体装置の製造方法の工程断面であ
る。

【図５】従来の半導体装置の製造方法の工程断面であ
る。

【図６】従来の半導体装置の製造方法の工程断面であ
る。

【図７】従来の半導体装置の製造方法の工程断面であ
る。

【図８】従来の半導体装置の製造方法の工程断面であ
る。

【図９】本発明および従来のレジスト剥離処理を行った
ときの処理時間とレジスト除去量の関係を示す図であ
る。

【図１０】本発明および従来のレジスト剥離処理を行っ
た後の銅の酸化の進行の程度を示す図である。

【図１１】酸素プラズマエッチング処理における処理時
間および銅酸化層の深さの基板温度依存性を示す図であ
る。

【符号の説明】

１シリコン基板２シリコン窒化膜３シリコン酸化膜４レジスト５ＴａＮ膜６銅膜７シリコン窒化膜８シリコン酸化膜９レジスト１０堆積物１１レジスト残渣１２堆積物１３シリコン窒化膜１４酸化銅

Claims

【特許請求の範囲】

【請求項１】半導体基板上に銅系金属膜を形成する工
程と、該銅系金属膜の上に絶縁膜を形成する工程と、該
絶縁膜上に所定の形状にパターニングされたレジストを
形成する工程と、該レジストをマスクとして該絶縁膜中
に前記銅系金属膜に達する孔を設ける工程と、前記半導
体基板の温度を−５０℃〜５０℃として酸素プラズマエ
ッチングを行い前記レジストを除去する工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項２】前記酸素プラズマエッチングを行う際、
前記半導体基板の温度を−５０℃〜３０℃とすることを
特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】前記酸素プラズマエッチングを行う雰囲
気の圧力を５００ｍｔｏｒｒ以下とすることを特徴とす
る請求項１または２に記載の半導体装置の製造方法。
【請求項４】前記半導体基板を高周波電源に接続した
電極上に載置し、該半導体基板に高周波バイアスを印加
した状態で前記酸素プラズマエッチングを行うことを特
徴とする請求項１乃至３いずれかに記載の半導体装置の
製造方法。
【請求項５】前記酸素プラズマエッチングを行う際、
酸素流量を１０〜１００ｓｃｃｍとすることを特徴とす
る請求項１乃至４いずれかに記載の半導体装置の製造方
法。
【請求項６】前記レジストを除去する工程の後、アミ
ン化合物を含む剥離液を用いて前記孔の内壁を洗浄する
工程を有することを特徴とする請求項１乃至５いずれか
に記載の半導体装置の製造方法。
【請求項７】半導体基板上に銅系金属膜と絶縁膜とレ
ジストとを順次積層し、前記銅系金属膜が露出する開口
部を形成した後、前記銅系金属膜表面の酸化を抑制でき
る温度で前記レジストを除去することを特徴とする半導
体装置の製造方法。
【請求項８】前記レジストの除去を酸素プラズマエッ
チングにより行うことを特徴とする請求項７に記載の半
導体装置の製造方法。
【請求項９】前記銅系金属膜表面の酸化を抑制できる
温度は、前記酸素プラズマエッチングにより前記レジス
トを除去する時間内に前記銅系金属膜が酸化される膜厚
を前記銅系金属膜の膜厚の３％以下に抑制できる温度で
あることを特徴とする請求項８に記載の半導体装置の製
造方法。
【請求項１０】前記銅系金属膜表面の酸化を抑制でき
る温度は、−５０〜５０℃であることを特徴とする請求
項７乃至９いずれかに記載の半導体装置の製造方法。