JP2000013029A - High density wiring board, manufacturing method thereof, and electronic device using the same - Google Patents
High density wiring board, manufacturing method thereof, and electronic device using the sameInfo
- Publication number
- JP2000013029A JP2000013029A JP36910798A JP36910798A JP2000013029A JP 2000013029 A JP2000013029 A JP 2000013029A JP 36910798 A JP36910798 A JP 36910798A JP 36910798 A JP36910798 A JP 36910798A JP 2000013029 A JP2000013029 A JP 2000013029A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- connection
- density
- density wiring
- land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000011229 interlayer Substances 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 239000004020 conductor Substances 0.000 claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims description 55
- 239000002184 metal Substances 0.000 claims description 55
- 238000000034 method Methods 0.000 claims description 43
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 29
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 26
- 239000010410 layer Substances 0.000 claims description 26
- 229920000106 Liquid crystal polymer Polymers 0.000 claims description 21
- 238000007747 plating Methods 0.000 claims description 21
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 19
- 230000008018 melting Effects 0.000 claims description 19
- 238000002844 melting Methods 0.000 claims description 19
- 229920005989 resin Polymers 0.000 claims description 19
- 239000011347 resin Substances 0.000 claims description 19
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 18
- 239000000853 adhesive Substances 0.000 claims description 17
- 230000001070 adhesive effect Effects 0.000 claims description 16
- 229920001721 polyimide Polymers 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 13
- 238000005304 joining Methods 0.000 claims description 13
- 229910001128 Sn alloy Inorganic materials 0.000 claims description 12
- 239000010931 gold Substances 0.000 claims description 12
- 229910052737 gold Inorganic materials 0.000 claims description 12
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 claims description 11
- 229910000679 solder Inorganic materials 0.000 claims description 10
- 230000005496 eutectics Effects 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 230000007704 transition Effects 0.000 claims description 7
- 239000004973 liquid crystal related substance Substances 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 5
- 229920000139 polyethylene terephthalate Polymers 0.000 claims description 4
- 239000005020 polyethylene terephthalate Substances 0.000 claims description 4
- 239000005264 High molar mass liquid crystal Substances 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 3
- 239000003822 epoxy resin Substances 0.000 claims description 3
- -1 fluororesin Polymers 0.000 claims description 3
- 229920000647 polyepoxide Polymers 0.000 claims description 3
- 239000009719 polyimide resin Substances 0.000 claims description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- MTAZNLWOLGHBHU-UHFFFAOYSA-N butadiene-styrene rubber Chemical compound C=CC=C.C=CC1=CC=CC=C1 MTAZNLWOLGHBHU-UHFFFAOYSA-N 0.000 claims description 2
- 239000003365 glass fiber Substances 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 229920005668 polycarbonate resin Polymers 0.000 claims description 2
- 239000004431 polycarbonate resin Substances 0.000 claims description 2
- 229920005992 thermoplastic resin Polymers 0.000 claims description 2
- 229920001187 thermosetting polymer Polymers 0.000 claims description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims 1
- 239000013078 crystal Substances 0.000 claims 1
- 150000002736 metal compounds Chemical class 0.000 claims 1
- 238000001465 metallisation Methods 0.000 claims 1
- 229910052709 silver Inorganic materials 0.000 claims 1
- 239000004332 silver Substances 0.000 claims 1
- 238000005476 soldering Methods 0.000 claims 1
- 229910052802 copper Inorganic materials 0.000 description 16
- 239000010949 copper Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 11
- 239000012790 adhesive layer Substances 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- 239000011889 copper foil Substances 0.000 description 5
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 4
- 229920006332 epoxy adhesive Polymers 0.000 description 4
- 229920006259 thermoplastic polyimide Polymers 0.000 description 4
- 229930185605 Bisphenol Natural products 0.000 description 3
- 239000004840 adhesive resin Substances 0.000 description 3
- IISBACLAFKSPIT-UHFFFAOYSA-N bisphenol A Chemical compound C=1C=C(O)C=CC=1C(C)(C)C1=CC=C(O)C=C1 IISBACLAFKSPIT-UHFFFAOYSA-N 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 229910002092 carbon dioxide Inorganic materials 0.000 description 2
- 239000001569 carbon dioxide Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000012943 hotmelt Substances 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 101000917826 Homo sapiens Low affinity immunoglobulin gamma Fc region receptor II-a Proteins 0.000 description 1
- 101000917824 Homo sapiens Low affinity immunoglobulin gamma Fc region receptor II-b Proteins 0.000 description 1
- 102100029204 Low affinity immunoglobulin gamma Fc region receptor II-a Human genes 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007761 roller coating Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】高密度配線基板におけるバンプの接続抵抗を小
さくすることと、バンプを形成するビアホールを小さく
して、配線密度を大きくすること。
【解決手段】複数枚の配線基板を各々電気的に接続して
一枚の配線基板にする多層配線構造を有し、半導体パッ
ケージ等の半導体装置を搭載する高密度配線基板におい
て、前記複数枚の配線基板は、それぞれ絶縁フィルム上
に形成された配線パターンと他の配線基板と電気的に接
続する接続ランドとを備え、他の配線基板と接続するた
めのビアホールを前記接続ランドの直下の絶縁フィルム
に備え、前記各配線基板の接続ランド間を電気的に接続
する導電体の線状突起からなる層間接続用突起をビアホ
ール内に備える。
[PROBLEMS] To reduce the connection resistance of a bump on a high-density wiring board and to increase the wiring density by reducing a via hole for forming a bump. A high-density wiring board having a multilayer wiring structure in which a plurality of wiring boards are electrically connected to each other to form a single wiring board, and a semiconductor device such as a semiconductor package is mounted on the high-density wiring board. The wiring board includes a wiring pattern formed on the insulating film and a connection land electrically connected to the other wiring board, and a via hole for connecting to the other wiring board is formed on the insulating film immediately below the connection land. In the via hole, an interlayer connection protrusion formed of a linear protrusion of a conductor electrically connecting the connection lands of each wiring board is provided.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、高密度配線基板、
それを用いた電子装置及び高密度配線基板の製造方法に
適用して有効な技術に関するものである。TECHNICAL FIELD The present invention relates to a high-density wiring board,
The present invention relates to a technique which is effective when applied to an electronic device and a method for manufacturing a high-density wiring board using the same.
【0002】[0002]
【従来の技術】近年、プリント配線基板の薄板化、高密
度化、さらには低コスト化の要求に答えるために、多層
配線された高密度配線基板が要求されている。2. Description of the Related Art In recent years, a high-density wiring board with multilayer wiring has been demanded in order to meet demands for thinner, higher density, and lower cost printed wiring boards.
【0003】従来の高密度配線基板としては、例えば、
1996年の回路実装学会において発表された導電性ビアペ
ーストのバンプを用いたものがある。As a conventional high-density wiring board, for example,
There is one using conductive via paste bumps, which was announced at the Circuit Packaging Society of 1996.
【0004】これは、図12に示すように、熱可塑性ポ
リイミド接着剤5p、銅回路配線付きのポリイミドフィ
ルム基板1pにビアホールを形成し、導電性ビアペース
ト4pと接続ランド2pとを形成し、このフィルム複数
枚をホットメルトで一括して多層化したポリイミドフィ
ルム多層配線基板120である。As shown in FIG. 12, a via hole is formed in a thermoplastic polyimide adhesive 5p and a polyimide film substrate 1p with copper circuit wiring, and a conductive via paste 4p and a connection land 2p are formed. This is a polyimide film multilayer wiring substrate 120 in which a plurality of films are collectively multilayered by hot melt.
【0005】このポリイミドフィルム多層配線基板12
0の製造方法は、銅/熱可塑性ポリイミド接着剤層5p
(図示せず)/ポリイミドフィルム基板1p/熱可塑性
ポリイミド接着剤層5pからなる4層ポリイミドフィル
ムにサブトラクティブ法により回路配線パターンを形成
する。[0005] This polyimide film multilayer wiring board 12
0 is manufactured using a copper / thermoplastic polyimide adhesive layer 5p.
A circuit wiring pattern is formed by a subtractive method on a four-layer polyimide film composed of (not shown) / polyimide film substrate 1p / thermoplastic polyimide adhesive layer 5p.
【0006】次に、エキシマレーザを用いて穴径120
μmのブラインドビアの加工を行い、これに導電性ビア
ペースト4p(導電性のポリイミドペースト)をスクリ
ーン印刷して充填する。これにより、導電性ビアペース
トによるバンプが形成されたブラインドビアホール上に
接続ランド2を有する配線基板を形成する。Next, using an excimer laser, a hole diameter of 120 mm is used.
A μm blind via is processed, and a conductive via paste 4p (conductive polyimide paste) is screen-printed and filled. Thus, a wiring board having the connection lands 2 on the blind via holes in which the bumps made of the conductive via paste are formed is formed.
【0007】このようにして形成された配線基板と、同
じくポリイミドフィルム基板1p上に接続ランド2pを
有する他の配線基板を位置合わせし、真空プレスで25
0℃前後の温度で加圧する。これにより、各フィルムの
熱可塑性ポリイミド接着剤層5pがホットメルト接着し
て多層配線の高密度配線基板120を形成する。[0007] The wiring substrate thus formed is aligned with another wiring substrate having connection lands 2p on the polyimide film substrate 1p, and 25 mm is pressed by a vacuum press.
Pressurize at a temperature around 0 ° C. As a result, the thermoplastic polyimide adhesive layer 5p of each film is hot-melt bonded to form the high-density wiring board 120 of multilayer wiring.
【0008】[0008]
【発明が解決しようとする課題】本発明者は、上記従来
技術を検討した結果、以下の問題点を見いだした。SUMMARY OF THE INVENTION As a result of studying the above prior art, the present inventor has found the following problems.
【0009】従来の高密度配線基板では、導電性ビアペ
ーストで形成されるバンプの接続抵抗が10ミリオーム
となり、かなり高い値を示すという問題点があった。In the conventional high-density wiring board, there is a problem that the connection resistance of the bump formed of the conductive via paste is 10 mΩ, which is a considerably high value.
【0010】また、バンプを形成するビアホールは導電
性樹脂のビアホールへの印刷充填によって行うために、
穴埋め性に問題があり、0.3mmの直径のビアが最小で
ある。このように、ビアホールを小さく取れないことか
ら、配線を形成できる面積の増加に限界があり、配線密
度が上がらないという問題点があった。Further, since the via holes for forming the bumps are formed by printing and filling the via holes with a conductive resin,
There is a problem with fillability and vias with a diameter of 0.3 mm are the smallest. As described above, since the via hole cannot be made small, there is a limit to an increase in the area in which the wiring can be formed, and there is a problem that the wiring density does not increase.
【0011】さらに、導電性ビアペーストによるバンプ
と接続ランドとの接合強度が大きくないため、温度サイ
クル、高温放置などによって接続抵抗が上昇し、信頼性
が低いという問題点があった。Further, since the bonding strength between the bump and the connection land by the conductive via paste is not large, there has been a problem that the connection resistance increases due to temperature cycling, high temperature storage and the like, and the reliability is low.
【0012】したがって、本発明は上記問題点を解決す
るためになされたものであり、その目的は、高密度配線
基板におけるバンプの接続抵抗を小さくすることが可能
な技術を提供することにある。Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to provide a technique capable of reducing the connection resistance of a bump in a high-density wiring board.
【0013】本発明の他の目的は、バンプを形成するビ
アホールを小さくして、配線密度を大きくすることが可
能な技術を提供することにある。Another object of the present invention is to provide a technique capable of increasing the wiring density by reducing the size of a via hole for forming a bump.
【0014】本発明の他の目的は、温度サイクル、高温
放置などによる配線基板の接続抵抗の上昇を防止するこ
とが可能な技術を提供することにある。Another object of the present invention is to provide a technique capable of preventing an increase in connection resistance of a wiring board due to a temperature cycle, a high-temperature storage, or the like.
【0015】本発明の前記並びにその他の目的と新規な
特徴は、本明細書の記述及び添付図面によって明らかに
なるであろう。The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
【0016】[0016]
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.
【0017】複数枚の配線基板を各々電気的に接続して
一枚の配線基板にする多層配線構造を有し、半導体パッ
ケージ等の半導体装置を搭載する高密度配線基板におい
て、前記複数枚の配線基板は、それぞれ絶縁フィルム上
に形成された配線パターンと他の配線基板と電気的に接
続する接続ランドとを備え、他の配線基板と接続するた
めのビアホールを前記接続ランドの直下の絶縁フィルム
に備え、前記各配線基板の接続ランド間を電気的に接続
する導電体の線状突起からなる層間接続用突起をビアホ
ール内に備える。In a high-density wiring board having a multilayer wiring structure in which a plurality of wiring boards are electrically connected to each other to form one wiring board, and a semiconductor device such as a semiconductor package is mounted, the plurality of wiring boards may be connected to each other. The board includes a wiring pattern formed on the insulating film and a connection land electrically connected to another wiring board, and a via hole for connecting to another wiring board is formed in the insulating film immediately below the connection land. And an inter-layer connection protrusion made of a conductor linear protrusion electrically connecting the connection lands of the respective wiring boards is provided in the via hole.
【0018】また、配線基板上に半導体装置を搭載して
形成される電子装置において、前記配線基板に、絶縁フ
ィルム上に形成された配線パターンと他の配線基板と電
気的に接続する接続ランドとを備え、他の配線基板と接
続するためのビアホールを前記接続ランドの直下の絶縁
フィルムに備え、前記接続ランド間をビアホールを介し
て電気的に接続する導電体の線状突起からなる層間接続
用突起を備え、複数枚の配線基板を各々電気的に接続し
て一枚の配線基板にした多層配線構造を有する高密度配
線基板を用いる。In an electronic device formed by mounting a semiconductor device on a wiring board, the wiring board may include a wiring pattern formed on an insulating film and a connection land electrically connected to another wiring board. A via hole for connecting to another wiring board is provided in the insulating film immediately below the connection land, and an interlayer connection comprising a conductor linear projection electrically connecting the connection land via the via hole. A high-density wiring board having a multilayer wiring structure having projections and electrically connecting a plurality of wiring boards to one wiring board is used.
【0019】さらに、複数枚の配線基板を各々電気的に
接続して一枚の配線基板にする多層配線構造を有し、半
導体パッケージ等の半導体装置を搭載する高密度配線基
板の製造方法において、絶縁フィルムに配線材料を接合
する第1ステップと、他の配線基板と接続するためのビ
アホールを前記絶縁フィルムに形成する第2ステップ
と、前記配線材料に対してパターンニングを行い、配線
パターンと他の配線基板と電気的に接続する接続ランド
を形成する第3ステップと、前記接続ランドと電気的に
接続した導電体の線状突起からなる層間接続用突起を前
記ビアホール内に形成する第4ステップと、前記層間接
続用突起を他の配線基板の接続ランドに電気的に接続す
る第5ステップとを有し、多層配線構造の高密度配線基
板を製造する。Further, in a method of manufacturing a high-density wiring board having a multilayer wiring structure in which a plurality of wiring boards are electrically connected to each other to form a single wiring board, and on which a semiconductor device such as a semiconductor package is mounted. A first step of bonding a wiring material to an insulating film, a second step of forming a via hole in the insulating film for connecting to another wiring board, and patterning the wiring material to form a wiring pattern and other parts. Forming a connection land electrically connected to the wiring substrate, and forming an interlayer connection protrusion made of a linear protrusion of a conductor electrically connected to the connection land in the via hole. And a fifth step of electrically connecting the interlayer connection projections to connection lands of another wiring board, thereby manufacturing a high-density wiring board having a multilayer wiring structure.
【0020】[0020]
【発明の実施の形態】以下に、本発明の高密度配線基板
の実施の形態について図面を用いて説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the high-density wiring board of the present invention will be described below with reference to the drawings.
【0021】図1は、本発明の一実施形態である高密度
配線基板の構成を説明するための図であり、図1(a)
は高密度配線基板を上から見た平面図であり、図1
(b)は図1に示すA−A線で切った断面図である。な
お、本実施形態では、2層構造の配線基板を取り挙げて
説明する。FIG. 1 is a diagram for explaining the configuration of a high-density wiring board according to one embodiment of the present invention.
FIG. 1 is a plan view of a high-density wiring board viewed from above, and FIG.
(B) is sectional drawing cut | disconnected by the AA shown in FIG. In the present embodiment, a wiring board having a two-layer structure will be described.
【0022】図1(b)に示すように、本実施形態の高
密度配線基板は、上層の配線基板1と下層の配線基板
1′とが加熱圧着された構成をとる。As shown in FIG. 1B, the high-density wiring board of this embodiment has a configuration in which an upper wiring board 1 and a lower wiring board 1 'are heat-pressed.
【0023】上層の配線基板1と下層の配線基板1′に
は、それぞれ接続ランド2とその接続ランド2の直下に
ビアホール3を備え、そのビアホール3内に接続ランド
2と電気的に接続した金属ワイヤバンプ4を備える。The upper wiring board 1 and the lower wiring board 1 'are each provided with a connection land 2 and a via hole 3 immediately below the connection land 2, and a metal electrically connected to the connection land 2 in the via hole 3. A wire bump 4 is provided.
【0024】上層の配線基板1と下層の配線基板1′の
電気的接続は、図1に示すように、各配線基板の設けら
れた位置合わせ穴6を用いて接続ランド2と金属ワイヤ
バンプ4を接続する。また、上層の配線基板1と下層の
配線基板1′間に、層間接着剤(絶縁接着材料)5を設
けることにより、各配線絶縁、及び各層の固着接続を行
う。この層間接着剤5は、例えば、ポリイミド樹脂、ま
たはエポキシ樹脂等の絶縁樹脂を用いる。As shown in FIG. 1, the electrical connection between the upper wiring board 1 and the lower wiring board 1 'is made by connecting the connection lands 2 and the metal wire bumps 4 using the alignment holes 6 provided in each wiring board. Connecting. Further, by providing an interlayer adhesive (insulating adhesive material) 5 between the upper wiring substrate 1 and the lower wiring substrate 1 ', each wiring is insulated and each layer is fixedly connected. The interlayer adhesive 5 uses, for example, an insulating resin such as a polyimide resin or an epoxy resin.
【0025】図1に示した各配線層の配線基板1、1′
の材料(絶縁フィルム)としては、例えば、ポリイミド
樹脂、液晶ポリマ、フッ素樹脂、ポリカーボネート樹
脂、アクリルブタジエンスチロール樹脂(ABS)、ポ
リエチレンテレフタレート樹脂(PET)などの耐熱温
度が230℃以上の熱可塑性樹脂、またはガラス繊維充
填エポキシ樹脂などの熱硬化絶縁樹脂フィルムを用いる
とよい。The wiring boards 1, 1 'of each wiring layer shown in FIG.
Examples of the material (insulating film) include, for example, a thermoplastic resin having a heat resistance temperature of 230 ° C. or more, such as a polyimide resin, a liquid crystal polymer, a fluororesin, a polycarbonate resin, an acrylic butadiene styrene resin (ABS), and a polyethylene terephthalate resin (PET). Alternatively, a thermosetting insulating resin film such as a glass fiber-filled epoxy resin may be used.
【0026】上記液晶ポリマは主鎖型、側鎖型、複合型
のサーモトロピック高分子液晶ポリマであり、液晶転移
温度が200℃以上のポリマ、あるいは液晶転移温度が
120℃程度の液晶ポリマが液晶転移温度200℃以上
の液晶ポリマに塗布された多層のものからなっている。The above liquid crystal polymer is a main chain type, side chain type, or composite type thermotropic polymer liquid crystal polymer. A polymer having a liquid crystal transition temperature of 200 ° C. or more, or a liquid crystal polymer having a liquid crystal transition temperature of about 120 ° C. It consists of multiple layers coated on a liquid crystal polymer having a transition temperature of 200 ° C. or higher.
【0027】金属ワイヤバンプ4は、例えば、金線、金
めっき銅線、半田めっき銅線、半田線などの線状の導電
体を用い、その導電体をワイヤボンディング等の技術を
用いて層間接続用突起(スタッドバンプ)を有するよう
に形成したものである。The metal wire bumps 4 are made of, for example, a linear conductor such as a gold wire, a gold-plated copper wire, a solder-plated copper wire, or a solder wire, and the conductor is used for interlayer connection using a technique such as wire bonding. It is formed so as to have a projection (stud bump).
【0028】また、金属ワイヤバンプ4と接続される他
の層の配線基板の接続ランド2との電気的接続は、金属
の拡散、溶融半田線などによる半田接続、金属間化合物
の形成などによる拡散接続などによって行う。The electrical connection between the connection lands 2 of the wiring board of the other layer connected to the metal wire bumps 4 is made by diffusion of metal, solder connection by molten solder wire, diffusion connection by formation of an intermetallic compound, or the like. And so on.
【0029】次に、上述した本実施形態の高密度配線基
板の製造方法について説明する。Next, a method for manufacturing the high-density wiring board according to the above-described embodiment will be described.
【0030】本実施形態の高密度配線基板の製造は、図
2(a)に示すように、まず、導電体層10付き絶縁樹
脂フィルム11を用い、図2(b)に示すように、その
導電体層10と反対側の絶縁樹脂面にビアホール3を形
成し、図2(c)に示すように、導電体層10にレジス
トを塗布して露光、現像、エッチングと一連のフォトリ
ソ処理を行い、配線パターン13を形成する。図1に
は、配線パターン13の一部として接続ランド2を示し
ている。In the manufacture of the high-density wiring board of this embodiment, as shown in FIG. 2A, first, an insulating resin film 11 with a conductor layer 10 is used, and as shown in FIG. A via hole 3 is formed on the insulating resin surface opposite to the conductor layer 10, and as shown in FIG. 2C, a resist is applied to the conductor layer 10, and exposure, development, etching, and a series of photolithography processes are performed. Then, a wiring pattern 13 is formed. FIG. 1 shows the connection land 2 as a part of the wiring pattern 13.
【0031】その後、図2(d)に示すように、そのビ
アホール3内の接続ランド2に金属ワイヤバンプ4を形
成する。この金属ワイヤバンプ4の長さは、配線基板1
の厚さより少し長くなるように形成する。Thereafter, as shown in FIG. 2D, a metal wire bump 4 is formed on the connection land 2 in the via hole 3. The length of the metal wire bump 4 is
It is formed to be slightly longer than the thickness of.
【0032】一方、図2(e)に示すように、同様に製
造した後、配線パターン上に層間接着剤5を塗布して他
の配線基板1′を形成し、図2(f)に示すように、複
数枚重ね合わせ、金属ワイヤバンプ4が接続先の他の層
の接続ランド2に接続できるように位置合わせされた
後、200〜350℃の接続温度範囲で加圧加熱接合法
で接続熱プレスをすることにより、図2(g)に示すよ
うに、多層の高密度配線基板を形成する。On the other hand, as shown in FIG. 2E, after the same manufacturing process, another wiring board 1 'is formed by applying an interlayer adhesive 5 on the wiring pattern, and as shown in FIG. 2F. After the plurality of sheets are overlapped and aligned so that the metal wire bumps 4 can be connected to the connection lands 2 on the other layer to which the connection is made, the connection heat is applied by a pressure heating joint method in a connection temperature range of 200 to 350 ° C. By pressing, a multilayer high-density wiring board is formed as shown in FIG.
【0033】この加熱溶融の際には、金属ワイヤバンプ
4の突起部分と接続ランド2との接続部分にある層間接
着剤5はビアホール3内に充填されるように移動して排
除され、金属ワイヤバンプ4の突起部分と接続ランド2
とは絶縁されることなく電気的に接続される。At the time of this heating and melting, the interlayer adhesive 5 at the connection portion between the projecting portion of the metal wire bump 4 and the connection land 2 is removed by moving so as to fill the via hole 3. Protrusion and connection land 2
Are electrically connected without being insulated.
【0034】また特に、配線基板材である絶縁樹脂フィ
ルムに熱的損傷を与えないようにするために、230℃
以下の温度で接続する場合には、接続後の耐熱温度が半
導体パッケージの搭載に一般的に用いられる半田ペース
ト印刷リフロー法でのリフロー温度230℃に耐える耐
熱温度を持つように接続法を選定する必要がある。例え
ば、金属の拡散による合金の形成により接合界面の融点
が接続時の温度以上になることを利用した接続方法を選
定する。In particular, in order to prevent thermal damage to the insulating resin film as the wiring board material, a temperature of 230 ° C.
When connecting at the following temperatures, the connection method is selected so that the heat resistant temperature after connection has a heat resistant temperature that can withstand a reflow temperature of 230 ° C. in a solder paste printing reflow method generally used for mounting a semiconductor package. There is a need. For example, a connection method is selected that utilizes the fact that the melting point of the bonding interface becomes higher than the temperature at the time of connection due to the formation of an alloy by metal diffusion.
【0035】一方、接着剤層の方も230℃の半田ペー
スト印刷リフロー法に耐えるために、230℃の温度で
1.5MPa 以上の粘弾性係数を持つことが好ましい。こ
れは、230℃のリフロー温度において、配線基板中に
含まれている水分の蒸発圧力の耐える粘弾性係数として
実験的に得られた値である。On the other hand, the adhesive layer also preferably has a viscoelastic coefficient of 1.5 MPa or more at a temperature of 230 ° C. in order to withstand the solder paste printing reflow method at 230 ° C. This is a value experimentally obtained as a viscoelastic coefficient that can withstand the evaporation pressure of moisture contained in the wiring board at a reflow temperature of 230 ° C.
【0036】また、金属ワイヤバンプ4を接続ランド2
上に形成するとき、または他層の接続ランド2と接続す
る際には、金属ワイヤバンプ4が超音波ワイヤボンディ
ング等で良好に接合できるように、必要に応じて接続ラ
ンド2側の接続部分に金属のメタライズ処理を行っても
よい。The metal wire bumps 4 are connected to the connection lands 2.
When forming on the connection land 2, or when connecting to the connection land 2 of another layer, a metal part is connected to the connection land 2 side as necessary so that the metal wire bumps 4 can be satisfactorily bonded by ultrasonic wire bonding or the like. May be performed.
【0037】このように、ビアホール3に直径が小さい
金属ワイヤバンプ4を形成することにより、ビアホール
3内に層間接着剤5が充填されるスペースができるた
め、直径を0.3mm以下にしても層間接着剤5をビアホ
ール3内に充填可能になるので、配線密度を高くするこ
とが可能になる。By forming the metal wire bumps 4 having a small diameter in the via hole 3, a space for filling the interlayer adhesive 5 in the via hole 3 is formed. Since the agent 5 can be filled into the via hole 3, the wiring density can be increased.
【0038】また、この高密度配線基板は、図3に示す
RIMM(Rambus Interface Memory Module)等の高密
度化、または小型化が要求される電子装置の記憶回路、
制御回路等の各回路の基板として用いられる。図3にお
いて、30が本実施形態の高密度配線基板、31が半導
体パッケージを示している。これにより、電子装置をよ
り小型化することが可能になる。The high-density wiring board may be a memory circuit of an electronic device, such as a RIMM (Rambus Interface Memory Module) shown in FIG.
It is used as a substrate for each circuit such as a control circuit. 3, reference numeral 30 denotes a high-density wiring board of the present embodiment, and 31 denotes a semiconductor package. This makes it possible to further reduce the size of the electronic device.
【0039】次に、本発明の実施形態の高密度配線にお
いて、230℃以下の低温で金属ワイヤバンプ4と接続
ランド2を接続する場合について、図4〜図5を用いて
具体的に説明する。ここでは、金属ワイヤバンプ4に金
線を用い、接続ランド2に錫めっき7した銅を用い、そ
れらを金錫接合法にて低温接続する。Next, the case where the metal wire bumps 4 and the connection lands 2 are connected at a low temperature of 230 ° C. or less in the high-density wiring according to the embodiment of the present invention will be specifically described with reference to FIGS. Here, gold wires are used for the metal wire bumps 4, tin-plated copper is used for the connection lands 2, and they are connected at a low temperature by a gold-tin bonding method.
【0040】図4は、金属ワイヤバンプ4と接続ランド
2の形成を説明するための拡大断面図である。図5は、
形成された金属ワイヤバンプ4と接続ランド2の接続を
説明するための拡大断面図である。FIG. 4 is an enlarged sectional view for explaining formation of the metal wire bumps 4 and the connection lands 2. FIG.
FIG. 5 is an enlarged cross-sectional view for explaining connection between a formed metal wire bump 4 and a connection land 2.
【0041】図4に示すように、ワイヤボンディング法
によって、金属ワイヤバンプ4を金線で形成し、接続先
の接続ランド2は銅配線の上に電気めっき、あるいは無
電解錫めっき法によって、錫めっき7を接続ランド表面
及びビアホール底面に形成する。このときの金線は、例
えば、直径10〜50μm程度ものを用い、錫めっき7
の厚さは0.4〜1.0μm程度にする。As shown in FIG. 4, a metal wire bump 4 is formed of a gold wire by a wire bonding method, and a connection land 2 to be connected is tin-plated on a copper wiring by electroplating or electroless tin plating. 7 are formed on the connection land surface and the via hole bottom surface. At this time, a gold wire having a diameter of, for example, about 10 to 50 μm is used.
Has a thickness of about 0.4 to 1.0 μm.
【0042】そして、金属ワイヤバンプ4の金線の突起
と接続ランド2の各錫めっき層とを217℃の第1共晶
融点(金10重量%−錫合金)で、図5に示すように接
続する。このとき、この低温金錫接合法による第1共晶
融点での接続後の界面(以下、接合界面と記す)は拡散
金属の作用で耐熱温度は230℃以上を有する接合界面
50となる。Then, the projections of the gold wires of the metal wire bumps 4 and the tin plating layers of the connection lands 2 were connected at a first eutectic melting point of 217 ° C. (10% by weight of gold-tin alloy) as shown in FIG. I do. At this time, the interface after the connection at the first eutectic melting point by the low-temperature gold-tin bonding method (hereinafter, referred to as a bonding interface) becomes a bonding interface 50 having a heat resistant temperature of 230 ° C. or higher due to the action of the diffusion metal.
【0043】この低温金錫接合法は、Mamoru mita, Kum
akura Toyohiko: New Design fora leadframe Used fo
r High-Speed Transmission and High Power LSI packa
ge,IEEE/ECTC Proceeding, P.458,(1992)及び御田
護:LSIパッケージの構造変革を図った超小形多ピン
TAB−BGA、エレクトロニクス実装技術、11、
(4)、P.45、(1995)に開示されている。This low-temperature gold-tin bonding method is based on Mamorumita, Kum
akura Toyohiko: New Design fora leadframe Used fo
r High-Speed Transmission and High Power LSI packa
ge, IEEE / ECTC Proceeding, P.458, (1992) and Mamoru Mita: Ultra-small multi-pin TAB-BGA for structural reform of LSI package, electronics packaging technology, 11,
(4), page 45, (1995).
【0044】図6は、上述した金錫合金の平衡状態を示
した図である。この図6の平衡状態は、各金重量%にお
ける接合温度℃として示してある。FIG. 6 is a diagram showing an equilibrium state of the above-described gold-tin alloy. The equilibrium state in FIG. 6 is shown as a joining temperature ° C at each weight% of gold.
【0045】金錫合金における平衡状態は、図6に示す
ように、金10重量%−錫合金の組成において217℃
の第1共晶融点を持っている。一方、従来より知られて
いる第2共晶融点は約金90重量%−錫合金の組成にあ
って、この共晶融点は300℃近くと高い。この第2共
晶融点は、セラミック半導体パッケージの機密封止には
広く用いられてきた方法であるが、有機材料からなる配
線基板の絶縁材料の接続に用いた場合には有機材料が熱
劣化して採用できない。As shown in FIG. 6, the equilibrium state of the gold-tin alloy is 217 ° C. in the composition of 10% by weight of gold-tin alloy.
Has the first eutectic melting point. On the other hand, the conventionally known second eutectic melting point has a composition of about 90% by weight of gold-tin alloy, and this eutectic melting point is as high as about 300 ° C. This second eutectic melting point is a method that has been widely used for sealing semiconductor ceramic packages, but when used for connection of an insulating material of a wiring board made of an organic material, the organic material is thermally degraded. Cannot be adopted.
【0046】これに対して第1共晶融点で接続を行う
と、通常の耐熱樹脂の耐熱温度が250℃であることか
ら、配線基板の絶縁樹脂に熱的損傷を与えることはなく
なる。この接合方法にあっては、接合温度は250℃程
度であるが、接合後の接合界面は300℃の耐熱温度を
持っている。これは、金10重量%−錫合金の組成にお
ける217℃の第1共晶融点に形成された層に、さらに
接合時間の短時間内に金が拡散して、あるいは銅箔配線
の場合には銅が拡散して、耐熱温度が上昇するものであ
る。On the other hand, when the connection is made at the first eutectic melting point, since the heat-resistant temperature of the normal heat-resistant resin is 250 ° C., the insulating resin of the wiring board is not thermally damaged. In this bonding method, the bonding temperature is about 250 ° C., but the bonding interface after bonding has a heat resistant temperature of 300 ° C. This is because gold diffuses into the layer formed at the first eutectic melting point of 217 ° C. in the composition of 10% by weight of gold-tin alloy and further within a short bonding time, or in the case of copper foil wiring, Copper diffuses and the heat-resistant temperature rises.
【0047】これは、御田護、高城正治、山口健司、田
中浩樹:複合リードフレームの金錫接合部の強度特性、
LSIリードフレーム材料の接続に関する研究(第3
報)溶接学会誌論文集、15、(1)、P.174 、(199
7)に開示されている。This is because the strength characteristics of the gold-tin joints of the composite lead frame are as follows: Mamoru Mita, Masaharu Takashiro, Kenji Yamaguchi, Hiroki Tanaka:
Study on connection of LSI lead frame materials (Part 3
Report) Journal of the Japan Welding Society, 15, (1), P.174, (199)
7).
【0048】したがって、図5に示す低温金錫接合にお
ける接合層の組成は、接合界面50は金10〜40重量
%−錫合金、また、接合界面50から加圧加熱接合によ
っ反応金属溶湯が押し出された接合界面周囲のフィレッ
ト部分51は、金5〜20重量%−錫合金になる。Therefore, the composition of the bonding layer in the low-temperature gold-tin bonding shown in FIG. 5 is such that the bonding interface 50 is composed of 10 to 40% by weight of gold-tin alloy, The extruded fillet portion 51 around the bonding interface is a 5-20% by weight gold-tin alloy.
【0049】一方、図4に示す金線のワイヤボンディン
グ等による金属ワイヤバンプ4の形成は、0.4〜1.
0μmの厚さの錫めっき7をめっき処理したビアホール
3内(ビアホール底面)の銅配線上に直接超音波ワイヤ
ボンディング法によって行われる。そのワイヤボンディ
ングの温度は錫の酸化を防ぐために常温から200℃で
行われる。このため、直接図示していないが、ビアホー
ル底面めっき層の錫めっき7と金属ワイヤバンプ4との
接合界面もその接合温度から金10〜40重量%−錫合
金となる。On the other hand, the formation of the metal wire bumps 4 by wire bonding of a gold wire shown in FIG.
Ultrasonic wire bonding is performed directly on the copper wiring in the via hole 3 (bottom of the via hole) plated with the tin plating 7 having a thickness of 0 μm. The temperature of the wire bonding is from normal temperature to 200 ° C. to prevent oxidation of tin. For this reason, although not shown directly, the bonding interface between the tin plating 7 of the via-hole bottom plating layer and the metal wire bump 4 also becomes gold 10 to 40% by weight-tin alloy from the bonding temperature.
【0050】また、絶縁層自体のまたは絶縁層に施され
た接着剤層の加熱溶融によって、金属接合された突起の
周囲のビアホール3が金属接合と同様に充填機密封止さ
れて最終的に一体化される。この時点では完全にビアホ
ール3は消滅する。この金属接合と絶縁樹脂は同じ接合
機でほぼ同時に行うことができる。この金属ワイヤバン
プ4と接続ランド2との金属接合と、絶縁樹脂フィルム
または絶縁樹脂フィルムに層間接着剤5を塗布した上層
の配線基板1の接着界面での溶融による層間の接着及び
ビアホールの充填は同時、あるいは金属接合が先、ある
いは金属接合が後であっても構わない。Also, by heating and melting the insulating layer itself or the adhesive layer applied to the insulating layer, the via holes 3 around the metal-bonded projections are filled and sealed as in the case of metal bonding, and finally integrated. Be transformed into At this point, the via hole 3 completely disappears. The metal joining and the insulating resin can be performed almost simultaneously by the same joining machine. The metal bonding between the metal wire bumps 4 and the connection lands 2 and the bonding between the layers and the filling of the via holes by melting at the bonding interface of the insulating resin film or the upper wiring substrate 1 having the insulating resin film coated with the interlayer adhesive 5 are simultaneously performed. Alternatively, the metal bonding may be performed first, or the metal bonding may be performed later.
【0051】これは、すでに金属ワイヤバンプ4と接続
用ランド2とは位置合わせされており、絶縁樹脂が流動
してもそれらの接合界面間に入り込めないか、または流
動樹脂が押し分けられて金属接合が行われるためであ
る。接着剤層は、したがって上層の配線基板1のビアホ
ールを充填するように、また金属ワイヤバンプ4を覆う
ように、あるいは下層の配線基板1′の全面に塗布して
も構わない。This is because the metal wire bumps 4 and the connection lands 2 have already been aligned, and even if the insulating resin flows, it cannot enter between the bonding interfaces thereof, or the flowing resin is pressed and pressed to form the metal bonding. Is performed. Therefore, the adhesive layer may be applied so as to fill the via holes of the upper wiring substrate 1, cover the metal wire bumps 4, or cover the entire surface of the lower wiring substrate 1 '.
【0052】上述した金属ワイヤバンプ4と接続ランド
2の層間の電気的接続、及び層間接着剤5の接着は2層
以上の複数の層を同時に行うことも可能である。この接
続、及び接着に用いられる接合機の概要を図7に示す。The above-described electrical connection between the metal wire bumps 4 and the connection lands 2 and the adhesion of the interlayer adhesive 5 can be performed on two or more layers at the same time. FIG. 7 shows an outline of a joining machine used for this connection and bonding.
【0053】接合機は、図7に示すように、加熱ツール
19とステージ20とからなっており、この間に、位置
合わせした複数枚の配線基板21を置く。ステージ側の
温度は200℃に設定し、加熱ツール側は250℃に設
定する。加圧は10〜50kgf/cm2 の範囲で、配線基板
の厚さ、材質などによって最適な圧力を選定する。As shown in FIG. 7, the joining machine comprises a heating tool 19 and a stage 20, between which a plurality of aligned wiring boards 21 are placed. The temperature on the stage side is set to 200 ° C., and the temperature on the heating tool side is set to 250 ° C. Pressurization is in the range of 10 to 50 kgf / cm 2 , and an optimum pressure is selected according to the thickness and material of the wiring board.
【0054】また、接合時間は通常2層構造では10
秒、5層構造の場合で30秒程度で終了する。The bonding time is usually 10 for a two-layer structure.
It takes about 30 seconds for a five-layer structure.
【0055】次に、本実施形態の高密度配線基板におけ
る金属ワイヤバンプ4の接続抵抗について説明する。Next, the connection resistance of the metal wire bumps 4 in the high-density wiring board of this embodiment will be described.
【0056】図8は、本実施形態の高密度配線基板にお
ける金属ワイヤバンプ4の接続抵抗の測定方法を示した
図である。FIG. 8 is a diagram showing a method for measuring the connection resistance of the metal wire bumps 4 on the high-density wiring board of the present embodiment.
【0057】図1(a)に示す本実施形態の高密度配線
基板では、金属ワイヤバンプ4が12個しか示されてい
ないが、実際の配線基板では、さらに複数個の金属ワイ
ヤバンプ4が直列に接続される。したがって、本実施形
態では、図8に示すように、この直列に繋がっている金
属ワイヤバンプ4の両端にプローブ80を接触させて2
端子法で接続抵抗を測定する。なお、プローブ80まで
の導体抵抗は、プローブ先端をショートした値で予めキ
ャンセルとしている。Although only 12 metal wire bumps 4 are shown in the high-density wiring board of this embodiment shown in FIG. 1A, a plurality of metal wire bumps 4 are further connected in series in an actual wiring board. Is done. Therefore, in the present embodiment, as shown in FIG. 8, the probe 80 is brought into contact with both ends of the metal wire bumps 4 connected in series to
Measure the connection resistance by the terminal method. The conductor resistance up to the probe 80 is canceled in advance by a value obtained by short-circuiting the probe tip.
【0058】このため、測定値は配線パターンの抵抗と
金属ワイヤバンプ4の抵抗の和となる。銅配線の配線抵
抗は非常に小さいので、測定値はバンプの接続抵抗値を
示すことになるが、例えば、日本電子機械工業会に規定
された、半導体の信頼性試験規格(ED4701−B1
11)による温度サイクル試験(−55℃/125℃)
において、1000サイクル後のバンプ抵抗値は1バン
プ当たり3mΩ(ミリオーム)である。これは、通常の
銅ペーストによるバンプと比較して10分の1の低い接
続抵抗値である。Therefore, the measured value is the sum of the resistance of the wiring pattern and the resistance of the metal wire bump 4. Since the wiring resistance of the copper wiring is very small, the measured value indicates the connection resistance value of the bump. For example, the reliability test standard for semiconductors (ED4701-B1) specified by the Japan Electronics Machinery Association.
11) Temperature cycle test (-55 ° C / 125 ° C)
, The bump resistance after 1000 cycles is 3 mΩ (milliohm) per bump. This is a connection resistance value that is 1/10 lower than that of a bump made of a normal copper paste.
【0059】したがって、本実施形態に示すように、金
属ワイヤバンプ4を用いることにより、高密度配線基板
におけるバンプの接続抵抗を小さくすることが可能とな
る。Therefore, as shown in this embodiment, the use of the metal wire bumps 4 makes it possible to reduce the connection resistance of the bumps on the high-density wiring board.
【0060】また、金属ワイヤバンプ4は、導電性ビア
ペーストによるバンプよりも、直径を小さくすることが
できるため、ビアホールを小さくして、配線密度を大き
くすることが可能となる。Further, the diameter of the metal wire bump 4 can be made smaller than that of the bump made of the conductive via paste, so that the via hole can be made smaller and the wiring density can be increased.
【0061】以下に、本発明の本実施形態に基づく高密
度配線基板の製造方法の実施例について説明する。An example of a method for manufacturing a high-density wiring board according to the present embodiment of the present invention will be described below.
【0062】(実施例1)図9は、実施例1の高密度配
線基板の製造方法を説明するための図である。Example 1 FIG. 9 is a view for explaining a method of manufacturing a high-density wiring board of Example 1.
【0063】実施例1の高密度配線基板の製造方法は、
まず、18μmの厚さの高純度銅圧延銅箔(99.995重量
%銅)からなる導電体層10付きの70mm幅×50μm
厚のポリイミドテープからなる絶縁樹脂フィルム11を
100m用意する。The method for manufacturing the high-density wiring board according to the first embodiment is as follows.
First, a 70 mm width × 50 μm with a conductor layer 10 made of a high-purity rolled copper foil (99.995% by weight copper) having a thickness of 18 μm.
An insulating resin film 11 made of a thick polyimide tape is prepared for 100 m.
【0064】次に、図9に示すように、フォトケミカル
エッチングによって、まず、配線90及び0.2mmφの
ワイヤバンプ形成用接続ランド2aを形成する。Next, as shown in FIG. 9, first, a wiring 90 and a connection land 2a for forming a wire bump of 0.2 mmφ are formed by photochemical etching.
【0065】続いて、銅箔の裏面のワイヤバンプ形成用
のランド2aに炭酸ガスレーザを用いて0.1mmφのビ
アホール3を形成する。Subsequently, a via hole 3 having a diameter of 0.1 mm is formed in the land 2a for forming a wire bump on the back surface of the copper foil by using a carbon dioxide gas laser.
【0066】続いて、接続ランド2aのビアホール底面
側、配線、及び接続ランド2aの全面に無電解錫めっき
を0.6μmの厚さに形成する。Subsequently, electroless tin plating is formed to a thickness of 0.6 μm on the bottom surface side of the via hole of the connection land 2a, the wiring, and the entire surface of the connection land 2a.
【0067】続いて、35μmφの金線を用いて、金の
金属ワイヤバンプ4を形成する。この金バンプの高さは
60μmとし、ポリイミドの厚さより10μm高くし、
上層配線基板1を完成させる。Subsequently, a gold metal wire bump 4 is formed using a 35 μmφ gold wire. The height of the gold bump is 60 μm, which is 10 μm higher than the thickness of the polyimide,
The upper wiring board 1 is completed.
【0068】次に、別の銅箔付ポリイミドテープを用意
して、同様にフォトケミカルエッチングによって、ワイ
ヤバンプが接続される0.2mmφのバンプ接続用ランド
2bを形成する。続いて、接続ランド2bの表面に無電
解錫めっきを0.6μmの厚さに形成し、下層配線基板
を作成する。用いた材料関係はすべて上層配線基板1と
同じ材料と厚さと幅を有し、また錫めっきも同様に施
す。Next, another polyimide tape with copper foil is prepared, and a bump connecting land 2b of 0.2 mmφ to which a wire bump is connected is formed by photochemical etching in the same manner. Subsequently, electroless tin plating is formed on the surface of the connection land 2b to a thickness of 0.6 μm to form a lower wiring board. All of the materials used have the same material, thickness and width as those of the upper wiring board 1, and tin plating is applied in the same manner.
【0069】続いて、下層配線基板1′の全面に高純度
の未硬化のビスフェノール系エポキシ接着剤樹脂からな
る層間接続剤5をローラーコーティング方式でコーティ
ングする。コーティングする厚さは10μmとする。Subsequently, the entire surface of the lower wiring board 1 'is coated with an interlayer connecting agent 5 made of a high-purity uncured bisphenol-based epoxy adhesive resin by a roller coating method. The coating thickness is 10 μm.
【0070】その後、これら作成した2枚の配線基板を
位置穴6(図示せず)を利用して位置合わせし、図7に
示す接合機を用いて低温金錫接合法により2層の高密度
配線基板を製造する。Thereafter, the two wiring boards thus prepared are aligned using the position holes 6 (not shown), and a two-layer high-density bonding is performed by a low-temperature gold-tin bonding method using a bonding machine shown in FIG. Manufacture a wiring board.
【0071】低温金錫接合における接合温度は250℃
であり、この温度では未硬化のビスフェノール系エポキ
シ接着剤樹脂は流動状態にあり、金錫接合は217℃で
既に行われている。このような場合では、金属接合が絶
縁樹脂フィルムのエポキシ接着層の流動より早く行われ
る。そして、金錫接合完了後、未硬化のビスフェノール
系エポキシ接着剤樹脂はビア穴を埋めるように流動し
て、接合が完了する。The bonding temperature in the low-temperature gold-tin bonding is 250 ° C.
At this temperature, the uncured bisphenol-based epoxy adhesive resin is in a fluid state, and the gold-tin bonding has already been performed at 217 ° C. In such a case, the metal bonding is performed earlier than the flow of the epoxy adhesive layer of the insulating resin film. After the completion of the gold-tin bonding, the uncured bisphenol-based epoxy adhesive resin flows so as to fill the via holes, and the bonding is completed.
【0072】接合時間は10秒(プレスによる加圧加熱
の正味時間)である。この接合では図7に示した接合機
を用いたが、真空プレス接合機を用いてもよい。この場
合には真空引きの時間が必要であるが、配線基板間の空
気を速く逃がす効果があって、接合をより確実に行わせ
ることができる。この接合条件において、日本電子機械
工業会に規定された、半導体の信頼性試験規格(ED4
701−B111)による温度サイクル試験(−55℃
/125℃)において、1000サイクル後のバンプ抵
抗値は測定結果1バンプ当たり2.8mΩであった。The joining time is 10 seconds (net time of pressurizing and heating by a press). In this joining, the joining machine shown in FIG. 7 was used, but a vacuum press joining machine may be used. In this case, although evacuation time is required, there is an effect that air between the wiring boards is quickly released, and bonding can be performed more reliably. Under these bonding conditions, the semiconductor reliability test standard (ED4
701-B111) (-55 ° C)
/ 125 ° C), the bump resistance after 1000 cycles was 2.8 mΩ per bump.
【0073】(実施例2)上述した実施例1において、
配線の形成を銅箔のラミネーションではなく、電気銅め
っき法で行った。この方法では、まず、ポリイミドの全
面に30オングストローム厚さのクロムを蒸着で形成
し、その上に、さらに500オングストローム厚さの5
N(99.999%)の銅を蒸着で形成した後、18μmの厚
さの銅を電気めっきで形成させた。(Embodiment 2) In Embodiment 1 described above,
The wiring was formed not by lamination of the copper foil but by an electrolytic copper plating method. In this method, first, chromium having a thickness of 30 angstroms is formed on the entire surface of the polyimide by vapor deposition, and a further 5 angstroms having a thickness of 500 angstroms is formed thereon.
After N (99.999%) copper was formed by vapor deposition, copper having a thickness of 18 μm was formed by electroplating.
【0074】この実施例において、日本電子機械工業会
に規定された、半導体の信頼性試験規格(ED4701
−B111)による温度サイクル試験(−55℃/12
5℃)において、1000サイクル後のバンプ抵抗値は
測定結果1バンプ当たり2.3mΩであった。この銅め
っき材料では銅配線の厚さを薄くすることが可能であ
り、微細配線を要求される高密度配線基板用途に適して
いる。In this embodiment, a semiconductor reliability test standard (ED4701) specified by the Japan Electronic Machinery Manufacturers Association.
-B111) (-55 ° C / 12
(5 ° C.), the bump resistance after 1000 cycles was 2.3 mΩ per bump. This copper plating material allows the thickness of the copper wiring to be reduced, and is suitable for high-density wiring board applications requiring fine wiring.
【0075】(実施例3)実施例1において、絶縁樹脂
フィルムにはポリイミドの代わりに、液晶ポリマを12
用いた。液晶ポリマは主鎖型のサーモトロピック高分子
液晶ポリマであり、液晶転移温度が250℃以上の液晶
ポリマである。Example 3 In Example 1, a liquid crystal polymer was used as the insulating resin film instead of polyimide.
Using. The liquid crystal polymer is a main chain type thermotropic polymer liquid crystal polymer having a liquid crystal transition temperature of 250 ° C. or higher.
【0076】この液晶ポリマ12は250℃で液晶に転
移して流動接着できるので、接着剤層を必要としない言
わば自着型の絶縁樹脂フィルムである。接合作業はプレ
ス温度270℃の設定で行った。接合時間は同様に10
秒である。接合によって完全にビアホール3は液晶ポリ
マの流動によって充填された。この結果、図10に示す
ように、金線バンプの周囲は完全に液晶ポリマによって
埋め込まれ、電圧印加時のイオンマイグレーションによ
る配線間の短絡を防止できるので、より信頼性の高い配
線基板が得られる。Since the liquid crystal polymer 12 can be transferred to liquid crystal at 250 ° C. and flow-bonded, it is a self-adhesive insulating resin film that does not require an adhesive layer. The joining operation was performed at a press temperature of 270 ° C. The joining time is also 10
Seconds. The via hole 3 was completely filled by the flow of the liquid crystal polymer by the bonding. As a result, as shown in FIG. 10, the periphery of the gold wire bump is completely buried with the liquid crystal polymer, and a short circuit between wires due to ion migration when a voltage is applied can be prevented, so that a more reliable wiring board can be obtained. .
【0077】(実施例4)実施例1において、下層の配
線基板1′だけでなく、図11に示すように、上層の配
線基板1の金属ワイヤバンプ4側にもエポキシ接着剤等
の層間接着剤5を全面コートする。接合条件ほかは実施
例1と同様である。この場合も同様にビアホール3は接
合によって完全に接着剤で充填される。これにより、電
圧印加時のイオンマイグレーションによる配線間の短絡
を防止できる。(Embodiment 4) In the first embodiment, not only the lower wiring board 1 'but also the upper layer wiring board 1 on the metal wire bump 4 side as shown in FIG. 5 is coated on the entire surface. The other conditions are the same as in the first embodiment. In this case as well, the via hole 3 is completely filled with the adhesive by bonding. This can prevent a short circuit between wirings due to ion migration at the time of applying a voltage.
【0078】(実施例5)実施例1において、金属ワイ
ヤバンプ4に金線の代わりに錫線を用いた。錫の融点が
232℃であることから、接続温度は250℃とした。
この接合では金錫接合ではなく、錫錫接合であり、溶融
錫によって接合が行われる。錫線のワイヤバンプ形成は
金線と同じ、超音波ワイヤボンダーである。Example 5 In Example 1, a tin wire was used for the metal wire bump 4 instead of a gold wire. Since the melting point of tin is 232 ° C., the connection temperature was 250 ° C.
This bonding is not a tin-tin bonding but a tin-tin bonding, and the bonding is performed by molten tin. The formation of the wire bump of the tin wire is the same as the gold wire, and is an ultrasonic wire bonder.
【0079】この実施例において、日本電子機械工業会
に規定された、半導体の信頼性試験規格(ED4701
−B111)による温度サイクル試験(−55℃/12
5℃)において、1000サイクル後のバンプ抵抗値は
測定結果1バンプ当たり3.5mΩであった。In this embodiment, a semiconductor reliability test standard (ED4701) specified by the Japan Electronic Machinery Manufacturers Association.
-B111) (-55 ° C / 12
(5 ° C.), the bump resistance after 1000 cycles was 3.5 mΩ per bump.
【0080】(実施例6)実施例1において、配線基板
のめっきを0.5μmの厚さの金めっきとした。この構
成では接合は金の拡散によって行われるので、接合温度
250℃で時間は10分とした。(Example 6) In Example 1, the plating of the wiring board was gold plating having a thickness of 0.5 µm. In this configuration, the bonding is performed by diffusion of gold, so the bonding temperature was 250 ° C. and the time was 10 minutes.
【0081】(実施例7)実施例1において、錫めっき
を用いた金錫接合では、まれに錫めっきのウイスカーに
よる配線間の短絡を生じることがある。これを防止する
ために、配線基板側のめっきを5重量%鉛−錫合金とし
た。通常、錫めっきのウイスカー発生の防止には、錫め
っき後の熱処理、めっき添加元素などがあるが、鉛を用
いることによりウイスカーを防止することが可能にな
る。(Embodiment 7) In the embodiment 1, in the gold-tin bonding using tin plating, a short circuit between the wirings due to tin plating whiskers may rarely occur. In order to prevent this, the plating on the wiring board side was a 5% by weight lead-tin alloy. Normally, whisker generation in tin plating is prevented by heat treatment after tin plating, plating addition elements, and the like. Use of lead makes it possible to prevent whiskers.
【0082】(実施例8)実施例1において、金属ワイ
ヤバンプ4に銅線に金めっきを1.0μm施したものを
用いた。この場合銅線の純度が重要であり、純度99.999
9 重量%のものを用いた。これは、5N以上の重度の銅
は常温で軟化して柔らかく、半導体のボンディングワイ
ヤとして、金線の代用となることが知られているためで
ある。この銅線は、例えば、純度が99.99 重量%無酸素
銅をゾーンメルティング法で精製して製造される。接続
温度時間は実施例1に同じである。また、温度サイクル
試験後の接続抵抗は金線と差がなかった。(Embodiment 8) In Embodiment 1, a metal wire bump 4 was used in which a copper wire was plated with gold by 1.0 μm. In this case the purity of the copper wire is important and the purity is 99.999
9% by weight was used. This is because it is known that heavy copper of 5N or more softens and softens at room temperature and can be used as a substitute for a gold wire as a semiconductor bonding wire. This copper wire is produced, for example, by purifying 99.99% by weight of oxygen-free copper by a zone melting method. The connection temperature time is the same as in the first embodiment. The connection resistance after the temperature cycle test was not different from the gold wire.
【0083】(実施例9)実施例1において、炭酸ガス
レーザによって開口するビアホール3の径を0.07mm
φとし、また、金線には25μmφのものを用いた。こ
の場合接続ランド2は0.15mmとした。これによっ
て、配線密度は従来の0.2mmφの接続ランド2の場合
と比較して1.5倍に向上できる。(Embodiment 9) In Embodiment 1, the diameter of the via hole 3 opened by the carbon dioxide laser was set to 0.07 mm.
φ, and a gold wire having a diameter of 25 μm was used. In this case, the connection land 2 was 0.15 mm. As a result, the wiring density can be improved by 1.5 times as compared with the conventional connection land 2 having a diameter of 0.2 mmφ.
【0084】以上、各実施例に示すように、従来の導電
性ビアペーストの代わりに金属ワイヤバンプ4を用いる
ことにより、高密度配線基板におけるバンプの接続抵抗
を小さくすることが可能となる。As described above, by using the metal wire bumps 4 instead of the conventional conductive via paste, the connection resistance of the bumps on the high-density wiring board can be reduced.
【0085】また、金属ワイヤバンプ4は、導電性ビア
ペーストにバンプよりも、直径を小さくすることができ
るため、ビアホールを0.2mm以下にすることができ、
小さくして配線密度を大きくすることができ、配線基板
の小型化可能となる。Further, since the diameter of the metal wire bump 4 can be smaller than that of the conductive via paste, the via hole can be reduced to 0.2 mm or less.
The wiring density can be increased by making it smaller, and the wiring board can be made smaller.
【0086】なお、本発明者によってなされた発明を、
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。The invention made by the present inventor is described below.
Although specifically described based on the embodiment, the present invention
It is needless to say that the present invention is not limited to the above-described embodiment, but can be variously modified without departing from the scope of the invention.
【0087】[0087]
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。Advantageous effects obtained by typical ones of the inventions disclosed in the present application will be briefly described.
It is as follows.
【0088】従来の導電性ビアペーストの代わりに金属
ワイヤバンプ4を用いることにより、高密度配線基板に
おけるバンプの接続抵抗を小さくすることが可能とな
る。By using the metal wire bumps 4 instead of the conventional conductive via paste, the connection resistance of the bumps on the high-density wiring board can be reduced.
【0089】また、金属ワイヤバンプ4は、導電性ビア
ペーストにバンプよりも、直径を小さくすることができ
るため、ビアホールを0.2mm以下にすることができ、
小さくして配線密度を大きくすることが可能となる。Further, since the diameter of the metal wire bump 4 can be made smaller than that of the conductive via paste, the via hole can be made 0.2 mm or less.
It is possible to increase the wiring density by reducing the size.
【図面の簡単な説明】[Brief description of the drawings]
【図1】本発明の一実施形態である高密度配線基板の構
成を説明するための図である。FIG. 1 is a diagram for explaining a configuration of a high-density wiring board according to an embodiment of the present invention.
【図2】本実施形態の高密度配線基板の製造方法につい
て説明するための図である。FIG. 2 is a diagram illustrating a method for manufacturing a high-density wiring board according to the embodiment;
【図3】RIMMの構成を説明するための図である。FIG. 3 is a diagram for explaining a configuration of a RIMM.
【図4】金属ワイヤバンプ4と接続ランド2の形成を説
明するための拡大断面図である。FIG. 4 is an enlarged cross-sectional view for explaining formation of metal wire bumps 4 and connection lands 2;
【図5】形成された金属ワイヤバンプ4と接続ランド2
の接続を説明するための拡大断面図である。FIG. 5 shows formed metal wire bumps 4 and connection lands 2
FIG. 4 is an enlarged cross-sectional view for explaining the connection of FIG.
【図6】金錫接合の平衡状態を示した図である。FIG. 6 is a diagram showing an equilibrium state of gold-tin bonding.
【図7】接合機の概要を示す図である。FIG. 7 is a diagram showing an outline of a joining machine.
【図8】本実施形態の高密度配線基板における金属ワイ
ヤバンプ4の接続抵抗を測定方法を示した図である。FIG. 8 is a diagram showing a method for measuring the connection resistance of the metal wire bump 4 in the high-density wiring board of the present embodiment.
【図9】実施例1の高密度配線基板の製造方法を説明す
るための図である。FIG. 9 is a diagram for explaining the method for manufacturing the high-density wiring board according to the first embodiment.
【図10】配線基板に液晶ポリマを用いた場合のビアホ
ール消滅を説明するための図である。FIG. 10 is a diagram for explaining disappearance of via holes when a liquid crystal polymer is used for a wiring board.
【図11】上下層の配線基板への層間接着剤の塗布を説
明するための図である。FIG. 11 is a view for explaining application of an interlayer adhesive to upper and lower wiring boards.
【図12】従来の高密度配線基板を説明するための断面
図である。FIG. 12 is a cross-sectional view illustrating a conventional high-density wiring board.
1、1′ 配線基板 2、2a、2b 接続ランド 3 ビアホール 4 金属ワイヤバンプ 5 層間接着剤 6 位置合わせ穴 1, 1 'wiring board 2, 2a, 2b connection land 3 via hole 4 metal wire bump 5 interlayer adhesive 6 alignment hole
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E317 AA24 BB02 BB03 BB11 BB12 BB13 BB14 BB15 CC08 CC13 CC25 CC31 CD32 GG14 5E346 AA02 AA05 AA12 AA15 AA16 AA22 AA43 BB01 BB15 BB16 BB20 CC04 CC08 CC09 CC10 CC12 CC14 CC32 CC33 CC38 CC40 CC41 DD02 EE02 EE41 FF33 FF35 FF36 FF41 GG01 GG15 GG17 GG22 GG28 HH25 HH26 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5E317 AA24 BB02 BB03 BB11 BB12 BB13 BB14 BB15 CC08 CC13 CC25 CC31 CD32 GG14 5E346 AA02 AA05 AA12 AA15 AA16 AA22 AA43 BB01 BB15 BB16 BB20 CC04 CC08 CC40 CC33 DD02 EE02 EE41 FF33 FF35 FF36 FF41 GG01 GG15 GG17 GG22 GG28 HH25 HH26
Claims (15)
一枚の配線基板にする多層配線構造を有し、半導体パッ
ケージ等の半導体装置を搭載する高密度配線基板におい
て、前記複数枚の配線基板は、それぞれ絶縁フィルム上
に形成された配線パターンと他の配線基板と電気的に接
続する接続ランドとを備え、他の配線基板と接続するた
めのビアホールを前記接続ランドの直下の絶縁フィルム
に備え、前記各配線基板の接続ランド間を電気的に接続
する導電体の線状突起からなる層間接続用突起をビアホ
ール内に備えることを特徴とする高密度配線基板。1. A high-density wiring board having a multi-layer wiring structure in which a plurality of wiring boards are electrically connected to each other to form a single wiring board, and on which a semiconductor device such as a semiconductor package is mounted. The wiring board includes a wiring pattern formed on the insulating film and a connection land electrically connected to another wiring board, and a via hole for connecting to another wiring board is provided directly under the connection land. A high-density wiring board provided on a film, wherein an interlayer connection projection made of a conductor linear projection electrically connecting the connection lands of each of the wiring boards is provided in the via hole.
いて、前記層間接続用突起は、ワイヤボンディング等で
形成された金線、金めっき銅線、または半田線であるこ
とを特徴とする高密度配線基板。2. The high-density wiring board according to claim 1, wherein the interlayer connection protrusion is a gold wire, a gold-plated copper wire, or a solder wire formed by wire bonding or the like. High density wiring board.
いて、前記層間接続用突起は直径10〜50μmの金
線、前記接続ランドは0.4〜1.0μmの厚さで錫め
っきされた銅からなり、前記層間接続用突起と前記接続
ランドとの接続は217℃の第1共晶点で低温金錫接続
されたことを特徴とする高密度配線基板。3. The high-density wiring board according to claim 1, wherein the interlayer connection projections are gold-plated with a diameter of 10 to 50 μm, and the connection lands are tin-plated with a thickness of 0.4 to 1.0 μm. A high-density wiring substrate, wherein the connection between the interlayer connection protrusion and the connection land is made by low-temperature gold-tin connection at a first eutectic point of 217 ° C.
いて、前記層間接続用突起と前記接続ランドとの接続に
おける接合層の組成はそれぞれの接合界面が金10〜4
0重量%−錫合金であり、前記接合界面周囲のフィレッ
ト部分は金5〜20重量%−錫合金であることを特徴と
する高密度配線基板。4. The high-density wiring board according to claim 3, wherein the composition of the bonding layer in the connection between the interlayer connection protrusion and the connection land is such that the bonding interface is gold 10-4.
A high-density wiring board comprising: 0% by weight-tin alloy; and a fillet portion around the bonding interface is 5-20% by weight of gold-tin alloy.
いて、前記高密度配線基板における複数の配線基板間の
電気的接続部分以外は、各配線基板間を絶縁接着する絶
縁接着材料で充填されていることを特徴とする高密度配
線基板。5. The high-density wiring board according to claim 1, except for an electrical connection portion between the plurality of wiring boards in the high-density wiring board, which is filled with an insulating adhesive material for insulatingly bonding the wiring boards. A high-density wiring board characterized by being made.
いて、前記絶縁フィルムは、ポリイミド樹脂、液晶ポリ
マ、フッ素樹脂、ポリカーボネート樹脂、アクリルブタ
ジエンスチロール樹脂(ABS)、ポリエチレンテレフ
タレート樹脂(PET)等の耐熱温度が230℃以上の
熱可塑性樹脂、またはガラス繊維充填エポキシ樹脂等の
熱硬化性樹脂で形成されることを特徴とする高密度配線
基板。6. The high-density wiring board according to claim 1, wherein said insulating film is made of polyimide resin, liquid crystal polymer, fluororesin, polycarbonate resin, acrylic butadiene styrene resin (ABS), polyethylene terephthalate resin (PET) or the like. A high-density wiring board characterized by being formed of a thermoplastic resin having a heat resistance temperature of 230 ° C. or higher, or a thermosetting resin such as a glass fiber-filled epoxy resin.
いて、前記液晶ポリマは、結晶転移温度が200℃以上
で、主鎖型、側鎖型、または複合型のサーモトロピック
高分子液晶ポリマ、または液晶転移温度200℃以上の
液晶ポリマ上に液晶転移温度が120℃程度の液晶ポリ
マが塗布された多層液晶ポリマであることを特徴とする
高密度配線基板。7. The high-density wiring board according to claim 6, wherein the liquid crystal polymer has a crystal transition temperature of 200 ° C. or higher and is a main chain type, side chain type or composite type thermotropic polymer liquid crystal polymer. A high-density wiring board, characterized in that it is a multilayer liquid crystal polymer in which a liquid crystal polymer having a liquid crystal transition temperature of about 120 ° C. is coated on a liquid crystal polymer having a liquid crystal transition temperature of 200 ° C. or more.
装置を搭載して形成される電子装置において、前記配線
基板は、絶縁フィルム上に形成された配線パターンと他
の配線基板と電気的に接続する接続ランドとを備え、他
の配線基板と接続するためのビアホールを前記接続ラン
ドの直下の絶縁フィルムに備え、前記接続ランド間をビ
アホールを介して電気的に接続する導電体の線状突起か
らなる層間接続用突起を備え、複数枚の配線基板を各々
電気的に接続して一枚の配線基板にした多層配線構造を
有する高密度配線基板であることを特徴とする電子装
置。8. An electronic device formed by mounting a semiconductor device such as a semiconductor package on a wiring board, wherein the wiring board is electrically connected to a wiring pattern formed on an insulating film and another wiring board. A connection land, and a via hole for connection with another wiring board is provided in an insulating film immediately below the connection land, and a linear projection of a conductor electrically connecting the connection land via the via hole is provided. An electronic device, comprising: a high-density wiring board having a multilayer wiring structure in which a plurality of wiring boards are electrically connected to each other to form a single wiring board.
一枚の配線基板にする多層配線構造を有し、半導体パッ
ケージ等の半導体装置を搭載する高密度配線基板の製造
方法において、絶縁フィルムに配線材料を接合する第1
ステップと、他の配線基板と接続するためのビアホール
を前記絶縁フィルムに形成する第2ステップと、前記配
線材料に対してパターンニングを行い、配線パターンと
他の配線基板と電気的に接続する接続ランドを形成する
第3ステップと、前記接続ランドと電気的に接続した導
電体の線状突起からなる層間接続用突起を前記ビアホー
ル内に形成する第4ステップと、前記層間接続用突起を
他の配線基板の接続ランドに電気的に接続する第5ステ
ップとを有し、多層配線構造の高密度配線基板を製造す
ることを特徴とする高密度配線基板の製造方法。9. A method for manufacturing a high-density wiring board having a multilayer wiring structure in which a plurality of wiring boards are electrically connected to each other to form a single wiring board, and on which a semiconductor device such as a semiconductor package is mounted. 1st joining wiring material to insulating film
And a second step of forming a via hole in the insulating film for connection to another wiring board; and a connection for patterning the wiring material to electrically connect the wiring pattern to another wiring board. A third step of forming a land, a fourth step of forming an interlayer connection projection made of a linear projection of a conductor electrically connected to the connection land in the via hole, and connecting the interlayer connection projection to another. A fifth step of electrically connecting to connection lands of the wiring board, and manufacturing a high-density wiring board having a multilayer wiring structure.
製造方法において、前記第5ステップは、加熱溶融によ
り複数枚の配線基板における前記層間接続用突起と前記
接続ランドとを同時に接続することを特徴とする高密度
配線基板の製造方法。10. The method for manufacturing a high-density wiring board according to claim 9, wherein the fifth step is to connect the interlayer connection projections and the connection lands on a plurality of wiring boards simultaneously by heating and melting. A method for manufacturing a high-density wiring board, comprising:
製造方法において、前記第4ステップ及び前記第5ステ
ップにおける接続ランドの電気的な接続は、前記層間接
続用突起の加熱溶融による金属の拡散接続、溶融半田線
などによる半田接続、または金属化合物の形成などによ
る拡散接続によって行うことを特徴とする高密度配線基
板の製造方法。11. The method of manufacturing a high-density wiring board according to claim 9, wherein the electrical connection of the connection lands in the fourth step and the fifth step is performed by heating and melting the interlayer connection protrusions. A high-density wiring board, the connection being made by diffusion connection, solder connection by molten solder wire, or diffusion connection by formation of a metal compound.
製造方法において、前記層間接続用突起の形成に金線を
用い、且つ、前記絶縁フィルムに液晶ポリマを用いた場
合は、前記第4ステップの前に、前記ビアホール内部の
接続ランド上を超音波ワイヤボンディングを可能とする
ためのメタライズ処理を施し、前記層間接続用突起の他
方が接続される別の配線基板の接続ランド上に錫めっ
き、錫/鉛系の半田めっき、あるいは錫/銀系の合金半
田めっきなどの金との拡散、あるいは半田接続が可能な
メタライズ処理を施し、前記第4ステップで超音波ワイ
ヤボンダーを使用して金線の層間接続用突起を前記ビア
ホール内部の前記接続ランド上に形成し、前記第5ステ
ップで前記金線と、他の配線基板の前記接続ランドを前
記ビアホールを介して加圧加熱し、金線と前記メタライ
ズ処理がなされた接続ランドの金属との拡散、加熱溶融
による電気的な接続を行い、液晶ポリマ自体の溶融によ
り、前記より接続された金線の周囲のビアホールを充填
することを特徴とする高密度配線基板の製造方法。12. The method for manufacturing a high-density wiring board according to claim 9, wherein a gold wire is used for forming the interlayer connection projection and a liquid crystal polymer is used for the insulating film. Before step 4, a metallizing process is performed on the connection land inside the via hole to enable ultrasonic wire bonding, and tin is placed on a connection land of another wiring board to which the other of the interlayer connection protrusions is connected. Plating, tin / lead-based solder plating, or tin / silver-based alloy solder plating, or the like, is performed by metallizing treatment capable of diffusing with gold or by soldering, and using an ultrasonic wire bonder in the fourth step. A protrusion for connecting a gold wire between layers is formed on the connection land inside the via hole, and in the fifth step, the gold wire and the connection land of another wiring board are connected via the via hole. Pressurizing and heating, diffusion of the gold wire and the metal of the connection land subjected to the metallization treatment, electrical connection by heating and melting, melting of the liquid crystal polymer itself, via holes around the more connected gold wire A method for manufacturing a high-density wiring board, characterized by filling the substrate.
製造方法において、前記絶縁フィルムが液晶ポリマ以外
であるときは、前記第5のステップの前に、接続される
配線基板の配線パターンと接続ランド上に各配線基板間
を絶縁接着する絶縁接着材料を塗布するステップを設
け、前記第5ステップで前記層間接続用突起と共に前記
絶縁材料を加熱溶融して接続することを特徴とする高密
度配線基板の製造方法。13. The method of manufacturing a high-density wiring board according to claim 9, wherein, when the insulating film is made of a material other than a liquid crystal polymer, the wiring pattern of the wiring board to be connected before the fifth step. A step of applying an insulating adhesive material that insulates and bonds between the respective wiring boards on the connection lands and the connection lands, and heating and melting the insulating material together with the interlayer connection protrusions in the fifth step to perform connection. A method for manufacturing a high-density wiring board.
の製造方法において、前記ステップ5における加熱溶融
は、溶融した絶縁接着材料が前記ビアホール内に充填さ
れるように、200℃〜350℃で行うことを特徴とす
る高密度配線基板の製造方法。14. The method for manufacturing a high-density wiring board according to claim 13, wherein the heating and melting in the step 5 is performed at 200 ° C. to 350 ° C. so that the melted insulating adhesive material is filled in the via holes. A method for manufacturing a high-density wiring board.
の製造方法において、前記ステップ5における前記層間
接続用突起、前記接続ランド、及び絶縁接着材料の接続
は、前記層間接続用突起と前記接続ランドの接続が先、
前記層間接続用突起と前記接続ランドの接続が後、また
はそれぞれ同時に行うことを特徴とする高密度配線基板
の製造方法。15. The method for manufacturing a high-density wiring board according to claim 13, wherein the connection of the interlayer connection projection, the connection land, and the insulating adhesive material in the step 5 is performed by using the interlayer connection projection and the insulating connection material. The connection of the connection land first,
A method for manufacturing a high-density wiring board, wherein the connection between the interlayer connection protrusion and the connection land is performed later or simultaneously.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36910798A JP2000013029A (en) | 1998-04-22 | 1998-12-25 | High density wiring board, manufacturing method thereof, and electronic device using the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-112053 | 1998-04-22 | ||
| JP11205398 | 1998-04-22 | ||
| JP36910798A JP2000013029A (en) | 1998-04-22 | 1998-12-25 | High density wiring board, manufacturing method thereof, and electronic device using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000013029A true JP2000013029A (en) | 2000-01-14 |
Family
ID=26451297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36910798A Pending JP2000013029A (en) | 1998-04-22 | 1998-12-25 | High density wiring board, manufacturing method thereof, and electronic device using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000013029A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005317953A (en) * | 2004-03-31 | 2005-11-10 | Sumitomo Bakelite Co Ltd | Multilayer interconnection board and manufacturing method of the multilayer interconnection board |
| JP2010232596A (en) * | 2009-03-30 | 2010-10-14 | Murata Mfg Co Ltd | Method of manufacturing multilayer wiring board, and multilayer wiring board |
| JP2013175779A (en) * | 2013-05-09 | 2013-09-05 | Hitachi Kokusai Electric Inc | Method for manufacturing wiring board |
| JP2015128100A (en) * | 2013-12-27 | 2015-07-09 | 富士通株式会社 | Wiring board and manufacturing method of the same |
| CN115274465A (en) * | 2016-06-14 | 2022-11-01 | 三菱电机株式会社 | Power semiconductor devices |
-
1998
- 1998-12-25 JP JP36910798A patent/JP2000013029A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005317953A (en) * | 2004-03-31 | 2005-11-10 | Sumitomo Bakelite Co Ltd | Multilayer interconnection board and manufacturing method of the multilayer interconnection board |
| JP2010232596A (en) * | 2009-03-30 | 2010-10-14 | Murata Mfg Co Ltd | Method of manufacturing multilayer wiring board, and multilayer wiring board |
| JP2013175779A (en) * | 2013-05-09 | 2013-09-05 | Hitachi Kokusai Electric Inc | Method for manufacturing wiring board |
| JP2015128100A (en) * | 2013-12-27 | 2015-07-09 | 富士通株式会社 | Wiring board and manufacturing method of the same |
| CN115274465A (en) * | 2016-06-14 | 2022-11-01 | 三菱电机株式会社 | Power semiconductor devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3262497B2 (en) | Chip mounted circuit card structure | |
| KR100272156B1 (en) | Wiring sheet assemblies and forming electrical connections thereof | |
| US6600224B1 (en) | Thin film attachment to laminate using a dendritic interconnection | |
| JP3320979B2 (en) | How to mount a device directly on a device carrier | |
| TWI430728B (en) | Method of making circuitized substrate with solder paste connections | |
| JP3826731B2 (en) | Multilayer printed wiring board and method for manufacturing multilayer printed wiring board | |
| JP2001044641A (en) | Wiring board with built-in semiconductor element and method of manufacturing the same | |
| JP2005520333A (en) | Multilayer substrate stacking technology | |
| JP3269390B2 (en) | Semiconductor device | |
| JP2833642B2 (en) | Multilayer wiring board and method of manufacturing the same | |
| JP2000013029A (en) | High density wiring board, manufacturing method thereof, and electronic device using the same | |
| JP3243684B2 (en) | Device mounting structure | |
| JP2007250581A (en) | Multilayer wiring board and manufacturing method thereof | |
| JPH11135567A (en) | Method for manufacturing anisotropic conductive film and semiconductor device | |
| JP4002117B2 (en) | Multilayer substrate and manufacturing method thereof | |
| JP2850761B2 (en) | Multilayer wiring board and method of manufacturing the same | |
| JP3455602B2 (en) | Manufacturing method of semiconductor device mounting substrate | |
| JP3610770B2 (en) | Manufacturing method of semiconductor device | |
| JP4069588B2 (en) | Tape carrier and semiconductor device using the same | |
| JP2001053194A (en) | Two-layer wiring TAB tape and manufacturing method thereof | |
| JPH08316641A (en) | Multi-layer wiring board by batch connection method | |
| JPH0590761A (en) | Wiring board manufacturing method | |
| JPS6364079B2 (en) | ||
| JP2000294675A (en) | Chip carrier, semiconductor device, and method of manufacturing chip carrier | |
| JPH11135173A (en) | Thickness direction conductive sheet and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041220 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20050125 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20050531 Free format text: JAPANESE INTERMEDIATE CODE: A02 |